JP3603423B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3603423B2 JP3603423B2 JP27832895A JP27832895A JP3603423B2 JP 3603423 B2 JP3603423 B2 JP 3603423B2 JP 27832895 A JP27832895 A JP 27832895A JP 27832895 A JP27832895 A JP 27832895A JP 3603423 B2 JP3603423 B2 JP 3603423B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- holding member
- resin body
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、樹脂封止されたIC(集積回路)素子等の半導体素子を備えた半導体装置に関し、特に樹脂封止半導体素子を保持部材に設けた孔又は凹部に固定して端子導出を行なうことによりリードピッチの減少を可能とし、多端子化を容易にしたものである。
【0002】
【従来の技術】
従来、樹脂封止IC素子としては、図6に示すQFP(Quad Flat
package)型のものが知られている。
【0003】
IC素子1は、図7に示すようなリードフレームを用いて製作される。ICを内蔵した半導体チップ3は、リードフレームにおいてアイランドと呼ばれる支持部材2に固定される。4a,4bを含む多数のリード4は、半導体チップ3上の多数の電極(図示せず)にボンディングワイヤによりそれぞれ接続される。例えば、リード4a,4bは、ボンディングワイヤ5a,5bにより半導体チップ3上の対応する電極にそれぞれ接続される。
【0004】
支持部材2、半導体チップ3、各リード4のインナーリード部及び5a,5b等のボンディングワイヤは、樹脂体6によりモールド封止される。図7において、一点鎖線6Aは、樹脂体6の輪郭を示す。
【0005】
この後、リードフレームから図7にてハッチングを施した部分が切断除去される。このとき、樹脂モールド時に型から樹脂が流出するのを阻止していたダムバー4dが切断除去されることにより隣り合うリードが電気的に分離される。各リードのアウターリード部は、実装を容易にするために適宜折り曲げられる。
【0006】
IC素子1をプリント基板7に実装する際には、各リードのアウターリード部が半田等により対応する配線層に接続される。例えば、リード4a,4bのアウターリード部は、配線層8a,8bにそれぞれ接続される。
【0007】
図8は、従来のIC素子の他の例を示すもので、この例の素子は、BGA(Ball Grid Array)として知られている。
【0008】
IC素子10は、接続孔11aを有する基板11を備えている。基板11の上面には、ICを内蔵した半導体チップ13が接着層12により固定される。基板11上には、半導体チップ13上の多数の電極(図示せず)に対応して14a,14b等の多数の配線層が形成されており、これらの配線層は、半導体チップ13上の対応する電極にボンディングワイヤによりそれぞれ接続される。例えば、配線層14a,14bは、ボンディングワイヤ15a,15bにより半導体チップ13上の対応する電極に接続される。
【0009】
基板11において、半導体チップ13を固定した面には、モールド樹脂体16が設けられる。樹脂体16は、半導体チップ13、ボンディングワイヤ15a,15b、配線層14a,14bの接続部等を封止する。
【0010】
基板11において、半導体チップ13を固定した面とは反対側の面には、15a,15b等のボンディングワイヤを接続した14a,14b等の配線層に対応して多数の半田バンプ等の端子電極17が設けられる。14a,14b等の配線層は、11a等の接続孔を介して対応する端子電極17に接続される。
【0011】
IC素子10をプリント基板に実装する際には、端子電極17がプリント基板上の配線層にそれぞれ接続される。
【0012】
【発明が解決しようとする課題】
図6のIC素子によると、図7に示したようにダムバー4dを隣り合うリード間で切断除去する際に切断する刃の薄肉化に限界があり、隣り合うアウターリード部の中心線間の距離(リードピッチ)が小さく(例えば0.4mm以下に)なると、隣り合うアウターリード部を分離することができなかった。このため、分離可能な限界がリードピッチの限界となり、多端子化(多ピン化)が制約されていた。
【0013】
一方、図8のIC素子によると、ホトリソグラフィ及び選択エッチング技術により14a,14b等の配線層を形成でき、多端子化が容易である利点があるものの、(イ)基板11のチップ固定面のみ樹脂体16で封止するため、モールド時の熱収縮量の違いにより基板11にそりが生ずること、(ロ)基板11と樹脂体16との接着力が弱く、界面ではがれやすいこと、(ハ)端子電極17が基板11に隠れるため、実装状態を目視して確認できないことなどの問題点がある。
【0014】
この発明の目的は、これらの問題点を解決することができ、しかもリードピッチの減少により多端子化を図ることができる新規な半導体装置を提供することにある。
【0015】
【課題を解決するための手段】
この発明に係る半導体装置は、
半導体チップ上の多数の電極を多数のリードのインナーリード部にそれぞれ電気的に接続すると共に前記半導体チップ及び前記多数のリードのインナーリード部を互いに対向する2つのフラット面を有する偏平状の樹脂体で封止し、前記多数のリードのアウターリード部を前記樹脂体の側部において前記2つのフラット面の中間の位置から側方に直線的に導出した構成の半導体素子と、
この半導体素子を保持するための保持部材であって、一方の主表面には前記多数のリードのアウターリード部の導出位置から前記樹脂体の一方のフラット面側に位置する前記樹脂体の半分に順応した形状の孔又は凹部が設けられ、前記一方の主表面側で前記多数のリードのアウターリード部を前記孔又は凹部の周辺部に係止すると共に前記樹脂体の前記半分を前記孔又は凹部に挿入した状態で前記半導体素子が固定されたものと、
前記保持部材の一主表面側で前記孔又は凹部の周辺部に前記多数のリードにそれぞれ対応して形成された多数の導電層であって、対応するリードのアウターリード部に電気的に接続されたものと
を備えたものである。
【0016】
この発明の構成によれば、樹脂封止半導体素子を保持部材に設けた孔又は凹部に固定すると共に該孔又は凹部の周辺部に設けた多数の導電層を介してプリント基板等の実装基板との接続を行なうようにしたので、各リードのアウターリード部は、電気的接続が許容される程度に短くてよい。このため、各リードのアウターリード部は、樹脂モールドの後ダムバー位置より短く切断することができ、従来のように隣り合うアウターリード部を分離するようにダムバーを切断する必要がない。従って、リードピッチは、ホトリソグラフィ及び選択エッチング技術により加工可能な限界まで減少可能であり、多端子化が容易となる。
【0017】
【発明の実施の形態】
図1は、この発明に係る半導体装置のプリント基板への取付状態を示すもので、この装置の取付面を図2に示す。図2のA−A’断面が図1に相当する。
【0018】
IC素子1は、各リードのアウターリード部の切断位置を除き図6で前述したものと同様の構成であり、図6と同様の部分には同様の符号を付して詳細な説明を省略する。
【0019】
図3は、図1のIC素子1に用いられるリードフレームを示すもので、図7と同様の部分には同様の符号を付して詳細な説明を省略する。
【0020】
リードフレームにおいて、支持部材2には、ICを内蔵した半導体チップ3が固定される。半導体チップ3上の多数の電極(図示せず)は、5a,5b等のボンディングワイヤを介して4a,4b等のリードのインナーリード部にそれぞれ接続される。支持部材2、半導体チップ3、各リードのインナーリード部及び各ボンディングワイヤは、樹脂体6で上下から包囲された状態でモールド封止される。この後、リードフレームは、図3にてハッチングを施した部分が切断除去される。この場合、前述した図7の場合と異なる点は、4a,4bを含む多数のリード4のアウターリード部を接続に必要な長さを残してダムバー4dより短く切断したことである。各リードのアウターリード部には、Agメッキが施されている。
【0021】
このようにして製作されたIC素子1は、図1に示すように保持部材20の一主表面(取付面)に設けた素子孔20Aに固定される。保持部材20は、一例として透明な樹脂を正方形状に成形したものであるが、図2において破線a〜dの個所で分割したものに相当する4つの部品を接着して構成してもよい。素子孔20Aは、樹脂体6のチップ3側の半分に順応した形状になっており、樹脂体6を素子孔20Aに挿入すると、4a,4b等のリードのアウターリード部が素子孔20Aの周辺部に係止されると共に樹脂体6のチップ3側の面が保持部材20の取付面とは反対側の面に露呈するようになっている。図1,2において、20Eは、保持部材20の取付面とは反対側の面における素子孔20Aの開口端を示す。IC素子1は、例えば樹脂体6の側面を素子孔20Aの側壁に接着するなどして固定される。
【0022】
保持部材20の取付面側において、素子孔20Aの周辺部には、図2に示すように22a,22b等の20個の導電層が保持部材20の一辺当り5個ずつ設けられている。各導電層は、Al又はCu等からなるもので、金属を被着してパターニングするか、金属ペーストを印刷するか又は配線付きのポリイミド樹脂等のテープを貼付するかして形成される。
【0023】
22a,22b等の導電層において、対応するリードのアウターリード部に近い端部には24a,24b等のボンディングパッドが設けられている。4a,4b等のリードのアウターリード部は、26a,26b等のボンディングワイヤ(例えばAuワイヤ)により24a,24b等のボンディングパッドにそれぞれ接続される。
【0024】
保持部材20と樹脂体6との間に形成される閉ループ状の凹部には、26a,26b等のボンディングワイヤ及びその接続部を封止すべくポッティング等によりエポキシ樹脂を充填するなどして樹脂層30が形成される。
【0025】
22a,22b等の導電層は、保持部材20の端縁(又はその近傍)まで延長して形成される。22a,22b等の導電層において、保持部材20の端縁近傍部分には28a,28b等の突起状の端子電極が設けられる。各端子電極は、Au、Cu又はSn合金等のバンプ又はボールからなるものである。28a,28b等の20個の端子電極は、図2に示すように22a,22b等の20個の導電層にそれぞれ対応して保持部材20の一辺当り5個ずつ配置されている。
【0026】
上記した構成の半導体装置をプリント基板7に実装する際には、保持部材20の取付面を下にしてプリント基板7の配線形成面に重ねる。このとき、28a,28b等の端子電極が8a,8b等の配線層にそれぞれ接触するように位置合わせを行なう。そして、熱処理により接触状態にある端子電極及び配線層を相互接続する。
【0027】
上記した実施形態によれば、図3に示したように各リード4のアウターリード部をダムバー4dの位置より短く切断除去するので、リードピッチをエッチング加工可能な程度にまで狭くすることができ、例えば0.12mmにすることができる。従って、容易に多端子化を図ることができる。また、樹脂封止したIC素子1を保持部材20で保持するようにしたので、半導体チップ3等を上下の両面から封止することができ、樹脂体6のそりやはがれを抑制することができる。
【0028】
保持部材20の取付面側では、28a,28b等の多数の突起状電極を先端位置を揃えて他の樹脂体6、樹脂層30等の部分より突出させて形成したので、プリント基板7との間に適切な間隔を維持して取付けを行なうことができ、取付作業が簡単である。また、保持部材20を透明材料で構成したので、位置合せ状態や接続状態を目視して確認することができる。
【0029】
図4は、端子電極配置の変形例を示すもので、この例の端子電極配置の特徴は、より多くの端子を導出可能にするため、端子電極を千鳥足状に配置したことである。
【0030】
すなわち、IC素子1を保持する保持部材20の取付面において、保持部材20の一辺の近傍部分には、端子電極B1 ,B3 ,B7 ,B9 の列と、端子電極B2 ,B4 ,B5 ,B6 ,B8 の列とが両列間で電極位置をずらすようにして並設されている。端子電極B1 〜B9 は、いずれも図1の28a,28bと同様のもので、それぞれIC素子1のリードL1 〜L9 のアウターリード部とボンディングワイヤP、ボンディングパッドQ及び導電層Rを介して接続される。
【0031】
保持部材20の他の三辺についても図4に関して上記したと同様の端子電極配置になっている。図4の例では、9×4=36個の端子を導出することができる。
【0032】
図5は、この発明の他の実施形態を示すもので、この実施形態が図1のものと異なる点は、IC素子1における半導体チップ3とは反対側の面が保持部材20の取付面より突出していることである。図5において、図1と同様の部分には、同様の符号を付してある。
【0033】
保持部材20の取付面において、素子孔20Aの周辺部には、22a,22b等の多数の導電層がIC素子1の4a,4b等の多数のリードのアウターリード部にそれぞれ対応して配置されている。4a,4b等の多数のリードのアウターリード部は、26a,26b等のボンディングワイヤ及び24a,24b等の多数のボンディングパッドを介して22a,22b等の多数の導電層にそれぞれ接続される。
【0034】
保持部材20と樹脂体6との間に形成される閉ループ状の凹部には、26a,26b等のボンディングワイヤ及びその接続部を封止すべくポッティング等にエポキシ樹脂を充填するなどして樹脂層30が形成される。樹脂層30は、保持部材20の取付面に24a,24b等のボンディングパッドを設けたことに伴って保持部材20の取付面より突出している。
【0035】
保持部材20の取付面において、保持部材20の端縁近傍には、22a,22b等の多数の導電層にそれぞれ接続した状態で28a,28b等の多数の突起状の端子電極が設けられる。
【0036】
図5の半導体装置をプリント基板7に実装する際には、28a,28b等の端子電極のサイズをできるだけ大きくする方法及び/又はプリント基板7の配線形成面に凹部7Aを形成する方法を用いると、28a,28b等の端子電極を8a,8b等の配線層に確実に接続することができる。
【0037】
保持部材20としては、樹脂体6のチップ3側の面を全面的に露呈するものに限らず、一点鎖線20Sで示すように樹脂体6のチップ3側の面を一部分だけ露呈するものや一点鎖線20S及び破線20Pで示すように樹脂体6のチップ3側の面をすべて覆うもの(この場合、素子孔20Aは凹部となる)を用いてもよい。また、IC素子1は、図示の状態とは上下を逆にして保持部材20に装着することもできる。
【0038】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能である。例えば、次の(1)〜(3)のような変更が可能である。
【0039】
(1)IC素子としては、5a,5b等のボンディングワイヤを用いずにリードのインナーリード部に半導体チップ上の突起状電極をフェースダウンボンディングしたものを用いてもよい。
【0040】
(2)4a,4b等のリードのアウターリード部と22a,22b等の導電層とは、24a,24b等のボンディングパッドや26a,26b等のボンディングワイヤを介さずに接続してもよい。このためには、例えば、導電層をアウターリード部まで延長して形成し、半田等でアウターリード部と接続すればよい。この場合、樹脂層30を省略してもよい。
【0041】
(3)28a,28b等の端子電極を省略し、それらに相当する突起電極を実装基板側に設けてもよい。場合によっては、22a,22b等の導電層と実装基板側の配線層とを突起電極なしに導電性接着剤等により接続してもよい。
【0042】
【発明の効果】
以上のように、この発明によれば、各リードをダムバー位置より短く切断することによりリードピッチの減少を可能としたので、多端子化が容易となる効果が得られる。また、樹脂封止した半導体素子を保持部材で保持する構成にしたので、半導体チップやインナーリード部を上下の両面から封止することができ、樹脂体のそりやはがれを抑制できる利点もある。
【0043】
その上、保持部材の取付面側で多数の突起状の端子電極を先端位置を揃えて他の部分より突出させて形成すると、実装基板への取付けが容易となる利点がある。
【0044】
さらに、保持部材を透明材料で構成すると、実装基板上の接続状態を目視して確認できる利点がある。
【図面の簡単な説明】
【図1】この発明に係る半導体装置の取付状態を示す断面図である。
【図2】図1の装置の取付面を示す平面図である。
【図3】リードフレームの切断状況を示す平面図である。
【図4】端子電極配置の変形例を示す平面図である。
【図5】この発明の他の実施形態を示す断面図である。
【図6】従来のIC素子の一例を示す断面図である。
【図7】従来のリードフレームの切断状況を示す平面図である。
【図8】従来のIC素子の他の例を示す断面図である。
【符号の説明】
1:IC素子、20:保持部材、20A:素子孔、22a,22b,R:導電層、24a,24b,Q:ボンディングパッド、26a,26b,P:ボンディングワイヤ、28a,28b,B1 〜B9 :端子電極。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device provided with a semiconductor element such as a resin-sealed IC (integrated circuit) element or the like, and more particularly to fixing a resin-sealed semiconductor element to a hole or a recess provided in a holding member and leading out a terminal. Accordingly, the lead pitch can be reduced, and the number of terminals can be easily increased.
[0002]
[Prior art]
Conventionally, as a resin-sealed IC element, a QFP (Quad Flat
package) type is known.
[0003]
The IC element 1 is manufactured using a lead frame as shown in FIG. The
[0004]
The
[0005]
Thereafter, the hatched portion in FIG. 7 is cut and removed from the lead frame. At this time, the adjacent leads are electrically separated by cutting and removing the
[0006]
When mounting the IC element 1 on the printed
[0007]
FIG. 8 shows another example of a conventional IC element, and the element of this example is known as a BGA (Ball Grid Array).
[0008]
The
[0009]
On the surface of the substrate 11 on which the
[0010]
On the surface of the substrate 11 opposite to the surface to which the
[0011]
When mounting the
[0012]
[Problems to be solved by the invention]
According to the IC element of FIG. 6, as shown in FIG. 7, there is a limit to the thickness of the blade to be cut when the
[0013]
On the other hand, according to the IC element shown in FIG. 8, although the wiring layers such as 14a and 14b can be formed by photolithography and selective etching technology, there is an advantage that the number of terminals can be easily increased. The sealing with the
[0014]
An object of the present invention is to provide a novel semiconductor device which can solve these problems and can increase the number of terminals by reducing the lead pitch.
[0015]
[Means for Solving the Problems]
The semiconductor device according to the present invention includes:
A flat resin body electrically connecting a number of electrodes on a semiconductor chip to inner leads of a number of leads and having two flat surfaces facing the semiconductor chip and the inner leads of the plurality of leads, respectively. A semiconductor element having a configuration in which outer lead portions of the plurality of leads are linearly led out laterally from an intermediate position between the two flat surfaces at a side portion of the resin body,
A holding member for holding the semiconductor element, on one main surface being half of the resin body located on one flat surface side of the resin body from a lead-out position of an outer lead portion of the plurality of leads. A hole or a recess having an adapted shape is provided, and the outer lead portions of the plurality of leads are locked to the periphery of the hole or the recess on the one main surface side, and the half of the resin body is connected to the hole or the recess. The semiconductor element is fixed in a state of being inserted into the
A plurality of conductive layers formed on one main surface side of the holding member around the hole or the concave portion so as to correspond to the plurality of leads, respectively, and are electrically connected to outer lead portions of the corresponding leads. It is equipped with
[0016]
According to the configuration of the present invention, the resin-encapsulated semiconductor element is fixed to the hole or the recess provided in the holding member, and is mounted on a mounting board such as a printed board via a number of conductive layers provided around the hole or the recess. Is made, the outer lead portion of each lead may be short enough to allow electrical connection. For this reason, the outer lead portion of each lead can be cut shorter than the dam bar position after the resin mold, and there is no need to cut the dam bar so as to separate adjacent outer lead portions as in the related art. Therefore, the lead pitch can be reduced to the limit that can be processed by photolithography and selective etching technology, and it is easy to increase the number of terminals.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a mounting state of a semiconductor device according to the present invention on a printed circuit board. FIG. 2 shows a mounting surface of the device. A section taken along line AA ′ of FIG. 2 corresponds to FIG.
[0018]
The IC element 1 has the same configuration as that described above with reference to FIG. 6 except for the cutting position of the outer lead portion of each lead, and the same portions as those in FIG. .
[0019]
FIG. 3 shows a lead frame used for the IC element 1 of FIG. 1, and the same parts as those of FIG. 7 are denoted by the same reference numerals, and detailed description will be omitted.
[0020]
In the lead frame, a
[0021]
The IC element 1 manufactured as described above is fixed to an
[0022]
On the mounting surface side of the holding
[0023]
In the conductive layers such as 22a and 22b, bonding pads such as 24a and 24b are provided at the ends near the outer leads of the corresponding leads. The outer lead portions of the
[0024]
The closed loop-shaped concave portion formed between the holding
[0025]
The conductive layers such as 22 a and 22 b are formed to extend to the edge of the holding member 20 (or the vicinity thereof). In the conductive layers such as 22a and 22b, protruding terminal electrodes such as 28a and 28b are provided near the edges of the holding
[0026]
When mounting the semiconductor device having the above-described configuration on the printed
[0027]
According to the above-described embodiment, as shown in FIG. 3, the outer lead portion of each
[0028]
On the mounting surface side of the holding
[0029]
FIG. 4 shows a modification of the terminal electrode arrangement. The feature of the terminal electrode arrangement in this example is that the terminal electrodes are arranged in a staggered manner so that more terminals can be led out.
[0030]
That is, on the mounting surface of the holding
[0031]
The other three sides of the holding
[0032]
FIG. 5 shows another embodiment of the present invention. This embodiment is different from that of FIG. 1 in that the surface of the IC element 1 on the side opposite to the
[0033]
On the mounting surface of the holding
[0034]
In a closed loop-shaped recess formed between the holding
[0035]
On the mounting surface of the holding
[0036]
When mounting the semiconductor device of FIG. 5 on the printed
[0037]
The holding
[0038]
The present invention is not limited to the above embodiments, and can be implemented in various modified forms. For example, the following changes (1) to (3) are possible.
[0039]
(1) As an IC element, a device in which a protruding electrode on a semiconductor chip is face-down bonded to an inner lead portion of a lead without using a bonding wire such as 5a or 5b may be used.
[0040]
(2) The outer lead portions of the leads such as 4a and 4b may be connected to the conductive layers such as 22a and 22b without using bonding pads such as 24a and 24b or bonding wires such as 26a and 26b. For this purpose, for example, the conductive layer may be formed so as to extend to the outer lead portion, and connected to the outer lead portion with solder or the like. In this case, the
[0041]
(3) The terminal electrodes such as 28a and 28b may be omitted, and the corresponding protruding electrodes may be provided on the mounting substrate side. In some cases, the conductive layers such as 22a and 22b and the wiring layer on the mounting substrate side may be connected by a conductive adhesive or the like without a protruding electrode.
[0042]
【The invention's effect】
As described above, according to the present invention, the lead pitch can be reduced by cutting each lead shorter than the position of the dam bar, so that the effect of easily increasing the number of terminals can be obtained. In addition, since the semiconductor element sealed with the resin is held by the holding member, the semiconductor chip and the inner lead portion can be sealed from both upper and lower surfaces, and there is an advantage that warpage or peeling of the resin body can be suppressed.
[0043]
In addition, when a large number of protruding terminal electrodes are formed on the mounting surface side of the holding member so as to protrude from other portions with the tip positions aligned, there is an advantage that the mounting to the mounting board becomes easy.
[0044]
Further, when the holding member is made of a transparent material, there is an advantage that the connection state on the mounting substrate can be visually confirmed.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a mounting state of a semiconductor device according to the present invention.
FIG. 2 is a plan view showing a mounting surface of the device of FIG.
FIG. 3 is a plan view showing a cutting state of a lead frame.
FIG. 4 is a plan view showing a modification of the terminal electrode arrangement.
FIG. 5 is a sectional view showing another embodiment of the present invention.
FIG. 6 is a sectional view showing an example of a conventional IC element.
FIG. 7 is a plan view showing a cutting state of a conventional lead frame.
FIG. 8 is a cross-sectional view showing another example of a conventional IC element.
[Explanation of symbols]
1: IC element, 20: holding member, 20A: element hole, 22a, 22b, R: conductive layer, 24a, 24b, Q: bonding pad, 26a, 26b, P: bonding wire, 28a, 28b, B 1 to B 9 : Terminal electrode.
Claims (6)
この半導体素子を保持するための保持部材であって、一方の主表面には前記多数のリードのアウターリード部の導出位置から前記樹脂体の一方のフラット面側に位置する前記樹脂体の半分に順応した形状の孔又は凹部が設けられ、前記一方の主表面側で前記多数のリードのアウターリード部を前記孔又は凹部の周辺部に係止すると共に前記樹脂体の前記半分を前記孔又は凹部に挿入した状態で前記半導体素子が固定されたものと、
前記保持部材の一主表面側で前記孔又は凹部の周辺部に前記多数のリードにそれぞれ対応して形成された多数の導電層であって、対応するリードのアウターリード部に電気的に接続されたものと
を備えた半導体装置。 A flat resin body electrically connecting a number of electrodes on a semiconductor chip to inner leads of a number of leads and having two flat surfaces facing the semiconductor chip and the inner leads of the plurality of leads, respectively. A semiconductor element having a configuration in which outer lead portions of the plurality of leads are linearly led out laterally from an intermediate position between the two flat surfaces at a side portion of the resin body,
A holding member for holding the semiconductor element, on one main surface being half of the resin body located on one flat surface side of the resin body from a lead-out position of an outer lead portion of the plurality of leads. A hole or a recess having an adapted shape is provided, and the outer lead portions of the plurality of leads are locked to the periphery of the hole or the recess on the one main surface side, and the half of the resin body is connected to the hole or the recess. The semiconductor element is fixed in a state of being inserted into the
A plurality of conductive layers formed on one main surface side of the holding member around the hole or the concave portion so as to correspond to the plurality of leads, respectively, and are electrically connected to outer lead portions of the corresponding leads. A semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27832895A JP3603423B2 (en) | 1995-10-02 | 1995-10-02 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27832895A JP3603423B2 (en) | 1995-10-02 | 1995-10-02 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09102563A JPH09102563A (en) | 1997-04-15 |
JP3603423B2 true JP3603423B2 (en) | 2004-12-22 |
Family
ID=17595804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27832895A Expired - Fee Related JP3603423B2 (en) | 1995-10-02 | 1995-10-02 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3603423B2 (en) |
-
1995
- 1995-10-02 JP JP27832895A patent/JP3603423B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09102563A (en) | 1997-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6013946A (en) | Wire bond packages for semiconductor chips and related methods and assemblies | |
US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
KR100294719B1 (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
US6849949B1 (en) | Thin stacked package | |
JP3155741B2 (en) | Semiconductor package with CSP BGA structure | |
US20030001244A1 (en) | Lead frame, resin-sealed semiconductor device, and method for fabricating the same | |
JP3679199B2 (en) | Semiconductor package equipment | |
US6274405B1 (en) | Semiconductor device, method of making the same, circuit board, and film carrier tape | |
KR20060121823A (en) | Reversible leadless package and methods of making and using same | |
KR20000003743A (en) | Ball grid array package and method thereof | |
US20020096790A1 (en) | Semiconductor device and method of making the same | |
JP2000188366A (en) | Semiconductor device | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
KR100226335B1 (en) | Molded plastic packaging of electronic devices | |
KR100292033B1 (en) | Semiconductor chip package and method for manufacturing same | |
KR20050045627A (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
US5606204A (en) | Resin-sealed semiconductor device | |
JP3603423B2 (en) | Semiconductor device | |
JP2000243875A (en) | Semiconductor device | |
JP2003086751A (en) | Lead frame, resin-sealed semiconductor device, and manufacturing method therefor | |
JP2000286376A (en) | Manufacture of semiconductor device | |
JPH11260850A (en) | Semiconductor device and its manufacture | |
JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
JPH10189861A (en) | Semiconductor device and its manufacturing method | |
JPH07183425A (en) | Semiconductor device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040920 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081008 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |