JP3590291B2 - 磁気抵抗素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は回転検出および位置検出に使用される強磁性薄膜の磁気抵抗効果を利用した磁気抵抗素子に関する。
【０００２】
【従来の技術】
最近、磁気抵抗効果を有する強磁性体の薄膜を用いて、非接触で精密な位置検出が可能な磁気センサーの開発が急速に進展している。この磁気センサーは、数十Ｏｅ程度の低磁界における出力電圧値が大きいことが特徴であり、使用される強磁性体の薄膜の材料としてはパーマロイやＮｉＣｏが主流である。ここで、パーマロイとはＮｉを主成分としたＮｉＦｅ合金であり、場合によっては３０〜８０重量％のＮｉを含むＮｉＦｅ合金のみを指す場合もある。従来、大きな出力電圧を得るためには、パーマロイより高い磁気抵抗変化率を有するＮｉＣｏのような磁性薄膜材料が主として用いられてきた。このような材料の組成としては、たとえばＮｉ８０重量％、Ｃｏ２０重量％の合金を挙げることができる。
【０００３】
【発明が解決しようとする課題】
しかし、大きな出力電圧値を得られる材料を用いた場合には、位置検出の時などに障害となるヒステリシスも大きくなる欠点を伴うようになる。これに対して、ＮｉＦｅは磁気抵抗変化率はＮｉＣｏほど大きくないが、ヒステリシスが小さいことが特徴であり、出力電圧値を大きくとれるようになれば位置検出に最適な材料として考えられてきた。磁気抵抗素子の感度を向上させる観点に立てば、低磁界での出力電圧値が大きいこと、およびヒステリシスが小さいことが重要である。現状において、この問題に対して、特公平４−６２４７６号公報に記載されているように、Ｎｉ、Ｆｅ、Ｃｏの３元系の材料を用いること、あるいは特開平５−２９１６４６号公報に記載されているような素子に特別なバイアス磁石を設けることなどが検討されている。
【０００４】
しかしながら、上記の文献に記載されているような方法は、２元系（ＮｉＦｅまたはＮｉＣｏ等）を用いた場合に比べて、高コストになるか、あるいは量産性に問題点が生じる。
【０００５】
磁気抵抗素子を磁気センサーとして使用する場合において、その素子にヒステリシス値が存在すると、変化する磁界が反復して印加される位置検出などの用途で、このヒステリシス値が誤差の原因となる。たとえば、磁石の接近を感知する近接センサーにおいては、一定の磁界を有する磁石を用いて、出力電圧値がある一定のしきい値を越えた場合にＯＮ状態になり、それ以外をＯＦＦ状態になるように動作する。この際にヒステリシス値が存在すれば、実際の接近より早くおよび／または遅くＯＮ状態にスイッチングされることになる。この傾向は、特に精密な制御を必要するセンサーにおいて、重要な問題である。すなわち、磁気抵抗素子は、外部磁界が０であるときに、磁界の履歴にかかわらず出力電圧値が一定値になることが望ましく、もしそうでなければ誤差の大きな素子となる。
【０００６】
本発明は、ＮｉおよびＦｅの２元系の材料を用いて、低磁界での大きな出力電圧値、およびより小さなヒステリシスを有する磁気抵抗素子、および該素子の製造法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者らは、前記課題を解決するために、特にＮｉ８４〜８６重量％およびＦｅ１４〜１６重量％の組成を有する強磁性薄膜の形成時の基板温度を３５０℃より高く設定することにより、低磁界での大きな出力電圧値、およびより小さなヒステリシスを有する磁気抵抗素子の供給を可能にし、本発明に至った。
【０００８】
本発明の第１の実施の態様は、強磁性体の薄膜を用いた４つの抵抗エレメントを絶縁基板上に形成した磁気抵抗素子において、前記４つの抵抗エレメントは、前記絶縁基板上に、基板ヒーターを取りつけた電子ビーム（ＥＢ）真空蒸着法を使用して、３５０℃以上４５０℃以下の基板温度においてＮｉＦｅ合金である強磁性体の薄膜を形成し、続いてエッチングにより作製されており、該磁気抵抗素子は、印加磁界３０Ｏｅ（エルステッド）において駆動電圧を５Ｖとしたときに出力電圧値が３０ｍＶ以上得られ、かつ初め無磁界状態から１つのエレメントに直交する方向に１５０Ｏｅ以上の磁界を印加した後に無磁界にした時に第１の出力電圧値を示し、さらに前記磁界に直交する方向に１５０Ｏｅ以上の磁界を印加した後に再び無磁界にした時に第２の出力電圧値を示し、前記第１の出力電圧値と前記第２の出力電圧値の差の絶対値（ヒステリシス値）が３ｍＶ以下となる特性を有することを特徴とする磁気抵抗素子である。
【００１０】
本発明の第２の実施の態様は、前記基板温度を３５０℃以上４００℃以下にして得られたことを特徴とする第１の実施の態様に記載の磁気抵抗素子である。
【００１１】
本発明の第３の実施の態様は、前記強磁性体の薄膜がＮｉ８４〜８６重量％およびＦｅ１４〜１６重量％の組成を有することを特徴とする第１または第２の実施の態様のいずれかに記載の磁気抵抗素子である。
【００１２】
本発明の第４の実施の態様は、前記強磁性体の薄膜が（１１１）面配向を有するＮｉＦｅ合金である第１〜３の実施の態様のいずれかに記載の磁気抵抗素子である。
【００１３】
本発明の第５の実施の態様は、磁気抵抗素子の製造法において、電子ビーム真空蒸着法を用い、基板温度を３５０℃より高く４５０℃以下に加熱しながら該基板上に強磁性体の薄膜を形成する工程、および前記強磁性体の薄膜をパターニングする工程を備えた磁気抵抗素子の製造法である。
【００１４】
本発明の第６の実施の態様は、前記基板温度を３５０℃より高く４００℃以下にすることを特徴とする第５の実施の態様に記載の磁気抵抗素子の製造法である。
【００１５】
本発明の第７の実施の態様は、前記強磁性体の薄膜が、Ｎｉ８４〜８６重量％およびＦｅ１４〜１６重量％の組成を有することを特徴とする第５または第６の実施の態様に記載の磁気抵抗素子の製造法である。
【００１６】
【発明の実施の形態】
本発明の磁気抵抗素子は、強磁性体の磁気抵抗効果を利用するものである。本発明における磁気抵抗効果とはいわゆる異方性磁気抵抗効果であり、電流の流れる強磁性体に磁界が印加されたときに、その抵抗値が変化する性質を意味する。ＮｉＦｅのような多くの強磁性体において、その抵抗値は磁界の印加により低下する。この効果は、一般的に電流と磁界の方向が平行の時に抵抗値の変化がほとんど無い。一方、電流と磁界の方向が直交したときには、抵抗値の変化が最大となる、すなわち抵抗値が最小になる。その抵抗値の最大の変化量は、材料の磁気抵抗変化率に依存し、ある磁界強度まで（すなわち、材料中の全ての磁化の方向がそろうまで）は印加する磁界の強度に依存して変化する。その磁界強度がある範囲を越えて大きくなった場合には、強磁性体内の磁化が飽和し、抵抗値変化はなくなる。先にも述べたように、この抵抗率の変化は印加する磁界の方向に依存する。
【００１７】
本発明の４端子の磁気抵抗素子の概略の上面図を図１に示す。図１中の１および３は出力端子であり、２および４は入力端子であり、および５〜８は強磁性体で作製された抵抗エレメントである。５と７は、構成する強磁性体導線の大部分の方向が一致しており、その方向は６および８のものと直交する方向である。この磁気抵抗素子の等価回路を図２に示す。Ｒ_Ａ 、Ｒ_Ｂ 、Ｒ_Ｃ およびＲ_Ｄ は、それぞれ抵抗エレメント５，６、７および８に相当する抵抗である。
【００１８】
図３に、図１のＡ−Ａ’線で切断した本発明の磁気抵抗素子の断面図を示す。図３中、１１は基板、１２は絶縁膜、１３は強磁性体の薄膜、すなわち抵抗エレメントであり、１４は電極、１５は第１保護膜、１６は第２保護膜を示す。
【００１９】
基板１１は、当該技術において知られている半導体および絶縁体の基板を用いることができる。ここで絶縁体の基板を用いる場合には絶縁膜１２は不要である。ここで、好ましい半導体はＳｉを含む。好ましい絶縁体の基板は、ガラス、セラミック、ガラスグレーズセラミック、サファイアおよび石英ガラスを含む。最も好ましい基板はＳｉである。
【００２０】
電極１４は、図１中の１〜４に相当する。これは低抵抗であることが好ましく、したがって膜厚はできる限り厚くすることが好ましい。また、使用する材料も低抵抗率であり、かつ腐食されにくい金属材料が好ましい。そのような金属材料は、たとえば、Ｃｕ、Ａｕ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｎｉ、Ｆｅ、Ｃｏ、Ｃｒおよびこれらの合金を含む。電極は前記金属の多層構造であってもよい。
【００２１】
強磁性体の薄膜（抵抗エレメント）１３は、図１中の５〜８に相当する。この抵抗エレメントは、高感度、高出力、低消費電力を実現するために、高抵抗であることが好ましい。したがってその膜厚を薄くすることが望ましく、２００ｎｍ以下であることが好ましく、１００ｎｍ以下であることがより好ましく、２５ｎｍ〜１００ｎｍの範囲内にあることが最も好ましい。さらには、高抵抗を実現するために抵抗エレメントの幅は、できる限り小さくすることが望ましい。その材質は、磁気抵抗変化率が大きい磁性材料であること、および後述するヒステリシスが小さいことから、ＮｉＦｅ合金である。好ましくはＮｉ８０〜９０重量％およびＦｅ１０〜２０重量％の合金であり、より好ましくはＮｉ８４〜８６重量％およびＦｅ１４〜１６重量％の合金である。
【００２２】
絶縁膜１２は、本発明の素子に絶縁性を与えるものであり、その材質は当該技術で知られているものを用いることができる。好ましくは、Ａｌ_２ Ｏ_３ 、Ｓｉ_３ Ｎ_４ 、ＳｉＯ_２ ，ＳｉＮ、リンケイ酸ガラスおよびそれらの多層膜を用いることができる。基板としてＳｉを用いた場合には、その熱酸化により形成されるＳｉＯ_２ 膜を用いることができる。その膜厚は、絶縁性を付与するために必要な厚さで用いられる。
【００２３】
第１保護膜１５は、本発明の素子の感磁部（抵抗エレメント）の汚染および腐食を防止する機能を有し、その材質は当該技術で知られているものを用いることができる。好ましくは、Ａｌ_２ Ｏ_３ 、Ｓｉ_３ Ｎ_４ 、ＳｉＯ_２ 、ＳｉＯ，ＳｉＮ、リンケイ酸ガラスおよびそれらの多層膜を用いることができる。その膜厚は、感磁部を保護するために必要な厚さで用いられる。
【００２４】
第２保護膜１６は、本発明の素子の感磁部および電極部の汚染および腐食を防止する機能に加え、電極部との密着を良好にする機能を有する。その材質は、当該技術において知られている無機質の絶縁膜であり、たとえば、Ａｌ_２ Ｏ_３ 、Ｓｉ_３ Ｎ_４ 、ＳｉＯ_２ 、ＳｉＯ，ＳｉＮ、リンケイ酸ガラスおよびそれらの多層膜を用いることができる。
【００２５】
本発明の素子は、当該技術においてよく知られている方法でリードフレームを用いて外部接続することができ、たとえば、ハンダによりボンディングされてもよく、あるいはワイヤボンディングされてもよい。さらに、本発明の素子は、必要に応じて、樹脂によりモールドされてもよい。このモールドに用いられる樹脂は、一般に耐熱性および耐湿性に優れたものが用いられ、たとえばエポキシ樹脂を用いることができる。また、素子全体がモールドされてもよいし、あるいは素子の一部のみがリード線の補強等でモールドされてもよい。この樹脂モールドを、当該技術においてよく知られている方法を用いて施すことができる。
【００２６】
４つの抵抗エレメント５〜８は無磁界の状態において、それぞれ等しい抵抗値を有するように製作することが好ましい。図２に示した等価回路により自明であるが、この磁気抵抗素子はブリッジを組んでおり、入力端子２および４に駆動電圧が印加されたときに、無磁界および図１に示したθ＝０゜の方向に磁界が印加されている場合は、各抵抗エレメントの抵抗値が等しいために、出力端子１と３との間の電位差は０である。次に、たとえば、図１に示したθ＝４５゜の方向に磁界が印加された場合には、抵抗エレメント５および７の抵抗値Ｒ_Ａ およびＲ_Ｃ は無磁界の場合とほとんど変化がない。一方、抵抗エレメント６および８の抵抗値Ｒ_Ｂ およびＲ_Ｄ が磁気抵抗効果により、最小の抵抗値を有する。その結果、ブリッジが非平衡になり、したがって出力端子１と３との間に電位差、すなわち出力電圧が発生する。
【００２７】
磁界の強度が一定である条件においては、このθ＝４５゜の方向に磁界が印加されたときに、最大の出力電圧が発生する。θ＝−４５゜の方向に磁界が印加されたときにも、θ＝４５゜の場合と比較して正負が逆転するが、絶対値として最大の出力電圧値を示す。また、磁界の印加方向が変化したとき（−１８０゜〜１８０゜の範囲）に、この素子の出力電圧は変化する。
【００２８】
出力電圧の大きさは、抵抗エレメント内の磁化が飽和されない範囲内で、印加磁界の磁界強度にほぼ比例して変化する。
【００２９】
また、出力電圧の大きさは、抵抗エレメントの抵抗値の変化量のみならず、駆動電圧にも影響される。駆動電圧が高いほど出力電圧は高くなるが、磁気抵抗素子は駆動電圧印加時に電流が流れて電力を消費すること、それに伴う抵抗エレメントの温度上昇による抵抗値変化を考慮して駆動電圧を決定する必要がある。駆動電圧は一般的に、２〜１２Ｖの範囲内であり、好ましくは３〜１０Ｖの範囲内であり、最も好ましくは４〜６Ｖの範囲内である。
【００３０】
さらに、印加磁界と相互作用する強磁性体の長さを長くすることにより、低い磁界の印加による抵抗値変化の絶対値を大きくすることができる。このために、抵抗体エレメントを構成する強磁性体を、ジグザグ状にすることが好ましい。
【００３１】
強磁性体の磁気抵抗素子には、磁性体の性質により経過依存性すなわちヒステリシスが存在することが知られている。磁気抵抗素子におけるヒステリシスは、磁界の印加前後でその出力電圧値が異なるという現象として現れる。本発明の磁気抵抗素子においては、１）抵抗エレメント５および７の抵抗値変化が最大になる方向に磁界を印加して磁界を取り去った場合と、２）前記磁界と直交する方向の磁界を印加して磁界を取り去った場合とにおいて、出力端子１および３の間の電位差が異なる。本明細書中の「ヒステリシス値」とは、所定の磁界強度で前記１）および２）の操作を連続して行った場合の、それぞれの操作後の出力電圧値の差の絶対値を意味する。この操作を図７の模式的グラフを用いて説明する。
【００３２】
図１の磁気抵抗素子に、電極２が（＋）極、および電極４が（−）極となるように駆動電圧を印加して初期値（点Ｐ_０ ）を確認する。最初に、たとえば１５０Ｏｅのθ＝４５゜の方向の磁界を印加する（点Ｐ_１ ）。この時に抵抗エレメント６および８の磁化は飽和している。次に、印加した磁界を取り除いたときには、ヒステリシスにより出力電圧が初期値（点Ｐ_０ ）とは異なる値（点Ｐ_２ ）となり、この時の出力電圧値をＶ１とする。さらに、たとえば１５０Ｏｅのθ＝−４５゜の方向の磁界を印加すると、出力電圧値の極性が変化し、点Ｐ_３ に至る。この時には、抵抗エレメント５および７の磁化が飽和している。最後に、この磁界を除去したときに、出力電圧は点Ｐ_４ に至り、この時の出力電圧値をＶ２とする。ここで、｜Ｖ２−Ｖ１｜が、本明細書中の「ヒステリシス値」である。本発明の磁気抵抗素子のヒステリシス値は、好ましくは３ｍＶ以下であり、より好ましくは２ｍＶ以下である。
【００３３】
強磁性薄膜を作製する方法としては、真空蒸着、スパッタ等の方法が知られているが、本発明においては、組成比の制御が非常に容易である電子ビーム真空蒸着を用い、絶縁基板の裏面上に取り付けた基板ヒーターにより、絶縁基板を加熱することが好ましい。その際に、絶縁基板を３５０℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下に加熱して、ＮｉＦｅ合金を電子ビーム蒸着することにより、出力電圧値が大きく、かつヒステリシス値の小さい素子を作製することができる。
【００３４】
図４に絶縁基板を４００℃に加熱して電子ビーム真空蒸着により形成したＮｉＦｅ合金薄膜の、図５に絶縁基板を加熱したスパッタ法により形成したＮｉＦｅ合金薄膜の、および図６に一般的な多結晶のパーマロイ（ＮｉＦｅ合金）のＸ線回折データを示す。図６に示す一般的な多結晶のパーマロイは、（１１１）面（２θ＝４４゜）および（２００）面（２θ＝５１゜）に起因するピークを有する。また、図５に示すスパッタ法による薄膜は、（１１１）面および（２００）面に加えて、（２２０）面に由来するピークをも示す。これらに対して、図４に示す本発明の方法により作製した薄膜のＸ線回折においては、（１１１）面に起因するピークのみが認められ、（２００）面に起因するピークはほとんど認められなかった。このことから、本発明の磁気抵抗素子の抵抗エレメントのＮｉＦｅ薄膜は、強い配向性を有した単結晶に近い状態であることがわかる。
【００３５】
【実施例】
（実施例１） 基板温度の出力電圧およびヒステリシスに対する効果
（１００）シリコン単結晶基板を、常圧下で８００〜１０００℃に加熱して、その表面前面に５００ｎｍの厚さのＳｉＯ_２ 膜を形成した。電子ビーム真空蒸着装置を用い、１．０×１０^−６ｔｏｒｒ（１．３×１０^−４Ｐａ）の排気到達真空度、２．０×１０^−５ｔｏｒｒ（２．６×１０^−３Ｐａ）以下の成膜真空度、１０ｋＶの加速電圧、および２００ｍＡのイオン化電流の条件を用いて、Ｎｉ８５重量％およびＦｅ１５重量％から成る強磁性体膜を、２０ｎｍ／ｍｉｎの成膜速度で、厚さ５５ｎｍになるように蒸着した。その際に基板ヒーターを用いて、絶縁基板を３５０℃に加熱した。次にフォトエッチングプロセスにより、強磁性体膜を図１に示すようなパターンにエッチングした。この時の抵抗エレメント部の強磁性体膜の幅は１０μｍ であり、各抵抗エレメントの有効長は４０００μｍ とした。次に、前記強磁性体膜の一部に、ＴｉおよびＡｕを蒸着して厚さ４００ｎｍの電極とした。次に電極部を除いて、プラズマＣＶＤ法により厚さ５００ｎｍ のＳｉＯ_２ 第１保護膜を形成した。さらに、電極部を除いてプラズマＣＶＤ法により厚さ３００ｎｍのＳｉＮ膜を形成し、これを第２保護膜とした。
【００３６】
この素子の入力端子に、無磁界の状態で５Ｖの駆動電圧を印加した時の出力電圧は１．１ｍＶ（図７の点Ｐ_０ ）であった。次に、５Ｖの駆動電圧を印加しながら、一つの抵抗エレメントに直交する方向の３０Ｏｅの磁界（Ａ）を印加し、この時の出力電圧３２．１８ｍＶを確認した。その後、磁界（Ａ）の強度を１５０Ｏｅにした。その後、この磁界（Ａ）を除去した。この時の出力電圧値Ｖ１は３．８ｍＶであった。次に、磁界（Ａ）に直交する方向に１５０Ｏｅの磁界（Ｂ）を印加し、そして除去したときの出力電圧値Ｖ２が２．０ｍＶ（図７の点Ｐ_４ ）となり、ヒステリシス値（｜Ｖ１−Ｖ２｜＝｜３．８−２．０｜）は１．８ｍＶであった。
【００３７】
以下に、強磁性体膜形成時の基板温度を変化させた場合の、３０Ｏｅでの出力電圧値およびヒステリシス値を表１にまとめた。
【００３８】
【表１】

【００３９】
この結果は、強磁性体膜形成時の基板温度に、ヒステリシス値が大きく影響されることが明らかとなった。特に、３５０℃および４００℃の基板温度で強磁性体薄膜を形成した場合に、大きな出力電圧値と小さなヒステリシス値を両立することができた。
【００４０】
（比較例１） 出力電圧およびヒステリシスに対する、基板種および強磁性体膜形成法の効果
マグネトロンスパッタ装置を用いて、ガラス基板および５００ｎｍ の厚さのＳｉＯ_２ 酸化膜を形成した（１００）シリコン基板上に強磁性体膜を作製することを除いて、実施例１と同様の方法で磁気抵抗素子を作製し、そして試験した。用いた基板、強磁性体膜形成時の基板温度、および作製した素子の３０Ｏｅでの出力電圧値およびヒステリシス値を表２にまとめた。
【００４１】
【表２】

【００４２】
この結果から、電子ビーム真空蒸着法により作製した磁気抵抗素子が、スパッタ法により作製したものよりも小さいヒステリシス値を示した。
【００４３】
【発明の効果】
本発明を用いることにより、出力電圧が大きく、かつヒステリシス値の小さい磁気抵抗素子を作製することができる。その磁気抵抗素子は、回転検出、位置検出等に有用であり、さらにオペアンプ等の信号処理回路を組み合わせることにより磁気センサーＩＣとして用いることができる。
【図面の簡単な説明】
【図１】本発明の磁気抵抗素子の概略の上面図である。
【図２】本発明の磁気抵抗素子の等価回路の図である。
【図３】本発明の磁気抵抗素子の断面図である。
【図４】絶縁基板を４００℃に加熱した電子ビーム真空蒸着を用いて形成したＮｉＦｅ合金薄膜のＸ線回折スペクトルを示す図である。
【図５】絶縁基板の温度を変化させたスパッタ法を用いて形成したＮｉＦｅ合金薄膜のＸ線回折スペクトルを示す図である。
【図６】一般的な多結晶パーマロイのＸ線回折スペクトルを示す図である。
【図７】磁気抵抗素子のヒステリシス特性を示す模式的グラフを示す図である。
【符号の説明】
１ 出力端子
２ 入力端子
３ 出力端子
４ 入力端子
５〜８ 抵抗エレメント
１１ 基板
１２ 絶縁膜
１３ 抵抗エレメント
１４ 電極
１５ 第１保護膜
１６ 第２保護膜

Claims (7)

1. 強磁性体の薄膜を用いた４つの抵抗エレメントを絶縁基板上に形成した磁気抵抗素子において、
   前記４つの抵抗エレメントは、前記絶縁基板上に、基板ヒーターを取りつけた電子ビーム（ＥＢ）真空蒸着法を使用して、３５０℃以上４５０℃以下の基板温度においてＮｉＦｅ合金である強磁性体の薄膜を形成し、続いてエッチングにより作製されており、
   該磁気抵抗素子は、印加磁界３０Ｏｅ（エルステッド）において駆動電圧を５Ｖとしたときに出力電圧値が３０ｍＶ以上得られ、かつ初め無磁界状態から１つのエレメントに直交する方向に１５０Ｏｅ以上の磁界を印加した後に無磁界にした時に第１の出力電圧値を示し、さらに前記磁界に直交する方向に１５０Ｏｅ以上の磁界を印加した後に再び無磁界にした時に第２の出力電圧値を示し、前記第１の出力電圧値と前記第２の出力電圧値の差の絶対値（ヒステリシス値）が３ｍＶ以下となる特性を有する
   ことを特徴とする磁気抵抗素子。
2. 前記基板温度を３５０℃以上４００℃以下にして得られたことを特徴とする請求項１に記載の磁気抵抗素子。
3. 前記強磁性体の薄膜がＮｉ８４〜８６重量％およびＦｅ１４〜１６重量％の組成を有することを特徴とする請求項１または２に記載の磁気抵抗素子。
4. 前記強磁性体の薄膜が（１１１）面配向を有するＮｉＦｅ合金であることを特徴とする請求項１から３のいずれかに記載の磁気抵抗素子。
5. 磁気抵抗素子の製造法において、電子ビーム真空蒸着法を用い、基板温度を３５０℃より高く４５０℃以下に加熱しながら該絶縁基板上に強磁性体の薄膜を形成する工程、および前記強磁性体の薄膜をパターニングする工程を備えたことを特徴とする磁気抵抗素子の製造法。
6. 前記基板温度を３５０℃より高く４００℃以下にすることを特徴とする請求項５に記載の磁気抵抗素子の製造法。
7. 前記強磁性体の薄膜が、Ｎｉ８４〜８６重量％およびＦｅ１４〜１６重量％の組成を有することを特徴とする請求項５または６に記載の磁気抵抗素子の製造法。

Images