JP3587083B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3587083B2 JP3587083B2 JP15569299A JP15569299A JP3587083B2 JP 3587083 B2 JP3587083 B2 JP 3587083B2 JP 15569299 A JP15569299 A JP 15569299A JP 15569299 A JP15569299 A JP 15569299A JP 3587083 B2 JP3587083 B2 JP 3587083B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- semiconductor region
- light energy
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜半導体の処理方法に関し、特に薄膜半導体内部に不純物元素の濃度勾配を形成する半導体処理方法及び、その濃度勾配を利用した半導体素子に関するものである。
【0002】
【従来の技術】
一般に、絶縁ゲート型電界効果トランジスタ(MOSFET)の信頼性を確保するためには、ドレイン端の電界を緩和することが有効である。
【0003】
従来から、ドレイン端に低濃度の不純物領域を設けることにより電界緩和を実現する、Lightly−Doped Drain (LDD)構造のMOSFETが知られている。
【0004】
アモルファスシリコン(a−Si)等をレーザーアニール処理して得られる多結晶シリコン( poly−Si)を用いた薄膜トランジスタ(TFT)においても同様に、様々なLDD構造が提案されている。
【0005】
更に、J.R. Ayresらによる論文、 ”Analysis of drain field and hot carrier stability of poly−Si Thin film transistors,” (Jpn. J. Appl. Phys., vol. 37, Pt. 1 No. 4A, pp.1801−1807, 1998.)に解説されているように、ドレイン領域とLDD領域の境界での不純物濃度の空間分布が緩やかに変化する方が電界緩和の効果が大きい。ここで、不純物濃度の空間分布を変化させる薄膜半導体の処理方法が必要になる。
【0006】
従来のこのような薄膜半導体の処理方法については、例えば上記の論文等に解説されている。
【0007】
ここでは、LDD構造のn型poly−Si TFTの作成方法を例として挙げ、図7を参照しながら説明する。
【0008】
第1に、プラズマCVD法等により、ガラス等の絶縁性基板110の上に酸化膜(SiO2)を堆積して、絶縁性基板110からの不純物の拡散を防止するためのバリア層120とする。
【0009】
第2に、例えば減圧化学気相成膜( LPCVD)法により、a−Si等の薄膜半導体をバリア層120の上に全面に形成し、通常のフォトリソグラフィ工程により、TFTに必要な場所を除いてa−Siを除去する。
【0010】
第3に、フォトリソグラフィにより領域を制限して、イオン注入法、またはイオンドーピング法により、この領域に選択的に高濃度の不純物(n型の場合はリン等)を導入する。
【0011】
更に、同様のプロセスを用いて、別の領域に低濃度で不純物を選択的に導入する。
【0012】
こうして、不純物が導入されない領域130、低濃度の不純物が導入された領域140、高濃度の不純物が導入された領域150が図示した位置に形成される。
【0013】
ここまでに必要なフォトリソグラフィ工程は3回である。第4に、例えばXeCl等のエキシマレーザーからのパルス状の紫外光160を適度な強度で全面に照射すると、上記の半導体領域130、140、150のアモルファスシリコン(a−Si)は殆ど瞬間的に溶融される。
【0014】
溶融した領域の半導体層は、蓄えられた熱が周囲へ逃げて冷却されるときに結晶化されてpoly−Siに改質される。このとき、半導体領域140、150においては、導入されたリン等の不純物がSiの格子に取り込まれて電子的に活性化される、即ち、低濃度、高濃度のn型poly−Si領域がそれぞれ形成される。
【0015】
ここで、レーザー光160のエネルギーはa−Siに殆ど全て吸収され、また、レーザー光のパルス幅も数10nsecと非常に短いために、熱による基板110の損傷は無い。
【0016】
また、バリア層120の存在により、基板110からこれらの半導体領域130、140、150への不純物の拡散も無い。最後に、このような構造の上にゲート絶縁膜となる絶縁層170をプラズマCVD法等により堆積し、更にその上にゲート電極となる金属層をスパッタ等の方法で形成してフォトリソグラフィ法によりパターニングする。
【0017】
この上に層間絶縁膜を形成した後にコンタクトホールをフォトリソグラフィ工程により形成し、金属薄膜を形成してフォトグラフィ工程によりパターニングして、LDD構造のn型poly−Si TFTが形成される。
【0018】
ここで、不純物濃度の分布について考察する。イオン注入、あるいはイオンドーピングの工程が終了した段階では、薄膜半導体内部の不純物分布はほぼ階段状になる。
【0019】
次に、レーザー光を吸収して半導体層が溶融した時には、半導体領域130と140との境界領域で不純物濃度の差が大きいため、不純物原子が高濃度領域から低濃度領域へ拡散する。冷却されて固化した後は、不純物原子はSi格子に取り込まれて拡散することは殆ど無い。
【0020】
領域140と150の境界においても同様である。この結果、レーザー光照射後の不純物濃度は、各領域の境界でなだらかに変化して、図7(D)のような分布になる。
【0021】
また、以上に説明したLDD構造のn型TFTのみで回路を形成する場合、必要なフォトグラフィ工程の数は6回である。仮にCMOS回路を形成したい場合には、レーザー照射の前にp型不純物の導入を追加する必要があるため、必要なフォトリソグラフィ工程は合計8回である。
【0022】
【発明が解決しようとする課題】
従来のレーザー光照射による薄膜半導体の処理方法は、レーザー光が瞬間的に照射されて半導体が溶融している短い時間に不純物元素が拡散する現象を利用している。
【0023】
拡散現象は材料、濃度分布、時間に依存する。実験により拡散係数を抽出して、拡散方程式を解くことにより、不純物の空間分布を設計することは原理的には可能だが、時間の要素はレーザーパルスの形状で決まる、材料の選択余地は少ない、等の制約要因が多く、事実上このような制御は困難である。ところが、例えばLDD構造のTFTにおいて不純物濃度分布はドレイン端の電界緩和の効果を出すための重要な設計パラメータであり、できるだけ自由に制御可能であることが望ましい。
【0024】
また、上記のような従来のLDD構造のTFTの形成方法においては、ソース・ドレイン領域とLDD領域に異なる濃度で不純物を導入するために、2回の不純物イオンの導入工程と、それに付随した2回のフォトリソグラフィ工程(フォトレジストの塗布、露光、エッチング)が必要である。
【0025】
これらの工程数の増加は、単に手間が増加するという問題だけではなく、例えば、ゴミによるパターン欠陥、不均一なエッチングに起因するフォトレジスト残り、等の問題を引き起こす可能性がある。
【0026】
従って、TFTの信頼性を確保し製造コストの増加を抑えるためには、工程数の増加は必要最小限に抑えるべきである。
【0027】
尚、特開平4−254335号公報には、半導体装置及びその製造方法に関して記載されているが、イオン注入操作によって、第1導電型のチャネル領域と第2導電型のドレイン領域の間にのみLDD構造を形成し、ソース領域とチャネル領域間にはLDD構造を形成しない様にしたトランジスタ構造が示されているのみであり、光エネルギーを使用した半導体装置の製造技術に関しては開示がない。
【0028】
又、特開平9−27624号公報には、2重側壁構造をマスクとして利用してLDD構造を形成する技術に関して記載されているが、イオン注入操作のみを使用するものであり、光エネルギーを使用した半導体装置の製造技術に関しては開示がない。
【0029】
従って、本発明の目的は、上記した従来技術の欠点を改良し、薄膜半導体内部の不純物濃度の空間分布を高い自由度で制御して、高性能の薄膜半導体素子を提供するものである。また、本発明の別の目的は、LDD構造のTFTの製造工程数の削減を目的としするものである。
【0030】
【課題を解決するための手段】
本発明は上記した目的を達成するため、以下に記載されたような技術構成を採用するものである。
【0031】
即ち、本発明に係る第1の態様としては、トランジスタを形成するに際し、基板上に、不純物を殆ど含まない第1の半導体領域と、所定の不純物濃度を持つ不純物を含む第2及び第3の半導体領域とを、該第1の半導体領域の相接しない2つの境界に該第2の半導体領域と該第3の半導体領域がそれぞれ接するように配置して形成する工程と、該第2の半導体領域と該第1の半導体領域が接する境界を含み、該トランジスタを構成するLDD領域が形成される半導体領域の全部若しくは一部に、所望の該LDD領域の幅よりも狭い照射幅を有する光エネルギーを供給することで、該光エネルギーが供給された領域にある該第1の半導体領域中と該第2の半導体領域中に存在する不純物を拡散させて、所望とする不純物濃度分布を有した該LDD領域を形成する工程と、該第3の半導体領域と該第1の半導体領域が接する境界を含み、該トランジスタを構成するLDD領域が形成される半導体領域の全部若しくは一部に、所望の該LDD領域の幅よりも狭い照射幅を有する光エネルギーを供給することで、該光エネルギーが供給された領域にある該第1の半導体領域中と該第3の半導体領域中に存在する不純物を拡散させて、所望とする不純物濃度分布を有した該LDD領域を形成する工程とを含む半導体装置の製造方法である。
【0032】
又、本発明に係る第2の態様としては、基板上に、不純物を殆ど含まない第1の半導体領域と、高い濃度の不純物を含む第2、第3の半導体領域とを、該第1の半導体領域の相接しない2つの境界に該第2の半導体領域と該第3の半導体領域がそれぞれ接するように配置して形成する工程と、該第2の半導体領域に、光エネルギーを選択的に供給して該第2の半導体領域の半導体を改質する工程と、該第3の半導体領域に、光エネルギーを選択的に供給して該第3の半導体領域の半導体を改質する工程と、該第2の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域の近傍を構成する半導体を改質する工程と、該第3の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域の近傍を構成する半導体を改質する工程とを含む半導体装置の製造方法である。
【0033】
【本発明の実施の形態】
本発明に係る当該半導体の処理方法及び半導体装置の製造方法は、上記した様な技術構成を採用しているので、半導体内の不純物濃度の空間分布を高い自由度で制御することができる。
【0034】
即ち、急峻な不純物濃度分布が望ましい領域では、レーザー光の照射幅や重なり幅を小さくすることにより、或いは逆になだらかな分布が望ましい領域では、照射幅や重なり幅を大きく設定することにより、それぞれ、所望の不純物濃度分布を形成することができる。
【0035】
従って、本発明では、薄膜半導体内部の不純物濃度分布の制御の自由度が高いので、そのような薄膜半導体で形成される半導体素子の種類や目的に応じて、薄膜半導体内部の電界を制御高い自由度で制御できるという効果がある。
【0036】
【実施例】
以下に、本発明に係る半導体の処理方法及び半導体装置の製造方法の一具体例の構成を図面を参照しながら詳細に説明する。
【0037】
即ち、図1は、本発明に係る半導体の処理方法の一具体例の構成手順を説明する図であり、図中、光エネルギーを半導体1へ供給して該半導体1を改質する半導体処理方法において,所定の不純物濃度を有する少なくとも一つの半導体領域10又は20若しくはその双方に、前記光エネルギー30を選択的に供給することにより,該光エネルギー30の供給前とは異なる不純物濃度を持つ半導体領域40を形成する半導体処理方法が示されている。
【0038】
本発明に係る当該半導体の処理方法のより詳細な構成を説明するならば、例えば、光エネルギー30を半導体1へ供給して該半導体1を改質する半導体の処理方法に於て、不純物濃度が互いに異なる複数種の半導体領域10、20が互いに隣接して配置されている半導体1に於ける当該複数種の半導体領域群10、20の接合部2近傍3、3’に、光エネルギー30を供給することにより,該光エネルギー30の供給前に当該互いに隣接する半導体領域10、20が持つ不純物濃度N1、N2とは異なる不純物濃度N3を持つ新たな半導体領域40を当該隣接して配置されている当該半導体領域群10、20の間に形成する様に処理するものである。
【0039】
本発明に於ける当該半導体の処理方法に於いては、当該新たな半導体領域40が持つ不純物濃度N3は、当該隣接して接合されている当該複数種の半導体領域群10、20のそれぞれの領域が、当該光エネルギー30の供給以前に個別に持っていた不純物濃度N1、N2の上限と下限とで決定される濃度範囲内のある値N3を示す様に処理する事が望ましい。
【0040】
更に、本発明に於いては、当該光エネルギー30が供給される以前に互いに隣接して配置されている複数種の半導体領域10、20と当該光エネルギー30が供給された後に当該複数種の半導体領域10、20間に形成された新たな半導体領域40とからなる半導体に、イオン注入方式を使用することなく、所定の方向に不純物濃度勾配が形成される様に処理する事が可能となる。
【0041】
従って、本発明に係る当該半導体の処理方法に於いては、ある一定の不純物濃度である第1の不純物濃度N1を持つ第1の半導体領域10と,それとは異なる一定の不純物濃度である第2の不純物濃度N2を持つ第2の半導体領域20とが接する境界領域2の近傍3、3’に,光エネルギー30を選択的に供給することにより,該第1と第2の半導体領域10、20同志の接合境界領域2の近傍3、3’に於いて当該光エネルギー30が供給された後に形成される第3の半導体領域40が持つ第3の不純物濃度N3を,該第1と第2の半導体領域10、20のそれぞれが持つ第1と第2の不純物濃度N1、N2で限定される範囲の中のある値にすることが可能となる。
【0042】
更に、本発明に於いては、当該半導体の処理方法に於て、当該新たに形成される当該半導体領域40が持つ不純物濃度N3は、当該隣接して接合されている当該複数種の半導体領域10、20群のそれぞれの領域が、当該光エネルギーの供給以前に個別に持っていた不純物濃度N1、N2の平均値とする事も望ましい。
【0043】
上記した本発明に係る当該半導体の処理方法の他の具体例の手順の例を示すならば、例えば、基板上に、不純物を殆ど含まない第1の半導体領域80と、所定の不純物濃度を持つ不純物を含む第2及び第3の半導体領域70、70’とを、該第1の半導体領域80の相接しない2つの境界4、5に該第2の半導体領域70と該第3の半導体領域70’がそれぞれ接するように配置して形成する工程と、該第2の半導体領域70と該第1の半導体領域80が接する境界領域の近傍部分に、光エネルギー30を選択的に供給して該境界領域を挟んだ所定の範囲を形成する半導体領域の半導体を改質する工程と、該第3の半導体領域70’と該第1の半導体領域80が接する境界領域の近傍部分に、光エネルギー30を選択的に供給して該境界領域を挟んだ所定の範囲を形成する半導体領域の半導体を改質する工程と、を含む様に構成された半導体素子の処理方法であっても良い。
【0044】
又、本発明に係る当該半導体の処理方法に於いては、当該光エネルギー30は、所定の幅を有するスリット状のレーザー光により得られるものである事が望ましい。
【0045】
更に、本発明に係る当該半導体の処理方法に於いては、当該スリット状のレーザー光30を連続して互いに接続配置されている複数種の不純物濃度が異なる半導体領域を予め定められた所定のピッチで順次に移動走査する様に構成する事が望ましい。
【0046】
一方、本発明に係る当該半導体の処理方法に於いては、当該スリット状のレーザー光30は、予め定められた走査量移動した後、所定の半導体領域の所定の部位に照射されると言う走査、照射操作が間欠的に繰り返される様に構成されている事が望ましい。
【0047】
又、本発明に於いては、上記した走査、照射操作を実行するに当たり、1の照射操作に於ける当該半導体領域の所定の部位に照射される当該スリット状のレーザー光の照射範囲の少なくとも一部が、別の照射操作に於ける当該半導体領域の所定の部位に照射される当該スリット状のレーザー光の照射範囲の少なくとも一部とオーバーラップするように処理する事も好ましい。
【0048】
更に、本発明に係る当該半導体の処理方法に於いては、一つの半導体領域を照射するレーザー光の幅と他の半導体領域を照射するレーザー光の幅とを互いに異ならせる事も可能である。
【0049】
つまり、本発明に於ける上記した半導体処理方法は、不純物濃度の異なる複数の半導体領域に同時に光エネルギーを選択的に供給して改質することにより、光エネルギーの供給前とは異なる不純物濃度を持つ領域を形成することを特徴とするものである。
【0050】
更に、本発明に於ける上記した半導体の処理方法に於いては、ある一定の不純物濃度を持つ第1の半導体領域と、それとは異なる一定の不純物濃度を持つ第2の半導体領域とが接する境界領域に、光エネルギーを選択的に供給することにより、該境界領域の不純物濃度を、該第1と第2の半導体領域のそれぞれの不純物濃度で限定される範囲の中のある値にすることを特徴とするものである。
【0051】
次に、本発明に於ける上記した半導体の処理方法のより詳細な具体例を実施例の形で以下に説明する。
【0052】
(第1の具体例)
図1は、本発明の半導体処理方法の第1の具体例に於ける操作手順を説明するための、半導体1の断面図である。
【0053】
図1を参照しながら本発明の半導体形成方法の動作原理を以下に説明する。
【0054】
つまり、図1には示してはしていないが、先ず、ガラス等の絶縁性基板にバリア層となる酸化膜を形成し、その上面に全面に半導体1、例えば薄膜半導体1を形成するところまでは従来の技術と同じである。
【0055】
この薄膜半導体1は不純物を含まないか、或いは、LPCVD法で成膜中に不純物ガスを導入する等して、意図的にある濃度N1の不純物を含有するように形成する。
【0056】
つまり、上記不純物濃度N1は、不純物濃度0の場合も当然含んでいる。
【0057】
これに、1回のフォトリソグラフィ工程とイオン注入工程またはイオンドーピング工程により、リン等の不純物を薄膜半導体1の特定の領域、例えば20を選択して導入する。
【0058】
このようにして、図1(A)に示すように、ある濃度N1の不純物を含有する1の領域10 と、それとは異なる不純物濃度N2を含有する第2の領域20とが形成される。
【0059】
第2に、図1(B)に示すように、第1の領域10と第2の領域20とが接する部分2とその近傍部位3、3’に、第1のレーザー光30を照射して溶融、結晶化する。溶融中には領域10内の不純物が領域20へ拡散する。その結果、この図のように、第1の領域10と第2の領域20とで溶融される薄膜半導体の体積が等しい場合には、図1(C)に示すように、当該両領域の接する部分2とその近傍部位3、3’を構成する領域、つまり第3の領域40の不純物濃度N3は、第1、第2の領域の平均値になる。
【0060】
一般的には、V1、V2を、それぞれ溶融される第1、第2の領域の体積とすると、第3の領域40の不純物濃度N3は次式で与えられる。
【0061】
N3=(N1・V1+N2・V2)/(V1+V2) (1)
次に、図1(D)に示すように、この第3の領域40と、第2の領域20とが接する領域(第4の領域60と呼ぶ)に第2のレーザー光50を照射することにより、この領域を溶融、結晶化する。
【0062】
その結果、図1(E)に示すように、第4の領域60の不純物濃度は、上述の理由により、第2、第3の領域の中間値になる。
【0063】
この過程を繰り返すことにより、レーザー光照射を繰り返す方向に沿って不純物濃度が単調に減少する分布を形成できる。このようにして図1(F)に示すような階段状の不純物分布が形成できる。
【0064】
以上の説明に用いた図では、説明の便宜上、レーザー光の照射を一定の照射幅と移動量とで繰り返すように図示したが、本発明の半導体処理方法はこれらのパラメータ設定に制限を加えるものではない。
【0065】
例えば、5μmの長さのLDD構造を作成する場合はレーザー光30、50の照射幅は1μm、連続した2回のレーザー光照射の重なり幅は0.5μmとする、というように、所望の不純物分布に応じてレーザー光の照射幅を適宜設定すればよい。
【0066】
また、基板上の領域に応じて、レーザー光30、50の照射幅や重なり幅を変えることも可能である。例えば、急峻な不純物濃度分布が望ましい領域では、照射幅や重なり幅を小さくすればよい。
【0067】
逆に、なだらかな分布が望ましい領域では、照射幅や重なり幅を大きく設定すればよい。このように、レーザー光30、50の照射領域の幅と連続した2回若しくは、それ以上の回数のの照射領域の重なり幅とを制御することにより、この図1(F)に示す“階段”の幅や高さを調整することができる。
【0068】
即ち、薄膜半導体の内部の不純物濃度分布を高い自由度で制御することができる。
【0069】
(第2の具体例)
第1の具体例では、不純物濃度の高い領域から低い領域に向けてレーザー光の照射と移動を繰り返したが、本具体例に於いては、これとは逆に、不純物濃度が低い領域から高い領域に向かってレーザー光30、50の照射と移動を繰り返したものであっても良い。
【0070】
本発明の第2の具体例として、このような例を模式的に図2に示す。図2で図1と対応する構成要素については1番違いの番号を付している。この具体例の動作は、濃度の変化が逆である点を除いて、第1の具体例と全く同じである。
【0071】
(第3の具体例)
本発明の第3の具体例として、2次元配列したLDD構造のTFTを形成するときに本発明の半導体処理方法を適用した例を示すものであって、その詳細を図3に示す。
【0072】
即ち、図3は、基板100上にTFTを形成すべき領域と、第1回目のレーザー光90の照射領域とを模式的に示した平面図である。
【0073】
基板100上に、不純物を高濃度で含む半導体領域70と、低濃度の不純物を含むか、または意図的には不純物を全く導入しない領域80とが形成されている。
【0074】
半導体領域70はTFTのソースあるいはドレインとなる領域で、不純物濃度は一定であればよい。後に、このTFTを外部回路に接続するためにコンタクトホールがこの領域の一部に形成されるので、矢印方向の距離は数μm程度である。
【0075】
また、半導体領域80はTFTのチャネルになる領域で、不純物を含まないか、或いは一定の低濃度の不純物を含む。また、この矢印方向の幅はチャネル幅となり、通常、数μm程度であることが多い。
【0076】
次に、図3を参照しながら本発明の第3の具体例の動作を説明する。
【0077】
ここで第1に、図3に示す様に、スリット状で所定の幅を持つ線状に成型したレーザー光90を半導体領域70の一端に重ねて照射する。この際、当該レーザー光は、当該半導体領域70内にのみ照射されるものであり、係る構成によって、当該半導体領域70が非晶質(アモルファス)シリコンを使用する場合には、当該レーザー光による光エネルギーを選択的に当該半導体領域70に供給される事によって、当該半導体領域70をポリシリコンに変質させ、電気的に活性化させる事になる。
【0078】
つまり、本具体例に於て、当該半導体領域70内を当該レーザー光90が走査されながらレーザー光を照射する事によって、当該半導体領域70のアモルファスシリコンがポリシリコンに変質し活性化される事になる。
【0079】
又、当該半導体領域70と当該半導体領域80との境界に跨がって当該レーザー光が照射されると共に、引続き当該レーザー光90が当該半導体領域80内を順次に走査しながら、当該レーザー光を照射する事によって、当該半導体領域70から当該半導体領域80の所定の領域まで、又当該半導体領域80の所定の領域から当該半導体領域70までの部位に、当該不純物濃度が段階的に変化する半導体領域が連続的に形成される事になり、半導体装置に於けるLDD構造が形成される。
【0080】
本具体例に於て使用される当該レーザー光90のレーザー照射領域の幅は1μmとした。次に、第1回目の当該レーザー光の照射領域と一部が重なり合うように、当該レーザー光90を走査して照射位置を調整した後に、同一の照射幅で2回目の照射を行う。
【0081】
この際の、当該レーザー光の互いの重なり幅は0.5μmとした。これを矢印で示した方向へ繰り返して行うことにより、TFTを形成すべき場所の特にチャネル領域の端部に、単調減少と単調増加からなる所望の不純物濃度分布を持つ半導体領域を形成することができる。
【0082】
ここで図示したような横方向に長い形状のレーザー光を用いれば、このような一連のレーザー光照射により、複数のTFTとなる領域の半導体を同時に改質することができる。
【0083】
本具体例では横1行に配列したTFTに相当する全ての半導体領域の改質に必要なレーザー光の照射の回数は、15/0.5=30となる。但し、半導体領域70、80の矢印方向の幅をそれぞれ5μmとした。
【0084】
このようにして形成される複数のLDD構造のTFTの応用例としては、例えば、液晶ディスプレイのTFT基板のように、2次元配列した複数の画素のアナログスイッチ、或いは、液晶ディスプレイ、プラズマ・ディスプレイ、プリンタ・エンジン等の機器を駆動するための駆動用集積回路、等が挙げられる。
【0085】
(第4の具体例)
図3の具体例において、当該レーザー光90は、同一の照射幅を有するものを使用したが、当該レーザー光90の照射幅は、必ずしも同じ照射幅で、基板の端からもう一方の端まで、矢印方向にレーザー光照射を繰り返す必要はない。
【0086】
本発明の第4の具体例は、レーザー光の照射幅の異なる少なくとも2種類のレーザー光91、92で半導体を処理する例を示すもので、図4は、はその手順を示す説明図である。
【0087】
図3と同じ構成要素には同じ番号を付している。
【0088】
以下に第4の具体例の動作を説明する。
【0089】
即ち、第1に、図4(A)に示すように、数μm程度の広い幅のレーザー光91を用いて基板100上の全ての半導体領域70及び半導体領域80を照射する。
【0090】
但しここでは、両領域70と80の境界で、且つ当該半導体領域80側の所定の幅の部分95にはレーザー光が照射されないものとする。
【0091】
つまり、本具体例に於いては、当該トランジスタに於けるドレイン領域及びソース領域を形成する当該半導体領域70、及びチャネル領域を構成する当該半導体領域80をそれぞれ一回のレーザー光91の照射によって、活性化処理を行うものである。
【0092】
従って、本具体例に於ける当該レーザー光91の照射幅は、当該半導体領域70の幅と一致する様に設定されると共に、当該半導体領域80の幅よりも狭い幅を有する様に設定される事が望ましい。
【0093】
つまり、当該半導体領域70と当該半導体領域80との境界部と、当該境界部から半導体領域80内部に延在する半導体領域95には、当該レーザー光91が照射されない様に構成する事が望ましい。
【0094】
又、当該トランジスタに於ける上記第2に、図4(B)に示すように、レーザー光92の照射幅を1μm程度に狭めて、半導体領域70と半導体領域80の境界を跨いで照射すると共に当該境界部から半導体領域80内部に延在する半導体領域部分95を照射する事によって、第1の具体例のときと同じ理由により、この領域の不純物濃度は両領域の不純物濃度の間で段階的に変化した構成を採る様になる。
【0095】
更にその値は、式(1)により、即ち、どちらの領域をより広くレーザー光の照射領域に含めるかにより制御できる。
【0096】
この具体例では、第3の具体例のように同じ狭い照射幅で繰り返しレーザー光を照射した場合に比較して、照射回数を減らすことができる。この例では、横1行に配列したTFTに相当する全ての半導体領域の改質に必要なレーザー光の照射の回数は、3+2=5である。
【0097】
但し、半導体領域70、80の矢印方向の幅をそれぞれ5μmとした。また、レーザー光の照射幅を変更するためには光学系の変更が必要で、通常はこれに時間がかかり、大量生産に適さない。
【0098】
しかし、この具体例では、レーザー光の照射幅の変更を最小限に留めることができる。このように、この具体例の手順によれば、半導体素子製造工程のスループットが向上し、製造コストを低減できる。
【0099】
(第5の具体例)
本発明の第5の具体例も、幅の異なる2種類のレーザー光91、92で半導体1を処理するもので、図5はその手順を示す説明図である。
【0100】
図3と同じ構成要素には同じ番号を付している。以下に第5の具体例の動作を説明する。
【0101】
第1に、図5(A)に示すように、数μm程度の広い幅のレーザー光91を用いて基板上の全ての半導体領域70を照射する。但しここでは、半導体領域80との境界にはレーザー光91が照射されないものとする。
【0102】
第2に、図5(B)に示すように、レーザー光92の照射幅を1μm程度に狭めて、半導体領域70と半導体領域80の境界を跨いで照射する。第3に、同じ狭い照射幅でのレーザー光92の照射を半導体領域80の全ての領域で繰り返して、半導体領域80との境界まで到達して完了する。
【0103】
レーザー光の照射領域の重なり幅は0.5μmである。ここで、この領域の不純物濃度が単調減少した後に単調増加になる理由は、第3の具体例のときと同様である。
【0104】
この具体例では、幅の狭いレーザー光を一部重ねながら半導体領域80を照射する。最初の照射で形成された結晶を種として次の結晶がレーザーの走査方向に成長するので、第4の具体例と比較すると、粒径の大きい結晶を得ることができる。
【0105】
但し、レーザー光の照射回数は、第3の具体例より少ないが第4の具体例よりは多い。この例では、横1行に配列したTFTに相当する全ての半導体領域の改質に必要なレーザー光の照射の回数は、2+5/0.5=12である。
【0106】
但し、半導体領域70、80の矢印方向の幅をそれぞれ5μmとした。
【0107】
(第6の具体例)
以上に述べた第1から第5の具体例においては、レーザー光照射の前に予め不純物濃度の異なる2つの領域を形成していた。
【0108】
選択的に不純物を導入するためには最低1回のフォトリソグラフィ工程が必要である。n型TFTとp型TFTを同一基板上に形成してCMOS回路を構成する場合は、異なる種類の不純物を別々の領域に導入するので、2回のフォトリソグラフィ工程が必要になる。
【0109】
これに対し、本発明の第6の具体例は、気相からのレーザードーピング技術を用いて、工程数の削減を可能とする例である。
【0110】
つまり、気相からのレーザードーピングは従来から知られており、例えばM.A. Crowderらによる論文、”Low−te mperature single−crystal Si−TFT’s fabricated on Si films processed via sequential lateral solidification,” ( IEEE Electron Device Letters vol. EDL−19, No. 8, August 1998, pp.306−308 )に解説されている。
【0111】
即ち、薄膜半導体を形成した基板を真空容器に入れてレーザー光を照射するときに、例えばフォスフィン(PH3)、ジボラン(B2H6) のように不純物を含むガスを導入し、気相中から溶融した半導体内に不純物を導入する技術である。
【0112】
図6は、本発明の第6の具体例の手順を示す説明図である。
【0113】
図5と同じ構成要素には同じ番号を付している。
【0114】
以下に第6の具体例の動作を説明する。第1に、不純物を含まないか意図的に定量の不純物を導入した領域80が全面に形成された基板100を真空容器に入れ、フォスフィン(PH3)を気相に導入する。
【0115】
ここで、図6(A)に示すように、数μm程度の広い幅のレーザー光91を用いて基板100上の特定の半導体領域70を照射すると、溶融、固化した領域は高濃度のn型半導体領域75となる。
【0116】
第2に、フォスフィン(PH3)の代わりにジボラン(B2H6) を真空容器中に導入して、図6(B)に示すように、基板100上の別の領域85に広い照射幅のレーザー光91を照射する。
【0117】
当該レーザー光91が照射された領域85は高濃度のp型半導体領域76になる。第3に、図6(C)に示すように、レーザー光91の照射幅を1μm程度に狭めて、半導体領域75、または半導体領域76とで挟まれた半導体領域80の全ての領域で、第5の具体例と同じ狭い照射幅でのレーザー光92の照射を繰り返す。
【0118】
最後にTFTとなるべき領域を残してその他の領域の薄膜半導体をフォトリソグラフィ工程により除去することにより、基板100上にn型TFT、p型TFTのソース、ドレイン、チャネルとなる半導体領域を形成することができる。
【0119】
更に、ゲート酸化膜をこの上に形成した後に、ゲート電極を2回目のフォトリソグラフィ工程により形成する。その後、層間絶縁膜を形成した後にコンタクトホールを3回目のフォトリソグラフィ工程により形成し、最後に金属薄膜で配線を施す。
【0120】
従って、4回のフォトリソグラフィ工程でCMOS回路を構成できる。
【0121】
尚、以上に説明した本発明の具体例では、薄膜半導体としてガラス基板上に形成したアモルファスシリコン(a−Si)をポリシリコン(poly−Si)に改質する場合を取り上げたが、基板や半導体の種類はこれらに限るものではない。
【0122】
例えば、熱酸化したシリコンウェハー上にポリシリコン(poly−Si)を形成してレーザー照射により改質する場合にも、本発明を適用してその不純物分布を高い自由度で制御することができる。従って、このような具体例も本発明の変形具体例と見なす。
【0123】
上記した具体例から明らかな様に、本発明に係る当該半導体の処理方法を使用する事によって、従来とは全く異なった方法により、トランジスタ等を含む半導体装置を効率的に製造する事が可能となるのである。
【0124】
つまり、具体的には、例えば、上記した各方法を使用して、トランジスタに於けるソース若しくはドレイン拡散層領域を形成する事により、当該半導体装置を製造する事が可能となる。
【0125】
更に、本発明を使用した半導体素子の製造の具体的な手順としては、例えば、基板上に、不純物を殆ど含まない第1の半導体領域と、所定の不純物濃度を持つ不純物を含む第2及び第3の半導体領域とを、該第1の半導体領域の相接しない2つの境界に該第2の半導体領域と該第3の半導体領域がそれぞれ接するように配置して形成する第1の工程と、該第2の半導体領域と該第1の半導体領域が接する境界領域の近傍部分に、光エネルギーを選択的に供給して該境界領域を挟んだ所定の範囲を形成する半導体領域の半導体を改質する第2の工程と、該光エネルギーの供給領域を、当該第3の半導体領域の方向へ移動して、当該境界領域を含む半導体領域部分までも改質する第3の工程、とを含む半導体装置の製造方法が可能である。
【0126】
同様に、本発明に係る当該半導体装置の製造方法の他の具体例としては、基板上に、不純物を殆ど含まない第1の半導体領域と、高い濃度の不純物を含む第2、第3の半導体領域とを、該第1の半導体領域の相接しない2つの境界に該第2の半導体領域と該第3の半導体領域がそれぞれ接するように配置して形成する第1の工程と、該第2の半導体領域に、光エネルギーを選択的に供給して該第2の半導体領域の半導体を改質する第2の工程と、該第3の半導体領域に、光エネルギーを選択的に供給して該第3の半導体領域の半導体を改質する第3の工程と、該第2の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域の近傍を構成する半導体を改質する第4の工程と、該第3の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域の近傍を構成する半導体を改質する第5の工程とを含む半導体素子の製造方法が可能である。
【0127】
本発明に係る当該半導体装置の製造方法と更に他の具体例としては、例えば、基板上に、不純物元素を殆ど含まない第1の半導体を形成する成膜工程と、不純物元素を含む気体を該基板上に供給した状態で、光エネルギーを選択的に供給し、該第1の半導体の一部を改質することにより、該不純物元素を含む第2の半導体を形成する工程と、該第2の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域を含む近傍の半導体を改質することにより、第3の半導体領域を形成する工程とを含んだ半導体装置の製造方法。
【0128】
又、本発明に係る当該半導体装置の製造方法の別の具体例としては、複数の前記第1、第2、第3の半導体領域が前記基板上に規則正しく配列されて形成され、前記光エネルギーが供給される領域に複数の前記第1、或いは第2、或いは第3の半導体領域が含まれる様に構成したものである。
【0129】
【発明の効果】
本発明に係る半導体の処理方法及び半導体装置の製造方法は、上記した様な技術構成を採用しているので、半導体内の不純物濃度の空間分布を高い自由度で制御することができる。
【0130】
即ち、急峻な不純物濃度分布が望ましい領域では、レーザー光の照射幅や重なり幅を小さくすることにより、或いは逆になだらかな分布が望ましい領域では、照射幅や重なり幅を大きく設定することにより、それぞれ、所望の不純物濃度分布を形成することができる。
【0131】
従って、本発明では、薄膜半導体内部の不純物濃度分布の制御の自由度が高いので、そのような薄膜半導体で形成される半導体素子の種類や目的に応じて、薄膜半導体内部の電界を制御高い自由度で制御できるという効果がある。
【0132】
次に、本発明に於いては、不純物濃度が一定でよい領域は幅の広いレーザー光で照射することにより、照射回数を低減できる。その結果、製造プロセスのスループットが向上するという効果がある。
【0133】
更に、本発明に於いては、チャネルとなる領域のポリシリコンを大粒径化することができるので、高性能のTFTを形成できるという効果がある。
【0134】
又、本発明に於いては、CMOS回路を4回のフォトリソグラフィ工程で形成することができるので、工程数の削減により製造コストも低く抑えられ、また、TFT回路の信頼性を確保できるという効果がある。
【図面の簡単な説明】
【図1】図1は、本発明の半導体処理方法の第1の具体例の構成を示す説明図であり、不純物濃度の高い領域から低い領域へ向かって、幅の狭いレーザー光の照射により溶融、結晶化することにより、単調に減少する不純物濃度分布を形成する状態が示されている。
【図2】図2は、本発明の半導体処理方法の第2の具体例の構成を示す説明図であり、不純物濃度の低い領域から高い領域へ向かって、幅の狭いレーザー光の照射により溶融、結晶化することにより、単調に増加する不純物濃度分布を形成する状態が示されている。
【図3】図3は、本発明の半導体処理方法の第3の具体例の構成を示す説明図であり、同一ライン上に配列した複数の領域を、幅が狭くて長いレーザー光を用いて同時に照射して溶融、結晶化することにより、基板上に複数のLDD構造のTFTの半導体領域を形成する状態が示されている。
【図4】図4は、本発明の半導体処理方法の第4の具体例の構成を示す説明図であり、一定の不純物濃度の領域は幅の広いレーザー光で一括して照射し、不純物濃度に勾配を持たせる必要のある領域を幅の狭いレーザー光で照射することにより、基板上に複数のLDD構造のTFTの半導体領域を形成するときのレーザー光の照射回数を大幅に低減させる状態がが示されている。
【図5】図5は、本発明の半導体処理方法の第5の具体例の構成を示す説明図であり、ソース・ドレインになる領域は幅の広いレーザー光で一括して照射し、チャネルになる領域は幅の狭いレーザー光を一部の領域で重ね合せながら照射することにより、基板上に複数のLDD構造のTFTの半導体領域を形成するときのレーザー光の照射回数を或程度低減しながら、チャネル領域の半導体の品質を高める方法が示されている。
【図6】図6は、本発明の半導体処理方法の第6の実施の形態を示す説明図であり、不純物を含むガスを基板上に導入してレーザー光で照射することにより半導体内に不純物を導入し、LDD構造のTFTを多数配列して形成する状態が示されている。
【図7】図7は、従来の半導体形成方法の一具体例の手順を示す説明図である。
【符号の説明】
1…半導体膜
2…接合境界領域
3、3’…境界領域の近傍部分
4、5…接合境界
10…第1の半導体領域
20…第2の半導体領域
30、50…光エネルギー、レーザー光
40、60…半導体領域
70…高濃度の不純物を含む薄膜半導体領域
70’…第3の半導体領域
80、85…低濃度の不純物を含む、あるいは意図的には不純物を導入していない薄膜半導体領域
75…高濃度の不純物を含むn型薄膜半導体領域
76…高濃度の不純物を含むp型薄膜半導体領域
90、91、92…レーザー光
100…基板
110…基板
120…バリア層
130…薄膜半導体(真性領域)
140…薄膜半導体(低濃度n型領域)
150…薄膜半導体(高濃度n型領域)
160…レーザー光
170…絶縁膜
180…ゲート電極
Claims (6)
- トランジスタを形成するに際し、基板上に、不純物を殆ど含まない第1の半導体領域と、所定の不純物濃度を持つ不純物を含む第2及び第3の半導体領域とを、該第1の半導体領域の相接しない2つの境界に該第2の半導体領域と該第3の半導体領域がそれぞれ接するように配置して形成する工程と、該第2の半導体領域と該第1の半導体領域が接する境界を含み、該トランジスタを構成するLDD領域が形成される半導体領域の全部若しくは一部に、所望の該LDD領域の幅よりも狭い照射幅を有する光エネルギーを供給することで、該光エネルギーが供給された領域にある該第1の半導体領域中と該第2の半導体領域中に存在する不純物を拡散させて、所望とする不純物濃度分布を有した該LDD領域を形成する工程と、該第3の半導体領域と該第1の半導体領域が接する境界を含み、該トランジスタを構成するLDD領域が形成される半導体領域の全部若しくは一部に、所望の該LDD領域の幅よりも狭い照射幅を有する光エネルギーを供給することで、該光エネルギーが供給された領域にある該第1の半導体領域中と該第3の半導体領域中に存在する不純物を拡散させて、所望とする不純物濃度分布を有した該LDD領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 基板上に、不純物を殆ど含まない第1の半導体領域と、高い濃度の不純物を含む第2、第3の半導体領域とを、該第1の半導体領域の相接しない2つの境界に該第2の半導体領域と該第3の半導体領域がそれぞれ接するように配置して形成する工程と、該第2の半導体領域に、光エネルギーを選択的に供給して該第2の半導体領域の半導体を改質する工程と、該第3の半導体領域に、光エネルギーを選択的に供給して該第3の半導体領域の半導体を改質する工程と、該第2の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域の近傍を構成する半導体を改質する工程と、該第3の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域の近傍を構成する半導体を改質する工程とを含むことを特徴とする半導体装置の製造方法。
- 基板上に、不純物元素を殆ど含まない第1の半導体領域を形成する成膜工程と、不純物元素を含む気体を該基板上に供給した状態で、光エネルギーを選択的に供給し、該第1の半導体領域の一部を改質することにより、該不純物元素を含む第2の半導体領域を形成する工程と、該第2の半導体領域と該第1の半導体領域が接する境界領域の近傍に、光エネルギーを選択的に供給して該境界領域を含む近傍の半導体を改質することにより、第3の半導体領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 当該光エネルギーは、所定の幅を有するスリット状のレーザー光により得られる事を特徴とする請求項1乃至3に記載の半導体装置の製造方法。
- 半導体領域の所定の部位に照射される当該スリット状のレーザー光の幅と他の半導体領域の所定の部位に照射される当該スリット状のレーザー光の幅とが異なっている事を特徴とする請求項4に記載の半導体装置の製造方法。
- 複数の前記第1、第2、第3の半導体領域が前記基板上に規則正しく配列されて形成され、前記光エネルギーが供給される方向の領域に複数の前記第1、或いは第2、或いは第3の半導体領域が含まれることを特徴とする請求項1乃至3の何れかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15569299A JP3587083B2 (ja) | 1999-06-02 | 1999-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15569299A JP3587083B2 (ja) | 1999-06-02 | 1999-06-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000349036A JP2000349036A (ja) | 2000-12-15 |
JP3587083B2 true JP3587083B2 (ja) | 2004-11-10 |
Family
ID=15611467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15569299A Expired - Fee Related JP3587083B2 (ja) | 1999-06-02 | 1999-06-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3587083B2 (ja) |
-
1999
- 1999-06-02 JP JP15569299A patent/JP3587083B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000349036A (ja) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7611932B2 (en) | Method of manufacturing a thin film transistor | |
US7354810B2 (en) | Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor | |
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
US6921686B2 (en) | Method for producing insulated gate thin film semiconductor device | |
US7352002B2 (en) | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same | |
KR20000077040A (ko) | 반도체 박막을 결정화하는 방법 및 레이저 조사 시스템 | |
JP4436469B2 (ja) | 半導体装置 | |
KR20010033202A (ko) | 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 | |
KR19980070340A (ko) | 반도체 장치의 제조 방법 | |
JP4850411B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2000315652A (ja) | 半導体薄膜の結晶化方法及びレーザ照射装置 | |
JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
KR20010062198A (ko) | 액정 표시 장치 및 tft 패널 | |
TWI390734B (zh) | 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法 | |
JP4798937B2 (ja) | 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル | |
US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
KR100706136B1 (ko) | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 | |
JP3587083B2 (ja) | 半導体装置の製造方法 | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
JP2007208174A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
KR100860008B1 (ko) | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 | |
KR0170467B1 (ko) | 비단결정 반도체 장치 및 그 제조 방법 | |
JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 | |
JP2006054223A (ja) | 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |