JP4798937B2 - 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル - Google Patents
半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル Download PDFInfo
- Publication number
- JP4798937B2 JP4798937B2 JP2003056372A JP2003056372A JP4798937B2 JP 4798937 B2 JP4798937 B2 JP 4798937B2 JP 2003056372 A JP2003056372 A JP 2003056372A JP 2003056372 A JP2003056372 A JP 2003056372A JP 4798937 B2 JP4798937 B2 JP 4798937B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mask
- semiconductor
- forming
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 239000013078 crystal Substances 0.000 title claims description 121
- 239000000758 substrate Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000004973 liquid crystal related substance Substances 0.000 title description 8
- 238000000034 method Methods 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 63
- 230000008569 process Effects 0.000 claims description 34
- 238000000137 annealing Methods 0.000 claims description 31
- 230000001678 irradiating effect Effects 0.000 claims description 29
- 238000005224 laser annealing Methods 0.000 claims description 17
- 238000002425 crystallisation Methods 0.000 claims description 14
- 230000008025 crystallization Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 241001104043 Syringa Species 0.000 description 4
- 235000004338 Syringa vulgaris Nutrition 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、概して、半導体結晶層の製造方法、より具体的には、レーザーアニーリングプロセスを用いて、対応する複数のマスクによって、異なる結晶特性の複数の領域を有する半導体結晶層の製造方法およびその半導体結晶層を持つ半導体基板、さらにはその半導体結晶層を用いた液晶ディスプレイ（ＬＣＤ）パネルに関する。
【０００２】
【従来の技術】
多結晶シリコン（ポリＳｉ）材料が、アクティブマトリクス（ＡＭ）基板のポリＳｉ薄膜トランジスタ（ＴＦＴ）のアクティブ層として用いられる。このような基板は、ＡＭ液晶ディスプレイを製造するために用いられてもよいし、例えば、有機発光ダイオード（ＯＬＥＤ）などの他のディスプレイ技術と組み合わせられてもよい。
【０００３】
ポリＳｉ材料は、典型的には、初期に堆積されたアモルファスＳｉ（ａ−Ｓｉ）層の結晶化によって形成される。このプロセスは、固相結晶化（ＳＰＣ）、すなわち、ａ−Ｓｉ層を、炉の中で、適切な温度で、充分長い時間アニーリングすることによって達成され得る。あるいは、レーザーアニーリングが、相転移を達成するために用いられてもよい。
【０００４】
従来、全ての結晶化技術が、基板領域を通じて均一な特性のポリＳｉ層を生産するように、所定の基板に適用される。すなわち、基板領域上には、空間的な特性の違いがない。この最終結果が得られる理由のうち最も重要な理由は、現行の方法では、このような特性の差異化を達成することが不可能なことである。例えば、ａ−Ｓｉ層が、炉の中で、または、高速熱アニーリングによってアニーリングされる場合、全ての層が同じ温度に曝され、同じ特性のポリＳｉ材料が得られる。従来のレーザーアニーリングの場合、多少の差異化があり得るが、スループットの損失の点から、余り高くない性能利得の場合でも、価格が非常に高い。従って、従来のレーザーアニーリングについても、このような特性の差異化は、実際には、容易でない。
【０００５】
最近、技術が適用される方法における自由度および得られる層微細構造における自由度を非常に高くすることが可能な新たなレーザーアニーリング技術が開発されている。この技術は、非常に細いレーザービームを用いる、Ｓｉ粒子の横方向成長に依存する。Ｓｉ粒子の横方向成長は、レーザービームをビーム形成マスクを通して通過させ、マスクのイメージをアニーリングされている層に照射することによって生成される。この方法は、レーザー誘導横方向成長（ＬＩＬａＣ）と呼ばれる。
【０００６】
図１に、ＬＣ−ＥＬＡアニーリングプロセス（従来技術）における工程を示す。工程１に示すように、最初に、アモルファスシリコン層を、適切なマスクによって、狭い「ビームレット」のアレイに形成されたレーザービームで照射する。ビームレットの形は、変動し得る。工程１〜４で、各ビームレットは、幅が狭い、約３〜５ミクロン（μｍ）の直線のスリットとして形成される。図において、このスリットは、２本の太線で表される。スリットの幅は、この２本の線の間の距離である。この幅は、変動し得るが、最終的には、達成可能な横方向成長の長さ（ＬＧＬ）、すなわち、照射された領域の端から、結晶が横方向に（内側に）成長し得る距離として定義される長さに依存する。典型的には、ビームレットの幅は、対応するＬＧＬの二分の一の長さよりわずかに短くなるように設計される。
【０００７】
図１の一連の工程は、ＬＣ−ＥＬＡプロセスによる、長いポリシリコン粒子の成長を表す。照射繰り返しアプローチが用いられる。レーザービームレット幅（２本の平行な太い黒線によって示される）は、層を照射し、横方向成長の長さ（Ｌ）の半分より短い距離（ｄ）（すなわち、ｄ＜Ｌ／２）移動する。この照射繰り返しプロセスを用いることによって、結晶粒子を、初期照射の点から、照射工程が停止する点まで、連続的に成長させることが可能である。Ｌは、層の厚さと基板の温度との組合せに依存する。例えば、典型的なＬの値は、５０ナノメートル（ｎｍ）の厚さの層で、室温の場合、約１．２ミクロン（μｍ）である。各工程で、粒子は、以前の工程で形成された多結晶シリコン（ポリＳｉ）材料の結晶種から横方向に成長することが可能である。
【０００８】
図２は、従来の光学系マスク（従来技術）の平面図である。上記のプロセスは、ゾーンメルティング結晶化（ＺＭＲ）法または他の類似のプロセスにおける、結晶の横方向の「引っ張り」と等しい。結果として、結晶は、「引っ張り」方向、すなわち、ビームレットが進む方向（図１に矢印で示す）に沿って、非常に高い特性を達成する傾向がある。このプロセスは、（マスク上の各スリットから）並行して行われ、基板上へのマスクの照射によって覆われる領域の高速の結晶化を可能にする。この領域が結晶化された後、基板は、新たな（アニーリングされていない）位置に移動して、プロセスが繰り返される。
【０００９】
図３は、上記の光照射および照射繰り返しプロセス（従来技術）を用いるシステムの図である。レーザー照射の照射繰り返しの局面に起因して、基板を均一に処理する炉によるプロセスとは反対に、ＬＩＬａＣプロセスは、形成されるポリＳｉ材料の特性の意図的な空間的ばらつきの可能性を有する。このような意図的なばらつきは、複数の部品が、ＬＣＤディスプレイに集積されており、各部品が、異なる規格および材料性能要件を有する用途において有用である。
【００１０】
基板の異なる領域が、基板領域の機能に適合するように異なる特性規格に対して形成されることは、有用である。
【００１１】
基板全体が、基板のある特定領域のより厳しい特性要件を満たすためにアニーリングされる必要がないことは、有用である。
【００１２】
照射繰り返しレーザーアニーリングプロセスが、基板の異なる領域を、必要に応じて、異なるレベルの特性にアニーリングするために用いられ得ることは、有用である。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、ＴＦＴなどの素子形成において用いられるシリコン基板に適した複数の結晶材料を含む半導体結晶層の製造方法、それを有する半導体基板、さらにこの半導体基板を用いたＬＣＤパネルを提供することである。なお、この半導体結晶層は、複数の領域を有しており、各領域は、隣接する結晶ドメイン間に、異なる格子不整合部を有する。
【００１４】
【課題を解決するための手段】
本発明による半導体結晶層の製造方法は、複数の結晶特性を有する半導体結晶層の製造方法であって、第１のパターンを有する第１のマスクを通してレーザービームを半導体基板の第１の領域に照射することにより該第１の領域をアニーリングする工程と、該第１の領域のアニーリング工程により、該第１の領域の半導体層において、第１の結晶状態に成長させる工程と、第２のパターンを有する第２のマスクを通して該レーザービームを該半導体基板の第２の領域に照射することにより該第２の領域をアニーリングする工程と、該第２の領域のアニーリング工程により、該第２の領域の半導体層において、該第１の結晶状態とは異なる第２の結晶状態に成長させる工程とを包含し、該第１のマスクおよび該第２のマスクとして、階段型スリットパターンの段数の違いによって、隣接する高傾角粒界の間に含まれる横方向結晶成長範囲を規定するものであり、それにより上記目的が達成される。
【００１５】
前記第１の領域をアニーリングする工程の前に、前記第１のマスクパターンを有する第１のマスクを選択する工程をさらに有し、前記第１の領域をアニーリングする工程の前に、前記第２のマスクパターンを有する第２のマスクを選択する工程をさらに有してもよい。
【００１６】
前記第１の領域の半導体層において、前記第１の結晶状態に成長させる工程は、隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を作製する工程を含み、第２の領域の前記半導体層において、前記第２の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を作製する工程を含んでもよい。
【００１７】
前記隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第１の数の高傾角粒界を形成する工程を含み、前記隣接する結晶ドメインの間に該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含んでもよい。
【００１８】
前記一領域当たりの第１の数の高傾角粒界を形成する工程は、結晶格子不整合角度が１５度〜９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を形成する工程を含み、前記一領域当たりの第２の数の高傾角粒界を形成する工程は、結晶格子不整合角度が１５度〜９０度の範囲内である、該一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含んでもよい。
【００１９】
前記一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み、前記一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程は、該第１の距離より長い第２の距離分隔てられている隣接する高傾角粒界を形成する工程を含んでもよい。
【００２０】
前記第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程と、前記第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程とをさらに包含してもよい。
【００２１】
前記第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、隣接する高傾角粒界の間に、前記第２の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含んでもよい。
【００２２】
前記第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含み、前記第１の距離より長い長さのトランジスタチャネル範囲を形成する工程を含んでもよい。
【００２３】
複数のマスクを選択する工程と、前記レーザービームを各マスクに通して照射し、前記半導体基板の対応する領域をアニーリングする工程と、前記半導体層の各領域において、特定の結晶状態に成長させる工程とをさらに包含してもよい。
【００２４】
前記レーザービームを前記第１のマスクに通して照射し、前記半導体基板の第１の領域をアニーリングする工程は、該第１のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含み、該レーザービームを前記第２のマスクに通して照射し、該半導体基板の第２の領域をアニーリングする工程は、該第２のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含んでもよい。
【００２５】
前記第１のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、半導体基板を移動させて、複数の隣接しない第１の領域を連続的にレーザービームに曝してアニーリングする工程を含んでもよい。
【００２６】
前記半導体層にわたって、隣接する範囲の順序を決める工程と、前記レーザービームと、該決められた順序で該半導体層とをアラインメントさせる工程とをさらに包含し、前記第１のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第１の領域範囲とアラインメントされる場合、該第１のマスクを通して該レーザービームを照射する工程を含み、前記第２のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第２の領域範囲とアラインメントされる場合、該第２のマスクを通して該レーザービームを照射する工程を含んでもよい。
【００２７】
本発明による結晶特性を有する半導体基板は、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第１の領域と前記第２の領域が形成された半導体結晶層を構成する結晶化材料を用いた半導体基板であって、隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を含む半導体層を有する該第１の領域と、隣接する結晶ドメインの間に該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を含む半導体層を有する該第２の領域とを含み、それにより上記目的が達成される。
【００２８】
結晶化材料を含む半導体層を有する複数の領域をさらに含み、各領域は、隣接する結晶ドメインの間にある程度の度合いの格子不整合部を有してもよい。
【００２９】
前記第１の領域は、一領域当たりの第１の数の高傾角粒界を含み、前記第２の領域は、該一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を含んでもよい。
【００３０】
前記第１の領域は、結晶格子不整合角度が１５度〜９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を含み、前記第２の領域は、結晶格子不整合角度が１５度〜９０度の範囲内である、該一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を含んでもよい。
【００３１】
前記第１の領域は、第１の距離分隔てられている、隣接する高傾角粒界を含み、前記第２の領域は、該第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を含んでもよい。
【００３２】
前記第２の領域に形成されたチャネル範囲を含む少なくとも一つのトランジスタと、前記第１の領域に形成されたチャネル範囲を含む少なくとも一つのトランジスタとをさらに含んでもよい。
【００３３】
前記第２の領域トランジスタチャネル範囲の長さが、第２の距離以下であり、隣接する高傾角粒界の間に完全に形成されてもよい。
【００３４】
前記第１の領域トランジスタチャネル範囲の長さが、第１の距離より長く、少なくとも一つの高傾角粒界を含んでもよい。
【００３５】
前記半導体層はシリコンであってもよい。
【００３６】
本発明による多結晶シリコン結晶特性を有する半導体基板は、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第１の領域と前記第２の領域が形成された半導体結晶層を構成する結晶化材料を用いた半導体基板であって、複数の結晶特性のトランジスタを含む多結晶シリコン結晶特性を有する半導体基板であり、少なくとも一つのトランジスタが、少なくとも一つの高傾角粒界を含む、高傾角粒界の間の距離よりも長い長さのチャネル範囲を有する、該第１の領域と、少なくとも一つのトランジスタが、隣接する高傾角粒界の間に完全に形成された、高傾角粒界の間の距離以下の長さのチャネル範囲を有する、該第２の領域とを含み、それにより上記目的が達成される。
【００３７】
本発明による液晶ディスプレイパネルは、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第１の領域と前記第２の領域が形成された半導体結晶層を有する基板を用いて製造された液晶ディスプレイ（ＬＣＤ）パネルであって、隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を含む該第１の領域と、隣接する結晶ドメインの間に該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を含む該第２の領域とを含み、それにより上記目的が達成される。
【００３８】
本発明による液晶ディスプレイパネルは、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる半導体結晶層を有する基板を用いて製造された液晶ディスプレイ（ＬＣＤ）パネルであって、隣接する結晶ドメインの間に、第１の格子不整合部を有する結晶化材料を含むピクセルアレイ基板領域と、隣接する結晶ドメインの間に、該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を含むカラムドライバ基板領域と、隣接する結晶ドメインの間に、該第１の格子不整合部より小さい第３の格子不整合部を有する結晶化材料を含むロウドライバ基板領域と、隣接する結晶ドメインの間に、該第２および第３の格子不整合部より小さい第４の格子不整合部を有する結晶化材料を含むオンボードメモリ基板領域とを含み、それにより上記目的が達成される。
【００３９】
本発明は、結晶化特性に意図的なばらつきを有する所与の基板上のポリＳｉ材料を生産するプロセスについて記載する。さらに、プロセスは、所与の特性のｐ−Ｓｉ材料を、処理された基板内の正確な位置に、精密、かつ再現可能に配置し得る。
【００４０】
同じ基板上の可変ポリＳｉ材料特性を用いることによって、異なる材料要件を有し、同時にプロセスのスループットを最適化する、部品のモノリシック集積が可能になる。プロセスのスループットは、ｐ−Ｓｉ材料特性に反比例する。すなわち、低いスループットは、高い特性に対応する。しかし、ポリ−Ｓｉ材料特性および基板上に占める領域も、同様に反比例の関係である（小さい領域に対して高い特性）。従って、本発明によって説明された様態で、ＬＩＬａＣ技術を利用することによって、スループットを向上させ、進んだ部品の集積を可能にする機会が存在する。
【００４１】
従って、可変特性基板材料を製造する方法が提供される。この方法は、第１のマスクパターンを有する第１のマスクを選択する工程と、第１のマスクを通してレーザービームを照射して、半導体基板の第１の領域をアニーリングする工程と、半導体層の該第１の領域において、第１の結晶状態に成長させる工程と、第２のマスクパターンを有する第２のマスクを選択する工程と、該第２のマスクを通してレーザービームを照射して、第２の領域の半導体層をアニーリングする工程と、該半導体層の該第２の領域において、該第１の結晶状態とは異なる第２の結晶状態に成長させる工程とを包含する。
【００４２】
より具体的には、基板の材料がシリコンである場合、第１および第２の結晶状態は、それぞれの結晶化された領域内の隣接する結晶ドメインの間の格子不整合の定量的測定基準を有する結晶材料の作製に関わる。例えば、隣接する結晶ドメインの間の格子不整合は、一領域当たりの高傾角粒界の数として測定され得る。高傾角粒界は、結晶格子不整合が１５度から９０度の範囲内である、隣接する結晶ドメインを隔てる境界である。例を続けると、第１の領域において、一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得、第２の領域において、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程は、第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得る。
【００４３】
隣接する高傾角境界の間の距離の測定基準は、特性の測定基準としても有用であり得る。例えば、上記の第２の（より長い）距離は、第２の領域において、隣接する高傾角境界の間に、第１の領域においては形成されることができないトランジスタチャネル範囲の完全な形成を可能にし得る。
【００４４】
いくつかの局面において、この方法は、複数のマスクを選択する工程と、各マスクを通して、レーザービームを照射して、半導体基板の対応する領域をアニーリングする工程と、半導体層の各領域において、特定の結晶状態に成長させる工程とをさらに包含する。
【００４５】
上記の方法のさらなる細部および可変特性基板について、以下に説明する。
【００４６】
【発明の実施の形態】
図４は、本発明による結晶特性を有する半導体基板の平面図である。基板１００は、隣接する結晶ドメイン間に第１の格子不整合を有する結晶化材料を含む半導体層を有する、第１の領域（膜領域）１０２と、隣接する結晶ドメイン間に、第１の格子不整合よりも小さい第２の格子不整合を有する結晶化材料を含む半導体層を有する第２の領域１０４とを含む。特に対象となるのは、ＬＣＤのパネルを製造する、基板のＴＦＴの形成において用いられるシリコン基板である。結晶材料を含む半導体層を有する複数の領域が示されており、各領域は、隣接する結晶ドメイン間に、ある程度の度合いの格子不整合を有する。
【００４７】
より具体的には、第１の領域（範囲１）１０２、第２の領域（範囲２）１０４、第３の領域（範囲３）１０６、および第４の領域（範囲４）１０８が示されている。第１の領域１０２は、第１のマスク、または第１のマスクパターンと関連付けられる。同様に、第２の領域１０４は、第２のマスクを用いて形成され、第３の領域１０６は、第３のマスクを用いて形成され、第４の領域１０８は、第４のマスクを用いて形成される。四つの異なる領域が示されているが、本発明の基板１００は、任意の特定の数の領域に限定されることはなく、任意の特定の数のマスクの使用に限定されることもない。領域が、基板の四つの象限において繰り返されることに注意されたい。あるいは、隣接しない第１の領域１０２が基板上に形成される。同様に、隣接しない第２、第３、第４の領域１０４／１０６／１０８が形成される。上記と同様、本発明の基板１００は、任意の特定の異なる領域のパターン、隣接しない領域のパターン、または隣接しない領域の数に限定されることはない。
【００４８】
特性の測定基準として、第１の領域１０２は、一領域当たりの第１の数の高傾角粒界を含む。この測定基準には、領域内の結晶粒子の数、粒子間の高傾角境界の数、および領域のサイズにおける考慮が含まれる。第２の領域１０４は、一領域当たりの第１の数より小さい、一領域当たりの第２の数の高傾角粒界を含む。従って、第２の領域１０４における多結晶材料は、第１の領域１０２における多結晶材料よりも高い特性である。第２の領域１０４に形成されたトランジスタは、より高い電子移動度を有するはずである。あるいは、第１の領域１０２は、結晶格子の不整合角度が１５度から９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を含み、第２の領域１０４は、結晶格子不整合が１５度から９０度の範囲内である、一領域当たりの第１の数より少ない一領域当たりの第２の数の高傾角粒界を含む。
【００４９】
図５に、図４の基板の第１の領域１０２および第１の領域１０２を形成するために用いられ得るマスク５００を示す。第１の領域は、第１の距離５０２分隔てられている、隣接する高傾角粒界を含む。高傾角境界の間は、１５度よりも小さい結晶格子不整合角を有する低角領域であり、上記の図１の説明において説明された。
【００５０】
図６に、図４の基板の第２の領域１０４および第２の領域１０４を形成するために用いられ得るマスク６００を示す。第２の領域１０４は、第１の距離（図５参照）よりも長い第２の距離６０２分隔てられている、隣接する高傾角粒界を含む。
【００５１】
図７は、図４の基板の第１および第２の領域１０２／１０４に形成されたトランジスタの比較を示す図である。図に示すように、チャネル領域７０２を含む少なくとも一つのトランジスタ７００が、第２の領域１０４に形成され、チャネル領域７０６を含む少なくとも一つのトランジスタ７０４が、第１の領域１０２に形成される。第２の領域トランジスタのチャネル領域７０２の長さ７０８は、第２の距離以下の長さであり、隣接する高傾角粒界（ＧＢ）の間に完全に形成されている。第１の領域トランジスタのチャネル領域７０６の長さ７１０は、第１の距離より長く、少なくとも一つの高傾角粒界を含む。図に示すように、チャネル領域は、三つの高傾角粒界にまたがる。
【００５２】
図７のトランジスタが、本発明の一例としてのみ提供されていることが理解されるべきである。基板のいくつかの局面において、チャネル範囲は、第１の領域および第２の領域の両方において、高傾角粒界にかかり得るが、第２の領域チャネル７０２によってかかる高傾角粒界の数は、第１の領域チャネル７０６によってかかる数より少ない。他の局面において、両方の領域は、チャネル範囲が隣接する高傾角境界の間に形成されることを可能にするが、第２の領域は、特性がより高いチャネル範囲の一領域当たりの数がより多くなることを可能にする。さらに、高角隣接境界の間の距離は、特性の測定基準のうちの一つに過ぎないことが理解されるべきである。基板範囲における結晶特性を定性的に表す、同様に有効な他の手段が存在するが、簡略化するため、本明細書では触れていない。
【００５３】
（機能的な記述）
本発明による可変ポリ−Ｓｉ材料（結晶）特性を形成するプロセスは、異なるビーム形成マスク設計および／またはマスクに対して移動する基板の異なるスキャン方式の利用に依存する。異なるマスク設計および対応する微細構造の二つの例を、図５および６に示す。これらの二つの設計の主な違いは、二つの連続する（隣接する）高傾角粒界の間に含まれる範囲である、横方向成長範囲の長さである。この範囲が充分に大きくされる場合、ＴＦＴのチャネル全体は、この範囲内に適合し得、これは、ＴＦＴチャネルに高傾角粒界が存在しないことを意味する。しかし、充分に広いこのような高い特性の材料の領域を形成するため、基板に対する基板の速度は、低減する必要があり、結果として、プロセスのスループットが低減することにつながる。反対に、より低い特性のトランジスタが、ＴＦＴのチャネル領域内に存在することが許容される高傾角境界とともに用いられ得る場合には、より高速なプロセスが実現され得、大幅に高いスループットが得られる。より低い特性の材料の場合においても、高傾角粒界を特定の位置に精密に配置するＬＩＬａＣプロセスの能力が、より均一な材料およびより均一なデバイス性能を生産することも言及されるべきである。
【００５４】
図５において、マスク設計（「階段型」設計における二つの段）によって、高傾角境界によって隔てられている、比較的狭い横方向成長範囲を有する材料が得られる。これらの境界の位置は、マスク上の隣接するオフセットスリットの中心線によって規定されている。図６の第２のマスク設計において、横方向成長は、複数段の「階段型スリット」設計を用いることによって、大幅に延長されている。この場合、横方向成長範囲は、各階段型スリットの最も右の端の「段」のほぼ中央の位置から延びる高傾角境界の間で、境界が定められている。
【００５５】
ｎが、複数段の階段設計の段の数を表す場合、２段オフセット設計と複数段階段型設計との間の基板ステージスピードの低減は、２／ｎ倍である。スループットの低減も、この比と相似する。
【００５６】
ＴＦＴ性能の向上は、図７に示すように、ＴＦＴチャネルをポリＳｉ微細構造に重ね合わせることによって理解され得る。左の図に示すように、二つのオフセットスリットマスク設計によって生成される、ｐ−Ｓｉ材料で製造されるＴＦＴのチャネルには高傾角境界がいくらか含まれる。対照的に、複数段階段型マスク設計で製造されたＴＦＴのチャネルには、高傾角粒界（ＧＢ）が含まれていない。他の変形例は、これらの二つの場合の間の材料の特性が得られるが、適切なマスク設計によって容易に実現され得る。他のマスク設計も、これらの実施例よりも、さらに良好な性能の材料を生産するように実現され得る。例えば、高角または低角粒界のない単結晶Ｓｉ材料である。
【００５７】
次に、パネル上の所定の座標の範囲に予め選択された特性の材料を形成する方法が説明される。この方法は、複数の異なるマスクを用いるが、各マスクは、ある特定のポリＳｉ材料特性を生成するパターン方式を有する。より正確な登録システムが、適切な位置に基板を移動させるために用いられ、所望の領域の結晶化が、適切なマスクを用いて行われる。基板は、他の位置に移動し、新たなマスクが必要とされる場合、予めセットされた一組のマスクから新たなマスクが同時に選択され、その位置に動かされる。プロセスの間、基板は、ｘ軸およびｙ軸に動くだけではなく、ユーザの要件に依存して、回転もし得る。プロセスは、適切な領域全てが結晶化されるまで繰り返される。その後、基板が取り外され、新たな基板がセットされる。プロセスは、以下のようにまとめられる。
【００５８】
一群のマスクをセットする
基板をセットする／アラインメントする／ホームに戻す
基板を第１の位置に移動させる／第１のマスクをセットする
特定された第１の範囲をアニーリングする
基板を第２の位置に移動させる／必要な場合第１のマスクを取り外し、第２のマスクをセットする
特定された第２の範囲をアニーリングする
基板を移動させ／マスクを取り外し、セットする工程を、基板の完全な結晶化を完了するために必要な回数繰り返す
基板を取り外す／新たな基板をセットする
図４に、このプロセスの最終結果の一例を示す。この例において、「１」とマーキングされた全ての範囲は、まず、マスク１でアニーリングされ、その後、「２」とマーキングされた範囲が、マスク２によってアニーリングされ、「３」とマーキングされた範囲が、マスク３によってアニーリングされ、最終的に、「４」とマーキングされた範囲が、マスク４によってアニーリングされる。範囲１は、最も低い特性のポリＳｉ材料を必要とする、ＬＣＤディスプレイピクセルアレイであり得る。範囲２は、より高い特性の材料を必要とする、ディスプレイのＬＣＤゲート若しくはソースドライバであり得る。範囲３は、カラムドライバと同じ特性の材料から製造されるか、または、より高い特性の材料から製造され得る、ディスプレイのＬＣＤゲート若しくはソースドライバであり得る。範囲４は、全ての範囲で最も高い特性の材料を必要とする、例えば、オンボードメモリまたは他の特別な機構などのより高い機能が組み込まれたＬＣＤディスプレイ上の領域を表し得る。
【００５９】
本発明による特性のセグメント化方法を用いることによって、このような複雑な構造を有する基板を準備するための時間は、範囲４のより厳しい特性要件を用いて全ての領域を結晶化する場合に必要な時間よりも短くなる。
【００６０】
図８は、本発明による可変特性基板材料を製造する方法を示すフローチャートである。この方法は、明瞭化のため、一連の数字が付けられた工程として表されているが、明記されていない限り、数字から順序が推測されるべきではない。これらの工程のうちのいくつかは、飛ばされてもよいし、並行して行われてもよいし、一連の順序を厳密に維持して行われる必要もないことが理解される必要がある。この方法は、工程８００で開始される。工程８０２は、第１のマスクパターンを有するマスクを選択する工程である。工程８０４は、第１のマスクを通して、レーザービームを照射して、半導体基板の第１の領域をアニーリングする工程である。工程８０６は、第１の領域の半導体層において第１の結晶状態に成長させる工程である。工程８０８は、第２のマスクパターンを有する第２のマスクを選択する工程である。工程８１０は、第２のマスクを通して、レーザービームを照射して、第２の領域の半導体層をアニーリングする工程である。工程８１２は、第２の領域の半導体層において、第１の結晶状態とは異なる第２の結晶状態に成長させる工程である。
【００６１】
方法のいくつかの局面において、工程８０６で、第１の領域の半導体層において第１の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、第１の格子不整合を有する結晶化材料を作製する工程を含み、工程８１２で、第２の領域の半導体層において第２の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、第１の格子不整合より小さい第２の格子不整合を有する結晶化材料を作製する工程を含む。
【００６２】
他の局面において、工程８０６で、結晶境界領域の間に、第１の格子不整合を有する結晶化材料を作製する工程は、一領域当たりの第１の数の高傾角粒界を形成する工程を含む。一領域当たりの第１の数の高傾角粒界を形成する工程は、結晶化格子不整合角度が１５度から９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を形成する工程を含む。工程８１２で、結晶境界領域の間に、第１の格子不整合より小さい第２の格子不整合を有する結晶化材料を作製する工程は、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含む。一領域当たりの第２の数の高傾角粒界を形成する工程も、結晶格子不整合角度が１５度〜９０度の範囲内である、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程をも含む。
【００６３】
この方法のある局面において、工程８０６で、一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含む。工程８１２で、一領域当たりの第２の数の高傾角粒界を形成する工程は、第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を形成する工程を含む。
【００６４】
この方法は、いくつかの局面において、さらなる工程を含む。工程８１４は、第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程である。工程８１６は、第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程である。いくつかの局面において、第２の領域にトランジスタを形成する工程は、隣接する高傾角粒界の間に、第２の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含む。第１の領域にトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含む、第１の距離より長いトランジスタチャネル範囲を形成する工程を含む。
【００６５】
この方法の他の局面において、工程８０２および８０８は、複数のマスクを選択する工程を含む。工程８０４および８１０は、各マスクを通してレーザービームを照射して、半導体基板の対応する領域をアニーリングする工程を含み、工程８０６および８１２は、半導体層の各領域において、特定の結晶状態に成長させる工程を含む。
【００６６】
この方法の他の局面において、工程８０４で、第１のマスクを通して、レーザービームを照射して、半導体基板の第１の領域をアニーリングする工程は、第１のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む。ある局面において、第１のマスクを用いて、半導体層の複数の隣接しない範囲をアニーリングする工程は、各第１の領域範囲を、照射されたレーザービームに連続的にさらし、第１の領域の隣接しない範囲の各々を連続的にアニーリングする工程を含む。同様に、第２のマスクを通して、レーザービームを照射して、半導体基板の第２の領域をアニーリングする工程８１０は、第２のマスクを用いて、類似する様態で、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む。このプロセスは、マスクを変更することなく、基板を移動させて、隣接しない範囲をさらすことを可能にする。
【００６７】
あるいは、工程８０１ａ（図示せず）は、半導体層にわたって、隣接する範囲の順序を確立する。工程８０１ｂ（図示せず）は、確立された順序で、レーザービームと半導体層とをアラインメントさせる。その後、工程８０４で、第１のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、レーザービームが第１の領域範囲とアラインメントされる場合に、第１のマスクを通してレーザービームを照射する工程を含む。工程８１０で、第２のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、レーザービームが第２の領域範囲とアラインメントされる場合に、第２のマスクを通して、レーザービームを照射する工程を含む。このプロセスは、基板が、直線に沿って、一貫して移動することを可能にする。異なる特性の領域は、マスクを交換することによって、基板ラインにおいて形成される。
【００６８】
基板上に可変特性領域を形成する、基板および基板製造プロセスが提供されてきた。上記の例の他に、本発明は、各々、異なる材料特性レベルを有する、同じ基板上に作られた異なるタイプのＬＣＤディスプレイに用いられ得る。他の変形例では、異なるサイズのＬＣＤディスプレイが、ディスプレイデバイスの各サイズにつき、特性レベルにばらつきがある状態、または、ない状態で、所与のパネルの上に作られ得る。当業者であれば、他の変形例および本発明の他の実施形態に想到する。
【００６９】
半導体結晶層の製造方法および半導体結晶層を有する半導体基板、半導体結晶層を用いた液晶ディスプレイパネルが提供される。この方法は、第１のマスクパターンを有する第１のマスクを選択する工程と、レーザービームを第１のマスクを通して照射し、半導体基板の第１の領域をアニーリングする工程と、第１の領域の半導体層において、第１の結晶状態に成長させる工程と、第２のマスクパターンを有する第２のマスクを選択する工程と、レーザービームを第２のマスクを通して照射し、第２の領域の半導体層をアニーリングする工程と、第２の領域の半導体層において、第１の結晶状態とは異なる第２の結晶状態に成長させる工程とを包含する。より具体的には、基板の材料がシリコンである場合、第１および第２の結晶状態は、隣接する結晶ドメインの間の格子不整合部の定量的測定基準を有する結晶材料の作製に関わる。例えば、隣接する結晶ドメインの間の格子不整合部は、一領域当たりの高傾角粒界の数として測定され得る。高傾角粒界は、結晶格子不整合が１５度から９０度の範囲内である、隣接する結晶ドメインを隔てる境界として規定される。例を続けると、第１の領域において、一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得、第２の領域において、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程は、第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得る。隣接する高傾角境界の間の距離の測定基準は、特性の測定基準としても有用であり得る。例えば、上記の第２の（より長い）距離は、第２の領域において、隣接する高傾角境界の間に、第１の領域においては形成されることができないトランジスタチャネル範囲の完全な形成を可能にし得る。
【００７０】
【発明の効果】
以上により、ＴＦＴなどの素子形成において用いられるシリコン基板に適した結晶材料を含む半導体結晶層の製造方法、それを有する半導体基板、さらにこの半導体基板を用いたＬＣＤパネルを提供することができる。なお、この半導体結晶層は、複数の領域を有しており、各領域は、隣接する結晶ドメイン間に、異なる格子不整合部を有している。
【図面の簡単な説明】
【図１】図１は、ＬＣ−ＥＬＡアニーリングプロセス（従来技術）における工程を示す図である。
【図２】図２は、従来の光学系マスク（従来技術）の平面図である。
【図３】図３は、上記の光照射および照射繰り返しプロセス（従来技術）を用いるシステムの図である。
【図４】図４は、本発明による結晶特性を有する半導体基板の平面図である。
【図５】図５は、図４の基板の第１の領域および第１の領域を形成するために用いられ得るマスクを示す図である。
【図６】図６は、図４の基板の第２の領域および第２の領域を形成するために用いられ得るマスクを示す図である。
【図７】図７は、図４の基板の第１および第２の領域に形成されたトランジスタの比較を示す図である。
【図８】図８は、本発明による可変特性基板材料を製造する方法を示すフローチャートである。
【符号の説明】
１００ 基板
１０２ 第１の領域
１０４ 第２の領域
１０６ 第３の領域
１０８ 第４の領域
５００ マスク
５０２ 第１の距離
６００ マスク
６０２ 第２の距離
７００ トランジスタ
７０２ 第２の領域トランジスタのチャネル領域
７０４ トランジスタ
７０６ 第１の領域トランジスタのチャネル領域
７０８ 第２の領域トランジスタのチャネル領域の長さ
７１０ 第１の領域トランジスタのチャネル領域の長さ
【発明の属する技術分野】
本発明は、概して、半導体結晶層の製造方法、より具体的には、レーザーアニーリングプロセスを用いて、対応する複数のマスクによって、異なる結晶特性の複数の領域を有する半導体結晶層の製造方法およびその半導体結晶層を持つ半導体基板、さらにはその半導体結晶層を用いた液晶ディスプレイ（ＬＣＤ）パネルに関する。
【０００２】
【従来の技術】
多結晶シリコン（ポリＳｉ）材料が、アクティブマトリクス（ＡＭ）基板のポリＳｉ薄膜トランジスタ（ＴＦＴ）のアクティブ層として用いられる。このような基板は、ＡＭ液晶ディスプレイを製造するために用いられてもよいし、例えば、有機発光ダイオード（ＯＬＥＤ）などの他のディスプレイ技術と組み合わせられてもよい。
【０００３】
ポリＳｉ材料は、典型的には、初期に堆積されたアモルファスＳｉ（ａ−Ｓｉ）層の結晶化によって形成される。このプロセスは、固相結晶化（ＳＰＣ）、すなわち、ａ−Ｓｉ層を、炉の中で、適切な温度で、充分長い時間アニーリングすることによって達成され得る。あるいは、レーザーアニーリングが、相転移を達成するために用いられてもよい。
【０００４】
従来、全ての結晶化技術が、基板領域を通じて均一な特性のポリＳｉ層を生産するように、所定の基板に適用される。すなわち、基板領域上には、空間的な特性の違いがない。この最終結果が得られる理由のうち最も重要な理由は、現行の方法では、このような特性の差異化を達成することが不可能なことである。例えば、ａ−Ｓｉ層が、炉の中で、または、高速熱アニーリングによってアニーリングされる場合、全ての層が同じ温度に曝され、同じ特性のポリＳｉ材料が得られる。従来のレーザーアニーリングの場合、多少の差異化があり得るが、スループットの損失の点から、余り高くない性能利得の場合でも、価格が非常に高い。従って、従来のレーザーアニーリングについても、このような特性の差異化は、実際には、容易でない。
【０００５】
最近、技術が適用される方法における自由度および得られる層微細構造における自由度を非常に高くすることが可能な新たなレーザーアニーリング技術が開発されている。この技術は、非常に細いレーザービームを用いる、Ｓｉ粒子の横方向成長に依存する。Ｓｉ粒子の横方向成長は、レーザービームをビーム形成マスクを通して通過させ、マスクのイメージをアニーリングされている層に照射することによって生成される。この方法は、レーザー誘導横方向成長（ＬＩＬａＣ）と呼ばれる。
【０００６】
図１に、ＬＣ−ＥＬＡアニーリングプロセス（従来技術）における工程を示す。工程１に示すように、最初に、アモルファスシリコン層を、適切なマスクによって、狭い「ビームレット」のアレイに形成されたレーザービームで照射する。ビームレットの形は、変動し得る。工程１〜４で、各ビームレットは、幅が狭い、約３〜５ミクロン（μｍ）の直線のスリットとして形成される。図において、このスリットは、２本の太線で表される。スリットの幅は、この２本の線の間の距離である。この幅は、変動し得るが、最終的には、達成可能な横方向成長の長さ（ＬＧＬ）、すなわち、照射された領域の端から、結晶が横方向に（内側に）成長し得る距離として定義される長さに依存する。典型的には、ビームレットの幅は、対応するＬＧＬの二分の一の長さよりわずかに短くなるように設計される。
【０００７】
図１の一連の工程は、ＬＣ−ＥＬＡプロセスによる、長いポリシリコン粒子の成長を表す。照射繰り返しアプローチが用いられる。レーザービームレット幅（２本の平行な太い黒線によって示される）は、層を照射し、横方向成長の長さ（Ｌ）の半分より短い距離（ｄ）（すなわち、ｄ＜Ｌ／２）移動する。この照射繰り返しプロセスを用いることによって、結晶粒子を、初期照射の点から、照射工程が停止する点まで、連続的に成長させることが可能である。Ｌは、層の厚さと基板の温度との組合せに依存する。例えば、典型的なＬの値は、５０ナノメートル（ｎｍ）の厚さの層で、室温の場合、約１．２ミクロン（μｍ）である。各工程で、粒子は、以前の工程で形成された多結晶シリコン（ポリＳｉ）材料の結晶種から横方向に成長することが可能である。
【０００８】
図２は、従来の光学系マスク（従来技術）の平面図である。上記のプロセスは、ゾーンメルティング結晶化（ＺＭＲ）法または他の類似のプロセスにおける、結晶の横方向の「引っ張り」と等しい。結果として、結晶は、「引っ張り」方向、すなわち、ビームレットが進む方向（図１に矢印で示す）に沿って、非常に高い特性を達成する傾向がある。このプロセスは、（マスク上の各スリットから）並行して行われ、基板上へのマスクの照射によって覆われる領域の高速の結晶化を可能にする。この領域が結晶化された後、基板は、新たな（アニーリングされていない）位置に移動して、プロセスが繰り返される。
【０００９】
図３は、上記の光照射および照射繰り返しプロセス（従来技術）を用いるシステムの図である。レーザー照射の照射繰り返しの局面に起因して、基板を均一に処理する炉によるプロセスとは反対に、ＬＩＬａＣプロセスは、形成されるポリＳｉ材料の特性の意図的な空間的ばらつきの可能性を有する。このような意図的なばらつきは、複数の部品が、ＬＣＤディスプレイに集積されており、各部品が、異なる規格および材料性能要件を有する用途において有用である。
【００１０】
基板の異なる領域が、基板領域の機能に適合するように異なる特性規格に対して形成されることは、有用である。
【００１１】
基板全体が、基板のある特定領域のより厳しい特性要件を満たすためにアニーリングされる必要がないことは、有用である。
【００１２】
照射繰り返しレーザーアニーリングプロセスが、基板の異なる領域を、必要に応じて、異なるレベルの特性にアニーリングするために用いられ得ることは、有用である。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、ＴＦＴなどの素子形成において用いられるシリコン基板に適した複数の結晶材料を含む半導体結晶層の製造方法、それを有する半導体基板、さらにこの半導体基板を用いたＬＣＤパネルを提供することである。なお、この半導体結晶層は、複数の領域を有しており、各領域は、隣接する結晶ドメイン間に、異なる格子不整合部を有する。
【００１４】
【課題を解決するための手段】
本発明による半導体結晶層の製造方法は、複数の結晶特性を有する半導体結晶層の製造方法であって、第１のパターンを有する第１のマスクを通してレーザービームを半導体基板の第１の領域に照射することにより該第１の領域をアニーリングする工程と、該第１の領域のアニーリング工程により、該第１の領域の半導体層において、第１の結晶状態に成長させる工程と、第２のパターンを有する第２のマスクを通して該レーザービームを該半導体基板の第２の領域に照射することにより該第２の領域をアニーリングする工程と、該第２の領域のアニーリング工程により、該第２の領域の半導体層において、該第１の結晶状態とは異なる第２の結晶状態に成長させる工程とを包含し、該第１のマスクおよび該第２のマスクとして、階段型スリットパターンの段数の違いによって、隣接する高傾角粒界の間に含まれる横方向結晶成長範囲を規定するものであり、それにより上記目的が達成される。
【００１５】
前記第１の領域をアニーリングする工程の前に、前記第１のマスクパターンを有する第１のマスクを選択する工程をさらに有し、前記第１の領域をアニーリングする工程の前に、前記第２のマスクパターンを有する第２のマスクを選択する工程をさらに有してもよい。
【００１６】
前記第１の領域の半導体層において、前記第１の結晶状態に成長させる工程は、隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を作製する工程を含み、第２の領域の前記半導体層において、前記第２の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を作製する工程を含んでもよい。
【００１７】
前記隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第１の数の高傾角粒界を形成する工程を含み、前記隣接する結晶ドメインの間に該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含んでもよい。
【００１８】
前記一領域当たりの第１の数の高傾角粒界を形成する工程は、結晶格子不整合角度が１５度〜９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を形成する工程を含み、前記一領域当たりの第２の数の高傾角粒界を形成する工程は、結晶格子不整合角度が１５度〜９０度の範囲内である、該一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含んでもよい。
【００１９】
前記一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み、前記一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程は、該第１の距離より長い第２の距離分隔てられている隣接する高傾角粒界を形成する工程を含んでもよい。
【００２０】
前記第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程と、前記第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程とをさらに包含してもよい。
【００２１】
前記第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、隣接する高傾角粒界の間に、前記第２の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含んでもよい。
【００２２】
前記第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含み、前記第１の距離より長い長さのトランジスタチャネル範囲を形成する工程を含んでもよい。
【００２３】
複数のマスクを選択する工程と、前記レーザービームを各マスクに通して照射し、前記半導体基板の対応する領域をアニーリングする工程と、前記半導体層の各領域において、特定の結晶状態に成長させる工程とをさらに包含してもよい。
【００２４】
前記レーザービームを前記第１のマスクに通して照射し、前記半導体基板の第１の領域をアニーリングする工程は、該第１のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含み、該レーザービームを前記第２のマスクに通して照射し、該半導体基板の第２の領域をアニーリングする工程は、該第２のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含んでもよい。
【００２５】
前記第１のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、半導体基板を移動させて、複数の隣接しない第１の領域を連続的にレーザービームに曝してアニーリングする工程を含んでもよい。
【００２６】
前記半導体層にわたって、隣接する範囲の順序を決める工程と、前記レーザービームと、該決められた順序で該半導体層とをアラインメントさせる工程とをさらに包含し、前記第１のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第１の領域範囲とアラインメントされる場合、該第１のマスクを通して該レーザービームを照射する工程を含み、前記第２のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第２の領域範囲とアラインメントされる場合、該第２のマスクを通して該レーザービームを照射する工程を含んでもよい。
【００２７】
本発明による結晶特性を有する半導体基板は、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第１の領域と前記第２の領域が形成された半導体結晶層を構成する結晶化材料を用いた半導体基板であって、隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を含む半導体層を有する該第１の領域と、隣接する結晶ドメインの間に該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を含む半導体層を有する該第２の領域とを含み、それにより上記目的が達成される。
【００２８】
結晶化材料を含む半導体層を有する複数の領域をさらに含み、各領域は、隣接する結晶ドメインの間にある程度の度合いの格子不整合部を有してもよい。
【００２９】
前記第１の領域は、一領域当たりの第１の数の高傾角粒界を含み、前記第２の領域は、該一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を含んでもよい。
【００３０】
前記第１の領域は、結晶格子不整合角度が１５度〜９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を含み、前記第２の領域は、結晶格子不整合角度が１５度〜９０度の範囲内である、該一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を含んでもよい。
【００３１】
前記第１の領域は、第１の距離分隔てられている、隣接する高傾角粒界を含み、前記第２の領域は、該第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を含んでもよい。
【００３２】
前記第２の領域に形成されたチャネル範囲を含む少なくとも一つのトランジスタと、前記第１の領域に形成されたチャネル範囲を含む少なくとも一つのトランジスタとをさらに含んでもよい。
【００３３】
前記第２の領域トランジスタチャネル範囲の長さが、第２の距離以下であり、隣接する高傾角粒界の間に完全に形成されてもよい。
【００３４】
前記第１の領域トランジスタチャネル範囲の長さが、第１の距離より長く、少なくとも一つの高傾角粒界を含んでもよい。
【００３５】
前記半導体層はシリコンであってもよい。
【００３６】
本発明による多結晶シリコン結晶特性を有する半導体基板は、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第１の領域と前記第２の領域が形成された半導体結晶層を構成する結晶化材料を用いた半導体基板であって、複数の結晶特性のトランジスタを含む多結晶シリコン結晶特性を有する半導体基板であり、少なくとも一つのトランジスタが、少なくとも一つの高傾角粒界を含む、高傾角粒界の間の距離よりも長い長さのチャネル範囲を有する、該第１の領域と、少なくとも一つのトランジスタが、隣接する高傾角粒界の間に完全に形成された、高傾角粒界の間の距離以下の長さのチャネル範囲を有する、該第２の領域とを含み、それにより上記目的が達成される。
【００３７】
本発明による液晶ディスプレイパネルは、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第１の領域と前記第２の領域が形成された半導体結晶層を有する基板を用いて製造された液晶ディスプレイ（ＬＣＤ）パネルであって、隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を含む該第１の領域と、隣接する結晶ドメインの間に該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を含む該第２の領域とを含み、それにより上記目的が達成される。
【００３８】
本発明による液晶ディスプレイパネルは、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる半導体結晶層を有する基板を用いて製造された液晶ディスプレイ（ＬＣＤ）パネルであって、隣接する結晶ドメインの間に、第１の格子不整合部を有する結晶化材料を含むピクセルアレイ基板領域と、隣接する結晶ドメインの間に、該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を含むカラムドライバ基板領域と、隣接する結晶ドメインの間に、該第１の格子不整合部より小さい第３の格子不整合部を有する結晶化材料を含むロウドライバ基板領域と、隣接する結晶ドメインの間に、該第２および第３の格子不整合部より小さい第４の格子不整合部を有する結晶化材料を含むオンボードメモリ基板領域とを含み、それにより上記目的が達成される。
【００３９】
本発明は、結晶化特性に意図的なばらつきを有する所与の基板上のポリＳｉ材料を生産するプロセスについて記載する。さらに、プロセスは、所与の特性のｐ−Ｓｉ材料を、処理された基板内の正確な位置に、精密、かつ再現可能に配置し得る。
【００４０】
同じ基板上の可変ポリＳｉ材料特性を用いることによって、異なる材料要件を有し、同時にプロセスのスループットを最適化する、部品のモノリシック集積が可能になる。プロセスのスループットは、ｐ−Ｓｉ材料特性に反比例する。すなわち、低いスループットは、高い特性に対応する。しかし、ポリ−Ｓｉ材料特性および基板上に占める領域も、同様に反比例の関係である（小さい領域に対して高い特性）。従って、本発明によって説明された様態で、ＬＩＬａＣ技術を利用することによって、スループットを向上させ、進んだ部品の集積を可能にする機会が存在する。
【００４１】
従って、可変特性基板材料を製造する方法が提供される。この方法は、第１のマスクパターンを有する第１のマスクを選択する工程と、第１のマスクを通してレーザービームを照射して、半導体基板の第１の領域をアニーリングする工程と、半導体層の該第１の領域において、第１の結晶状態に成長させる工程と、第２のマスクパターンを有する第２のマスクを選択する工程と、該第２のマスクを通してレーザービームを照射して、第２の領域の半導体層をアニーリングする工程と、該半導体層の該第２の領域において、該第１の結晶状態とは異なる第２の結晶状態に成長させる工程とを包含する。
【００４２】
より具体的には、基板の材料がシリコンである場合、第１および第２の結晶状態は、それぞれの結晶化された領域内の隣接する結晶ドメインの間の格子不整合の定量的測定基準を有する結晶材料の作製に関わる。例えば、隣接する結晶ドメインの間の格子不整合は、一領域当たりの高傾角粒界の数として測定され得る。高傾角粒界は、結晶格子不整合が１５度から９０度の範囲内である、隣接する結晶ドメインを隔てる境界である。例を続けると、第１の領域において、一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得、第２の領域において、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程は、第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得る。
【００４３】
隣接する高傾角境界の間の距離の測定基準は、特性の測定基準としても有用であり得る。例えば、上記の第２の（より長い）距離は、第２の領域において、隣接する高傾角境界の間に、第１の領域においては形成されることができないトランジスタチャネル範囲の完全な形成を可能にし得る。
【００４４】
いくつかの局面において、この方法は、複数のマスクを選択する工程と、各マスクを通して、レーザービームを照射して、半導体基板の対応する領域をアニーリングする工程と、半導体層の各領域において、特定の結晶状態に成長させる工程とをさらに包含する。
【００４５】
上記の方法のさらなる細部および可変特性基板について、以下に説明する。
【００４６】
【発明の実施の形態】
図４は、本発明による結晶特性を有する半導体基板の平面図である。基板１００は、隣接する結晶ドメイン間に第１の格子不整合を有する結晶化材料を含む半導体層を有する、第１の領域（膜領域）１０２と、隣接する結晶ドメイン間に、第１の格子不整合よりも小さい第２の格子不整合を有する結晶化材料を含む半導体層を有する第２の領域１０４とを含む。特に対象となるのは、ＬＣＤのパネルを製造する、基板のＴＦＴの形成において用いられるシリコン基板である。結晶材料を含む半導体層を有する複数の領域が示されており、各領域は、隣接する結晶ドメイン間に、ある程度の度合いの格子不整合を有する。
【００４７】
より具体的には、第１の領域（範囲１）１０２、第２の領域（範囲２）１０４、第３の領域（範囲３）１０６、および第４の領域（範囲４）１０８が示されている。第１の領域１０２は、第１のマスク、または第１のマスクパターンと関連付けられる。同様に、第２の領域１０４は、第２のマスクを用いて形成され、第３の領域１０６は、第３のマスクを用いて形成され、第４の領域１０８は、第４のマスクを用いて形成される。四つの異なる領域が示されているが、本発明の基板１００は、任意の特定の数の領域に限定されることはなく、任意の特定の数のマスクの使用に限定されることもない。領域が、基板の四つの象限において繰り返されることに注意されたい。あるいは、隣接しない第１の領域１０２が基板上に形成される。同様に、隣接しない第２、第３、第４の領域１０４／１０６／１０８が形成される。上記と同様、本発明の基板１００は、任意の特定の異なる領域のパターン、隣接しない領域のパターン、または隣接しない領域の数に限定されることはない。
【００４８】
特性の測定基準として、第１の領域１０２は、一領域当たりの第１の数の高傾角粒界を含む。この測定基準には、領域内の結晶粒子の数、粒子間の高傾角境界の数、および領域のサイズにおける考慮が含まれる。第２の領域１０４は、一領域当たりの第１の数より小さい、一領域当たりの第２の数の高傾角粒界を含む。従って、第２の領域１０４における多結晶材料は、第１の領域１０２における多結晶材料よりも高い特性である。第２の領域１０４に形成されたトランジスタは、より高い電子移動度を有するはずである。あるいは、第１の領域１０２は、結晶格子の不整合角度が１５度から９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を含み、第２の領域１０４は、結晶格子不整合が１５度から９０度の範囲内である、一領域当たりの第１の数より少ない一領域当たりの第２の数の高傾角粒界を含む。
【００４９】
図５に、図４の基板の第１の領域１０２および第１の領域１０２を形成するために用いられ得るマスク５００を示す。第１の領域は、第１の距離５０２分隔てられている、隣接する高傾角粒界を含む。高傾角境界の間は、１５度よりも小さい結晶格子不整合角を有する低角領域であり、上記の図１の説明において説明された。
【００５０】
図６に、図４の基板の第２の領域１０４および第２の領域１０４を形成するために用いられ得るマスク６００を示す。第２の領域１０４は、第１の距離（図５参照）よりも長い第２の距離６０２分隔てられている、隣接する高傾角粒界を含む。
【００５１】
図７は、図４の基板の第１および第２の領域１０２／１０４に形成されたトランジスタの比較を示す図である。図に示すように、チャネル領域７０２を含む少なくとも一つのトランジスタ７００が、第２の領域１０４に形成され、チャネル領域７０６を含む少なくとも一つのトランジスタ７０４が、第１の領域１０２に形成される。第２の領域トランジスタのチャネル領域７０２の長さ７０８は、第２の距離以下の長さであり、隣接する高傾角粒界（ＧＢ）の間に完全に形成されている。第１の領域トランジスタのチャネル領域７０６の長さ７１０は、第１の距離より長く、少なくとも一つの高傾角粒界を含む。図に示すように、チャネル領域は、三つの高傾角粒界にまたがる。
【００５２】
図７のトランジスタが、本発明の一例としてのみ提供されていることが理解されるべきである。基板のいくつかの局面において、チャネル範囲は、第１の領域および第２の領域の両方において、高傾角粒界にかかり得るが、第２の領域チャネル７０２によってかかる高傾角粒界の数は、第１の領域チャネル７０６によってかかる数より少ない。他の局面において、両方の領域は、チャネル範囲が隣接する高傾角境界の間に形成されることを可能にするが、第２の領域は、特性がより高いチャネル範囲の一領域当たりの数がより多くなることを可能にする。さらに、高角隣接境界の間の距離は、特性の測定基準のうちの一つに過ぎないことが理解されるべきである。基板範囲における結晶特性を定性的に表す、同様に有効な他の手段が存在するが、簡略化するため、本明細書では触れていない。
【００５３】
（機能的な記述）
本発明による可変ポリ−Ｓｉ材料（結晶）特性を形成するプロセスは、異なるビーム形成マスク設計および／またはマスクに対して移動する基板の異なるスキャン方式の利用に依存する。異なるマスク設計および対応する微細構造の二つの例を、図５および６に示す。これらの二つの設計の主な違いは、二つの連続する（隣接する）高傾角粒界の間に含まれる範囲である、横方向成長範囲の長さである。この範囲が充分に大きくされる場合、ＴＦＴのチャネル全体は、この範囲内に適合し得、これは、ＴＦＴチャネルに高傾角粒界が存在しないことを意味する。しかし、充分に広いこのような高い特性の材料の領域を形成するため、基板に対する基板の速度は、低減する必要があり、結果として、プロセスのスループットが低減することにつながる。反対に、より低い特性のトランジスタが、ＴＦＴのチャネル領域内に存在することが許容される高傾角境界とともに用いられ得る場合には、より高速なプロセスが実現され得、大幅に高いスループットが得られる。より低い特性の材料の場合においても、高傾角粒界を特定の位置に精密に配置するＬＩＬａＣプロセスの能力が、より均一な材料およびより均一なデバイス性能を生産することも言及されるべきである。
【００５４】
図５において、マスク設計（「階段型」設計における二つの段）によって、高傾角境界によって隔てられている、比較的狭い横方向成長範囲を有する材料が得られる。これらの境界の位置は、マスク上の隣接するオフセットスリットの中心線によって規定されている。図６の第２のマスク設計において、横方向成長は、複数段の「階段型スリット」設計を用いることによって、大幅に延長されている。この場合、横方向成長範囲は、各階段型スリットの最も右の端の「段」のほぼ中央の位置から延びる高傾角境界の間で、境界が定められている。
【００５５】
ｎが、複数段の階段設計の段の数を表す場合、２段オフセット設計と複数段階段型設計との間の基板ステージスピードの低減は、２／ｎ倍である。スループットの低減も、この比と相似する。
【００５６】
ＴＦＴ性能の向上は、図７に示すように、ＴＦＴチャネルをポリＳｉ微細構造に重ね合わせることによって理解され得る。左の図に示すように、二つのオフセットスリットマスク設計によって生成される、ｐ−Ｓｉ材料で製造されるＴＦＴのチャネルには高傾角境界がいくらか含まれる。対照的に、複数段階段型マスク設計で製造されたＴＦＴのチャネルには、高傾角粒界（ＧＢ）が含まれていない。他の変形例は、これらの二つの場合の間の材料の特性が得られるが、適切なマスク設計によって容易に実現され得る。他のマスク設計も、これらの実施例よりも、さらに良好な性能の材料を生産するように実現され得る。例えば、高角または低角粒界のない単結晶Ｓｉ材料である。
【００５７】
次に、パネル上の所定の座標の範囲に予め選択された特性の材料を形成する方法が説明される。この方法は、複数の異なるマスクを用いるが、各マスクは、ある特定のポリＳｉ材料特性を生成するパターン方式を有する。より正確な登録システムが、適切な位置に基板を移動させるために用いられ、所望の領域の結晶化が、適切なマスクを用いて行われる。基板は、他の位置に移動し、新たなマスクが必要とされる場合、予めセットされた一組のマスクから新たなマスクが同時に選択され、その位置に動かされる。プロセスの間、基板は、ｘ軸およびｙ軸に動くだけではなく、ユーザの要件に依存して、回転もし得る。プロセスは、適切な領域全てが結晶化されるまで繰り返される。その後、基板が取り外され、新たな基板がセットされる。プロセスは、以下のようにまとめられる。
【００５８】
一群のマスクをセットする
基板をセットする／アラインメントする／ホームに戻す
基板を第１の位置に移動させる／第１のマスクをセットする
特定された第１の範囲をアニーリングする
基板を第２の位置に移動させる／必要な場合第１のマスクを取り外し、第２のマスクをセットする
特定された第２の範囲をアニーリングする
基板を移動させ／マスクを取り外し、セットする工程を、基板の完全な結晶化を完了するために必要な回数繰り返す
基板を取り外す／新たな基板をセットする
図４に、このプロセスの最終結果の一例を示す。この例において、「１」とマーキングされた全ての範囲は、まず、マスク１でアニーリングされ、その後、「２」とマーキングされた範囲が、マスク２によってアニーリングされ、「３」とマーキングされた範囲が、マスク３によってアニーリングされ、最終的に、「４」とマーキングされた範囲が、マスク４によってアニーリングされる。範囲１は、最も低い特性のポリＳｉ材料を必要とする、ＬＣＤディスプレイピクセルアレイであり得る。範囲２は、より高い特性の材料を必要とする、ディスプレイのＬＣＤゲート若しくはソースドライバであり得る。範囲３は、カラムドライバと同じ特性の材料から製造されるか、または、より高い特性の材料から製造され得る、ディスプレイのＬＣＤゲート若しくはソースドライバであり得る。範囲４は、全ての範囲で最も高い特性の材料を必要とする、例えば、オンボードメモリまたは他の特別な機構などのより高い機能が組み込まれたＬＣＤディスプレイ上の領域を表し得る。
【００５９】
本発明による特性のセグメント化方法を用いることによって、このような複雑な構造を有する基板を準備するための時間は、範囲４のより厳しい特性要件を用いて全ての領域を結晶化する場合に必要な時間よりも短くなる。
【００６０】
図８は、本発明による可変特性基板材料を製造する方法を示すフローチャートである。この方法は、明瞭化のため、一連の数字が付けられた工程として表されているが、明記されていない限り、数字から順序が推測されるべきではない。これらの工程のうちのいくつかは、飛ばされてもよいし、並行して行われてもよいし、一連の順序を厳密に維持して行われる必要もないことが理解される必要がある。この方法は、工程８００で開始される。工程８０２は、第１のマスクパターンを有するマスクを選択する工程である。工程８０４は、第１のマスクを通して、レーザービームを照射して、半導体基板の第１の領域をアニーリングする工程である。工程８０６は、第１の領域の半導体層において第１の結晶状態に成長させる工程である。工程８０８は、第２のマスクパターンを有する第２のマスクを選択する工程である。工程８１０は、第２のマスクを通して、レーザービームを照射して、第２の領域の半導体層をアニーリングする工程である。工程８１２は、第２の領域の半導体層において、第１の結晶状態とは異なる第２の結晶状態に成長させる工程である。
【００６１】
方法のいくつかの局面において、工程８０６で、第１の領域の半導体層において第１の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、第１の格子不整合を有する結晶化材料を作製する工程を含み、工程８１２で、第２の領域の半導体層において第２の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、第１の格子不整合より小さい第２の格子不整合を有する結晶化材料を作製する工程を含む。
【００６２】
他の局面において、工程８０６で、結晶境界領域の間に、第１の格子不整合を有する結晶化材料を作製する工程は、一領域当たりの第１の数の高傾角粒界を形成する工程を含む。一領域当たりの第１の数の高傾角粒界を形成する工程は、結晶化格子不整合角度が１５度から９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を形成する工程を含む。工程８１２で、結晶境界領域の間に、第１の格子不整合より小さい第２の格子不整合を有する結晶化材料を作製する工程は、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含む。一領域当たりの第２の数の高傾角粒界を形成する工程も、結晶格子不整合角度が１５度〜９０度の範囲内である、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程をも含む。
【００６３】
この方法のある局面において、工程８０６で、一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含む。工程８１２で、一領域当たりの第２の数の高傾角粒界を形成する工程は、第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を形成する工程を含む。
【００６４】
この方法は、いくつかの局面において、さらなる工程を含む。工程８１４は、第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程である。工程８１６は、第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程である。いくつかの局面において、第２の領域にトランジスタを形成する工程は、隣接する高傾角粒界の間に、第２の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含む。第１の領域にトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含む、第１の距離より長いトランジスタチャネル範囲を形成する工程を含む。
【００６５】
この方法の他の局面において、工程８０２および８０８は、複数のマスクを選択する工程を含む。工程８０４および８１０は、各マスクを通してレーザービームを照射して、半導体基板の対応する領域をアニーリングする工程を含み、工程８０６および８１２は、半導体層の各領域において、特定の結晶状態に成長させる工程を含む。
【００６６】
この方法の他の局面において、工程８０４で、第１のマスクを通して、レーザービームを照射して、半導体基板の第１の領域をアニーリングする工程は、第１のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む。ある局面において、第１のマスクを用いて、半導体層の複数の隣接しない範囲をアニーリングする工程は、各第１の領域範囲を、照射されたレーザービームに連続的にさらし、第１の領域の隣接しない範囲の各々を連続的にアニーリングする工程を含む。同様に、第２のマスクを通して、レーザービームを照射して、半導体基板の第２の領域をアニーリングする工程８１０は、第２のマスクを用いて、類似する様態で、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む。このプロセスは、マスクを変更することなく、基板を移動させて、隣接しない範囲をさらすことを可能にする。
【００６７】
あるいは、工程８０１ａ（図示せず）は、半導体層にわたって、隣接する範囲の順序を確立する。工程８０１ｂ（図示せず）は、確立された順序で、レーザービームと半導体層とをアラインメントさせる。その後、工程８０４で、第１のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、レーザービームが第１の領域範囲とアラインメントされる場合に、第１のマスクを通してレーザービームを照射する工程を含む。工程８１０で、第２のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、レーザービームが第２の領域範囲とアラインメントされる場合に、第２のマスクを通して、レーザービームを照射する工程を含む。このプロセスは、基板が、直線に沿って、一貫して移動することを可能にする。異なる特性の領域は、マスクを交換することによって、基板ラインにおいて形成される。
【００６８】
基板上に可変特性領域を形成する、基板および基板製造プロセスが提供されてきた。上記の例の他に、本発明は、各々、異なる材料特性レベルを有する、同じ基板上に作られた異なるタイプのＬＣＤディスプレイに用いられ得る。他の変形例では、異なるサイズのＬＣＤディスプレイが、ディスプレイデバイスの各サイズにつき、特性レベルにばらつきがある状態、または、ない状態で、所与のパネルの上に作られ得る。当業者であれば、他の変形例および本発明の他の実施形態に想到する。
【００６９】
半導体結晶層の製造方法および半導体結晶層を有する半導体基板、半導体結晶層を用いた液晶ディスプレイパネルが提供される。この方法は、第１のマスクパターンを有する第１のマスクを選択する工程と、レーザービームを第１のマスクを通して照射し、半導体基板の第１の領域をアニーリングする工程と、第１の領域の半導体層において、第１の結晶状態に成長させる工程と、第２のマスクパターンを有する第２のマスクを選択する工程と、レーザービームを第２のマスクを通して照射し、第２の領域の半導体層をアニーリングする工程と、第２の領域の半導体層において、第１の結晶状態とは異なる第２の結晶状態に成長させる工程とを包含する。より具体的には、基板の材料がシリコンである場合、第１および第２の結晶状態は、隣接する結晶ドメインの間の格子不整合部の定量的測定基準を有する結晶材料の作製に関わる。例えば、隣接する結晶ドメインの間の格子不整合部は、一領域当たりの高傾角粒界の数として測定され得る。高傾角粒界は、結晶格子不整合が１５度から９０度の範囲内である、隣接する結晶ドメインを隔てる境界として規定される。例を続けると、第１の領域において、一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得、第２の領域において、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程は、第１の距離より長い第２の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得る。隣接する高傾角境界の間の距離の測定基準は、特性の測定基準としても有用であり得る。例えば、上記の第２の（より長い）距離は、第２の領域において、隣接する高傾角境界の間に、第１の領域においては形成されることができないトランジスタチャネル範囲の完全な形成を可能にし得る。
【００７０】
【発明の効果】
以上により、ＴＦＴなどの素子形成において用いられるシリコン基板に適した結晶材料を含む半導体結晶層の製造方法、それを有する半導体基板、さらにこの半導体基板を用いたＬＣＤパネルを提供することができる。なお、この半導体結晶層は、複数の領域を有しており、各領域は、隣接する結晶ドメイン間に、異なる格子不整合部を有している。
【図面の簡単な説明】
【図１】図１は、ＬＣ−ＥＬＡアニーリングプロセス（従来技術）における工程を示す図である。
【図２】図２は、従来の光学系マスク（従来技術）の平面図である。
【図３】図３は、上記の光照射および照射繰り返しプロセス（従来技術）を用いるシステムの図である。
【図４】図４は、本発明による結晶特性を有する半導体基板の平面図である。
【図５】図５は、図４の基板の第１の領域および第１の領域を形成するために用いられ得るマスクを示す図である。
【図６】図６は、図４の基板の第２の領域および第２の領域を形成するために用いられ得るマスクを示す図である。
【図７】図７は、図４の基板の第１および第２の領域に形成されたトランジスタの比較を示す図である。
【図８】図８は、本発明による可変特性基板材料を製造する方法を示すフローチャートである。
【符号の説明】
１００ 基板
１０２ 第１の領域
１０４ 第２の領域
１０６ 第３の領域
１０８ 第４の領域
５００ マスク
５０２ 第１の距離
６００ マスク
６０２ 第２の距離
７００ トランジスタ
７０２ 第２の領域トランジスタのチャネル領域
７０４ トランジスタ
７０６ 第１の領域トランジスタのチャネル領域
７０８ 第２の領域トランジスタのチャネル領域の長さ
７１０ 第１の領域トランジスタのチャネル領域の長さ
Claims (13)
- 複数の結晶特性を有する半導体結晶層の製造方法であって、
第１のパターンを有する第１のマスクを通してレーザービームを半導体基板の第１の領域に照射することにより該第１の領域をアニーリングする工程と、
該第１の領域のアニーリング工程により、該第１の領域の半導体層において、第１の結晶状態に成長させる工程と、
第２のパターンを有する第２のマスクを通して該レーザービームを該半導体基板の第２の領域に照射することにより該第２の領域をアニーリングする工程と、
該第２の領域のアニーリング工程により、該第２の領域の半導体層において、該第１の結晶状態とは異なる第２の結晶状態に成長させる工程と
を包含し、
該第１のマスクおよび該第２のマスクとして、階段型スリットパターンの段数の違いによって、隣接する高傾角粒界の間に含まれる横方向結晶成長範囲を規定する半導体結晶層の製造方法。 - 前記第１の領域をアニーリングする工程の前に、前記第１のマスクパターンを有する第１のマスクを選択する工程をさらに有し、前記第２の領域をアニーリングする工程の前に、前記第２のマスクパターンを有する第２のマスクを選択する工程をさらに有する、請求項１に記載の半導体結晶層の製造方法。
- 前記第１の領域の半導体層において、前記第１の結晶状態に成長させる工程は、隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を作製する工程を含み、
第２の領域の前記半導体層において、前記第２の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を作製する工程を含む、請求項１または２に記載の半導体結晶層の製造方法。 - 前記隣接する結晶ドメインの間に第１の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第１の数の高傾角粒界を形成する工程を含み、
前記隣接する結晶ドメインの間に該第１の格子不整合部より小さい第２の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含む、請求項３に記載の半導体結晶層の製造方法。 - 前記一領域当たりの第１の数の高傾角粒界を形成する工程は、結晶格子不整合角度が１５度〜９０度の範囲内である、一領域当たりの第１の数の高傾角粒界を形成する工程を含み、
前記一領域当たりの第２の数の高傾角粒界を形成する工程は、結晶格子不整合角度が１５度〜９０度の範囲内である、該一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程を含む、請求項４に記載の半導体結晶層の製造方法。 - 前記一領域当たりの第１の数の高傾角粒界を形成する工程は、第１の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み、
前記一領域当たりの第１の数より少ない、一領域当たりの第２の数の高傾角粒界を形成する工程は、該第１の距離より長い第２の距離分隔てられている隣接する高傾角粒界を形成する工程を含む、請求項４に記載の半導体結晶層の製造方法。 - 前記第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程と、
前記第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程と
をさらに包含する、請求項６に記載の半導体結晶層の製造方法。 - 前記第２の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、隣接する高傾角粒界の間に、前記第２の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含む、請求項７に記載の半導体結晶層の製造方法。
- 前記第１の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含み、前記第１の距離より長い長さのトランジスタチャネル範囲を形成する工程を含む、請求項８に記載の半導体結晶層の製造方法。
- 複数のマスクを選択する工程と、
前記レーザービームを各マスクに通して照射し、前記半導体基板の対応する領域をアニーリングする工程と、
前記半導体層の各領域において、特定の結晶状態に成長させる工程と をさらに包含する、請求項１に記載の半導体結晶層の製造方法。 - 前記レーザービームを前記第１のマスクに通して照射し、前記半導体基板の第１の領域をアニーリングする工程は、該第１のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含み、
該レーザービームを前記第２のマスクに通して照射し、該半導体基板の第２の領域をアニーリングする工程は、該第２のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む、請求項１に記載の半導体結晶層の製造方法。 - 前記第１のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、
半導体基板を移動させて、複数の隣接しない第１の領域を連続的にレーザービームに曝してアニーリングする工程を含む、請求項１１に記載の半導体結晶層の製造方法。 - 前記半導体層にわたって、隣接する範囲の順序を決める工程と、
前記レーザービームと、該決められた順序で該半導体層とをアラインメントさせる工程とをさらに包含し、
前記第１のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第１の領域範囲とアラインメントされる場合、該第１のマスクを通して該レーザービームを照射する工程を含み、 前記第２のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第２の領域範囲とアラインメントされる場合、該第２のマスクを通して該レーザービームを照射する工程を含む、請求項１１に記載の半導体結晶層の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/096,293 US6660576B2 (en) | 2002-03-11 | 2002-03-11 | Substrate and method for producing variable quality substrate material |
| US10/096,293 | 2002-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282441A JP2003282441A (ja) | 2003-10-03 |
| JP4798937B2 true JP4798937B2 (ja) | 2011-10-19 |
Family
ID=29248149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003056372A Expired - Fee Related JP4798937B2 (ja) | 2002-03-11 | 2003-03-03 | 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6660576B2 (ja) |
| JP (1) | JP4798937B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI279052B (en) | 2001-08-31 | 2007-04-11 | Semiconductor Energy Lab | Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| KR100484399B1 (ko) * | 2002-05-23 | 2005-04-20 | 엘지.필립스 엘시디 주식회사 | 실리콘의 결정화용 마스크 및 결정화 방법 |
| TWI353467B (en) * | 2003-01-08 | 2011-12-01 | Samsung Electronics Co Ltd | Polysilicon thin film transistor array panel and m |
| US7387922B2 (en) * | 2003-01-21 | 2008-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system |
| KR100956339B1 (ko) * | 2003-02-25 | 2010-05-06 | 삼성전자주식회사 | 규소 결정화 시스템 및 규소 결정화 방법 |
| KR100543007B1 (ko) * | 2003-10-14 | 2006-01-20 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 |
| KR100707026B1 (ko) * | 2003-11-26 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 비정질실리콘막의 결정화 방법 |
| KR100662782B1 (ko) | 2004-04-14 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 레이저 마스크 및 이를 이용한 결정화방법 |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| JP4661989B1 (ja) * | 2010-08-04 | 2011-03-30 | ウシオ電機株式会社 | レーザリフトオフ装置 |
| WO2012046478A1 (ja) * | 2010-10-06 | 2012-04-12 | ウシオ電機株式会社 | レーザリフトオフ方法及びレーザリフトオフ装置 |
| CN103887157B (zh) * | 2014-03-12 | 2021-08-27 | 京东方科技集团股份有限公司 | 光学掩膜板和激光剥离装置 |
| WO2019171502A1 (ja) * | 2018-03-07 | 2019-09-12 | 堺ディスプレイプロダクト株式会社 | レーザアニール装置、レーザアニール方法およびアクティブマトリクス基板の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5158907A (en) * | 1990-08-02 | 1992-10-27 | At&T Bell Laboratories | Method for making semiconductor devices with low dislocation defects |
| CA2256699C (en) * | 1996-05-28 | 2003-02-25 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| US6326286B1 (en) * | 1998-06-09 | 2001-12-04 | Lg. Philips Lcd Co., Ltd. | Method for crystallizing amorphous silicon layer |
| JP2000208771A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| JP2000275668A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | レーザアニーリング装置、液晶表示装置及びその製造方法 |
| JP4403599B2 (ja) * | 1999-04-19 | 2010-01-27 | ソニー株式会社 | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 |
| JP2001023899A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 |
| JP2001144295A (ja) * | 1999-11-12 | 2001-05-25 | Toshiba Corp | 通信装置 |
| KR100504569B1 (ko) * | 1999-12-31 | 2005-08-01 | 엘지.필립스 엘시디 주식회사 | 격벽 상에 전극을 가지는 액정표시소자 및 그 제조방법 |
| JP2002057105A (ja) * | 2000-08-14 | 2002-02-22 | Nec Corp | 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置 |
| US6495405B2 (en) * | 2001-01-29 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films |
| US6573163B2 (en) * | 2001-01-29 | 2003-06-03 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films |
| JP3945805B2 (ja) * | 2001-02-08 | 2007-07-18 | 株式会社東芝 | レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法 |
| TW521310B (en) * | 2001-02-08 | 2003-02-21 | Toshiba Corp | Laser processing method and apparatus |
-
2002
- 2002-03-11 US US10/096,293 patent/US6660576B2/en not_active Expired - Lifetime
-
2003
- 2003-03-03 JP JP2003056372A patent/JP4798937B2/ja not_active Expired - Fee Related
- 2003-11-10 US US10/705,279 patent/US6903370B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282441A (ja) | 2003-10-03 |
| US6660576B2 (en) | 2003-12-09 |
| US6903370B2 (en) | 2005-06-07 |
| US20030170963A1 (en) | 2003-09-11 |
| US20040101998A1 (en) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
| US6573163B2 (en) | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films | |
| US7354810B2 (en) | Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor | |
| US6326286B1 (en) | Method for crystallizing amorphous silicon layer | |
| JP4798937B2 (ja) | 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル | |
| KR100611659B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| US20040224487A1 (en) | Amorphous silicon crystallization method | |
| KR100611764B1 (ko) | 박막트랜지스터의 제조 방법 | |
| US6727125B2 (en) | Multi-pattern shadow mask system and method for laser annealing | |
| US7256109B2 (en) | Isotropic polycrystalline silicon | |
| US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
| US7235811B2 (en) | Thin film structure from LILAC annealing | |
| US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
| JP2007281465A (ja) | 多結晶膜の形成方法 | |
| US7879700B2 (en) | Crystallization apparatus and method of amorphous silicon | |
| US20040258930A1 (en) | Grain-free polycrystalline silicon and a method for producing same | |
| JP3587083B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4798937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| LAPS | Cancellation because of no payment of annual fees |