JP4798937B2 - 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル - Google Patents
半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル Download PDFInfo
- Publication number
- JP4798937B2 JP4798937B2 JP2003056372A JP2003056372A JP4798937B2 JP 4798937 B2 JP4798937 B2 JP 4798937B2 JP 2003056372 A JP2003056372 A JP 2003056372A JP 2003056372 A JP2003056372 A JP 2003056372A JP 4798937 B2 JP4798937 B2 JP 4798937B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mask
- semiconductor
- forming
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 239000013078 crystal Substances 0.000 title claims description 121
- 239000000758 substrate Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000004973 liquid crystal related substance Substances 0.000 title description 8
- 238000000034 method Methods 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 63
- 230000008569 process Effects 0.000 claims description 34
- 238000000137 annealing Methods 0.000 claims description 31
- 230000001678 irradiating effect Effects 0.000 claims description 29
- 238000005224 laser annealing Methods 0.000 claims description 17
- 238000002425 crystallisation Methods 0.000 claims description 14
- 230000008025 crystallization Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 241001104043 Syringa Species 0.000 description 4
- 235000004338 Syringa vulgaris Nutrition 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、概して、半導体結晶層の製造方法、より具体的には、レーザーアニーリングプロセスを用いて、対応する複数のマスクによって、異なる結晶特性の複数の領域を有する半導体結晶層の製造方法およびその半導体結晶層を持つ半導体基板、さらにはその半導体結晶層を用いた液晶ディスプレイ(LCD)パネルに関する。
【0002】
【従来の技術】
多結晶シリコン(ポリSi)材料が、アクティブマトリクス(AM)基板のポリSi薄膜トランジスタ(TFT)のアクティブ層として用いられる。このような基板は、AM液晶ディスプレイを製造するために用いられてもよいし、例えば、有機発光ダイオード(OLED)などの他のディスプレイ技術と組み合わせられてもよい。
【0003】
ポリSi材料は、典型的には、初期に堆積されたアモルファスSi(a−Si)層の結晶化によって形成される。このプロセスは、固相結晶化(SPC)、すなわち、a−Si層を、炉の中で、適切な温度で、充分長い時間アニーリングすることによって達成され得る。あるいは、レーザーアニーリングが、相転移を達成するために用いられてもよい。
【0004】
従来、全ての結晶化技術が、基板領域を通じて均一な特性のポリSi層を生産するように、所定の基板に適用される。すなわち、基板領域上には、空間的な特性の違いがない。この最終結果が得られる理由のうち最も重要な理由は、現行の方法では、このような特性の差異化を達成することが不可能なことである。例えば、a−Si層が、炉の中で、または、高速熱アニーリングによってアニーリングされる場合、全ての層が同じ温度に曝され、同じ特性のポリSi材料が得られる。従来のレーザーアニーリングの場合、多少の差異化があり得るが、スループットの損失の点から、余り高くない性能利得の場合でも、価格が非常に高い。従って、従来のレーザーアニーリングについても、このような特性の差異化は、実際には、容易でない。
【0005】
最近、技術が適用される方法における自由度および得られる層微細構造における自由度を非常に高くすることが可能な新たなレーザーアニーリング技術が開発されている。この技術は、非常に細いレーザービームを用いる、Si粒子の横方向成長に依存する。Si粒子の横方向成長は、レーザービームをビーム形成マスクを通して通過させ、マスクのイメージをアニーリングされている層に照射することによって生成される。この方法は、レーザー誘導横方向成長(LILaC)と呼ばれる。
【0006】
図1に、LC−ELAアニーリングプロセス(従来技術)における工程を示す。工程1に示すように、最初に、アモルファスシリコン層を、適切なマスクによって、狭い「ビームレット」のアレイに形成されたレーザービームで照射する。ビームレットの形は、変動し得る。工程1〜4で、各ビームレットは、幅が狭い、約3〜5ミクロン(μm)の直線のスリットとして形成される。図において、このスリットは、2本の太線で表される。スリットの幅は、この2本の線の間の距離である。この幅は、変動し得るが、最終的には、達成可能な横方向成長の長さ(LGL)、すなわち、照射された領域の端から、結晶が横方向に(内側に)成長し得る距離として定義される長さに依存する。典型的には、ビームレットの幅は、対応するLGLの二分の一の長さよりわずかに短くなるように設計される。
【0007】
図1の一連の工程は、LC−ELAプロセスによる、長いポリシリコン粒子の成長を表す。照射繰り返しアプローチが用いられる。レーザービームレット幅(2本の平行な太い黒線によって示される)は、層を照射し、横方向成長の長さ(L)の半分より短い距離(d)(すなわち、d<L/2)移動する。この照射繰り返しプロセスを用いることによって、結晶粒子を、初期照射の点から、照射工程が停止する点まで、連続的に成長させることが可能である。Lは、層の厚さと基板の温度との組合せに依存する。例えば、典型的なLの値は、50ナノメートル(nm)の厚さの層で、室温の場合、約1.2ミクロン(μm)である。各工程で、粒子は、以前の工程で形成された多結晶シリコン(ポリSi)材料の結晶種から横方向に成長することが可能である。
【0008】
図2は、従来の光学系マスク(従来技術)の平面図である。上記のプロセスは、ゾーンメルティング結晶化(ZMR)法または他の類似のプロセスにおける、結晶の横方向の「引っ張り」と等しい。結果として、結晶は、「引っ張り」方向、すなわち、ビームレットが進む方向(図1に矢印で示す)に沿って、非常に高い特性を達成する傾向がある。このプロセスは、(マスク上の各スリットから)並行して行われ、基板上へのマスクの照射によって覆われる領域の高速の結晶化を可能にする。この領域が結晶化された後、基板は、新たな(アニーリングされていない)位置に移動して、プロセスが繰り返される。
【0009】
図3は、上記の光照射および照射繰り返しプロセス(従来技術)を用いるシステムの図である。レーザー照射の照射繰り返しの局面に起因して、基板を均一に処理する炉によるプロセスとは反対に、LILaCプロセスは、形成されるポリSi材料の特性の意図的な空間的ばらつきの可能性を有する。このような意図的なばらつきは、複数の部品が、LCDディスプレイに集積されており、各部品が、異なる規格および材料性能要件を有する用途において有用である。
【0010】
基板の異なる領域が、基板領域の機能に適合するように異なる特性規格に対して形成されることは、有用である。
【0011】
基板全体が、基板のある特定領域のより厳しい特性要件を満たすためにアニーリングされる必要がないことは、有用である。
【0012】
照射繰り返しレーザーアニーリングプロセスが、基板の異なる領域を、必要に応じて、異なるレベルの特性にアニーリングするために用いられ得ることは、有用である。
【0013】
【発明が解決しようとする課題】
本発明の目的は、TFTなどの素子形成において用いられるシリコン基板に適した複数の結晶材料を含む半導体結晶層の製造方法、それを有する半導体基板、さらにこの半導体基板を用いたLCDパネルを提供することである。なお、この半導体結晶層は、複数の領域を有しており、各領域は、隣接する結晶ドメイン間に、異なる格子不整合部を有する。
【0014】
【課題を解決するための手段】
本発明による半導体結晶層の製造方法は、複数の結晶特性を有する半導体結晶層の製造方法であって、第1のパターンを有する第1のマスクを通してレーザービームを半導体基板の第1の領域に照射することにより該第1の領域をアニーリングする工程と、該第1の領域のアニーリング工程により、該第1の領域の半導体層において、第1の結晶状態に成長させる工程と、第2のパターンを有する第2のマスクを通して該レーザービームを該半導体基板の第2の領域に照射することにより該第2の領域をアニーリングする工程と、該第2の領域のアニーリング工程により、該第2の領域の半導体層において、該第1の結晶状態とは異なる第2の結晶状態に成長させる工程とを包含し、該第1のマスクおよび該第2のマスクとして、階段型スリットパターンの段数の違いによって、隣接する高傾角粒界の間に含まれる横方向結晶成長範囲を規定するものであり、それにより上記目的が達成される。
【0015】
前記第1の領域をアニーリングする工程の前に、前記第1のマスクパターンを有する第1のマスクを選択する工程をさらに有し、前記第1の領域をアニーリングする工程の前に、前記第2のマスクパターンを有する第2のマスクを選択する工程をさらに有してもよい。
【0016】
前記第1の領域の半導体層において、前記第1の結晶状態に成長させる工程は、隣接する結晶ドメインの間に第1の格子不整合部を有する結晶化材料を作製する工程を含み、第2の領域の前記半導体層において、前記第2の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、該第1の格子不整合部より小さい第2の格子不整合部を有する結晶化材料を作製する工程を含んでもよい。
【0017】
前記隣接する結晶ドメインの間に第1の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第1の数の高傾角粒界を形成する工程を含み、前記隣接する結晶ドメインの間に該第1の格子不整合部より小さい第2の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程を含んでもよい。
【0018】
前記一領域当たりの第1の数の高傾角粒界を形成する工程は、結晶格子不整合角度が15度〜90度の範囲内である、一領域当たりの第1の数の高傾角粒界を形成する工程を含み、前記一領域当たりの第2の数の高傾角粒界を形成する工程は、結晶格子不整合角度が15度〜90度の範囲内である、該一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程を含んでもよい。
【0019】
前記一領域当たりの第1の数の高傾角粒界を形成する工程は、第1の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み、前記一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程は、該第1の距離より長い第2の距離分隔てられている隣接する高傾角粒界を形成する工程を含んでもよい。
【0020】
前記第2の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程と、前記第1の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程とをさらに包含してもよい。
【0021】
前記第2の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、隣接する高傾角粒界の間に、前記第2の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含んでもよい。
【0022】
前記第1の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含み、前記第1の距離より長い長さのトランジスタチャネル範囲を形成する工程を含んでもよい。
【0023】
複数のマスクを選択する工程と、前記レーザービームを各マスクに通して照射し、前記半導体基板の対応する領域をアニーリングする工程と、前記半導体層の各領域において、特定の結晶状態に成長させる工程とをさらに包含してもよい。
【0024】
前記レーザービームを前記第1のマスクに通して照射し、前記半導体基板の第1の領域をアニーリングする工程は、該第1のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含み、該レーザービームを前記第2のマスクに通して照射し、該半導体基板の第2の領域をアニーリングする工程は、該第2のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含んでもよい。
【0025】
前記第1のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、半導体基板を移動させて、複数の隣接しない第1の領域を連続的にレーザービームに曝してアニーリングする工程を含んでもよい。
【0026】
前記半導体層にわたって、隣接する範囲の順序を決める工程と、前記レーザービームと、該決められた順序で該半導体層とをアラインメントさせる工程とをさらに包含し、前記第1のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第1の領域範囲とアラインメントされる場合、該第1のマスクを通して該レーザービームを照射する工程を含み、前記第2のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第2の領域範囲とアラインメントされる場合、該第2のマスクを通して該レーザービームを照射する工程を含んでもよい。
【0027】
本発明による結晶特性を有する半導体基板は、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第1の領域と前記第2の領域が形成された半導体結晶層を構成する結晶化材料を用いた半導体基板であって、隣接する結晶ドメインの間に第1の格子不整合部を有する結晶化材料を含む半導体層を有する該第1の領域と、隣接する結晶ドメインの間に該第1の格子不整合部より小さい第2の格子不整合部を有する結晶化材料を含む半導体層を有する該第2の領域とを含み、それにより上記目的が達成される。
【0028】
結晶化材料を含む半導体層を有する複数の領域をさらに含み、各領域は、隣接する結晶ドメインの間にある程度の度合いの格子不整合部を有してもよい。
【0029】
前記第1の領域は、一領域当たりの第1の数の高傾角粒界を含み、前記第2の領域は、該一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を含んでもよい。
【0030】
前記第1の領域は、結晶格子不整合角度が15度〜90度の範囲内である、一領域当たりの第1の数の高傾角粒界を含み、前記第2の領域は、結晶格子不整合角度が15度〜90度の範囲内である、該一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を含んでもよい。
【0031】
前記第1の領域は、第1の距離分隔てられている、隣接する高傾角粒界を含み、前記第2の領域は、該第1の距離より長い第2の距離分隔てられている、隣接する高傾角粒界を含んでもよい。
【0032】
前記第2の領域に形成されたチャネル範囲を含む少なくとも一つのトランジスタと、前記第1の領域に形成されたチャネル範囲を含む少なくとも一つのトランジスタとをさらに含んでもよい。
【0033】
前記第2の領域トランジスタチャネル範囲の長さが、第2の距離以下であり、隣接する高傾角粒界の間に完全に形成されてもよい。
【0034】
前記第1の領域トランジスタチャネル範囲の長さが、第1の距離より長く、少なくとも一つの高傾角粒界を含んでもよい。
【0035】
前記半導体層はシリコンであってもよい。
【0036】
本発明による多結晶シリコン結晶特性を有する半導体基板は、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第1の領域と前記第2の領域が形成された半導体結晶層を構成する結晶化材料を用いた半導体基板であって、複数の結晶特性のトランジスタを含む多結晶シリコン結晶特性を有する半導体基板であり、少なくとも一つのトランジスタが、少なくとも一つの高傾角粒界を含む、高傾角粒界の間の距離よりも長い長さのチャネル範囲を有する、該第1の領域と、少なくとも一つのトランジスタが、隣接する高傾角粒界の間に完全に形成された、高傾角粒界の間の距離以下の長さのチャネル範囲を有する、該第2の領域とを含み、それにより上記目的が達成される。
【0037】
本発明による液晶ディスプレイパネルは、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる前記第1の領域と前記第2の領域が形成された半導体結晶層を有する基板を用いて製造された液晶ディスプレイ(LCD)パネルであって、隣接する結晶ドメインの間に第1の格子不整合部を有する結晶化材料を含む該第1の領域と、隣接する結晶ドメインの間に該第1の格子不整合部より小さい第2の格子不整合部を有する結晶化材料を含む該第2の領域とを含み、それにより上記目的が達成される。
【0038】
本発明による液晶ディスプレイパネルは、本発明の上記半導体結晶層の製造方法により製造され、結晶状態が異なる半導体結晶層を有する基板を用いて製造された液晶ディスプレイ(LCD)パネルであって、隣接する結晶ドメインの間に、第1の格子不整合部を有する結晶化材料を含むピクセルアレイ基板領域と、隣接する結晶ドメインの間に、該第1の格子不整合部より小さい第2の格子不整合部を有する結晶化材料を含むカラムドライバ基板領域と、隣接する結晶ドメインの間に、該第1の格子不整合部より小さい第3の格子不整合部を有する結晶化材料を含むロウドライバ基板領域と、隣接する結晶ドメインの間に、該第2および第3の格子不整合部より小さい第4の格子不整合部を有する結晶化材料を含むオンボードメモリ基板領域とを含み、それにより上記目的が達成される。
【0039】
本発明は、結晶化特性に意図的なばらつきを有する所与の基板上のポリSi材料を生産するプロセスについて記載する。さらに、プロセスは、所与の特性のp−Si材料を、処理された基板内の正確な位置に、精密、かつ再現可能に配置し得る。
【0040】
同じ基板上の可変ポリSi材料特性を用いることによって、異なる材料要件を有し、同時にプロセスのスループットを最適化する、部品のモノリシック集積が可能になる。プロセスのスループットは、p−Si材料特性に反比例する。すなわち、低いスループットは、高い特性に対応する。しかし、ポリ−Si材料特性および基板上に占める領域も、同様に反比例の関係である(小さい領域に対して高い特性)。従って、本発明によって説明された様態で、LILaC技術を利用することによって、スループットを向上させ、進んだ部品の集積を可能にする機会が存在する。
【0041】
従って、可変特性基板材料を製造する方法が提供される。この方法は、第1のマスクパターンを有する第1のマスクを選択する工程と、第1のマスクを通してレーザービームを照射して、半導体基板の第1の領域をアニーリングする工程と、半導体層の該第1の領域において、第1の結晶状態に成長させる工程と、第2のマスクパターンを有する第2のマスクを選択する工程と、該第2のマスクを通してレーザービームを照射して、第2の領域の半導体層をアニーリングする工程と、該半導体層の該第2の領域において、該第1の結晶状態とは異なる第2の結晶状態に成長させる工程とを包含する。
【0042】
より具体的には、基板の材料がシリコンである場合、第1および第2の結晶状態は、それぞれの結晶化された領域内の隣接する結晶ドメインの間の格子不整合の定量的測定基準を有する結晶材料の作製に関わる。例えば、隣接する結晶ドメインの間の格子不整合は、一領域当たりの高傾角粒界の数として測定され得る。高傾角粒界は、結晶格子不整合が15度から90度の範囲内である、隣接する結晶ドメインを隔てる境界である。例を続けると、第1の領域において、一領域当たりの第1の数の高傾角粒界を形成する工程は、第1の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得、第2の領域において、一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程は、第1の距離より長い第2の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得る。
【0043】
隣接する高傾角境界の間の距離の測定基準は、特性の測定基準としても有用であり得る。例えば、上記の第2の(より長い)距離は、第2の領域において、隣接する高傾角境界の間に、第1の領域においては形成されることができないトランジスタチャネル範囲の完全な形成を可能にし得る。
【0044】
いくつかの局面において、この方法は、複数のマスクを選択する工程と、各マスクを通して、レーザービームを照射して、半導体基板の対応する領域をアニーリングする工程と、半導体層の各領域において、特定の結晶状態に成長させる工程とをさらに包含する。
【0045】
上記の方法のさらなる細部および可変特性基板について、以下に説明する。
【0046】
【発明の実施の形態】
図4は、本発明による結晶特性を有する半導体基板の平面図である。基板100は、隣接する結晶ドメイン間に第1の格子不整合を有する結晶化材料を含む半導体層を有する、第1の領域(膜領域)102と、隣接する結晶ドメイン間に、第1の格子不整合よりも小さい第2の格子不整合を有する結晶化材料を含む半導体層を有する第2の領域104とを含む。特に対象となるのは、LCDのパネルを製造する、基板のTFTの形成において用いられるシリコン基板である。結晶材料を含む半導体層を有する複数の領域が示されており、各領域は、隣接する結晶ドメイン間に、ある程度の度合いの格子不整合を有する。
【0047】
より具体的には、第1の領域(範囲1)102、第2の領域(範囲2)104、第3の領域(範囲3)106、および第4の領域(範囲4)108が示されている。第1の領域102は、第1のマスク、または第1のマスクパターンと関連付けられる。同様に、第2の領域104は、第2のマスクを用いて形成され、第3の領域106は、第3のマスクを用いて形成され、第4の領域108は、第4のマスクを用いて形成される。四つの異なる領域が示されているが、本発明の基板100は、任意の特定の数の領域に限定されることはなく、任意の特定の数のマスクの使用に限定されることもない。領域が、基板の四つの象限において繰り返されることに注意されたい。あるいは、隣接しない第1の領域102が基板上に形成される。同様に、隣接しない第2、第3、第4の領域104/106/108が形成される。上記と同様、本発明の基板100は、任意の特定の異なる領域のパターン、隣接しない領域のパターン、または隣接しない領域の数に限定されることはない。
【0048】
特性の測定基準として、第1の領域102は、一領域当たりの第1の数の高傾角粒界を含む。この測定基準には、領域内の結晶粒子の数、粒子間の高傾角境界の数、および領域のサイズにおける考慮が含まれる。第2の領域104は、一領域当たりの第1の数より小さい、一領域当たりの第2の数の高傾角粒界を含む。従って、第2の領域104における多結晶材料は、第1の領域102における多結晶材料よりも高い特性である。第2の領域104に形成されたトランジスタは、より高い電子移動度を有するはずである。あるいは、第1の領域102は、結晶格子の不整合角度が15度から90度の範囲内である、一領域当たりの第1の数の高傾角粒界を含み、第2の領域104は、結晶格子不整合が15度から90度の範囲内である、一領域当たりの第1の数より少ない一領域当たりの第2の数の高傾角粒界を含む。
【0049】
図5に、図4の基板の第1の領域102および第1の領域102を形成するために用いられ得るマスク500を示す。第1の領域は、第1の距離502分隔てられている、隣接する高傾角粒界を含む。高傾角境界の間は、15度よりも小さい結晶格子不整合角を有する低角領域であり、上記の図1の説明において説明された。
【0050】
図6に、図4の基板の第2の領域104および第2の領域104を形成するために用いられ得るマスク600を示す。第2の領域104は、第1の距離(図5参照)よりも長い第2の距離602分隔てられている、隣接する高傾角粒界を含む。
【0051】
図7は、図4の基板の第1および第2の領域102/104に形成されたトランジスタの比較を示す図である。図に示すように、チャネル領域702を含む少なくとも一つのトランジスタ700が、第2の領域104に形成され、チャネル領域706を含む少なくとも一つのトランジスタ704が、第1の領域102に形成される。第2の領域トランジスタのチャネル領域702の長さ708は、第2の距離以下の長さであり、隣接する高傾角粒界(GB)の間に完全に形成されている。第1の領域トランジスタのチャネル領域706の長さ710は、第1の距離より長く、少なくとも一つの高傾角粒界を含む。図に示すように、チャネル領域は、三つの高傾角粒界にまたがる。
【0052】
図7のトランジスタが、本発明の一例としてのみ提供されていることが理解されるべきである。基板のいくつかの局面において、チャネル範囲は、第1の領域および第2の領域の両方において、高傾角粒界にかかり得るが、第2の領域チャネル702によってかかる高傾角粒界の数は、第1の領域チャネル706によってかかる数より少ない。他の局面において、両方の領域は、チャネル範囲が隣接する高傾角境界の間に形成されることを可能にするが、第2の領域は、特性がより高いチャネル範囲の一領域当たりの数がより多くなることを可能にする。さらに、高角隣接境界の間の距離は、特性の測定基準のうちの一つに過ぎないことが理解されるべきである。基板範囲における結晶特性を定性的に表す、同様に有効な他の手段が存在するが、簡略化するため、本明細書では触れていない。
【0053】
(機能的な記述)
本発明による可変ポリ−Si材料(結晶)特性を形成するプロセスは、異なるビーム形成マスク設計および/またはマスクに対して移動する基板の異なるスキャン方式の利用に依存する。異なるマスク設計および対応する微細構造の二つの例を、図5および6に示す。これらの二つの設計の主な違いは、二つの連続する(隣接する)高傾角粒界の間に含まれる範囲である、横方向成長範囲の長さである。この範囲が充分に大きくされる場合、TFTのチャネル全体は、この範囲内に適合し得、これは、TFTチャネルに高傾角粒界が存在しないことを意味する。しかし、充分に広いこのような高い特性の材料の領域を形成するため、基板に対する基板の速度は、低減する必要があり、結果として、プロセスのスループットが低減することにつながる。反対に、より低い特性のトランジスタが、TFTのチャネル領域内に存在することが許容される高傾角境界とともに用いられ得る場合には、より高速なプロセスが実現され得、大幅に高いスループットが得られる。より低い特性の材料の場合においても、高傾角粒界を特定の位置に精密に配置するLILaCプロセスの能力が、より均一な材料およびより均一なデバイス性能を生産することも言及されるべきである。
【0054】
図5において、マスク設計(「階段型」設計における二つの段)によって、高傾角境界によって隔てられている、比較的狭い横方向成長範囲を有する材料が得られる。これらの境界の位置は、マスク上の隣接するオフセットスリットの中心線によって規定されている。図6の第2のマスク設計において、横方向成長は、複数段の「階段型スリット」設計を用いることによって、大幅に延長されている。この場合、横方向成長範囲は、各階段型スリットの最も右の端の「段」のほぼ中央の位置から延びる高傾角境界の間で、境界が定められている。
【0055】
nが、複数段の階段設計の段の数を表す場合、2段オフセット設計と複数段階段型設計との間の基板ステージスピードの低減は、2/n倍である。スループットの低減も、この比と相似する。
【0056】
TFT性能の向上は、図7に示すように、TFTチャネルをポリSi微細構造に重ね合わせることによって理解され得る。左の図に示すように、二つのオフセットスリットマスク設計によって生成される、p−Si材料で製造されるTFTのチャネルには高傾角境界がいくらか含まれる。対照的に、複数段階段型マスク設計で製造されたTFTのチャネルには、高傾角粒界(GB)が含まれていない。他の変形例は、これらの二つの場合の間の材料の特性が得られるが、適切なマスク設計によって容易に実現され得る。他のマスク設計も、これらの実施例よりも、さらに良好な性能の材料を生産するように実現され得る。例えば、高角または低角粒界のない単結晶Si材料である。
【0057】
次に、パネル上の所定の座標の範囲に予め選択された特性の材料を形成する方法が説明される。この方法は、複数の異なるマスクを用いるが、各マスクは、ある特定のポリSi材料特性を生成するパターン方式を有する。より正確な登録システムが、適切な位置に基板を移動させるために用いられ、所望の領域の結晶化が、適切なマスクを用いて行われる。基板は、他の位置に移動し、新たなマスクが必要とされる場合、予めセットされた一組のマスクから新たなマスクが同時に選択され、その位置に動かされる。プロセスの間、基板は、x軸およびy軸に動くだけではなく、ユーザの要件に依存して、回転もし得る。プロセスは、適切な領域全てが結晶化されるまで繰り返される。その後、基板が取り外され、新たな基板がセットされる。プロセスは、以下のようにまとめられる。
【0058】
一群のマスクをセットする
基板をセットする/アラインメントする/ホームに戻す
基板を第1の位置に移動させる/第1のマスクをセットする
特定された第1の範囲をアニーリングする
基板を第2の位置に移動させる/必要な場合第1のマスクを取り外し、第2のマスクをセットする
特定された第2の範囲をアニーリングする
基板を移動させ/マスクを取り外し、セットする工程を、基板の完全な結晶化を完了するために必要な回数繰り返す
基板を取り外す/新たな基板をセットする
図4に、このプロセスの最終結果の一例を示す。この例において、「1」とマーキングされた全ての範囲は、まず、マスク1でアニーリングされ、その後、「2」とマーキングされた範囲が、マスク2によってアニーリングされ、「3」とマーキングされた範囲が、マスク3によってアニーリングされ、最終的に、「4」とマーキングされた範囲が、マスク4によってアニーリングされる。範囲1は、最も低い特性のポリSi材料を必要とする、LCDディスプレイピクセルアレイであり得る。範囲2は、より高い特性の材料を必要とする、ディスプレイのLCDゲート若しくはソースドライバであり得る。範囲3は、カラムドライバと同じ特性の材料から製造されるか、または、より高い特性の材料から製造され得る、ディスプレイのLCDゲート若しくはソースドライバであり得る。範囲4は、全ての範囲で最も高い特性の材料を必要とする、例えば、オンボードメモリまたは他の特別な機構などのより高い機能が組み込まれたLCDディスプレイ上の領域を表し得る。
【0059】
本発明による特性のセグメント化方法を用いることによって、このような複雑な構造を有する基板を準備するための時間は、範囲4のより厳しい特性要件を用いて全ての領域を結晶化する場合に必要な時間よりも短くなる。
【0060】
図8は、本発明による可変特性基板材料を製造する方法を示すフローチャートである。この方法は、明瞭化のため、一連の数字が付けられた工程として表されているが、明記されていない限り、数字から順序が推測されるべきではない。これらの工程のうちのいくつかは、飛ばされてもよいし、並行して行われてもよいし、一連の順序を厳密に維持して行われる必要もないことが理解される必要がある。この方法は、工程800で開始される。工程802は、第1のマスクパターンを有するマスクを選択する工程である。工程804は、第1のマスクを通して、レーザービームを照射して、半導体基板の第1の領域をアニーリングする工程である。工程806は、第1の領域の半導体層において第1の結晶状態に成長させる工程である。工程808は、第2のマスクパターンを有する第2のマスクを選択する工程である。工程810は、第2のマスクを通して、レーザービームを照射して、第2の領域の半導体層をアニーリングする工程である。工程812は、第2の領域の半導体層において、第1の結晶状態とは異なる第2の結晶状態に成長させる工程である。
【0061】
方法のいくつかの局面において、工程806で、第1の領域の半導体層において第1の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、第1の格子不整合を有する結晶化材料を作製する工程を含み、工程812で、第2の領域の半導体層において第2の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、第1の格子不整合より小さい第2の格子不整合を有する結晶化材料を作製する工程を含む。
【0062】
他の局面において、工程806で、結晶境界領域の間に、第1の格子不整合を有する結晶化材料を作製する工程は、一領域当たりの第1の数の高傾角粒界を形成する工程を含む。一領域当たりの第1の数の高傾角粒界を形成する工程は、結晶化格子不整合角度が15度から90度の範囲内である、一領域当たりの第1の数の高傾角粒界を形成する工程を含む。工程812で、結晶境界領域の間に、第1の格子不整合より小さい第2の格子不整合を有する結晶化材料を作製する工程は、一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程を含む。一領域当たりの第2の数の高傾角粒界を形成する工程も、結晶格子不整合角度が15度〜90度の範囲内である、一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程をも含む。
【0063】
この方法のある局面において、工程806で、一領域当たりの第1の数の高傾角粒界を形成する工程は、第1の距離分隔てられている、隣接する高傾角粒界を形成する工程を含む。工程812で、一領域当たりの第2の数の高傾角粒界を形成する工程は、第1の距離より長い第2の距離分隔てられている、隣接する高傾角粒界を形成する工程を含む。
【0064】
この方法は、いくつかの局面において、さらなる工程を含む。工程814は、第2の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程である。工程816は、第1の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程である。いくつかの局面において、第2の領域にトランジスタを形成する工程は、隣接する高傾角粒界の間に、第2の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含む。第1の領域にトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含む、第1の距離より長いトランジスタチャネル範囲を形成する工程を含む。
【0065】
この方法の他の局面において、工程802および808は、複数のマスクを選択する工程を含む。工程804および810は、各マスクを通してレーザービームを照射して、半導体基板の対応する領域をアニーリングする工程を含み、工程806および812は、半導体層の各領域において、特定の結晶状態に成長させる工程を含む。
【0066】
この方法の他の局面において、工程804で、第1のマスクを通して、レーザービームを照射して、半導体基板の第1の領域をアニーリングする工程は、第1のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む。ある局面において、第1のマスクを用いて、半導体層の複数の隣接しない範囲をアニーリングする工程は、各第1の領域範囲を、照射されたレーザービームに連続的にさらし、第1の領域の隣接しない範囲の各々を連続的にアニーリングする工程を含む。同様に、第2のマスクを通して、レーザービームを照射して、半導体基板の第2の領域をアニーリングする工程810は、第2のマスクを用いて、類似する様態で、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む。このプロセスは、マスクを変更することなく、基板を移動させて、隣接しない範囲をさらすことを可能にする。
【0067】
あるいは、工程801a(図示せず)は、半導体層にわたって、隣接する範囲の順序を確立する。工程801b(図示せず)は、確立された順序で、レーザービームと半導体層とをアラインメントさせる。その後、工程804で、第1のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、レーザービームが第1の領域範囲とアラインメントされる場合に、第1のマスクを通してレーザービームを照射する工程を含む。工程810で、第2のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、レーザービームが第2の領域範囲とアラインメントされる場合に、第2のマスクを通して、レーザービームを照射する工程を含む。このプロセスは、基板が、直線に沿って、一貫して移動することを可能にする。異なる特性の領域は、マスクを交換することによって、基板ラインにおいて形成される。
【0068】
基板上に可変特性領域を形成する、基板および基板製造プロセスが提供されてきた。上記の例の他に、本発明は、各々、異なる材料特性レベルを有する、同じ基板上に作られた異なるタイプのLCDディスプレイに用いられ得る。他の変形例では、異なるサイズのLCDディスプレイが、ディスプレイデバイスの各サイズにつき、特性レベルにばらつきがある状態、または、ない状態で、所与のパネルの上に作られ得る。当業者であれば、他の変形例および本発明の他の実施形態に想到する。
【0069】
半導体結晶層の製造方法および半導体結晶層を有する半導体基板、半導体結晶層を用いた液晶ディスプレイパネルが提供される。この方法は、第1のマスクパターンを有する第1のマスクを選択する工程と、レーザービームを第1のマスクを通して照射し、半導体基板の第1の領域をアニーリングする工程と、第1の領域の半導体層において、第1の結晶状態に成長させる工程と、第2のマスクパターンを有する第2のマスクを選択する工程と、レーザービームを第2のマスクを通して照射し、第2の領域の半導体層をアニーリングする工程と、第2の領域の半導体層において、第1の結晶状態とは異なる第2の結晶状態に成長させる工程とを包含する。より具体的には、基板の材料がシリコンである場合、第1および第2の結晶状態は、隣接する結晶ドメインの間の格子不整合部の定量的測定基準を有する結晶材料の作製に関わる。例えば、隣接する結晶ドメインの間の格子不整合部は、一領域当たりの高傾角粒界の数として測定され得る。高傾角粒界は、結晶格子不整合が15度から90度の範囲内である、隣接する結晶ドメインを隔てる境界として規定される。例を続けると、第1の領域において、一領域当たりの第1の数の高傾角粒界を形成する工程は、第1の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得、第2の領域において、一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程は、第1の距離より長い第2の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み得る。隣接する高傾角境界の間の距離の測定基準は、特性の測定基準としても有用であり得る。例えば、上記の第2の(より長い)距離は、第2の領域において、隣接する高傾角境界の間に、第1の領域においては形成されることができないトランジスタチャネル範囲の完全な形成を可能にし得る。
【0070】
【発明の効果】
以上により、TFTなどの素子形成において用いられるシリコン基板に適した結晶材料を含む半導体結晶層の製造方法、それを有する半導体基板、さらにこの半導体基板を用いたLCDパネルを提供することができる。なお、この半導体結晶層は、複数の領域を有しており、各領域は、隣接する結晶ドメイン間に、異なる格子不整合部を有している。
【図面の簡単な説明】
【図1】図1は、LC−ELAアニーリングプロセス(従来技術)における工程を示す図である。
【図2】図2は、従来の光学系マスク(従来技術)の平面図である。
【図3】図3は、上記の光照射および照射繰り返しプロセス(従来技術)を用いるシステムの図である。
【図4】図4は、本発明による結晶特性を有する半導体基板の平面図である。
【図5】図5は、図4の基板の第1の領域および第1の領域を形成するために用いられ得るマスクを示す図である。
【図6】図6は、図4の基板の第2の領域および第2の領域を形成するために用いられ得るマスクを示す図である。
【図7】図7は、図4の基板の第1および第2の領域に形成されたトランジスタの比較を示す図である。
【図8】図8は、本発明による可変特性基板材料を製造する方法を示すフローチャートである。
【符号の説明】
100 基板
102 第1の領域
104 第2の領域
106 第3の領域
108 第4の領域
500 マスク
502 第1の距離
600 マスク
602 第2の距離
700 トランジスタ
702 第2の領域トランジスタのチャネル領域
704 トランジスタ
706 第1の領域トランジスタのチャネル領域
708 第2の領域トランジスタのチャネル領域の長さ
710 第1の領域トランジスタのチャネル領域の長さ
Claims (13)
- 複数の結晶特性を有する半導体結晶層の製造方法であって、
第1のパターンを有する第1のマスクを通してレーザービームを半導体基板の第1の領域に照射することにより該第1の領域をアニーリングする工程と、
該第1の領域のアニーリング工程により、該第1の領域の半導体層において、第1の結晶状態に成長させる工程と、
第2のパターンを有する第2のマスクを通して該レーザービームを該半導体基板の第2の領域に照射することにより該第2の領域をアニーリングする工程と、
該第2の領域のアニーリング工程により、該第2の領域の半導体層において、該第1の結晶状態とは異なる第2の結晶状態に成長させる工程と
を包含し、
該第1のマスクおよび該第2のマスクとして、階段型スリットパターンの段数の違いによって、隣接する高傾角粒界の間に含まれる横方向結晶成長範囲を規定する半導体結晶層の製造方法。 - 前記第1の領域をアニーリングする工程の前に、前記第1のマスクパターンを有する第1のマスクを選択する工程をさらに有し、前記第2の領域をアニーリングする工程の前に、前記第2のマスクパターンを有する第2のマスクを選択する工程をさらに有する、請求項1に記載の半導体結晶層の製造方法。
- 前記第1の領域の半導体層において、前記第1の結晶状態に成長させる工程は、隣接する結晶ドメインの間に第1の格子不整合部を有する結晶化材料を作製する工程を含み、
第2の領域の前記半導体層において、前記第2の結晶状態に成長させる工程は、隣接する結晶ドメインの間に、該第1の格子不整合部より小さい第2の格子不整合部を有する結晶化材料を作製する工程を含む、請求項1または2に記載の半導体結晶層の製造方法。 - 前記隣接する結晶ドメインの間に第1の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第1の数の高傾角粒界を形成する工程を含み、
前記隣接する結晶ドメインの間に該第1の格子不整合部より小さい第2の格子不整合部を有する結晶化材料を作製する工程は、一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程を含む、請求項3に記載の半導体結晶層の製造方法。 - 前記一領域当たりの第1の数の高傾角粒界を形成する工程は、結晶格子不整合角度が15度〜90度の範囲内である、一領域当たりの第1の数の高傾角粒界を形成する工程を含み、
前記一領域当たりの第2の数の高傾角粒界を形成する工程は、結晶格子不整合角度が15度〜90度の範囲内である、該一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程を含む、請求項4に記載の半導体結晶層の製造方法。 - 前記一領域当たりの第1の数の高傾角粒界を形成する工程は、第1の距離分隔てられている、隣接する高傾角粒界を形成する工程を含み、
前記一領域当たりの第1の数より少ない、一領域当たりの第2の数の高傾角粒界を形成する工程は、該第1の距離より長い第2の距離分隔てられている隣接する高傾角粒界を形成する工程を含む、請求項4に記載の半導体結晶層の製造方法。 - 前記第2の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程と、
前記第1の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程と
をさらに包含する、請求項6に記載の半導体結晶層の製造方法。 - 前記第2の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、隣接する高傾角粒界の間に、前記第2の距離以下の長さのトランジスタチャネル範囲を完全に形成する工程を含む、請求項7に記載の半導体結晶層の製造方法。
- 前記第1の領域にチャネル範囲を含む少なくとも一つのトランジスタを形成する工程は、少なくとも一つの高傾角粒界を含み、前記第1の距離より長い長さのトランジスタチャネル範囲を形成する工程を含む、請求項8に記載の半導体結晶層の製造方法。
- 複数のマスクを選択する工程と、
前記レーザービームを各マスクに通して照射し、前記半導体基板の対応する領域をアニーリングする工程と、
前記半導体層の各領域において、特定の結晶状態に成長させる工程と をさらに包含する、請求項1に記載の半導体結晶層の製造方法。 - 前記レーザービームを前記第1のマスクに通して照射し、前記半導体基板の第1の領域をアニーリングする工程は、該第1のマスクを用いて、半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含み、
該レーザービームを前記第2のマスクに通して照射し、該半導体基板の第2の領域をアニーリングする工程は、該第2のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程を含む、請求項1に記載の半導体結晶層の製造方法。 - 前記第1のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、
半導体基板を移動させて、複数の隣接しない第1の領域を連続的にレーザービームに曝してアニーリングする工程を含む、請求項11に記載の半導体結晶層の製造方法。 - 前記半導体層にわたって、隣接する範囲の順序を決める工程と、
前記レーザービームと、該決められた順序で該半導体層とをアラインメントさせる工程とをさらに包含し、
前記第1のマスクを用いて、前記半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第1の領域範囲とアラインメントされる場合、該第1のマスクを通して該レーザービームを照射する工程を含み、 前記第2のマスクを用いて、該半導体層の複数の隣接しない範囲をレーザーアニーリングする工程は、該レーザービームが第2の領域範囲とアラインメントされる場合、該第2のマスクを通して該レーザービームを照射する工程を含む、請求項11に記載の半導体結晶層の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/096,293 US6660576B2 (en) | 2002-03-11 | 2002-03-11 | Substrate and method for producing variable quality substrate material |
US10/096,293 | 2002-03-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282441A JP2003282441A (ja) | 2003-10-03 |
JP4798937B2 true JP4798937B2 (ja) | 2011-10-19 |
Family
ID=29248149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003056372A Expired - Fee Related JP4798937B2 (ja) | 2002-03-11 | 2003-03-03 | 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル |
Country Status (2)
Country | Link |
---|---|
US (2) | US6660576B2 (ja) |
JP (1) | JP4798937B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI279052B (en) | 2001-08-31 | 2007-04-11 | Semiconductor Energy Lab | Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device |
KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
KR100484399B1 (ko) * | 2002-05-23 | 2005-04-20 | 엘지.필립스 엘시디 주식회사 | 실리콘의 결정화용 마스크 및 결정화 방법 |
TWI353467B (en) * | 2003-01-08 | 2011-12-01 | Samsung Electronics Co Ltd | Polysilicon thin film transistor array panel and m |
US7387922B2 (en) * | 2003-01-21 | 2008-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system |
KR100956339B1 (ko) * | 2003-02-25 | 2010-05-06 | 삼성전자주식회사 | 규소 결정화 시스템 및 규소 결정화 방법 |
KR100543007B1 (ko) * | 2003-10-14 | 2006-01-20 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 |
KR100707026B1 (ko) * | 2003-11-26 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 비정질실리콘막의 결정화 방법 |
KR100662782B1 (ko) | 2004-04-14 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 레이저 마스크 및 이를 이용한 결정화방법 |
US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
JP4661989B1 (ja) * | 2010-08-04 | 2011-03-30 | ウシオ電機株式会社 | レーザリフトオフ装置 |
WO2012046478A1 (ja) * | 2010-10-06 | 2012-04-12 | ウシオ電機株式会社 | レーザリフトオフ方法及びレーザリフトオフ装置 |
CN103887157B (zh) * | 2014-03-12 | 2021-08-27 | 京东方科技集团股份有限公司 | 光学掩膜板和激光剥离装置 |
WO2019171502A1 (ja) * | 2018-03-07 | 2019-09-12 | 堺ディスプレイプロダクト株式会社 | レーザアニール装置、レーザアニール方法およびアクティブマトリクス基板の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5158907A (en) * | 1990-08-02 | 1992-10-27 | At&T Bell Laboratories | Method for making semiconductor devices with low dislocation defects |
CA2256699C (en) * | 1996-05-28 | 2003-02-25 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
US6555449B1 (en) * | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
US6326286B1 (en) * | 1998-06-09 | 2001-12-04 | Lg. Philips Lcd Co., Ltd. | Method for crystallizing amorphous silicon layer |
JP2000208771A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
JP2000275668A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | レーザアニーリング装置、液晶表示装置及びその製造方法 |
JP4403599B2 (ja) * | 1999-04-19 | 2010-01-27 | ソニー株式会社 | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 |
JP2001023899A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 |
JP2001144295A (ja) * | 1999-11-12 | 2001-05-25 | Toshiba Corp | 通信装置 |
KR100504569B1 (ko) * | 1999-12-31 | 2005-08-01 | 엘지.필립스 엘시디 주식회사 | 격벽 상에 전극을 가지는 액정표시소자 및 그 제조방법 |
JP2002057105A (ja) * | 2000-08-14 | 2002-02-22 | Nec Corp | 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置 |
US6495405B2 (en) * | 2001-01-29 | 2002-12-17 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films |
US6573163B2 (en) * | 2001-01-29 | 2003-06-03 | Sharp Laboratories Of America, Inc. | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films |
JP3945805B2 (ja) * | 2001-02-08 | 2007-07-18 | 株式会社東芝 | レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法 |
TW521310B (en) * | 2001-02-08 | 2003-02-21 | Toshiba Corp | Laser processing method and apparatus |
-
2002
- 2002-03-11 US US10/096,293 patent/US6660576B2/en not_active Expired - Lifetime
-
2003
- 2003-03-03 JP JP2003056372A patent/JP4798937B2/ja not_active Expired - Fee Related
- 2003-11-10 US US10/705,279 patent/US6903370B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003282441A (ja) | 2003-10-03 |
US6660576B2 (en) | 2003-12-09 |
US6903370B2 (en) | 2005-06-07 |
US20030170963A1 (en) | 2003-09-11 |
US20040101998A1 (en) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
US6573163B2 (en) | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films | |
US7354810B2 (en) | Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor | |
US6326286B1 (en) | Method for crystallizing amorphous silicon layer | |
JP4798937B2 (ja) | 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル | |
KR100611659B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
US20040224487A1 (en) | Amorphous silicon crystallization method | |
KR100611764B1 (ko) | 박막트랜지스터의 제조 방법 | |
US6727125B2 (en) | Multi-pattern shadow mask system and method for laser annealing | |
US7256109B2 (en) | Isotropic polycrystalline silicon | |
US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
US7235811B2 (en) | Thin film structure from LILAC annealing | |
US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
US7879700B2 (en) | Crystallization apparatus and method of amorphous silicon | |
US20040258930A1 (en) | Grain-free polycrystalline silicon and a method for producing same | |
JP3587083B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4798937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |