JP2000315652A - 半導体薄膜の結晶化方法及びレーザ照射装置 - Google Patents
半導体薄膜の結晶化方法及びレーザ照射装置Info
- Publication number
- JP2000315652A JP2000315652A JP11123516A JP12351699A JP2000315652A JP 2000315652 A JP2000315652 A JP 2000315652A JP 11123516 A JP11123516 A JP 11123516A JP 12351699 A JP12351699 A JP 12351699A JP 2000315652 A JP2000315652 A JP 2000315652A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- divided
- region
- irradiation
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 レーザ光の照射領域を重ね合わせて大面積の
半導体薄膜を結晶化する際、重ね合わせ部と非重ね合わ
せ部とで結晶性を均一化する。 【解決手段】 基板１の表面を分割線ＤＬに沿って区画
し第一分割領域Ｄ１及び第二分割領域Ｄ２を規定する一
方、レーザ光を整形して各分割領域Ｄ１，Ｄ２を部分的
に照射できる様にレーザ光の照射領域Ｒを調整する。第
一分割領域Ｄ１に対して照射領域Ｒを分割線ＤＬと平行
な方向に走査しながら繰り返しレーザ光を照射して第一
分割領域Ｄ１に含まれる半導体薄膜２を結晶化する。同
様にして、第二分割領域Ｄ２に含まれる半導体薄膜２を
結晶化する。この際、第一分割領域Ｄ１に照射されたレ
ーザ光の照射領域Ｒと第二分割領域Ｄ２に照射されたレ
ーザ光の分割領域Ｒは互いに端部で重なり合っている。
重なり部Ｗは分割線ＤＬと平行な幅寸法ＷＸが、非重な
り部Ｖの幅寸法ＶＸに比べ８０％以下に調整されてい
る。あるいは、重なり部Ｗのレーザ光エネルギー強度Ｅ
Ｗが非重なり部Ｖのエネルギー密度ＥＶに比べ９５％以
下に制御されている。
半導体薄膜を結晶化する際、重ね合わせ部と非重ね合わ
せ部とで結晶性を均一化する。 【解決手段】 基板１の表面を分割線ＤＬに沿って区画
し第一分割領域Ｄ１及び第二分割領域Ｄ２を規定する一
方、レーザ光を整形して各分割領域Ｄ１，Ｄ２を部分的
に照射できる様にレーザ光の照射領域Ｒを調整する。第
一分割領域Ｄ１に対して照射領域Ｒを分割線ＤＬと平行
な方向に走査しながら繰り返しレーザ光を照射して第一
分割領域Ｄ１に含まれる半導体薄膜２を結晶化する。同
様にして、第二分割領域Ｄ２に含まれる半導体薄膜２を
結晶化する。この際、第一分割領域Ｄ１に照射されたレ
ーザ光の照射領域Ｒと第二分割領域Ｄ２に照射されたレ
ーザ光の分割領域Ｒは互いに端部で重なり合っている。
重なり部Ｗは分割線ＤＬと平行な幅寸法ＷＸが、非重な
り部Ｖの幅寸法ＶＸに比べ８０％以下に調整されてい
る。あるいは、重なり部Ｗのレーザ光エネルギー強度Ｅ
Ｗが非重なり部Ｖのエネルギー密度ＥＶに比べ９５％以
下に制御されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体薄膜の結晶化
方法及びこの方法に用いるレーザ照射装置に関する。
又、これらの方法及び装置を利用して作成される薄膜ト
ランジスタや表示装置に関する。
方法及びこの方法に用いるレーザ照射装置に関する。
又、これらの方法及び装置を利用して作成される薄膜ト
ランジスタや表示装置に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造工程を低温プロ
セス化する方法の一環として、レーザ光を用いた結晶化
アニールが開発されている。これは、絶縁基板上に成膜
された非晶質シリコンや比較的粒径の小さな多結晶シリ
コンなど非単結晶性の半導体薄膜にレーザ光を照射して
局部的に加熱した後、その冷却過程で半導体薄膜を比較
的粒径の大きな多結晶に転換（結晶化）するものであ
る。この結晶化した半導体薄膜を活性層（チャネル領
域）として薄膜トランジスタを集積形成する。このよう
な結晶化アニールを採用することで薄膜半導体装置の低
温プロセス化が可能になり、耐熱性に優れた高価な石英
基板ではなく、安価なガラス基板が使えるようになる。
セス化する方法の一環として、レーザ光を用いた結晶化
アニールが開発されている。これは、絶縁基板上に成膜
された非晶質シリコンや比較的粒径の小さな多結晶シリ
コンなど非単結晶性の半導体薄膜にレーザ光を照射して
局部的に加熱した後、その冷却過程で半導体薄膜を比較
的粒径の大きな多結晶に転換（結晶化）するものであ
る。この結晶化した半導体薄膜を活性層（チャネル領
域）として薄膜トランジスタを集積形成する。このよう
な結晶化アニールを採用することで薄膜半導体装置の低
温プロセス化が可能になり、耐熱性に優れた高価な石英
基板ではなく、安価なガラス基板が使えるようになる。
【０００３】結晶化アニールでは、一般に走査方向に沿
ってライン状のレーザ光を部分的に重複させながら間欠
的にパルス照射している。レーザ光をオーバラップさせ
ることにより半導体薄膜の結晶化が比較的均一に行なえ
る。ライン状のレーザ光（ラインビーム）を用いた結晶
化アニールを図１４に模式的に示す。ガラス等からなる
絶縁基板１のＹ方向に沿ってライン状に整形されたレー
ザ光５０を半導体薄膜が予め成膜された絶縁基板１の表
面側から照射する。このとき照射領域に対して相対的に
絶縁基板１をＸ方向に移動する。ここでは、エキシマレ
ーザ光源から放射されたラインビーム５０を間欠的かつ
部分的にオーバラップしながら照射している。すなわ
ち、絶縁基板０はラインビーム５０に対し相対的にＸ方
向にステージを介して走査される。ラインビーム５０の
幅寸法より小さいピッチでステージをワンショット毎に
移動し、基板１の全体にラインビーム５０が照射できる
ようにして結晶化アニールを行なう。
ってライン状のレーザ光を部分的に重複させながら間欠
的にパルス照射している。レーザ光をオーバラップさせ
ることにより半導体薄膜の結晶化が比較的均一に行なえ
る。ライン状のレーザ光（ラインビーム）を用いた結晶
化アニールを図１４に模式的に示す。ガラス等からなる
絶縁基板１のＹ方向に沿ってライン状に整形されたレー
ザ光５０を半導体薄膜が予め成膜された絶縁基板１の表
面側から照射する。このとき照射領域に対して相対的に
絶縁基板１をＸ方向に移動する。ここでは、エキシマレ
ーザ光源から放射されたラインビーム５０を間欠的かつ
部分的にオーバラップしながら照射している。すなわ
ち、絶縁基板０はラインビーム５０に対し相対的にＸ方
向にステージを介して走査される。ラインビーム５０の
幅寸法より小さいピッチでステージをワンショット毎に
移動し、基板１の全体にラインビーム５０が照射できる
ようにして結晶化アニールを行なう。
【０００４】
【発明が解決しようとする課題】上述した結晶化アニー
ルに用いるラインビーム（長尺ビーム）の長軸（Ｙ方
向）の長さは、ビーム整形を行なう為の光学系設計やそ
の光学系の調整難度などから現状は２００乃至３００ｍ
ｍが限界である。依って、一走査工程（一照射工程）で
アニールできる領域は長尺ビームの長軸の長さで決まっ
てしまい、それ以上の面積を有する基板に対して結晶化
アニールを行なう場合には、長尺ビームを長軸方向（Ｙ
方向）に重ね合わせる必要が出てくる。しかし、この様
な重ね合わせを行なうと、重ね合わせ部分のレーザ光強
度が強くなり過ぎ、結晶性が悪化するので、表示装置に
使用し得る性能の薄膜トランジスタを作成することがで
きない。従って、現状では、長軸寸法が２００ｍｍのラ
インビームを用いた場合、対角寸法が１２．１インチ以
上のフラットパネル型表示装置を作成することができな
い。
ルに用いるラインビーム（長尺ビーム）の長軸（Ｙ方
向）の長さは、ビーム整形を行なう為の光学系設計やそ
の光学系の調整難度などから現状は２００乃至３００ｍ
ｍが限界である。依って、一走査工程（一照射工程）で
アニールできる領域は長尺ビームの長軸の長さで決まっ
てしまい、それ以上の面積を有する基板に対して結晶化
アニールを行なう場合には、長尺ビームを長軸方向（Ｙ
方向）に重ね合わせる必要が出てくる。しかし、この様
な重ね合わせを行なうと、重ね合わせ部分のレーザ光強
度が強くなり過ぎ、結晶性が悪化するので、表示装置に
使用し得る性能の薄膜トランジスタを作成することがで
きない。従って、現状では、長軸寸法が２００ｍｍのラ
インビームを用いた場合、対角寸法が１２．１インチ以
上のフラットパネル型表示装置を作成することができな
い。
【０００５】良好な表示装置を得る為には、基板全面に
亘って良好な薄膜トランジスタを集積形成することが重
要である。その為には、基板全面に亘って大粒径で且つ
結晶性が均一な多結晶半導体薄膜を作成することが必要
である。しかしながら、現状では前述した様に、大面積
の基板を結晶化アニールする為に、ラインビームを長軸
方向に重ね合わせ照射すると、その重ね合わせ部の結晶
性が悪化してしまい、薄膜トランジスタの性能劣化を引
き起こす。この状態で表示装置を作成すると、重ね合わ
せ部分が画像欠陥として現れてしまう。
亘って良好な薄膜トランジスタを集積形成することが重
要である。その為には、基板全面に亘って大粒径で且つ
結晶性が均一な多結晶半導体薄膜を作成することが必要
である。しかしながら、現状では前述した様に、大面積
の基板を結晶化アニールする為に、ラインビームを長軸
方向に重ね合わせ照射すると、その重ね合わせ部の結晶
性が悪化してしまい、薄膜トランジスタの性能劣化を引
き起こす。この状態で表示装置を作成すると、重ね合わ
せ部分が画像欠陥として現れてしまう。
【０００６】
【課題を解決する為の手段】本発明は、上述した従来の
技術の課題を解決することを目的とし、レーザ光を半導
体薄膜に照射して結晶化アニールを行なう際、レーザ光
の照射領域の重ね合わせ部分の結晶性を悪化させること
なく、均一且つ大粒径の半導体薄膜を基板全面に亘って
得る為の方法及び装置を提供することにある。係る目的
を達成する為に以下の手段を講じた。即ち、予め基板に
成膜された半導体薄膜にレーザ光を照射して結晶化を行
なう為、基板の表面を領域分割して少なくとも第一及び
第二の分割領域を規定する一方、レーザ光を整形して少
なくとも各分割領域を部分的に照射できる様にレーザ光
の照射領域を調整する準備工程と、第一の分割領域に対
して一回以上レーザ光を照射して該第一の分割領域に含
まれる半導体薄膜を結晶化する第一照射工程と、第二の
分割領域に対して一回以上レーザ光を照射して該第二の
分割領域に含まれる半導体薄膜を結晶化する第二照射工
程とを含む半導体薄膜の結晶化方法において、第一の分
割領域に照射されたレーザ光の照射領域と第二の分割領
域に照射されたレーザ光の照射領域は互いに端部で重な
り合っており、照射領域内で重なりの生じる端部の少な
くとも片側におけるレーザ光のエネルギー密度が、重な
りの生じない部分のレーザ光のエネルギー密度に比べ９
５％以下に制御されていることを特徴とする。好ましく
は、前記準備工程はレーザ光の照射領域を所定の長軸に
沿った長尺形状に調整し、前記第一照射工程は第一の分
割領域に対して長軸と直交する短軸に沿って照射領域を
走査しながらレーザ光を繰り返し照射し、前記第二照射
工程は第二の分割領域に対して同じく短軸に沿って照射
領域を走査しながらレーザ光を繰り返し照射し、第一の
分割領域に照射されたレーザ光の照射領域と第二の分割
領域に照射されたレーザ光の照射領域は長尺形状の長軸
方向端部で重なり合っている。
技術の課題を解決することを目的とし、レーザ光を半導
体薄膜に照射して結晶化アニールを行なう際、レーザ光
の照射領域の重ね合わせ部分の結晶性を悪化させること
なく、均一且つ大粒径の半導体薄膜を基板全面に亘って
得る為の方法及び装置を提供することにある。係る目的
を達成する為に以下の手段を講じた。即ち、予め基板に
成膜された半導体薄膜にレーザ光を照射して結晶化を行
なう為、基板の表面を領域分割して少なくとも第一及び
第二の分割領域を規定する一方、レーザ光を整形して少
なくとも各分割領域を部分的に照射できる様にレーザ光
の照射領域を調整する準備工程と、第一の分割領域に対
して一回以上レーザ光を照射して該第一の分割領域に含
まれる半導体薄膜を結晶化する第一照射工程と、第二の
分割領域に対して一回以上レーザ光を照射して該第二の
分割領域に含まれる半導体薄膜を結晶化する第二照射工
程とを含む半導体薄膜の結晶化方法において、第一の分
割領域に照射されたレーザ光の照射領域と第二の分割領
域に照射されたレーザ光の照射領域は互いに端部で重な
り合っており、照射領域内で重なりの生じる端部の少な
くとも片側におけるレーザ光のエネルギー密度が、重な
りの生じない部分のレーザ光のエネルギー密度に比べ９
５％以下に制御されていることを特徴とする。好ましく
は、前記準備工程はレーザ光の照射領域を所定の長軸に
沿った長尺形状に調整し、前記第一照射工程は第一の分
割領域に対して長軸と直交する短軸に沿って照射領域を
走査しながらレーザ光を繰り返し照射し、前記第二照射
工程は第二の分割領域に対して同じく短軸に沿って照射
領域を走査しながらレーザ光を繰り返し照射し、第一の
分割領域に照射されたレーザ光の照射領域と第二の分割
領域に照射されたレーザ光の照射領域は長尺形状の長軸
方向端部で重なり合っている。
【０００７】又、予め基板に成膜された半導体薄膜にレ
ーザ光を照射して結晶化を行なう為、基板の表面を分割
線に沿って区画し少なくとも第一及び第二の分割領域を
規定する一方、レーザ光を整形して少なくとも各分割領
域を部分的に照射できる様にレーザ光の照射領域を調整
する準備工程と、第一の分割領域に対して照射領域を該
分割線と平行な方向に走査しながら繰り返しレーザ光を
照射して該第一の分割領域に含まれる半導体薄膜を結晶
化する第一照射工程と、第二の分割領域に対して照射領
域を該分割線と平行な方向に走査しながら繰り返しレー
ザ光を照射して該第二の分割領域に含まれる半導体薄膜
を結晶化する第二照射工程とを含む半導体薄膜の結晶化
方法において、第一の分割領域に照射されたレーザ光の
照射領域と第二の分割領域に照射されたレーザ光の照射
領域は互いに端部で重なり合っており、照射領域内で重
なりが生じる端部の少なくとも片方は、該分割線と平行
な幅寸法が、重なりの生じない部分の幅寸法に比べ８０
％以下に調整されていることを特徴とする。好ましく
は、前記準備工程はレーザ光の照射領域を該分割線に直
交する方向に沿った長尺形状に調整し、前記第一照射工
程は第一の分割領域に対して該分割線と平行な方向に沿
って照射領域を走査しながらレーザ光を繰り返し照射
し、前記第二照射工程は第二の分割領域に対して同じく
該分割線と平行な方向に沿って照射領域を走査しながら
レーザ光を繰り返し照射し、第一の分割領域に照射され
たレーザ光の照射領域と第二の分割領域に照射されたレ
ーザ光の照射領域は長尺形状の端部で重なり合ってい
る。
ーザ光を照射して結晶化を行なう為、基板の表面を分割
線に沿って区画し少なくとも第一及び第二の分割領域を
規定する一方、レーザ光を整形して少なくとも各分割領
域を部分的に照射できる様にレーザ光の照射領域を調整
する準備工程と、第一の分割領域に対して照射領域を該
分割線と平行な方向に走査しながら繰り返しレーザ光を
照射して該第一の分割領域に含まれる半導体薄膜を結晶
化する第一照射工程と、第二の分割領域に対して照射領
域を該分割線と平行な方向に走査しながら繰り返しレー
ザ光を照射して該第二の分割領域に含まれる半導体薄膜
を結晶化する第二照射工程とを含む半導体薄膜の結晶化
方法において、第一の分割領域に照射されたレーザ光の
照射領域と第二の分割領域に照射されたレーザ光の照射
領域は互いに端部で重なり合っており、照射領域内で重
なりが生じる端部の少なくとも片方は、該分割線と平行
な幅寸法が、重なりの生じない部分の幅寸法に比べ８０
％以下に調整されていることを特徴とする。好ましく
は、前記準備工程はレーザ光の照射領域を該分割線に直
交する方向に沿った長尺形状に調整し、前記第一照射工
程は第一の分割領域に対して該分割線と平行な方向に沿
って照射領域を走査しながらレーザ光を繰り返し照射
し、前記第二照射工程は第二の分割領域に対して同じく
該分割線と平行な方向に沿って照射領域を走査しながら
レーザ光を繰り返し照射し、第一の分割領域に照射され
たレーザ光の照射領域と第二の分割領域に照射されたレ
ーザ光の照射領域は長尺形状の端部で重なり合ってい
る。
【０００８】又、予め基板に成膜された半導体薄膜にレ
ーザ光を照射して半導体薄膜の結晶化を行なう為、基板
の表面を領域分割して少なくとも第一及び第二の分割領
域が規定された時、レーザ光を整形して少なくとも各分
割領域を部分的に照射できる様にレーザ光の照射領域を
調整する手段と、第一の分割領域に対して一回以上レー
ザ光を照射して該第一の分割領域に含まれる半導体薄膜
を結晶化し、更に第二の分割領域に対して一回以上レー
ザ光を照射して該第二の分割領域に含まれる半導体薄膜
を結晶化する手段とを備えたレーザ照射装置おいて、第
一の分割領域に照射されたレーザ光の照射領域と第二の
分割領域に照射されたレーザ光の照射領域は互いに端部
で重なり合っており、照射領域内で重なりの生じる端部
の少なくとも片側におけるレーザ光のエネルギー密度
を、重なりの生じない部分のレーザ光のエネルギー密度
に比べ９５％以下に制御する手段を有することを特徴と
する。
ーザ光を照射して半導体薄膜の結晶化を行なう為、基板
の表面を領域分割して少なくとも第一及び第二の分割領
域が規定された時、レーザ光を整形して少なくとも各分
割領域を部分的に照射できる様にレーザ光の照射領域を
調整する手段と、第一の分割領域に対して一回以上レー
ザ光を照射して該第一の分割領域に含まれる半導体薄膜
を結晶化し、更に第二の分割領域に対して一回以上レー
ザ光を照射して該第二の分割領域に含まれる半導体薄膜
を結晶化する手段とを備えたレーザ照射装置おいて、第
一の分割領域に照射されたレーザ光の照射領域と第二の
分割領域に照射されたレーザ光の照射領域は互いに端部
で重なり合っており、照射領域内で重なりの生じる端部
の少なくとも片側におけるレーザ光のエネルギー密度
を、重なりの生じない部分のレーザ光のエネルギー密度
に比べ９５％以下に制御する手段を有することを特徴と
する。
【０００９】又、予め基板に成膜された半導体薄膜にレ
ーザ光を照射して結晶化を行なう為、基板の表面を分割
線に沿って区画し少なくとも第一及び第二の分割領域が
規定された時、レーザ光を整形して少なくとも各分割領
域を部分的に照射できる様にレーザ光の照射領域を調整
する手段と、第一の分割領域に対して照射領域を該分割
線と平行な方向に走査しながら繰り返しレーザ光を照射
して該第一の分割領域に含まれる半導体薄膜を結晶化
し、更に第二の分割領域に対して照射領域を該分割線と
平行な方向に走査しながら繰り返しレーザ光を照射して
該第二の分割領域に含まれる半導体薄膜を結晶化する手
段とを備えたレーザ照射装置おいて、第一の分割領域に
照射されたレーザ光の照射領域と第二の分割領域に照射
されたレーザ光の照射領域は互いに端部で重なり合って
おり、照射領域内で重なりが生じる端部の少なくとも片
方は、該分割線と平行な幅寸法が、重なりの生じない部
分の幅寸法に比べ８０％以下となるように調整する手段
を有することを特徴とする。
ーザ光を照射して結晶化を行なう為、基板の表面を分割
線に沿って区画し少なくとも第一及び第二の分割領域が
規定された時、レーザ光を整形して少なくとも各分割領
域を部分的に照射できる様にレーザ光の照射領域を調整
する手段と、第一の分割領域に対して照射領域を該分割
線と平行な方向に走査しながら繰り返しレーザ光を照射
して該第一の分割領域に含まれる半導体薄膜を結晶化
し、更に第二の分割領域に対して照射領域を該分割線と
平行な方向に走査しながら繰り返しレーザ光を照射して
該第二の分割領域に含まれる半導体薄膜を結晶化する手
段とを備えたレーザ照射装置おいて、第一の分割領域に
照射されたレーザ光の照射領域と第二の分割領域に照射
されたレーザ光の照射領域は互いに端部で重なり合って
おり、照射領域内で重なりが生じる端部の少なくとも片
方は、該分割線と平行な幅寸法が、重なりの生じない部
分の幅寸法に比べ８０％以下となるように調整する手段
を有することを特徴とする。
【００１０】又、半導体薄膜と、その一面に重ねられた
ゲート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重
ねられたゲート電極とを含む積層構成を有する薄膜トラ
ンジスタであって、前記半導体薄膜は、基板の上に非晶
質シリコン又は比較的粒径の小さな多結晶シリコンを形
成した後、レーザ光を照射して比較的粒径の大きな多結
晶シリコンに結晶化したものであり、基板の表面を領域
分割して少なくとも第一及び第二の分割領域を規定する
一方、レーザ光を整形して少なくとも各分割領域を部分
的に照射できる様にレーザ光の照射領域を調整した後、
第一の分割領域に対して一回以上レーザ光を照射して該
第一の分割領域に含まれる半導体薄膜を結晶化し、更に
第二の分割領域に対して一回以上レーザ光を照射して該
第二の分割領域に含まれる半導体薄膜を結晶化したもの
であり、第一の分割領域に照射されるレーザ光の照射領
域と第二の分割領域に照射されるレーザ光の照射領域を
互いに端部で重ね合わせた上で、照射領域内で重なりの
生じる端部の少なくとも片側におけるレーザ光のエネル
ギー密度を、重なりの生じない部分のレーザ光のエネル
ギー密度に比べ９５％以下に制御して結晶化されたもの
である事を特徴とする。
ゲート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重
ねられたゲート電極とを含む積層構成を有する薄膜トラ
ンジスタであって、前記半導体薄膜は、基板の上に非晶
質シリコン又は比較的粒径の小さな多結晶シリコンを形
成した後、レーザ光を照射して比較的粒径の大きな多結
晶シリコンに結晶化したものであり、基板の表面を領域
分割して少なくとも第一及び第二の分割領域を規定する
一方、レーザ光を整形して少なくとも各分割領域を部分
的に照射できる様にレーザ光の照射領域を調整した後、
第一の分割領域に対して一回以上レーザ光を照射して該
第一の分割領域に含まれる半導体薄膜を結晶化し、更に
第二の分割領域に対して一回以上レーザ光を照射して該
第二の分割領域に含まれる半導体薄膜を結晶化したもの
であり、第一の分割領域に照射されるレーザ光の照射領
域と第二の分割領域に照射されるレーザ光の照射領域を
互いに端部で重ね合わせた上で、照射領域内で重なりの
生じる端部の少なくとも片側におけるレーザ光のエネル
ギー密度を、重なりの生じない部分のレーザ光のエネル
ギー密度に比べ９５％以下に制御して結晶化されたもの
である事を特徴とする。
【００１１】又、半導体薄膜と、その一面に重ねられた
ゲート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重
ねられたゲート電極とを含む積層構成を有する薄膜トラ
ンジスタであって、前記半導体薄膜は、基板の上に非晶
質シリコン又は比較的粒径の小さな多結晶シリコンを形
成した後、レーザ光を照射して比較的粒径の大きな多結
晶シリコンに結晶化したものであり、基板の表面を分割
線に沿って区画し少なくとも第一及び第二の分割領域を
規定する一方、レーザ光を整形して少なくとも各分割領
域を部分的に照射できる様にレーザ光の照射領域を調整
した後、第一の分割領域に対して照射領域を該分割線と
平行な方向に走査しながら繰り返しレーザ光を照射して
該第一の分割領域に含まれる半導体薄膜を結晶化し、更
に第二の分割領域に対して照射領域を該分割線と平行な
方向に走査しながら繰り返しレーザ光を照射して該第二
の分割領域に含まれる半導体薄膜を結晶化したものであ
り、第一の分割領域に照射されるレーザ光の照射領域と
第二の分割領域に照射されるレーザ光の照射領域を互い
に端部で重ね合わせた上で、照射領域内で重なりが生じ
る端部の少なくとも片方は、該分割線と平行な幅寸法
が、重なりの生じない部分の幅寸法に比べ８０％以下と
なるように調整して結晶化されたものである事を特徴と
する。
ゲート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重
ねられたゲート電極とを含む積層構成を有する薄膜トラ
ンジスタであって、前記半導体薄膜は、基板の上に非晶
質シリコン又は比較的粒径の小さな多結晶シリコンを形
成した後、レーザ光を照射して比較的粒径の大きな多結
晶シリコンに結晶化したものであり、基板の表面を分割
線に沿って区画し少なくとも第一及び第二の分割領域を
規定する一方、レーザ光を整形して少なくとも各分割領
域を部分的に照射できる様にレーザ光の照射領域を調整
した後、第一の分割領域に対して照射領域を該分割線と
平行な方向に走査しながら繰り返しレーザ光を照射して
該第一の分割領域に含まれる半導体薄膜を結晶化し、更
に第二の分割領域に対して照射領域を該分割線と平行な
方向に走査しながら繰り返しレーザ光を照射して該第二
の分割領域に含まれる半導体薄膜を結晶化したものであ
り、第一の分割領域に照射されるレーザ光の照射領域と
第二の分割領域に照射されるレーザ光の照射領域を互い
に端部で重ね合わせた上で、照射領域内で重なりが生じ
る端部の少なくとも片方は、該分割線と平行な幅寸法
が、重なりの生じない部分の幅寸法に比べ８０％以下と
なるように調整して結晶化されたものである事を特徴と
する。
【００１２】本発明は、基本的に活性層として多結晶半
導体薄膜を用いた薄膜トランジスタを作成する際、減圧
化学気相成長法（ＬＰＣＶＤ法）、プラズマＣＶＤ法や
スパッタ法などにより得られた非晶質半導体薄膜あるい
は比較的粒径の小さな多結晶半導体薄膜をレーザ光の照
射により比較的粒径の大きな多結晶半導体薄膜に転換す
る。非晶質半導体薄膜などにエキシマレーザ光を照射し
て結晶化する際、たとえば長尺ビームを用いてその照射
領域を短軸方向に走査する。長軸寸法以上の大面積を有
する基板に対して均一な結晶化アニールを行なう場合に
は、基板を領域分割し、各分割領域毎に長尺ビームの走
査工程を行なう。この時、互いに隣り合う分割領域の分
割線に沿って長尺ビームの長軸方向端部に重ね合わせ部
が生じる。本発明では、この重ね合わせ部における長尺
ビームの短軸方向幅寸法を非重ね合わせ部の幅寸法に比
べて８０％以下に設定している。あるいは、重ね合わせ
部のエネルギー密度が非重ね合わせ部のエネルギー密度
の９５％以下となる様に調整している。場合によっては
上記二つの条件を同時に満たす様にレーザ光を整形して
もよい。尚、重ね合わせ部のエネルギー密度を調整する
場合には、照射領域をオーバーラップさせながら走査す
る繰り返し照射方式に限ることなく、一括で各分割領域
を照射する方式にも適用可能である。又、上記説明では
長尺形状のレーザ光を用いているが、本発明はこれに限
られるものではなく、矩形のレーザ光にも適用可能であ
る。以上の様に重ね合わせ部のレーザ光強度と非重ね合
わせ部のレーザ光強度を相対的に調整することで、基板
全面に亘って均一な多結晶半導体薄膜を作成可能であ
り、高性能な薄膜トランジスタの活性層として充分に使
用できる均一な粒径を持つ多結晶半導体薄膜を大面積の
基板全面に亘って作成することができる。
導体薄膜を用いた薄膜トランジスタを作成する際、減圧
化学気相成長法（ＬＰＣＶＤ法）、プラズマＣＶＤ法や
スパッタ法などにより得られた非晶質半導体薄膜あるい
は比較的粒径の小さな多結晶半導体薄膜をレーザ光の照
射により比較的粒径の大きな多結晶半導体薄膜に転換す
る。非晶質半導体薄膜などにエキシマレーザ光を照射し
て結晶化する際、たとえば長尺ビームを用いてその照射
領域を短軸方向に走査する。長軸寸法以上の大面積を有
する基板に対して均一な結晶化アニールを行なう場合に
は、基板を領域分割し、各分割領域毎に長尺ビームの走
査工程を行なう。この時、互いに隣り合う分割領域の分
割線に沿って長尺ビームの長軸方向端部に重ね合わせ部
が生じる。本発明では、この重ね合わせ部における長尺
ビームの短軸方向幅寸法を非重ね合わせ部の幅寸法に比
べて８０％以下に設定している。あるいは、重ね合わせ
部のエネルギー密度が非重ね合わせ部のエネルギー密度
の９５％以下となる様に調整している。場合によっては
上記二つの条件を同時に満たす様にレーザ光を整形して
もよい。尚、重ね合わせ部のエネルギー密度を調整する
場合には、照射領域をオーバーラップさせながら走査す
る繰り返し照射方式に限ることなく、一括で各分割領域
を照射する方式にも適用可能である。又、上記説明では
長尺形状のレーザ光を用いているが、本発明はこれに限
られるものではなく、矩形のレーザ光にも適用可能であ
る。以上の様に重ね合わせ部のレーザ光強度と非重ね合
わせ部のレーザ光強度を相対的に調整することで、基板
全面に亘って均一な多結晶半導体薄膜を作成可能であ
り、高性能な薄膜トランジスタの活性層として充分に使
用できる均一な粒径を持つ多結晶半導体薄膜を大面積の
基板全面に亘って作成することができる。
【００１３】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は、本発明に係る半導体
薄膜の結晶化方法の一例を表わした模式図である。予め
基板１に成膜された半導体薄膜２にレーザ光を照射して
結晶化を行なう為、基板のサイズに合わせた準備工程を
行なう。具体的には（ａ）に示す様に、基板１の表面を
分割線ＤＬに沿って区画し少くとも第一分割領域Ｄ１及
び第二分割領域Ｄ２を規定する。尚、基板１のサイズが
更に大きい場合には第三分割領域、第四分割領域・・・
を設ける。一方、レーザ光を整形して少くとも各分割領
域Ｄを部分的に照射できる様にレーザ光の照射領域Ｒを
調整する。ここで第一照射工程を行ない、第一分割領域
Ｄ１に対して照射領域Ｒを分割線ＤＬと平行な方向に走
査しながら繰り返しレーザ光を照射して、第一分割領域
Ｄ１に含まれる半導体薄膜２を結晶化する。この第一照
射工程で結晶化された半導体薄膜２の部分が（ｂ）に模
式的に示されている。続いて第二照射工程を行ない、第
二分割領域Ｄ２に対して照射領域Ｒを分割線ＤＬと平行
な方向に走査しながら繰り返しレーザ光を照射して第二
分割領域Ｄ２に含まれる半導体薄膜２を結晶化する。こ
の第二照射工程で結晶化された半導体薄膜２の部分が
（ｃ）に模式的に示されている。ここで、第一分割領域
Ｄ１に照射されたレーザ光の照射領域Ｒと第二分割領域
Ｄ２に照射されたレーザ光の照射領域Ｒは互いに端部で
重なり合っている。（ｃ）では、重なり部Ｗをハッチン
グで示してある。一方、ハッチングが付されていない部
分は非重なり部Ｖである。隣り合う分割領域Ｄ１，Ｄ２
に跨がる重なり部Ｗは照射領域Ｒの位置誤差を吸収する
為に設けられている。本発明の特徴事項として、（ｄ）
に示す様に、照射領域Ｒ内で重なりが生じる端部の少く
とも片方は、分割線ＤＬと平行な幅寸法ＷＸが、重なり
の生じない部分の幅寸法ＶＸに比べ８０％以下に調整さ
れている。これにより、重なり部Ｗと非重なり部Ｖの間
のレーザ光強度を相対的に調節している。あるいは
（ｅ）に示す様に、照射領域Ｒ内で重なりの生じる端部
の少くとも片側におけるレーザ光エネルギー密度ＥＷ
を、重なりの生じない部分のレーザ光エネルギー密度Ｅ
Ｖに比べ９５％以下に制御してもよい。これでも、重な
り部Ｗと非重なり部Ｖとの間のレーザ光強度を相対的に
調節可能である。
の形態を詳細に説明する。図１は、本発明に係る半導体
薄膜の結晶化方法の一例を表わした模式図である。予め
基板１に成膜された半導体薄膜２にレーザ光を照射して
結晶化を行なう為、基板のサイズに合わせた準備工程を
行なう。具体的には（ａ）に示す様に、基板１の表面を
分割線ＤＬに沿って区画し少くとも第一分割領域Ｄ１及
び第二分割領域Ｄ２を規定する。尚、基板１のサイズが
更に大きい場合には第三分割領域、第四分割領域・・・
を設ける。一方、レーザ光を整形して少くとも各分割領
域Ｄを部分的に照射できる様にレーザ光の照射領域Ｒを
調整する。ここで第一照射工程を行ない、第一分割領域
Ｄ１に対して照射領域Ｒを分割線ＤＬと平行な方向に走
査しながら繰り返しレーザ光を照射して、第一分割領域
Ｄ１に含まれる半導体薄膜２を結晶化する。この第一照
射工程で結晶化された半導体薄膜２の部分が（ｂ）に模
式的に示されている。続いて第二照射工程を行ない、第
二分割領域Ｄ２に対して照射領域Ｒを分割線ＤＬと平行
な方向に走査しながら繰り返しレーザ光を照射して第二
分割領域Ｄ２に含まれる半導体薄膜２を結晶化する。こ
の第二照射工程で結晶化された半導体薄膜２の部分が
（ｃ）に模式的に示されている。ここで、第一分割領域
Ｄ１に照射されたレーザ光の照射領域Ｒと第二分割領域
Ｄ２に照射されたレーザ光の照射領域Ｒは互いに端部で
重なり合っている。（ｃ）では、重なり部Ｗをハッチン
グで示してある。一方、ハッチングが付されていない部
分は非重なり部Ｖである。隣り合う分割領域Ｄ１，Ｄ２
に跨がる重なり部Ｗは照射領域Ｒの位置誤差を吸収する
為に設けられている。本発明の特徴事項として、（ｄ）
に示す様に、照射領域Ｒ内で重なりが生じる端部の少く
とも片方は、分割線ＤＬと平行な幅寸法ＷＸが、重なり
の生じない部分の幅寸法ＶＸに比べ８０％以下に調整さ
れている。これにより、重なり部Ｗと非重なり部Ｖの間
のレーザ光強度を相対的に調節している。あるいは
（ｅ）に示す様に、照射領域Ｒ内で重なりの生じる端部
の少くとも片側におけるレーザ光エネルギー密度ＥＷ
を、重なりの生じない部分のレーザ光エネルギー密度Ｅ
Ｖに比べ９５％以下に制御してもよい。これでも、重な
り部Ｗと非重なり部Ｖとの間のレーザ光強度を相対的に
調節可能である。
【００１４】図１に示した実施形態では、レーザ光の照
射領域Ｒを分割線ＤＬに直交する方向（Ｙ方向、長軸）
に沿った長尺形状に形成している。この場合、第一照射
工程では、（ａ）に示す様に第一分割領域Ｄ１に対して
分割線ＤＬと平行な方向（Ｘ方向、短軸）に沿って照射
領域Ｒを走査しながらレーザ光を繰り返し照射してい
る。又第二照射工程では（ｂ）に示す様に、第二分割領
域Ｄ２に対して同じく分割線ＤＬと平行な方向に沿って
照射領域Ｒを走査しながらレーザ光を繰り返し照射（オ
ーバーラップ照射）している。この結果、（ｃ）に示す
様に、第一分割領域Ｄ１に照射されたレーザ光の照射領
域Ｒと第二分割領域Ｄ２に照射されたレーザ光の照射領
域Ｒは長尺形状の端部で重なり合っていることになる。
尚、上述したオーバーラップ照射では、長尺ビームを短
軸方向（Ｘ方向）にオーバーラップさせる様に送りピッ
チを決めて走査している。短軸方向のビーム幅ＶＸに対
してどの位オーバーラップを掛けるかを示すのがオーバ
ーラップ率ＯＬであり、ＯＬ＝（短軸ビーム幅−短軸送
りピッチ）／短軸ビーム幅×１００％で表わされる。例
えば、ＯＬ＝９０％の場合、前の照射領域Ｒに対してそ
の次の照射領域Ｒは９０％重なっており、照射を１０回
繰り返すことで、照射領域Ｒはその短軸幅分だけ移動す
ることになる。
射領域Ｒを分割線ＤＬに直交する方向（Ｙ方向、長軸）
に沿った長尺形状に形成している。この場合、第一照射
工程では、（ａ）に示す様に第一分割領域Ｄ１に対して
分割線ＤＬと平行な方向（Ｘ方向、短軸）に沿って照射
領域Ｒを走査しながらレーザ光を繰り返し照射してい
る。又第二照射工程では（ｂ）に示す様に、第二分割領
域Ｄ２に対して同じく分割線ＤＬと平行な方向に沿って
照射領域Ｒを走査しながらレーザ光を繰り返し照射（オ
ーバーラップ照射）している。この結果、（ｃ）に示す
様に、第一分割領域Ｄ１に照射されたレーザ光の照射領
域Ｒと第二分割領域Ｄ２に照射されたレーザ光の照射領
域Ｒは長尺形状の端部で重なり合っていることになる。
尚、上述したオーバーラップ照射では、長尺ビームを短
軸方向（Ｘ方向）にオーバーラップさせる様に送りピッ
チを決めて走査している。短軸方向のビーム幅ＶＸに対
してどの位オーバーラップを掛けるかを示すのがオーバ
ーラップ率ＯＬであり、ＯＬ＝（短軸ビーム幅−短軸送
りピッチ）／短軸ビーム幅×１００％で表わされる。例
えば、ＯＬ＝９０％の場合、前の照射領域Ｒに対してそ
の次の照射領域Ｒは９０％重なっており、照射を１０回
繰り返すことで、照射領域Ｒはその短軸幅分だけ移動す
ることになる。
【００１５】図２は本発明に係るレーザ照射装置を示す
模式的なブロック図の一例である。図示する様に、本レ
ーザ照射装置は、レーザ発振器５１にて発振したレーザ
光５０をアッテネータ５２を用いて適当なエネルギー強
度に調節する。勿論、アッテネータ５２を使用せずレー
ザ発振器５１の出射強度を変えることによって、適当な
エネルギー強度に調整してもよい。ホモジナイザなどを
含む光学系５３により、レーザ光５０は例えば長尺形状
に整形され、且つ均一化される。この時、重ね合わせ部
の短軸幅が最大短軸幅の８０％以下となる様に整形す
る。あるいは、重ね合わせ部のエネルギー密度が非重ね
合わせ部のエネルギー密度の９５％以下となる様に調整
してもよい。場合によっては、その両方を同時に満たす
様に整形してもよい。チャンバ５４の中のＸＹステージ
５５上に置かれた絶縁基板１にレーザ光５０を照射す
る。尚、絶縁基板１の上には予め処理対象となる半導体
薄膜２が成膜されている。チャンバ５４内は、窒素雰囲
気、大気雰囲気、その他のガス雰囲気、あるいはドライ
ポンプなどにより作られた真空雰囲気となっている。場
合によっては、チャンバ５４を用いずＸＹステージ５５
のみで大気雰囲気下結晶化アニールを行なってもよい。
絶縁基板１の上に例えば非晶質シリコンからなる半導体
薄膜２を適当な方法で成膜しておくと、レーザ光５０の
照射により、非晶質シリコンは多結晶シリコンに転換さ
れる。
模式的なブロック図の一例である。図示する様に、本レ
ーザ照射装置は、レーザ発振器５１にて発振したレーザ
光５０をアッテネータ５２を用いて適当なエネルギー強
度に調節する。勿論、アッテネータ５２を使用せずレー
ザ発振器５１の出射強度を変えることによって、適当な
エネルギー強度に調整してもよい。ホモジナイザなどを
含む光学系５３により、レーザ光５０は例えば長尺形状
に整形され、且つ均一化される。この時、重ね合わせ部
の短軸幅が最大短軸幅の８０％以下となる様に整形す
る。あるいは、重ね合わせ部のエネルギー密度が非重ね
合わせ部のエネルギー密度の９５％以下となる様に調整
してもよい。場合によっては、その両方を同時に満たす
様に整形してもよい。チャンバ５４の中のＸＹステージ
５５上に置かれた絶縁基板１にレーザ光５０を照射す
る。尚、絶縁基板１の上には予め処理対象となる半導体
薄膜２が成膜されている。チャンバ５４内は、窒素雰囲
気、大気雰囲気、その他のガス雰囲気、あるいはドライ
ポンプなどにより作られた真空雰囲気となっている。場
合によっては、チャンバ５４を用いずＸＹステージ５５
のみで大気雰囲気下結晶化アニールを行なってもよい。
絶縁基板１の上に例えば非晶質シリコンからなる半導体
薄膜２を適当な方法で成膜しておくと、レーザ光５０の
照射により、非晶質シリコンは多結晶シリコンに転換さ
れる。
【００１６】ここで図３を参照して、長尺ビームの短軸
幅ＶＸの測定方法を二通り説明する。第一の方法では、
図２に示したレーザ照射装置で絶縁基板１の直前に全反
射ミラーを置き、長尺ビームを切り出す。この長尺ビー
ムをＣＣＤビームプロファイラーに取り込む。ＣＣＤビ
ームプロファイラーを長尺ビームの長軸方向にスキャン
することにより、全てのビームプロファイルを取り込む
ことができる。取り込まれたビームプロファイルは画像
処理を施すことにより短軸幅ＶＸを測定することが可能
である。（ａ）にＣＣＤビームプロファイラーで作成さ
れた長尺ビームのプロファイルを示す。ここで短軸幅Ｖ
Ｘは（ａ）のプロファイルをＸ−Ｘ面で切り取った際の
断面上で、（ｂ）に示す様に半値幅で定義される。この
短軸幅ＶＸはＸ−Ｘ切断面の位置によりある程度ばらつ
く。ここでは、ばらつきの範囲で最大の値を短軸幅ＶＸ
と定義している。第二の測定方法では、図２に示したレ
ーザ照射装置で実際に非晶質シリコンを局部的に多結晶
シリコンに転換し、両者の透過率の違いを利用して光学
顕微鏡などで観察し、（ｃ）の様に実際の観察像から短
軸幅ＶＸを測定する。これら二つの測定方法で求まった
短軸幅ＶＸの絶対値は完全に一致することはないが、本
発明ではそれぞれの方法で測定された最大短軸幅からの
パーセンテージで重ね合わせ部における短軸幅ＷＸの値
を規定しており、測定方法の違い自体は問題とならな
い。
幅ＶＸの測定方法を二通り説明する。第一の方法では、
図２に示したレーザ照射装置で絶縁基板１の直前に全反
射ミラーを置き、長尺ビームを切り出す。この長尺ビー
ムをＣＣＤビームプロファイラーに取り込む。ＣＣＤビ
ームプロファイラーを長尺ビームの長軸方向にスキャン
することにより、全てのビームプロファイルを取り込む
ことができる。取り込まれたビームプロファイルは画像
処理を施すことにより短軸幅ＶＸを測定することが可能
である。（ａ）にＣＣＤビームプロファイラーで作成さ
れた長尺ビームのプロファイルを示す。ここで短軸幅Ｖ
Ｘは（ａ）のプロファイルをＸ−Ｘ面で切り取った際の
断面上で、（ｂ）に示す様に半値幅で定義される。この
短軸幅ＶＸはＸ−Ｘ切断面の位置によりある程度ばらつ
く。ここでは、ばらつきの範囲で最大の値を短軸幅ＶＸ
と定義している。第二の測定方法では、図２に示したレ
ーザ照射装置で実際に非晶質シリコンを局部的に多結晶
シリコンに転換し、両者の透過率の違いを利用して光学
顕微鏡などで観察し、（ｃ）の様に実際の観察像から短
軸幅ＶＸを測定する。これら二つの測定方法で求まった
短軸幅ＶＸの絶対値は完全に一致することはないが、本
発明ではそれぞれの方法で測定された最大短軸幅からの
パーセンテージで重ね合わせ部における短軸幅ＷＸの値
を規定しており、測定方法の違い自体は問題とならな
い。
【００１７】尚、エネルギー密度の測定方法について
は、短軸幅測定用のＣＣＤビームプロファイラーを取り
付けた位置に、エネルギーメーターを取り付けると、ビ
ームのエネルギーを直接測定可能である。ＣＣＤビーム
プロファイラーと同様に長軸方向に走査することによ
り、各々のビーム位置でのエネルギー密度を測定でき
る。
は、短軸幅測定用のＣＣＤビームプロファイラーを取り
付けた位置に、エネルギーメーターを取り付けると、ビ
ームのエネルギーを直接測定可能である。ＣＣＤビーム
プロファイラーと同様に長軸方向に走査することによ
り、各々のビーム位置でのエネルギー密度を測定でき
る。
【００１８】次に、図４、図５及び図６を参照して、重
ね合わせ部のエネルギー密度を非重ね合わせ部のエネル
ギー密度の９５％以下に設定すると、重ね合わせ部の結
晶性が改善される理由を説明する。まず図４を参照し
て、オーバーラップ率ＯＬが結晶性に与える影響を説明
する。図４のグラフは、横軸に照射エネルギー密度を取
り、縦軸に結晶性を取ってある。この結晶性はレーザア
ニールにより得られた結晶粒の均一性及びサイズを定量
化したものであり、グラフでは任意メモリで表わしてい
る。グラフ中Ｃ８０はＯＬ＝８０％でオーバーラップ照
射した時の結晶性を表わし、Ｃ９０はＯＬ＝９０％での
結晶性を表わし、Ｃ９５はＯＬ＝９５％における結晶性
を表わしている。ＯＬ＝８０％では、照射エネルギー密
度を３８０ｍＪ／ｃｍ2 に設定することで最良の結晶性
が得られる。ＯＬ＝９０％では最適な照射エネルギー密
度は３７０ｍＪ／ｃｍ2 程度となり、ＯＬ＝９５％で
は、最適照射エネルギー密度は３６０ｍＪ／ｃｍ2 程度
である。この様に、オーバーラップ率ＯＬを８０％から
９０％更に９５％と上げることによって、最適照射エネ
ルギー密度は低下していく。逆に言うと、オーバーラッ
プ率を下げると、良好な結晶性を得る為に高い照射エネ
ルギー密度が必要となる。つまり、図４のグラフではオ
ーバーラップ率を下げると、最適照射エネルギー密度が
右側にシフトする。
ね合わせ部のエネルギー密度を非重ね合わせ部のエネル
ギー密度の９５％以下に設定すると、重ね合わせ部の結
晶性が改善される理由を説明する。まず図４を参照し
て、オーバーラップ率ＯＬが結晶性に与える影響を説明
する。図４のグラフは、横軸に照射エネルギー密度を取
り、縦軸に結晶性を取ってある。この結晶性はレーザア
ニールにより得られた結晶粒の均一性及びサイズを定量
化したものであり、グラフでは任意メモリで表わしてい
る。グラフ中Ｃ８０はＯＬ＝８０％でオーバーラップ照
射した時の結晶性を表わし、Ｃ９０はＯＬ＝９０％での
結晶性を表わし、Ｃ９５はＯＬ＝９５％における結晶性
を表わしている。ＯＬ＝８０％では、照射エネルギー密
度を３８０ｍＪ／ｃｍ2 に設定することで最良の結晶性
が得られる。ＯＬ＝９０％では最適な照射エネルギー密
度は３７０ｍＪ／ｃｍ2 程度となり、ＯＬ＝９５％で
は、最適照射エネルギー密度は３６０ｍＪ／ｃｍ2 程度
である。この様に、オーバーラップ率ＯＬを８０％から
９０％更に９５％と上げることによって、最適照射エネ
ルギー密度は低下していく。逆に言うと、オーバーラッ
プ率を下げると、良好な結晶性を得る為に高い照射エネ
ルギー密度が必要となる。つまり、図４のグラフではオ
ーバーラップ率を下げると、最適照射エネルギー密度が
右側にシフトする。
【００１９】次に、重ね合わせ部の短軸幅を特に工夫し
てない従来の照射方法を用いた場合の重ね合わせ部と非
重ね合わせ部の結晶性の違いを図５のグラフに示す。グ
ラフ中ＣＷが重ね合わせ部の結晶性を表わし、ＣＶが非
重ね合わせ部の結晶性を表わしている。尚、このグラフ
で得られたデータはＯＬ＝９５％とした場合の結晶性で
ある。従って、図４のＣ９５と図５のＣＶは一致してお
り、最適な照射エネルギー密度が３６０ｍＪ／ｃｍ2 で
ある。一方、ＯＬ＝９５％とした場合、重ね合わせ部Ｃ
Ｗにおける最適な照射エネルギー密度は３５０ｍＪ／ｃ
ｍ2 である。換言すると、重ね合わせにより最適照射エ
ネルギー密度は左側にシフトする。ここで、非重ね合わ
せ部の結晶性を重視して照射エネルギー密度を設定する
と、重ね合わせ部の結晶性は低下してしまう。これが、
従来重ね合わせ部の結晶性が劣化し画像欠陥を引き起こ
していた原因である。 そこで、本発明では、重ね合わ
せ部のエネルギー密度を非重ね合わせ部のエネルギー密
度の９５％以下に下げた光学系を用いてレーザアニール
を行なっている。その結果としての重ね合わせ部と非重
ね合わせ部の結晶性の違いを図６に示しす。グラフから
明らかな様に、重ね合わせ部と非重ね合わせ部がほぼ同
じピークを示している。これは、エネルギー密度を下げ
ることによって結晶性を下げる要素（右にシフト）と、
重ね合わせることによって左にシフトする要素が丁度打
ち消し合ったことによるものと考えられる。換言する
と、重ね合わせ部では非重ね合わせ部に比べエネルギー
照射回数が二倍となるので、このままではエネルギーが
過剰になってしまう。そこで、本発明では重ね合わせ部
のエネルギー密度よりも非重ね合わせ部のエネルギー密
度を低くすることで、両者の間のバランスを取ってい
る。ところで、通常の照射条件は例えば３５０ｍＪ／ｃ
ｍ2 程度である。この時、その９５％のエネルギーは約
３３０ｍＪ／ｃｍ2 となる。つまり、重ね合わせ部と非
重ね合わせ部のエネルギー密度の違いは２０ｍＪ／ｃｍ
2 となる。もし、これ以下のエネルギー密度の差しかな
いと、本発明の効果を期待できなくなってしまう。
てない従来の照射方法を用いた場合の重ね合わせ部と非
重ね合わせ部の結晶性の違いを図５のグラフに示す。グ
ラフ中ＣＷが重ね合わせ部の結晶性を表わし、ＣＶが非
重ね合わせ部の結晶性を表わしている。尚、このグラフ
で得られたデータはＯＬ＝９５％とした場合の結晶性で
ある。従って、図４のＣ９５と図５のＣＶは一致してお
り、最適な照射エネルギー密度が３６０ｍＪ／ｃｍ2 で
ある。一方、ＯＬ＝９５％とした場合、重ね合わせ部Ｃ
Ｗにおける最適な照射エネルギー密度は３５０ｍＪ／ｃ
ｍ2 である。換言すると、重ね合わせにより最適照射エ
ネルギー密度は左側にシフトする。ここで、非重ね合わ
せ部の結晶性を重視して照射エネルギー密度を設定する
と、重ね合わせ部の結晶性は低下してしまう。これが、
従来重ね合わせ部の結晶性が劣化し画像欠陥を引き起こ
していた原因である。 そこで、本発明では、重ね合わ
せ部のエネルギー密度を非重ね合わせ部のエネルギー密
度の９５％以下に下げた光学系を用いてレーザアニール
を行なっている。その結果としての重ね合わせ部と非重
ね合わせ部の結晶性の違いを図６に示しす。グラフから
明らかな様に、重ね合わせ部と非重ね合わせ部がほぼ同
じピークを示している。これは、エネルギー密度を下げ
ることによって結晶性を下げる要素（右にシフト）と、
重ね合わせることによって左にシフトする要素が丁度打
ち消し合ったことによるものと考えられる。換言する
と、重ね合わせ部では非重ね合わせ部に比べエネルギー
照射回数が二倍となるので、このままではエネルギーが
過剰になってしまう。そこで、本発明では重ね合わせ部
のエネルギー密度よりも非重ね合わせ部のエネルギー密
度を低くすることで、両者の間のバランスを取ってい
る。ところで、通常の照射条件は例えば３５０ｍＪ／ｃ
ｍ2 程度である。この時、その９５％のエネルギーは約
３３０ｍＪ／ｃｍ2 となる。つまり、重ね合わせ部と非
重ね合わせ部のエネルギー密度の違いは２０ｍＪ／ｃｍ
2 となる。もし、これ以下のエネルギー密度の差しかな
いと、本発明の効果を期待できなくなってしまう。
【００２０】重ね合わせ部の短軸幅をその最大値の８０
％以下に設定した場合における、重ね合わせ部と非重ね
合わせ部の結晶性の違いも、図６のグラフと同様に、重
ね合わせ部と非重ね合わせ部がほぼ同じピークを示す。
これは、重ね合わせることにより、左へシフトする要素
と、重ね合わせ部の短軸幅を短くしたことによってこの
部分のオーバーラップ率が実効的に低下し右にシフトす
る要素とが、丁度打ち消し合ったことによるものと考え
られる。ところで、通常の照射条件では短軸幅は５００
μｍ程度で、９５％のオーバーラップを掛ける。これは
２５μｍの送りピッチを意味する。この時、重ね合わせ
部の短軸幅をその最大値（ここでは５００μｍ）の８０
％とすると、４００μｍになる。この部分のオーバーラ
ップ率を計算すると約９４％になる。つまり、重ね合わ
せ部の短軸幅はその最大値の８０％以下にしないと、オ
ーバーラップ率に与える影響はほとんど無くなり、本発
明の効果は期待できなくなってしまう。尚、長尺ビーム
の場合、重ね合わせ部は長軸方向両端に現れる。本発明
では、この両端の短軸幅を最大値の８０％以下に設定す
るか、あるいは両端部のエネルギー密度を９５％以下に
設定している。しかし、片側の端部のみでも同様の効果
が期待できることは明らかである。
％以下に設定した場合における、重ね合わせ部と非重ね
合わせ部の結晶性の違いも、図６のグラフと同様に、重
ね合わせ部と非重ね合わせ部がほぼ同じピークを示す。
これは、重ね合わせることにより、左へシフトする要素
と、重ね合わせ部の短軸幅を短くしたことによってこの
部分のオーバーラップ率が実効的に低下し右にシフトす
る要素とが、丁度打ち消し合ったことによるものと考え
られる。ところで、通常の照射条件では短軸幅は５００
μｍ程度で、９５％のオーバーラップを掛ける。これは
２５μｍの送りピッチを意味する。この時、重ね合わせ
部の短軸幅をその最大値（ここでは５００μｍ）の８０
％とすると、４００μｍになる。この部分のオーバーラ
ップ率を計算すると約９４％になる。つまり、重ね合わ
せ部の短軸幅はその最大値の８０％以下にしないと、オ
ーバーラップ率に与える影響はほとんど無くなり、本発
明の効果は期待できなくなってしまう。尚、長尺ビーム
の場合、重ね合わせ部は長軸方向両端に現れる。本発明
では、この両端の短軸幅を最大値の８０％以下に設定す
るか、あるいは両端部のエネルギー密度を９５％以下に
設定している。しかし、片側の端部のみでも同様の効果
が期待できることは明らかである。
【００２１】図７は、長尺ビームの端部における短軸幅
を８０％以下に調整する為の具体的な手段の一例を表わ
している。図２に示したレーザ照射装置においては、ホ
モジナイザなどの光学系５３を用いて整形するが、それ
でも短軸プロファイルは（ａ）の様に、両側にある程度
のテールを引いている。端部においてこれ以上の急峻な
プロファイルが必要な場合は物理的なスリット５３５を
使う。これによる効果を（ｂ）に示す。この様にスリッ
ト５３５を使うことで所望の短軸幅ＷＸを得ることがで
きる。この様にして長尺ビームの少くとも片方の端部に
スリット５３５を適用することで、（ｃ）に示す様に、
重ね合わせ部Ｗにおける短軸幅ＷＸを非重ね合わせ部Ｖ
における最大短軸幅ＶＸの８０％以下とすることが可能
である。
を８０％以下に調整する為の具体的な手段の一例を表わ
している。図２に示したレーザ照射装置においては、ホ
モジナイザなどの光学系５３を用いて整形するが、それ
でも短軸プロファイルは（ａ）の様に、両側にある程度
のテールを引いている。端部においてこれ以上の急峻な
プロファイルが必要な場合は物理的なスリット５３５を
使う。これによる効果を（ｂ）に示す。この様にスリッ
ト５３５を使うことで所望の短軸幅ＷＸを得ることがで
きる。この様にして長尺ビームの少くとも片方の端部に
スリット５３５を適用することで、（ｃ）に示す様に、
重ね合わせ部Ｗにおける短軸幅ＷＸを非重ね合わせ部Ｖ
における最大短軸幅ＶＸの８０％以下とすることが可能
である。
【００２２】図８は、長尺ビームの端部におけるエネル
ギー密度を９５％以下に制御する為の具体的な手段の一
例を表わしている。図８は、図２に示したレーザ照射装
置のホモジナイザ等光学系５３の一部を拡大図示したも
のである。ホモジナイザは第一のフライアイレンズ５３
１、第二のフライアイレンズ５３２及び集光レンズ５３
３を用いて、長尺ビームの均一化を図っている。ここで
第二のフライアイレンズ５３２を第一のフライアイレン
ズ５３１に対して矢印の様にずらすと、結像面における
重なりもずれ、結果として長軸方向の両端でエネルギー
密度の低いプロファイルが得られる。ずれ量を制御する
ことで、端部に対して最大値の９５％のエネルギー密度
を持たせることが可能である。ホモジナイザやその他の
光学系の調整によっては、長軸方向両端部の内片側のみ
のエネルギー密度を９５％以下とすることも可能であ
る。
ギー密度を９５％以下に制御する為の具体的な手段の一
例を表わしている。図８は、図２に示したレーザ照射装
置のホモジナイザ等光学系５３の一部を拡大図示したも
のである。ホモジナイザは第一のフライアイレンズ５３
１、第二のフライアイレンズ５３２及び集光レンズ５３
３を用いて、長尺ビームの均一化を図っている。ここで
第二のフライアイレンズ５３２を第一のフライアイレン
ズ５３１に対して矢印の様にずらすと、結像面における
重なりもずれ、結果として長軸方向の両端でエネルギー
密度の低いプロファイルが得られる。ずれ量を制御する
ことで、端部に対して最大値の９５％のエネルギー密度
を持たせることが可能である。ホモジナイザやその他の
光学系の調整によっては、長軸方向両端部の内片側のみ
のエネルギー密度を９５％以下とすることも可能であ
る。
【００２３】図９は、本発明に係る半導体薄膜の結晶化
方法の他の例を示す模式的な平面図である。本例では、
長尺状のレーザ光に代え、矩形の照射領域Ｒを有するレ
ーザ光を用いて、半導体薄膜の結晶化を行なっている。
本例でも、基板の表面を分割線ＤＬに沿って区画し少く
とも第一分割領域Ｄ１及び第二分割領域Ｄ２を規定する
一方、レーザ光を矩形に整形して少くとも各分割領域Ｄ
１，Ｄ２を部分的に照射できる様にレーザ光の照射領域
Ｒを調整している。第一分割領域Ｄ１に照射されたレー
ザ光の照射領域Ｒと第二分割領域Ｄ２に照射されるレー
ザ光の照射領域は互いに端部で重なり合っており、重な
りの生じる端部のレーザ光のエネルギー密度が、重なり
の生じない部分のレーザ光のエネルギー密度に比べ９５
％以下に制御されている。
方法の他の例を示す模式的な平面図である。本例では、
長尺状のレーザ光に代え、矩形の照射領域Ｒを有するレ
ーザ光を用いて、半導体薄膜の結晶化を行なっている。
本例でも、基板の表面を分割線ＤＬに沿って区画し少く
とも第一分割領域Ｄ１及び第二分割領域Ｄ２を規定する
一方、レーザ光を矩形に整形して少くとも各分割領域Ｄ
１，Ｄ２を部分的に照射できる様にレーザ光の照射領域
Ｒを調整している。第一分割領域Ｄ１に照射されたレー
ザ光の照射領域Ｒと第二分割領域Ｄ２に照射されるレー
ザ光の照射領域は互いに端部で重なり合っており、重な
りの生じる端部のレーザ光のエネルギー密度が、重なり
の生じない部分のレーザ光のエネルギー密度に比べ９５
％以下に制御されている。
【００２４】図１０は、本発明に係る半導体薄膜の結晶
化方法の別の実施例を表わしている。本例では、基板１
はＤ１乃至Ｄ６まで６個の分割領域に区画されている。
一方、照射領域Ｒはほぼ各分割領域Ｄに対応した寸法を
有しており、先の例の様なオーバーラップ照射ではな
く、一括照射で個々の分割領域Ｄに含まれる半導体薄膜
を一度に結晶化できる。例えば、第一分割領域Ｄ１に対
してレーザ光を照射して第一分割領域Ｄ１に含まれる半
導体薄膜を結晶化する第一照射工程を行ない、次に第二
分割領域Ｄ２に対してレーザ光を一括照射して第二分割
領域Ｄ２に含まれる半導体薄膜を結晶化する第二照射工
程を行なう。第一分割領域Ｄ１に照射されたレーザ光の
照射領域Ｒと第二分割領域Ｄ２に照射されたレーザ光の
照射領域Ｒは互いに端部で重なり合っており、重なりの
生じる端部Ｗのレーザ光のエネルギー密度が重なりの生
じない中央部分Ｖのレーザ光のエネルギー密度に比べ９
５％以下に制御されている。
化方法の別の実施例を表わしている。本例では、基板１
はＤ１乃至Ｄ６まで６個の分割領域に区画されている。
一方、照射領域Ｒはほぼ各分割領域Ｄに対応した寸法を
有しており、先の例の様なオーバーラップ照射ではな
く、一括照射で個々の分割領域Ｄに含まれる半導体薄膜
を一度に結晶化できる。例えば、第一分割領域Ｄ１に対
してレーザ光を照射して第一分割領域Ｄ１に含まれる半
導体薄膜を結晶化する第一照射工程を行ない、次に第二
分割領域Ｄ２に対してレーザ光を一括照射して第二分割
領域Ｄ２に含まれる半導体薄膜を結晶化する第二照射工
程を行なう。第一分割領域Ｄ１に照射されたレーザ光の
照射領域Ｒと第二分割領域Ｄ２に照射されたレーザ光の
照射領域Ｒは互いに端部で重なり合っており、重なりの
生じる端部Ｗのレーザ光のエネルギー密度が重なりの生
じない中央部分Ｖのレーザ光のエネルギー密度に比べ９
５％以下に制御されている。
【００２５】図１１は、本発明に係る薄膜トランジスタ
の製造方法の一例を示す工程図である。これは、ボトム
ゲート構造の薄膜トランジスタの製造方法を示す。まず
（ａ）に示すように、ガラス等からなる絶縁基板１の上
にＡｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ，Ｃｕまたはこれらの合
金を１００乃至２００ｎｍの厚みで形成し、パタニング
してゲート電極５に加工する。
の製造方法の一例を示す工程図である。これは、ボトム
ゲート構造の薄膜トランジスタの製造方法を示す。まず
（ａ）に示すように、ガラス等からなる絶縁基板１の上
にＡｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ，Ｃｕまたはこれらの合
金を１００乃至２００ｎｍの厚みで形成し、パタニング
してゲート電極５に加工する。
【００２６】次いで（ｂ）に示すように、ゲート電極５
の上にゲート絶縁膜を形成する。本例では、ゲート絶縁
膜はゲート窒化膜３（ＳｉＮx ）／ゲート酸化膜４（Ｓ
ｉＯ 2 ）の二層構造を用いた。ゲート窒化膜３はＳｉＨ
4 ガスとＮＨ3 ガスの混合物を原料気体として用い、プ
ラズマＣＶＤ法（ＰＣＶＤ法）で成膜した。尚、プラズ
マＣＶＤに変えて常圧ＣＶＤ、減圧ＣＶＤを用いてもよ
い。本実施例では、ゲート窒化膜３を５０ｎｍの厚みで
堆積した。ゲート窒化膜３の成膜に連続してゲート酸化
膜４を約２００ｎｍの厚みで成膜する。さらにゲート酸
化膜４の上に連続的に非晶質シリコンからなる半導体薄
膜２を約３０乃至８０ｎｍの厚みで成膜した。二層構造
のゲート絶縁膜と非晶質半導体薄膜２は成膜チャンバの
真空系を破らず連続成膜した。以上の成膜でプラズマＣ
ＶＤ法を用いた場合には、４００乃至４５０℃の温度で
窒素雰囲気中１時間程度加熱処理を行い、非晶質半導体
薄膜２に含有されていた水素を放出する。いわゆる脱水
素アニールを行なう。次いでレーザ光５０を照射し、非
晶質半導体薄膜２を結晶化する。レーザ光５０としては
エキシマレーザビームを用いることができる。いわゆる
レーザアニールは６００℃以下のプロセス温度で半導体
薄膜を結晶化するための有力な手段である。本実施例で
は、パルス状に励起されたレーザ光５０を非晶質半導体
薄膜２に照射して結晶化を行なう。具体的には、基板１
の表面を領域分割して少なくとも第一及び第二の分割領
域を規定する一方、レーザ光５０を整形して少なくとも
各分割領域を部分的に照射できる様にレーザ光５０の照
射領域を調整する準備工程と、第一の分割領域に対して
一回以上レーザ光５０を照射して該第一の分割領域に含
まれる半導体薄膜２を結晶化する第一照射工程と、第二
の分割領域に対して一回以上レーザ光５０を照射して該
第二の分割領域に含まれる半導体薄膜２を結晶化する第
二照射工程とを行なう。この際、第一の分割領域に照射
されたレーザ光５０の照射領域と第二の分割領域に照射
されたレーザ光５０の照射領域は互いに端部で重なり合
っており、照射領域内で重なりの生じる端部の少なくと
も片側におけるレーザ光５０のエネルギー密度が、重な
りの生じない部分のレーザ光５０のエネルギー密度に比
べ９５％以下に制御されている。
の上にゲート絶縁膜を形成する。本例では、ゲート絶縁
膜はゲート窒化膜３（ＳｉＮx ）／ゲート酸化膜４（Ｓ
ｉＯ 2 ）の二層構造を用いた。ゲート窒化膜３はＳｉＨ
4 ガスとＮＨ3 ガスの混合物を原料気体として用い、プ
ラズマＣＶＤ法（ＰＣＶＤ法）で成膜した。尚、プラズ
マＣＶＤに変えて常圧ＣＶＤ、減圧ＣＶＤを用いてもよ
い。本実施例では、ゲート窒化膜３を５０ｎｍの厚みで
堆積した。ゲート窒化膜３の成膜に連続してゲート酸化
膜４を約２００ｎｍの厚みで成膜する。さらにゲート酸
化膜４の上に連続的に非晶質シリコンからなる半導体薄
膜２を約３０乃至８０ｎｍの厚みで成膜した。二層構造
のゲート絶縁膜と非晶質半導体薄膜２は成膜チャンバの
真空系を破らず連続成膜した。以上の成膜でプラズマＣ
ＶＤ法を用いた場合には、４００乃至４５０℃の温度で
窒素雰囲気中１時間程度加熱処理を行い、非晶質半導体
薄膜２に含有されていた水素を放出する。いわゆる脱水
素アニールを行なう。次いでレーザ光５０を照射し、非
晶質半導体薄膜２を結晶化する。レーザ光５０としては
エキシマレーザビームを用いることができる。いわゆる
レーザアニールは６００℃以下のプロセス温度で半導体
薄膜を結晶化するための有力な手段である。本実施例で
は、パルス状に励起されたレーザ光５０を非晶質半導体
薄膜２に照射して結晶化を行なう。具体的には、基板１
の表面を領域分割して少なくとも第一及び第二の分割領
域を規定する一方、レーザ光５０を整形して少なくとも
各分割領域を部分的に照射できる様にレーザ光５０の照
射領域を調整する準備工程と、第一の分割領域に対して
一回以上レーザ光５０を照射して該第一の分割領域に含
まれる半導体薄膜２を結晶化する第一照射工程と、第二
の分割領域に対して一回以上レーザ光５０を照射して該
第二の分割領域に含まれる半導体薄膜２を結晶化する第
二照射工程とを行なう。この際、第一の分割領域に照射
されたレーザ光５０の照射領域と第二の分割領域に照射
されたレーザ光５０の照射領域は互いに端部で重なり合
っており、照射領域内で重なりの生じる端部の少なくと
も片側におけるレーザ光５０のエネルギー密度が、重な
りの生じない部分のレーザ光５０のエネルギー密度に比
べ９５％以下に制御されている。
【００２７】（ｃ）に示すように、前工程で結晶化され
た多結晶半導体薄膜２の上に例えばプラズマＣＶＤ法で
ＳｉＯ2 を約１００ｎｍ乃至３００ｎｍの厚みで形成す
る。このＳｉＯ2 を所定の形状にパタニングしてストッ
パー膜１６に加工する。この場合、裏面露光技術を用い
てゲート電極５と整合するようにストッパー膜１６をパ
タニングしている。ストッパー膜１６の直下に位置する
多結晶半導体薄膜２の部分はチャネル領域Ｃｈとして保
護される。続いて、ストッパー膜１６をマスクとしてイ
オンドーピングにより不純物（たとえばＰ＋イオン）を
半導体薄膜２に注入し、ＬＤＤ領域を形成する。この時
のドーズ量は例えば６×１０12乃至５×１０13／ｃｍ2
である。さらにストッパー膜１６及びその両側のＬＤＤ
領域を被覆するようにフォトレジストをパタニング形成
したあと、これをマスクとして不純物（たとえばＰ＋イ
オン）を高濃度で注入し、ソース領域Ｓ及びドレイン領
域Ｄを形成する。不純物注入には、例えばイオンドーピ
ングを用いることができる。これは質量分離をかけるこ
となく電界加速で不純物を注入するものであり、本実施
例では１×１０15／ｃｍ2 程度のドーズ量で不純物を注
入し、ソース領域Ｓ及びドレイン領域Ｄを形成した。
尚、図示しないが、Ｐチャネルの薄膜トランジスタを形
成する場合には、Ｎチャネル型薄膜トランジスタの領域
をフォトレジストで被覆したあと、不純物をＰ＋イオン
からＢ＋イオンに切換えドーズ量１×１０15／ｃｍ2 程
度でイオンドーピングすればよい。
た多結晶半導体薄膜２の上に例えばプラズマＣＶＤ法で
ＳｉＯ2 を約１００ｎｍ乃至３００ｎｍの厚みで形成す
る。このＳｉＯ2 を所定の形状にパタニングしてストッ
パー膜１６に加工する。この場合、裏面露光技術を用い
てゲート電極５と整合するようにストッパー膜１６をパ
タニングしている。ストッパー膜１６の直下に位置する
多結晶半導体薄膜２の部分はチャネル領域Ｃｈとして保
護される。続いて、ストッパー膜１６をマスクとしてイ
オンドーピングにより不純物（たとえばＰ＋イオン）を
半導体薄膜２に注入し、ＬＤＤ領域を形成する。この時
のドーズ量は例えば６×１０12乃至５×１０13／ｃｍ2
である。さらにストッパー膜１６及びその両側のＬＤＤ
領域を被覆するようにフォトレジストをパタニング形成
したあと、これをマスクとして不純物（たとえばＰ＋イ
オン）を高濃度で注入し、ソース領域Ｓ及びドレイン領
域Ｄを形成する。不純物注入には、例えばイオンドーピ
ングを用いることができる。これは質量分離をかけるこ
となく電界加速で不純物を注入するものであり、本実施
例では１×１０15／ｃｍ2 程度のドーズ量で不純物を注
入し、ソース領域Ｓ及びドレイン領域Ｄを形成した。
尚、図示しないが、Ｐチャネルの薄膜トランジスタを形
成する場合には、Ｎチャネル型薄膜トランジスタの領域
をフォトレジストで被覆したあと、不純物をＰ＋イオン
からＢ＋イオンに切換えドーズ量１×１０15／ｃｍ2 程
度でイオンドーピングすればよい。
【００２８】このあと、多結晶半導体薄膜２に注入され
た不純物を活性化する。尚ここでも、エキシマレーザ光
源を用いたレーザ活性化アニールが行なわれる。即ち、
エキシマレーザのパルスを走査しながらガラス基板１に
照射して、多結晶半導体薄膜２に注入されていた不純物
を活性化する。
た不純物を活性化する。尚ここでも、エキシマレーザ光
源を用いたレーザ活性化アニールが行なわれる。即ち、
エキシマレーザのパルスを走査しながらガラス基板１に
照射して、多結晶半導体薄膜２に注入されていた不純物
を活性化する。
【００２９】最後に（ｄ）に示すように、ＳｉＯ2 を約
２００ｎｍの厚みで成膜し、層間絶縁膜６とする。層間
絶縁膜６の形成後、ＳｉＮx をプラズマＣＶＤ法で約２
００乃至４００ｎｍ成膜し、パシベーション膜（キャッ
プ膜）８とする。この段階で窒素ガス又はフォーミング
ガス中又は真空中雰囲気下で３５０℃程度の加熱処理を
１時間行い、層間絶縁膜６に含まれる水素原子を半導体
薄膜２中に拡散させる。この後、コンタクトホールを開
口し、Ｍｏ，Ａｌなどを２００乃至４００ｎｍの厚みで
スパッタした後、所定の形状にパタニングして配線電極
７に加工する。さらに、アクリル樹脂などからなる平坦
化層１０を１μｍ程度の厚みで塗布したあと、コンタク
トホールを開口する。平坦化層１０の上にＩＴＯやＩＸ
Ｏ等からなる透明導電膜をスパッタした後、所定の形状
にパタニングして画素電極１１に加工する。
２００ｎｍの厚みで成膜し、層間絶縁膜６とする。層間
絶縁膜６の形成後、ＳｉＮx をプラズマＣＶＤ法で約２
００乃至４００ｎｍ成膜し、パシベーション膜（キャッ
プ膜）８とする。この段階で窒素ガス又はフォーミング
ガス中又は真空中雰囲気下で３５０℃程度の加熱処理を
１時間行い、層間絶縁膜６に含まれる水素原子を半導体
薄膜２中に拡散させる。この後、コンタクトホールを開
口し、Ｍｏ，Ａｌなどを２００乃至４００ｎｍの厚みで
スパッタした後、所定の形状にパタニングして配線電極
７に加工する。さらに、アクリル樹脂などからなる平坦
化層１０を１μｍ程度の厚みで塗布したあと、コンタク
トホールを開口する。平坦化層１０の上にＩＴＯやＩＸ
Ｏ等からなる透明導電膜をスパッタした後、所定の形状
にパタニングして画素電極１１に加工する。
【００３０】図１２を参照して、本発明に係る薄膜トラ
ンジスタの他の例を説明する。まず（ａ）に示す様に、
絶縁基板１の上にバッファ層となる二層の下地膜１６
ａ，１６ｂをプラズマＣＶＤ法により連続成膜する。一
層目の下地膜１６ａはＳｉＮxからなり、その膜厚は１
００乃至２００ｎｍである。又、二層目の下地膜１６ｂ
はＳｉＯ2 からなり、その膜厚は同じく１００ｎｍ乃至
２００ｎｍである。このＳｉＯ2 からなる下地膜１６ｂ
の上に減圧化学気相成長法（ＬＰ−ＣＶＤ法）で多結晶
シリコンからなる半導体薄膜２を４０乃至１００ｎｍの
厚みで成膜する。続いて、Ｓｉ＋イオンをイオンインプ
ランテーション装置などで電界加速して半導体薄膜２に
注入し、多結晶シリコンを非晶質化させる。尚、一旦多
結晶シリコンを成膜しこれを非晶質化する方法に代え
て、始めから絶縁基板１上に減圧化学気相成長法（ＬＰ
−ＣＶＤ法）又はプラズマＣＶＤ法あるいはスパッタ法
などにより、非晶質シリコンからなる半導体薄膜２を堆
積させてもよい。
ンジスタの他の例を説明する。まず（ａ）に示す様に、
絶縁基板１の上にバッファ層となる二層の下地膜１６
ａ，１６ｂをプラズマＣＶＤ法により連続成膜する。一
層目の下地膜１６ａはＳｉＮxからなり、その膜厚は１
００乃至２００ｎｍである。又、二層目の下地膜１６ｂ
はＳｉＯ2 からなり、その膜厚は同じく１００ｎｍ乃至
２００ｎｍである。このＳｉＯ2 からなる下地膜１６ｂ
の上に減圧化学気相成長法（ＬＰ−ＣＶＤ法）で多結晶
シリコンからなる半導体薄膜２を４０乃至１００ｎｍの
厚みで成膜する。続いて、Ｓｉ＋イオンをイオンインプ
ランテーション装置などで電界加速して半導体薄膜２に
注入し、多結晶シリコンを非晶質化させる。尚、一旦多
結晶シリコンを成膜しこれを非晶質化する方法に代え
て、始めから絶縁基板１上に減圧化学気相成長法（ＬＰ
−ＣＶＤ法）又はプラズマＣＶＤ法あるいはスパッタ法
などにより、非晶質シリコンからなる半導体薄膜２を堆
積させてもよい。
【００３１】この後、図２に示したレーザ照射装置を用
いて、半導体薄膜２にレーザ光５０を照射して結晶化を
行なう。具体的には、基板１の表面を分割線に沿って区
画し少なくとも第一及び第二の分割領域を規定する一
方、レーザ光５０を整形して少なくとも各分割領域を部
分的に照射できる様にレーザ光５０の照射領域を調整す
る準備工程と、第一の分割領域に対して照射領域を該分
割線と平行な方向に走査しながら繰り返しレーザ光５０
を照射して該第一の分割領域に含まれる半導体薄膜２を
結晶化する第一照射工程と、第二の分割領域に対して照
射領域を該分割線と平行な方向に走査しながら繰り返し
レーザ光５０を照射して該第二の分割領域に含まれる半
導体薄膜２を結晶化する第二照射工程とを行なう。この
際、第一の分割領域に照射されたレーザ光５０の照射領
域と第二の分割領域に照射されたレーザ光５０の照射領
域は互いに端部で重なり合っており、照射領域内で重な
りが生じる端部の少なくとも片方は、該分割線と平行な
幅寸法が、重なりの生じない部分の幅寸法に比べ８０％
以下に調整されている。
いて、半導体薄膜２にレーザ光５０を照射して結晶化を
行なう。具体的には、基板１の表面を分割線に沿って区
画し少なくとも第一及び第二の分割領域を規定する一
方、レーザ光５０を整形して少なくとも各分割領域を部
分的に照射できる様にレーザ光５０の照射領域を調整す
る準備工程と、第一の分割領域に対して照射領域を該分
割線と平行な方向に走査しながら繰り返しレーザ光５０
を照射して該第一の分割領域に含まれる半導体薄膜２を
結晶化する第一照射工程と、第二の分割領域に対して照
射領域を該分割線と平行な方向に走査しながら繰り返し
レーザ光５０を照射して該第二の分割領域に含まれる半
導体薄膜２を結晶化する第二照射工程とを行なう。この
際、第一の分割領域に照射されたレーザ光５０の照射領
域と第二の分割領域に照射されたレーザ光５０の照射領
域は互いに端部で重なり合っており、照射領域内で重な
りが生じる端部の少なくとも片方は、該分割線と平行な
幅寸法が、重なりの生じない部分の幅寸法に比べ８０％
以下に調整されている。
【００３２】続いて（ｂ）に示す様に結晶粒が大粒径化
された多結晶シリコンからなる半導体薄膜２をアイラン
ド状にパタニングする。この上に、プラズマＣＶＤ法、
常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、スパ
ッタ法などでＳｉＯ2 を５０乃至４００ｎｍ成長させ、
ゲート絶縁膜４とする。ここで必要ならば、Ｖｔｈイオ
ンインプランテーションを行ない、Ｂ＋イオンを例えば
ドーズ量０．５×１０ 12乃至４×１０12／ｃｍ2 程度で
半導体薄膜２に注入する。この場合の加速電圧は８０Ｋ
ｅＶ程度である。尚、このＶｔｈイオンインプランテー
ションはゲート絶縁膜４の成膜前に行なってもよい。次
いでゲート絶縁膜４の上にＡｌ，Ｔｉ，Ｍｏ，Ｗ，Ｔ
ａ，ドープト多結晶シリコンなど、あるいはこれらの合
金を２００乃至８００ｎｍの厚みで成膜し、所定の形状
にパタニングしてゲート電極５に加工する。次いでＰ＋
イオンを質量分離を用いたイオン注入法で半導体薄膜２
に注入し、ＬＤＤ領域を設ける。このイオン注入はゲー
ト電極５をマスクとして絶縁基板１の全面に対して行な
う。ドーズ量は６×１０12乃至５×１０13／ｃｍ2 であ
る。尚、ゲート電極５の直下に位置するチャネル領域Ｃ
ｈは保護されており、Ｖｔｈイオンインプランテーショ
ンで予め注入されたＢ＋イオンがそのまま保持されてい
る。ＬＤＤ領域に対するイオン注入後、ゲート電極５と
その周囲を被覆する様にレジストパタンを形成し、Ｐ＋
イオンを質量非分離型のイオンシャワードーピング法で
高濃度に注入し、ソース領域Ｓ及びドレイン領域Ｄを形
成する。この場合のドーズ量は例えば１×１０15／ｃｍ
2 程度である。尚、ソース領域Ｓ及びドレイン領域Ｄの
形成は質量分離型のイオン注入装置を用いてもよい。こ
の後、半導体薄膜２に注入されたドーパントの活性化処
理を行なう。この活性化処理はレーザアニールで行なう
ことができる。
された多結晶シリコンからなる半導体薄膜２をアイラン
ド状にパタニングする。この上に、プラズマＣＶＤ法、
常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、スパ
ッタ法などでＳｉＯ2 を５０乃至４００ｎｍ成長させ、
ゲート絶縁膜４とする。ここで必要ならば、Ｖｔｈイオ
ンインプランテーションを行ない、Ｂ＋イオンを例えば
ドーズ量０．５×１０ 12乃至４×１０12／ｃｍ2 程度で
半導体薄膜２に注入する。この場合の加速電圧は８０Ｋ
ｅＶ程度である。尚、このＶｔｈイオンインプランテー
ションはゲート絶縁膜４の成膜前に行なってもよい。次
いでゲート絶縁膜４の上にＡｌ，Ｔｉ，Ｍｏ，Ｗ，Ｔ
ａ，ドープト多結晶シリコンなど、あるいはこれらの合
金を２００乃至８００ｎｍの厚みで成膜し、所定の形状
にパタニングしてゲート電極５に加工する。次いでＰ＋
イオンを質量分離を用いたイオン注入法で半導体薄膜２
に注入し、ＬＤＤ領域を設ける。このイオン注入はゲー
ト電極５をマスクとして絶縁基板１の全面に対して行な
う。ドーズ量は６×１０12乃至５×１０13／ｃｍ2 であ
る。尚、ゲート電極５の直下に位置するチャネル領域Ｃ
ｈは保護されており、Ｖｔｈイオンインプランテーショ
ンで予め注入されたＢ＋イオンがそのまま保持されてい
る。ＬＤＤ領域に対するイオン注入後、ゲート電極５と
その周囲を被覆する様にレジストパタンを形成し、Ｐ＋
イオンを質量非分離型のイオンシャワードーピング法で
高濃度に注入し、ソース領域Ｓ及びドレイン領域Ｄを形
成する。この場合のドーズ量は例えば１×１０15／ｃｍ
2 程度である。尚、ソース領域Ｓ及びドレイン領域Ｄの
形成は質量分離型のイオン注入装置を用いてもよい。こ
の後、半導体薄膜２に注入されたドーパントの活性化処
理を行なう。この活性化処理はレーザアニールで行なう
ことができる。
【００３３】最後に（ｃ）に示す様に、ゲート電極５を
被覆する様にＰＳＧなどからなる層間絶縁膜６を成膜す
る。この層間絶縁膜６にコンタクトホールを開口した
後、Ａｌ−Ｓｉなどをスパッタリングで成膜し、所定の
形状にパタニングして配線電極７に加工する。この配線
電極７を被覆する様に、ＳｉＮx をプラズマＣＶＤ法で
約２００乃至４００ｎｍ堆積しパシベーション膜（キャ
ップ膜）８とする。この段階で窒素ガス中３５０℃の温
度下１時間程度アニールし、層間絶縁膜６に含有された
水素を半導体薄膜２に拡散させる。所謂水素化処理を行
ない薄膜トランジスタの特性を改善する。パシベーショ
ン膜８の上にアクリル樹脂などからなる平坦化層１０を
約１μｍの厚みで塗工後、これにコンタクトホールを開
口する。平坦化層１０の上にＩＴＯやＩＸＯなどからな
る透明導電膜をスパッタリングし、所定の形状にパタニ
ングして画素電極１１に加工する。
被覆する様にＰＳＧなどからなる層間絶縁膜６を成膜す
る。この層間絶縁膜６にコンタクトホールを開口した
後、Ａｌ−Ｓｉなどをスパッタリングで成膜し、所定の
形状にパタニングして配線電極７に加工する。この配線
電極７を被覆する様に、ＳｉＮx をプラズマＣＶＤ法で
約２００乃至４００ｎｍ堆積しパシベーション膜（キャ
ップ膜）８とする。この段階で窒素ガス中３５０℃の温
度下１時間程度アニールし、層間絶縁膜６に含有された
水素を半導体薄膜２に拡散させる。所謂水素化処理を行
ない薄膜トランジスタの特性を改善する。パシベーショ
ン膜８の上にアクリル樹脂などからなる平坦化層１０を
約１μｍの厚みで塗工後、これにコンタクトホールを開
口する。平坦化層１０の上にＩＴＯやＩＸＯなどからな
る透明導電膜をスパッタリングし、所定の形状にパタニ
ングして画素電極１１に加工する。
【００３４】最後に図１３を参照して本発明に従って製
造した薄膜トランジスタを用いたアクティブマトリクス
型表示装置の一例を説明する。図示するように、本表示
装置は一対の絶縁基板１０１，１０２と両者の間に保持
された電気光学物質１０３とを備えたパネル構造を有す
る。電気光学物質１０３としては、例えば液晶材料を用
いる。下側の絶縁基板１０１には画素アレイ部１０４と
駆動回路部とが集積形成されている。駆動回路部は垂直
スキャナ１０５と水平スキャナ１０６とに分かれてい
る。また、絶縁基板１０１の周辺部上端には外部接続用
の端子部１０７が形成されている。端子部１０７は配線
１０８を介して垂直スキャナ１０５及び水平スキャナ１
０６に接続している。画素アレイ部１０４には行状のゲ
ート配線１０９と列状の信号配線１１０が形成されてい
る。両配線の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が形成されている。薄膜トラ
ンジスタ１１２のゲート電極は対応するゲート配線１０
９に接続され、ドレイン領域は対応する画素電極１１１
に接続され、ソース領域は対応する信号配線１１０に接
続している。ゲート配線１０９は垂直スキャナ１０５に
接続する一方、信号配線１１０は水平スキャナ１０６に
接続している。画素電極１１１をスイッチング駆動する
薄膜トランジスタ１１２及び垂直スキャナ１０５と水平
スキャナ１０６に含まれる薄膜トランジスタは、本発明
に従って作製されたものである。更には、垂直スキャナ
や水平スキャナに加え、ビデオドライバやタイミングジ
ェネレータも絶縁基板１０１内に集積形成することも可
能である。
造した薄膜トランジスタを用いたアクティブマトリクス
型表示装置の一例を説明する。図示するように、本表示
装置は一対の絶縁基板１０１，１０２と両者の間に保持
された電気光学物質１０３とを備えたパネル構造を有す
る。電気光学物質１０３としては、例えば液晶材料を用
いる。下側の絶縁基板１０１には画素アレイ部１０４と
駆動回路部とが集積形成されている。駆動回路部は垂直
スキャナ１０５と水平スキャナ１０６とに分かれてい
る。また、絶縁基板１０１の周辺部上端には外部接続用
の端子部１０７が形成されている。端子部１０７は配線
１０８を介して垂直スキャナ１０５及び水平スキャナ１
０６に接続している。画素アレイ部１０４には行状のゲ
ート配線１０９と列状の信号配線１１０が形成されてい
る。両配線の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が形成されている。薄膜トラ
ンジスタ１１２のゲート電極は対応するゲート配線１０
９に接続され、ドレイン領域は対応する画素電極１１１
に接続され、ソース領域は対応する信号配線１１０に接
続している。ゲート配線１０９は垂直スキャナ１０５に
接続する一方、信号配線１１０は水平スキャナ１０６に
接続している。画素電極１１１をスイッチング駆動する
薄膜トランジスタ１１２及び垂直スキャナ１０５と水平
スキャナ１０６に含まれる薄膜トランジスタは、本発明
に従って作製されたものである。更には、垂直スキャナ
や水平スキャナに加え、ビデオドライバやタイミングジ
ェネレータも絶縁基板１０１内に集積形成することも可
能である。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
レーザ光を用いた半導体薄膜の結晶化方法において、重
なり部のレーザ光のエネルギー密度を非重なり部のレー
ザ光のエネルギー密度に比べ９５％以下に制御するか、
あるいは重なり部の照射領域幅寸法を非重なり部照射領
域の幅寸法に比べ８０％以下に制御することで、大面積
の基板全面に亘って均一な多結晶半導体薄膜が得られ
る。結晶化に用いるレーザ照射装置のレーザ光源もしく
は光学系の規模が小さくても、大面積の表示装置が作成
可能となり、その効果は非常に大きい。
レーザ光を用いた半導体薄膜の結晶化方法において、重
なり部のレーザ光のエネルギー密度を非重なり部のレー
ザ光のエネルギー密度に比べ９５％以下に制御するか、
あるいは重なり部の照射領域幅寸法を非重なり部照射領
域の幅寸法に比べ８０％以下に制御することで、大面積
の基板全面に亘って均一な多結晶半導体薄膜が得られ
る。結晶化に用いるレーザ照射装置のレーザ光源もしく
は光学系の規模が小さくても、大面積の表示装置が作成
可能となり、その効果は非常に大きい。
【図１】本発明に係る半導体薄膜の結晶化方法を示す模
式的な平面図である。
式的な平面図である。
【図２】本発明に係るレーザ照射装置の全体構成を示す
ブロック図である。
ブロック図である。
【図３】長尺ビームの短軸幅の定義を説明する為の模式
図である。
図である。
【図４】レーザ光の照射エネルギー密度と結晶性との関
係を示すグラフである。
係を示すグラフである。
【図５】レーザ光の照射エネルギー密度と結晶性との関
係を示すグラフである。
係を示すグラフである。
【図６】レーザ光の照射エネルギー密度と結晶性との関
係を示すグラフである。
係を示すグラフである。
【図７】本発明に係るレーザ照射装置の要部説明図であ
る。
る。
【図８】本発明に係るレーザ照射装置の要部説明図であ
る。
る。
【図９】本発明に係る半導体薄膜の結晶化方法の他の実
施例を示す平面図である。
施例を示す平面図である。
【図１０】本発明に係る半導体薄膜の結晶化方法の別の
例を示す平面図である。
例を示す平面図である。
【図１１】本発明に係る薄膜トランジスタを示す製造工
程図である。
程図である。
【図１２】本発明に係る薄膜トランジスタを示す製造工
程図である。
程図である。
【図１３】本発明に係る表示装置を示す模式的な斜視図
である。
である。
【図１４】従来の半導体薄膜の結晶化方法を示す説明図
である。
である。
１・・・絶縁基板、２・・・半導体薄膜、４・・・ゲー
ト酸化膜、５・・・ゲート電極、１１・・・画素電極、
５０・・・レーザ光、５１・・・レーザ発振器、５２・
・・アッテネータ、５３・・・ホモジナイザ等光学系、
５５・・・ステージ、ＤＬ・・・分割線、Ｄ１・・・第
一分割領域、Ｄ２・・・第二分割領域、Ｒ・・・照射領
域、Ｗ・・・重ね合わせ部、Ｖ・・・非重ね合わせ部
ト酸化膜、５・・・ゲート電極、１１・・・画素電極、
５０・・・レーザ光、５１・・・レーザ発振器、５２・
・・アッテネータ、５３・・・ホモジナイザ等光学系、
５５・・・ステージ、ＤＬ・・・分割線、Ｄ１・・・第
一分割領域、Ｄ２・・・第二分割領域、Ｒ・・・照射領
域、Ｗ・・・重ね合わせ部、Ｖ・・・非重ね合わせ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 久雄 愛知県知多郡東浦町緒川上舟木50番地 エ スティ・エルシーディ株式会社内 (72)発明者 高徳 真人 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F052 AA02 BA02 BA04 BA12 BB07 CA04 DA02 DB02 DB03 DB07 HA01 HA06 JA01 JA10 5F110 BB02 CC02 CC08 DD02 DD13 DD14 DD17 EE02 EE03 EE04 EE06 EE23 FF02 FF03 FF09 FF29 FF30 FF32 GG02 GG13 GG25 GG45 GG52 HJ04 HJ13 HJ23 HL03 HL04 HM15 NN02 NN12 NN23 NN27 NN35 PP03 PP05 PP06 PP35 QQ25
Claims (10)
- 【請求項１】 予め基板に成膜された半導体薄膜にレー
ザ光を照射して結晶化を行なう為、 基板の表面を領域分割して少なくとも第一及び第二の分
割領域を規定する一方、レーザ光を整形して少なくとも
各分割領域を部分的に照射できる様にレーザ光の照射領
域を調整する準備工程と、 第一の分割領域に対して一回以上レーザ光を照射して該
第一の分割領域に含まれる半導体薄膜を結晶化する第一
照射工程と、 第二の分割領域に対して一回以上レーザ光を照射して該
第二の分割領域に含まれる半導体薄膜を結晶化する第二
照射工程とを含む半導体薄膜の結晶化方法において、 第一の分割領域に照射されたレーザ光の照射領域と第二
の分割領域に照射されたレーザ光の照射領域は互いに端
部で重なり合っており、 照射領域内で重なりの生じる端部の少なくとも片側にお
けるレーザ光のエネルギー密度が、重なりの生じない部
分のレーザ光のエネルギー密度に比べ９５％以下に制御
されていることを特徴とする半導体薄膜の結晶化方法。 - 【請求項２】 前記準備工程はレーザ光の照射領域を所
定の長軸に沿った長尺形状に調整し、前記第一照射工程
は第一の分割領域に対して長軸と直交する短軸に沿って
照射領域を走査しながらレーザ光を繰り返し照射し、前
記第二照射工程は第二の分割領域に対して同じく短軸に
沿って照射領域を走査しながらレーザ光を繰り返し照射
し、第一の分割領域に照射されたレーザ光の照射領域と
第二の分割領域に照射されたレーザ光の照射領域は長尺
形状の長軸方向端部で重なり合っていることを特徴とす
る請求項１記載の半導体薄膜の結晶化方法。 - 【請求項３】 予め基板に成膜された半導体薄膜にレー
ザ光を照射して結晶化を行なう為、 基板の表面を分割線に沿って区画し少なくとも第一及び
第二の分割領域を規定する一方、レーザ光を整形して少
なくとも各分割領域を部分的に照射できる様にレーザ光
の照射領域を調整する準備工程と、 第一の分割領域に対して照射領域を該分割線と平行な方
向に走査しながら繰り返しレーザ光を照射して該第一の
分割領域に含まれる半導体薄膜を結晶化する第一照射工
程と、 第二の分割領域に対して照射領域を該分割線と平行な方
向に走査しながら繰り返しレーザ光を照射して該第二の
分割領域に含まれる半導体薄膜を結晶化する第二照射工
程とを含む半導体薄膜の結晶化方法において、 第一の分割領域に照射されたレーザ光の照射領域と第二
の分割領域に照射されたレーザ光の照射領域は互いに端
部で重なり合っており、 照射領域内で重なりが生じる端部の少なくとも片方は、
該分割線と平行な幅寸法が、重なりの生じない部分の幅
寸法に比べ８０％以下に調整されていることを特徴とす
る半導体薄膜の結晶化方法。 - 【請求項４】 前記準備工程はレーザ光の照射領域を該
分割線に直交する方向に沿った長尺形状に調整し、前記
第一照射工程は第一の分割領域に対して該分割線と平行
な方向に沿って照射領域を走査しながらレーザ光を繰り
返し照射し、前記第二照射工程は第二の分割領域に対し
て同じく該分割線と平行な方向に沿って照射領域を走査
しながらレーザ光を繰り返し照射し、第一の分割領域に
照射されたレーザ光の照射領域と第二の分割領域に照射
されたレーザ光の照射領域は長尺形状の端部で重なり合
っていることを特徴とする請求項３記載の半導体薄膜の
結晶化方法。 - 【請求項５】 予め基板に成膜された半導体薄膜にレー
ザ光を照射して半導体薄膜の結晶化を行なう為、基板の
表面を領域分割して少なくとも第一及び第二の分割領域
が規定された時、レーザ光を整形して少なくとも各分割
領域を部分的に照射できる様にレーザ光の照射領域を調
整する手段と、 第一の分割領域に対して一回以上レーザ光を照射して該
第一の分割領域に含まれる半導体薄膜を結晶化し、更に
第二の分割領域に対して一回以上レーザ光を照射して該
第二の分割領域に含まれる半導体薄膜を結晶化する手段
とを備えたレーザ照射装置おいて、 第一の分割領域に照射されたレーザ光の照射領域と第二
の分割領域に照射されたレーザ光の照射領域は互いに端
部で重なり合っており、照射領域内で重なりの生じる端
部の少なくとも片側におけるレーザ光のエネルギー密度
を、重なりの生じない部分のレーザ光のエネルギー密度
に比べ９５％以下に制御する手段を有することを特徴と
するレーザ照射装置。 - 【請求項６】 予め基板に成膜された半導体薄膜にレー
ザ光を照射して結晶化を行なう為、基板の表面を分割線
に沿って区画し少なくとも第一及び第二の分割領域が規
定された時、レーザ光を整形して少なくとも各分割領域
を部分的に照射できる様にレーザ光の照射領域を調整す
る手段と、 第一の分割領域に対して照射領域を該分割線と平行な方
向に走査しながら繰り返しレーザ光を照射して該第一の
分割領域に含まれる半導体薄膜を結晶化し、更に第二の
分割領域に対して照射領域を該分割線と平行な方向に走
査しながら繰り返しレーザ光を照射して該第二の分割領
域に含まれる半導体薄膜を結晶化する手段とを備えたレ
ーザ照射装置おいて、 第一の分割領域に照射されたレーザ光の照射領域と第二
の分割領域に照射されたレーザ光の照射領域は互いに端
部で重なり合っており、照射領域内で重なりが生じる端
部の少なくとも片方は、該分割線と平行な幅寸法が、重
なりの生じない部分の幅寸法に比べ８０％以下となるよ
うに調整する手段を有することを特徴とするレーザ照射
装置。 - 【請求項７】 半導体薄膜と、その一面に重ねられたゲ
ート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重ね
られたゲート電極とを含む積層構成を有する薄膜トラン
ジスタであって、 前記半導体薄膜は、基板の上に非晶質シリコン又は比較
的粒径の小さな多結晶シリコンを形成した後、レーザ光
を照射して比較的粒径の大きな多結晶シリコンに結晶化
したものであり、 基板の表面を領域分割して少なくとも第一及び第二の分
割領域を規定する一方、レーザ光を整形して少なくとも
各分割領域を部分的に照射できる様にレーザ光の照射領
域を調整した後、第一の分割領域に対して一回以上レー
ザ光を照射して該第一の分割領域に含まれる半導体薄膜
を結晶化し、更に第二の分割領域に対して一回以上レー
ザ光を照射して該第二の分割領域に含まれる半導体薄膜
を結晶化したものであり、 第一の分割領域に照射されるレーザ光の照射領域と第二
の分割領域に照射されるレーザ光の照射領域を互いに端
部で重ね合わせた上で、照射領域内で重なりの生じる端
部の少なくとも片側におけるレーザ光のエネルギー密度
を、重なりの生じない部分のレーザ光のエネルギー密度
に比べ９５％以下に制御して結晶化されたものである事
を特徴とする薄膜トランジスタ。 - 【請求項８】 半導体薄膜と、その一面に重ねられたゲ
ート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重ね
られたゲート電極とを含む積層構成を有する薄膜トラン
ジスタであって、 前記半導体薄膜は、基板の上に非晶質シリコン又は比較
的粒径の小さな多結晶シリコンを形成した後、レーザ光
を照射して比較的粒径の大きな多結晶シリコンに結晶化
したものであり、 基板の表面を分割線に沿って区画し少なくとも第一及び
第二の分割領域を規定する一方、レーザ光を整形して少
なくとも各分割領域を部分的に照射できる様にレーザ光
の照射領域を調整した後、第一の分割領域に対して照射
領域を該分割線と平行な方向に走査しながら繰り返しレ
ーザ光を照射して該第一の分割領域に含まれる半導体薄
膜を結晶化し、更に第二の分割領域に対して照射領域を
該分割線と平行な方向に走査しながら繰り返しレーザ光
を照射して該第二の分割領域に含まれる半導体薄膜を結
晶化したものであり、 第一の分割領域に照射されるレーザ光の照射領域と第二
の分割領域に照射されるレーザ光の照射領域を互いに端
部で重ね合わせた上で、照射領域内で重なりが生じる端
部の少なくとも片方は、該分割線と平行な幅寸法が、重
なりの生じない部分の幅寸法に比べ８０％以下となるよ
うに調整して結晶化されたものである事を特徴とする薄
膜トランジスタ。 - 【請求項９】 所定の間隙を介して互いに接合した一対
の基板と、該間隙に保持された電気光学物質とを有し、
一方の基板には対向電極を形成し、他方の基板には画素
電極及びこれを駆動する薄膜トランジスタを形成し、該
薄膜トランジスタを、半導体薄膜とその一面にゲート絶
縁膜を介して重ねられたゲート電極とで形成した表示装
置であって、 前記半導体薄膜は、該他方の基板の上に非晶質シリコン
又は比較的粒径の小さな多結晶シリコンを形成した後、
レーザ光を照射して比較的粒径の大きな多結晶シリコン
に結晶化したものであり、 該他方の基板の表面を領域分割して少なくとも第一及び
第二の分割領域を規定する一方、レーザ光を整形して少
なくとも各分割領域を部分的に照射できる様にレーザ光
の照射領域を調整した後、第一の分割領域に対して一回
以上レーザ光を照射して該第一の分割領域に含まれる半
導体薄膜を結晶化し、更に第二の分割領域に対して一回
以上レーザ光を照射して該第二の分割領域に含まれる半
導体薄膜を結晶化したものであり、 第一の分割領域に照射されるレーザ光の照射領域と第二
の分割領域に照射されるレーザ光の照射領域を互いに端
部で重ね合わせた上で、照射領域内で重なりの生じる端
部の少なくとも片側におけるレーザ光のエネルギー密度
を、重なりの生じない部分のレーザ光のエネルギー密度
に比べ９５％以下に制御して結晶化されたものであるこ
とを特徴とする表示装置。 - 【請求項１０】 所定の間隙を介して互いに接合した一
対の基板と、該間隙に保持された電気光学物質とを有
し、一方の基板には対向電極を形成し、他方の基板には
画素電極及びこれを駆動する薄膜トランジスタを形成
し、該薄膜トランジスタを、半導体薄膜とその一面にゲ
ート絶縁膜を介して重ねられたゲート電極とで形成した
表示装置であって、 前記半導体薄膜は、該他方の基板の上に非晶質シリコン
又は比較的粒径の小さな多結晶シリコンを形成した後、
レーザ光を照射して比較的粒径の大きな多結晶シリコン
に結晶化したものであり、 該他方の基板の表面を分割線に沿って区画し少なくとも
第一及び第二の分割領域を規定する一方、レーザ光を整
形して少なくとも各分割領域を部分的に照射できる様に
レーザ光の照射領域を調整した後、第一の分割領域に対
して照射領域を該分割線と平行な方向に走査しながら繰
り返しレーザ光を照射して該第一の分割領域に含まれる
半導体薄膜を結晶化し、更に第二の分割領域に対して照
射領域を該分割線と平行な方向に走査しながら繰り返し
レーザ光を照射して該第二の分割領域に含まれる半導体
薄膜を結晶化したものであり、 第一の分割領域に照射されるレーザ光の照射領域と第二
の分割領域に照射されるレーザ光の照射領域を互いに端
部で重ね合わせた上で、照射領域内で重なりが生じる端
部の少なくとも片方は、該分割線と平行な幅寸法が、重
なりの生じない部分の幅寸法に比べ８０％以下となるよ
うに調整して結晶化されたものであることを特徴とする
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11123516A JP2000315652A (ja) | 1999-04-30 | 1999-04-30 | 半導体薄膜の結晶化方法及びレーザ照射装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11123516A JP2000315652A (ja) | 1999-04-30 | 1999-04-30 | 半導体薄膜の結晶化方法及びレーザ照射装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315652A true JP2000315652A (ja) | 2000-11-14 |
Family
ID=14862557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11123516A Abandoned JP2000315652A (ja) | 1999-04-30 | 1999-04-30 | 半導体薄膜の結晶化方法及びレーザ照射装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000315652A (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003289041A (ja) * | 2002-03-27 | 2003-10-10 | Sharp Corp | レーザー光によるレーザー結晶化時の不均一部分の抑制方法及びレーザー結晶化プロセスに用いられるマスク |
| JP2006516356A (ja) * | 2002-08-19 | 2006-06-29 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造 |
| JP2008040192A (ja) * | 2006-08-08 | 2008-02-21 | Sony Corp | 表示装置および表示装置の製造方法 |
| JP2008091513A (ja) * | 2006-09-29 | 2008-04-17 | Fujifilm Corp | レーザアニール方法、半導体膜、半導体装置、及び電気光学装置 |
| JP2008091510A (ja) * | 2006-09-29 | 2008-04-17 | Fujifilm Corp | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 |
| WO2009157373A1 (ja) | 2008-06-26 | 2009-12-30 | 株式会社Ihi | レーザアニール方法及び装置 |
| WO2010097064A3 (de) * | 2009-02-27 | 2010-10-21 | Jenoptik Automatisierungstechnik Gmbh | Laserkristallisation durch bestrahlung |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8034698B2 (en) | 2003-09-16 | 2011-10-11 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| US8278659B2 (en) | 1996-05-28 | 2012-10-02 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
| US8415670B2 (en) | 2007-09-25 | 2013-04-09 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| US8426296B2 (en) | 2007-11-21 | 2013-04-23 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8445365B2 (en) | 2003-09-19 | 2013-05-21 | The Trustees Of Columbia University In The City Of New York | Single scan irradiation for crystallization of thin films |
| US8479681B2 (en) | 2002-08-19 | 2013-07-09 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| US8557040B2 (en) | 2007-11-21 | 2013-10-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
| US8569155B2 (en) | 2008-02-29 | 2013-10-29 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| US8575607B2 (en) | 2008-08-27 | 2013-11-05 | Samsung Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| US8598588B2 (en) | 2005-12-05 | 2013-12-03 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing a film, and thin films |
| US8614471B2 (en) | 2007-09-21 | 2013-12-24 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| US8663387B2 (en) | 2003-09-16 | 2014-03-04 | The Trustees Of Columbia University In The City Of New York | Method and system for facilitating bi-directional growth |
| US8715412B2 (en) | 2003-09-16 | 2014-05-06 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| US8734584B2 (en) | 2004-11-18 | 2014-05-27 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8796159B2 (en) | 2003-09-16 | 2014-08-05 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
| US8802580B2 (en) | 2008-11-14 | 2014-08-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for the crystallization of thin films |
| US8889569B2 (en) | 2009-11-24 | 2014-11-18 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral soldification |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
-
1999
- 1999-04-30 JP JP11123516A patent/JP2000315652A/ja not_active Abandoned
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8859436B2 (en) | 1996-05-28 | 2014-10-14 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
| US8680427B2 (en) | 1996-05-28 | 2014-03-25 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and gain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
| US8278659B2 (en) | 1996-05-28 | 2012-10-02 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
| JP2003289041A (ja) * | 2002-03-27 | 2003-10-10 | Sharp Corp | レーザー光によるレーザー結晶化時の不均一部分の抑制方法及びレーザー結晶化プロセスに用いられるマスク |
| JP4873858B2 (ja) * | 2002-08-19 | 2012-02-08 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造 |
| JP2006516356A (ja) * | 2002-08-19 | 2006-06-29 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造 |
| US8883656B2 (en) | 2002-08-19 | 2014-11-11 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| US8479681B2 (en) | 2002-08-19 | 2013-07-09 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| US8411713B2 (en) | 2002-08-19 | 2013-04-02 | The Trustees Of Columbia University In The City Of New York | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions |
| US8715412B2 (en) | 2003-09-16 | 2014-05-06 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| US8034698B2 (en) | 2003-09-16 | 2011-10-11 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| US9466402B2 (en) | 2003-09-16 | 2016-10-11 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
| US8796159B2 (en) | 2003-09-16 | 2014-08-05 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
| US8663387B2 (en) | 2003-09-16 | 2014-03-04 | The Trustees Of Columbia University In The City Of New York | Method and system for facilitating bi-directional growth |
| US8445365B2 (en) | 2003-09-19 | 2013-05-21 | The Trustees Of Columbia University In The City Of New York | Single scan irradiation for crystallization of thin films |
| US8734584B2 (en) | 2004-11-18 | 2014-05-27 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| US8617313B2 (en) | 2005-04-06 | 2013-12-31 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| US8598588B2 (en) | 2005-12-05 | 2013-12-03 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing a film, and thin films |
| JP2008040192A (ja) * | 2006-08-08 | 2008-02-21 | Sony Corp | 表示装置および表示装置の製造方法 |
| US8460986B2 (en) | 2006-08-08 | 2013-06-11 | Sony Corporation | Method for manufacturing a display device |
| JP2008091513A (ja) * | 2006-09-29 | 2008-04-17 | Fujifilm Corp | レーザアニール方法、半導体膜、半導体装置、及び電気光学装置 |
| JP2008091510A (ja) * | 2006-09-29 | 2008-04-17 | Fujifilm Corp | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 |
| US9012309B2 (en) | 2007-09-21 | 2015-04-21 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| US8614471B2 (en) | 2007-09-21 | 2013-12-24 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| US8415670B2 (en) | 2007-09-25 | 2013-04-09 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| US8557040B2 (en) | 2007-11-21 | 2013-10-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8426296B2 (en) | 2007-11-21 | 2013-04-23 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8871022B2 (en) | 2007-11-21 | 2014-10-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
| US8569155B2 (en) | 2008-02-29 | 2013-10-29 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| WO2009157373A1 (ja) | 2008-06-26 | 2009-12-30 | 株式会社Ihi | レーザアニール方法及び装置 |
| US8598050B2 (en) | 2008-06-26 | 2013-12-03 | Ihi Corporation | Laser annealing method and apparatus |
| US8575607B2 (en) | 2008-08-27 | 2013-11-05 | Samsung Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| US8802580B2 (en) | 2008-11-14 | 2014-08-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for the crystallization of thin films |
| WO2010097064A3 (de) * | 2009-02-27 | 2010-10-21 | Jenoptik Automatisierungstechnik Gmbh | Laserkristallisation durch bestrahlung |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| US8889569B2 (en) | 2009-11-24 | 2014-11-18 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral soldification |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000315652A (ja) | 半導体薄膜の結晶化方法及びレーザ照射装置 | |
| JP4403599B2 (ja) | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| US7405114B2 (en) | Laser irradiation apparatus and method of manufacturing semiconductor device | |
| US6020224A (en) | Method for making thin film transistor | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| US6989300B1 (en) | Method for forming semiconductor films at desired positions on a substrate | |
| JP4443646B2 (ja) | 多結晶半導体膜の製造方法 | |
| JP2000183358A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07249592A (ja) | 半導体デバイスのレーザー処理方法 | |
| US6440824B1 (en) | Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device | |
| US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
| JP3025408B2 (ja) | 半導体素子の製造方法 | |
| JP2000058478A (ja) | エキシマレーザアニール装置および半導体膜の製造方法 | |
| JP2935446B2 (ja) | 半導体装置 | |
| KR100706136B1 (ko) | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 | |
| JP2003257989A (ja) | 半導体装置の作製方法 | |
| JP2000216088A (ja) | 半導体薄膜形成方法及びレ―ザ照射装置 | |
| JP2001051301A (ja) | 液晶表示パネルの製造方法 | |
| JP2000208769A (ja) | 薄膜半導体装置の製造方法及びレ―ザ照射装置 | |
| JP2000340503A (ja) | 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板 | |
| JPH10189450A (ja) | 半導体装置の製造方法 | |
| JP2000340506A (ja) | 半導体薄膜結晶化方法及びレーザ照射装置 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090120 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090306 |