JP3578840B2 - 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 - Google Patents
電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 Download PDFInfo
- Publication number
- JP3578840B2 JP3578840B2 JP20490895A JP20490895A JP3578840B2 JP 3578840 B2 JP3578840 B2 JP 3578840B2 JP 20490895 A JP20490895 A JP 20490895A JP 20490895 A JP20490895 A JP 20490895A JP 3578840 B2 JP3578840 B2 JP 3578840B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- inverter
- circuit
- switching
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B40/00—Technologies aiming at improving the efficiency of home appliances, e.g. induction cooking or efficient technologies for refrigerators, freezers or dish washers
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電流型負荷共振インバータの並列負荷への供給電力制御方法及びその供給電力制御装置に係り、詳細には、運転条件が異なる複数の誘導負荷を並列運転するための電流型負荷共振インバータの並列負荷への供給電力制御方法及びその供給電力制御装置に関する。
【０００２】
【従来の技術】
従来、電流型負荷共振インバータから交流電力が供給される負荷としては、例えば、近接して並列配置された運転条件の異なる複数の誘導負荷（例えば、誘導加熱を利用した溶解炉が近接配置された場合等）があり、この場合、その誘導負荷毎に含まれるインダクタンス成分の違いにより、複数の共振条件が異なる共振回路が形成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の近接して並列配置された運転条件の異なる複数の誘導負荷にあっては、その誘導負荷毎に含まれるインダクタンス成分の違いにより、複数の共振条件が異なる共振回路が形成されていたため、単一電源により構成された電流型負荷共振インバータにより各誘導負荷を並列運転しようとすると、近接配置された誘導負荷間では相互干渉が発生して、電流型負荷共振インバータによる並列負荷への供給電力制御の正常動作が難しくなるとともに、運転効率が低下するという問題点があった。
【０００４】
また、誘導負荷を並列運転する電流型負荷共振インバータでは、誘導負荷に対して定電流源として動作し、各誘導負荷に供給する出力電流の断続はできないため、出力電流の通電時間を負荷毎にオーバーラップさせて切替運転する必要があった。
【０００５】
本発明の課題は、近接して並列配置された運転条件の異なる複数の誘導負荷を単一電源により構成された電流型負荷共振インバータにより並列運転する際に、各誘導負荷の運転条件に対応して設定した各インバータ回路におけるスイッチング素子のスイッチング動作を時分割制御することにより、誘導負荷間の相互干渉の発生を防止し、運転効率を向上させる電流型負荷共振インバータの並列負荷への供給電力制御方法及びその供給電力制御装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の手段は次の通りである。
【０００７】
請求項１記載の発明は、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する電流型インバータの並列負荷への供給電力制御方法において、
前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件を設定し、
この設定した動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングを時分割制御し、
この時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件を記憶し、この記憶した動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件を設定し、各インバータ回路のスイッチング素子のスイッチングタイミングを制御して、並列負荷へ供給する交流電力を制御するようにしたことを特徴としている。
【０００８】
請求項２記載の発明は、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する供給電力制御装置において、
前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件を設定する動作条件設定手段と、
この設定した動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングを時分割制御する制御手段と、
を備えたことを特徴としている。
【０００９】
また、この場合、前記制御手段は、前記時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件を記憶し、この記憶した動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件を設定し、各インバータ回路のスイッチング素子のスイッチングタイミングを制御して、並列負荷へ供給する交流電力を制御することが有効である。
【００１０】
請求項１記載の発明によれば、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する電流型インバータの並列負荷への供給電力制御方法において、前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件が設定され、この設定された動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングが時分割制御され、この時分割制御では、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件が記憶され、この記憶された動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件が設定され、各インバータ回路のスイッチング素子のスイッチングタイミングが制御されて、並列負荷へ供給する交流電力が制御される。
【００１１】
したがって、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御方法を提供することができる。
【００１２】
請求項２記載の発明によれば、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する供給電力制御装置において、動作条件設定手段に、前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件が設定され、制御手段により、この設定された動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングが時分割制御される。
【００１３】
したがって、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御装置を提供することができる。
【００１４】
また、請求項２記載の発明によれば、前記制御手段では、前記時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件が記憶され、この記憶された動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件が設定され、各インバータ回路のスイッチング素子のスイッチングタイミングが制御されて、並列負荷へ供給する交流電力が制御される。
【００１５】
したがって、電流型インバータの並列負荷への供給電力制御装置において、並列負荷に応じた適切な運転を時分割制御することができ、単一電源で構成された電流型インバータの運転効率を向上させることができる。
【００１６】
【発明の実施の形態】
以下、図１〜図５を参照して本発明の実施の形態を詳細に説明する。
図１〜図５は、本発明を適用した電流型負荷共振インバータの一実施の形態を示す図である。
【００１７】
まず、構成を説明する。
図１は、本実施の形態の電流型負荷共振インバータ１の回路構成を示す図である。
この図１において、電流型負荷共振インバータ１は、図外の交流電源から入力される交流電圧をサイリスタＤ１、Ｄ２により整流して直流電圧を出力する全波位相制御整流回路２と、全波位相制御整流回路２から出力される直流電圧に含まれる脈流成分を平滑化する直流リアクトルＬＤと、パワーＭＯＳ−ＦＥＴ等によるスイッチング素子Ｓ１〜Ｓ４をブリッジ接続して構成されるインバータ回路３、４と、インバータ回路３、４から出力される高周波出力電流ＩＨＦ１，ＩＨＦ２を負荷Ａ、負荷Ｂに伝達するトランスＴ１、Ｔ２と、インバータ回路３、４から出力される高周波出力電流ＩＨＦ１，ＩＨＦ２を検出する高周波電流検出用変成器ＣＴ１、ＣＴ２と、この高周波出力電流ＩＨＦ１，ＩＨＦ２により負荷側に発生する高周波負荷電圧ＶＨＦ１，ＶＨＦ２を検出する高周波電圧検出用変成器ＶＴ１、ＶＴ２とにより構成されている。
【００１８】
インバータ回路３、４のスイッチング素子Ｓ１〜Ｓ４は、スイッチング素子Ｓ１，Ｓ４とスイッチング素子Ｓ２，Ｓ３の組み合せで各ゲート電極のスイッチングタイミングが制御され、そのスイッチング信号ＴＰＡ，ＴＰ＊Ａ，ＴＰＢ，ＴＰ＊Ｂは、後述するスイッチング制御回路１０内のフリップフロップ回路１６、１７から入力される。
【００１９】
インバータ回路３の出力端子には、トランスＴ１、Ｔ２を介して負荷Ａ、Ｂが接続されており、負荷Ａ、Ｂは、コンデンサＣ１、Ｃ２及びコイルＬ１、Ｌ２の合成回路により構成されている。
【００２０】
図２は、図１の電流型負荷共振インバータ１内のインバータ回路３、４のスイッチング素子Ｓ１〜Ｓ４のスイッチングタイミングを制御するスイッチング制御回路１０のブロック構成図である。
【００２１】
この図２において、スイッチング制御回路１０は、ＡＮＤゲート２１、２２、２３、インバータ２４及びＯＲゲート２５により構成されたカウンタ用入力回路１１と、カウンタ１２と、コンパレータ１３と、ＶＣＯ１４と、ＡＮＤゲート２６、２７及びインバータ２８により構成されたフリップフロップ用入力回路１５と、フリップフロップ１６、１７により構成されている。
【００２２】
カウンタ用入力回路１１は、フリップフロップ回路１６、１７から出力されるスイッチング信号ＴＰＡ，ＴＰＢをＡＮＤゲート２１、２２の一方の入力端子に入力し、ＯＲゲート２５を介してＡＮＤゲート２３によりカウンタ１２に出力する回路である。また、ＡＮＤゲート２３に入力されるＳＴＡＲＴ ＤＥＬＡＹ信号は、図示しない図外の制御部から電流型負荷共振インバータ１の起動運転期間中に“Ｌｏ”信号に設定されることにより、その起動運転期間中は、カウンタ１２へのデータ入力を無効とし、起動運転終了後の通常運転に移行した後は、“Ｈｉ”信号に設定されることによりカウンタ１２へのデータ入力を有効とする。
【００２３】
カウンタ１２は、カウンタ用入力回路１１から入力されるスイッチング信号ＴＰＡ，ＴＰＢの各パルス数をカウントし、その各カウント値をコンパレータ１３に出力する。コンパレータ１３は、カウンタ１２から入力されるスイッチング信号ＴＰＡ，ＴＰＢによるカウント値と後述する動作比率設定表を設定した図外のメモリから入力される動作比率設定値とを比較し、その比較結果に基づいてカウンタ用入力回路１１のＡＮＤゲート２１、２２及びフリップフロップ用入力回路１５のＡＮＤゲート２６、２７の各ゲートをオン／オフ制御して、フリップフロップ回路１６、１７へのＶＣＯ１４からのパルス信号の入力タイミングを制御するゲート制御信号を出力する。
【００２４】
このコンパレータ１３に動作比率設定値を出力するメモリに格納される動作比率設定表の一例を図３に示す。この動作比率設定表は、横軸に時分割制御する際の周期Ｔを設定し、縦軸に時分割周期Ｔ内で負荷Ａ及び負荷Ｂをどのような割合（％）で動作させるかを決定する動作比率を設定している。
【００２５】
ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）１４は、後述する設定電圧生成回路３０から入力される設定電圧信号に基づいて負荷Ａ及び負荷Ｂの各運転条件に対応したパルス信号を発振してフリップフロップ用入力回路１５に出力する。また、ＶＣＯ１４は、電流型負荷共振インバータ１の起動時に、図示しない図外の制御部から入力される起動用設定電圧信号に基づいて起動運転条件に対応したパルス信号を発振してフリップフロップ用入力回路１５に出力する。
【００２６】
フリップフロップ用入力回路１５は、ＶＣＯ１４から入力されるパルス信号を、ＡＮＤゲート２６を介してフリップフロップ回路１６に出力するとともに、ＡＮＤゲート２７のゲートオンの時に、入力されるパルス信号をＡＮＤゲート２７を介してフリップフロップ回路１７に出力する。
【００２７】
フリップフロップ回路１６は、フリップフロップ用入力回路１５から入力されるパルス信号に基づいてスイッチング信号ＴＰＡ，ＴＰ＊Ａを生成して、図１のインバータ回路３のスイッチング素子Ｓ１〜Ｓ４のゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作を制御する。
【００２８】
フリップフロップ回路１７は、フリップフロップ用入力回路１５から入力されるパルス信号に基づいてスイッチング信号ＴＰＢ，ＴＰ＊Ｂを生成して、図１のインバータ回路４のスイッチング素子Ｓ１〜Ｓ４のゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作を制御する。
【００２９】
図４は、電流型負荷共振インバータ１が起動運転から通常運転に移行した時に、図２のＶＣＯ１４に、設定電圧信号を出力する設定電圧生成回路３０の回路構成図である。
【００３０】
この図４において、設定電圧生成回路３０は、位相比較回路３１、負荷Ａ用設定電圧生成回路３２及び負荷Ｂ用設定電圧生成回路３３により構成されている。
【００３１】
位相比較回路３１は、図１の高周波電流検出用変成器ＣＴ１、ＣＴ２及び高周波電圧検出用変成器ＶＴ１、ＶＴ２により検出される高周波出力電流ＩＨＦ１，ＩＨＦ２と高周波負荷電圧ＶＨＦ１，ＶＨＦ２の位相を比較し、その比較結果に基づいて位相差に対応する電圧信号を生成してＶＣＯ１４に出力する。
【００３２】
負荷Ａ用設定電圧生成回路３２は、サンプルホールド回路（ＳＨ−Ａ）３２ａ、電圧設定用コンデンサＣＡ及びスイッチＳＷ１、ＳＷ２により構成されている。
【００３３】
サンプルホールド回路３２ａは、図示しない図外の制御部から入力されるＡ−ＭＥＭＯＲＹ信号の入力タイミングにより自身の負荷Ａ用設定電圧生成回路３２から出力される負荷Ａ用設定電圧信号をサンプリングして保持し、電圧設定用コンデンサＣＡに出力する。電圧設定用コンデンサＣＡは、サンプルホールド回路３２ａから入力される負荷Ａ用設定電圧信号による電荷を蓄積する。
【００３４】
スイッチＳＷ１は、図示しない図外の制御部から入力されるＡＳｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＡに蓄積された電荷による負荷Ａ用設定電圧信号をＶＣＯ１４に出力する。スイッチＳＷ２は、図示しない図外の主制御部から入力されるＡＲｅｓｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＡに蓄積された電荷をグランド側に放電させて、電圧設定用コンデンサＣＡを初期化する。
【００３５】
負荷Ｂ用設定電圧生成回路３３は、サンプルホールド回路（ＳＨ−Ｂ）３３ａ、電圧設定用コンデンサＣＢ及びスイッチＳＷ３、ＳＷ４により構成されている。
【００３６】
サンプルホールド回路３３ａは、図示しない図外の制御部から入力されるＢ−ＭＥＭＯＲＹ信号の入力タイミングにより自身の負荷Ｂ用設定電圧生成回路３３から出力される負荷Ｂ用設定電圧信号をサンプリングして保持し、電圧設定用コンデンサＣＢに出力する。電圧設定用コンデンサＣＢは、サンプルホールド回路３３ａから入力される負荷Ｂ用設定電圧信号による電荷を蓄積する。
【００３７】
スイッチＳＷ３は、図示しない図外の主制御部から入力されるＢＳｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＢに蓄積された電荷による負荷Ｂ用設定電圧信号をＶＣＯ１４に出力する。スイッチＳＷ４は、図示しない図外の主制御部から入力されるＢＲｅｓｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＢに蓄積された電荷をグランド側に放電させて、電圧設定用コンデンサＣＢを初期化する。
【００３８】
次に、本実施の形態の動作を説明する。
本実施の形態の電流型負荷共振インバータ１における動作について図５に示す各部の信号のタイミングチャートを参照して説明する。
【００３９】
電流型負荷共振インバータ１において、図示しない主電源スイッチがＯＮされると、図外の交流電源から入力される交流電圧が全波位相制御整流回路２により整流されて直流電圧として出力されると、直流リアクトルＬＤによって、その出力直流電圧に含まれる脈流成分が平滑化されてインバータ回路３、４に供給される。
【００４０】
そして、スイッチング制御回路１０では、図示しない図外の制御部から起動用設定電圧信号がＶＣＯ１４に入力されると、その起動用設定電圧信号に基づいて起動運転条件に対応したパルス信号が発振されてフリップフロップ用入力回路１５に出力される。この起動運転条件に対応したパルス信号が、フリップフロップ用入力回路１５のＡＮＤゲート２６、２７によりフリップフロップ回路１６、１７に出力されると、フリップフロップ回路１６、１７では、スイッチング信号ＴＰＡ，ＴＰ＊Ａ、ＴＰＢ，ＴＰ＊Ｂが生成されて、インバータ回路３、４の各スイッチング素子Ｓ１〜Ｓ４のゲートに対して出力される。
【００４１】
インバータ回路３、４では、フリップフロップ回路１６、１７から各スイッチング素子Ｓ１〜Ｓ４のゲートに入力されるスイッチング信号ＴＰＡ，ＴＰ＊Ａ、ＴＰＢ，ＴＰ＊Ｂにより、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ａ、負荷Ｂに対して起動周波数の出力電流が供給されて、起動運転が開始される。
【００４２】
そして、この起動運転により負荷Ａ及び負荷Ｂが起動周波数で所定期間づつ運転されると、その各起動運転期間中に高周波電流検出用変成器ＣＴ１、ＣＴ２により高周波出力電流ＩＨＦ１，ＩＨＦ２が各々検出されるとともに、この高周波出力電流ＩＨＦ１，ＩＨＦ２により負荷Ａ及び負荷Ｂ側に発生する高周波負荷電圧ＶＨＦ１，ＶＨＦ２が、高周波電圧検出用変成器ＶＴ１、ＶＴ２により各々検出されて、図４の設定電圧生成回路３０内の位相比較回路３１に出力される。
【００４３】
位相比較回路３１では、負荷Ａの運転中では、高周波出力電流ＩHF1と高周波負荷電圧ＶHF1の位相が比較され、その位相差に相当するＡ用設定電圧信号が生成されるとともに、負荷Ｂの運転中では、高周波出力電流ＩHF2と高周波負荷電圧ＶHF2の位相が比較され、その位相差に相当するＢ用設定電圧信号が生成されてＶＣＯ１４に出力されて、通常運転状態に移行される。
【００４４】
また、起動運転中は、スイッチング制御回路１０内のカウンタ用入力回路１１のＡＮＤゲート２３では、図外の制御部から入力されるＳＴＡＲＴ ＤＥＬＡＹ信号が“Ｌｏ”レベルにセットされているため、カウンタ１２へは、フリップフロップ回路１６、１７から出力されるスイッチング信号ＴＰＡ、ＴＰＢは入力されていない。
【００４５】
そして、通常運転状態に移行すると、ＳＴＡＲＴ ＤＥＬＡＹ信号が“Ｈｉ”レベルに切り替えられ、上記スイッチング制御回路１０内のコンパレータ１３の出力は、カウンタ１２からカウント値が入力される前は、“Ｈｉ”レベルであるとすると、フリップフロップ用入力回路１５のＡＮＤゲート２６のインバータ２８側の入力が“Ｌｏ”レベルとなってゲートオフ状態となり、ＡＮＤゲート２７のコンパレータ側入力が“Ｈｉ”レベルとなって（図５（ｆ）参照）ゲートオン状態となり、ＶＣＯ１４から入力される発振信号がフリップフロップ回路１７に出力される。
【００４６】
フリップフロップ回路１７では、入力される発振信号によりスイッチング信号ＴＰＢ，ＴＰ＊Ｂが生成されて（図５（ｄ）、（ｅ）参照）、インバータ回路４に出力されると、インバータ回路４のスイッチング素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ｂに対して運転周波数の出力電流が供給されて、通常運転が開始される。
【００４７】
この時、負荷Ｂへの高周波出力電流ＩＨＦ２ が高周波電流検出用変成器ＣＴ２により検出されるとともに、この高周波出力電流ＩＨＦ２ による高周波負荷電圧ＶＨＦ２ が高周波電圧検出用変成器ＶＴ２により検出されて、設定電圧生成回路３０内の位相比較回路３１に出力されると、その位相差に応じた電圧信号が生成されて、スイッチング制御回路１０内のＶＣＯ１４に出力されることにより、位相差に基づく発振信号が生成されて、フリップフロップ回路１７に出力される。
【００４８】
また、この時、フリップフロップ回路１７から出力されるスイッチング信号ＴＰＢは、カウンタ用入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲート２５及びＡＮＤゲート２３を介してカウンタ１２に出力されて、カウンタ１２内でカウントアップされる。そして、そのカウントアップ値がコンパレータ１３に出力されて、上記図３に示した負荷Ｂ側の動作比率設定値と比較され、入力されるカウント値が動作比率設定値に達したことが確認されると、コンパレータ１３の出力が、“Ｈｉ”レベルから“Ｌｏ”レベルに切り替えられると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオフ状態となり、フリップフロップ回路１７へのパルス信号の供給が停止されて、負荷Ｂの運転が停止される。
【００４９】
この時、設定電圧生成回路３０内の負荷Ｂ用設定電圧生成回路３３では、図外の制御部からＢ−ＭＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サンプルホールド回路３３ａに入力されるＢ用設定電圧信号が保持され、その電荷が電圧設定用コンデンサＣＢに蓄積される。
【００５０】
次いで、フリップフロップ用入力回路１５内のＡＮＤゲート２６がゲートオン状態（図５（ｃ）参照）になり、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３２では、図外の制御部からＡＳｅｔ信号がスイッチＳＷ１に入力されてオン状態となり（図５（ｈ）参照）、先の起動運転で電圧設定用コンデンサＣＡに蓄積された電荷がＡ用設定電圧信号としてＶＣＯ１４に出力される。
【００５１】
この直後、負荷Ａ用設定電圧生成回路３２では、図外の制御部からＡＲｅｓｅｔ信号がスイッチＳＷ２に入力されてオン状態となり（図５（ｉ）参照）、電圧設定用コンデンサＣＡに蓄積された電荷かがグランド側に放電されて初期化される。
【００５２】
ＶＣＯ１４では、入力されたＡ用設定電圧信号に基づいた発振信号が生成されてＡＮＤゲート２６を介してフリップフロップ回路１６に出力されると、フリップフロップ回路１６では、入力された発振信号に基づいてスイッチング信号ＴＰＡ，ＴＰ＊Ａが生成されて（図５（ａ）、（ｂ）参照）、インバータ回路３に出力されると、インバータ回路３のスイッチング素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ａに対して運転周波数の出力電流が供給されて、通常運転が開始される。
【００５３】
この時、負荷Ａへの高周波出力電流ＩＨＦ１ が高周波電流検出用変成器ＣＴ１により検出されるとともに、この高周波出力電流ＩＨＦ１ による高周波負荷電圧ＶＨＦ１ が高周波電圧検出用変成器ＶＴ１により検出されて、設定電圧生成回路３０内の位相比較回路３１に出力されると、その位相差に応じた電圧信号が生成されて、スイッチング制御回路１０内のＶＣＯ１４に出力されることにより、位相差に基づく発振信号が生成されて、フリップフロップ回路１６に出力される。
【００５４】
また、この時、フリップフロップ回路１６から出力されるスイッチング信号ＴＰＡは、カウンタ用入力回路１１内のＡＮＤゲート２１に出力され、ＯＲゲート２５及びＡＮＤゲート２３を介してカウンタ１２に出力されて、カウンタ１２内でカウントアップされる。そして、そのカウントアップ値がコンパレータ１３に出力されて、上記図３に示した負荷Ａ側の動作比率設定値と比較され、入力されるカウント値が動作比率設定値に達したことが確認されると、コンパレータ１３の出力が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられると（図５（ｃ）参照）、ＡＮＤゲート２６がゲートオフ状態となり、フリップフロップ回路１６へのパルス信号の供給が停止されて、負荷Ａの運転が停止される。
【００５５】
この時、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３２では、図外の制御部からＡ−ＭＥＭＯＲＹ信号が入力されて（図５（ｇ）参照）、サンプルホールド回路３２ａに入力されるＡ用設定電圧信号が保持され、その電荷が電圧設定用コンデンサＣＡに蓄積される。
【００５６】
次いで、フリップフロップ用入力回路１５内のＡＮＤゲート２７がゲートオン状態（図５（ｆ）参照）になり、設定電圧生成回路３０内の負荷Ｂ用設定電圧生成回路３３では、図外の制御部からＢＳｅｔ信号がスイッチＳＷ３に入力されてオン状態となり（図５（ｋ）参照）、先の通常運転で電圧設定用コンデンサＣＢに蓄積された電荷がＢ用設定電圧信号としてＶＣＯ１４に出力される。
【００５７】
この直後、負荷Ｂ用設定電圧生成回路３３では、図外の制御部からＢＲｅｓｅｔ信号がスイッチＳＷ４に入力されてオン状態となり（図５（ｌ）参照）、電圧設定用コンデンサＣＢに蓄積された電荷かがグランド側に放電されて初期化される。
【００５８】
ＶＣＯ１４では、入力されたＢ用設定電圧信号に基づいた発振信号が生成されてＡＮＤゲート２７を介してフリップフロップ回路１７に出力されると、フリップフロップ回路１７では、入力された発振信号に基づいてスイッチング信号ＴＰＢ，ＴＰ＊Ｂが生成されて（図５（ｄ）、（ｅ）参照）、インバータ回路４に出力されると、インバータ回路４のスイッチング素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ｂに対して運転周波数の出力電流が供給されて、通常運転が繰り返される。
【００５９】
この時、同様に、負荷Ｂへの高周波出力電流ＩＨＦ２ が高周波電流検出用変成器ＣＴ２により検出されるとともに、この高周波出力電流ＩＨＦ２ による高周波負荷電圧ＶＨＦ２ が高周波電圧検出用変成器ＶＴ２により検出されて、設定電圧生成回路３０内の位相比較回路３１に出力されると、その位相差に応じた電圧信号が生成されて、スイッチング制御回路１０内のＶＣＯ１４に出力されることにより、位相差に基づく発振信号が生成されて、フリップフロップ回路１７に出力される。
【００６０】
また、この時、フリップフロップ回路１７から出力されるスイッチング信号ＴＰＢは、カウンタ用入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲート２５及びＡＮＤゲート２３を介してカウンタ１２に出力されて、カウンタ１２内でカウントアップされる。そして、そのカウントアップ値がコンパレータ１３に出力されて、上記図３に示した負荷Ｂ側の動作比率設定値と比較され、入力されるカウント値が動作比率設定値に達したことが確認されると、コンパレータ１３の出力が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオフ状態となり、フリップフロップ回路１７へのパルス信号の供給が停止されて、負荷Ａの運転が停止される。
【００６１】
この時、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３３では、図外の制御部からＢ−ＭＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サンプルホールド回路３３ａに入力されるＢ用設定電圧信号が保持され、その電荷が電圧設定用コンデンサＣＢに蓄積される。
【００６２】
そして、通常運転状態では、引続き、上記負荷Ａ用及び負荷Ｂ用に運転条件を設定した時分割運転が繰り返し実行される。
【００６３】
以上のように、本実施の形態の単一電源構成の電流型負荷共振インバータ１では、並列接続された負荷Ａ及び負荷Ｂが、通常運転中は、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３２及び負荷Ｂ用設定電圧生成回路３３に設定される各負荷Ａ、Ｂの運転条件に対応した設定電圧に基づくスイッチングタイミングでインバータ回路３、４のスイッチング動作が時分割制御されるため、誘導負荷間の相互干渉の発生を防止することができるとともに、並列負荷毎に運転条件を設定して時分割制御することができ、単一電源により構成された電流型負荷共振インバータ１における運転効率を向上させることができる。
【００６４】
【発明の効果】
請求項１記載の発明によれば、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御方法を提供することができる。
【００６５】
請求項２記載の発明によれば、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御装置を提供することができる。
【００６６】
また、請求項２記載の発明によれば、電流型インバータの並列負荷への供給電力制御装置において、並列負荷に応じた適切な運転を時分割制御することができ、単一電源で構成された電流型インバータの運転効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明を適用した電流型負荷共振インバータの回路構成図。
【図２】図１のインバータ回路のスイッチング素子Ｓ１〜Ｓ４のスイッチングタイミングを制御するスイッチング制御回路のブロック構成図。
【図３】図２のコンパレータに入力する動作比率設定値を設定する動作比率設定表を示す図。
【図４】図２のＶＣＯの設定電圧信号を生成する設定電圧生成回路の回路構成図。
【図５】図１のインバータ回路のスイッチング素子Ｓ１〜Ｓ４のスイッチングタイミングを制御する際の各部の信号のタイミングチャートを示す図。
【符号の説明】
１ 電流型負荷共振インバータ
２ 全波位相制御整流回路
３、４ インバータ回路
１０ スイッチング制御回路
１１ カウンタ用入力回路
１２ カウンタ
１３ コンパレータ
１４ ＶＣＯ
１５ フリップフロップ用入力回路
１６、１７ フリップフロップ回路
２１〜２３、２６、２７ ＡＮＤゲート
２４、２８ インバータ
２５ ＯＲゲート
３０ 設定電圧生成回路
３１ 位相比較回路
３２ 負荷Ａ用設定電圧生成回路
３２ａ サンプルホールド回路
３３ 負荷Ｂ用設定電圧生成回路
３３ａ サンプルホールド回路
ＬＤ 直流リアクトル
ＣＴ１、ＣＴ２ 高周波電流検出用変成器
ＶＴ１、ＶＴ２ 高周波電圧検出用変成器
Ｓ１〜Ｓ４ スイッチング素子
ＣＡ、ＣＢ 電圧設定用コンデンサ
ＳＷ１〜ＳＷ４ スイッチ
【発明の属する技術分野】
本発明は、電流型負荷共振インバータの並列負荷への供給電力制御方法及びその供給電力制御装置に係り、詳細には、運転条件が異なる複数の誘導負荷を並列運転するための電流型負荷共振インバータの並列負荷への供給電力制御方法及びその供給電力制御装置に関する。
【０００２】
【従来の技術】
従来、電流型負荷共振インバータから交流電力が供給される負荷としては、例えば、近接して並列配置された運転条件の異なる複数の誘導負荷（例えば、誘導加熱を利用した溶解炉が近接配置された場合等）があり、この場合、その誘導負荷毎に含まれるインダクタンス成分の違いにより、複数の共振条件が異なる共振回路が形成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の近接して並列配置された運転条件の異なる複数の誘導負荷にあっては、その誘導負荷毎に含まれるインダクタンス成分の違いにより、複数の共振条件が異なる共振回路が形成されていたため、単一電源により構成された電流型負荷共振インバータにより各誘導負荷を並列運転しようとすると、近接配置された誘導負荷間では相互干渉が発生して、電流型負荷共振インバータによる並列負荷への供給電力制御の正常動作が難しくなるとともに、運転効率が低下するという問題点があった。
【０００４】
また、誘導負荷を並列運転する電流型負荷共振インバータでは、誘導負荷に対して定電流源として動作し、各誘導負荷に供給する出力電流の断続はできないため、出力電流の通電時間を負荷毎にオーバーラップさせて切替運転する必要があった。
【０００５】
本発明の課題は、近接して並列配置された運転条件の異なる複数の誘導負荷を単一電源により構成された電流型負荷共振インバータにより並列運転する際に、各誘導負荷の運転条件に対応して設定した各インバータ回路におけるスイッチング素子のスイッチング動作を時分割制御することにより、誘導負荷間の相互干渉の発生を防止し、運転効率を向上させる電流型負荷共振インバータの並列負荷への供給電力制御方法及びその供給電力制御装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の手段は次の通りである。
【０００７】
請求項１記載の発明は、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する電流型インバータの並列負荷への供給電力制御方法において、
前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件を設定し、
この設定した動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングを時分割制御し、
この時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件を記憶し、この記憶した動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件を設定し、各インバータ回路のスイッチング素子のスイッチングタイミングを制御して、並列負荷へ供給する交流電力を制御するようにしたことを特徴としている。
【０００８】
請求項２記載の発明は、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する供給電力制御装置において、
前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件を設定する動作条件設定手段と、
この設定した動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングを時分割制御する制御手段と、
を備えたことを特徴としている。
【０００９】
また、この場合、前記制御手段は、前記時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件を記憶し、この記憶した動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件を設定し、各インバータ回路のスイッチング素子のスイッチングタイミングを制御して、並列負荷へ供給する交流電力を制御することが有効である。
【００１０】
請求項１記載の発明によれば、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する電流型インバータの並列負荷への供給電力制御方法において、前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件が設定され、この設定された動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングが時分割制御され、この時分割制御では、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件が記憶され、この記憶された動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件が設定され、各インバータ回路のスイッチング素子のスイッチングタイミングが制御されて、並列負荷へ供給する交流電力が制御される。
【００１１】
したがって、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御方法を提供することができる。
【００１２】
請求項２記載の発明によれば、
単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する供給電力制御装置において、動作条件設定手段に、前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件が設定され、制御手段により、この設定された動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングが時分割制御される。
【００１３】
したがって、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御装置を提供することができる。
【００１４】
また、請求項２記載の発明によれば、前記制御手段では、前記時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件が記憶され、この記憶された動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件が設定され、各インバータ回路のスイッチング素子のスイッチングタイミングが制御されて、並列負荷へ供給する交流電力が制御される。
【００１５】
したがって、電流型インバータの並列負荷への供給電力制御装置において、並列負荷に応じた適切な運転を時分割制御することができ、単一電源で構成された電流型インバータの運転効率を向上させることができる。
【００１６】
【発明の実施の形態】
以下、図１〜図５を参照して本発明の実施の形態を詳細に説明する。
図１〜図５は、本発明を適用した電流型負荷共振インバータの一実施の形態を示す図である。
【００１７】
まず、構成を説明する。
図１は、本実施の形態の電流型負荷共振インバータ１の回路構成を示す図である。
この図１において、電流型負荷共振インバータ１は、図外の交流電源から入力される交流電圧をサイリスタＤ１、Ｄ２により整流して直流電圧を出力する全波位相制御整流回路２と、全波位相制御整流回路２から出力される直流電圧に含まれる脈流成分を平滑化する直流リアクトルＬＤと、パワーＭＯＳ−ＦＥＴ等によるスイッチング素子Ｓ１〜Ｓ４をブリッジ接続して構成されるインバータ回路３、４と、インバータ回路３、４から出力される高周波出力電流ＩＨＦ１，ＩＨＦ２を負荷Ａ、負荷Ｂに伝達するトランスＴ１、Ｔ２と、インバータ回路３、４から出力される高周波出力電流ＩＨＦ１，ＩＨＦ２を検出する高周波電流検出用変成器ＣＴ１、ＣＴ２と、この高周波出力電流ＩＨＦ１，ＩＨＦ２により負荷側に発生する高周波負荷電圧ＶＨＦ１，ＶＨＦ２を検出する高周波電圧検出用変成器ＶＴ１、ＶＴ２とにより構成されている。
【００１８】
インバータ回路３、４のスイッチング素子Ｓ１〜Ｓ４は、スイッチング素子Ｓ１，Ｓ４とスイッチング素子Ｓ２，Ｓ３の組み合せで各ゲート電極のスイッチングタイミングが制御され、そのスイッチング信号ＴＰＡ，ＴＰ＊Ａ，ＴＰＢ，ＴＰ＊Ｂは、後述するスイッチング制御回路１０内のフリップフロップ回路１６、１７から入力される。
【００１９】
インバータ回路３の出力端子には、トランスＴ１、Ｔ２を介して負荷Ａ、Ｂが接続されており、負荷Ａ、Ｂは、コンデンサＣ１、Ｃ２及びコイルＬ１、Ｌ２の合成回路により構成されている。
【００２０】
図２は、図１の電流型負荷共振インバータ１内のインバータ回路３、４のスイッチング素子Ｓ１〜Ｓ４のスイッチングタイミングを制御するスイッチング制御回路１０のブロック構成図である。
【００２１】
この図２において、スイッチング制御回路１０は、ＡＮＤゲート２１、２２、２３、インバータ２４及びＯＲゲート２５により構成されたカウンタ用入力回路１１と、カウンタ１２と、コンパレータ１３と、ＶＣＯ１４と、ＡＮＤゲート２６、２７及びインバータ２８により構成されたフリップフロップ用入力回路１５と、フリップフロップ１６、１７により構成されている。
【００２２】
カウンタ用入力回路１１は、フリップフロップ回路１６、１７から出力されるスイッチング信号ＴＰＡ，ＴＰＢをＡＮＤゲート２１、２２の一方の入力端子に入力し、ＯＲゲート２５を介してＡＮＤゲート２３によりカウンタ１２に出力する回路である。また、ＡＮＤゲート２３に入力されるＳＴＡＲＴ ＤＥＬＡＹ信号は、図示しない図外の制御部から電流型負荷共振インバータ１の起動運転期間中に“Ｌｏ”信号に設定されることにより、その起動運転期間中は、カウンタ１２へのデータ入力を無効とし、起動運転終了後の通常運転に移行した後は、“Ｈｉ”信号に設定されることによりカウンタ１２へのデータ入力を有効とする。
【００２３】
カウンタ１２は、カウンタ用入力回路１１から入力されるスイッチング信号ＴＰＡ，ＴＰＢの各パルス数をカウントし、その各カウント値をコンパレータ１３に出力する。コンパレータ１３は、カウンタ１２から入力されるスイッチング信号ＴＰＡ，ＴＰＢによるカウント値と後述する動作比率設定表を設定した図外のメモリから入力される動作比率設定値とを比較し、その比較結果に基づいてカウンタ用入力回路１１のＡＮＤゲート２１、２２及びフリップフロップ用入力回路１５のＡＮＤゲート２６、２７の各ゲートをオン／オフ制御して、フリップフロップ回路１６、１７へのＶＣＯ１４からのパルス信号の入力タイミングを制御するゲート制御信号を出力する。
【００２４】
このコンパレータ１３に動作比率設定値を出力するメモリに格納される動作比率設定表の一例を図３に示す。この動作比率設定表は、横軸に時分割制御する際の周期Ｔを設定し、縦軸に時分割周期Ｔ内で負荷Ａ及び負荷Ｂをどのような割合（％）で動作させるかを決定する動作比率を設定している。
【００２５】
ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）１４は、後述する設定電圧生成回路３０から入力される設定電圧信号に基づいて負荷Ａ及び負荷Ｂの各運転条件に対応したパルス信号を発振してフリップフロップ用入力回路１５に出力する。また、ＶＣＯ１４は、電流型負荷共振インバータ１の起動時に、図示しない図外の制御部から入力される起動用設定電圧信号に基づいて起動運転条件に対応したパルス信号を発振してフリップフロップ用入力回路１５に出力する。
【００２６】
フリップフロップ用入力回路１５は、ＶＣＯ１４から入力されるパルス信号を、ＡＮＤゲート２６を介してフリップフロップ回路１６に出力するとともに、ＡＮＤゲート２７のゲートオンの時に、入力されるパルス信号をＡＮＤゲート２７を介してフリップフロップ回路１７に出力する。
【００２７】
フリップフロップ回路１６は、フリップフロップ用入力回路１５から入力されるパルス信号に基づいてスイッチング信号ＴＰＡ，ＴＰ＊Ａを生成して、図１のインバータ回路３のスイッチング素子Ｓ１〜Ｓ４のゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作を制御する。
【００２８】
フリップフロップ回路１７は、フリップフロップ用入力回路１５から入力されるパルス信号に基づいてスイッチング信号ＴＰＢ，ＴＰ＊Ｂを生成して、図１のインバータ回路４のスイッチング素子Ｓ１〜Ｓ４のゲートに出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作を制御する。
【００２９】
図４は、電流型負荷共振インバータ１が起動運転から通常運転に移行した時に、図２のＶＣＯ１４に、設定電圧信号を出力する設定電圧生成回路３０の回路構成図である。
【００３０】
この図４において、設定電圧生成回路３０は、位相比較回路３１、負荷Ａ用設定電圧生成回路３２及び負荷Ｂ用設定電圧生成回路３３により構成されている。
【００３１】
位相比較回路３１は、図１の高周波電流検出用変成器ＣＴ１、ＣＴ２及び高周波電圧検出用変成器ＶＴ１、ＶＴ２により検出される高周波出力電流ＩＨＦ１，ＩＨＦ２と高周波負荷電圧ＶＨＦ１，ＶＨＦ２の位相を比較し、その比較結果に基づいて位相差に対応する電圧信号を生成してＶＣＯ１４に出力する。
【００３２】
負荷Ａ用設定電圧生成回路３２は、サンプルホールド回路（ＳＨ−Ａ）３２ａ、電圧設定用コンデンサＣＡ及びスイッチＳＷ１、ＳＷ２により構成されている。
【００３３】
サンプルホールド回路３２ａは、図示しない図外の制御部から入力されるＡ−ＭＥＭＯＲＹ信号の入力タイミングにより自身の負荷Ａ用設定電圧生成回路３２から出力される負荷Ａ用設定電圧信号をサンプリングして保持し、電圧設定用コンデンサＣＡに出力する。電圧設定用コンデンサＣＡは、サンプルホールド回路３２ａから入力される負荷Ａ用設定電圧信号による電荷を蓄積する。
【００３４】
スイッチＳＷ１は、図示しない図外の制御部から入力されるＡＳｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＡに蓄積された電荷による負荷Ａ用設定電圧信号をＶＣＯ１４に出力する。スイッチＳＷ２は、図示しない図外の主制御部から入力されるＡＲｅｓｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＡに蓄積された電荷をグランド側に放電させて、電圧設定用コンデンサＣＡを初期化する。
【００３５】
負荷Ｂ用設定電圧生成回路３３は、サンプルホールド回路（ＳＨ−Ｂ）３３ａ、電圧設定用コンデンサＣＢ及びスイッチＳＷ３、ＳＷ４により構成されている。
【００３６】
サンプルホールド回路３３ａは、図示しない図外の制御部から入力されるＢ−ＭＥＭＯＲＹ信号の入力タイミングにより自身の負荷Ｂ用設定電圧生成回路３３から出力される負荷Ｂ用設定電圧信号をサンプリングして保持し、電圧設定用コンデンサＣＢに出力する。電圧設定用コンデンサＣＢは、サンプルホールド回路３３ａから入力される負荷Ｂ用設定電圧信号による電荷を蓄積する。
【００３７】
スイッチＳＷ３は、図示しない図外の主制御部から入力されるＢＳｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＢに蓄積された電荷による負荷Ｂ用設定電圧信号をＶＣＯ１４に出力する。スイッチＳＷ４は、図示しない図外の主制御部から入力されるＢＲｅｓｅｔ信号によりオン状態になり、電圧設定用コンデンサＣＢに蓄積された電荷をグランド側に放電させて、電圧設定用コンデンサＣＢを初期化する。
【００３８】
次に、本実施の形態の動作を説明する。
本実施の形態の電流型負荷共振インバータ１における動作について図５に示す各部の信号のタイミングチャートを参照して説明する。
【００３９】
電流型負荷共振インバータ１において、図示しない主電源スイッチがＯＮされると、図外の交流電源から入力される交流電圧が全波位相制御整流回路２により整流されて直流電圧として出力されると、直流リアクトルＬＤによって、その出力直流電圧に含まれる脈流成分が平滑化されてインバータ回路３、４に供給される。
【００４０】
そして、スイッチング制御回路１０では、図示しない図外の制御部から起動用設定電圧信号がＶＣＯ１４に入力されると、その起動用設定電圧信号に基づいて起動運転条件に対応したパルス信号が発振されてフリップフロップ用入力回路１５に出力される。この起動運転条件に対応したパルス信号が、フリップフロップ用入力回路１５のＡＮＤゲート２６、２７によりフリップフロップ回路１６、１７に出力されると、フリップフロップ回路１６、１７では、スイッチング信号ＴＰＡ，ＴＰ＊Ａ、ＴＰＢ，ＴＰ＊Ｂが生成されて、インバータ回路３、４の各スイッチング素子Ｓ１〜Ｓ４のゲートに対して出力される。
【００４１】
インバータ回路３、４では、フリップフロップ回路１６、１７から各スイッチング素子Ｓ１〜Ｓ４のゲートに入力されるスイッチング信号ＴＰＡ，ＴＰ＊Ａ、ＴＰＢ，ＴＰ＊Ｂにより、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ａ、負荷Ｂに対して起動周波数の出力電流が供給されて、起動運転が開始される。
【００４２】
そして、この起動運転により負荷Ａ及び負荷Ｂが起動周波数で所定期間づつ運転されると、その各起動運転期間中に高周波電流検出用変成器ＣＴ１、ＣＴ２により高周波出力電流ＩＨＦ１，ＩＨＦ２が各々検出されるとともに、この高周波出力電流ＩＨＦ１，ＩＨＦ２により負荷Ａ及び負荷Ｂ側に発生する高周波負荷電圧ＶＨＦ１，ＶＨＦ２が、高周波電圧検出用変成器ＶＴ１、ＶＴ２により各々検出されて、図４の設定電圧生成回路３０内の位相比較回路３１に出力される。
【００４３】
位相比較回路３１では、負荷Ａの運転中では、高周波出力電流ＩHF1と高周波負荷電圧ＶHF1の位相が比較され、その位相差に相当するＡ用設定電圧信号が生成されるとともに、負荷Ｂの運転中では、高周波出力電流ＩHF2と高周波負荷電圧ＶHF2の位相が比較され、その位相差に相当するＢ用設定電圧信号が生成されてＶＣＯ１４に出力されて、通常運転状態に移行される。
【００４４】
また、起動運転中は、スイッチング制御回路１０内のカウンタ用入力回路１１のＡＮＤゲート２３では、図外の制御部から入力されるＳＴＡＲＴ ＤＥＬＡＹ信号が“Ｌｏ”レベルにセットされているため、カウンタ１２へは、フリップフロップ回路１６、１７から出力されるスイッチング信号ＴＰＡ、ＴＰＢは入力されていない。
【００４５】
そして、通常運転状態に移行すると、ＳＴＡＲＴ ＤＥＬＡＹ信号が“Ｈｉ”レベルに切り替えられ、上記スイッチング制御回路１０内のコンパレータ１３の出力は、カウンタ１２からカウント値が入力される前は、“Ｈｉ”レベルであるとすると、フリップフロップ用入力回路１５のＡＮＤゲート２６のインバータ２８側の入力が“Ｌｏ”レベルとなってゲートオフ状態となり、ＡＮＤゲート２７のコンパレータ側入力が“Ｈｉ”レベルとなって（図５（ｆ）参照）ゲートオン状態となり、ＶＣＯ１４から入力される発振信号がフリップフロップ回路１７に出力される。
【００４６】
フリップフロップ回路１７では、入力される発振信号によりスイッチング信号ＴＰＢ，ＴＰ＊Ｂが生成されて（図５（ｄ）、（ｅ）参照）、インバータ回路４に出力されると、インバータ回路４のスイッチング素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ｂに対して運転周波数の出力電流が供給されて、通常運転が開始される。
【００４７】
この時、負荷Ｂへの高周波出力電流ＩＨＦ２ が高周波電流検出用変成器ＣＴ２により検出されるとともに、この高周波出力電流ＩＨＦ２ による高周波負荷電圧ＶＨＦ２ が高周波電圧検出用変成器ＶＴ２により検出されて、設定電圧生成回路３０内の位相比較回路３１に出力されると、その位相差に応じた電圧信号が生成されて、スイッチング制御回路１０内のＶＣＯ１４に出力されることにより、位相差に基づく発振信号が生成されて、フリップフロップ回路１７に出力される。
【００４８】
また、この時、フリップフロップ回路１７から出力されるスイッチング信号ＴＰＢは、カウンタ用入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲート２５及びＡＮＤゲート２３を介してカウンタ１２に出力されて、カウンタ１２内でカウントアップされる。そして、そのカウントアップ値がコンパレータ１３に出力されて、上記図３に示した負荷Ｂ側の動作比率設定値と比較され、入力されるカウント値が動作比率設定値に達したことが確認されると、コンパレータ１３の出力が、“Ｈｉ”レベルから“Ｌｏ”レベルに切り替えられると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオフ状態となり、フリップフロップ回路１７へのパルス信号の供給が停止されて、負荷Ｂの運転が停止される。
【００４９】
この時、設定電圧生成回路３０内の負荷Ｂ用設定電圧生成回路３３では、図外の制御部からＢ−ＭＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サンプルホールド回路３３ａに入力されるＢ用設定電圧信号が保持され、その電荷が電圧設定用コンデンサＣＢに蓄積される。
【００５０】
次いで、フリップフロップ用入力回路１５内のＡＮＤゲート２６がゲートオン状態（図５（ｃ）参照）になり、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３２では、図外の制御部からＡＳｅｔ信号がスイッチＳＷ１に入力されてオン状態となり（図５（ｈ）参照）、先の起動運転で電圧設定用コンデンサＣＡに蓄積された電荷がＡ用設定電圧信号としてＶＣＯ１４に出力される。
【００５１】
この直後、負荷Ａ用設定電圧生成回路３２では、図外の制御部からＡＲｅｓｅｔ信号がスイッチＳＷ２に入力されてオン状態となり（図５（ｉ）参照）、電圧設定用コンデンサＣＡに蓄積された電荷かがグランド側に放電されて初期化される。
【００５２】
ＶＣＯ１４では、入力されたＡ用設定電圧信号に基づいた発振信号が生成されてＡＮＤゲート２６を介してフリップフロップ回路１６に出力されると、フリップフロップ回路１６では、入力された発振信号に基づいてスイッチング信号ＴＰＡ，ＴＰ＊Ａが生成されて（図５（ａ）、（ｂ）参照）、インバータ回路３に出力されると、インバータ回路３のスイッチング素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ａに対して運転周波数の出力電流が供給されて、通常運転が開始される。
【００５３】
この時、負荷Ａへの高周波出力電流ＩＨＦ１ が高周波電流検出用変成器ＣＴ１により検出されるとともに、この高周波出力電流ＩＨＦ１ による高周波負荷電圧ＶＨＦ１ が高周波電圧検出用変成器ＶＴ１により検出されて、設定電圧生成回路３０内の位相比較回路３１に出力されると、その位相差に応じた電圧信号が生成されて、スイッチング制御回路１０内のＶＣＯ１４に出力されることにより、位相差に基づく発振信号が生成されて、フリップフロップ回路１６に出力される。
【００５４】
また、この時、フリップフロップ回路１６から出力されるスイッチング信号ＴＰＡは、カウンタ用入力回路１１内のＡＮＤゲート２１に出力され、ＯＲゲート２５及びＡＮＤゲート２３を介してカウンタ１２に出力されて、カウンタ１２内でカウントアップされる。そして、そのカウントアップ値がコンパレータ１３に出力されて、上記図３に示した負荷Ａ側の動作比率設定値と比較され、入力されるカウント値が動作比率設定値に達したことが確認されると、コンパレータ１３の出力が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられると（図５（ｃ）参照）、ＡＮＤゲート２６がゲートオフ状態となり、フリップフロップ回路１６へのパルス信号の供給が停止されて、負荷Ａの運転が停止される。
【００５５】
この時、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３２では、図外の制御部からＡ−ＭＥＭＯＲＹ信号が入力されて（図５（ｇ）参照）、サンプルホールド回路３２ａに入力されるＡ用設定電圧信号が保持され、その電荷が電圧設定用コンデンサＣＡに蓄積される。
【００５６】
次いで、フリップフロップ用入力回路１５内のＡＮＤゲート２７がゲートオン状態（図５（ｆ）参照）になり、設定電圧生成回路３０内の負荷Ｂ用設定電圧生成回路３３では、図外の制御部からＢＳｅｔ信号がスイッチＳＷ３に入力されてオン状態となり（図５（ｋ）参照）、先の通常運転で電圧設定用コンデンサＣＢに蓄積された電荷がＢ用設定電圧信号としてＶＣＯ１４に出力される。
【００５７】
この直後、負荷Ｂ用設定電圧生成回路３３では、図外の制御部からＢＲｅｓｅｔ信号がスイッチＳＷ４に入力されてオン状態となり（図５（ｌ）参照）、電圧設定用コンデンサＣＢに蓄積された電荷かがグランド側に放電されて初期化される。
【００５８】
ＶＣＯ１４では、入力されたＢ用設定電圧信号に基づいた発振信号が生成されてＡＮＤゲート２７を介してフリップフロップ回路１７に出力されると、フリップフロップ回路１７では、入力された発振信号に基づいてスイッチング信号ＴＰＢ，ＴＰ＊Ｂが生成されて（図５（ｄ）、（ｅ）参照）、インバータ回路４に出力されると、インバータ回路４のスイッチング素子Ｓ１〜Ｓ４スイッチング動作が、スイッチング素子Ｓ１、Ｓ４とスイッチング素子Ｓ２、Ｓ３の各組み合わせで制御されて、負荷Ｂに対して運転周波数の出力電流が供給されて、通常運転が繰り返される。
【００５９】
この時、同様に、負荷Ｂへの高周波出力電流ＩＨＦ２ が高周波電流検出用変成器ＣＴ２により検出されるとともに、この高周波出力電流ＩＨＦ２ による高周波負荷電圧ＶＨＦ２ が高周波電圧検出用変成器ＶＴ２により検出されて、設定電圧生成回路３０内の位相比較回路３１に出力されると、その位相差に応じた電圧信号が生成されて、スイッチング制御回路１０内のＶＣＯ１４に出力されることにより、位相差に基づく発振信号が生成されて、フリップフロップ回路１７に出力される。
【００６０】
また、この時、フリップフロップ回路１７から出力されるスイッチング信号ＴＰＢは、カウンタ用入力回路１１内のＡＮＤゲート２２に出力され、ＯＲゲート２５及びＡＮＤゲート２３を介してカウンタ１２に出力されて、カウンタ１２内でカウントアップされる。そして、そのカウントアップ値がコンパレータ１３に出力されて、上記図３に示した負荷Ｂ側の動作比率設定値と比較され、入力されるカウント値が動作比率設定値に達したことが確認されると、コンパレータ１３の出力が、“Ｌｏ”レベルから“Ｈｉ”レベルに切り替えられると（図５（ｆ）参照）、ＡＮＤゲート２７がゲートオフ状態となり、フリップフロップ回路１７へのパルス信号の供給が停止されて、負荷Ａの運転が停止される。
【００６１】
この時、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３３では、図外の制御部からＢ−ＭＥＭＯＲＹ信号が入力されて（図５（ｊ）参照）、サンプルホールド回路３３ａに入力されるＢ用設定電圧信号が保持され、その電荷が電圧設定用コンデンサＣＢに蓄積される。
【００６２】
そして、通常運転状態では、引続き、上記負荷Ａ用及び負荷Ｂ用に運転条件を設定した時分割運転が繰り返し実行される。
【００６３】
以上のように、本実施の形態の単一電源構成の電流型負荷共振インバータ１では、並列接続された負荷Ａ及び負荷Ｂが、通常運転中は、設定電圧生成回路３０内の負荷Ａ用設定電圧生成回路３２及び負荷Ｂ用設定電圧生成回路３３に設定される各負荷Ａ、Ｂの運転条件に対応した設定電圧に基づくスイッチングタイミングでインバータ回路３、４のスイッチング動作が時分割制御されるため、誘導負荷間の相互干渉の発生を防止することができるとともに、並列負荷毎に運転条件を設定して時分割制御することができ、単一電源により構成された電流型負荷共振インバータ１における運転効率を向上させることができる。
【００６４】
【発明の効果】
請求項１記載の発明によれば、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御方法を提供することができる。
【００６５】
請求項２記載の発明によれば、並列配置された誘導負荷を並列運転する際に、その誘導負荷間の相互干渉の発生を防止することができる単一電源で構成された電流型インバータの並列負荷への供給電力制御装置を提供することができる。
【００６６】
また、請求項２記載の発明によれば、電流型インバータの並列負荷への供給電力制御装置において、並列負荷に応じた適切な運転を時分割制御することができ、単一電源で構成された電流型インバータの運転効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明を適用した電流型負荷共振インバータの回路構成図。
【図２】図１のインバータ回路のスイッチング素子Ｓ１〜Ｓ４のスイッチングタイミングを制御するスイッチング制御回路のブロック構成図。
【図３】図２のコンパレータに入力する動作比率設定値を設定する動作比率設定表を示す図。
【図４】図２のＶＣＯの設定電圧信号を生成する設定電圧生成回路の回路構成図。
【図５】図１のインバータ回路のスイッチング素子Ｓ１〜Ｓ４のスイッチングタイミングを制御する際の各部の信号のタイミングチャートを示す図。
【符号の説明】
１ 電流型負荷共振インバータ
２ 全波位相制御整流回路
３、４ インバータ回路
１０ スイッチング制御回路
１１ カウンタ用入力回路
１２ カウンタ
１３ コンパレータ
１４ ＶＣＯ
１５ フリップフロップ用入力回路
１６、１７ フリップフロップ回路
２１〜２３、２６、２７ ＡＮＤゲート
２４、２８ インバータ
２５ ＯＲゲート
３０ 設定電圧生成回路
３１ 位相比較回路
３２ 負荷Ａ用設定電圧生成回路
３２ａ サンプルホールド回路
３３ 負荷Ｂ用設定電圧生成回路
３３ａ サンプルホールド回路
ＬＤ 直流リアクトル
ＣＴ１、ＣＴ２ 高周波電流検出用変成器
ＶＴ１、ＶＴ２ 高周波電圧検出用変成器
Ｓ１〜Ｓ４ スイッチング素子
ＣＡ、ＣＢ 電圧設定用コンデンサ
ＳＷ１〜ＳＷ４ スイッチ
Claims (2)
- 単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する電流型インバータの並列負荷への供給電力制御方法において、
前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件を設定し、
この設定した動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングを時分割制御し、この時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件を記憶し、
この記憶した動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件を設定し、各インバータ回路のスイッチング素子のスイッチングタイミングを制御して、並列負荷へ供給する交流電力を制御するようにしたことを特徴とする電流型インバータの並列負荷への供給電力制御方法。 - 単一直流電源から複数のインバータ回路に直流電力を供給し、該インバータ回路毎に運転条件の異なる負荷を並列接続し、該各インバータ回路におけるスイッチング素子のスイッチング制御により並列接続された各負荷に供給する交流電力を制御する供給電力制御装置において、
前記負荷毎の運転条件に対応して前記各インバータ回路におけるスイッチング素子の動作条件を設定する動作条件設定手段と、
この設定した動作条件に基づいて前記各インバータ回路における各スイッチング素子のスイッチングタイミングを時分割制御する制御手段と、
を備え、
前記制御手段は、前記時分割制御において、前回の時分割期間における各インバータ回路のスイッチング素子の動作条件を記憶し、この記憶した動作条件に基づいて今回の時分割期間における各インバータ回路のスイッチング素子の動作条件を設定し、各インバータ回路のスイッチング素子のスイッチングタイミングを制御して、並列負荷へ供給する交流電力を制御することを特徴とする供給電力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20490895A JP3578840B2 (ja) | 1995-08-10 | 1995-08-10 | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20490895A JP3578840B2 (ja) | 1995-08-10 | 1995-08-10 | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0956171A JPH0956171A (ja) | 1997-02-25 |
| JP3578840B2 true JP3578840B2 (ja) | 2004-10-20 |
Family
ID=16498383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20490895A Expired - Fee Related JP3578840B2 (ja) | 1995-08-10 | 1995-08-10 | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578840B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004127854A (ja) * | 2002-10-07 | 2004-04-22 | Dai Ichi High Frequency Co Ltd | 移動加熱方法及び移動加熱装置 |
| JP4860946B2 (ja) * | 2005-06-24 | 2012-01-25 | 電気興業株式会社 | 高周波誘導加熱装置およびそれに用いる電流型インバータ装置 |
| JP4912832B2 (ja) * | 2006-10-19 | 2012-04-11 | 本田技研工業株式会社 | インバータ装置 |
| EP2506668B1 (en) * | 2011-03-28 | 2017-09-06 | Samsung Electronics Co., Ltd. | Control method of induction heating cooker |
-
1995
- 1995-08-10 JP JP20490895A patent/JP3578840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0956171A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6018154A (en) | High-frequency inverter and induction cooking device using the same | |
| EP0293869B1 (en) | Power conversion system | |
| JP3578840B2 (ja) | 電流型インバータの並列負荷への供給電力制御方法及びその供給電力制御装置 | |
| WO1997001211A1 (en) | Load resonant converters | |
| JP2005312111A (ja) | 電力供給装置 | |
| US3980941A (en) | Reset circuit for auto-sequential commutated inverter | |
| US7141759B2 (en) | Generator for unitary power factor arc welders | |
| JP4045138B2 (ja) | 誘導加熱調理器 | |
| US4698743A (en) | Resonance inverter with control means for detecting peak voltage and having a starting circuit | |
| JP2001128462A (ja) | インバータ装置の制御方法 | |
| JP3123771B2 (ja) | 電子レンジ用電源装置 | |
| JP3011482B2 (ja) | 電子レンジ用電源装置 | |
| JP3576640B2 (ja) | 電流型インバータの動作周波数制御方法 | |
| KR100307732B1 (ko) | 고주파가열장치의제어회로 | |
| JP3665268B2 (ja) | インバータ制御回路 | |
| JP3011483B2 (ja) | 電子レンジ用電源装置 | |
| JP4372488B2 (ja) | 周波数変換装置 | |
| JPS6349875B2 (ja) | ||
| JP2000278949A (ja) | コンデンサ充電器 | |
| JP3001009B2 (ja) | スイッチング電源装置 | |
| JPS598473Y2 (ja) | 周波数変換装置 | |
| JP2006094685A (ja) | 周波数変換装置の制御装置 | |
| KR930011807B1 (ko) | 고주파 가열장치 | |
| JPH0731155A (ja) | インバータ装置 | |
| JPS62225178A (ja) | インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |