JP3571004B2 - 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子 - Google Patents

半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子 Download PDF

Info

Publication number
JP3571004B2
JP3571004B2 JP2001131769A JP2001131769A JP3571004B2 JP 3571004 B2 JP3571004 B2 JP 3571004B2 JP 2001131769 A JP2001131769 A JP 2001131769A JP 2001131769 A JP2001131769 A JP 2001131769A JP 3571004 B2 JP3571004 B2 JP 3571004B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
interlayer insulating
ultra
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001131769A
Other languages
English (en)
Other versions
JP2002016057A (ja
Inventor
ミン ジン コウ
ハイ ヨング ナム
ドング セオック シン
ミュング スン ムーン
ジュング ウォン カング
Original Assignee
エルジー ケム インベストメント エルティーディー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2000-0078658A external-priority patent/KR100383103B1/ko
Application filed by エルジー ケム インベストメント エルティーディー． filed Critical エルジー ケム インベストメント エルティーディー．
Publication of JP2002016057A publication Critical patent/JP2002016057A/ja
Application granted granted Critical
Publication of JP3571004B2 publication Critical patent/JP3571004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高密度、高速度、低消費電力など高性能を有する次世代半導体素子に必要な低誘電材料に関し、より詳しくは、ナノメートル以下の大きさの気孔を有する多孔性低誘電率層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子に関する。
【０００２】
【従来の技術】
半導体産業においては、半導体素子の複雑性が増す傾向にあり、半導体集積回路素子、例えば、メモリおよび論理チップでの大規模化、高密度化が進んでおり、また半導体素子の幾何学的寸法の減少およびより高い部品集積度が要求されている。このことは、配線数の増加および配線ピッチの減少を招き、配線密度を増加させるようになった。現在、論理プロセッサーは、６〜７配線層を有する高密度インターコネクト（内部配線）を有し、インターコネクト線幅は２００５年頃までには、０．１μｍに減少することと予想される。
【０００３】
素子寸法が０．２５μｍ未満に減少することによって、静電容量（ＲＣ）カップリングによる伝播遅延、干渉現象および電力消費が深刻になった。より小さな配線寸法は、金属配線の抵抗を増加させ、また、狭い内部金属間隔は、金属配線間の容量を増加させる。従って、最少配線幅の減少によって素子の速度は増加するものの、インターコネクト遅延が全体遅延の主要原因になっており、全体チップ性能を制限することになる。よって、高速のチップを製造するためには、抵抗の低い導体および低誘電定数の絶縁材料を使用しなければならない。このような低誘電材料の使用は、電力消費および干渉現象を顕著に減少させることができる。
【０００４】
最近、いくつかの半導体素子製造業者等は、従来のアルミニウム配線の代わりに高い電気伝導性を有する銅を用いて２０％以上性能を向上させた製品を市場に発表した。また、最近、低誘電性能を有する新たな材料の用途として、インターコネクト内での利用に関心が向けられている。集積回路内インターコネクト層間の低誘電膜に前記材料を用いることができれば、作動速度に及ぼす影響は、アルミニウムから銅への技術移転の結果と同一のものとなるだろう。すなわち、例えば、絶縁材料の誘電定数が４．０から約２．５に変化すると、ＩＣ作動速度は約２０％向上するだろう。
【０００５】
半導体集積回路素子内で使用される層間絶縁材料は、主にＳｉＯ２であって、これは一般に化学蒸着法（ＣＶＤ）またはプラズマ強化技術を用いて形成され、半導体製作に関する多様なプロセシング作業に耐えるために必要な機械的および熱的特性を有する。ＳｉＯ２の相対誘電定数は、絶縁膜が形成される条件に応じて変化する。最低誘電定数を有するシリコン熱酸化フィルムの誘電定数は４．０である。フッ素原子をＣＶＤによって付着された有機膜内に導入させることによって誘電定数を減少させようとする試みがあった。しかし、フッ素原子の多量導入は化学的、熱的安定性を減少させるため、実際の実行して得られる誘電定数は３．５である。フッ化酸化物は、当面の溶液を提供することができるが、３以下の誘電定数を有する新たな絶縁材料への切換が要求される。
【０００６】
その一つの部類は有機ポリマーであって、その一部は３．０以下の誘電定数を有する。フッ素を有機ポリマー内に混入させると、誘電定数をさらに減少させることが知られている。しかし、殆どの有機ポリマーはオンチップ半導体絶縁に要求される物理化学的特性、特に熱的安定性および機械的特性（４００〜４５０℃の範囲の線製作温度に耐えるのに充分な特性）を有しない。殆どの有機ポリマーは４５０℃以上の温度で安定ではない。また、殆どの有機ポリマーは、低いガラス転移温度を有し、従ってその弾性が高温では顕著に減少し、非常に高い線膨脹係数を有する。半導体ＩＣ集積およびパッケージングプロセスの間に温度が４５０℃まで上昇するので、結果的に、熱的安定性および弾性が低く、線膨脹係数が高いと、素子の信頼性を劣化させることがある。
【０００７】
最近、有機ポリマーの熱的安定性の問題を解決するために、ゾル−ゲル工程を利用した有機シリケートポリマーの開発が行われている。特に、有機成分（メチルのようなアルキル基）の側鎖がシロキサンボンドのバックボーンチェーンに結合された有機ＳＯＧ（スピンオンガラス）の層間絶縁材料としての使用が提案された。このような材料は従来のガラスより低い誘電定数、例えば約２．７〜３．２を有する。
【０００８】
次世代の高性能および高密度素子開発のために、２．５以下の低い誘電定数を有する層間絶縁材料の開発が要求され、このためには、誘電定数が１である空気を、３．０〜２．５の誘電定数を有する物質内に導入させることが要求される。ブリンカ（Ｂｒｉｎｋｅｒ）等は米国特許第４，６５２，４６７号明細書で基板上に多孔性誘電膜を形成する方法を提示した。前記方法は孔隙率および気孔の大きさを調節しながら多孔性膜を付着させるためにゾル−ゲル技術を利用し、基板上に溶液を付着してゲル化させた後、架橋結合させ、蒸発により溶媒を除去して密度を高めた誘電膜を形成する。前記方法によって形成された誘電膜は一般にキセロゲル（ｘｅｒｏｇｅｌ）と呼ばれ、一般に隔離されたセルというよりはインターコネクトされた（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）気孔を有する。誘電膜は、典型的には、乾燥の間に永久膜の厚さが少なくとも２０％減少し、１０〜５０％の孔隙を有する。
【０００９】
サカモト（Ｓａｋａｍｏｔｏ）等は米国特許第５，１０３，２８８号明細書で基板上に５０〜８０％の孔隙を有する低密度誘電膜を製作する方法を報告した。この多孔性絶縁膜は、典型的には、酸性酸化物と塩基性酸化物との混合物を基板上に加え、熱処理して塩基性酸化物を沈殿させた後、塩基性酸化物を溶出させることによって形成される。しかし、そのような絶縁膜から全ての塩基性酸化物を溶出させることは難しく、ナトリウムおよびリチウムのような塩基性酸化物内への使用のために記述されたいくつかの元素が、電子装置を汚染させることがある。
【００１０】
グエン（Ｎｇｕｙｅｎ）等はＣｈｅｍ．Ｍａｔｅｒ．１９９９，１１，３０８０−３０８５で、予備凝縮された有機シリケートおよび熱に対して不安定なポリマーを用いてオンチップ絶縁体用に有用な多孔性有機シリケートを製作する方法を記述している。この方法は、マトリックス材料と熱に対して不安定なポリマーとの混合物をスピンコーティングした後に、熱硬化してガラス化およびポリマーの分解を開始することを含む。前記有機シリケートの凝縮の間に微細相分離領域が形成される。しかし、気孔形成のために用いられたポリマーは、マトリックス樹脂に対する相溶性が低いので、相分離された領域が大きくなりやすく、ポリマー含量が増加すると不透明膜が形成され易い。また、ポリマーの使用のため極めて小さい寸法の気孔を生成することが難しく、分子量分布のため均一な大きさの気孔を形成することが難しい。
【００１１】
ミコシバ（Ｍｉｋｏｓｈｉｂａ）等は、Ｍａｔ．Ｃｈｅｍ．，１９９９，９，５９１〜５９８で、オングストローム（ａｎｇｓｔｒｏｍ）スケール（大きさ）の気孔を有する多孔性膜の製造について記述している。メチル（トリシロキシシリル（ｔｒｉｓｉｌｏｘｙｓｉｌｙｌ））単位およびアルキル（トリシロキシシリル）単位を含む共重合体をスピン−コーティングし、２５０℃で硬化して硬性有機ポリシリケートを提供する。その後、膜を４５０または５００℃まで加熱して熱に対して不安定なアルキル基を除去し、置換体の大きさに相応する気孔を形成する。トリフルオロプロピル、シアノエチル、フェネチルおよびプロピル基が熱に対して不安定な置換体として見なされる。トリフルオロプロピル基のみが４５０または５００℃の最終硬化温度の制限下で良好な性能を有し、他の置換体を含有する膜の場合は気孔が崩壊する。
【００１２】
【発明が解決しようとする課題】
本発明は、前記のような従来の問題点を解決するためのものであって、半導体素子を高速化させ消費電力量を減少させることができ、金属配線の相互干渉現象を顕著に減らすことができる配線層間絶縁膜の製造方法を提供することを目的とする。
【００１３】
本発明の他の目的は、ナノメートル以下の大きさの気孔を含有する超低誘電配線層間絶縁膜を製造する方法を提供することにある。
また、本発明の他の目的は、相分離が減少した超低誘電配線層間絶縁膜の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために、本発明は、
ａ）マトリックス樹脂と気孔形成有機分子との複合体を製造する段階、
ｂ）前記複合体を基板上にコーティングする段階、および
ｃ）前記複合体を加熱して有機分子を除去することによって、複合体内部に気孔を形成する段階を有する半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法を提供するものである。
【００１５】
また、本発明は、前記方法によって製造された半導体素子用超低誘電多孔性配線層間絶縁膜を提供する。
さらに、本発明は前記方法によって製造された半導体素子用超低誘電多孔性配線層間絶縁膜を有する半導体素子を提供する。
【００１６】
【発明の実施の形態】
本発明は、例えば電子部品上に電気絶縁層として有用なナノ気孔（ｎａｎｏｐｏｒｅ）を有する均一な絶縁膜を形成することができる樹脂組成物として有用な低誘電樹脂組成物を提供する。
本発明は下記成分（ａ）および（ｂ）を含む低誘電樹脂組成物およびその製造方法を提供する。本発明の樹脂組成物によって形成された低誘電膜は、最大３．３の誘電定数（常数）、好ましくは３．０以下、より好ましくは２．７以下の誘電定数を有し、成分（ａ）および（ｂ）によって製造された硬化製造物は、化学反応に続いて行われる（に続いた）成分（ｂ）の有機部分の除去によって均一に架橋結合されている。本発明の方法によると、従来の方法に比べて相分離が抑制されるので、優れた加工性を有し、イソトロピック（ｉｓｏｔｒｏｐｉｃ）構造でかつ分子サイズの超小気孔を有する絶縁膜を形成することができる。
【００１７】
（ａ）下記のものから構成される群より選択される少なくとも一つの化合物を含む有機シラン成分：
（ａ−１）化学式１：Ｒ１ ｍＲ２ ｎＳｉＸ４−ｍ−ｎで示される有機シラン（式中、Ｒ１およびＲ２はそれぞれ同一であっても異なっていてもよく、水素、アルキル、フッ素含有アルキルまたはアリールから選択される非加水分解性基であり；Ｘはハライド、アルコキシまたはアシルオキシから選択される加水分解性基であり；ｍおよびｎは０≦ｍ＋ｎ≦３を満たす０〜３の整数である）またはこれらの部分的に加水分解された縮合物。
【００１８】
（ａ−２）化学式２：Ｒ３ ｐＹ３−ｐＳｉ−Ｍ−ＳｉＲ４ ｑＺ３−ｑで示される有機架橋（ｂｒｉｄｇｅｄ）シラン（式中、Ｒ３およびＲ４はそれぞれ同一であっても異なっていてもよく、水素、アルキル、フッ素含有アルキル、アルケニルまたはアリールから選択される非加水分解性基であり；ＹおよびＺはそれぞれ同一であっても異なっていてもよく、ハライド、アルコキシまたはアシルオキシから選択される加水分解性基であり；Ｍはアルキレン基またはアリレン基であり；ｐおよびｑは０〜２の整数である）、有機架橋（ｂｒｉｄｇｅ）単位（Ｓｉ−Ｍ−Ｓｉ）を有するサイクリックオリゴマー、または（これらの）部分的に加水分解された縮合物。
【００１９】
（ｂ）照射（ｉｒｒａｄｉａｔｉｏｎ）と共に、または照射無しで熱硬化によって分解可能な有機分子を含有する気孔形成成分。
本発明に用いられる前記成分（ａ）として適したシラン化合物は、シリコン、酸素、炭素および水素を含むシラン前駆体、およびこれから製造される有機ポリシリケートフリーポリマーを含む。これは、好ましくは化学式１、化学式２で示される化合物、およびその混合物、またはこれから製造される有機シリケートフリーポリマーで構成される群から選択される。化学式１で、Ｒ１およびＲ２はそれぞれ独立に、水素、メチル、エチル、プロピル、ブチルなどのようなアルキル基、トリフルオロメチル、トリフルオロプロピルなどのようなフッ素含有アルキル基、ビニル、アリルなどのようなアルケニル基、またはフェニルのようなアリール基である。アルキル基は、線形であっても分枝状であってもよい。Ｘは独立に、塩素のようなハロゲン、メトキシ、エトキシまたはプロポキシのようなアルコキシ、アセトキシのようなアシルオキシなどの加水分解性基である。官能（作用）基Ｒ１、Ｒ２およびＸは、特に制限されないが、Ｒ１およびＲ２が独立に水素、アルキル基またはフェニル基であり、Ｘがアルコキシ基であることが好ましい。（ａ−１）有機シランの例として、テトラアルコキシシラン、モノアルキルトリアルコキシシラン、ジアルキルアルコキシシラン、ジアルキルジアルコキシシラン、トリアルキルモノアルコキシシラン、トリアルコキシシラン、ジアルコキシシラン、モノアルキルジアルコキシシラン、およびこれらの混合物などが挙げられる。有機シラン前駆体の部分的に加水分解された縮合物は、水および触媒の添加後に有機溶媒の沸点以下の温度で所定時間モノマーまたはオリゴマーを有機溶媒中で反応させることによって得ることができる。化学式２で、Ｒ３およびＲ４はそれぞれ独立に、水素またはメチル、エチル、プロピル、ブチルなどのようなアルキル基、トリフルオロメチル、トリフルオロプロピルなどのようなフッ素含有アルキル基、ビニルまたはアリルのようなアルケニル基またはフェニルのようなアリール基であり、ＹおよびＺは独立に、塩素のようなハライド、メトキシ、エトキシまたはプロポキシのようなアルコキシ、アセトキシのようなアシルオキシなどから選択される加水分解性基である。Ｒ３および／またはＲ４がアルケニル基である場合、これは下記のヒドロシリル化反応によってさらに架橋（ｂｒｉｄｇｉｎｇ）され得る。有機架橋単位であるＭは、アルキレンまたはフェニレンであることができ、好ましくはメチレン、エチレン、プロピレン、フェニレンまたはこれらの混合物である。
【００２０】
有機架橋（ｂｒｉｄｇｅｄ）シラン（または、有機架橋（Ｓｉ−Ｍ−Ｓｉ）を有するサイクリックオリゴマー単位）の合成は、アルケニル含有シランのヒドロシリル化反応またはアルキルハライド含有シラン（シラン前駆体を含有するアルキルハライド）のグリニャール反応（Ｇｒｉｇｎａｒｄ ｒｅａｃｔｉｏｎ）によって遂行できる。ヒドロシリル化は、触媒またはフリー（自由）ラジカル開始剤の存在下でＳｉ−Ｈ基を含有するシラン前駆体と脂肪族不飽和炭素（−ＣＨ＝ＣＨ２）を含有するシラン前駆体（またはシランモノマー）との間で反応が起こる。好ましい触媒は白金群金属含有触媒である。これは、シリコン結合水素原子と不飽和炭素−炭素結合との間のヒドロシリル化反応を実行しうるものとして知られた任意の触媒、例えば白金、パラジウム、オスミウム、イリジウムおよびルテニウム（触媒）などであることができる。白金のような遷移金属触媒またはフリーラジカル開始剤は、用いられる特定触媒によって有効量で用いられる。
【００２１】
有機架橋（Ｓｉ−Ｍ−Ｓｉ）を有するサイクリックオリゴマー単位は、触媒またはフリーラジカル開始剤存在下で、環構造（Ｉ）および／または環構造（ＩＩ）のヒドロシリル化反応、即ち、Ｓｉ−Ｈ基を含有するシラン前駆体と脂肪族不飽和炭素（−ＣＨ＝ＣＨ２）を含有するサイクリックオリゴマー（Ｉ）および／または（ＩＩ）との添加反応によって合成することができる。
【００２２】
【化２】
Figure 0003571004
【００２３】
前記式中、Ｌ１は独立に、ビニルまたはアリルのようなアルケニルであり、Ｌ２は独立的に水素、メチル、エチルなどのようなアルキル、またはフェニルのようなアリールであり、Ｍ１は独立にビニルまたはアリルのようなアルケニル基であり、Ｍ２は独立に水素、メチル、エチルなどのようなアルキル基またはフェニルのようなアリール基である。
【００２４】
気孔形成物質として用いられる成分（ｂ）は、放射線（ｒａｄｉａｔｉｏｎ）分解可能（放射線分解性）または好ましくは熱分解可能（熱分解性）なものである。放射線分解可能な小さい分子は、放射線、例えば紫外線、Ｘ線（Ｘ−ｒａｙ）、電子ビーム等に露出することによって分解する。気孔形成物質として用いられる熱分解可能な小さい分子は、気孔形成物質が成分（ａ）と共有結合によって連結されることができるように末端に少なくとも一つのシリル官能基を有する。気孔形成物質成分（ｂ）は、成分（ａ）から製造された部分的に加水分解された縮合物と混合することができ、また、これは成分（ａ）の部分的に加水分解された縮合物の製造時に添加することもできる。気孔形成物質は、好ましくは末端にシリル基を有する有機分子である。気孔形成物質の有機部分は、エーテル含有有機分子、エステル含有有機分子、アミド含有有機分子、カーボネート基含有有機分子、カルバメート基含有有機分子、無水（ａｎｈｙｄｒｉｄｅ）基含有有機分子、アミン基含有有機分子、エナミン基含有有機分子、イミン基含有分子、アゾ基含有有機分子、チオエーテル基含有有機分子、スルホン基含有有機分子、スルホキシド基含有有機分子、イソシアネート基含有有機分子、イソシアヌレート基含有有機分子、トリアジン基含有有機分子、酸性基含有有機分子、エポキシ基含有有機分子などのように２００〜５００℃で分解され得る有機結合基を含有する任意の有機脂肪族および／または芳香族炭化水素であることができる。有機結合基は、分子鎖（チェーン）内および／またはサイクリック構造内に存在することができる。成分（ｂ）の有機部分は、一つの官能（作用）性結合基または二つ以上の官能基を組み合わせて含有することができる。成分（ｂ）のシラン部分は、成分（ａ）と反応する少なくとも一つの官能基を有する。好ましい官能基は、アルコキシ（メトキシ、エトキシ、プロポキシなど）、アシルオキシ（アセトキシ）、ヒドロキシルまたはハライド（塩素）である。
【００２５】
前記成分（ａ）と（ｂ）との間の架橋反応は、溶液状態で行うこともでき、コーティングフィルム形成中に行うこともできる。本発明では、成分（ａ）または成分（ａ）および（ｂ）の混合物が、水および触媒の添加後に有機溶媒中で部分的に加水分解され縮合される。架橋反応が溶液状態で部分的に起こって均一に分布した共重合体を形成する場合、成分（ｂ）は成分（ａ）の加水分解および縮合のいずれの状態でも添加することができる。また、成分（ｂ）は、コーティング膜形成前に成分（ａ）の部分的に加水分解された縮合物に添加することもできる。
【００２６】
使用可能な溶媒は、組成物を溶解して成分（ａ）と（ｂ）との均質液体混合物を形成する、任意の試薬またはその混合物を含む。成分（ａ）または成分（ａ）と（ｂ）との混合物の加水分解および縮合に用いられる溶媒は、ｎ−ペンタン、イソペンタン、ｎ−ヘキサン、イソヘキサン、シクロヘキサンなどのような脂肪族炭化水素溶媒；ベンゼン、トルエン、キシレン、アルキルベンゼン、ナフタレンなどのような芳香族炭化水素溶媒；メタノール、エタノール、ｎ−プロパノール、イソプロパノール、ｎ−ブタノール、イソブタノール、ｔ−ブタノール、シクロヘキサノール、メチルシクロヘキサノールなどのようなアルコール溶媒；テトラヒドロフラン、２−メチルテトラヒドロフラン、エチルエーテル、ｎ−プロピルエーテル、イソプロピルエーテル、ｎ−ブチルエーテル、ジグリム、ジオキサン、ジメチルジオキサン、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテルなどのようなエーテル溶媒；エチルホーメート（ｅｔｈｙｌ ｆｏｒｍａｔｅ）、メチルアセテート、エチルラクテート、ジエチルカーボネート、エチレンカーボネート、エチレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、エチレングリコールジアセテートなどのようなエステル溶媒および；Ｎ−メチルピロリドン、ホルムアミド、Ｎ−メチルホルムアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ−エチルホルムアミド、Ｎ，Ｎ−ジエチルホルムアミド、Ｎ−メチルアセトアミド、Ｎ−エチルアセトアミドなどのようなアミド溶媒を含む。加水分解および縮合に用いられた溶媒が反応後に完全に除去されることにより、油状または粉末状の有機シリケートポリマーが得られ、これは膜形成溶媒内に溶解されて用いられたり、加水分解および縮合に用いられた有機溶媒が直接的に膜形成のために用いられることができる。
【００２７】
触媒として、酸または塩基を用いることができる。本発明に用いられる触媒の例としては、塩酸、フッ酸、硝酸、硫酸、リン酸などのような無機酸；蟻酸、酢酸、プロピオン酸、ブタン酸、ペンタン酸、シュウ酸、マレイン酸、マロン酸、酪酸、スルホン酸、フタル酸、フマル酸、クエン酸、酒石酸などのような有機酸；アンモニア、水酸化ナトリウム、水酸化カリウム、水酸化カルシウムなどのような無機塩基；ピリジン、ピペラジン、ピペリジン、コリン、ジエチルアミン、トリエチルアミン、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、モノメチルジエタノールアミン、ジメチルモノエタノールアミンなどのような有機塩基を挙げることができる。金属キレート化合物および塩触媒のようなその他の触媒も本発明で使用することができる。触媒の使用量は、一般に、成分（ａ）１モル当りまたは成分（ａ）と（ｂ）との合計の１モル当り１モル以下であり、好ましくは０．５モル以下である。酸および塩基触媒は、単独で、または組合わせて用いることができる。
【００２８】
生成物が所望の分子量を有するように製造される限り、反応温度については特別の制限はない。温度は、好ましくは用いられる有機溶媒の沸点以下であり、結果として、生成される加水分解生成物の分子量調節のために０〜８０℃であることが好ましい。加水分解時の反応時間に対する特別の制限はなく、反応は生成物が所定の分子量を有する時点で完結することができる。大概、成分（ａ）または成分（ａ）と（ｂ）との混合物の部分的に加水分解された縮合物の分子量は、重量平均分子量として５００〜１，０００，０００の範囲内に設定するのが好ましい。成分（ａ）または成分（ａ）と（ｂ）との混合物の部分的に加水分解された縮合物の分子量が５００未満である場合には、均一なコーティング膜の形成が難しく、成分（ａ）または成分（ａ）と（ｂ）との混合物の部分的に加水分解された縮合物の分子量が１，０００，０００より大きい場合には縮合ポリマーは不溶性になる。溶液内固形成分濃度は、樹脂成分（ａ）および成分（ｂ）の合計として所望の溶液粘度またはコーティング膜厚さの観点で固形成分が溶解される範囲内で適切に選択されることができる。
【００２９】
本発明の第２段階で、部分的に予備縮合された有機シリケート成分（ａ）および成分（ｂ）の混合物、または成分（ａ）と（ｂ）との混合物の共縮合物を含有する樹脂組成物がスピンコート法などにより基板に加えられた後、加熱および乾燥されて溶媒が蒸発する。ここで、組成物は、スピンコーティング、ディップコーティング、スプレーコーティング、流動コーティング、スクリーンプリンティングなどのような当業者に公知である方法によって適用される。コーティング法は、コーティングされる基板の形状、要求される膜厚、平坦度等によって適切に選択することができる。本発明の組成物を半導体素子用層間絶縁膜に適用しようとする場合には、スピンコーティング法が、膜厚さの平面内分布が均一であって、下地に凹凸があっても表面が平坦になるので好ましい。コーティングの厚さは、下地の凹凸程度に応じて、望ましい状態たとえば平坦な表面が得られるように、スピン速度および固形成分濃度によって調節することができる。本発明の方法によって製造されたコーティングは、金属またはセラミックのような任意の基板上に有用であるが、特に光電子デバイス（ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ）、光電池、３−Ｄデバイス、シリコン−オン絶縁体デバイス（ｓｉｌｉｃｏｎ−ｏｎ ｉｎｓｕｌａｔｏｒ ｄｅｖｉｃｅ）、超格子（ｓｕｐｅｒｌａｔｔｉｃｅ）デバイスなどを含む半導体部品製造用電子基板上に有用である。
【００３０】
本発明の最後の段階は、縮合された有機ポリシリケートマトリックス内に架橋結合された成分（ｂ）の有機分子部分の熱分解を実行するのに充分な温度で加熱することを含む。加熱は１段階工程または多段階工程として遂行されることができる。多段階工程では、樹脂組成物がまず昇温により加熱されて多量の熱分解無しに硬化を起こす。一般に、この温度は約１５０〜３５０℃の範囲内でありうる。その次に、硬化された組成物が追加的に加熱されて成分（ｂ）の所定の有機分子部分の熱分解を起こす。一般に、熱分解段階は、３５０〜約６００℃の温度範囲、好ましくは３５０〜５００℃の温度範囲内で遂行されるのが好ましい。組成物を適切な放射線（ｒａｄｉａｔｉｏｎ）に露出させることによって光化学的に不安定な有機分子が分解される光分解を起こすことができる。単一段階加熱工程では、３５０℃より大きく有機シリケート樹脂の分解温度以下の温度範囲内で加熱することにより、樹脂組成物の硬化および成分（ｂ）の有機分子部分の熱分解が同時に起こる。
【００３１】
対流式オーブン（ｃｏｎｖｅｃｔｉｏｎ ｏｖｅｎ）、迅速な熱工程、高温プレートまたはマイクロウエーブエネルギー輻射の利用のような、任意の加熱方法を用いることができる。用いられる方法は、膜を所望の温度で迅速に加熱することができなければならない。コーティングが加熱されて硬化および分解される時間の持続は、加熱の間の環境、加熱される温度、加熱される速度および膜厚に依存する。より高い硬化温度および／またはより高い硬化環境内酸素濃度では、硬化および分解時間がさらに短い。一般に、コーティングは、硬化温度および分解温度で１秒〜４時間加熱される。加熱はいずれの環境でも行われることができるが、窒素、アルゴン、ヘリウム下または真空状態のような不活性環境が好ましい。
【００３２】
成分（ｂ）の有機分子部分の熱分解によってナノ多孔性誘電組成物（多孔性低誘電絶縁膜）が形成される。“ナノ多孔性”という用語は、本発明の誘電組成物が、約２０ｎｍ以下、好ましくは約０．３ｎｍ〜１０ｎｍ、より好ましくは約０．３ｎｍ〜５ｎｍの平均気孔粒径（直径）の気孔を有することを意味する。本発明の誘電組成物は、２５℃で３．３以下、好ましくは３．０以下、より好ましくは２．７以下の誘電定数を有する。誘電組成物は約５〜７０体積％、好ましくは５〜５０体積％の気孔を含む。誘電組成物は、下記［構造式１］のように変化し、光学的に透明で、イソトロピック構造を有する。
【００３３】
【化３】
Figure 0003571004
【００３４】
ここでＬは気孔を作ための成分（ｂ）の有機分子部分である。
本発明を例証するために、以下の実施例を提供する。下記の詳細な製造例は、本発明の範囲内であって、本発明を例示するために提供され、より一般的な方法は前述の通りである。これらの例は、例証的目的にのみ提示されるもので、本発明の範囲を制限するためのものではない。
【００３５】
【実施例】
気孔形成物質の製造
実施例１
２０μｌの白金触媒（Ｋａｒｔｅｄｔ ｃａｔ．）を１．５ｇのペンタエリスリトールテトラアクリレート（テトラマー（ｔｅｔｒａｍｅｒ））に添加し、約１５分間反応させた後、５．８ｍｌのトリメトキシシランを加えて反応を１０時間続けた。ＮＭＲスペクトルで反応を確認し、残留シランを真空下４５℃で除去した。
【００３６】
実施例２
トリアリル−１，３，５−トリアジン−２，４，６−トリオンを用いたこと以外は、実施例１と同じ方法によってトリス［３−（トリメトキシシリル）プロピル］イソシアヌレート（ｔｒｉｓ［３−（ｔｒｉｍｅｔｈｏｘｙｓｉｌｙｌ） ｐｒｏｐｙｌ］ｉｓｏｃｙａｎｕｒａｔｅ）を製造した。
【００３７】
気孔形成物質を含有する複合体有機シリケートおよび多孔性誘電膜の製造
実施例３
５．７３ｇのメチルトリメトキシシランおよび１．１４ｇのビストリメトキシシリルエタンを１５ｍｌのテトラヒドロフラン溶媒と混合し、温度を５℃に下げた。混合溶液に、１．２ｍｌの蒸溜水で希釈した２Ｎ塩酸０．７ｍｌを攪拌しながら徐々に加えた。一晩７０℃で反応させた後、溶液を室温に冷却し、その後、トルエンで希釈し蒸溜水でｐＨが中性になるまで洗浄した。得られた有機層に硫酸マグネシウムを導入して残留水を完全に除去し、得られた有機層から有機溶媒を真空オーブン内で完全に除去した。
【００３８】
ここで得られた粉末と実施例２の方法によって得られた生成物とをメチルイソブチルケトン内で溶解させた。得られた溶液を濾過して不純物を除去し、スピンコーティングして薄膜を得て、窒素雰囲気下、２５０℃および４５０℃で各々２時間硬化して誘電膜を製造した。
結果として生成される多孔性誘電膜は、気孔形成物質無しに製造されたものよりはるかに低い誘電定数を有し、ナノメートル以下の気孔を有する。
【００３９】
実施例４
７．６ｍｌのメチルトリメトキシシラン、０．９ｍｌのテトラメトキシシラン、４．０５ｍｌの蒸溜水および１５ｍｌのテトラヒドロフランを室温で混合した後、０．８ｍｌの２Ｎ塩酸を攪拌しながら徐々に加えた。一晩７０℃で反応させた後、溶液を室温に冷却し、その後、トルエンで希釈し、ｐＨが中性になるまで水で洗浄した。得られた有機層に硫酸マグネシウムを導入して残留水を完全に除去し、得られた有機層から有機溶媒を真空オーブン内で完全に除去した。
【００４０】
ここで得られた粉末と実施例２の方法によって得られた生成物とをメチルイソブチルケトン中で溶解した。得られた溶液を濾過して不純物を除去し、スピンコーティングして薄膜を得て、窒素雰囲気下、２５０℃および４５０℃で各々２時間硬化して誘電膜を製造した。
実施例３と実質的に同一な結果が得られるであろう。
【００４１】
実施例５
１０μｌの０．１Ｍ白金触媒および１．０ｍｌの２，４，６，８−テトラビニル−２，４，６，８−テトラメチルシロキサンを混合して完全に乾燥させた反応容器内で室温で約１５分間反応させた後、３．１５ｍｌのトリエトキシシランを導入して反応を５０℃窒素雰囲気下で数時間続けた。残留反応物を真空下で完全に除去し、反応の完結をＮＭＲスペクトルで確認した。
【００４２】
４０ｍｌのテトラヒドロフランおよび１９ｍｌのメチルトリメトキシシランを他の容器内で混合して窒素雰囲気下で温度を５℃に下げた。混合溶液に、１０．２４ｍｌの蒸溜水および２．１ｍｌの２．０Ｎ塩酸を攪拌しながら徐々に加えた。その次に、ヒドロシリル化生成物２．１ｍｌを徐々に添加した。一晩７０℃で反応させた後、溶液を室温に冷却し、その後、トルエンで希釈しｐＨが中性になるまで水で洗浄した。得られた有機層に硫酸マグネシウムを導入して残留水を完全に除去し、得られた有機層から有機溶媒を真空オーブン内で完全に除去した。
【００４３】
前記のようにして得られた粉末と実施例２の方法によって得られた生成物とをメチルイソブチルケトン中に溶解した。得られた溶液を濾過して不純物を除去し、スピンコーティングして薄膜を得て、窒素雰囲気下、２５０℃および４５０℃で各々２時間硬化して誘電膜を製造した。
実施例３と実質的に同一な結果が得られるであろう。
【００４４】
実施例６
７．６ｍｌのメチルトリメトキシシラン、２．５ｍｌのテトラメトキシシラン、および実施例１の方法によって得られた生成物５．０ｍｌを２５ｍｌのポリエチレングリコールモノメチルエーテル中で、室温で混合した後、０．２５ｍｌのマレイン酸および４．５ｍｌの蒸溜水を、混合物に攪拌しながら徐々に加えた。結果として生じた混合物を５０℃で１時間反応させ、７０℃で数時間２０ｍｌのメチルイソブチルケトンを加えながらさらに反応させた。結果として生じる溶液を濾過して、不純物を除去し、スピンコーティングして薄膜を得て、窒素雰囲気下、２５０℃および４５０℃で各々２時間硬化して誘電膜を製造した。
【００４５】
実施例３と実質的に同一な結果が得られるであろう。
実施例７
７．６ｍｌのメチルトリメトキシシラン、２．５ｍｌのテトラメトキシシラン、および実施例１の方法によって得られた生成物５．０ｍｌを室温で２５ｍｌのポリエチレングリコールモノメチルエーテル中に混合した後、０．２５ｍｌのアセト酸および４．５ｍｌの蒸溜水を混合物に攪拌しながら徐々に加えた。得られた混合物を５０℃で１時間反応させ、７０℃で数時間２０ｍｌのメチルイソブチルケトンを加えながら追加的に反応させた。得られた溶液を濾過して不純物を除去し、スピンコーティングして薄膜を得て、２５０℃および４５０℃で各々２時間反応させて誘電膜を製造した。
【００４６】
実施例３と実質的に同一な結果が得られるであろう。
【００４７】
【発明の効果】
以上のように、本発明によって製造された低誘電多孔性配線層間絶縁膜では、相分離が減少し、優れた加工性、イソトロピック構造およびナノメートル以下の非常に小さな気孔を有する。

Claims (20)

  1. ａ）マトリックス樹脂と、
    該マトリックス樹脂と共有結合によって連結されるように少なくとも一つのシリル官能基を末端に有する気孔形成有機分子と
    の複合体を製造する段階、
    ｂ）前記複合体を基板上にコーティングする段階、および
    ｃ）前記複合体を加熱して有機分子を除去することによって、複合体内部に気孔を形成する段階
    を有する半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  2. 前記マトリックス樹脂が、
    化学式１：Ｒ1 mＲ2 nＳｉＸ4-m-nで示される有機シラン（式中、Ｒ1およびＲ2は、それ
    ぞれ同一であっても異なっていてもよく、水素、アルキル、フッ素含有アルキルまたはアリールから選択される非加水分解性基であり；Ｘはハライド、アルコキシまたはアシルオキシから選択される加水分解性基であり；ｍおよびｎは０≦ｍ＋ｎ≦３を満たす０〜３の整数である）またはこれらの部分的に加水分解された縮合物と、
    化学式２：Ｒ3 PＹ3-pＳｉ−Ｍ−ＳｉＲ4 qＺ3-qで示される有機架橋（bridged）シラン（式中、Ｒ3およびＲ4はそれぞれ同一であっても異なっていてもよく、水素、アルキル、フッ素含有アルキル、アルケニルまたはアリールから選択される非加水分解性基であり；ＹおよびＺはそれぞれ同一であっても異なっていてもよく、ハライド、アルコキシまたはアシルオキシから選択される加水分解性基であり；Ｍはアルキレン基またはアリレン基であり；ｐおよびｑは０〜２の整数である）、有機架橋（bridge）単位（Ｓｉ−Ｍ−Ｓｉ）を有するサイクリックオリゴマー、またはこれらの部分的に加水分解された縮合物と、
    これらの混合物とから構成される群より選択されることを特徴とする請求項１に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  3. 前記化学式１中のＲ1およびＲ2がそれぞれ独立に水素、アルキル基またはフェニル基であり、Ｘがアルコキシ基であることを特徴とする請求項２に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  4. 前記有機シランは、テトラアルコキシシラン、モノアルキルトリアルコキシシラン、ジアルキルジアルコキシシラン、トリアルキルモノアルコキシシラン、トリアルコキシシラン、モノアルキルジアルコキシシランおよびこれらの混合物から構成される群より選択されることを特徴とする請求項２に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  5. 前記有機架橋シランが、触媒存在下でＳｉ−Ｈ含有シラン前駆体と脂肪族不飽和炭素（−ＣＨ=ＣＨ2）含有シランモノマーとのヒドロシリル化反応によって合成されることを特徴とする請求項２に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  6. 前記有機架橋単位（Ｓｉ−Ｍ−Ｓｉ）を有するサイクリックオリゴマーが、シラン前駆体を含有するアルキルハライドのグリニャール反応によって合成されることを特徴とする請求項２に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  7. 前記有機架橋単位（Ｓｉ−Ｍ−Ｓｉ）を有するサイクリックオリゴマーが、Ｓｉ−Ｈ含有シラン前駆体と下記環構造（Ｉ）および／または（II）を有するオリゴマーとのヒドロシリル化反応によって合成されることを特徴とする請求項２に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法：
    Figure 0003571004
    （前記式中、Ｌ1はアルケニルであり、Ｌ2は水素、アルキルまたはアリールであり、Ｍ1はアルケニルであり、Ｍ2は水素、アルキルまたはアリールである。）
  8. 前記気孔形成有機分子が熱分解可能であることを特徴とする請求項１に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  9. 前記気孔形成有機分子が２００〜５００℃で分解可能な有機結合基を含有することを特徴とする請求項８に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  10. 前記段階ａ）が、
    水および触媒の添加後、有機溶媒中でマトリックス樹脂を部分的に加水分解および縮合し；熱分解可能な有機分子を有する気孔形成物質を部分的に加水分解されたマトリックス樹脂の縮合物に添加する段階；または、
    水および触媒の添加後に有機溶媒中でマトリックス樹脂と熱分解可能な有機分子を有する気孔形成物質との混合物を部分的に加水分解および縮合する段階
    を有することを特徴とする請求項１に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  11. マトリックス樹脂および気孔形成物質の混合物、またはマトリックス樹脂の部分的に加水分解された縮合物の分子量が重量平均分子量基準で５００〜１，０００，０００であることを特徴とする請求項１０に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  12. 前記マトリックス樹脂が、
    化学式１：Ｒ1 mＲ2 nＳｉＸ4-m-nで示される有機シラン（式中、Ｒ1およびＲ2はそれぞれ同一であっても異なっていてもよく、水素、アルキル、フッ素含有アルキルまたはアリールから選択される非加水分解性基であり；Ｘはハライド、アルコキシまたはアシルオキシから選択される加水分解性基であり；ｍおよびｎは０≦ｍ＋ｎ≦３を満たす０〜３の整数である）またはこれらの部分的に加水分解された縮合物と、
    化学式２：Ｒ3 PＹ3-pＳｉ−Ｍ−ＳｉＲ4 qＺ3-qで示される有機架橋シラン（式中、Ｒ3およびＲ4はそれぞれ同一であっても異なっていてもよく、水素、アルキル、フッ素含有アルキル、アルケニルまたはアリールから選択される非加水分解性基であり；ＹおよびＺはそれぞれ同一であっても異なっていてもよく、ハライド、アルコキシまたはアシルオキシから選択される加水分解性基であり；Ｍはアルキレンまたはアリレン基であり；ｐおよびｑは０〜２の整数である）、有機架橋単位（Ｓｉ−Ｍ−Ｓｉ）を有するサイクリックオリゴマー、またはこれらの部分的に加水分解された縮合物と、
    これらの混合物とから構成される群より選択されることを特徴とする請求項１０に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  13. 前記段階ｃ）が、
    複合体を１５０〜３５０℃で加熱して、実質的な熱分解無しに硬化を実行する段階、および
    硬化された複合体を３５０〜６００℃で追加的に加熱して気孔形成物質の有機分子部分の熱分解を実行する段階
    を有することを特徴とする請求項１に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  14. 前記段階ｃ）が、混合体を３５０℃乃至前記マトリックス樹脂の分解温度以下の温度で加熱して混合体の硬化および気孔形成物質の有機分子部分の熱分解を同時に実行する段階を有することを特徴とする請求項１に記載の半導体素子用超低誘電多孔性配線層間絶縁膜の製造方法。
  15. 請求項１の方法によって製造されたことを特徴とする半導体素子用超低誘電多孔性配線層間絶縁膜。
  16. 請求項２の方法によって製造されたことを特徴とする半導体素子用超低誘電多孔性配線層間絶縁膜。
  17. 前記絶縁膜が３．３以下の誘電定数（誘電常数）を有することを特徴とする請求項１５に記載の半導体素子用超低誘電多孔性配線層間絶縁膜。
  18. 前記絶縁膜が２０ｎｍ以下の平均気孔直径の気孔を有することを特徴とする請求項１５に記載の半導体素子用超低誘電多孔性配線層間絶縁膜。
  19. 半導体素子用超低誘電多孔性配線層間絶縁膜を有する半導体素子であって、前記絶縁膜が請求項１の方法によって製造されたことを特徴とする半導体素子。
  20. 半導体素子用超低誘電多孔性配線層間絶縁膜を有する半導体素子であって、前記絶縁膜が請求項２の方法によって製造されたことを特徴とする半導体素子。
JP2001131769A 2000-04-28 2001-04-27 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子 Expired - Lifetime JP3571004B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20000022737 2000-04-28
KR2000-22737 2000-12-19
KR10-2000-0078658A KR100383103B1 (ko) 2000-04-28 2000-12-19 저유전 절연재료의 제조방법
KR2000-78658 2000-12-19

Publications (2)

Publication Number Publication Date
JP2002016057A JP2002016057A (ja) 2002-01-18
JP3571004B2 true JP3571004B2 (ja) 2004-09-29

Family

ID=26637926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001131769A Expired - Lifetime JP3571004B2 (ja) 2000-04-28 2001-04-27 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子

Country Status (4)

Country Link
US (2) US6806161B2 (ja)
EP (1) EP1150346B1 (ja)
JP (1) JP3571004B2 (ja)
TW (1) TWI291728B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505520B2 (ja) * 2001-05-11 2004-03-08 松下電器産業株式会社 層間絶縁膜
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
US6602801B2 (en) * 2001-11-13 2003-08-05 Chartered Semiconductor Manufacturing Ltd. Method for forming a region of low dielectric constant nanoporous material
US6899857B2 (en) * 2001-11-13 2005-05-31 Chartered Semiconductors Manufactured Limited Method for forming a region of low dielectric constant nanoporous material using a microemulsion technique
DE10162443A1 (de) * 2001-12-19 2003-07-03 Bayer Ag Verfahren zur Herstellung von dielektrischen Schichten unter Verwendung multifunktioneller Carbosilane
US7091287B2 (en) * 2001-12-27 2006-08-15 Lg Chem, Ltd. Nanopore forming material for forming insulating film for semiconductors and low dielectric insulating film comprising the same
JP3957154B2 (ja) * 2002-03-19 2007-08-15 富士通株式会社 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
KR100515583B1 (ko) * 2002-06-27 2005-09-20 주식회사 엘지화학 유기실리케이트 중합체 및 이를 함유하는 절연막
US6964919B2 (en) * 2002-08-12 2005-11-15 Intel Corporation Low-k dielectric film with good mechanical strength
TWI282124B (en) * 2002-11-28 2007-06-01 Tosoh Corp Insulating film material containing an organic silane compound, its production method and semiconductor device
KR100493855B1 (ko) * 2002-12-12 2005-06-08 삼성전자주식회사 실록산계 수지 및 이를 이용한 저유전성 패턴막의 형성방법
US7361718B2 (en) 2002-12-26 2008-04-22 Nissan Chemical Industries, Ltd. Alkali-soluble gap fill material forming composition for lithography
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
EP1537183B1 (en) * 2003-04-09 2014-05-14 LG Chem, Ltd. Coating composition for insulating film production, preparation method of insulation film by using the same, insulation film for semi-conductor device prepared therefrom, and semi-conductor device comprising the same
US8137764B2 (en) * 2003-05-29 2012-03-20 Air Products And Chemicals, Inc. Mechanical enhancer additives for low dielectric films
KR100578737B1 (ko) * 2003-06-25 2006-05-12 학교법인 포항공과대학교 반응성 방사구조 고분자 및 이를 이용한 저유전성 고분자복합체 박막
KR100507967B1 (ko) * 2003-07-01 2005-08-10 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막
KR100554157B1 (ko) 2003-08-21 2006-02-22 학교법인 포항공과대학교 저유전 특성의 유기 실리케이트 고분자 복합체
US7056840B2 (en) * 2003-09-30 2006-06-06 International Business Machines Corp. Direct photo-patterning of nanoporous organosilicates, and method of use
KR100508696B1 (ko) * 2003-12-01 2005-08-17 학교법인 서강대학교 구리배선용 초저유전 절연막
WO2006025933A1 (en) * 2004-08-25 2006-03-09 Dow Corning Corporation Siloxane resins and porous materials produced therefrom
KR101222428B1 (ko) * 2004-08-31 2013-01-15 질렉스 오와이 폴리유기실록산 유전 물질
US7790630B2 (en) * 2005-04-12 2010-09-07 Intel Corporation Silicon-doped carbon dielectrics
US7482389B2 (en) 2005-04-20 2009-01-27 International Business Machines Corporation Nanoporous media with lamellar structures
US7960442B2 (en) 2005-04-20 2011-06-14 International Business Machines Corporation Nanoporous media templated from unsymmetrical amphiphilic porogens
EP1891145B1 (en) 2005-06-13 2017-08-09 Pibond Oy Method for producing a polymer for semiconductor optoelectronics comprising polymerizing functionalized silane monomers with bridging hydrocarbon group
JP2007046010A (ja) * 2005-08-12 2007-02-22 Fujifilm Corp 膜形成用組成物、絶縁膜、およびその製造方法
JP2007070480A (ja) * 2005-09-07 2007-03-22 Fujifilm Corp 膜形成用組成物、絶縁膜およびその製造方法
DE102006019244B4 (de) * 2006-04-21 2008-07-03 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
US20070284687A1 (en) * 2006-06-13 2007-12-13 Rantala Juha T Semiconductor optoelectronics devices
JP4437820B2 (ja) * 2007-01-04 2010-03-24 富士通マイクロエレクトロニクス株式会社 低誘電率膜の製造方法
MY158950A (en) 2010-02-19 2016-11-30 Toray Industries Phosphor-containing cured silicone, process for production of same, phosphor-containing silicone composition, precursor of the composition, sheets, led package, light-emitting device, and process for production of led-mounted substrate
TWI435454B (zh) 2010-10-25 2014-04-21 Au Optronics Corp 太陽能電池
JP5953750B2 (ja) * 2010-12-13 2016-07-20 東レ株式会社 蛍光体シート、これを用いたｌｅｄおよび発光装置ならびにｌｅｄの製造方法
US9165822B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
KR102328108B1 (ko) * 2015-05-08 2021-11-17 삼성전자주식회사 배선 구조물, 배선 구조물의 형성 방법 및 반도체 장치의 제조 방법
KR102624608B1 (ko) 2016-01-19 2024-01-16 삼성전자주식회사 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
EP3372608B1 (de) * 2017-03-08 2021-04-28 Evonik Operations GmbH Verfahren zur herstellung von tris[3-(alkoxysilyl)propyl]isocyanuraten
ES2881271T3 (es) * 2017-03-08 2021-11-29 Evonik Operations Gmbh Procedimiento para preparar tris[3-(alcoxisilil)propil]isocianuratos
KR102258616B1 (ko) * 2018-01-10 2021-05-28 주식회사 엘지화학 반도체 패키지용 절연층 제조방법 및 이에 의해 형성된 반도체 패키지용 절연층
CN114933854A (zh) * 2022-05-06 2022-08-23 杭州涂态科技有限公司 一种轻质高触变型单组分绝缘漆

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225283A (en) * 1987-04-24 1993-07-06 Allied-Signal Inc. Coating for protecting a carbon-carbon composite from oxidative degradation
US5378790A (en) * 1992-09-16 1995-01-03 E. I. Du Pont De Nemours & Co. Single component inorganic/organic network materials and precursors thereof
US5955786A (en) 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
WO1997006896A1 (en) * 1995-08-14 1997-02-27 Central Glass Company Limited Porous metal-oxide thin film and method of forming same on glass substrate
US5871843A (en) * 1996-03-27 1999-02-16 Asahi Glass Company Ltd. Laminate and process for its production
US5883219A (en) * 1997-05-29 1999-03-16 International Business Machines Corporation Integrated circuit device and process for its manufacture
DE69827259T2 (de) * 1997-07-15 2006-02-16 Asahi Kasei Kabushiki Kaisha Zusammensetzungen aus alkoxysilan und organischem polymer zur herstellung von dünnen isolierenden schichten und deren verwendung
JP2000021872A (ja) 1998-04-28 2000-01-21 Sony Corp 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
US6372666B1 (en) * 1998-08-31 2002-04-16 Alliedsignal Inc. Process for producing dielectric thin films
US6271273B1 (en) * 2000-07-14 2001-08-07 Shipley Company, L.L.C. Porous materials

Also Published As

Publication number Publication date
TWI291728B (en) 2007-12-21
US20010055891A1 (en) 2001-12-27
US6743471B2 (en) 2004-06-01
US6806161B2 (en) 2004-10-19
EP1150346B1 (en) 2011-12-28
JP2002016057A (ja) 2002-01-18
EP1150346A3 (en) 2004-05-06
US20030216058A1 (en) 2003-11-20
EP1150346A2 (en) 2001-10-31

Similar Documents

Publication Publication Date Title
JP3571004B2 (ja) 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子
JP4662718B2 (ja) 集積回路用途用の低金属多孔質シリカ誘電体
EP1328571B1 (en) A process for preparing organic silicate polymer
JP2006500769A (ja) 低ｋ材料用の中間層接着促進剤
JP4049775B2 (ja) 有機シリケート重合体およびこれを含む絶縁膜
KR100451044B1 (ko) 유기실리케이트 중합체의 제조방법, 및 이를 이용한절연막의 제조방법
KR100645682B1 (ko) 유기실록산 수지 및 이를 이용한 절연막
JP2004536924A (ja) シロキサン樹脂
KR20040068274A (ko) 다관능성 카르보실란을 이용하여 유전체층을 제조하는방법
KR100419069B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 저유전 절연막
US7091287B2 (en) Nanopore forming material for forming insulating film for semiconductors and low dielectric insulating film comprising the same
KR100508903B1 (ko) 저유전 절연막 형성용 조성물 및 절연막 제조 방법
KR100422916B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 저유전 절연막
KR100508901B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
KR100440488B1 (ko) 반도체의 절연막 형성용 유기실리케이트 고분자 및 이를포함하는 저유전 절연막
KR100490853B1 (ko) 반도체의 절연막 형성용 나노 기공 형성 물질 및 이를포함하는 저유전 절연막
KR100515584B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
KR100508902B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JP2001253945A (ja) 半導体層間絶縁材料及びこれを用いた半導体素子
KR20050090978A (ko) 저 ｋ 재료용 중간층 접착 촉진제

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3571004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070702

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term