KR102624608B1 - 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102624608B1
KR102624608B1 KR1020160136011A KR20160136011A KR102624608B1 KR 102624608 B1 KR102624608 B1 KR 102624608B1 KR 1020160136011 A KR1020160136011 A KR 1020160136011A KR 20160136011 A KR20160136011 A KR 20160136011A KR 102624608 B1 KR102624608 B1 KR 102624608B1
Authority
KR
South Korea
Prior art keywords
group
alkyl
dielectric film
paragraph
composition
Prior art date
Application number
KR1020160136011A
Other languages
English (en)
Other versions
KR20170087393A (ko
Inventor
황선혜
김명운
조윤정
이상익
전상용
정인경
정원웅
최정식
Original Assignee
삼성전자주식회사
(주)디엔에프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, (주)디엔에프 filed Critical 삼성전자주식회사
Publication of KR20170087393A publication Critical patent/KR20170087393A/ko
Application granted granted Critical
Publication of KR102624608B1 publication Critical patent/KR102624608B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • C01B33/126—Preparation of silica of undetermined type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 본 발명의 실리콘 전구체를 이용하여, 기판 상에 예비 유전막을 형성하는 것; 및 상기 예비 유전막 상에 에너지 처리를 수행하여, 유전막을 형성하는 것을 포함한다. 상기 유전막은, Si-CH3 결합 단위/Si-O 결합 단위 비율이 0.5 내지 5이다.

Description

저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법{Method for forming low k dielectric layer and method for manufacturing semiconductor device using the same}
본 발명은 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 신규한 실리콘 전구체를 이용한 저유전막의 형성 방법에 관한 것이다.
반도체 소자는 소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 많은 전자 산업에서 사용되고 있다. 반도체 소자는 데이터를 저장하는 기억 소자, 데이터를 연산처리 하는 논리 소자, 및 다양한 기능을 동시에 수행할 수 있는 하이브리드(hybrid) 소자 등을 포함할 수 있다.
전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화에 대한 요구가 점점 심화되고 있다. 이에 따라, 미세한 패턴들을 정의하는 노광 공정의 공정 마진 감소 등의 여러 문제점들이 발생되어 반도체 소자의 구현이 점점 어려워지고 있다. 또한, 전자 산업의 발전에 의하여 반도체 소자의 고속화에 대한 요구도 점점 심화되고 있다. 이러한 반도체 소자의 고집적화 및/또는 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
본 발명이 해결하고자 하는 과제는, 낮은 유전 상수 및 높은 기계적 강도를 갖는 저유전막을 형성하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 배선들 사이의 캐패시턴스를 줄일 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 개념에 따른, 저유전막의 형성 방법은, 하기 화학식 1의 화합물을 포함하는 실리콘 전구체를 이용하여, 기판 상에 예비 유전막을 형성하는 것; 및 상기 예비 유전막 상에 에너지 처리를 수행하여, 유전막을 형성하는 것을 포함할 수 있다. 상기 유전막은, Si-CH3 결합 단위/Si-O 결합 단위 비율이 0.5 내지 5일 수 있다.
[화학식 1]
Figure 112016101613935-pat00001
상기 화학식 1에서, n은 1 또는 2의 정수이고, R1, R2, R3, R5, 및 R6 중 적어도 두 개는 -O-R7이고, 나머지는 각각 독립적으로 수소, (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐 또는 (C1-C10)알콕시이고, R7은 수소, (C1-C10)알킬, (C3-C10)알케닐 또는 (C3-C10)알키닐이며, R4는 기공 유도기(porogen group)이고, (C3-C10)알케닐, (C3-C10)알키닐, (C3-C10)아릴, (C3-C10)헤테로아릴, (C3-C10)시클로알킬, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬일 수 있다.
상기 아릴, 상기 헤테로아릴, 상기 시클로알킬, 상기 시클로알케닐, 상기 시클로알키닐 및 상기 헤테로시클로알킬은 비치환 되거나, 또는 각각 독립적으로 (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐, (C1-C10)알콕시, 할로겐, 시아노, 나이트로 및 하이드록시로 이루어진 군에서 선택된 하나 이상으로 치환될 수 있다.
상기 헤테로아릴 및 상기 헤테로시클로알킬은 각각 독립적으로 -NR8-, -O- 및 -S-로 이루어진 군에서 선택된 하나 이상의 헤테로원자를 포함하며, R8은 수소 또는 (C1-C10)알킬일 수 있다.
R1, R2, R3, R5, 및 R6 중 적어도 두 개는 (C1-C5)알콕시이고, 나머지는 (C1-C5)알킬일 수 있다.
R1, R2, R3, R5, 및 R6 중 적어도 세 개는 메톡시이고, 나머지는 (C1-C5)알킬일 수 있다.
R4는 1-프로페닐기, 2-프로페닐기, 1-부테닐기, 2-부테닐기, 3-부테닐기, 1-메틸-2-프로페닐기, 2-메틸-2-프로페닐기, 1-펜테닐기, 2-펜테닐기, 3-펜테닐기, 4-펜테닐기, 1-메틸-2-부테닐기, 2-메틸-2-부테닐기, 1-헥세닐기, 2-헥세닐기, 3-헥세닐기, 4-헥세닐기, 5-헥세닐기, 페닐기, 자일렌기, 시클로프로필기, 시클로부틸기, 시클로펜틸기, 시클로헥실기, 시클로헵틸기, 시클로옥틸기, 시클로펜테닐기, 시클로펜타디엔기, 시클로헥사디엔기, 시클로헵타디엔기, 바이시클로헵틸기, 바이시클로헵테닐기, 시클로헥센옥사이드기, 시클로펜텐옥사이드기, 테르피넨기, 리오넨기, 부타디엔옥사이드, 스타이렌 또는 풀벤일 수 있다.
상기 화합물의 증기압은, 100℃에서 0.1 Torr 내지 100 Torr일 수 있다.
상기 예비 유전막을 형성하는 것은, 화학기상증착(CVD)을 수행하는 것을 포함하고, 상기 화학기상증착의 반응 가스는 O2, O3, N2O, CO2 또는 이들의 조합일 수 있다.
상기 에너지 처리는 200℃ 내지 800℃에서 수행되는 열처리일 수 있다.
상기 에너지 처리는 자외선 경화 처리(UV curing treatment)이고, 상기 자외선 경화 처리 수행 시 상기 기판의 온도는 0℃ 내지 700℃일 수 있다.
상기 자외선 경화 처리는 10W 내지 200W의 파워로 0.1 내지 120분 동안 수행될 수 있다.
상기 유전막의 탄소 함량은 1at% 내지 40at%일 수 있다.
상기 유전막의 기공들의 평균 직경은 0.5nm 내지 5 nm일 수 있다.
상기 유전막의 기공들의 부피의 합은, 상기 유전막의 전체 부피의 8% 내지 35%일 수 있다.
상기 유전막의 기공들의 직경 분포는, 0.1nm 내지 2.5nm의 반값 전폭(Full Width at Half Maximum)을 가질 수 있다.
상기 유전막은 2.2 내지 3의 유전 상수를 가질 수 있다.
상기 유전막은 6 GPa 내지 15 GPa의 영률(young's modulus)을 가질 수 있다.
상기 유전막은, Si-O 케이지 구조들/Si-O 네트워크 구조들의 비율이 0.5 내지 1 일 수 있다.
본 발명의 다른 개념에 따른, 저유전막의 형성 방법은, 하기 화학식 1의 화합물을 포함하는 실리콘 전구체를 이용하여, 기판 상에 유전막을 형성하는 것을 포함할 수 있다.
[화학식 1]
Figure 112016101613935-pat00002
상기 화학식 1에서, n은 1 또는 2의 정수이고, R1, R2, R3, R5, 및 R6 중 적어도 두 개는 -O-R7이고, 나머지는 각각 독립적으로 수소, (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐 또는 (C1-C10)알콕시이고, R7은 수소, (C1-C10)알킬, (C3-C10)알케닐 또는 (C3-C10)알키닐이며, R4는 기공 유도기이고, (C3-C10)아릴, (C3-C10) 헤테로아릴, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬일 수 있다.
상기 아릴, 상기 헤테로아릴, 상기 시클로알킬, 상기 시클로알케닐, 상기 시클로알키닐 및 상기 헤테로시클로알킬은 비치환 되거나, 또는 각각 독립적으로 (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐, (C1-C10)알콕시, 할로겐, 시아노, 나이트로 및 하이드록시로 이루어진 군에서 선택된 하나 이상으로 치환될 수 있다.
상기 헤테로아릴 및 상기 헤테로시클로알킬은 각각 독립적으로 -NR8-, -O- 및 -S-로 이루어진 군에서 선택된 하나 이상의 헤테로원자를 포함하며, R8은 수소 또는 (C1-C10)알킬일 수 있다.
상기 유전막을 형성하는 것은: 상기 실리콘 전구체를 이용하여, 상기 기판 상에 예비 유전막을 형성하는 것; 및 상기 예비 유전막 상에 에너지 처리를 수행하는 것을 포함할 수 있다.
상기 유전막의 기공들의 부피의 합은, 상기 유전막의 전체 부피의 8% 내지 35%일 수 있다.
본 발명의 또 다른 개념에 따른, 저유전막의 형성 방법은, 하기 화학식 1의 화합물을 포함하는 실리콘 전구체를 이용하여, 기판 상에 예비 유전막을 형성하는 것; 및 상기 예비 유전막 상에 에너지 처리를 수행하여, 유전막을 형성하는 것을 포함할 수 있다. 상기 유전막은 6 GPa 내지 15 GPa의 영률을 가질 수 있다.
[화학식 1]
Figure 112016101613935-pat00003
상기 화학식 1에서, n은 1 또는 2의 정수이고, R1, R2, R3, R5, 및 R6 중 적어도 세 개는 메톡시이고, 나머지는 각각 독립적으로 수소, (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐 또는 (C1-C10)알콕시이고, R4는 기공 유도기이고, (C3-C10)알케닐, (C3-C10)알키닐, (C3-C10)아릴, (C3-C10)헤테로아릴, (C3-C10)시클로알킬, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬일 수 있다.
상기 아릴, 상기 헤테로아릴, 상기 시클로알킬, 상기 시클로알케닐, 상기 시클로알키닐 및 상기 헤테로시클로알킬은 비치환 되거나, 또는 각각 독립적으로 (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐, (C1-C10)알콕시, 할로겐, 시아노, 나이트로 및 하이드록시로 이루어진 군에서 선택된 하나 이상으로 치환될 수 있다.
상기 헤테로아릴 및 상기 헤테로시클로알킬은 각각 독립적으로 -NR8-, -O- 및 -S-로 이루어진 군에서 선택된 하나 이상의 헤테로원자를 포함하며, R8은 수소 또는 (C1-C10)알킬일 수 있다.
상기 유전막은, Si-O 케이지 구조들/Si-O 네트워크 구조들의 비율이 0.5 내지 1일 수 있다.
상기 에너지 처리는 500℃ 내지 600℃에서 수행될 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자의 제조 방법은, Si-(CH2)n-Si 구조의 분자를 갖는 실리콘 전구체를 이용하여, 기판 상에 실리콘 절연막을 형성하는 것; 및 상기 실리콘 절연막 내에 적어도 하나의 배선을 형성하는 것을 포함하되, 상기 n은 1 또는 2의 정수이고, 상기 실리콘 전구체는, 이의 분자 내에, Si 원자들 중 어느 하나와 결합하는 기공 유도기를 갖고, 상기 실리콘 전구체는, 이의 분자 내에, Si 원자들과 결합하는 두 개 이상의 (C1-C5)알콕시기들을 갖고, 상기 기공 유도기는, (C3-C10)알케닐, (C3-C10)알키닐, (C3-C10)아릴, (C3-C10)헤테로아릴, (C3-C10)시클로알킬, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬일 수 있다.
상기 실리콘 절연막은, Si-CH3 결합 단위/Si-O 결합 단위 비율이 0.5 내지 5일 수 있다.
상기 실리콘 절연막은, Si-O 케이지 구조들/Si-O 네트워크 구조들의 비율이 0.5 내지 1일 수 있다.
상기 실리콘 절연막은, 2.2 내지 3의 유전 상수 및 6 Gpa 내지 15 Gpa의 영률을 가질 수 있다.
상기 적어도 하나의 배선을 형성하는 것은: 상기 실리콘 절연막을 패터닝하여, 상기 실리콘 절연막 내에 적어도 하나의 배선 홀을 형성하는 것; 및 상기 적어도 하나의 배선 홀 내를 채우는 도전막을 형성하는 것을 포함할 수 있다.
상기 적어도 하나의 배선을 형성하는 것은, 상기 적어도 하나의 배선 홀을 채우는 배리어 막을 형성하는 것을 더 포함할 수 있다.
본 발명에 따른 저유전막의 형성 방법은, 신규한 실리콘 전구체를 이용하여, 낮은 유전 상수와 높은 기계적 강도를 갖는 유전막을 형성할 수 있다. 본 발명의 실리콘 전구체는 우수한 열적 안정성을 가지며, 유전막 내에 수많은 기공들을 형성할 수 있다. 본 발명에 따른 저유전막의 내부에 배선들을 형성할 경우, 유전막의 높은 기계적 강도로 배선들을 지지해줄 수 있으며, 유전막의 낮은 유전 상수로 배선들간의 캐패시턴스를 줄일 수 있다.
도 1a 및 도 2는 본 발명의 실시예들에 따른 저유전막의 형성 방법을 나타내는 단면도들이다.
도 1b는 도 1a에 나타난 증착 공정이 수행되는 챔버를 나타내는 단면도이다.
도 3, 5 및 7은 본 발명의 실시예들에 따른 반도체 소자를 제조하는 방법을 설명하기 위한 평면도들이다.
도 4a, 6a 및 8a는 각각 도 3, 5 및 7의 I-I'선에 따른 단면도들이다.
도 4b, 6b 및 8b는 각각 도 3, 5 및 7의 II-II'선에 따른 단면도들이다.
도 9는 본 발명의 실시예들에 따른 실리콘 전구체의 증기압을 나타낸 그래프이다.
도 10은 본 발명의 실시예들에 따른 유전막의 기공 크기 분포를 나타낸 그래프이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1a 및 도 2는 본 발명의 실시예들에 따른 저유전막의 형성 방법을 나타내는 단면도들이다. 도 1b는 도 1a에 나타난 증착 공정이 수행되는 챔버를 나타내는 단면도이다.
도 1a 및 도 1b를 참조하면, 기판(100) 상에 예비 유전막(PDL)이 형성될 수 있다. 상기 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다.
먼저, 상기 예비 유전막(PDL)을 형성하기 위한 실리콘 전구체가 준비될 수 있다. 상기 실리콘 전구체는, 기공 유도기(porogen group)를 갖는 분자를 포함할 수 있다. 상기 기공 유도기는 Si 원자와 직접 결합할 수 있다. 구체적으로, 상기 실리콘 전구체는 Si-(CH2)n-Si 구조의 분자를 포함할 수 있고(n은 1 또는 2의 정수), 상기 기공 유도기가 상기 분자 내의 Si 원자와 직접 결합할 수 있다. 예를 들어, 상기 실리콘 전구체는 하기 화학식 1의 화합물을 포함할 수 있다.
[화학식 1]
Figure 112016101613935-pat00004
상기 화학식 1에서, n은 1 또는 2의 정수일 수 있다. R1, R2, R3, R5, 및 R6 중 적어도 두 개는 -O-R7이고, 나머지는 각각 독립적으로 수소, (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐 또는 (C1-C10)알콕시일 수 있다. 이때, R7은 수소, (C1-C10)알킬, (C3-C10)알케닐 또는 (C3-C10)알키닐일 수 있다. 일 예로, R2 및 R3가 각각 -O-R7일 경우, 상기 화합물은 하기 화학식 2로 표시될 수 있다.
[화학식 2]
Figure 112016101613935-pat00005
바람직하기로, 상기 화학식 1에서, 상기 R1, R2, R3, R5, 및 R6 중 적어도 두 개는 (C1-C5)알콕시일 수 있다. 다시 말하면, 상기 -O-R7에서 R7은 (C1-C5)알킬일 수 있다. 더 구체적으로, 상기 R1, R2, R3, R5, 및 R6 중 적어도 세 개는 메톡시일 수 있다. 이때, 상기 R1, R2, R3, R5, 및 R6 중 나머지는 (C1-C5)알킬일 수 있다. 이 경우, 상기 화합물은 일 예로 하기 화학식 3으로 표시될 수 있다.
[화학식 3]
Figure 112016101613935-pat00006
상기 화학식 1에서, R4는 상기 기공 유도기일 수 있다. 구체적으로, 상기 R4는 (C3-C10)알케닐, (C3-C10)알키닐, (C3-C10)아릴, (C3-C10)헤테로아릴, (C3-C10)시클로알킬, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬일 수 있다.
이때, 상기 아릴, 상기 헤테로아릴, 상기 시클로알킬, 상기 시클로알케닐, 상기 시클로알키닐 및 상기 헤테로시클로알킬은 비치환 되거나, 또는 각각 독립적으로 (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐, (C1-C10)알콕시, 할로겐, 시아노, 나이트로 및 하이드록시로 이루어진 군에서 선택된 하나 이상으로 치환될 수 있다. 나아가, 상기 헤테로아릴 및 상기 헤테로시클로알킬은 각각 독립적으로 -NR8-, -O- 및 -S-로 이루어진 군에서 선택된 하나 이상의 헤테로원자를 포함할 수 있다. 여기서, R8은 수소 또는 (C1-C10)알킬일 수 있다.
예를 들어, 상기 R4는 1-프로페닐기, 2-프로페닐기, 1-부테닐기, 2-부테닐기, 3-부테닐기, 1-메틸-2-프로페닐기, 2-메틸-2-프로페닐기, 1-펜테닐기, 2-펜테닐기, 3-펜테닐기, 4-펜테닐기, 1-메틸-2-부테닐기, 2-메틸-2-부테닐기, 1-헥세닐기, 2-헥세닐기, 3-헥세닐기, 4-헥세닐기, 5-헥세닐기, 페닐기, 자일렌기, 시클로프로필기, 시클로부틸기, 시클로펜틸기, 시클로헥실기, 시클로헵틸기, 시클로옥틸기, 시클로펜테닐기, 시클로펜타디엔기, 시클로헥사디엔기, 시클로헵타디엔기, 바이시클로헵틸기, 바이시클로헵테닐기, 시클로헥센옥사이드기, 시클로펜텐옥사이드기, 테르피넨기, 리오넨기, 부타디엔옥사이드, 스타이렌 또는 풀벤일 수 있다.
바람직하기로, 상기 R4는 환형의 탄화수소 구조를 가질 수 있다. 구체적으로, 상기 R4는 (C3-C10)아릴, (C3-C10) 헤테로아릴, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬일 수 있다. 이 경우, 후술할 유전막 내에 상대적으로 많은 미세 기공들이 형성될 수 있다.
상기 화학식 1의 화합물은 100 내지 500의 분자량을 가질 수 있다. 상기 화학식 1의 화합물은 100℃에서 0.1 Torr 내지 100 Torr의 증기압을 가질 수 있다. 즉, 상기 화학식 1의 화합물은 상대적으로 높은 증기압을 가질 수 있으며, 따라서 화학기상증착(CVD) 또는 원자층증착(ALD) 공정 수행 시, 공정적으로 더 안정적일 수 있다. 상기 화학식 1의 화합물은 100℃ 내지 500℃의 온도 하에서 열분해될 수 있다. 즉, 상기 화학식 1의 화합물은 고온에서도 쉽게 분해되지 않아, 상대적으로 열적 안정성이 우수할 수 있다.
예를 들어, 상기 화학식 1의 화합물은 아래의 화합물들 중 적어도 하나일 수 있다.
Figure 112016101613935-pat00007
Figure 112016101613935-pat00008
Figure 112016101613935-pat00009
Figure 112016101613935-pat00010
Figure 112016101613935-pat00011
Figure 112016101613935-pat00012
Figure 112016101613935-pat00013
Figure 112016101613935-pat00014
Figure 112016101613935-pat00015
Figure 112016101613935-pat00016
Figure 112016101613935-pat00017
Figure 112016101613935-pat00018
Figure 112016101613935-pat00019
상기 예비 유전막(PDL)은 상기 실리콘 전구체를 소스 가스(SG)로 하는 증착 공정(DP)을 통해 형성될 수 있다. 상기 증착 공정(DP)은 화학기상증착(CVD) 또는 원자층증착(ALD)을 포함할 수 있다. 일 예로, 상기 화학기상증착은 플라즈마 보강 화학기상증착(Plasma Enhanced CVD)일 수 있으며, 상기 원자층증착은 플라즈마 보강 원자층증착(Plasma Enhanced ALD)일 수 있다.
구체적으로, 도 1b를 다시 참조하면, 챔버(200) 내에 상기 기판이 배치될 수 있다. 일 예로, 상기 챔버(200)는 플라즈마 챔버일 수 있다. 상기 기판은 플레이트(210) 상에 배치될 수 있고, 상기 플레이트(210)를 이용해 상기 기판이 가열될 수 있다. 일 예로, 상기 플레이트(210)는 하부 전극으로도 사용될 수 있다. 상기 가열을 통해, 상기 기판의 온도는 0℃ 내지 500℃일 수 있고, 일 예로 상기 기판의 온도는 약 200℃일 수 있다.
상기 챔버(200) 내에 소스 가스(SG) 및 반응 가스(RG)를 투입할 수 있다. 상기 소스 가스(SG)는 상기 실리콘 전구체일 수 있고, 상기 반응 가스(RG)는 산화제일 수 있다. 일 예로, 상기 반응 가스(RG)는 O2, O3, N2O, CO2 또는 이들의 조합일 수 있다. 구체적으로, 상기 실리콘 전구체는 증발기 내에서 기체인 상기 소스 가스(SG)로 상변화될 수 있다. 다시 말하면, 상기 증발기 내의 상기 실리콘 전구체를 가열하여, 상기 실리콘 전구체를 기체 상태인 상기 소스 가스(SG)로 상변화시킬 수 있다.
앞서 설명한 바와 같이, 상기 실리콘 전구체는 상대적으로 높은 증기압을 가질 수 있기 때문에, 상기 증발기의 특정 온도 하에서 상대적으로 많은 양의 상기 실리콘 전구체가 기체 상태인 상기 소스 가스(SG)로 상변화될 수 있다. 따라서, 상기 챔버(200) 내로 상대적으로 많은 양의 상기 소스 가스(SG)가 용이하게 투입될 수 있고, 이를 통해 상기 증착 공정(DP)을 효율적 및 안정적으로 수행할 수 있다.
나아가, 상기 증착 공정(DP)의 공정 조건에 따라 상기 소스 가스(SG)의 양이 상대적으로 많이 필요할 수 있다. 다시 말하면, 상기 챔버(200)로 투입되는 상기 소스 가스(SG)의 압력을 증가시킬 필요가 있을 수 있다. 이를 위해, 상기 증발기의 상기 특정 온도를 증가시킬 수 있다. 한편, 상기 실리콘 전구체는 상대적으로 열적 안정성이 우수할 수 있기 때문에, 상대적으로 높은 상기 특정 온도 하에서(예를 들어, 200℃ 내지 500℃)도 이의 화학적 구조가 쉽게 변형되지 않을 수 있다. 따라서, 상기 예비 유전막(PDL)을 공정적 결함 없이 형성시킬 수 있다.
상기 소스 가스(SG)는, 상기 증발기로 유입되는 캐리어 가스와 함께 상기 챔버(200) 내로 투입될 수 있다. 상기 캐리어 가스는 불활성 가스일 수 있고, 예를 들어, 헬륨, 네온, 아르곤, 크립톤, 제논, 또는 라돈일 수 있다. 상기 캐리어 가스의 유량은 100 cc/min 내지 800 cc/min일 수 있고, 상기 반응 가스(RG)의 유량은 5 cc/min 내지 100 cc/min일 수 있다.
상기 증착 공정(DP) 동안, 상기 챔버(200) 내의 압력은 0.1 Torr 내지 10 Torr일 수 있다. 상기 챔버(200) 내의 상부 전극(220)은 고주파 생성기(230, RF Generator)와 연결될 수 있으며, 상기 증착 공정(DP) 동안, 5MHz 내지 20MHz 주파수의 고주파가 1W 내지 1000W의 파워로 상기 고주파 생성기(230)를 통해 상기 상부 전극(220)에 인가될 수 있다.
상기 실리콘 전구체를 소스로 하여 형성된 상기 예비 유전막(PDL)은, 이의 내부에 상기 기공 유도기들을 포함할 수 있다.
도 2를 참조하면, 상기 예비 유전막(PDL) 상에 에너지 처리(ET)를 수행하여, 유전막(DL)이 형성될 수 있다. 상기 에너지 처리(ET)는, 상기 예비 유전막(PDL)을 경화시키기 위해, 열 에너지 또는 광 에너지 등의 여러 형태의 에너지를 상기 예비 유전막(PDL) 상에 인가하는 것을 포함할 수 있다. 예를 들어, 상기 에너지 처리(ET)는 열처리 또는 자외선 경화 처리(UV curing treatment)일 수 있다.
상기 열처리는, 열처리 챔버를 통해 200℃ 내지 800℃에서 10분 내지 240분 동안 상기 기판 상에 수행될 수 있다. 바람직하기로, 상기 열처리는 약 500℃ 내지 약 600℃에서 수행될 수 있다. 상기 자외선 경화 처리는, 자외선 램프에 10W 내지 200W의 파워를 인가하여 0.1 내지 120분 동안 상기 기판 상에 수행될 수 있다. 이때, 상기 기판의 온도는 0℃ 내지 700℃일 수 있다.
상기 에너지 처리(ET)를 수행하는 동안, 상기 예비 유전막(PDL) 내에 존재하는 상기 기공 유도기들이 제거될 수 있다. 구체적으로, 상기 에너지 처리(ET)를 통해 상기 예비 유전막(PDL) 내의 Si-R4 결합들이 끊어지면서, 상기 기공 유도기들(R4)이 휘발되어 제거될 수 있다. 이로써, 상기 유전막(DL)은, 상기 기공 유도기들이 제거된 위치에 형성된 미세한 기공들을 포함할 수 있다. 다시 말하면, 상기 유전막(DL)은 다공성 박막일 수 있다.
상기 유전막(DL)의 기공율(porosity)은 8% 내지 35%일 수 있다. 다시 말하면, 상기 유전막(DL)의 기공들의 부피의 합은, 상기 유전막(DL)의 전체 부피의 8% 내지 35%일 수 있다. 상기 유전막(DL)의 기공들의 평균 직경은 0.5nm 내지 5nm일 수 있다. 상기 유전막(DL)의 기공 크기(직경) 분포는 0.1nm 내지 2.5nm일 수 있다. 다시 말하면, 상기 기공 크기(직경)의 분포 곡선에 있어서, 이의 반값 전폭(Full Width at Half Maximum)은 0.1nm 내지 2.5nm일 수 있다 (도 10 참조).
상기 유전막(DL)은, 저유전막으로 2.2 내지 3의 유전 상수를 가질 수 있다. 상기 유전막(DL)은 6 GPa 내지 15 GPa의 영률(young's modulus)을 가질 수 있다. 다시 말하면, 상기 유전막(DL)은 다공성임에도 불과하고 높은 기계적 강도를 가질 수 있다. 한편, 상기 화학식 1에서, 상기 R1, R2, R3, R5, 및 R6 중 적어도 세 개는 메톡시인 경우, 상기 유전막(DL)은 6 GPa 내지 15 GPa의 영률, 바람직하기로 8 GPa 내지 15 GPa의 영률을 가질 수 있다.
상기 유전막(DL)은 SiOCH를 포함할 수 있다. 이때, 상기 유전막(DL)의 탄소의 함량은 1at% 내지 40at%일 수 있다. 상기 유전막(DL)은, Si-CH3 결합 단위/Si-O 결합 단위 비율이 0.5 내지 5일 수 있다. 바람직하기로, 상기 유전막(DL)은, Si-CH3 결합 단위/Si-O 결합 단위 비율이 1 내지 4일 수 있다. 즉, 상기 유전막(DL)은 이의 내부에 상대적으로 많은 Si-CH3 결합들을 포함할 수 있다. 상기 Si-CH3 결합들은, 상기 유전막(DL) 내부에 Si-O 케이지(Si-O cage) 구조들이 형성되는 것을 도울 수 있다. 상기 Si-O 케이지 구조는 Si-O가 3차원적인 결정 구조로 배열되어, 구조의 중심에 나노-보이드를 가질 수 있다. 결과적으로, 상기 유전막(DL)의 기공율을 더 증가시켜 유전 상수를 더 낮출 수 있다. 나아가 Si-CH3 결합 단위/Si-O 결합 단위 비율이 상대적으로 높을수록 박막 내 Si-CH3 결합들이 상대적으로 많이 존재할 수 있다. 이는 후술할 상기 유전막(DL) 내 배선 형성 공정 시, 플라즈마에 의한 상기 유전막(DL)의 손상을 줄일 수 있다. 즉, 플라즈마 유발 손상(plasma induced damage)을 개선시킬 수 있다.
상기 유전막(DL)을 이루는 실리콘 기반의 구조들은, Si-O 네트워크(Si-O network) 구조들 및 상기 Si-O 케이지 구조들을 포함할 수 있다. 상기 Si-O 네트워크 구조는, Si-O 결합 단위들이 무작위로 배열된 복잡한 네트워크 형태를 가질 수 있다. 상기 Si-O 네트워크 구조들로 인해, 상기 유전막(DL)은 우수한 기계적 강도를 가질 수 있다. 일 예로, 푸리에 변환 적외선 분광법(FT-IR)에 따른 데이터 그래프에 나타난 상기 Si-O 네트워크 구조(ca. ~1040cm-1)의 피크 면적은 13 내지 16일 수 있고, 상기 Si-O 케이지 구조(ca. ~1140cm-1)의 피크 면적은 7 내지 12일 수 있다. 이때, Si-O 케이지 구조들/Si-O 네트워크 구조들의 비율은 0.5 내지 1일 수 있다. 더 구체적으로, Si-O 케이지 구조들/Si-O 네트워크 구조들의 비율은 0.6 내지 1일 수 있다. 즉, 상기 유전막(DL) 내에 상기 Si-O 네트워크 구조들과 상기 Si-O 케이지 구조들이 서로 비등하게 형성됨으로써, 우수한 기계적 강도와 낮은 유전 상수를 동시에 달성할 수 있다.
이하, 앞서 도 1a 및 도 2를 참조하여 설명한 실리콘 전구체와 유전막의 구체적인 실험예들을 설명한다. 후술하는 구체적인 실시예들을 통해 제조된 화합물들은 핵자기 공명 분광법(1H Nuclear Magnetic Resonance, NMR)을 이용하여 분석하였다.
실시예 1: 1 -(( 바이시클로헵테닐 ) 디에톡시실릴 )-2-( 메틸디에톡시실릴 )메탄의 제조
단계 1. 1-(트리클로로실릴)-2-(메틸디클로로실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 아세토니트릴(Acetonitrile) 1500mL와 (클로로메틸)디클로로메틸실란 500g(3.06 mol, 1.0 당량)을 첨가한 후, 70℃로 승온하였다. 반응 용액에 트리에틸아민 340.37g(3.36 mol, 1.1당량)을 첨가한 후 70℃를 유지한 채 트리클로로실란 455.61g(3.36 mol, 1.1 당량)을 천천히 첨가하였다. 반응 용액을 70℃에서 5시간 동안 교반한 다음 여과 후 n-펜탄 1500mL으로 4회 세척하여 반응을 종결(work-up)하였다. 용액을 감압 처리하여 용매를 제거하고, 28℃/1.01 Torr에서 정제하여, 무색 액체인 MeCl2Si-CH2-SiCl3 160.54g을 얻었다(수율: 20%).
1H-NMR (C6D6)δ 0.38 (3H), 0.69 (2H).
단계 2. 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 3000mL와 단계 1에서 제조된 1-(트리클로로실릴)-2-(메틸디클로로실릴)메탄 160.54g(0.61 mol, 1.0 당량)을 첨가한 후, 0℃를 유지한 채 디에틸아민 330.84g(7.34 mol, 12.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 3시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 78℃ 및 0.8 Torr에서 정제하여, 무색 액체인 Me(NMe2)2Si-CH2-Si(NMe2)2Cl 163.48g을 얻었다(수율: 90%).
1H-NMR (C6D6)δ 0.18 (3H), 0.30 (2H), 2.43~2.47(24H).
단계 3. 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)메탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 LiAlH4 7.31g(0.19 mol, 0.35 당량)을 첨가한 후 -30℃를 유지한 채 THF 300mL를 천천히 첨가하였다. 반응 용액의 온도를 -30℃로 유지한 채, 단계 2에서 제조된 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)메탄 163.48g(0.55 mol, 1.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 56℃ 및 0.5 Torr에서 정제하여, 무색 액체인 Me(NMe2)2Si-CH2-Si(NMe2)2H 108.38g을 얻었다(수율: 75%).
1H-NMR (C6D6)δ 0.04 (2H), 0.16 (3H), 2.44~2.48(24H), 4.48 (1H).
단계 4. 1-(디에톡시실릴)-2-(디에톡시(메틸)실릴)메탄의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 n-펜탄 1000mL와 단계 3에서 제조된 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)메탄 108.38g(0.41 mol, 1.0 당량)을 첨가한 후 0℃를 유지한 채 에탄올 76.07g(1.65 mol, 4.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 46℃ 및 0.6 Torr에서 정제하여, 무색 액체인 Me(EtO)2Si-CH2-Si(OEt)2H 99.01g을 얻었다(수율: 90%).
1H-NMR (C6D6)δ 0.12 (2H), 0.25 (3H), 1.15 (12H), 3.78 (8H), 4.92 (1H).
단계 5. 1-((바이사이클로헵테닐)디에톡시실릴)-2-(메틸디에톡시실릴)메탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 단계 4에서 제조된 1-(디에톡시실릴)-2-(디에톡시(메틸)실릴)메탄 99.01g (0.37 mol, 1.0 당량)과 촉매인 디클로로(1,5-사이클로옥타디엔)백금(Ⅱ)을 첨가하였다. 반응 용액을 60℃로 승온한 다음 노르보나디엔 34.23g(0.37 mol, 1.0 당량)을 천천히 첨가하였다. 용액을 60℃에서 5시간 동안 교반한 후 90℃ 및 0.27 Torr에서 정제하여 무색 액체인 하기 화학식의 화합물 99.93g을 얻었다(수율: 75%).
Figure 112016101613935-pat00020
1H-NMR (C6D6)δ -0.004 (exo, 2H), 0.05 (endo, 2H), 0.16 (exo, 3H), 0.24(endo, 3H), 1.13 (exo, endo, 18H), 3.57~3.67 (exo, endo, 12H), 1.34~1.80, 2.78~2.88, 5.91~6.19 (bicycloheptenyl, 9H).
실시예 2: 1 -(( 바이시클로헵테닐 ) 디에톡시실릴 )-2-( 메틸디에톡시실릴 )에탄의 제조
단계 1. 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 트리클로로비닐실란 200g(1.24 mol, 1.0 당량)과 촉매로 헥사클로로백금(H2Cl6Pt6H2O)을 첨가한 후 반응 용액을 60℃로 승온하였다. 반응 용액에 디클로로메틸실란 156.7g(1.36 mol, 1.1당량)을 천천히 첨가하였다. 이 혼합용액을 8시간 동안 환류하여 MeCl2Si-CH2CH2-SiCl3 384.81g을 얻었다(수율: 98%).
1H-NMR (C6D6)δ 0.21 (3H), 0.86 (2H), 1.06 (2H).
단계 2. 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)에탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 3000mL와 단계 1에서 제조된 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄 384.81g(1.39 mol, 1.0 당량)을 첨가한 후 0℃를 유지한 채 디메틸아민 501.87g(11.13 mol, 8.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 3시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고 무색 액체인 Me(NMe2)2Si-CH2CH2-Si(NMe2)2Cl 367.88g을 얻었다(수율: 85%).
1H-NMR (C6D6)δ 0.07 (3H), 0.78~0.91 (4H), 2.45 (24H).
단계 3. 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)에탄의 제조
불꽃 건조된 2000mL 슐렝크 플라스크에 LiAlH4 15.71g(0.41 mol, 0.35 당량)을 첨가한 후 -30℃를 유지한 채 THF 500mL를 천천히 첨가하였다. 반응 용액을 -30℃로 유지한 채 단계 2에서 제조된 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)에탄 357.88g(1.18mol, 1.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고 73℃ 및 1.66 Torr에서 정제하여 무색 액체인 Me(NMe2)2Si-CH2CH2-Si(NMe2)2H 245.36g을 얻었다(수율: 75%).
1H-NMR (C6D6)δ 0.10 (3H), 0.69 (4H), 2.47 (12H), 2.52 (12H),4.59 (1H).
단계 4. 1-(디에톡시실릴)-2-(디에톡시(메틸)실릴)에탄의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 n-펜탄 1000mL와 단계 3에서 제조된 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)에탄 245.36g(0.89 mol, 1.0 당량)을 첨가한 후 0℃를 유지한 채 에탄올 163.48g(3.55 mol, 4.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거한 뒤, 무색 액체인 Me(EtO)2Si-CH2CH2-Si(OEt)2H 218.99g을 얻었다(수율: 88%).
1H-NMR (C6D6)δ 0.11 (3H), 0.81 (4H), 1.10~1.14 (12H), 3.64~3.66(4H), 3.71~3.73 (4H), 4.80 (1H).
단계 5. 1-((2-사이클로헵테닐)디에톡시실릴)-2-(메틸디에톡시실릴)에탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 단계 4에서 제조된 1-(디에톡시실릴)-2-(디에톡시(메틸)실릴)에탄 218.99g (0.78 mol, 1.0 당량)과 촉매로 디클로로(1,5-사이클로옥타디엔)백금(Ⅱ)을 첨가하였다. 반응 용액을 60℃로 승온한 다음 노르보나디엔 71.93g(0.78 mol, 1.0 당량)을 천천히 첨가하였다. 이 혼합용액을 60℃에서 5시간 동안 교반한 후 95℃ 및 0.18Torr에서 정제하여 무색 액체인 하기 화학식의 화합물 203.65g을 얻었다(수율: 70%).
Figure 112016101613935-pat00021
1H-NMR (C6D6)δ 0.16 (3H), 0.84 (4H), 1.15 (12H), 3.70 (8H),0.6~3.05, 5.91~6.12 (bicycloheptenyl, 9H).
실시예 3: 1 -( 페닐에톡시메틸실릴 )-2-( 메틸디에톡시실릴 )에탄의 제조
단계 1. 디에틸아미노메틸페닐클로로실란의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 펜탄 1500mL와 디클로로메틸페닐실란 150g(0.79 mol, 1.0 당량)을 첨가한 후 0℃로 유지한 채 디에틸아민 114.8g(1.57 mol, 2.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 12시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거한 뒤, 디에틸아미노메틸페닐클로로실란 159.12g을 얻었다(수율: 89%).
1H-NMR (C6D6)δ 0.5 (3H), 0.89 (6H), 2.75 (4H), 7.16 (3H), 7.78 (2H).
단계 2. 디에틸아미노메틸실란의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 LiAlH4 7.42g(0.2 mol,0.28 당량)을 첨가하고 -10℃를 유지한 채 THF 1500mL를 첨가하였다. 용액에 단계 1에서 제조된 에틸아미노메틸페닐클로로실란 159g(0.70 mol, 1.0 당량)을 천천히 첨가하였다. 반응 용액을 천천히 70℃로 승온한 다음 12시간 동안 교반하였다. 반응 용액을 감압 처리하여 용매를 제거하고, 헥산 1000mL를 첨가하였다. 반응 용액을 30분 동안 교반한 다음 여과한 후 감압 처리하여 용매를 제거한 뒤, 디에틸아미노메틸실란 67.53g를 얻었다(수율: 50 %).
1H-NMR (C6D6)δ 0.31 (3H), 0.97 (6H), 2.79 (4H), 5.13 (1H), 7.28(3H), 7.63 (2H).
단계 3. 에톡시메틸실란의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 1500mL와 단계 2에서 제조된 디에틸아미노실란 67.53g(0.35 mol, 1.0 당량)을 첨가한 후 0℃로유지한 채 에탄올 32.18g(0.7 mol, 2.0 당량)을 천천히 첨가하였다. 반응 용액을 실온까지 승온하여 12시간 동안 교반한 다음 여과 후 감압 하에 용매를 제거하여 에톡시메틸실란 40.65g을 얻었다(수율: 70%).
1H-NMR (C6D6) δ 0.33 (3H), 1.12 (3H), 3.58 (2H), 5.21 (1H), 7.2(3H), 7.53 (2H).
단계 4. 디에톡시메틸(비닐)실란의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 n-펜탄 1500mL와 디클로로메틸(비닐)실란 50g(0.35 mol, 1.0 당량)을 첨가한 후 0℃로 유지한 채 트리에틸아민 73.52g(0.73 mol, 2.05 당량)을 천천히 첨가하였다. 이어서 용액에 에탄올33.47g(0.73 mol, 2.05 당량)을 천천히 첨가하였다. 반응 용액을 실온까지 승온하여 12시간 동안 교반한 다음 여과 후 감압하여 용매를 제거한 뒤 디에톡시메틸(비닐)실란 39g을 얻었다(수율: 68%).
1H-NMR (C6D6) δ 0.18 (3H), 1.13 (6H), 3.71 (4H), 5.8 ~ 6.3 (3H).
단계 5. 1-(페닐에톡시메틸실릴)-2-(디에톡시메틸실릴)에탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 단계 3에서 제조된 에톡시메틸실란 40.65g(0.24 mol, 1.0 당량)와 촉매로 헥사클로로백금(H2Cl6Pt6H2O)을 첨가하였다. 반응 용액을 60℃로 승온하고 단계 4에서 제조된 디에톡시메틸(비닐)실란 39g(0.24 mol, 1.0 당량)을 천천히 첨가하였다. 용액을 8시간 동안 환류하여 하기 화학식의 화합물 75g 얻었다(수율:94%).
Figure 112016101613935-pat00022
1H-NMR (C6D6)δ 0.11 (3H), 0.34 (3H), 0.96 (2H), 0.99 (2H), 1.11(9H), 3.61 (2H), 3.66 (4H), 7.21 (3H), 7.59 (2H).
실시예 4: 1 -(( 바이시클로헵테닐 ) 에톡시메틸실릴 )-2-( 트리에톡시실릴 )메탄의 제조
단계 1. 1-(메틸클로로실릴)-2-(트리클로로실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 마그네슘(Mg) 34.37g(1.41 mol, 1.3 당량)과 THF 100mL를 첨가한 후 60℃로 승온하였다. 반응 용액에 (클로로메틸)트리클로로실란 200g(1.09 mol, 1.0당량)과 디클로로메틸실란 187.63g(1.63 mol, 1.5 당량)의 혼합 용액을 천천히 첨가하였다. 반응 용액을 60℃에서 10시간 동안 교반한 다음 여과 후 n-펜탄 1500mL로 4회 세척하여 반응을 종결(work-up)하였다. 용액을 감압 처리하여 용매를 제거하고, 38℃ 및 0.8 Torr에서 정제하여, 무색 액체인 Cl3Si-CH2-SiMeCl(H) 99.20g을 얻었다(수율: 40%).
1H-NMR (C6D6)δ 0.12 (3H), 0.41~0.58 (2H), 4.78 (1H).
단계 2. 1-(에톡시(메틸)클로로실릴)-2-(트리에톡시실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 2000mL와 단계 1에서 제조된 1-(메틸클로로실릴)-2-(트리클로로실릴)메탄 99.20g(0.44mol, 1.0 당량)을 첨가한 후 0℃로 유지한 채 트리에틸아민 220.07g(2.18mol, 5.0 당량)과 에탄올 100.20g(2.18 mol, 5.0 당량)을 천천히 첨가하였다. 반응 용액을 상온(20℃)으로 승온 후 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 42℃ 및 0.4 Torr에서 정제하여 무색 액체인 (EtO)3Si-CH2-SiMe(OEt)(H) 104.32g을 얻었다(수율: 90%).
1H-NMR (C6D6)δ 0.08~0.11 (2H), 0.42 (3H), 1.09~1.18 (12H),3.57~3.65 (2H), 3.71~3.84 (6H), 4.98 (1H).
단계 3. 1-((바이시클로헵테닐)에톡시메틸실릴)-2-(트리에톡시실릴)메탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 단계 2에서 제조된 1-(에톡시(메틸)클로로실릴)-2-(트리에톡시실릴)메탄 104.32g (0.39 mol, 1.0 당량)과 촉매로 디클로로(1,5-사이클로옥타디엔)백금(Ⅱ)을 첨가하였다. 반응 용액을 60℃로 승온한 다음 노르보나디엔 36.07g(0.39 mol, 1.0 당량)을 천천히 첨가하였다. 용액을 60℃에서 5시간 동안 교반한 후 90℃ 및 0.23 Torr에서 정제하여 무색 액체인 하기 화학식의 화합물 105.29g을 얻었다(수율: 75%).
Figure 112016101613935-pat00023
1H-NMR (C6D6)δ 0.01 (exo, 2H), 0.05 (endo, 2H), 0.24 (exo, 3H), 0.34 (endo, 3H), 1.16~1.42 (exo, endo, 24H), 3.65~3.79 (exo, endo, 16H), 1.18~2.17, 2.80~3.12, 5.94~6.22 (bicycloheptenyl, 9H).
실시예 5: 1 -((2- 사이클로헵테닐 ) 에톡시메틸실릴 )-2-( 메틸디에톡시실릴 )메탄의 제조
단계 1. 1-(메틸클로로실릴)-2-(디클로로메틸실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 마그네슘(Mg) 28.99g(1.19 mol, 1.3당량)과 THF 100mL를 첨가한 후 60℃로 승온하였다. 반응 용액에 (클로로메틸)디클로로메틸실란 150g(0.92 mol, 1.0당량)과 디클로로메틸실란 158.29g(1.38 mol, 1.5 당량)의 혼합 용액을 천천히 첨가하였다. 반응 용액을 60℃에서 10시간 동안 교반한 다음 여과 후 n-펜탄 1500mL로 4회 세척하여 반응을 종결(work-up)하였다. 용액을 감압 처리하여 용매를 제거하고, 40℃ 및 2.8 Torr에서 정제하여 무색 액체, MeCl2Si-CH2-SiMeCl(H) 123.82g을 얻었다(수율: 65%).
1H-NMR (C6D6)δ 0.18 (3H), 0.37 (2H), 0.47 (3H), 4.83 (1H).
단계 2. 1-(에톡시(메틸)클로로실릴)-2-(디에톡시메틸실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 2000mL와 단계 1 에서 제조된 1-(메틸클로로실릴)-2-(디클로로메틸실릴)메탄 123.82g(0.60 mol, 1.0 당량)을 첨가한 후 0℃로 유지한 채 트리에틸아민 187.05g(1.85 mol, 3.1 당량)과 에탄올 85.16g(1.85 mol, 3.1 당량)을 천천히 첨가하였다. 반응 용액을 상온(20℃)로 승온 후 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 76℃ 및 0.24 Torr에서 정제하여 무색 액체인 Me(EtO)2Si-CH2-SiMe(OEt)(H) 119.85g을 얻었다(수율: 85%).
1H-NMR (C6D6)δ 0.08 (2H), 0.17 (3H), 0.38 (3H), 1.13 (12H),3.61~3.83 (8H), 4.68 (1H).
단계 3. 1-((2-사이클로헵테닐)에톡시메틸실릴)-2-(디에톡시메틸실릴)메탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 단계 2에서 제조된 1-(에톡시(메틸)클로로실릴)-2-(디에톡시메틸실릴)메탄 119.85g (0.51 mol, 1.0당량)과 촉매로 디클로로(1,5-사이클로옥타디엔)백금(Ⅱ)을 첨가하였다. 반응 용액을 60℃로 승온한 다음 노르보나디엔 46.70g(0.51 mol, 1.0 당량)을 천천히 첨가하였다. 용액을 60℃에서 5시간 동안 교반한 후 88℃ 및 0.18 Torr에서 정제하여 무색 액체 하기 화학식의 화합물 116.58g을 얻었다(수율: 70%).
Figure 112016101613935-pat00024
1H-NMR (C6D6)δ 0.04 (exo, 2H), 0.06 (endo, 2H), 0.17 (exo, 3H), 0.25 (endo, 3H), 1.14 (exo, endo, 18H), 3.57~3.69 (exo, endo, 12H), 0.54, 1.70~1.82, 2.79~2.94, 5.95~6.19 (bicycloheptenyl, 9H).
실시예 6 내지 10: 실리콘 전구체( 실시예 1 내지 5)를 이용한 유전막의 제조
플라즈마 강화 화학기상증착용 챔버 내에 기판을 배치하였다. 배치된 상기 기판의 온도가 200℃가 되도록 승온하고, 증착 공정이 완결될 때까지 기판의 온도를 200℃로 유지하였다. 실시예 1 내지 5에서 제조된 화합물을 각각 실리콘 전구체로 사용하여, 아르곤(캐리어 가스, 400 sccm)과 함께 475 cc/min의 유량으로 상기 챔버 내로 공급하였다. 또한, 반응 가스(산화제)로 산소를 상기 챔버 내로 공급하였다. 산소는 20 cc/min의 유량으로 공급되었다. 상기 챔버의 상부 전극에 13.56 MHz 및 50 W의 RF 파워를 인가하였다. 상기 챔버 내의 압력은 0.8 torr로 조절하였다. 상기 챔버 내에서, 예비 유전막이 상기 기판 상에 증착되었다.
상기 예비 유전막이 형성된 상기 기판을 500℃에서 2시간 동안 열처리(N2, 15SLM)하거나, 또는 상기 기판의 온도를 400℃로 승온한 뒤 10분 동안 자외선 경화 처리를 수행하였다. 이러한 에너지 처리를 통해 상기 예비 유전막 내의 기공 유도기를 제거하여, 다공성의 유전막을 제조하였다.
상기 실시예 1 내지 5에서 제조된 화합물들을 이용하여 각각 제조된 유전막들(실시예 6 내지 10)에 대해 이들의 유전 상수 및 영률을 측정하였다. 나아가, 적외선 분광광도계를 이용하여 상기 유전막들(실시예 6 내지 10)의 화학 구조를 분석하였다. 상기 적외선 분광광도계 분석 시, 상기 유전막들(실시예 6 내지 10)의 두께는 모두 동일하게 400nm로 조절하였고, 상기 유전막들(실시예 6 내지 10)의 두께는 엘립소미터(Ellipsometer)를 이용해 측정하였다. 또한, X선 광전자 분광법(XPS)을 이용하여, 상기 유전막들(실시예 6 내지 10)의 탄소 함량을 측정하였다.
실시예 1의 실리콘 전구체를 이용하여 제조된 제1 유전막(실시예 6)은, 2.32의 유전 상수 및 8.59 GPa의 영률을 가짐을 확인하였다. 상기 제1 유전막의 탄소 함량은 25 at%이며, 기공들의 평균 크기는 1.4 nm이고, 기공 크기 분포의 반값 전폭은 0.45nm이며, 기공율은 22%였다.
실시예 2의 실리콘 전구체를 이용하여 제조된 제2 유전막(실시예 7)은, 2.38의 유전 상수 및 7.95 GPa의 영률을 가짐을 확인하였다. 상기 제2 유전막의 탄소 함량은 30 at%이며, 기공들의 평균 크기는 1.8 nm이고, 기공 크기 분포의 반값 전폭은 0.65nm이며, 기공율은 28%였다.
실시예 3의 실리콘 전구체를 이용하여 제조된 제3 유전막(실시예 8)은, 2.40의 유전 상수 및 7.86 GPa의 영률을 가짐을 확인하였다. 상기 제3 유전막의 탄소 함량은 20 at%이며, 기공들의 평균 크기는 1.2 nm이고, 기공 크기 분포의 반값 전폭은 0.55nm이며, 기공율은 17%였다.
나아가, 상기 제3 유전막(실시예 8)에 대한 기공 크기 분포를 측정하여, 도 10에 나타내었다. 도 10을 참조하면, 기공 크기의 분포 곡선의 반값 전폭(Full Width at Half Maximum)은 약 0.55nm였다. 즉, 상기 제3 유전막 내에 매우 작고 균일한 기공들이 형성됨을 확인할 수 있다.
실시예 4의 실리콘 전구체를 이용하여 제조된 제4 유전막(실시예 9)은, 2.35의 유전 상수 및 9.85 GPa의 영률을 가짐을 확인하였다. 상기 제4 유전막의 탄소 함량은 27 at%이며, 기공들의 평균 크기는 1 nm이고, 기공 크기 분포의 반값 전폭은 0.35nm이며, 기공율은 25%였다.
실시예 5의 실리콘 전구체를 이용하여 제조된 제5 유전막(실시예 10)은, 2.41의 유전 상수 및 7.75 GPa의 영률을 가짐을 확인하였다. 상기 제5 유전막의 탄소 함량은 20 at%이며, 기공들의 평균 크기는 1.5 nm이고, 기공 크기 분포의 반값 전폭은 0.55nm이며, 기공율은 20%였다.
한편, 상기 제1 내지 제5 유전막들(실시예 6 내지 10)의 적외선 분광광도계 분석 결과를 아래 표 1에 나타내었다.
Si-O network Si-O Cage SiO cage / SiO network Si-CH3 / Si-O
실시예 6 14.1 11.2 0.79 3.35
실시예 7 14.0 9.7 0.69 3.18
실시예 8 13.9 9.5 0.68 3.2
실시예 9 14.3 8.89 0.62 2.43
실시예 10 13.5 9.2 0.68 3.15
상기 표 1에 나타난 바와 같이, 본 발명의 실시예들에 따른 유전막들(실시예 6 내지 10)의 경우, 열처리 또는 자외선 경화 처리를 통해 예비 유전막의 분재 내의 기공 유도기들이 제거됨으로써, 높은 기공율 및 낮은 유전 상수를 가짐을 확인하였다. 특히 실시예 6의 유전막의 경우, 저유전 특성 및 기계적 강도가 가장 우수함을 확인할 수 있었다. 이는, 실시예 1의 실리콘 전구체의 분자가 브릿지 카본(-CH2-)과 4개의 알콕시 그룹들을 포함할 수 있고, 이로 인해 유전막 내에 Si-O 네트워크 구조들이 상대적으로 많이 형성될 수 있다. 이로써, 상기 실시예 6의 유전막은 높은 기계적 강도를 가질 수 있다. 나아가, 상기 실시예 6의 유전막은 Si-CH3 결합 단위의 함량이 상대적으로 높으므로, 이로 인한 Si-O 케이지 구조들이 상대적으로 많이 형성될 수 있다. 이로써, 상기 실시예 6의 유전막은 낮은 유전 상수를 가질 수 있다.
본 발명의 실시예들에 따른 유전막들의 경우, 내부에 탄소 원자와 산소 원자의 함량이 높을 수 있다. 즉 예비 유전막 증착과정에서, 상기 예비 유전막 내에 Si-CH3 결합 단위들이 많이 형성될 수 있다. 상기 Si-CH3 결합 단위들은 Si-O 결합 단위들로 이루어진 Si-O 네트워크 구조를 깨뜨려, 상기 구조 내부에 나노-보이드를 형성시킬 수 있다. 즉, Si-CH3 결합 단위들로 인해 Si-O 네트워크 구조가 깨지면서 Si-O 케이지 구조들이 형성될 수 있다.
나아가, 본 발명의 실시예들에 따른 유전막들은 Si-CH3 결합 단위/Si-O 결합 단위 비율이 상대적으로 높을 수 있다. Si-CH3 결합 단위/Si-O 결합 단위 비율이 상대적으로 높을수록, 상기 유전막들 내 Si-CH3 결합이 상대적으로 많을 수 있다. 이로써, 상기 유전막 내 배선들을 형성 할 때, 플라즈마에 의한 손상이 상대적으로 적을 수 있다. 즉 플라즈마 유발 손상(plasma induced damage)이 개선 될 수 있다.
본 발명의 실시예들에 따른 실리콘 전구체는, 이의 분자 내에 기공 유도기를 포함하며, 나아가 유전막 내에 Si-O 케이지 구조들을 많이 형성시킬 수 있다. 따라서, 유전막 형성 과정 중 추가적인 기공 형성 물질을 투입하지 않더라도, 다공성의 유전막들을 제공할 수 있다. 나아가, 본 발명의 실시예들에 따른 실리콘 전구체는, 이의 분자 내에 브릿지 카본 결합(-(CH2)n-)을 가지며, 복수개의 알킬기들 대신 알콕시기들을 포함하므로, 향상된 열안정성을 가질 수 있다.
결과적으로, 본 발명의 실리콘 전구체들을 이용하여 제조된 유전막들은, 상대적으로 낮은 유전 상수를 가지면서 동시에 배선 형성 공정에도 적용 가능한 높은 기계적 강도를 가질 수 있다.
실시예 11: 1 -(( 바이시클로헵테닐 ) 메틸메톡시실릴 )-2-( 트리메톡시실릴 )메탄의 제조
단계 1. 1-(메틸클로로실릴)-2-(트리클로로실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 마그네슘(Mg) 34.37g(1.41 mol, 1.3 당량)과 THF 100mL를 첨가한 후 60℃로 승온하였다. 반응 용액에 (클로로메틸)트리클로로실란 200g(1.09 mol, 1.0당량)과 디클로로메틸실란 187.63g(1.63 mol, 1.5 당량)의 혼합 용액을 천천히 첨가하였다. 반응 용액을 60℃에서 10시간 동안 교반한 다음 여과 후 n-펜탄 1500mL로 4회 세척하여 반응을 종결(work-up)하였다. 용액을 감압 처리하여 용매를 제거하고, 38℃ 및 0.8 Torr에서 정제하여, 무색 액체인 Cl3Si-CH2-SiMeCl(H) 99.20g을 얻었다(수율: 40%).
1H-NMR (C6D6)δ 0.12 (3H), 0.41~0.58 (2H), 4.78 (1H).
단계 2. 1-(메톡시(메틸)클로로실릴)-2-(트리메톡시실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 2000mL와 단계 1에서 제조된 1-(메틸클로로실릴)-2-(트리클로로실릴)메탄 99.20g(0.44mol, 1.0 당량)을 첨가한 후 0℃로 유지한 채 트리에틸아민 220.07g(2.18mol, 5.0 당량)과 메탄올 69.85g(2.18 mol, 5.0 당량)을 천천히 첨가하였다. 반응 용액을 상온(20℃)으로 승온 후 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 30℃ 및 0.46 Torr에서 정제하여 무색 액체인 (MeO)3Si-CH2-SiMe(OMe)(H) 82.38g을 얻었다(수율: 89%).
1H-NMR (C6D6)δ 0.05~0.09 (2H), 0.31 (3H), 3.33~3.42 (12H), 4.96 (1H).
단계 3. 1-((바이시클로헵테닐)메톡시메틸실릴)-2-(트리메톡시실릴)메탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 단계 2에서 제조된 1-(메톡시(메틸)클로로실릴)-2-(트리메톡시실릴)메탄 82.38g (0.39 mol, 1.0 당량)과 촉매로 디클로로(1,5-사이클로옥타디엔)백금(Ⅱ)을 첨가하였다. 반응 용액을 60℃로 승온한 다음 노르보나디엔 36.07g(0.39 mol, 1.0 당량)을 천천히 첨가하였다. 용액을 60℃에서 5시간 동안 교반한 후 64℃ 및 0.52 Torr에서 정제하여 무색 액체인 하기 화학식의 화합물 88.85g을 얻었다(수율: 75%).
Figure 112016101613935-pat00025
1H-NMR (C6D6)δ -0.01 (exo, endo, 2H), 0.22~0.31 (exo, endo, 3H), 3.36~3.47 (exo, endo, 9H), 1.06~1.92, 2.78~2.98, 5.92~5.97 (bicycloheptenyl, 9H).
실시예 12: 1 -(( 바이시클로헵테닐 ) 메틸메톡시실릴 )-2-( 트리메톡시실릴 )에탄의 제조
단계 1. 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 트리클로로비닐실란 200g(1.24 mol, 1.0 당량)과 촉매로 헥사클로로백금(H2Cl6Pt6H2O)을 첨가한 후 반응 용액을 60℃로 승온하였다. 반응 용액에 디클로로메틸실란 156.7g(1.36 mol, 1.1당량)을 천천히 첨가하였다. 이 혼합용액을 8시간 동안 환류하여 MeCl2Si-CH2CH2-SiCl3 384.81g을 얻었다(수율: 98%).
1H-NMR (C6D6)δ 0.21 (3H), 0.86 (2H), 1.06 (2H).
단계 2. 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)에탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 3000mL와 단계 1에서 제조된 1-(트리클로로실릴)-2-(메틸디클로로실릴)에탄 384.81g(1.39 mol, 1.0 당량)을 첨가한 후 0℃를 유지한 채 디메틸아민 501.87g(11.13 mol, 8.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 3시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고 무색 액체인 Me(NMe2)2Si-CH2CH2-Si(NMe2)2Cl 367.88g을 얻었다(수율: 85%).
1H-NMR (C6D6)δ 0.07 (3H), 0.78~0.91 (4H), 2.45 (24H).
단계 3. 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)에탄의 제조
불꽃 건조된 2000mL 슐렝크 플라스크에 LiAlH4 15.71g(0.41 mol, 0.35 당량)을 첨가한 후 -30℃를 유지한 채 THF 500mL를 천천히 첨가하였다. 반응 용액을 -30℃로 유지한 채 단계 2에서 제조된 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)에탄 357.88g(1.18mol, 1.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고 73℃ 및 1.66 Torr에서 정제하여 무색 액체인 Me(NMe2)2Si-CH2CH2-Si(NMe2)2H 245.36g을 얻었다(수율: 75%).
1H-NMR (C6D6)δ 0.10 (3H), 0.69 (4H), 2.47 (12H), 2.52 (12H),4.59 (1H).
단계 4. 1-(디에톡시실릴)-2-(디에톡시(메틸)실릴)에탄의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 n-펜탄 1000mL와 단계 3에서 제조된 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)에탄 245.36g(0.89 mol, 1.0 당량)을 첨가한 후 0℃를 유지한 채 메탄올 113.7g(3.55 mol, 4.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거한 뒤, 무색 액체인 Me(MeO)2Si-CH2CH2-Si(OMe)2H 104.16g을 얻었다(수율: 87%).
1H-NMR (C6D6)δ 0.08 (3H), 0.80 (4H), 3.48~3.68 (12H), 4.78 (1H).
단계 5. 1-((2-사이클로헵테닐)디메톡시실릴)-2-(메틸디메톡시실릴)에탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 단계 4에서 제조된 1-(디메톡시실릴)-2-(디메톡시(메틸)실릴)에탄 104.16g (0.46 mol, 1.0 당량)과 촉매로 디클로로(1,5-사이클로옥타디엔)백금(Ⅱ)을 첨가하였다. 반응 용액을 60℃로 승온한 다음 노르보나디엔 42.77g(0.46 mol, 1.0 당량)을 천천히 첨가하였다. 이 혼합용액을 60℃에서 5시간 동안 교반한 후 88℃ 및 0.18Torr에서 정제하여 무색 액체인 하기 화학식의 화합물 104.84g을 얻었다(수율: 72%).
Figure 112016101613935-pat00026
1H-NMR (C6D6)δ 0.08 (3H), 0.85~0.92 (4H), 3.66~3.75 (12H), 0.52~3.12, 5.88~6.10 (bicycloheptenyl, 9H).
실시예 13: 1 -(( 바이시클로헵테닐 ) 디메톡시실릴 )-2-( 메틸디메톡시실릴 )메탄의 제조
단계 1. 1-(트리클로로실릴)-2-(메틸디클로로실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 아세토니트릴(Acetonitrile) 1500mL와 (클로로메틸)디클로로메틸실란 500g(3.06 mol, 1.0 당량)을 첨가한 후, 70℃로 승온하였다. 반응 용액에 트리에틸아민 340.37g(3.36 mol, 1.1당량)을 첨가한 후 70℃를 유지한 채 트리클로로실란 455.61g(3.36 mol, 1.1 당량)을 천천히 첨가하였다. 반응 용액을 70℃에서 5시간 동안 교반한 다음 여과 후 n-펜탄 1500mL으로 4회 세척하여 반응을 종결(work-up)하였다. 용액을 감압 처리하여 용매를 제거하고, 28℃/1.01 Torr에서 정제하여, 무색 액체인 MeCl2Si-CH2-SiCl3 160.54g을 얻었다(수율: 20%).
1H-NMR (C6D6)δ 0.38 (3H), 0.69 (2H).
단계 2. 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)메탄의 제조
불꽃 건조된 5000mL 슐렝크 플라스크에 n-펜탄 3000mL와 단계 1에서 제조된 1-(트리클로로실릴)-2-(메틸디클로로실릴)메탄 160.54g(0.61 mol, 1.0 당량)을 첨가한 후, 0℃를 유지한 채 디에틸아민 330.84g(7.34 mol, 12.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 3시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 78℃ 및 0.8 Torr에서 정제하여, 무색 액체인 Me(NMe2)2Si-CH2-Si(NMe2)2Cl 163.48g을 얻었다(수율: 90%).
1H-NMR (C6D6)δ 0.18 (3H), 0.30 (2H), 2.43~2.47(24H).
단계 3. 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)메탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 LiAlH4 7.31g(0.19 mol, 0.35 당량)을 첨가한 후 -30℃를 유지한 채 THF 300mL를 천천히 첨가하였다. 반응 용액의 온도를 -30℃로 유지한 채, 단계 2에서 제조된 1-(비스(디메틸아미노)클로로실릴)-2-(비스(디메틸아미노)메틸실릴)메탄 163.48g(0.55 mol, 1.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 56℃ 및 0.5 Torr에서 정제하여, 무색 액체인 Me(NMe2)2Si-CH2-Si(NMe2)2H 108.38g을 얻었다(수율: 75%).
1H-NMR (C6D6)δ 0.04 (2H), 0.16 (3H), 2.44~2.48(24H), 4.48 (1H).
단계 4. 1-(디메톡시실릴)-2-(디메톡시(메틸)실릴)메탄의 제조
불꽃 건조된 3000mL 슐렝크 플라스크에 n-펜탄 1000mL와 단계 3에서 제조된 1-(비스(디메틸아미노)실릴)-2-(비스(디메틸아미노)메틸실릴)메탄 108.38g(0.41 mol, 1.0 당량)을 첨가한 후 0℃를 유지한 채 메탄올 52.87g(1.65 mol, 4.0 당량)을 천천히 첨가하였다. 반응 용액을 실온(20℃)까지 승온하여 5시간 동안 교반하였다. 반응 용액을 여과 후 감압 처리하여 용매를 제거하고, 46℃ 및 0.48 Torr에서 정제하여, 무색 액체인 Me(MeO)2Si-CH2-Si(OMe)2H 78.49g을 얻었다(수율: 91%).
1H-NMR (C6D6)δ 0.07 (2H), 0.21 (3H), 3.35~3.38 (9H), 4.82 (1H).
단계 5. 1-((바이사이클로헵테닐)디메톡시실릴)-2-(메틸디메톡시실릴)메탄의 제조
불꽃 건조된 1000mL 슐렝크 플라스크에 단계 4에서 제조된 1-(디메톡시실릴)-2-(디메톡시(메틸)실릴)메탄 78.49g (0.37 mol, 1.0 당량)과 촉매인 디클로로(1,5-사이클로옥타디엔)백금(Ⅱ)을 첨가하였다. 반응 용액을 60℃로 승온한 다음 노르보나디엔 34.38g(0.37 mol, 1.0 당량)을 천천히 첨가하였다. 용액을 60℃에서 5시간 동안 교반한 후 93℃ 및 0.56 Torr에서 정제하여 무색 액체인 하기 화학식의 화합물 87.30g을 얻었다(수율: 78%).
Figure 112016101613935-pat00027
1H-NMR (C6D6)δ -0.04 (exo, endo, 2H), 0.25~0.27 (exo, endo, 3H), 3.34~3.40 (exo, endo, 9H), 0.61~1.89, 2.78~3.08, 5.95~6.16 (bicycloheptenyl, 9H).
실험예 1
상기 실시예 4에서 제조된 화합물과 상기 실시예 11에서 제조된 화합물의 증기압을 측정하여, 도 9에 나타내었다.
도 9를 참조하면, 이의 분자 내의 알콕시기가 메톡시기인 상기 실시예 11의 화합물은, 이의 분자 내의 알콕시기가 에톡시기인 상기 실시예 4의 화합물보다 더 높은 증기압을 가짐을 확인할 수 있다. 즉, 실리콘 전구체 내의 알콕시기가 메톡시기인 경우, 증기압이 상대적으로 높아 유전막 증착 공정에서 화학적으로 더 안정적일 수 있음을 확인하였다.
실시예 14 내지 16: 실리콘 전구체( 실시예 11)를 이용한 유전막의 제조
상기 실시예 11에서 제조된 화합물을 실리콘 전구체로 사용한 것을 제외하고는 앞서 실시예 6 내지 10에서 설명한 것과 동일한 방법으로 유전막을 제조하였다. 한편, 에너지 처리의 경우, 열처리를 이용하여 2시간 동안 수행하였다. 이때, 열처리의 온도를 500℃(실시예 14), 550℃(실시예 15) 및 600℃(실시예 16)로 변화시켜 각각 유전막들을 제조하였다.
실시예 14의 유전막은 Si-O 케이지 / Si-O 네트워크의 비율이 0.61임을 확인하였다. 나아가, 상기 실시예 14의 유전막은, 2.46의 유전 상수 및 6.87 GPa의 영률을 가짐을 확인하였다.
실시예 15의 유전막은 Si-O 케이지 / Si-O 네트워크의 비율이 0.65임을 확인하였다. 나아가, 상기 실시예 15의 유전막은, 2.25의 유전 상수 및 11.2 GPa의 영률을 가짐을 확인하였다.
실시예 16의 유전막은 Si-O 케이지 / Si-O 네트워크의 비율이 0.75임을 확인하였다. 나아가, 상기 실시예 16의 유전막은, 2.3의 유전 상수 및 12.5 GPa의 영률을 가짐을 확인하였다.
실시예 11의 실리콘 전구체는, 이의 분자 내의 알콕시기가 메톡시기일 수 있다. 상기 실시예 14 내지 16에서 확인할 수 있는 바와 같이, 메톡시기를 함유한 실리콘 전구체를 이용해 유전막 제조 시, 열처리 온도가 높아질수록 유전막 내의 Si-O 케이지 / Si-O 네트워크의 비율이 증가함을 확인할 수 있다. 특히, 550℃의 열처리 온도에서 가장 저유전 특성 가짐과 동시에 우수한 기계적 강도 나타냄을 확인할 수 있다(실시예 15).
실험예 2
상기 실시예 4의 실리콘 전구체를 이용한 유전막(실시예 9)을 실시예 15와 비교하여 아래 표 2에 나타내었다. 실시예 11의 실리콘 전구체는, 실시예 4의 실리콘 전구체와 비교하여, 에톡시기 대신 메톡시기를 포함할 수 있다. 한편, X선 광전자 분광법(XPS)을 이용하여, 상기 유전막들(실시예 9 및 11)의 탄소, 산소 및 실리콘 함량을 측정하여 아래 표 3에 나타내었다.
전구체 Si-O Network Si-O cage Si-O cage / Si-O Network 유전 상수 영률
(GPa)
Figure 112016101613935-pat00028

(실시예 4)		 14.3 8.89 0.62 2.35 9.86
Figure 112016101613935-pat00029

(실시예 11)		 13.16 8.6 0.65 2.25 11.2
전구체 C 1s O 1s Si 2P
Figure 112016101613935-pat00030

(실시예 4)		 25.4 42.80 31.70
Figure 112016101613935-pat00031

(실시예 11)		 29.5 40.30 30.20
상기 표 2을 참조하면, 메톡시기를 갖는 실시예 11의 실리콘 전구체를 이용할 경우, 에톡시기를 갖는 실시예 4의 실리콘 전구체를 이용하는 경우보다, 유전막 내 Si-O 케이지 / Si-O 네트워크의 비율이 더 높음을 확인할 수 있다. 앞서 설명한 바와 같이, Si-O 케이지는 이의 내부에 나노-보이드를 포함할 수 있기 때문에, 이의 비율이 높을수록 낮은 유전 상수를 달성할 수 있다.
메톡시기를 갖는 실시예 11의 실리콘 전구체는 에톡시기를 갖는 실시예 4의 실리콘 전구체에 비해 탄소 함량이 더 낮을 수 있다. 그러나 상기 표 3을 참조하면, 실시예 11의 실리콘 전구체를 이용한 유전막(실시예 15)은 실시예 4의 실리콘 전구체를 이용한 유전막(실시예 9)보다 탄소 함량이 더 높음을 확인할 수 있다. 따라서, 실시예 15의 유전막이 실시예 9의 유전막보다 더 낮은 유전 상수와 더 높은 기계적 강도를 달성할 수 있다.
실시예 17 내지 19: 실리콘 전구체( 실시예 13)를 이용한 유전막의 제조
플라즈마 강화 화학기상증착용 챔버 내에 기판을 배치하였다. 배치된 상기 기판의 온도가 250℃가 되도록 승온하고, 증착 공정이 완결될 때까지 기판의 온도를 250℃로 유지하였다. 실시예 13에서 제조된 화합물을 실리콘 전구체로 사용하여, 아르곤(캐리어 가스, 400 sccm)과 함께 475 cc/min의 유량으로 상기 챔버 내로 공급하였다. 또한, 반응 가스(산화제)로 산소를 상기 챔버 내로 공급하였다. 산소는 30 cc/min의 유량으로 공급되었다. 상기 챔버의 상부 전극에 13.56 MHz 및 50 W의 RF 파워를 인가하였다. 상기 챔버 내의 압력은 1 Torr로 조절하였다. 상기 챔버 내에서, 예비 유전막이 상기 기판 상에 증착되었다. 상기 예비 유전막이 형성된 상기 기판을 550℃에서 2시간 동안 열처리(N2, 15SLM)하여, 다공성의 유전막(실시예 17)을 제조하였다.
예비 유전막 증착 시 기판의 온도는 180℃이고, 반응 가스 산소의 유량은 25 cc/min이고, 챔버의 압력은 1.5 Torr인 것을 제외하고는, 앞서 실시예 17에서 설명한 것과 동일한 방법으로 다공성의 유전막(실시예 18)을 제조하였다.
예비 유전막 증착 시 반응 가스 산소의 유량은 25 cc/min이고, 챔버의 압력은 1.5 Torr인 것을 제외하고는, 앞서 실시예 17에서 설명한 것과 동일한 방법으로 다공성의 유전막(실시예 19)을 제조하였다.
예비 유전막 증착 시 기판의 온도는 200℃이고, 반응 가스 산소의 유량은 25 cc/min이며, 에너지 처리 시 기판의 온도를 400℃로 승온한 뒤 10분 동안 자외선 경화 처리를 이용한 것을 제외하고는, 앞서 실시예 17에서 설명한 것과 동일한 방법으로 다공성의 유전막(실시예 20)을 제조하였다.
실시예 17의 유전막은 Si-O 케이지 / Si-O 네트워크의 비율이 0.75임을 확인하였다. 나아가, 상기 실시예 17의 유전막은, 2.3의 유전 상수 및 11.0 GPa의 영률을 가짐을 확인하였다.
실시예 18의 유전막은 Si-O 케이지 / Si-O 네트워크의 비율이 0.8임을 확인하였다. 나아가, 상기 실시예 18의 유전막은, 2.4의 유전 상수 및 15 GPa의 영률을 가짐을 확인하였다.
실시예 19의 유전막은 Si-O 케이지 / Si-O 네트워크의 비율이 0.82임을 확인하였다. 나아가, 상기 실시예 19의 유전막은, 2.4의 유전 상수 및 14 GPa의 영률을 가짐을 확인하였다.
실시예 20의 유전막은 Si-O 케이지 / Si-O 네트워크의 비율이 0.85임을 확인하였다. 나아가, 상기 실시예 20의 유전막은, 2.2의 유전 상수 및 12.3 GPa의 영률을 가짐을 확인하였다.
도 3, 5 및 7은 본 발명의 실시예들에 따른 반도체 소자를 제조하는 방법을 설명하기 위한 평면도들이다. 도 4a, 6a 및 8a는 각각 도 3, 5 및 7의 I-I'선에 따른 단면도들이고, 도 4b, 6b 및 8b는 각각 도 3, 5 및 7의 II-II'선에 따른 단면도들이다.
도 3, 4a 및 4b를 참조하면, 기판(100) 상에 집적회로(IC)가 형성될 수 있다. 상기 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다.
상기 집적회로(IC)를 형성하는 것은, 복수개의 트랜지스터들(TR)을 형성하는 것을 포함할 수 있다. 구체적으로, 활성 영역을 정의하는 소자 분리막들(ST)을 형성할 수 있다. 상기 활성 영역 상에, 게이트 전극(GE), 상기 게이트 전극(GE)과 상기 기판(100) 사이에 개재된 게이트 유전막(GI), 및 상기 게이트 전극(GE)의 상면을 덮는 캐핑 패턴(CP)을 형성할 수 있다. 상기 게이트 전극(GE)의 양 측에 불순물 영역들(DR)을 형성할 수 있다. 상기 불순물 영역들(DR)은, 상기 기판(100)에 불순물을 도핑하여 형성될 수 있다.
이어서, 상기 기판(100)의 전면 상에, 상기 트랜지스터들(TR)을 덮는 제1 절연막(110) 및 제2 절연막(120)이 형성될 수 있다. 상기 제2 절연막(120)은 상기 제1 절연막(110)을 직접 덮을 수 있다. 상기 제2 절연막(120)은, 앞서 도 1a 및 도 2를 참조하여 설명한 본 발명의 실시예들에 따른 저유전막의 형성 방법을 이용하여 형성될 수 있다. 따라서, 상기 제2 절연막(120)은 다공성의 SiOCH 막일 수 있다. 상기 제1 절연막(110) 역시 앞서 도 1a 및 도 2를 참조하여 설명한 방법을 이용하여 형성된 다공성의 SiOCH 막일 수 있다. 또는, 상기 제1 절연막(110)은 공지된 다른 실리콘 전구체를 이용하여 형성된 실리콘 산화막일 수 있다.
도 5, 6a 및 6b를 참조하면, 상기 제2 절연막(120)을 패터닝하여, 제2 방향(D2)으로 연장되는 배선 홀들(IH)이 형성될 수 있다. 적어도 하나의 상기 배선 홀들(IH)은 상기 기판(100)을 향하여 연장되는 수직 연장 홀(VPH)을 포함할 수 있다. 즉, 상기 제2 절연막(120)을 패터닝할 때, 상기 제1 절연막(110)의 일부가 함께 패터닝될 수 있다. 일 예로, 상기 수직 연장 홀(VPH)은 상기 제1 절연막(110)을 관통하여, 상기 불순물 영역(DR)의 일부를 노출할 수 있다. 다른 예로, 상기 수직 연장 홀(VPH)은 상기 제1 절연막(110)을 관통하여, 상기 게이트 전극(GE)의 상면의 일부를 노출할 수 있다.
본 발명의 실시예들에 따른 상기 제2 절연막(120)은, 상대적으로 높은 기계적 강도를 가질 수 있다. 따라서, 높은 패턴 밀도를 갖는 상기 배선 홀들(IH)의 패터닝 공정 동안, 상기 제2 절연막(120)은 붕괴되지 않고 이의 구조를 유지할 수 있다.
도 7, 도 8a 및 도 8b를 참조하면, 상기 배선 홀들(IH)을 채우는 배선들(ML)이 각각 형성될 수 있다. 구체적으로, 먼저 상기 배선 홀들(IH)을 채우는 배리어 막이 상기 기판(100)의 전면 상에 형성될 수 있다. 배리어 막은 상기 배선 홀들(IH)의 일부만을 채울 수 있다. 상기 배리어 막은 Ti, TiN, 또는 이들의 조합을 포함할 수 있다.
이어서, 상기 배리어 막 상에 도전막이 상기 기판(100)의 전면 상에 형성될 수 있다. 상기 도전막은 상기 배선 홀들(IH)을 완전히 채울 수 있다. 상기 도전막은 구리(Cu) 또는 텅스텐(W)과 같은 금속을 이용하여 형성될 수 있다. 일 예로, 상기 도전막은 도금 공정으로 형성될 수 있다. 먼저, 상기 배리어 막 상에 시드층(미도시)이 형성될 수 있다. 상기 시드층을 시드로 하여 상기 도전막이 도금될 수 있다.
상기 도전막 및 상기 배리어 막을 평탄화여, 상기 배선들(ML) 및 배리어 패턴들(BP)이 상기 배선 홀들(IH) 내에 각각 형성될 수 있다. 따라서, 상기 배선들(ML)의 상면들은 상기 제2 절연막(120)의 상면과 공면을 이룰 수 있다.
상기 배선들(ML)은 패턴 밀도가 상대적으로 높기 때문에, 이들 사이에 높은 기생 커패시턴스가 생길 수 있다. 상기 배선들(ML) 사이의 기생 커패시턴스가 클수록 반도체 소자의 RC 지연(delay)이 커질 수 있다. 한편, 본 발명의 실시예들에 따른 상기 제2 절연막(120)은, 다공성 막으로 낮은 유전 상수를 가질 수 있다. 따라서, 상기 배선들(ML) 사이에 발생하는 기생 커패시턴스를 효과적으로 낮출 수 있다.
도시되진 않았지만, 상기 제2 절연막(120) 상에 추가적인 절연막들 및 배선들이 적층될 수 있으며, 이는 특별히 제한되지 않는다.

Claims (20)

  1. 하기 화학식 1의 화합물을 갖는 실리콘 전구체를 포함하며,
    Si-CH3 결합 단위/Si-O 결합 단위 비율이 0.5 내지 5인 저유전막을 형성하기 위한 조성물:
    [화학식 1]
    Figure 112023092164663-pat00032

    상기 화학식 1에서, n은 1 또는 2의 정수이고,
    R1, R2, R3, R5, 및 R6 중 적어도 두 개는 -O-R7이고, 나머지는 각각 독립적으로 수소, (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐 또는 (C1-C10)알콕시이고,
    R7은 수소, (C1-C10)알킬, (C3-C10)알케닐 또는 (C3-C10)알키닐이며,
    R4는 기공 유도기(porogen group)이고, (C3-C10)알케닐, (C3-C10)알키닐, (C3-C10)아릴, (C3-C10)헤테로아릴, (C3-C10)시클로알킬, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬이며,
    상기 헤테로아릴 및 상기 헤테로시클로알킬은 각각 독립적으로 -NR8-, -O- 및 -S-로 이루어진 군에서 선택된 하나 이상의 헤테로원자를 포함하며, R8은 수소 또는 (C1-C10)알킬임.
  2. 제1항에 있어서,
    상기 아릴, 상기 헤테로아릴, 상기 시클로알킬, 상기 시클로알케닐, 상기 시클로알키닐 및 상기 헤테로시클로알킬은 비치환 되거나, 또는 각각 독립적으로 (C1-C10)알킬, (C3-C10)알케닐, (C3-C10)알키닐, (C1-C10)알콕시, 할로겐, 시아노, 나이트로 및 하이드록시로 이루어진 군에서 선택된 하나 이상으로 치환된 조성물.
  3. 삭제
  4. 제1항에 있어서,
    R1, R2, R3, R5, 및 R6 중 적어도 두 개는 (C1-C5)알콕시이고, 나머지는 (C1-C5)알킬인 조성물.
  5. 제4항에 있어서,
    R1, R2, R3, R5, 및 R6 중 적어도 세 개는 메톡시이고, 나머지는 (C1-C5)알킬인 조성물.
  6. 제1항에 있어서,
    R4는 1-프로페닐기, 2-프로페닐기, 1-부테닐기, 2-부테닐기, 3-부테닐기, 1-메틸-2-프로페닐기, 2-메틸-2-프로페닐기, 1-펜테닐기, 2-펜테닐기, 3-펜테닐기, 4-펜테닐기, 1-메틸-2-부테닐기, 2-메틸-2-부테닐기, 1-헥세닐기, 2-헥세닐기, 3-헥세닐기, 4-헥세닐기, 5-헥세닐기, 페닐기, 자일렌기, 시클로프로필기, 시클로부틸기, 시클로펜틸기, 시클로헥실기, 시클로헵틸기, 시클로옥틸기, 시클로펜테닐기, 시클로펜타디엔기, 시클로헥사디엔기, 시클로헵타디엔기, 바이시클로헵틸기, 바이시클로헵테닐기, 시클로헥센옥사이드기, 시클로펜텐옥사이드기, 테르피넨기, 리오넨기, 부타디엔옥사이드, 스타이렌 또는 풀벤인 조성물.
  7. 제1항에 있어서,
    상기 화합물의 증기압은, 100℃에서 0.1 Torr 내지 100 Torr인 조성물.
  8. 제1항에 있어서,
    상기 저유전막의 탄소 함량은 1at% 내지 40at%인 조성물.
  9. 제1항에 있어서,
    상기 저유전막의 기공들의 평균 직경은 0.5nm 내지 5nm인 조성물.
  10. 제1항에 있어서,
    상기 저유전막의 기공들의 부피의 합은, 상기 저유전막의 전체 부피의 8% 내지 35%인 조성물.
  11. 제1항에 있어서,
    상기 저유전막의 기공들의 직경 분포는, 0.1nm 내지 2.5nm의 반값 전폭(Full Width at Half Maximum)을 갖는 조성물.
  12. 제1항에 있어서,
    상기 저유전막은 2.2 내지 3의 유전 상수를 갖는 조성물.
  13. 제1항에 있어서,
    상기 저유전막은 6 GPa 내지 15 GPa의 영률(young's modulus)을 갖는 조성물.
  14. 제1항에 있어서,
    상기 저유전막은, Si-O 케이지 구조들/Si-O 네트워크 구조들의 비율이 0.5 내지 1인 조성물.
  15. Si-(CH2)n-Si 구조의 분자를 갖는 실리콘 전구체를 이용하여, 기판 상에 실리콘 절연막을 형성하는 것; 및
    상기 실리콘 절연막 내에 적어도 하나의 배선을 형성하는 것을 포함하되,
    상기 n은 1 또는 2의 정수이고,
    상기 실리콘 전구체는, 이의 분자 내에, Si 원자들 중 어느 하나와 결합하는 기공 유도기를 갖고,
    상기 실리콘 전구체는, 이의 분자 내에, Si 원자들과 결합하는 두 개 이상의 (C1-C5)알콕시기들을 갖고,
    상기 기공 유도기는, (C3-C10)알케닐, (C3-C10)알키닐, (C3-C10)아릴, (C3-C10)헤테로아릴, (C3-C10)시클로알킬, (C3-C10)시클로알케닐, (C3-C10)시클로알키닐, (C3-C10)헤테로시클로알킬, (C3-C10)아릴(C1-C10)알킬, (C3-C10)시클로알킬(C1-C10)알킬 또는 (C3-C10)헤테로시클로알킬(C1-C10)알킬이며,
    상기 실리콘 전구체는, 이의 분자 내에, Si 원자들과 결합하는 적어도 두개의 (C1-C5)알콕시기들을 포함하며,
    상기 기공 유도기는 상기 Si 원자들 중 상기 어느 하나와 직접 결합되는 기능기인 반도체 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 실리콘 절연막은, Si-CH3 결합 단위/Si-O 결합 단위 비율이 0.5 내지 5인 반도체 소자의 제조 방법.
  17. 제15항에 있어서,
    상기 실리콘 절연막은, Si-O 케이지 구조들/Si-O 네트워크 구조들의 비율이 0.5 내지 1인 반도체 소자의 제조 방법.
  18. 제15항에 있어서,
    상기 실리콘 절연막은, 2.2 내지 3의 유전 상수 및 6 GPa 내지 15 GPa의 영률을 갖는 반도체 소자의 제조 방법.
  19. 제15항에 있어서,
    상기 적어도 하나의 배선을 형성하는 것은:
    상기 실리콘 절연막을 패터닝하여, 상기 실리콘 절연막 내에 적어도 하나의 배선 홀을 형성하는 것; 및
    상기 적어도 하나의 배선 홀 내를 채우는 도전막을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  20. 제19항에 있어서,
    상기 적어도 하나의 배선을 형성하는 것은, 상기 적어도 하나의 배선 홀을 채우는 배리어 막을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법.
KR1020160136011A 2016-01-19 2016-10-19 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 KR102624608B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160006647 2016-01-19
KR20160006647 2016-01-19

Publications (2)

Publication Number Publication Date
KR20170087393A KR20170087393A (ko) 2017-07-28
KR102624608B1 true KR102624608B1 (ko) 2024-01-16

Family

ID=59314789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160136011A KR102624608B1 (ko) 2016-01-19 2016-10-19 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US10134583B2 (ko)
KR (1) KR102624608B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322397B2 (en) * 2018-10-30 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices including formation of adhesion enhancement layer
US11186909B2 (en) 2019-08-26 2021-11-30 Applied Materials, Inc. Methods of depositing low-K films
WO2021202335A1 (en) * 2020-03-31 2021-10-07 Versum Materials Us, Llc New precursors for depositing films with high elastic modulus
US11447865B2 (en) 2020-11-17 2022-09-20 Applied Materials, Inc. Deposition of low-κ films
CN116023407A (zh) * 2022-12-26 2023-04-28 广州市白云化工实业有限公司 一种改性烷氧基硅烷及其制备方法、以及利用其制备的脱醇型硅酮耐候密封胶及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069171A1 (en) * 2004-09-07 2006-03-30 Rohm And Haas Electronic Materials Llc Composition and method
US20120178253A1 (en) * 2011-01-10 2012-07-12 Ahn Sang-Hoon Method of Manufacturing a Semiconductor Device Having a Porous, Low-K Dielectric Layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437017B (en) 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6806161B2 (en) 2000-04-28 2004-10-19 Lg Chem Investment, Ltd. Process for preparing insulating material having low dielectric constant
US6583048B2 (en) 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
US8137764B2 (en) 2003-05-29 2012-03-20 Air Products And Chemicals, Inc. Mechanical enhancer additives for low dielectric films
WO2005053009A1 (ja) 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7030468B2 (en) 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US20050227502A1 (en) 2004-04-12 2005-10-13 Applied Materials, Inc. Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US7229934B2 (en) 2004-10-18 2007-06-12 International Business Machines Corporation Porous organosilicates with improved mechanical properties
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
US7425350B2 (en) * 2005-04-29 2008-09-16 Asm Japan K.K. Apparatus, precursors and deposition methods for silicon-containing materials
US7674521B2 (en) * 2005-07-27 2010-03-09 International Business Machines Corporation Materials containing voids with void size controlled on the nanometer scale
US7521377B2 (en) 2006-01-11 2009-04-21 International Business Machines Corporation SiCOH film preparation using precursors with built-in porogen functionality
JP2008117903A (ja) 2006-11-02 2008-05-22 Toshiba Corp 半導体装置の製造方法
US7989033B2 (en) 2007-07-12 2011-08-02 Applied Materials, Inc. Silicon precursors to make ultra low-K films with high mechanical properties by plasma enhanced chemical vapor deposition
US8580477B2 (en) * 2009-09-21 2013-11-12 Promerus Llc Aqueous base-developable negative-tone films based on functionalized norbornene polymers
US8753986B2 (en) 2009-12-23 2014-06-17 Air Products And Chemicals, Inc. Low k precursors providing superior integration attributes
JP2013520030A (ja) 2010-02-17 2013-05-30 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ＳｉＣＯＨＬＯＷ−Ｋ膜の蒸着方法
US20130175680A1 (en) 2012-01-10 2013-07-11 International Business Machines Corporation Dielectric material with high mechanical strength
TW201403711A (zh) * 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
US9209017B2 (en) * 2014-03-26 2015-12-08 International Business Machines Corporation Advanced ultra low k SiCOH dielectrics prepared by built-in engineered pore size and bonding structured with cyclic organosilicon precursors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069171A1 (en) * 2004-09-07 2006-03-30 Rohm And Haas Electronic Materials Llc Composition and method
US20120178253A1 (en) * 2011-01-10 2012-07-12 Ahn Sang-Hoon Method of Manufacturing a Semiconductor Device Having a Porous, Low-K Dielectric Layer

Also Published As

Publication number Publication date
US10134583B2 (en) 2018-11-20
KR20170087393A (ko) 2017-07-28
US20170207083A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
KR102624608B1 (ko) 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
TW506055B (en) Method of making low-k carbon doped silicon oxide
JP3762304B2 (ja) 低誘電率層間絶縁膜の形成方法
JP5248316B2 (ja) 誘電体膜の形成方法及び該方法を実施するための新規な前駆体
US20020142579A1 (en) Organosilicon precursors for interlayer dielectric films with low dielectric constants
TWI680982B (zh) 作為高成長速率含矽膜的前驅物的官能化環矽氮烷
KR20130043096A (ko) 플라즈마 강화된 화학 기상 증착에 의한 유기 작용기들을 갖는 하이브리드 전구체들 함유 실리콘을 사용하는 초저 유전체 물질들
JP2003007699A (ja) 低誘電率材料およびｃｖｄによる処理方法
KR102166730B1 (ko) 비스(아미노실릴)알킬아민 화합물을 포함하는 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법
JPWO2009119583A1 (ja) 化学気相成長法用材料ならびにケイ素含有絶縁膜およびその製造方法
KR20130043084A (ko) ＳｉＣＯＨ 로우-Ｋ 필름의 증착 방법
CN1941359A (zh) 多孔复合材料及其制备方法
JP2011014925A (ja) ポロゲン、ポロゲン化された前駆体及び低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法
KR101237354B1 (ko) 환상 실록산 화합물, Ｓｉ함유 막 형성 재료 및 그 용도
KR101759891B1 (ko) 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
EP2163664A1 (en) Method for depositing si-containing film, insulator film, and semiconductor device
JP2018182077A (ja) 低誘電膜の形成方法及びこれを利用する半導体素子の製造方法
KR102105976B1 (ko) 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법
US9150962B2 (en) Method for producing substrate with metal body
KR20210058370A (ko) 텅스텐 화합물, 이의 제조방법 및 이를 이용한 텅스텐 함유 박막 및 이의 제조방법
TWI726061B (zh) 形成介電層的方法及製造半導體裝置的方法
CN108735574B (zh) 形成介电层的方法及制造半导体装置的方法
KR20230087074A (ko) 저 유전율 실리콘 함유 박막 형성용 전구체, 이를 이용한 저 유전율 실리콘 함유 박막 형성 방법 및 상기 저 유전율 실리콘 함유 박막을 포함하는 반도체 소자.
JP2006278512A (ja) 絶縁膜及びその製造方法、並びに、電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant