JP3570749B2 - 多面取り基板の配線試験装置及び方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、プリント配線板等の製造においてその配線板が設計通りに製造されているかどうかの試験を行うための技術に係り、特に、１枚の基板の中に複数の配線板が作製された形態を持ついわゆる「多面取り基板」の配線試験を行うのに好適な試験装置及び方法に関する。
【０００２】
【従来の技術】
近年、製品の小型化に伴い、プリント配線板等の回路基板の小型化傾向も高まってきている。これら小型の配線板を製造する際には、基板の板取り効率や取扱い、製造設備の関係等から、複数の配線板を１枚の基板で製造する「多面取り」という手法が採用されている。図９にその一例が示される。図示の例では、基板（多面取り基板）Ｐ上に３枚の配線板ｐ１〜ｐ３が作製されている場合が例示されている。
【０００３】
図１０（ａ）には従来形の一例としての配線試験装置の構成が示される。
図中、５１は複数の配線板が作製された多面取り基板、５２は試験データＡを読み込むための試験データ読み込み部、５３は読み込んだ試験データＡに基づいて基板５１の試験を行うのに必要な処理を制御する試験制御部、５４は試験制御部５３からの制御に基づいて基板５１に対する接続端子の切り換えを制御する接続端子切り換え部、５５は接続端子切り換え部５４の制御の下に基板５１上の測定ポイント（つまり配線部分）に対し接続端子を接触させるプローブ等の基板接続部、５６は基板接続部５５の接続端子に接触された配線部分の抵抗を測定する抵抗測定部、５７は抵抗測定部５６及び試験制御部５３を介して送られてくる各配線板の試験結果を指示する試験結果出力部を示す。
【０００４】
従来の試験方法では、図１０（ｂ）に示すように、１枚の基板上に作製された複数の配線板（ｐ１〜ｐ３とする）の各々の試験データを一括した形の包括的な試験データ、すなわち１枚の基板の試験データＡに基づいて試験を行っていた。そして、試験結果が不良であった場合には、１枚の基板上の各配線板に対して全ての配線試験終了後、出力された試験結果に基づいて、複数の配線板ｐ１〜ｐ３のうちいずれの配線板で不良が発生したかの解析を行っていた。
【０００５】
つまり従来技術においては、多面取り基板の配線試験を行う場合、基板１枚単位、すなわち複数の配線板を一括した形で試験を行っていた。
【０００６】
【発明が解決しようとする課題】
上述したように従来の多面取り基板の試験技術では、多面取り基板１枚単位での良否判定を行っているために、その基板に含まれる複数の配線板のうち僅か１枚のみが不良で他の配線板は良品であったとしても、基板全体としては不良であるものと判定されてしまう（つまりリジェクトされてしまう）といった問題点があった。
【０００７】
言い換えると、多面取り基板上の複数の配線板のち、いずれか１枚の配線板に大量に不良が発生した場合でも、その不良配線板の試験だけを中断して残りの配線板の試験を行うということができなかった。このために、製品の歩留りが低下し、極めて不都合であった。
そこで、このような不都合を解消するための手段として、従来、多面取り基板上の複数の配線板を各配線板毎に分割して試験を行う方法が提案されている。この方法は、先ず、試験対象となる基板上の１つの配線板に対して試験装置のプローブ部分を位置決めし、当該配線板の試験が終わると、次の試験対象の配線板に対して試験装置のプローブ部分を位置決めし直し、その配線板の試験が終わると以降同様にして、試験装置のプローブ部分の位置決めと当該配線板の試験を繰り返すものである。
【０００８】
しかしこの方法では、基板上の各配線板を試験する際に、各々の試験に先行してその都度、試験対象となる当該配線板と試験装置のプローブ部分との相対位置関係を調整する必要があるため、試験時間が相対的に長くなってしまうといった課題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、多面取り基板上の各配線板毎に試験可能とし、製品の歩留り向上に寄与すると共に、試験を効率的に行い試験時間の短縮にも寄与することができる多面取り基板の配線試験装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の基本的な形態によれば、１枚の基板の中に複数の配線板が作製された形態をもつ多面取り基板の配線試験を行う装置であって、前記複数の配線板にそれぞれ関係する試験データに基づいて各配線板の試験を実行する試験実行手段と、前記各配線板に関係する試験データを含む包括的な試験データを読み込み、読み込んだデータに所定の加工処理を施すことで当該試験データの前記試験実行手段への供給又はその中断を制御する制御手段とを具備し、該制御手段により制御されて前記試験実行手段に供給された試験データに基づいて各配線板毎に１枚ずつ試験を実行することを特徴とする多面取り基板の配線試験装置が提供される。
【００１０】
また、本発明の他の形態によれば、１枚の基板の中に複数の配線板が作製された形態をもつ多面取り基板の配線試験を行う方法であって、前記複数の配線板にそれぞれ関係する試験データに基づいて各配線板の試験を実行する際に、前記各配線板に関係する試験データを含む包括的な試験データを順次読み込み、読み込んだデータに所定の加工処理を施して当該試験データの読み込み若しくは出力又はその中断を制御し、このように制御された試験データに基づいて各配線板毎に１枚ずつ試験を実行することを特徴とする多面取り基板の配線試験方法が提供される。
【００１１】
【作用】
上述した本発明の構成によれば、制御手段により、読み込んだ試験データに対して所定の加工処理（例えば試験データの分類、作成等）を施し、それに基づいて当該試験データを試験実行手段に供給するか又は供給を中断するかを制御するようにしている。
【００１２】
従って、多面取り基板上の各配線板に対して１枚ずつ試験することが可能になると共に、いずれかの配線板に不良が多発した場合にはその不良配線板に関係する試験データの供給が中断されるので、効率的な試験が可能となり、また試験時間の短縮を図ることができる。これは、製品の歩留りの向上に大いに寄与するものである。
【００１３】
なお、本発明の他の構成上の特徴及び作用の詳細については、添付図面を参照しつつ以下に記述される実施例を用いて説明する。
【００１４】
【実施例】
図１には本発明の各実施例に係る多面取り基板の配線試験装置のハードウエア構成が示される。
図中、１は複数の配線板が１枚の基板の中に作製された形態をもつ多面取り基板（例えば図９参照）、２は本発明に係る多面取り基板の配線試験を行うのに必要な試験データの分類及び作成や試験結果の判定処理等を制御するための中央処理装置（ＣＰＵ）、３は多面取り基板１上に作製された各配線板に固有の基板情報が予め格納されているメモリ、４は配線試験を行うのに必要な各配線板にそれぞれ関係する試験データが格納されているファイル装置、５はＣＰＵ２からの制御の下に機能する試験制御部、６は試験制御部５からの制御に基づいて基板１に対する接続端子の切り換えを制御する接続端子切り換え部、７は接続端子切り換え部６の制御の下に基板１上の測定ポイント（つまり配線部分）に対し接続端子を接触させるプローブ等の基板接続部、８は基板接続部７の接続端子に接触された配線部分の抵抗を測定する抵抗測定部、９は本試験装置と外部ネットワークとの間で例えば試験データ、試験結果のデータ等の授受を行うインタフェース、１０は上述した２〜４及び９の各要素間を互いに接続するバスを示す。なお、メモリ３に格納されている各配線板に固有の基板情報は、ファイル装置４の記憶容量に余裕がある場合には、その中の一部のメモリ領域に記憶させることも可能である。この場合、記憶手段としてのメモリ３は設ける必要はない。
【００１５】
図２には本発明の第１実施例に係る配線試験装置の構成が示される。
図中、一点鎖線で囲まれたブロック２０は、図１におけるＣＰＵ２が行う処理機能を実現する要素を表している。この機能ブロック２０は、ファイル装置４に格納されている試験データＡ（例えば図４に示すように、各配線板の試験データを含む包括的な試験データＡ）を読み込むための試験データ読み込み部２１と、読み込んだ試験データを各配線板毎の試験データに分類し、メモリ３に格納されている各配線板に固有の基板情報（本実施例では、説明の簡単化のため３枚の配線板ｐ１〜ｐ３に対して、各配線板の形状を指示する情報及び基板１上における座標を指示する情報が格納されている）に基づいて各配線板毎に試験データを試験制御部５に出力する試験データ分類部２２と、メモリ３からの基板情報と試験制御部５を介して送られてくる各配線板の試験結果に基づいて試験データ分類部２２に対し試験データ出力処理を制御する多面取り基板制御部２３と、試験制御部５を介して送られてくる各配線板の試験結果を指示する試験結果出力部２４とを有している。
【００１６】
また、試験制御部５は、機能ブロック２０（つまりＣＰＵ２）からの制御の下に機能する試験制御回路５１と、試験制御回路５１からの制御に基づいて接続端子切り換え部６を制御する接続端子制御回路５２と、試験制御回路５１からの制御に基づいて抵抗測定部８を制御すると共に、抵抗測定部８による測定結果を試験制御回路５１に伝達する抵抗測定制御回路５３とを有している。
【００１７】
図２の構成において、試験データ読み込み部２１で読み込まれた試験データＡのうち、先ず試験データ分類部２２が、メモリ３から供給される基板情報に基づいて配線板ｐ１に関係する試験データのみを試験制御回路５１に送り、さらに接続端子制御回路５２及び抵抗測定制御回路５３を介してそれぞれ接続端子切り換え部６及び抵抗測定部８の制御を行い、試験を実行する。なお、この時点では配線板ｐ１に関係する試験データの全ては未だ送り終えていない。
【００１８】
実行された試験に基づく結果は、試験制御部５を介して、試験結果出力部２４により指示されると共に、多面取り基板制御部２３により監視される。多面取り基板制御部２３は、その試験結果に不良が多く発生した場合には、試験制御部５を介して試験結果出力部２４に対し、現在試験中の配線板ｐ１に不良が多発している旨の指示を行わせると共に、試験データ分類部２２に対し、次の試験対象となる配線板ｐ２に関係する試験データを試験制御部５に送るように指示する。
【００１９】
試験データ分類部２２では、この多面取り基板制御部２３からの指示があった場合に、又は配線板ｐ１に関係する試験データを全て試験制御部５に送り終えた場合に、配線板ｐ２に関係する試験データを試験制御部５に送る。そして、配線板ｐ２に対する試験を実行する。この場合も同様に、この時点では配線板ｐ２に関係する試験データの全ては未だ送り終えていない。
【００２０】
上述した処理と同様にして、配線板ｐ２に不良が多発している場合、又は配線板ｐ２に関係する試験データを全て試験制御部５に送り終えた場合に、次の試験対象となる配線板ｐ３に関係する試験データを試験制御部５に送る。そして、配線板ｐ３に対する試験を実行し、上述したような同様の処理を行う。
図３には本実施例に係る試験方法の一例を表した処理フローが示される。
【００２１】
先ずステップ１０１では、多面取り基板上に作製された配線板の数Ｎ（本実施例では「３」）を設定する。次のステップ１０２では初期化処理を行う。すなわち、試験実行の対象となる配線板番号ｎを初期化する（ｎ←１）と共に、各配線板に発生している不良数Ｅｎ（ｎ＝１〜Ｎ）を初期化する（Ｅｎ←０）。
次のステップ１０３では、当該配線板ｐｎ（この場合には配線板ｐ１）に関係する試験データを読み込む。次のステップ１０４では、その試験データの読み込みが終了した（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ１１０に進み、判定結果がＮの場合にはステップ１０５に進む。ステップ１０５では、読み込んだデータが配線板ｐｎのデータである（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ１０６に進んで当該配線板ｐｎの試験を実行し、判定結果がＮの場合にはステップ１０３に戻って上記処理を繰り返す。
【００２２】
次のステップ１０７では、試験実行の結果に基づいて当該配線板ｐｎに不良箇所が発生している（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ１０８に進み、判定結果がＮの場合にはステップ１０３に戻って上記処理を繰り返す。ステップ１０８では、当該配線板ｐｎの不良数Ｅｎの値を更新する（Ｅｎ←Ｅｎ＋１）と共に、当該配線板ｐｎに不良が発生している旨の出力指示を行う。次のステップ１０９では、不良数Ｅｎの値が所定の不良許容数より大きい（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ１１０に進み、判定結果がＮの場合にはステップ１０３に戻って上記処理を繰り返す。
【００２３】
ステップ１１０では、配線板番号ｎの値を更新する（ｎ←ｎ＋１）。次のステップ１１１では、配線板番号ｎの値が配線板の数Ｎより大きい（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合には本フローは「エンド」となり、判定結果がＮの場合にはステップ１１２に進む。ステップ１１２では、現在の配線板番号に対応する配線板の試験データの先頭へ戻る処理（つまり、当該試験データを読み出すための前処理）を行う。この後、ステップ１０３に戻って上記処理を繰り返す。
【００２４】
このように、本発明の第１実施例に係る試験装置によれば、多面取り基板１上の各配線板ｐ１〜ｐ３に対して１枚ずつ試験することが可能となるので、基板上の複数の配線板のちいずれか１枚の配線板に大量に不良が発生した場合には、その不良配線板の試験だけを中断して他の配線板の試験を実行することができる。従って、製品の歩留りが大いに向上するという利点が得られる。
【００２５】
また、従来のように基板上の各配線板と試験装置のプローブ部分との相対位置関係を調整しながら試験（つまり多面取り基板の分割試験）を行うのではなく、基板上に試験装置のプローブ部分を接触させた状態で各配線板毎に選択的に試験を行うことができるので、効率的な試験が可能となり、また試験時間の短縮にも大いに寄与する。
【００２６】
上述した実施例（図２参照）では、ファイル装置４から読み込んだ試験データＡを各配線板ｐ１〜ｐ３毎に分類し（試験データ分類部２２）、さらにメモリ３からの基板情報を利用して配線試験を行うように構成したが、かかる基板情報を用いないで試験することも可能である。以下、図４〜図６を参照しながら説明する。
【００２７】
図４は第１実施例（図２参照）の変形例に係る試験データ作成処理を示すもので、かかる試験データ作成処理はＣＰＵ２（図１参照）によって制御される。
先ず、ファイル装置４から試験データＡを読み込み、試験データＡから配線板ｐ１に関係する試験データを取り出してデータａ１を作成する。同様に、試験データＡからそれぞれ配線板ｐ２，ｐ３に関係する試験データを取り出し、データａ２，ａ３を作成する。そして各々のデータａ１〜ａ３を結合する。
【００２８】
結合する際には、各データａ１，ａ２及びａ３の先頭部にそれぞれラベル情報＊ａ１，＊ａ２及び＊ａ３を付加しておく。また、結合したデータ（つまり最終的な試験データＡ’）の先頭から各ラベル情報までのデータ長を計算して、結合データの先頭に管理情報（図示の例では、ａ１＝４，ａ２＝８，ａ３＝１２）として付加しておく。
【００２９】
図５には第１実施例の一変形例に係る試験装置の構成が示される。
図示の装置構成は、第１実施例の装置構成（図２参照）と比較して、▲１▼基板情報を利用していない点、▲２▼図４の処理方法により作成した試験データＡ’を用いている点、▲３▼ＣＰＵ２が実行する処理機能に対応した機能ブロック３０が試験データ分類部２２を備えていない点、▲４▼多面取り基板制御部２３が試験データ読み込み部２１に対してデータ読み込みの制御を行う点、において異なっている。他の構成及びその作用については、第１実施例の場合と同じであるので、その説明は省略する。
【００３０】
第１実施例（図２参照）の一変形例においては、試験データＡを適宜加工して各配線板ｐ１〜ｐ３毎にそれぞれ固有の試験データａ１〜ａ３に分類した形で新たな試験データＡ’を作成し（図４参照）、この試験データＡ’に基づいて、第１実施例の場合と同様に処理を行うことで、第１実施例と同様の作用効果を奏することができる。
【００３１】
図６には第１実施例の他の変形例に係る試験装置の構成が示される。
図示の装置構成は、上述した変形例の装置構成（図５参照）と比較して、多面取り基板制御部２３の作用形態において異なっている。すなわち、多面取り基板制御部２３は、試験制御部５を介して送られてくる各配線板の試験結果と共に、外部ネットワークからインタフェース９（図１参照）を介して送られてくる基板に関する製造管理情報及び基板製造ロット番号の情報（これらの情報は、製造過程で不良になった配線板に関する情報を含む）を参照して、試験データ読み込み部２１に対しデータ読み込みの制御を行う。他の構成及びその作用については、上述した変形例の場合と同じであるので、その説明は省略する。
【００３２】
この変形例によれば、上述した変形例（図５参照）と同様の作用効果を奏することができると共に、製造管理情報と基板製造ロット番号の情報に基づいて、製造過程で既に不良と判定された配線板への試験を行わずに、同一基板上のそれ以外の配線板の試験を行うことが可能となる。
なお、製造過程で不良になった基板への試験を行わない方法としては、図示はしないが、例えば不良基板へ何らかのマークを付け、画像読み取り手段等を用いてそのマークを読み取ることでも、図６に示す試験装置と同様の作用効果を得ることができる。
【００３３】
図７には本発明の第２実施例に係る配線試験装置の構成が示される。
図示の装置構成は、第１実施例の装置構成（図２参照）と比較して、▲１▼試験制御回路５１と試験結果出力部２４の間に試験結果分類部２５を設けた点、▲２▼多面取り基板制御部２３が、試験制御回路５１との間ではなく、試験結果分類部２５との間でデータの授受を行う点、において異なっている。他の構成及びその作用については、第１実施例の場合と同じであるので、その説明は省略する。
【００３４】
図７の構成において、試験データ読み込み部２１で読み込まれた試験データＡは、試験データ分類部２２で各配線板毎に分類された後、試験制御部５に供給される。そして、接続端子切り換え部６及び抵抗測定部８の制御を行い、試験を実行する。
実行された試験に基づく結果は、試験制御部５を介して試験結果分類部２５に供給され、ここで各配線板ｐ１〜ｐ３毎にそれぞれ不良結果が集計される。集計された不良結果は、多面取り基板制御部２３により監視される。多面取り基板制御部２３は、その不良結果に基づいて特定の配線板に不良が多く発生している場合には、試験結果分類部２５を介して試験結果出力部２４に対し、その特定の配線板に不良が多発している旨の指示を行わせると共に、試験データ分類部２２に対し、不良となった配線板に関係する試験データを試験制御部５に送らないように指示する。
【００３５】
試験データ分類部２２では、この多面取り基板制御部２３からの指示に基づいて、不良となった配線板を除く他の配線板に関係する試験データを試験制御部５に送る。そして、当該配線板に対する試験を実行する。
図８には本実施例に係る試験方法の一例を表した処理フローが示される。
先ずステップ２０１では、多面取り基板上に作製された配線板の数Ｎ（本実施例では「３」）を設定する。次のステップ２０２では、各配線板に発生している不良数Ｅｎ（ｎ＝１〜Ｎ）を初期化する（Ｅｎ←０）。
【００３６】
次のステップ２０３では試験データを読み込み、さらに次のステップ２０４では、データの読み込みが終了した（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合には本フローは「エンド」となり、判定結果がＮの場合にはステップ２０５に進む。ステップ２０５では、所定の不良許容数オーバーの不良数をもつ配線板が有る（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ２０６に進み、判定結果がＮの場合にはステップ２０７に進んで当該配線板の試験を実行する。ステップ２０６では、読み込んだデータが不良許容数オーバーの不良数をもつ配線板の試験データである（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ２０３に戻って上記処理を繰り返し、判定結果がＮの場合にはステップ２０７に進み、試験を実行する。
【００３７】
次のステップ２０８では、試験実行の結果に基づいて各配線板に不良箇所が発生している（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ２０９に進み、判定結果がＮの場合にはステップ２０３に戻って上記処理を繰り返す。ステップ２０９では、各配線板の不良数Ｅｎ（ｎ＝１〜Ｎ）の値を更新する（Ｅｎ←Ｅｎ＋１）と共に、当該配線板に不良が発生している旨の出力指示を行う。次のステップ２１０では、不良数Ｅｎの値が所定の不良許容数より大きい（Ｙ）か否（Ｎ）かの判定を行い、判定結果がＹの場合にはステップ２１１に進み、判定結果がＮの場合にはステップ２０３に戻って上記処理を繰り返す。ステップ２１１では、不良許容数をオーバーした不良数をもつ配線板を特定する。この後、ステップ２０３に戻って上記処理を繰り返す。
【００３８】
このように、本発明の第２実施例に係る試験装置によれば、多面取り基板１上の各配線板に対する試験結果に基づき集計された不良結果に基づいて、不良配線板を除く他の配線板に関係する試験データを試験制御部へ送出するようにしているので、多面取り基板の試験を効率的に行うことが可能となる。これは、製品の歩留り向上に大いに寄与するものである。
【００３９】
また、前述した第１実施例と同様、従来のような分割試験を行うのではなく、基板上に試験装置のプローブ部分を接触させた状態で各配線板毎に選択的に試験を行うことができるので、効率的な試験が可能となり、試験時間の短縮にも大いに寄与する。
【００４０】
【発明の効果】
以上説明したように本発明によれば、読み込んだ試験データに対して例えば試験データの分類、作成等を行うことで、当該試験データを試験実行手段に供給するか又は供給を中断するかを制御するようにしているので、各配線板毎に１枚ずつ試験を行うことが可能となる。
【００４１】
また、いずれかの配線板に不良が多発した場合にはその不良配線板に関係する試験データの供給が中断されるので、試験を効率的に行うことができる。これは試験時間の短縮化に寄与し、ひいては製品の歩留り向上に大いに寄与する。
【図面の簡単な説明】
【図１】本発明に係る多面取り基板の配線試験装置のハードウエア構成を示すブロック図である。
【図２】本発明の第１実施例に係る配線試験装置の構成を示すブロック図である。
【図３】第１実施例に係る試験方法の一例を示すフローチャートである。
【図４】第１実施例の変形例に係る試験データ作成の説明図である。
【図５】第１実施例の一変形例に係る試験装置の構成を示すブロック図である。
【図６】第１実施例の他の変形例に係る試験装置の構成を示すブロック図である。
【図７】本発明の第２実施例に係る配線試験装置の構成を示すブロック図である。
【図８】第２実施例に係る試験方法の一例を示すフローチャートである。
【図９】多面取り基板の説明図である。
【図１０】従来形における多面取り基板の配線試験を説明するための図で、（ａ）は試験装置のブロック構成図、（ｂ）は試験方法の説明図である。
【符号の説明】
１…基板（多面取り基板）
２…中央処理装置（ＣＰＵ）
３…メモリ
４…ファイル装置
５…試験制御部
６…接続端子切り換え部
７…基板接続部（プローブ等）
８…抵抗測定部
２０，３０，４０…機能ブロック（ＣＰＵ２が行う処理機能を実現する要素）
２１…試験データ読み込み部
２２…試験データ分類部
２３…多面取り基板制御部
２４…試験結果出力部
２５…試験結果分類部
Ａ，Ａ’…基板に関係する包括的な試験データ
ａ１〜ａ３…基板上の各配線板に関係する試験データ
ｐ１〜ｐ３…基板上の配線板

Claims (5)

1. １枚の基板の中に複数の配線板が作製された形態をもつ多面取り基板の配線試験を行う装置であって、
   前記複数の配線板にそれぞれ関係する試験データに基づいて各配線板の試験を実行する試験実行手段と、
   前記各配線板に関係する試験データを含む包括的な試験データを読み込み、当該試験データの前記試験実行手段への供給又はその中断を制御する制御手段と、
   各配線板の形状を指示する情報及び各配線板の基板上における座標を指示する情報を含む前記複数の配線板にそれぞれ固有の基板情報が予め格納されているメモリ手段とを具備し、
   前記制御手段は、
   読み込んだデータが各配線板のうちいずれの配線板に関係する試験データであるかを分類し、該分類された試験データを前記試験実行手段に出力する試験データ分類手段と、
   前記基板情報及び前記試験実行手段により試験された配線板の試験結果に基づいて、前記試験データ分類手段の前記試験実行手段への試験データの出力を制御する出力制御手段とを具備し、
   前記試験実行手段は、供給された前記試験データに基づいて各配線板毎に１枚ずつ試験を実行することを特徴とする多面取り基板の配線試験装置。
2. 前記制御手段は、
   前記試験実行手段により試験された配線板の試験結果に基づいて、各配線板毎にそれぞれ不良結果を集計する試験結果分類部を備え、
   前記出力制御手段は、前記集計された不良結果に基づいて特定の配線板に不良が多発している場合には前記試験データ分類手段に対し当該不良配線板に関係する試験データを前記試験実行手段に供給しないよう制御することを特徴とする請求項１に記載の配線試験装置。
3. １枚の基板の中に複数の配線板が作製された形態をもつ多面取り基板の配線試験を行う装置であって、
   前記複数の配線板にそれぞれ関係する試験データに基づいて各配線板の試験を実行する試験実行手段と、
   前記各配線板に関係する試験データを含む包括的な試験データを読み込み、当該試験データの前記試験実行手段への供給又はその中断を制御する制御手段とを具備し、
   前記制御手段は、
   前記各配線板に関係する試験データを含む包括的な試験データを加工して各配線板毎にそれぞれ固有の試験データに分類した形で第２の包括的な試験データを作成する手段と、
   該第２の包括的な試験データを読み込んで前記試験実行手段に供給する試験データ読み込み手段と、
   前記試験実行手段により試験された配線板の試験結果に基づいて前記試験データ読み込み手段に対し試験データの読み込み処理を制御する読み込み制御手段とを具備し、
   前記制御手段は、前記試験結果に基づいて前記試験データの前記試験実行手段への供給又はその中断を制御し、
   前記試験実行手段は、供給された前記試験データに基づいて各配線板毎に１枚ずつ試験を実行することを特徴とする多面取り基板の配線試験装置。
4. 前記第２の包括的な試験データは、各配線板毎に分類された各試験データの先頭部に付加されたラベル情報と、前記第２の包括的な試験データの先頭から前記各ラベル情報までのデータ長を規定した管理情報とを含むことを特徴とする請求項３に記載の配線試験装置。
5. 前記読み込み制御手段は、前記試験実行手段により試験された配線板の試験結果と共に、製造過程で不良になった配線板に関する情報を含んだ状態で外部から供給される特定の情報を参照して、前記分類試験データ読み込み手段を制御することを特徴とする請求項３又は４に記載の配線試験装置。

Images