JP5012404B2 - 同期整流型dc−dcコンバータ - Google Patents
同期整流型dc−dcコンバータ Download PDFInfo
- Publication number
- JP5012404B2 JP5012404B2 JP2007273176A JP2007273176A JP5012404B2 JP 5012404 B2 JP5012404 B2 JP 5012404B2 JP 2007273176 A JP2007273176 A JP 2007273176A JP 2007273176 A JP2007273176 A JP 2007273176A JP 5012404 B2 JP5012404 B2 JP 5012404B2
- Authority
- JP
- Japan
- Prior art keywords
- side synchronous
- switch element
- rectifying
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Dc-Dc Converters (AREA)
Description
ここで、特許文献1に示されている同期整流型DC−DCコンバータの構成を図1を基に説明する。
このようにして、トランス5に励起される電圧で直接同期整流素子をオン/オフさせる。
該トランス(T1)の1次巻線(n1)に直列接続された主スイッチ素子(Q1)と、
前記トランス(T1)の2次巻線(n2)に対して直列接続されたチョークコイル(L1)と、
出力部に対して並列接続された平滑コンデンサ(C2)と、
前記トランス(T1)の2次巻線(n2)に対して直列接続され、前記主スイッチ素子(Q1)のオン・オフに同期してオン・オフする整流側同期整流素子(Q2)と、
前記出力部に対して並列接続され、前記主スイッチ素子(Q1)のオン・オフに同期して反転したタイミングでオン・オフすることで、前記チョークコイル(L1)の励磁エネルギーの放出経路を形成する転流側同期整流素子(Q3)と、
前記主スイッチ素子(Q1)のスイッチング制御を行うパルス信号発生回路(31)と、
前記パルス信号発生回路(31)が前記主スイッチ素子(Q1)に対して出力するオンタイミング信号を、絶縁状態で2次側へ伝達するためのタイミング信号伝達手段と、
を備えた同期整流型DC−DCコンバータにおいて、
前記転流側同期整流素子(Q3)のゲート電圧が一定時間以上継続して所定の閾値より大きいことを検出する時定数回路を備えるとともに、当該時定数回路が定める時間の経過後の前記転流側同期整流素子(Q3)のゲート−ソース間に蓄積された電荷の放電によって前記転流側同期整流素子(Q3)をターンオフさせるターンオフ回路と、
前記ターンオフ回路の動作に同期して、前記整流側同期整流素子(Q2)のゲートバイアス電圧を所定の閾値未満になるように制限するゲートバイアス電圧制限回路を設けたことを特徴とする。
図2は第1の実施形態に係る同期整流型DC−DCコンバータの回路図である。また図3はその各部の電圧波形図である。
先ず、定常動作では、+Vinと−Vinとの間に直流電力が入力され、入力フィルタのコンデンサC1で平滑される。主スイッチ素子Q1はパルス信号発生回路31のOUT端子から出力される方形波信号でスイッチングされ、前記直流電力を交流電力に変換する。前記交流電力は第1のトランスT1の1次巻線n1から2次巻線n2に伝送され、整流側同期整流素子Q2と転流側同期整流素子Q3で整流され、チョークコイルL1とコンデンサC2の出力フィルタで平滑されて、直流電力として+Voutと−Vout間から出力される。
図4は第2の実施形態に係る同期整流型DC−DCコンバータの回路図である。
図4において、この同期整流型DC−DCコンバータ102は、トランスT1の1次巻線n1に主スイッチ素子Q1を直列に接続し、この直列回路に入力端子(+Vin・−Vin)から入力される電圧を印加するように構成し、入力端子(+Vin・−Vin)の間にコンデンサC1を接続している。第1のトランスT1の2次巻線n2に、主スイッチ素子Q1のオン・オフに同期してオン・オフする整流側同期整流素子Q2、およびQ1のオン・オフに同期してオフ・オンする転流側同期整流素子Q3、チョークコイルL1および平滑コンデンサC2を含む同期整流回路を接続している。
ターンオフ回路SWの構成については図2に示した第1の実施形態の場合と同様である。
図5は第3の実施形態に係る同期整流型DC−DCコンバータの回路図である。
図5において、この同期整流型DC−DCコンバータ103は、トランスT1の1次巻線n1に主スイッチ素子Q1を直列に接続し、この直列回路に入力端子(+Vin・−Vin)から入力される電圧を印加するように構成し、入力端子(+Vin・−Vin)の間にコンデンサC1を接続している。第1のトランスT1の2次巻線n2に、主スイッチ素子Q1のオン・オフに同期してオン・オフする整流側同期整流素子Q2、およびQ1のオン・オフに同期してオフ・オンする転流側同期整流素子Q3、チョークコイルL1および平滑コンデンサC2を含む同期整流回路を接続している。
例えば時定数をCR積分回路で構成するのではなく、タイマ回路を用いて構成してもよい。
また、クランプ回路CCのスイッチ素子(Q6)をNチャネルMOSFETでなく、NPNのバイポーラトランジスタで形成してもよく、その場合は前記NPNトランジスタのC−E間に対して逆方向のダイオードを並列接続すればよい。整流側同期整流素子Q2、転流側同期整流素子Q3の駆動電力源を第1のトランスT1ではなく、チョークコイルL1から得てもよい。
101〜103−同期整流型DC−DCコンバータ
C2−平滑コンデンサ
CC−クランプ回路
D1−リセットダイオード
D3−逆流防止ダイオード
D4−第1のダイオード
D5−第3のダイオード
D6−第2のダイオード
L1−チョークコイル
n1−1次巻線
n2−2次巻線
n3−補助巻線
Q1−主スイッチ素子
Q2−整流側同期整流素子
Q3−転流側同期整流素子
Q4−第1のスイッチ素子
Q5−第3のスイッチ素子
Q6−第2のスイッチ素子
SW−ターンオフ回路
T1−第1のトランス
T2−第2トランス(パルストランス)
TC−時定数回路
ZD1…ツェナーダイオード
Claims (9)
- 少なくとも1次巻線および2次巻線を備えたトランスと、
該トランスの1次巻線に直列接続された主スイッチ素子と、
前記トランスの2次巻線に対して直列接続されたチョークコイルと、
出力部に対して並列接続された平滑コンデンサと、
前記トランスの2次巻線に対して直列接続され、前記主スイッチ素子のオン・オフに同期してオン・オフする整流側同期整流素子と、
前記出力部に対して並列接続され、前記主スイッチ素子のオン・オフに同期して反転したタイミングでオン・オフすることで、前記チョークコイルの励磁エネルギーの放出経路を形成する転流側同期整流素子と、
前記主スイッチ素子のスイッチング制御を行うパルス信号発生回路と、
前記パルス信号発生回路が前記主スイッチ素子に対して出力するオンタイミング信号を、絶縁状態で2次側へ伝達するためのタイミング信号伝達手段と、
を備えた同期整流型DC−DCコンバータにおいて、
前記転流側同期整流素子のゲート電圧が一定時間以上継続して所定の閾値より大きいことを検出する時定数回路を備えるとともに、当該時定数回路が定める時間の経過後の前記転流側同期整流素子のゲート−ソース間に蓄積された電荷の放電によって前記転流側同期整流素子をターンオフさせるターンオフ回路と、
前記ターンオフ回路の動作に同期して、前記整流側同期整流素子のゲートバイアス電圧を所定の閾値未満になるように制限するゲートバイアス電圧制限回路を設けたことを特徴とするDC−DCコンバータ。 - 前記ゲートバイアス電圧制限回路は、前記整流側同期整流素子のゲート端子にソース端子が接続され、前記2次巻線の一端にドレイン端子が接続された第2のスイッチ素子を少なくとも備え、前記ターンオフ回路に同期して、前記第2のスイッチ素子のゲート−ソース間の電荷が放電される構成である請求項1に記載のDC−DCコンバータ。
- 前記第2のスイッチ素子のゲート端子と、前記整流側同期整流素子のソース端子との間に、前記第2のスイッチ素子のゲート端子側がカソードとなるように定電圧ダイオードが接続され、該定電圧ダイオードのカソードには、定常動作時に前記転流側同期整流素子をターンオフさせる際の放電路が接続されている請求項2に記載のDC−DCコンバータ。
- 前記ゲートバイアス電圧制限回路は、前記トランスの2次巻線の一端と、前記整流側同期整流素子のゲート端子との間に接続された第1のコンデンサと、前記整流側同期整流素子のゲート端子と前記第1のコンデンサの接続点と、前記ターンオフ回路との間に接続された第3のダイオードと、前記第3のダイオードのカソードと、前記整流側同期整流素子のソース端子との間に接続された第2のコンデンサと、を少なくとも備えたことを特徴とする請求項1に記載のDC−DCコンバータ。
- 前記時定数回路は、前記転流側同期整流素子のゲート端子とソース端子との間に接続され、かつ前記転流側同期整流素子のゲート端子とソース端子との間の導通をオン・オフする第3のスイッチ素子の制御端子に前記時定数回路を接続した請求項1〜4のいずれかに記載のDC−DCコンバータ。
- 前記時定数回路は、少なくとも1つの抵抗および少なくとも1つのコンデンサからなるCR時定数回路であって、前記少なくとも1つの抵抗および少なくとも1つのコンデンサのいずれかの接続点が、前記第3のスイッチ素子の制御端子に接続されている請求項5に記載のDC−DCコンバータ。
- 前記CR時定数回路の前記抵抗と前記コンデンサとの接続点と、前記転流側同期整流素子のゲート端子との間に、逆流防止ダイオードが前記転流側同期整流素子のゲート端子側をカソードとして接続されている請求項6に記載のDC−DCコンバータ。
- 前記トランスは補助巻線を備え、該補助巻線の一端は前記転流側同期整流素子のゲート端子に接続され、他端は第1のスイッチ素子を介して前記転流側同期整流素子のソース端子に接続されていて、該第1のスイッチ素子の制御端子に前記タイミング信号伝達手段からの信号が印加されるように構成されている請求項1〜7のいずれかに記載のDC−DCコンバータ。
- 前記タイミング信号伝達手段は、前記パルス信号発生回路から出力されるパルス信号を2次側に伝達するパルストランスである請求項1〜8のいずれかに記載の同期整流型DC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007273176A JP5012404B2 (ja) | 2007-10-19 | 2007-10-19 | 同期整流型dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007273176A JP5012404B2 (ja) | 2007-10-19 | 2007-10-19 | 同期整流型dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009106012A JP2009106012A (ja) | 2009-05-14 |
JP5012404B2 true JP5012404B2 (ja) | 2012-08-29 |
Family
ID=40707179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007273176A Expired - Fee Related JP5012404B2 (ja) | 2007-10-19 | 2007-10-19 | 同期整流型dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5012404B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9831768B2 (en) | 2014-07-17 | 2017-11-28 | Crane Electronics, Inc. | Dynamic maneuvering configuration for multiple control modes in a unified servo system |
US9293999B1 (en) * | 2015-07-17 | 2016-03-22 | Crane Electronics, Inc. | Automatic enhanced self-driven synchronous rectification for power converters |
US9780635B1 (en) | 2016-06-10 | 2017-10-03 | Crane Electronics, Inc. | Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters |
US9742183B1 (en) | 2016-12-09 | 2017-08-22 | Crane Electronics, Inc. | Proactively operational over-voltage protection circuit |
US9735566B1 (en) | 2016-12-12 | 2017-08-15 | Crane Electronics, Inc. | Proactively operational over-voltage protection circuit |
US9979285B1 (en) | 2017-10-17 | 2018-05-22 | Crane Electronics, Inc. | Radiation tolerant, analog latch peak current mode control for power converters |
US10425080B1 (en) | 2018-11-06 | 2019-09-24 | Crane Electronics, Inc. | Magnetic peak current mode control for radiation tolerant active driven synchronous power converters |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4618881B2 (ja) * | 2000-12-26 | 2011-01-26 | 新電元工業株式会社 | 同期整流型フォワードコンバータ |
JP4088756B2 (ja) * | 2001-03-13 | 2008-05-21 | デンセイ・ラムダ株式会社 | スイッチング電源装置 |
JP4395697B2 (ja) * | 2002-04-08 | 2010-01-13 | 株式会社村田製作所 | フォワードコンバータ |
-
2007
- 2007-10-19 JP JP2007273176A patent/JP5012404B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009106012A (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10250152B2 (en) | Forced zero voltage switching flyback converter | |
US6469913B2 (en) | Switching power supply device having series capacitance | |
JP3475887B2 (ja) | スイッチング電源装置 | |
JP5170165B2 (ja) | 絶縁型スイッチング電源装置 | |
US8749996B2 (en) | Switching power supply apparatus | |
EP2421137A1 (en) | Switching power supply unit | |
US20060146584A1 (en) | DC converter | |
JP5012404B2 (ja) | 同期整流型dc−dcコンバータ | |
JP4088756B2 (ja) | スイッチング電源装置 | |
JP2006129548A (ja) | 電力変換装置 | |
WO2017187853A1 (ja) | Dc-dcコンバータ | |
TWI650927B (zh) | 用於主開關切換轉換的零電壓開關式返馳變換器 | |
US9490717B2 (en) | Switching power supply circuit | |
JP4830408B2 (ja) | 電力変換装置 | |
US9564819B2 (en) | Switching power supply circuit | |
US7729136B2 (en) | Isolated DC-DC converter | |
JP5076997B2 (ja) | 絶縁型dc−dcコンバータ | |
TWI653813B (zh) | 強迫式零電壓開關返馳變換器及其運行方法 | |
JP2003339157A (ja) | 自励式スイッチング電源装置 | |
KR100426605B1 (ko) | 직렬 커패시턴스를 갖는 스위칭 전원 장치 | |
KR20160055509A (ko) | 전원장치 및 그의 구동방법 | |
JP2012138984A (ja) | リンギングチョークコンバータ | |
JP2009022124A (ja) | スイッチング電源装置 | |
JP2004350403A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5012404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |