JP3565647B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3565647B2 JP3565647B2 JP04073896A JP4073896A JP3565647B2 JP 3565647 B2 JP3565647 B2 JP 3565647B2 JP 04073896 A JP04073896 A JP 04073896A JP 4073896 A JP4073896 A JP 4073896A JP 3565647 B2 JP3565647 B2 JP 3565647B2
- Authority
- JP
- Japan
- Prior art keywords
- redundancy
- redundant
- word line
- address
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
この発明は半導体記憶装置に関し、例えば、欠陥救済のための冗長切り換え回路を備えるスタティック型RAM(ランダムアクセスメモリ)ならびにその製品歩留りの向上に利用して特に有効な技術に関するものである。
【0002】
【従来の技術】
直交して配置されるワード線及び相補ビット線ならびにこれらのワード線及び相補ビット線の交点に格子状に配置されるスタティック型メモリセルとを含むメモリアレイをその基本構成要素とするスタティック型RAMがあり、このようなスタティック型RAMをRAMモジュールとして搭載するマイクロプロセッサ等のデジタル集積回路装置がある。スタティック型RAMは、所定数の冗長ワード線及び冗長ビット線を備え、障害が検出された不良ワード線又は不良ビット線を上記冗長ワード線又は冗長ビット線と選択的に置き換えることによっていわゆる欠陥救済を実現するための冗長切り換え回路を備えることが多い。
【0003】
【発明が解決しようとする課題】
本願発明者等は、この発明に先立って、スタティック型RAMを搭載するマイクロプロセッサを開発し、その改版に際して次のような問題点に直面した。すなわち、このスタティック型RAMは、図5に示されるように、m+1本のワード線W0〜Wmと1本の冗長ワード線WRとを含むメモリアレイMARYを備え、障害が検出されたワード線W0〜Wmは、対応する冗長選択信号RX0〜RXmがロウレベルとされ冗長ワード線駆動信号WRD及び冗長イネーブル信号XREがともにハイレベルとされることにより選択的に冗長ワード線WRと置き換えられる。このとき、置き換えの対象となるワード線W0〜Wmは、冗長選択信号RX0〜RXmがロウレベルであるため、ワード線駆動回路WD0〜WDmに関係なく非選択レベルつまりロウレベルのままとされるが、これらのワード線に結合されるn+1個のメモリセルMCには、回路の電源電圧及び接地電位が切断されることなく供給される。このため、置き換えの対象となるワード線W0〜Wmの障害がワード線と回路の電源電圧又は接地電位との間の短絡障害であった場合等に、短絡経路を介したリーク電流が流され続ける。このリーク電流は、例えば他の回路のリークテストの妨げとなり、場合によってはスタティック型RAMひいてはマイクロプロセッサの製品歩留りを低下させる原因となる。
【0004】
この発明の目的は、冗長ワード線又は冗長ビット線と置き換えられた不良ワード線又は不良ビット線のリーク電流を防止し、スタティック型RAMひいてはこれを搭載するマイクロプロセッサ等の製品歩留りを高めることにある。
【0005】
この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、マイクロプロセッサ等に搭載され冗長ワード線又は冗長ビット線による欠陥救済機能を有するスタティック型RAM等において、メモリアレイの各ワード線又はビット線に結合される所定数のメモリセルの電源電圧供給ノード又は接地電位供給ノードと電源電圧供給点又は接地電位供給点との間に、対応するワード線又はビット線が冗長ワード線又は冗長ビット線と置き換えられるとき選択的にオフ状態とされるスイッチ手段を設ける。
【0007】
上記した手段によれば、欠陥救済の対象となるワード線又はビット線と回路の電源電圧又は接地電位との間に短絡障害が発生している場合でも、これらのワード線又はビット線を介してリーク電流が流されるのを防止できる。この結果、これらのワード線及びビット線のリーク障害により他の回路のリークテストが影響を受けるのを防止できるとともに、スタティック型RAMひいてはこれを搭載するマイクロプロセッサ等の製品歩留りを高めることができる。
【0008】
【発明の実施の形態】
図1には、この発明が適用されたスタティック型RAMの一実施例のブロック図が示されている。また、図2には、図1のスタティック型RAMに含まれるメモリアレイMARYならびにその周辺部の一実施例の部分的な回路図が示されている。さらに、図3には、図1のスタティック型RAMに含まれる冗長切り換え回路XRの一実施例のブロック図が示され、図4には、その一実施例の動作条件図が示されている。これらの図をもとに、この実施例のスタティック型RAMの構成及び動作ならびに欠陥救済の概要とその特徴について説明する。なお、この実施例のスタティック型RAMは、特に制限されないが、所定のマイクロプロセッサにRAMモジュールとして搭載される。また、図1の各ブロックを構成する回路素子は、公知のMOSFET(金属酸化物半導体型電界効果トランジスタ。この明細書では、MOSFETをして絶縁ゲート型電界効果トランジスタの総称とする)集積回路の製造技術により、単結晶シリコンのような1個の半導体基板上に形成される。さらに、以下の回路図において、そのチャンネル(バックゲート)部に矢印が付されるMOSFETはPチャンネル型であって、矢印の付されないNチャンネルMOSFETと区別して示される。
【0009】
図1において、この実施例のスタティック型RAMは、そのレイアウト面積の大半を占めて配置されるメモリアレイMARYを基本構成要素とする。このメモリアレイMARYは、特に制限されないが、図2に示されるように、図の水平方向に平行して配置されるm+1本のワード線W0〜Wmならびに1本の冗長ワード線WRと、図の垂直方向に平行して配置されるn+1組の相補ビット線B0*〜Bn*(ここで、例えば非反転ビット線B0T及び反転ビット線B0Bを、合わせて相補ビット線B0*のように*を付して表す。また、それが有効とされるとき選択的にハイレベルとされるいわゆる非反転信号等については、その名称の末尾にTを付して表し、それが有効とされるとき選択的にロウレベルとされるいわゆる反転信号等については、その名称の末尾にBを付して表す。以下同様)とを含む。これらのワード線及び相補ビット線の交点には、(m+2)×(n+1)個のスタティック型メモリセルMCが格子状に配置される。
【0010】
メモリアレイMARYを構成するメモリセルMCのそれぞれは、特に制限されないが、図2に例示されるように、PチャンネルMOSFETP1及びNチャンネルMOSFETN1ならびにPチャンネルMOSFETP2及びNチャンネルMOSFETN2からなる一対のCMOS(相補型MOS)インバータが交差結合されてなるラッチを含む。メモリアレイMARYの同一列に配置されたm+2個のメモリセルMCのラッチの非反転及び反転入出力ノードは、Nチャンネル型の一対の制御MOSFETN5及びN6を介して対応する相補ビット線B0*〜Bn*の非反転又は反転信号線にそれぞれ共通結合される。
【0011】
一方、メモリアレイMARYの同一行に配置されたn+1個のメモリセルMCの制御MOSFETN5及びN6のゲートは、対応するワード線W0〜Wmあるいは冗長ワード線WRにそれぞれ共通結合される。また、これらのメモリセルMCの電源電圧供給ノードつまりMOSFETP1及びP2の共通結合されたソースは、対応する電源電圧供給線SVC0〜SVCmあるいはSVCRにそれぞれ共通結合され、その接地電位供給ノードつまりMOSFETN1及びN2の共通結合されたソースは、対応する接地電位供給線SVS0〜SVSmあるいはSVSRにそれぞれ共通結合される。電源電圧供給線SVC0〜SVCmならびにSVCRは、その左方において対応するPチャンネル型のスイッチMOSFET(スイッチ手段)P3又はP4を介して回路の電源電圧(電源電圧供給点)に結合され、接地電位供給線SVS0〜SVSmならびにSVSRは、対応するNチャンネル型のスイッチMOSFET(スイッチ手段)N5又はN6を介して回路の接地電位(接地電位供給点)に結合される。各接地電位供給線のスイッチMOSFETN5及びN6のゲートには、後述する冗長切り換え回路XRから対応する冗長選択信号RX0〜RXmあるいは冗長イネーブル信号XREがそれぞれ供給され、各電源電圧供給線のスイッチMOSFETP3及びP4のゲートには、そのインバータV1又はV2による反転信号がそれぞれ供給される。
【0012】
なお、冗長選択信号RX0〜RXmは、後述するように、通常すべてハイレベルとされ、対応するワード線に何らかの障害が検出されこれが冗長ワード線WRと置き換えられたとき選択的にロウレベルとされる。また、冗長イネーブル信号XREは、通常ロウレベルとされ、ワード線W0〜Wmのいずれかが冗長ワード線WRと置き換えられたとき選択的にハイレベルとされる。
【0013】
これにより、メモリアレイMARYのワード線W0〜Wmに結合されるメモリセルMCは、対応するワード線が冗長ワード線WRと置き換えられることなく使用され対応する冗長選択信号RX0〜RXmがハイレベルとされるとき、n+1個ずつそれぞれ選択的に動作可能な状態とされ、メモリアレイMARYの冗長ワード線WRに結合されるn+1個のメモリセルMCは、ワード線W0〜Wmのいずれかが冗長ワード線WRと置き換えられ冗長イネーブル信号XREがハイレベルとされるとき、選択的に動作可能な状態とされる。つまり、この実施例のスタティック型RAMでは、メモリアレイMARYのワード線W0〜Wmに結合されるそれぞれn+1個のメモリセルMCの電源電圧供給経路及び接地電位供給経路が、対応するワード線W0〜Wmに何らかの障害が検出されこれが冗長ワード線WRと置き換えられることで選択的に切断される訳であって、欠陥救済の対象となるワード線と回路の電源電圧又は接地電位との間で短絡障害が発生している場合でも、これらのワード線を介してリーク電流が流されるのを防止することができる。この結果、ワード線のリーク障害により他の回路のリークテストが影響を受けるのを防止できるとともに、スタティック型RAMひいてはこれを搭載するマイクロプロセッサの製品歩留りを高めることができるものとなる。
【0014】
メモリアレイMARYを構成するワード線W0〜Wmならびに冗長ワード線WRは、その左方において、ワード線駆動回路WDの対応する単位回路に結合される。ここで、ワード線駆動回路WDは、ワード線W0〜Wmならびに冗長ワード線WRに対応して設けられるm+2個の単位回路を備え、これらの単位回路のそれぞれは、その出力端子がインバータV3又はV4を介してメモリアレイMARYの対応するワード線W0〜Wmあるいは冗長ワード線WRに結合されるナンド(NAND)ゲートNA1又はNA2を含む。このうち、ワード線W0〜Wmに対応するナンドゲートNA1の一方の入力端子には、XアドレスデコーダXDから対応するワード線駆動信号WD0〜WDmが供給され、その他方の入力端子には、冗長切り換え回路XRから対応する冗長選択信号RX0〜RXmが供給される。また、冗長ワード線WRに対応するナンドゲートNA2の一方の入力端子には、冗長切り換え回路XRから冗長ワード線駆動信号WRDが供給され、その他方の入力端子には冗長イネーブル信号XREが供給される。
【0015】
なお、ワード線駆動回路WD0〜WDmは、後述するように、通常ロウレベルの非選択レベルとされ、Xアドレス信号つまりX内部アドレス信号X0〜Xiにより対応するワード線W0〜Wmが指定されたとき、所定のタイミングで選択的にハイレベルとされる。また、冗長ワード線駆動信号WRDは、通常ロウレベルの非選択レベルとされ、ワード線W0〜Wmのいずれかが冗長ワード線WRと置き換えられかつX内部アドレス信号X0〜Xiによりこの不良ワード線が指定されたたとき、所定のタイミングで選択的にハイレベルとされる。
【0016】
これらのことから、ワード線駆動回路WDのワード線W0〜Wmに対応して設けられる単位回路のそれぞれは、対応するワード線W0〜Wmが冗長ワード線WRと置き換えられることなく使用され冗長選択信号RX0〜RXmがハイレベルとされるとき、ワード線駆動回路WD0〜WDmのハイレベルを受けて対応するワード線W0〜Wmを選択的にハイレベルの選択レベルとする。また、ワード線駆動回路WDの冗長ワード線WRに対応して設けられる単位回路は、冗長ワード線WRがワード線W0〜Wmのいずれかと置き換えられ冗長イネーブル信号XREがハイレベルとされるとき、冗長ワード線駆動信号WRDのハイレベルを受けて冗長ワード線WRを選択的にハイレベルの選択レベルとする。このとき、置き換えの対象となったワード線W0〜Wmは、対応する冗長選択信号RX0〜RXmがロウレベルとされるため、非選択レベルのままとされる。
【0017】
XアドレスデコーダXD及び冗長切り換え回路XRには、XアドレスバッファXBからi+1ビットのX内部アドレス信号X0〜Xiが共通に供給され、タイミング発生回路TGから内部制御信号CEが共通に供給される。また、XアドレスバッファXBには、Xアドレス信号入力端子AX0〜AXiを介してXアドレス信号AX0〜AXiが供給される。なお、内部制御信号CEは、チップイネーブル信号CEBがロウレベルとされスタティック型RAMが選択状態とされるとき、所定のタイミングで選択的にハイレベルとされる。
【0018】
XアドレスバッファXBは、スタティック型RAMが選択状態とされるとき、Xアドレス信号入力端子AX0〜AXiを介して入力されるXアドレス信号AX0〜AXiを取り込み、保持するとともに、これらのXアドレス信号をもとにX内部アドレス信号X0〜Xiを形成し、XアドレスデコーダXD及び冗長切り換え回路XRに供給する。また、XアドレスデコーダXDは、内部制御信号CEのハイレベルを受けて選択的に動作状態とされ、XアドレスバッファXBから供給されるX内部アドレス信号X0〜Xiをデコードして、対応するワード線駆動回路WD0〜WDmを択一的に有効レベルつまりハイレベルとする。
【0019】
一方、冗長切り換え回路XRは、図3に示されるように、ヒューズFEを含む冗長イネーブル回路XRENと、i+1個のヒューズF0〜Fiを含む冗長アドレスメモリXRAMとを備える。このうち、冗長イネーブル回路XRENは、図4に示されるように、ヒューズFEが切断状態にないとき、その出力信号つまり冗長イネーブル信号XREを無効レベルつまりロウレベル(L)とし、ヒューズFEが切断されると、冗長イネーブル信号XREを有効レベルつまりハイレベル(H)とする。また、冗長アドレスメモリXRAMは、ヒューズF0〜Fiが切断されることにより、対応する出力信号つまり冗長アドレス信号XR0〜XRiをそれぞれ選択的に有効レベルつまりハイレベルとする。
【0020】
この実施例において、冗長イネーブル回路XRENに内蔵されるヒューズFEは、メモリアレイMARYを構成するワード線W0〜Wmのいずれかに何らかの障害が検出され、この不良ワード線が冗長ワード線WRと置き換えられたとき、選択的に切断状態とされる。また、冗長アドレスメモリXRAMのヒューズF0〜Fiは、冗長ワード線WRと置き換えられた不良ワード線のXアドレスに対応して、ビットごとに選択的に切断状態とされる。これにより、冗長イネーブル信号XREは、メモリアレイMARYの冗長ワード線WRが使用状態にあることを示すものとなり、冗長アドレスメモリXRAMは、欠陥救済の対象となる不良ワード線のXアドレスを保持するメモリとして機能する。
【0021】
冗長切り換え回路XRは、さらに、冗長アドレスメモリXRAMの出力信号つまり冗長アドレス信号XR0〜XRiを共通に受ける冗長アドレスデコーダRXAD及び冗長アドレス比較回路RXACを備える。このうち、冗長アドレスデコーダRXADには、さらに、冗長イネーブル回路XRENから冗長イネーブル信号XREが供給され、その出力信号は前記冗長選択信号RX0〜RXmとなる。また、冗長アドレス比較回路RXACには、XアドレスバッファXBからX内部アドレス信号X0〜Xiが供給されるとともに、冗長イネーブル回路XRENから冗長イネーブル信号XREが供給され、タイミング発生回路TGから内部制御信号CEが供給される。冗長アドレス比較回路RXACの出力信号は、冗長ワード線駆動信号WRDとしてワード線駆動回路WDに供給される。
【0022】
冗長切り換え回路XRの冗長アドレスデコーダRXADは、冗長イネーブル回路XRENから供給される冗長イネーブル信号XREのハイレベルを受けて選択的に動作状態とされ、冗長アドレスメモリXRAMから供給される冗長アドレス信号XR0〜XRiをデコードして、冗長選択信号RX0〜RXmの対応するビットを択一的に有効レベルつまりロウレベルとする。これにより、冗長選択信号RX0〜RXmは、図4に示されるように、冗長イネーブル回路XRENのヒューズFEが切断状態になく冗長イネーブル信号XREがロウレベルとされるときには、冗長アドレスメモリXRAMのヒューズF0〜Fiつまりは冗長アドレス信号XR0〜XRiに関係なくすべて無効レベルつまりハイレベルとされ、冗長イネーブル信号XREがハイレベルとされると、これらのヒューズF0〜Fiの切断状態の組み合わせに応じて択一的にロウレベルとされる。
【0023】
一方、冗長切り換え回路XRの冗長アドレス比較回路RXACは、冗長イネーブル信号XRE及び内部制御信号CEがともにハイレベルとされることで選択的に動作状態とされ、冗長アドレスメモリXRAMから供給される冗長アドレス信号XR0〜XRiとアクセスに際してアクセス装置から入力されるアドレスつまりX内部アドレス信号X0〜Xiとをビットごとに比較照合し、両者が全ビット一致したとき、その出力信号つまり冗長ワード線駆動信号WRDを所定のタイミングで選択的にハイレベルとする。この冗長ワード線駆動信号WRDは、前述のように、ワード線駆動回路WDに供給され、そのハイレベルを受けてメモリアレイMARYの冗長ワード線WRが選択的に選択レベルとされる。
【0024】
次に、メモリアレイMARYを構成する相補ビット線B0*〜Bn*は、その下方において、YスイッチYSの対応するPチャンネル型のスイッチMOSFETP5及びP6に結合される。これらのスイッチMOSFETの他方は、順次8個おきに相補共通データ線CD0*〜CD7*の非反転又は反転信号線に共通結合される。また、そのゲートは、順次8組ずつ共通結合され、YアドレスデコーダYDから対応するビット線選択信号YS0〜YSpが供給される。なお、ビット線選択信号のビット数p+1が、相補ビット線の組数n+1に対して、
p+1=(n+1)/8
なる関係にあることは言うまでもない。
【0025】
YアドレスデコーダYDには、YアドレスバッファYBからj+1ビットのY内部アドレス信号Y0〜Yjが供給され、タイミング発生回路TGから内部制御信号CEが供給される。また、YアドレスバッファYBには、Yアドレス入力端子AY0〜AYjを介してYアドレス信号AY0〜AYjが供給される。
【0026】
YアドレスバッファYBは、スタティック型RAMが選択状態とされるとき、Yアドレス入力端子AY0〜AYjを介して入力されるYアドレス信号AY0〜AYjを取り込み、保持するとともに、これらのYアドレス信号をもとにY内部アドレス信号Y0〜Yjを形成し、YアドレスデコーダYDに供給する。また、YアドレスデコーダYDは、内部制御信号CEのハイレベルを受けて選択的に動作状態とされ、Y内部アドレス信号Y0〜Yjをデコードして、ビット線選択信号YS0〜YSpの対応するビットを択一的にハイレベルとする。このとき、YスイッチYSのスイッチMOSFETP5及びP6は、対応するビット線選択信号YS0〜YSpのハイレベルを受けて8対ずつ選択的にオン状態となり、メモリアレイMARYの対応する8組の相補ビット線B0*〜Bn*と相補共通データ線CD0*〜CD7*との間を選択的に接続状態とする。
【0027】
相補共通データ線CD0*〜CD7*は、その他方においてデータ入出力回路IOの対応する単位回路に結合される。ここで、データ入出力回路IOは、相補共通データ線CD0*〜CD7*に対応して設けられる8個の単位回路を備え、これらの単位回路のそれぞれは、データ入力バッファ,ライトアンプ,センスアンプならびにデータ出力バッファを含む。このうち、各単位回路のデータ入力バッファの入力端子は、対応するデータ入出力端子IO0〜IO7に結合され、その出力端子は対応するライトアンプの入力端子に結合される。また、データ出力バッファの入力端子は、対応するセンスアンプの出力端子に結合され、その出力端子は対応するデータ入出力端子IO0〜IO7に結合される。各単位回路のライトアンプの出力端子及びセンスアンプの入力端子は、対応する相補共通データ線CD0*〜CD7*にそれぞれ共通結合される。また、各単位回路のライトアンプには、タイミング発生回路TGから内部制御信号WEが共通に供給され、データ出力バッファには、内部制御信号OEが共通に供給される。
【0028】
データ入出力回路IOの各単位回路のデータ入力バッファは、スタティック型RAMが書き込みモードで選択状態とされるとき、データ入出力端子IO0〜IO7を介して入力される8ビットの書き込みデータを取り込み、対応するライトアンプに伝達する。このとき、各単位回路のライトアンプは、内部制御信号WEのハイレベルを受けて選択的に動作状態とされ、対応するデータ入力バッファから伝達される書き込みデータをもとに所定の相補書き込み信号を形成し、相補共通データ線CD0*〜CD7*からYスイッチYSを介してメモリアレイMARYの選択された8個のメモリセルMCに書き込む。
【0029】
一方、データ入出力回路IOの各単位回路のセンスアンプは、スタティック型RAMが読み出しモードで選択状態とされるとき、メモリアレイMARYの選択された8個のメモリセルMCからYスイッチYSならびに相補共通データ線CD0*〜CD7*を介して出力される読み出し信号を増幅し、対応するデータ出力バッファに伝達する。このとき、各単位回路のデータ出力バッファは、内部制御信号OEのハイレベルを受けて選択的に動作状態とされ、これらの読み出し信号をデータ入出力端子IO0〜IO7から外部装置に出力する。
【0030】
以上の実施例から得られる作用効果は、下記の通りである。すなわち、
(1)マイクロプロセッサ等に搭載され冗長ワード線による欠陥救済機能を有するスタティック型RAM等において、メモリアレイの各ワード線に結合される所定数のメモリセルの電源電圧供給ノード又は接地電位供給ノードと電源電圧供給点又は接地電位供給点との間に、対応するワード線に何らかの障害が検出されこれが冗長ワード線と置き換えられるとき選択的にオフ状態とされるスイッチ手段を設けることで、欠陥救済の対象となるワード線と回路の電源電圧又は接地電位との間に短絡障害が発生している場合でも、これらのワード線を介してリーク電流が流されるのを防止することができるという効果が得られる。
(2)上記(1)項により、これらのワード線のリーク障害により他の回路のリークテストが影響を受けるのを防止できるという効果が得られる。
(3)上記(1)項により、スタティック型RAMひいてはマイクロプロセッサ等の製品歩留りを高めることができるという効果が得られる。
【0031】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図1において、スタティック型RAMは、複数の冗長ワード線を含むことができるし、これらの冗長ワード線に対応して複数の冗長切り換え回路を備えることができる。また、冗長ワード線に加えて任意数の冗長ビット線を含むこともできるし、これらの冗長ビット線に対応して同様な冗長切り換え回路を備えることができる。メモリアレイMARYは、その周辺部を含めて複数のメモリマットに分割できる。さらに、スタティック型RAMは、×16ビット又は×32ビット等、任意のビット構成を採りうるし、そのブロック構成も種々の実施形態を採りうる。
【0032】
図2において、冗長ワード線の切り換えが複数のワード線を単位として行われる場合、MOSFETP3及びN5は、切り換え単位となる複数のワード線ごとに設ければよい。また、冗長ワード線WRに対応して設けられるMOSFETP4及びN6ならびにインバータV4は、これを省略することができる。メモリアレイMARYを構成するメモリセルMCは、例えばいわゆる高抵抗型メモリセルに置き換えてもよいし、例えばデュアルポート型メモリセルであってもよい。ワード線駆動回路WDの回路構成はこの実施例による制約を受けないし、各回路を構成するMOSFETの導電型及び電源電圧の極性等も任意に設定できる。図3において、冗長切り換え回路XRは、任意のブロック構成を採りうる。また、冗長アドレスメモリXRAMには、ヒューズ以外の記憶手段を使用できるし、各冗長選択信号及び内部制御信号の有効レベルも任意に選択できる。
【0033】
以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるスタティック型RAMならびにこれを含むマイクロプロセッサに適用した場合について説明したが、それに限定されるものではなく、例えば、ダイナミック型RAM等の各種メモリ集積回路やこれらのメモリ集積回路を内蔵する各種デジタル集積回路装置にも適用できる。この発明は、少なくとも欠陥救済のための冗長ワード線又は冗長ビット線を備える半導体記憶装置ならびにこのような半導体記憶装置を含む装置又はシステムに広く適用できる。
【0034】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、マイクロプロセッサ等に搭載され冗長ワード線又は冗長ビット線による欠陥救済機能を有するスタティック型RAM等において、メモリアレイの各ワード線又はビット線に結合される所定数のメモリセルの電源電圧供給ノード又は接地電位供給ノードと電源電圧供給点又は接地電位供給点との間に、対応するワード線又はビット線が冗長ワード線又は冗長ビット線と置き換えられるとき選択的にオフ状態とされるスイッチ手段を設けることで、欠陥救済の対象となるワード線又はビット線と回路の電源電圧又は接地電位との間に短絡障害が発生している場合でも、これらのワード線又はビット線を介してリーク電流が流されるのを防止することができる。この結果、これらのワード線及びビット線のリーク障害により他の回路のリークテストが影響を受けるのを防止できるとともに、スタティック型RAMひいてはこれを搭載するマイクロプロセッサ等の製品歩留りを高めることができる。
【図面の簡単な説明】
【図1】この発明が適用されたスタティック型RAMの一実施例を示すブロック図である。
【図2】図1のスタティック型RAMに含まれるメモリアレイ及び周辺部の一実施例を示す部分的な回路図である。
【図3】図1のスタティック型RAMに含まれるX系冗長切り換え回路の一実施例を示すブロック図である。
【図4】図3のX系冗長切り換え回路の一実施例を示す動作条件図である。
【図5】この発明に先立って本願発明者等が開発したスタティック型RAMに含まれるメモリアレイ及び周辺部の一例を示す部分的な回路図である。
【符号の説明】
MARY……メモリアレイ、WD……ワード線駆動回路、WD0〜WDm……ワード線駆動信号、XD……Xアドレスデコーダ、RX0〜RXm……冗長選択信号、WRD……冗長ワード線駆動信号、XRE……冗長イネーブル信号、XR……冗長切り換え回路、X0〜Xi……X内部アドレス信号、XB……Xアドレスバッファ、AX0〜AXi……Xアドレス入力端子、YS……Yスイッチ、YS0〜YSp……ビット線選択信号、YD……Yアドレスデコーダ、Y0〜Yj……Y内部アドレス信号、YB……Yアドレスバッファ、AY0〜AYj……Yアドレス入力端子、CD0*〜CD7*……相補共通データ線、IO……データ入出力回路、IO0〜IO7……データ入出力端子、CE,WE,OE……内部制御信号、TG……タイミング発生回路、CEB……チップイネーブル信号、WEB……ライトイネーブル信号、OEB……出力イネーブル信号。
MC……メモリセル、W0〜Wm……ワード線、WR……冗長ワード線、B0*〜Bn*……相補ビット線、SVC0〜SVCm,SVCR……電源電圧供給線、SVS0〜SVSm,SVSR……接地電位供給線、P1〜P6……PチャンネルMOSFET、N1〜N6……NチャンネルMOSFET、NA1〜NA2……ナンド(NAND)ゲート、V1〜V4……インバータ。
XREN……冗長イネーブル回路、XRAM……冗長アドレスメモリ、F0〜Fi,FE……ヒューズ、XR0〜XRi……冗長アドレス信号、RXAC……冗長アドレス比較回路、RXAD……冗長アドレスデコーダ。
Claims (2)
- 冗長ワード線又は冗長ビット線を含むメモリアレイと、
上記メモリアレイの障害が検出された不良ワード線又は不良ビット線と上記冗長ワード線又は冗長ビット線とを選択的に置き換える冗長切り換え回路と、
上記冗長ワード線又は冗長ビット線と置き換えられた不良ワード線又は不良ビット線に結合されるメモリセルの電源電圧供給経路又は接地電位供給経路を選択的に切断するスイッチMOSFETとを具備し、
上記冗長切り換え回路は、
上記冗長ワード線又は冗長ビット線が不良ワード線又は不良ビット線と置き換えられたとき冗長イネーブル信号を選択的に有効レベルとする冗長イネーブル回路と、
上記冗長ワード線又は冗長ビット線と置き換えられた不良ワード線又は不良ビット線のアドレスを冗長アドレスとして保持する冗長アドレスメモリと、
上記冗長イネーブル信号の有効レベルを受けて選択的に動作状態とされ上記冗長アドレスメモリから出力される冗長アドレスをデコードして対応する冗長選択信号を択一的に有効レベルとする冗長アドレスデコーダと、
上記冗長イネーブル信号の有効レベルを受けて選択的に動作状態とされアクセスに際して供給されるアドレスと上記冗長アドレスメモリから出力される冗長アドレスとを比較照合して上記冗長ワード線又は冗長ビット線を選択的に選択状態とする冗長アドレス比較回路とを含み、
上記スイッチMOSFETは、上記冗長選択信号に基づいてスイッチ制御されることを特徴とする半導体記憶装置。 - 請求項1において、
上記メモリセルは、スタティック型RAMで構成されていることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04073896A JP3565647B2 (ja) | 1996-02-02 | 1996-02-02 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04073896A JP3565647B2 (ja) | 1996-02-02 | 1996-02-02 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09213896A JPH09213896A (ja) | 1997-08-15 |
JP3565647B2 true JP3565647B2 (ja) | 2004-09-15 |
Family
ID=12588983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04073896A Expired - Fee Related JP3565647B2 (ja) | 1996-02-02 | 1996-02-02 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3565647B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081465A (en) * | 1998-04-30 | 2000-06-27 | Hewlett-Packard Company | Static RAM circuit for defect analysis |
-
1996
- 1996-02-02 JP JP04073896A patent/JP3565647B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09213896A (ja) | 1997-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4877894B2 (ja) | 半導体装置 | |
US4829480A (en) | Column redundancy circuit for CMOS dynamic random access memory | |
JP2632076B2 (ja) | 半導体記憶装置 | |
JPS63220500A (ja) | 半導体記憶装置の冗長回路 | |
JP4782937B2 (ja) | 半導体記憶装置 | |
JPH08138399A (ja) | 半導体装置 | |
US6269033B1 (en) | Semiconductor memory device having redundancy unit for data line compensation | |
JPH0935495A (ja) | 半導体記憶装置 | |
JP3565647B2 (ja) | 半導体記憶装置 | |
KR100247920B1 (ko) | 반도체메모리장치의로우리던던시구조및불량셀구제방법 | |
US5867433A (en) | Semiconductor memory with a novel column decoder for selecting a redundant array | |
JP4293380B2 (ja) | 半導体装置 | |
JP2002184194A (ja) | 半導体メモリ装置の欠陥アドレス貯蔵回路 | |
JPH1145600A (ja) | 複合データテスト回路が簡素化された半導体メモリ装置 | |
US6954399B2 (en) | Column repair circuit | |
KR100761399B1 (ko) | 리던던시 회로 | |
US5636167A (en) | Redundancy row/column pretest circuits | |
JPH06163704A (ja) | 半導体装置 | |
JP4484124B2 (ja) | 半導体装置 | |
KR19990056803A (ko) | 로우/컬럼 선택 회로 | |
KR100546281B1 (ko) | 하나의 칼럼 어드레스에 의해 선택되는 복수개의 칼럼선택라인을 구비한 메모리장치 | |
JPH07244997A (ja) | 半導体記憶装置 | |
KR0172385B1 (ko) | 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법 | |
KR970004076B1 (ko) | 반도체 메모리 소자의 컬럼리던던시 장치 | |
JP3942269B2 (ja) | ダイナミック型ram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |