KR0172385B1 - 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야

본 발명은 반도체 메모리 장치의 블록 리던던시 장치 및 방법에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

본 발명의 목적은 노멀 동작시는 8개의 블록을 동시에 리페어 제어신호 REP로 제어하여 노멀 워드라인의 리페어 여부를 판별하고, 과도한 액티브시에는 최상위 로우어드레스 RAmax, RAmaxB의 코딩(coding)이 들어가는 4개의 블록씩 독립적인 리페어 제어신호 REP로서 제어하는 블록 리던던시 장치 및 방법을 제공함에 있다.

3. 발명의 해결방법의 요지

본 발명은 반도체 메모리 장치의 블록 리던던시 장치에 있어서, 상기 노멀 블록들과 연결되어 오버 액티브시 리페어 제어신호를 입력으로 하여 해당 블록의 리페어를 제어하기 위한 중간 제어회로들과, 퓨우즈 박스와, 상기 퓨우즈 박스에 연결되어 오버 액티브시 상기 퓨우즈 박스가 어느 로우어드레스로 리페어되었는지를 판별하기 위해 돈-케어 처리된 로우어드레스를 저장하기 위한 오버 액티브 최상위 로우어드레스 퓨우즈 회로와, 상기 퓨우즈 박스로부터의 프리디코딩된 신호들을 각각 입력으로 하여 논리조합하여 상기 리페어 제어신호를 출력하는 리페어 제어신호 발생회로를 구비한다.

4. 발명의 중요한 용도

반도체 메모리에 적합하게 사용된다.

Description

오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블록 리던던시 장치 및 방법

제1도는 종래 기술에 따른 블록 리던던시 장치를 나타내는 블록도.

제2도는 종래 기술에 따른 퓨우즈 박스의 상세회로도.

제3도는 종래 기술에 따른 중간 제어회로의 리페어 제어신호 발생회로의 블록도.

제4도는 본 발명에 따른 블록 리던던시 장치를 나타내는 블록도.

제5도는 본 발명에 따른 퓨우즈 박스의 상세회로도.

제6도는 제5도의 오버 액티브 최상위 로우어드레스 퓨우즈 회로의 상세회로도.

제7도는 본 발명에 따른 중간 제어회로의 리페어 제어신호 발생회로의 블록도.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 블록 리던던시때 소정단위의 블록마다 중간 제어회로를 첨가하며 리페어 제어신호를 소정단위의 블록당 발생시켜 효율적인 리던던시를 행하는 블록 리던던시 장치에 관한 것이다. 8개 블록(Block)당 1개의 리던던시(redundancy) 블록이 있고, 리던던트(redundant) 블록의 스페어 워드라인(spare word line)은 8개 블록의 노멀 워드라인(normal word line)을 리페어(repair)할 수 있고, 로우 액티브(row active)동작시 8개 블록당 한 개의 노멀 워드라인이 인에이블(enable)되고, 상기 노멀 워드라인이 리페어된 경우 노멀 워드라인은 디세이블(disable)되고 리던던트 블록의 스페어 워드라인이 인에이블되는 블록 리던던트 방식을 적용하는 반도체 메모리 장치에서, 반도체 메모리 장치의 신뢰도를 높이기 위해 고온 상태에서 워드라인들을 액티브시켜 스트레스(stress)를 가해 주는데, 스트레스 시간을 줄이기 위해 노멀 동작의 2배 이상의 오버 액티브(Over Active)시키는 경우, 8개의 블록을 구분하는 최상위 로우어드레스 비트 RAmax를 돈-케어(Don't care)시켜서 4개의 블록당 한 워드라인씩 인에이블시키면 노멀 동작의 2배의 오버 액티브가 되어 한 칩(chip)당 스트레스를 가하는 시간을 반으로 줄일 수 있다. 하지만, 최상위 로우어드레스를 돈-케어시키는 경우 퓨우즈 박스(Fuse Box)의 출력 REP가 8개의 블록들을 모두 제어하기 때문에 다음과 같은 문제점이 생긴다. 제1도는 종래 기술에 따른 블록 리던던시 장치를 나타내는 블록도이다. 제1도를 참조하면, 8개의 블록으로 구성된 경우를 나타낸 것으로서, 워드라인 10이 스페어 워드라인 30으로 리페어된 경우 노멀 워드라인 10에 해당하는 로우어드레스가 들어오면 리페어된 노멀 워드라인 10은 디세이블 상태에 있고 리던던트 블록의 스페어 워드라인 30이 인에이블된다. 이때 퓨우즈 박스 100의 출력 REP에 의해 최상위 로우어드레스를 제외한 로우어드레스가 같은 노멀 워드라인 20도 디세이블되어 노멀 워드라인 20은 한번도 인에이블 되지 않아서 스트레스를 받지 않기 때문에 올바른 리던던시를 실행할 수 없게 되는 문제점이 있다.

제2도는 종래 기술에 따른 퓨우즈 박스의 상세회로도이다. 제2도를 참조하면, 외부전원전압 VDD 단자와 소오스가 접속되고 드레인이 노드 28에 접속되며 게이트 입력으로 프리차아지 신호를 입력하는 피모오스 트랜지스터 3과, 외부전원전압 VDD 단자와 소오스가 접속되고 드레인이 노드 28에 접속되며 게이트 입력으로 인버터 25의 출력이 입력되는 피모오스 트랜지스터 5와, 상기 피모오스 트랜지스터들 3, 5의 공통드레인에 접속된 노드 28에 순차적으로 접속된 소정갯수의 퓨우즈들과, 상기 퓨우즈의 일측에 드레인이 각각 접속되며 소오스가 각각 접지전압 VSS 단자에 접속되며 게이트 입력단에 로우어드레스 RAmaxB, RAmax,...,RAmin을 각각 입력으로 하는 엔모오스 트랜지스터 7, 9, 11, 13, 15, 17,...,21, 23과, 상기 노드 28에 입력단이 접속되어 직렬연결된 인버터 27, 29로 구성되어 프리디코딩된 신호(i=1~n)를 출력한다.

제3도는 종래 기술에 따른 중간 제어회로의 리페어 제어신호 발생회로의 블록도이다. 제3도를 참조하면, 구성은 최상위 로우어드레스 RAmax로 부터 최하위 로우어드레스 RAmin 중 하나를 일입력으로 하고 최상위 로우어드레스 RAmax의 상보 어드레스 RAmaxB로부터 최하위 로우어드레스 RAmin의 상보 어드레스 RAminB 중 하나를 다른 입력으로 하며 프리차아지 신호를 또다른 입력으로 하여 프리디코딩된 신호 들을 출력하는 제1퓨우즈 박스 101, 제2퓨우즈 박스 102,..., 제n퓨유즈 박스 300과, 상기 n개의 퓨우즈 박스를 통해 출력된 상기 프리디코딩된 신호(i=1~n)를 각각 입력으로 하여 반전논리곱하므로서 각각 입력으로 하여 반전논리곱하므로서 각각 리페어 제어신호 REP를 출력하는 낸드게이트 301로 이루어져 있다.

따라서, 본 발명의 목적은 노멀 동작시는 8개의 블록을 동시에 리페어 제어신호 REP로 제어하여 노멀 워드라인의 리페어 여부를 판별하고, 과도한 액티브시에는 최상위 로우어드레스 RAmax, RAmaxB의 코딩(coding)이 들어가는 4대의 블록씩 독립적인 리페어 제어신호 REP로서 제어하는 블록 리던던시 장치 및 방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 다수개의 메모리 쎌이 매트릭스 형태로 연결되어 구성된 메모리 쎌 어레이와, 상기 메모리 쎌 어레이들로 구성되어 노멀 워드라인을 포함하여 배열된 복수개의 노멀 블록들과, 상기 노멀 블록 측면에 위치하여 스페어 워드라인을 가지고 결함 블록을 리페어하기 위한 리던던트 블록을 구비하는 반도체 메모리 장치의 블록 리던던시 장치에 있어서, 상기 노멀 블록들과 연결되어 오버 액티브시 리페어 제어신호를 입력으로 하여 해당 블록의 리페어를 제어하기 위한 중간 제어회로들과, 상기 중간 제어회로들과 연결되며 로우어드레스를 입력으로 하여 상기 로우어드레스 중 리던던트하고자 하는 블록의 해당 로우어드레스를 판별하여 프리디코딩된 신호를 상기 중간 제어회로들로 공급하는 퓨우즈 박스와, 상기 퓨우즈 박스에 연결되어 오버 액티브시 상기 퓨우즈 박스가 어느 로우어드레스로 리페어되었는지를 판별하기 위해 돈-케어 처리된 로우어드레스를 저장하기 위한 오버 액티브 최상위 로우어드레스 퓨우즈 회로와, 상기 퓨우즈 박스로부터의 프리디코딩된 신호들을 각각 입력으로 하여 논리조합하여 상기 리페어 제어신호를 출력하는 리페어 제어신호 발생회로를 가지는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제4도는 본 발명에 따른 블록 리던던시 장치를 나타내는 블록도이다. 제4도를 참조하면, 8개의 블록 BLK1~BLK8 및 스페어 블록과, 제1중간 제어회로 및 제2중간 제어회로로 구성되어 있다. 8개의 블록들에 블록 리던던시를 사용할 경우, 노멀 동작시에는 8개의 블록당 한 개의 워드라인이 인에이블되고 과도한 액티브시는 4개의 블록당 한 개의 워드라인씩 인에이블시키는데 최상위 로우어드레스 RAmax, RAmaxB를 돈-케어시키면 된다. 도시되지 않은 로우 디코더(Row Decoder)로 부터 오버 액티브 정보를 주어서 상기 최상위 로우어드레스 RAmax, RAmaxB를 논리 로우(Low)로 만들어서 퓨우즈 박스 100에서 상기 RAmax, RAmaxB를 받지 않게 하고, 상기 제1 및 제2중간 제어회로에 들어가는 상기 RAmax, RAmaxB는 모두 인에이블 되게하여 노멀 동작의 2배의 액티브를 시킨다. 상기 퓨우즈 박스 100에서는 상기 RAmax, RAmaxB가 돈-케어 처리되면 상기 RAmax 또는 RAmaxB로 해당 퓨우즈가 컷팅(cutting)되었는지 알 수 없기 때문에, 이를 알기 위해 더미(Dummy) 퓨우즈 박스(후술될 제6도)를 추가한다. 상기 RAmax 또는 RAmaxB로 리페어 되었는지를 알 수 있도록 상기 퓨우즈 박스 100의 출력과 신호 POA(번-인 오버 액티브시 인에이블되는 신호)와 오버 액티브 최상위 로우어드레스 RAmax 퓨우즈 출력을 상요하여 리페어할 노멀 워드라인이 상기 RAmaxB의 제어를 받는 4개의 블록에 속하는지 또는 상기 RAmax의 제어를 받는 4개의 블록에 속하는지를 알 수 있다. 따라서, 오버 액티브시 독립적으로 4개의 블록씩 제어하여 리페어된 4개의 블록의 노멀 워드라인만 디세이블시키는 것이 가능하기 때문에 상기 오버 액티브시 항상 2배의 워드라인이 인에이블된다. 오버 액티브시 상기 RAmax의 4개 블록과 상기 RAmaxB의 4개의 블록을 따로 제어하기 위해 퓨우즈 컷팅시 상기 RAmax로 리페어하는 경우 최상위 로우어드레스 RAmax 퓨우즈를 자르고, 한편 상기 RAmaxB로 리페어하는 경우는 최상위 로우어드레스 RAmax 퓨우즈를 자르지 않는다.

제5도는 본 발명에 따른 퓨우즈 박스의 상세회로도이다. 제5도를 참조하면, 구성은 최상위 로우어드레스 RAmax, RAmaxB로 부터 최하위 로우어드레스 RAmin, RAminB에 이르는 로우어드레스들을 각각 게이트 입력으로 하며 각 드레인(Drain)이 각각의 퓨우즈에 접속되는 엔모오스 트랜지스터 7, 9, 11, 13, 15, 17,...,21, 23과, 프리차아지 신호를 게이트 입력으로 하고 외부전원전압 VDD 단자와 소오스(Source)가 접속되며 드레인(Drain)이 노드(Node) N1에 접속되는 피모오스 트랜지스터 3과, 상기 피모오스 트랜지스터 3과 소오스는 소오스와 드레인은 드레인과 접속되며 상기 노드 N1으로부터 인버터 25를 통한 입력이 게이트 입력으로 되는 피모오스 트랜지스터 5와, 오버 액티브 최상위 로우어드레스 퓨우즈 회로 1000과, 상기 오버 액티브 최상위 로우어드레스 퓨우즈 회로 1000에서의 출력이 노드 50을 지나서 입력단에 입력되는 인버터 45와, 상기 오버 액티브 최상위 로우어드레스 퓨우즈 회로 1000이 입력단에 접속되며 그 출력신호와 오버 액티브 인에이블 신호 POA를 두 개의 입력으로 하는 낸드게이트(NAND Gate) 41과, 노드 52를 지난 상기 낸드게이트 41의 출력을 일입력으로 하고 상기 노드 N1의 출력을 다른 입력으로 하여 반전논리곱하는 낸드게이트 47과, 상기 낸드게이트 47의 출력단에 입력단이 접속되는 인버터 49와, 상기 인버터 45의 출력단에 입력단이 접속되며 상기 오버 액티브 인에이블 신호 POA를 일입력으로 하여 반전논리곱하는 낸드게이트 43과, 노드 53을 지난 상기 낸드게이트 43의 출력을 일입력으로 하고 상기 노드 N1의 출력을 다른 입력으로 하여 반전논리곱하는 낸드게이트 61과, 상기 낸드게이트 61 출력단에 입력단이 접속되는 인버터 63으로 구성되어 있다.

제6도는 제5도의 오버 액티브 최상위 로우어드레스 퓨우즈 회로의 상세회로도이다. 구성은 리셋신호인 신호 RESET을 입력으로 게이트 입력으로 하고 외부전원전압 VDD 단자에 소오스가 접속되며 오버 액티브 최상위 로우어드레스 퓨우즈 81에 드레인이 접속된 피모오스 트랜지스터 71과, 상기 신호 RESET을 게이트 입력으로 하며 상기 피모오스 트랜지스터 71의 드레인과 연결된 상기 오버 액티브 최상위 로우어드레스 퓨우즈 81에 드레인이 접속되며 접지전압 VSS 단자에 소오스가 접속되는 엔모오스 트랜지스터 73과, 상기 피모오스 트랜지스터 71의 드레인 및 엔모오스 트랜지스터 73의 드레인이 접속된 노드 49에 드레인이 접속되고 게이트 입력단에 노드 50이 접속된 엔모오스 트랜지스터 75로 구성된다. 제6도 및 제5도를 참조하여 동작을 설명하면, 상기 오버 액티브 인에이블 신호 POA가 논리 하이(High)가 되며 오버 액티브 최상위 로우 어드레스 퓨우즈를 자른 경우 노드 50이 논리 하이가 되고 퓨우즈 박스에서 리페어한 로우어드레스가 들어오면, 상기 노드 N1은 논리 하이가 되고 따라서 상기 노드 52는 논리 로우가 되어 출력되는 프리디코딩된 신호 PREDB-i를 논리 로우로 만들어서 리페어 제어신호 REPB는 논리 하이가 된다. 또한 노드 53은 논리 하이가 되어 프리디코딩된 신호 PRED-i를 논리 하이로 만들어서 리페어 제어신호 REP는 논리 로우가 된다. 상기 RAmaxB의 제어를 받는 4개의 블록에서는 상기 리페어 제어신호 REPB가 논리 하이가 되어 노멀 워드라인이 인에이블되고 상기 RAmax의 제어를 받는 4개의 블록에서는 상기 리페어 제어신호 REP가 논리 로우가 되어 제1중간 제어회로 또는 제2중간 제어회로를 디세이블시키고 리던던트 블록의 스페어 워드라인을 인에이블시킨다. 반대로, 오버 액티브 최상위 로우어드레스 퓨우즈를 자르지 않으면 상기 피모오스 트랜지스터 71, 상기 오버 액티브 최상위 로우어드레스 퓨우즈 81 및 엔모오스 트랜지스터 75를 통하여 전류가 흐르는데 엔모오스 트랜지스터 75는 보통 사용하는 엔모오스 트랜지스터 보다 길이가 5배 정도 큰 것을 사용하고 피모오스 트랜지스터 71은 보통 피모오스 트랜지스터를 사용하면 상기 노드 49는 논리 하이가 되고 인버터 77에 의해 상기 노드 50은 논리 로우가 되어서 상기 엔모오스 트랜내지스터 75는 턴오프(Turn Off)된다. 따라서 제5도에서는 오버 액티브 인에이블 신호 POA가 논리 하이가 되고 퓨우즈 박스에서 리페어한 로우어드레스가 들어오면, 상기 노드 N1은 논리 하이이고, 노드 52는 논리 하이가 되어 상기 프리디코딩된 신호 PREDB-i를 논리 하이로 만들어서 상기 리페어 제어신호 REPB는 논리 로우가 된다. 또한 상기 노드 53은 논리 로우가 되어 상기 프리디코딩된 신호 PRED-i를 논리 로우로 만들어서 상기 리페어 제어신호 REP는 논리 하이가 된다. 따라서, 상기 RAmaxB의 제어를 받는 4개의 블록에서는 상기 리페어 제어신호 REPB가 논리 로우가 되어 제1중간 제어회로 또는 제2중간 제어회로를 디세이블시키고 리던던트 블록의 스페어 워드라인을 인에이블시키고, 상기 RAmax의 제어를 받는 4개의 블록에서는 상기 리페어 제어신호 REP가 논리 하이가 되어 노멀워드라인이 인에이블된다. 오버 액티브 최상위 로우어드레스 퓨우즈의 상기 RAmax, RAmaxB 정보(즉, 퓨우즈 컷팅)에 의해 상기 리페어 제어신호 REP, REPB를 만들어서 블록 리던던시를 적용하는 8개의 블록중에서 RAmax의 코딩이 들어가는 4개의 블록의 중간 제어회로의 제어를 위해 상기 리페어 제어신호 REP를 사용하고, 상기 RAmaxB의 코딩이 들어가는 4개 블록의 중간 제어회로의 제어를 위해서는 상기 리페어 제어신호 REPB를 사용한다. 오버 액티브 최상위 로우어드레스 퓨우즈는 오버 액티브 동작을 위해 상기 오버 액티브 인에이블 신호 POA가 논리 하이가 되는 경우만 유효하고, 노멀 동작시는 상기 신호 POA가 논리 로우가 되어 상기 리페어 제어신호 REP, REPB는 항상 동일하기 때문에 노멀 블록 리던던트 방식으로 동작하게 된다.

제7도는 본 발명에 따른 중간 제어회로의 리페어 제어신호 발생회로의 블록도이다. 제7도를 참조하면, 구성은 최상위 로우어드레스 RAmax로 부터 최하위 로우어드레스 RAmin 중 하나를 일입력으로 하고 최상위 로우어드레스 RAmax의 상보 어드레스 RAmaxB로부터 최하위 로우어드레스 RAmin의 상보 어드레서 RAminB중 하나를 다른 입력으로 하며 프리차아지 신호를 또다른 입력으로 하여 프리디코딩된 신호들을 출력하는 제1퓨우즈 박스 31, 제2퓨우즈 박스 33,..., 제n퓨우즈 박스 200과, 상기 n개의 퓨우즈 박스를 통해 출력된 상기 프리디코딩된 신호 및 이에 따른 상보신호들을 각각 입력으로 하여 반전논리곱하므로서 각각 리페어 제어신호 REP, REPB를 출력하는 낸드게이트 201, 202로 이루어져 있다.

상기한 본 발명의 효과는 블록 리던던트 방식을 사용함에 있어서 노멀 동작시의 액티브되는 워드라인 수 보다은 워드라인을 액티브시킬 수 있도록 할 때, 8개의 블록일 경우 4개의 블록단위로 제어 제어회로를 첨가하고 또한 퓨우즈 박스의 리페어 제어신호 및 상보적인 리페어 제어신호 두 개로서 상기 8개의 블록을 반으로 나누어서 제어함으로써 퓨우즈의 출력으로 퓨우즈 박스가 어떤 어드레스로 리페어되었는지를 알수 있기 때문에 임의의 노멀 워드라인이 리던던시에 의한 스트레스를 선택적으로 모두 인가됨에 있다.

상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (7)

1. 다수개의 메모리 쎌이 매트릭스 형태로 연결되어 구성된 메모리 쎌 어레이와, 상기 메모리 쎌 어레이들로 구성되어 노멀 워드라인을 포함하여 배열된 복수개의 노멀 블록들과, 상기 노멀 블록 측면에 위치하여 스페어 워드라인을 가지고 결함 블록을 리페어하기 위한 리던던트 블록을 구비하는 반도체 메모리 장치의 블록 리던던시 장치에 있어서, 상기 노멀 블록들과 연결되어 오버 액티브시 리페어 제어신호를 입력으로 하여 해당 블록의 리페어를 제어하기 위한 중간 제어회로들과, 상기 중간 제어회로들과 연결되며 로우어드레스를 입력으로 하여 상기 로우어드레스 중 리던던트하고자 하는 블록의 해당 로우어드레스를 판별하여 프리디코딩된 신호를 상기 중간 제어회로들로 공급하는 퓨우즈 박스와, 상기 퓨우즈 박스에 연결되어 오버 액티브시 상기 퓨우즈 박스가 어느 로우어드레스로 리페어되었는지를 판별하기 위해 돈-케어 처리된 로우어드레스를 저장하기 위한 오버 액티브 최상위 로우어드레스 퓨우즈 회로와, 상기 퓨우즈 박스로부터의 프리디코딩된 신호들을 각각 입력으로 하여 논리조합하여 상기 리페어 제어신호를 출력하는 리페어 제어신호 발생회로를 구비함을 특징으로 하는 반도체 메모리 장치의 블록 리던던시 장치.
2. 제1항에 있어서, 상기 중간 제어회로들은 상기 복수개의 노멀 블록을 절반 또는 짝수개의 쌍으로 갈라서 제어함을 특징으로 하는 반도체 메모리 장치의 블록 리던던시 장치.
3. 제1항에 있어서, 상기 리페어 제어신호 발생회로가 리페어 제어신호를 두 개이상을 발생함을 특징으로 하는 반도체 메모리 장치의 블록 리던던시 장치.
4. 제1항에 있어서, 상기 리페어 제어신호 발생회로가 두 개이상의 낸드게이트로 이루어짐을 특징으로 하는 반도체 메모리 장치의 블록 리던던시 장치.
5. 다수개의 메모리 쎌이 매트릭스 형태로 연결되어 구성된 메모리 쎌 어레이와, 상기 메모리 쎌 어레이들로 구성되어 노멀 워드라인을 포함하여 배열된 복수개의 노멀 블록들과, 상기 노멀 블록 측면에 위치하여 스페어 워드라인을 가지고 결함 블록을 리페어하기 위한 리던던트 블록을 구비하는 반도체 메모리 장치의 블록 리던던시 방법에 있어서, 노멀 동작시의 액티브되는 워드라인 수 보다 더 많은 워드라인을 액티브시키기 위해 디코딩하는 임의의 어드레스를 돈-케어 처리하고, 로우 퓨우즈 박스가 어떤 어드레스로 리페어되었는지 알기 위해 상기 돈-케어 처리된 어드레스를 저장할 오버 액티브 최상위 로우어드레스 퓨우즈 회로를 갖고 이를 사용하여 오버 액티브시 디코딩하는 퓨우즈 박스의 상기 돈-케어 어드레스별로 리페어 정보를 제어함을 특징으로 하는 반도체 메모리 장치의 블록 리던던시 방법.
6. 제5항에 있어서, 상기 퓨우즈 박스가 오버 액티브시 돈-케어된 어드레스를 수단으로 퓨우즈를 사용하여 상기 퓨우즈의 출력으로 퓨우즈 박스가 어떤 어드레스 값으로 리페어되었는지 알 수 있도록 함을 특징으로 하는 반도체 메모리 장치의 블록 리던던시 방법.
7. 제5항에 있어서, 소정갯수의 노멀 블록당 한 개의 리던던트 블록이 결함 쎌이 노멀 어레이 블록에 있으면 다수개의 로우 퓨우즈 박스 출력을 조합한 신호 리페어 제어신호가 노멀 워드라인을 디세이블시켜 상기 리던던트 블록에 있는 스페어 워드라인이 인에이블될 수 있도록 할 때, 상기 소정갯수의 노멀 블록당 상기 리페어 제어신호를 두 개이상 가짐을 특징으로 하는 반도체 메모리 장치의 블록 리던던시 방법.