JP3563321B2 - マルチバンド高周波増幅回路 - Google Patents
マルチバンド高周波増幅回路 Download PDFInfo
- Publication number
- JP3563321B2 JP3563321B2 JP2000080862A JP2000080862A JP3563321B2 JP 3563321 B2 JP3563321 B2 JP 3563321B2 JP 2000080862 A JP2000080862 A JP 2000080862A JP 2000080862 A JP2000080862 A JP 2000080862A JP 3563321 B2 JP3563321 B2 JP 3563321B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- input
- amplifier circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば１ＧＨｚ以上の高周波信号を増幅処理するマルチバンド高周波増幅回路に関するものである。
【０００２】
【従来の技術】
最近では、多周波数のワイヤレス通信を用いたサービスに対応する単一のワイヤレス装置（複数の周波数帯域で動作するもの）の開発が進められている。
【０００３】
図１２は複数の周波数帯域の増幅回路を１チップに集積化した従来のマルチバンド高周波増幅回路の例であり、１９９９ ＩＥＥＥ ＭＩＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍで発表されたものである。
【０００４】
この構成では、信号を入力する入力端子１Ａ、信号を出力する出力端子２Ａ、信号を増幅する能動素子を有する増幅部３０Ａ、入力端子１Ａと増幅部３０Ａのインピーダンス整合を行う入力整合回路１０Ａ、出力端子２Ａと増幅部３０Ａのインピーダンス整合を行う出力整合回路２０Ａから第１の増幅回路を構成し、また、信号を入力する入力端子１Ｂ、信号を出力する出力端子２Ｂ、信号を増幅する能動素子を有する増幅部３０Ｂ、入力端子１Ｂと増幅部３０Ｂのインピーダンス整合を行う入力整合回路１０Ｂ、出力端子２Ｂと増幅部３０Ｂのインピーダンス整合を行う出力整合回路２０Ｂから第２の増幅回路を構成している。
【０００５】
そして、これら２つの増幅回路を異なる周波数帯域で動作させるよう単純に同一チップ上に合成し、さらに増幅部３０Ａ用のバイアス制御回路４０Ａ、増幅部３０Ｂ用のバイアス制御回路４０Ｂ、それらバイアス制御回路４０Ａ，４０Ｂの一方を選択するためのバイアススイッチ５０も同チップ上に合成したものである。３はバイアススイッチ用端子、４Ａ，４Ｂはバイアス制御端子である。このように構成することによって、２個の増幅回路を選択的に動作させ、希望する周波数帯の利得を得ることができる。
【０００６】
図１３は複数の周波数帯域をカバーするような利得を持つ従来のマルチバンド高周波増幅回路の１つである負帰還型増幅器を示す図である。これは、入力端子１、出力端子２、信号を増幅する能動素子を有する増幅部３０’、入力端子１と増幅部３０’のインピーダンス整合を行う入力整合回路１０、出力端子２と増幅部３０’のインピーダンス整合を行う出力整合回路２０、及びフィードバック回路６０から構成したものである。この構成では、電子情報通信学会、モノリシックマイクロ波集積回路（平成９年発行）第３章に示されるように、利得が減少するが帯域は拡大されるという特徴を持っている。
【０００７】
図１４は以上の２つのマルチバンド高周波増幅回路の利得の周波数特性を示した図であり、実線の▲１▼が図１２に示した高周波増幅回路の周波数特性、破線の▲２▼が図１３に示した高周波増幅回路の周波数特性である。希望周波数をｆ１及びｆ２とすると、図１２の構成の増幅回路では人出力端子の変更及びバイアス制御を行うことにより希望周波数帯で利得を得ることができる。一方、図１３の構成の増幅回路では、希望周波数を含めて広帯域に利得を得ることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図１２の構成の高周波増幅回路の例では、各周波数に対応した入出力整合回路、増幅部、バイアス制御回路等が必要であり、１チップに集積化しても回路のチップ面積が大きくなるという問題点があった。さらに、それぞれの周波数に合わせた人出力端子があり、外部との接続が煩雑になるという問題点があった。
【０００９】
また、図１３の構成の高周波増幅回路の例では、希望する周波数帯域以外でも利得を持つため、不要波のレベルが高くなるという問題点があった。さらに前記不要波を抑圧するためにはフィルタ回路を接続する必要があり、装置自体のサイズも大きくなるという問題点もあった。
【００１０】
本発明は上記した問題点に鑑みてなされたものであり、その目的は、動作周波数帯域を可変できるようにして、上記した問題点を解消した高周波増幅回路を実現することである。
【００１１】
【課題を解決するための手段】
このため第１の発明は、増幅部と、該増幅部と信号入力端子との間に設けた入力整合回路と、前記増幅部と信号出力端子との間に設けた出力整合回路を具備するマルチバンド高周波増幅回路において、前記増幅部は前記入力整合回路と前記出力整合回路との間に並列接続した複数の能動素子からなり、前記複数の能動素子の少なくとも１つについてその動作点を変化可能とし、前記それぞれの能動素子の動作点の組み合わせに応じて、前記入力整合回路及び前記出力整合回路の整合周波数が決定されるようにした。
【００１２】
第２の発明は、第１の発明において、前記複数の能動素子は、そのサイズがすべて同じであるようにした。
【００１３】
第３の発明は、第１の発明において、前記複数の能動素子の少なくとも１つは、他の能動素子とサイズが異なるようにした。
【００１４】
【発明の実施の形態】
［本発明の原理］
図１は本発明のマルチバンド高周波増幅回路の原理構成図である。この回路は、信号を入力する入力端子１、信号を出力する出力端子２、信号を増幅する能動素子である複数のＦＥＴ３１，３２，・・・，３ｉを有する増幅部３０、入力端子１と増幅部３０のインピーダンス整合を行う入力整合回路１０、出力端子２と増幅部３０のインピーダンス整合を行う出力整合回路２０より構成されている。
【００１５】
高周波増幅回路へ入る信号をａｉｎ、ａｏｕｔ、高周波増幅回路から出る信号をｂｉｎ、ｂｏｕｔとし、入力整合回路１０に入る信号をａｆｉｎ＿１，ａｆｉｎ＿２，・・・，ａｆｉｎ＿ｉ，入力整合回路１０から出る信号をｂｆｉｎ＿１，ｂｆｉｎ＿２，・・・，ｂｆｉｎ＿ｉとし、出力整合回路２０に入る信号をａｆｏｕｔ＿１，ａｆｏｕｔ＿２，・・・，ａｆｏｕｔ＿ｉ，出力整合回路２０から出る信号をｂｆｏｕｔ＿１，ｂｆｏｕｔ＿２，・・・，ｂｆｏｕｔ＿ｉとする。
【００１６】
入力整合回路１０、増幅部３０、出力整合回路２０の散乱行列をそれぞれＳｉｎ，Ｓａｍｐ，Ｓｏｕｔとすると、高周波増幅回路の入出力信号は、以下の関係式により求められる。ただし、ωは周波数である。
【００１７】
【００１８】
一方、増幅部３０はこれを構成する複数の能動素子であるＦＥＴ３１，３２，，・・・３ｉの散乱行列を用いて以下のように示すことができる。ＦＥＴの散乱行列を、
とすると、増幅部３０の散乱行列は以下のようになる。
【００１９】
【００２０】
この散乱行列は能動素子ＦＥＴのバイアス条件に依存して変化する。式（１）〜（３）より、増幅部３０の散乱行列Ｓａｍｐの値が変化すれば、一意に入力整合回路１０及び出力整合回路２０の散乱行列Ｓｉｎ，Ｓｏｕｔが変化することがわかる。つまり、増幅部３０の能動素子のバイアス点（動作点）を変えることにより、入力整合回路１０及び出力整合回路２０の境界条件（負荷インピーダンス）を変えることができるので、入力整合回路１０及び出力整合回路２０の構成を変更せずに、整合周波数を変えることができる。
【００２１】
また、高周波増幅回路全体の特性を示す散乱行列Ｓは式（１）〜（３）、（５）より以下の関係式で示される。
【００２２】
従って、周波数ω１，ω２，・・・，ωｉで動作する高周波増幅回路は、動作周波数に対応した増幅部３０のバイアス条件を設定し、上記式（６）についてω１，ω２，・・・，ωｉの周波数すべてにおいて、Ｓ（ωｎ）が所望の特性を満たすＳｉｎ（ωｎ），Ｓｏｕｔ（ωｎ）を求めることにより、本発明のマルチバンド対応の高周波増幅回路を実現することができる。
【００２３】
［第１の実施形態］
図２は本発明の第１の実施形態のマルチバンド高周波増幅回路の構成を示している。本実施形態の高周波増幅回路は、信号を入力する入力端子１、信号を出力する出力端子２、信号を増幅する能動素子を有する増幅部３０、入力端子１と増幅部３０のインピーダンス整合を行う入力整合回路１０、出力端子２と増幅部３０のインピーダンス整合を行う出力整合回路２０より構成されている。なお、本実施形態の高周波増幅回路においては、増幅部３０は能動素子としての２つのＦＥＴ３０１，３０２を具備している。
【００２４】
図２のように構成することにより、本実施形態の高周波増幅回路は、信号を入力端子１より入力すると、所望の周波数で、入力端子１と出力端子２が、それぞれ入力整合回路１０と出力整合回路２０を介して増幅部３０とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【００２５】
図３、図４はそれぞれ増幅部３０を構成するＦＥＴ３０１，３０２の入出力反射特性（入出力インピーダンス）のドレインバイアス依存性、ゲートバイアス依存性を示している。
【００２６】
図３はＦＥＴ３０１，３０２のゲートバイアスを０Ｖ、周波数を２０ＧＨｚとしたとき、ドレインバイアスを０Ｖ〜２Ｖまで変化させたときの反射特性を示すもので、Ｓ１１はＦＥＴのゲート側の反射特性（入力インピーダンス）、Ｓ２２はドレイン側の反射特性（出力インピーダンス）である。図３に示すように、ドレインバイアスを変化させることにより、ＦＥＴの反射特性Ｓ１１，Ｓ２２（入出力インピーダンス）を大きく変化させることができる。特にこの場合には、Ｓ２２の変化が大きい。
【００２７】
図４はＦＥＴ３０１，３０２のドレインバイアスを２Ｖ、周波数を２０ＧＨｚとしたとき、ゲートバイアスを−０．７Ｖ〜０．２Ｖまで変化させたときの反射特性を示している。この図４に示すように、ゲートバイアスを変化させることにより、ＦＥＴの反射特性Ｓ１１，Ｓ２２（入出力インピーダンス）を大きく変化させることができる。特にこの場合はＳ１１の変化が大きい。
【００２８】
以上のように、増幅部３０を構成するＦＥＴ３０１，３０２はバイアス点（動作点）を変えることにより、その入出力インピーダンスを大きく変化させることができるので、本実施形態の高周波増幅回路を構成する入力整合回路１０及び出力整合回路２０は、そのＦＥＴのバイアス点の変更により、整合周波数を所望の周波数に変えることができる。バイアス点の変更切替は、例えば、個々のＦＥＴについて複数のバイアス回路を予め構成しておいて、外部から制御信号により特定のバイアス回路が選択されるようにしておけばよい（図示せず）。
【００２９】
図５は図２に示す高周波増幅回路の増幅部３０のＦＥＴ３０１，３０２のバイアス動作モードを示している。ＯＮはゲートバイアス０Ｖ、ＯＦＦはゲートバイアス−０．７Ｖで、それぞれのドレインバイアスは２Ｖのときを表している。本実施形態では増幅部３０でＦＥＴを２個使用しているので、上記バイアス条件の場合、ＦＥＴを１つずつＯＮにする場合と２つを同時にＯＮにする場合の３つの動作モード１，２，３を実現できる。
【００３０】
本実施形態の高周波増幅回路の入力整合回路１０及び出力整合回路２０は、上記した３つの動作モード１，２，３のときに、その高周波増幅回路の動作周波数がそれぞれｆ１，ｆ２，ｆ３となるように設計されている。図６はそれぞれの動作モードのときの高周波増幅回路の特性を示している。図中にはそれぞれ、Ｓ２１ ，Ｓ１１ ，Ｓ２２を示している。なお、Ｓ２１は挿入損失である。これらＳ２１ ，Ｓ１１ ，Ｓ２２をみると、図５に示す動作モード１，２，３に合わせて、高周波増幅回路の動作周波数がｆ１，ｆ２，ｆ３と変化していることが分かる。
【００３１】
以上のように、本実施形態の高周波増幅回路は、増幅部３０のＦＥＴのバイアス点（動作点）を変えることにより、マルチバンドに対応した増幅動作をすることができる。
【００３２】
なお、本実施形態ではＦＥＴのゲートバイアスを０Ｖと−０．７Ｖとしたときの組合せの場合を示したが、それ以外のバイアス点の組合せであってよい。さらに、ドレインバイアスを変化させた場合の組合せであってもよい。また、増幅部３０の能動素子の構成は、カスコード接続やダーリントン接続されたＦＥＴとしてもよい。
【００３３】
［第２の実施形態］
図７は本発明の第２の実施形態の構成を示している。本実施形態の高周波増幅回路は、その基本的構成は図２に示したものと同じであるが、ここでは増幅部３０が能動素子としての３つのＦＥＴ３０１，３０２，３０３により構成されている。
【００３４】
図７のように構成することにより、信号を入力端子１より入力すると所望の周波数で、入力端子１と出力端子２が、それぞれ入力整合回路１０と出力整合回路２０を介して増幅部３０とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【００３５】
本実施形態は増幅部３０のＦＥＴの数を３つに増やしたことを特徴としており、ＦＥＴを３つに増やすことにより、図８に示すように７つの動作モード１〜７を実現できる。
【００３６】
ここで、ＯＮはドレインバイアス２Ｖ、ゲートバイアス０Ｖを示しており、ＯＦＦはドレインバイアス２Ｖ、ゲートバイアス−０．７Ｖを示している。つまり、１つのＦＥＴのみをＯＮとし、残りの２つをＯＦＦとする組合せ３つのモード、２つのＦＥＴをＯＮとし、残りの１つをＯＦＦとする組合せ３つのモード、３つのＦＥＴすべてをＯＮとする１つのモードの計７つのモードを実現できる。
【００３７】
本実施形態の高周波増幅回路の入力整合回路１０及び出力整合回路１０は、上記したの７つの動作モードの各バイアス条件に応じて、増幅回路の動作周波数が互いに異なる７つの周波数に整合するよう設計されている。
【００３８】
以上から、本実施形態の高周波増幅回路においても、増幅部３０のＦＥＴのバイアス点を変えることにより、マルチバンドに対応した増幅動作をすることができ、さらに図２に示した高周波増幅回路の場合よりも周波数の数を大きくすることができる。
【００３９】
なお、本実施形態でもＦＥＴのゲートバイアスを０Ｖと−０．７Ｖとしたしたときの組合せの場合を示したが、それ以外のバイアス点の組合せであってよい。さらに、ドレインバイアスを変化させた場合の組合せであってもよい。また、増幅部３０の能動素子の構成は、カスコード接続やダーリントン接続されたＦＥＴとしてもよい。
【００４０】
［第３の実施形態］
図９は本発明の第３の実施形態の構成を示している。本実施形態の高周波増幅回路は、図７に示した高周波増幅回路と基本的に同じであるが、増幅部３０は能動素子として互いに異なるゲート幅の３つのＦＥＴ３１１，３１２，３１３を使用して構成されている。
【００４１】
図９のように構成することにより、信号を入力端子１より入力すると所望の周波数で、入力端子１と出力端子２が、それぞれ入力整合回路１０と出力整合回路２０を介して増幅部３０とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【００４２】
本実施形態は増幅部３０のＦＥＴ３１１，３１２，３１３のサイズを同一としていないことを特徴としており、このようにＦＥＴのサイズを異ならせることにより、ＦＥＴのバイアス可変時の入出力インピーダンスの変化範囲をより大きくすることができる。図１０、図１１はＦＥＴのゲート幅（５０μｍから４００μｍまで変化させた場合）とバイアス点の両方を変化させた場合のＦＥＴが取り得る入力反射特性Ｓ１１（入力インピーダンス）、出力反射特性Ｓ２２（出力インピーダンス）を示している。
【００４３】
これらの図が示すように、バイアス点の変化に加えて、ゲート幅を変更することにより、前記した図３、図４の場合と比較して、ＦＥＴの入力反射特性Ｓ１１（入力インピーダンス）と出力反射特性Ｓ２２（出力インピーダンス）を広範囲で設定することができる。
【００４４】
従って、本実施形態の高周波増幅回路は入力整合回路１０及び出力整合回路２０の境界条件範囲（負荷インピーダンスの設定範囲）を広げることができるので、マルチバンド対応の入出力整合回路を容易に実現することができるとともに、動作周波数の設定自由度を広げることができる。
【００４５】
なお、本実施形態では高周波増幅回路の増幅部３０のＦＥＴの数を３つとしたが、４つ、５つと数を増やせば、増やす程この増幅回路が適用できる周波数帯域が多くなる。さらにＦＥＴのゲート幅の種類の数を変えることにより、一層動作周波数の設定自由度を広げることができる。また、増幅部の能動素子の構成は、カスコード接続やダーリントン接続されたＦＥＴとしてもよい。
【００４６】
【発明の効果】
以上説明したように、本発明の高周波増幅回路ではマルチバンド対応の高周波増幅回路を小型に実現できるとともに、増幅部のバイアスを変えることにより所望の周波数帯域動作を実現し、かつその周波数帯域を変化させることができるという利点がある。
【図面の簡単な説明】
【図１】本発明のマルチバンド高周波増幅回路の原理説明用の回路図である。
【図２】本発明の第１の実施形態のマルチバンド高周波増幅回路の回路図である。
【図３】図２の回路のドレイン電圧依存性を示す入出力反射特性図である。
【図４】図２の回路のゲート電圧依存性を示す入出力反射特性図である。
【図５】図２の回路の動作モードの説明図である。
【図６】図２の回路の各動作モードでのＳ２１ ，Ｓ１１ ，Ｓ２２の周波数特性図である。
【図７】本発明の第２の実施形態のマルチバンド高周波増幅回路の回路図である。
【図８】図７の回路の動作モードの説明図である。
【図９】本発明の第３の実施形態のマルチバンド高周波増幅回路の回路図である。
【図１０】図９の回路のゲート幅を変えたときのドレイン電圧依存性を示す入出力反射特性図である。
【図１１】図９の回路のゲート幅を変えたときのゲート電圧依存性を示す入出力反射特性図である。。
【図１２】従来のマルチバンド高周波増幅回路の回路図である。
【図１３】従来の別のマルチバンド高周波増幅回路の回路図である。
【図１４】従来のマルチバンド高周波増幅回路の利得の周波数特性図である。
【符号の説明】
１，１Ａ，１Ｂ：入力端子
２，２Ａ，２Ｂ：出力端子
３：バイアススイッチ用端子
４Ａ，４Ｂ：バイアス端子
１０，１０Ａ，１０Ｂ：入力整合回路
２０，２０Ａ，２０Ｂ：出力整合回路
３０、３０’：増幅部
３１〜３ｉ，３０１〜３０３，３１１〜３１３：ＦＥＴ
４０Ａ，４０Ｂ：バイアス制御回路
５０：バイアススイッチ
６０：フィードバック回路
【発明の属する技術分野】
本発明は、例えば１ＧＨｚ以上の高周波信号を増幅処理するマルチバンド高周波増幅回路に関するものである。
【０００２】
【従来の技術】
最近では、多周波数のワイヤレス通信を用いたサービスに対応する単一のワイヤレス装置（複数の周波数帯域で動作するもの）の開発が進められている。
【０００３】
図１２は複数の周波数帯域の増幅回路を１チップに集積化した従来のマルチバンド高周波増幅回路の例であり、１９９９ ＩＥＥＥ ＭＩＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍで発表されたものである。
【０００４】
この構成では、信号を入力する入力端子１Ａ、信号を出力する出力端子２Ａ、信号を増幅する能動素子を有する増幅部３０Ａ、入力端子１Ａと増幅部３０Ａのインピーダンス整合を行う入力整合回路１０Ａ、出力端子２Ａと増幅部３０Ａのインピーダンス整合を行う出力整合回路２０Ａから第１の増幅回路を構成し、また、信号を入力する入力端子１Ｂ、信号を出力する出力端子２Ｂ、信号を増幅する能動素子を有する増幅部３０Ｂ、入力端子１Ｂと増幅部３０Ｂのインピーダンス整合を行う入力整合回路１０Ｂ、出力端子２Ｂと増幅部３０Ｂのインピーダンス整合を行う出力整合回路２０Ｂから第２の増幅回路を構成している。
【０００５】
そして、これら２つの増幅回路を異なる周波数帯域で動作させるよう単純に同一チップ上に合成し、さらに増幅部３０Ａ用のバイアス制御回路４０Ａ、増幅部３０Ｂ用のバイアス制御回路４０Ｂ、それらバイアス制御回路４０Ａ，４０Ｂの一方を選択するためのバイアススイッチ５０も同チップ上に合成したものである。３はバイアススイッチ用端子、４Ａ，４Ｂはバイアス制御端子である。このように構成することによって、２個の増幅回路を選択的に動作させ、希望する周波数帯の利得を得ることができる。
【０００６】
図１３は複数の周波数帯域をカバーするような利得を持つ従来のマルチバンド高周波増幅回路の１つである負帰還型増幅器を示す図である。これは、入力端子１、出力端子２、信号を増幅する能動素子を有する増幅部３０’、入力端子１と増幅部３０’のインピーダンス整合を行う入力整合回路１０、出力端子２と増幅部３０’のインピーダンス整合を行う出力整合回路２０、及びフィードバック回路６０から構成したものである。この構成では、電子情報通信学会、モノリシックマイクロ波集積回路（平成９年発行）第３章に示されるように、利得が減少するが帯域は拡大されるという特徴を持っている。
【０００７】
図１４は以上の２つのマルチバンド高周波増幅回路の利得の周波数特性を示した図であり、実線の▲１▼が図１２に示した高周波増幅回路の周波数特性、破線の▲２▼が図１３に示した高周波増幅回路の周波数特性である。希望周波数をｆ１及びｆ２とすると、図１２の構成の増幅回路では人出力端子の変更及びバイアス制御を行うことにより希望周波数帯で利得を得ることができる。一方、図１３の構成の増幅回路では、希望周波数を含めて広帯域に利得を得ることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、図１２の構成の高周波増幅回路の例では、各周波数に対応した入出力整合回路、増幅部、バイアス制御回路等が必要であり、１チップに集積化しても回路のチップ面積が大きくなるという問題点があった。さらに、それぞれの周波数に合わせた人出力端子があり、外部との接続が煩雑になるという問題点があった。
【０００９】
また、図１３の構成の高周波増幅回路の例では、希望する周波数帯域以外でも利得を持つため、不要波のレベルが高くなるという問題点があった。さらに前記不要波を抑圧するためにはフィルタ回路を接続する必要があり、装置自体のサイズも大きくなるという問題点もあった。
【００１０】
本発明は上記した問題点に鑑みてなされたものであり、その目的は、動作周波数帯域を可変できるようにして、上記した問題点を解消した高周波増幅回路を実現することである。
【００１１】
【課題を解決するための手段】
このため第１の発明は、増幅部と、該増幅部と信号入力端子との間に設けた入力整合回路と、前記増幅部と信号出力端子との間に設けた出力整合回路を具備するマルチバンド高周波増幅回路において、前記増幅部は前記入力整合回路と前記出力整合回路との間に並列接続した複数の能動素子からなり、前記複数の能動素子の少なくとも１つについてその動作点を変化可能とし、前記それぞれの能動素子の動作点の組み合わせに応じて、前記入力整合回路及び前記出力整合回路の整合周波数が決定されるようにした。
【００１２】
第２の発明は、第１の発明において、前記複数の能動素子は、そのサイズがすべて同じであるようにした。
【００１３】
第３の発明は、第１の発明において、前記複数の能動素子の少なくとも１つは、他の能動素子とサイズが異なるようにした。
【００１４】
【発明の実施の形態】
［本発明の原理］
図１は本発明のマルチバンド高周波増幅回路の原理構成図である。この回路は、信号を入力する入力端子１、信号を出力する出力端子２、信号を増幅する能動素子である複数のＦＥＴ３１，３２，・・・，３ｉを有する増幅部３０、入力端子１と増幅部３０のインピーダンス整合を行う入力整合回路１０、出力端子２と増幅部３０のインピーダンス整合を行う出力整合回路２０より構成されている。
【００１５】
高周波増幅回路へ入る信号をａｉｎ、ａｏｕｔ、高周波増幅回路から出る信号をｂｉｎ、ｂｏｕｔとし、入力整合回路１０に入る信号をａｆｉｎ＿１，ａｆｉｎ＿２，・・・，ａｆｉｎ＿ｉ，入力整合回路１０から出る信号をｂｆｉｎ＿１，ｂｆｉｎ＿２，・・・，ｂｆｉｎ＿ｉとし、出力整合回路２０に入る信号をａｆｏｕｔ＿１，ａｆｏｕｔ＿２，・・・，ａｆｏｕｔ＿ｉ，出力整合回路２０から出る信号をｂｆｏｕｔ＿１，ｂｆｏｕｔ＿２，・・・，ｂｆｏｕｔ＿ｉとする。
【００１６】
入力整合回路１０、増幅部３０、出力整合回路２０の散乱行列をそれぞれＳｉｎ，Ｓａｍｐ，Ｓｏｕｔとすると、高周波増幅回路の入出力信号は、以下の関係式により求められる。ただし、ωは周波数である。
【００１７】
一方、増幅部３０はこれを構成する複数の能動素子であるＦＥＴ３１，３２，，・・・３ｉの散乱行列を用いて以下のように示すことができる。ＦＥＴの散乱行列を、
【００１９】
この散乱行列は能動素子ＦＥＴのバイアス条件に依存して変化する。式（１）〜（３）より、増幅部３０の散乱行列Ｓａｍｐの値が変化すれば、一意に入力整合回路１０及び出力整合回路２０の散乱行列Ｓｉｎ，Ｓｏｕｔが変化することがわかる。つまり、増幅部３０の能動素子のバイアス点（動作点）を変えることにより、入力整合回路１０及び出力整合回路２０の境界条件（負荷インピーダンス）を変えることができるので、入力整合回路１０及び出力整合回路２０の構成を変更せずに、整合周波数を変えることができる。
【００２１】
また、高周波増幅回路全体の特性を示す散乱行列Ｓは式（１）〜（３）、（５）より以下の関係式で示される。
従って、周波数ω１，ω２，・・・，ωｉで動作する高周波増幅回路は、動作周波数に対応した増幅部３０のバイアス条件を設定し、上記式（６）についてω１，ω２，・・・，ωｉの周波数すべてにおいて、Ｓ（ωｎ）が所望の特性を満たすＳｉｎ（ωｎ），Ｓｏｕｔ（ωｎ）を求めることにより、本発明のマルチバンド対応の高周波増幅回路を実現することができる。
【００２３】
［第１の実施形態］
図２は本発明の第１の実施形態のマルチバンド高周波増幅回路の構成を示している。本実施形態の高周波増幅回路は、信号を入力する入力端子１、信号を出力する出力端子２、信号を増幅する能動素子を有する増幅部３０、入力端子１と増幅部３０のインピーダンス整合を行う入力整合回路１０、出力端子２と増幅部３０のインピーダンス整合を行う出力整合回路２０より構成されている。なお、本実施形態の高周波増幅回路においては、増幅部３０は能動素子としての２つのＦＥＴ３０１，３０２を具備している。
【００２４】
図２のように構成することにより、本実施形態の高周波増幅回路は、信号を入力端子１より入力すると、所望の周波数で、入力端子１と出力端子２が、それぞれ入力整合回路１０と出力整合回路２０を介して増幅部３０とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【００２５】
図３、図４はそれぞれ増幅部３０を構成するＦＥＴ３０１，３０２の入出力反射特性（入出力インピーダンス）のドレインバイアス依存性、ゲートバイアス依存性を示している。
【００２６】
図３はＦＥＴ３０１，３０２のゲートバイアスを０Ｖ、周波数を２０ＧＨｚとしたとき、ドレインバイアスを０Ｖ〜２Ｖまで変化させたときの反射特性を示すもので、Ｓ１１はＦＥＴのゲート側の反射特性（入力インピーダンス）、Ｓ２２はドレイン側の反射特性（出力インピーダンス）である。図３に示すように、ドレインバイアスを変化させることにより、ＦＥＴの反射特性Ｓ１１，Ｓ２２（入出力インピーダンス）を大きく変化させることができる。特にこの場合には、Ｓ２２の変化が大きい。
【００２７】
図４はＦＥＴ３０１，３０２のドレインバイアスを２Ｖ、周波数を２０ＧＨｚとしたとき、ゲートバイアスを−０．７Ｖ〜０．２Ｖまで変化させたときの反射特性を示している。この図４に示すように、ゲートバイアスを変化させることにより、ＦＥＴの反射特性Ｓ１１，Ｓ２２（入出力インピーダンス）を大きく変化させることができる。特にこの場合はＳ１１の変化が大きい。
【００２８】
以上のように、増幅部３０を構成するＦＥＴ３０１，３０２はバイアス点（動作点）を変えることにより、その入出力インピーダンスを大きく変化させることができるので、本実施形態の高周波増幅回路を構成する入力整合回路１０及び出力整合回路２０は、そのＦＥＴのバイアス点の変更により、整合周波数を所望の周波数に変えることができる。バイアス点の変更切替は、例えば、個々のＦＥＴについて複数のバイアス回路を予め構成しておいて、外部から制御信号により特定のバイアス回路が選択されるようにしておけばよい（図示せず）。
【００２９】
図５は図２に示す高周波増幅回路の増幅部３０のＦＥＴ３０１，３０２のバイアス動作モードを示している。ＯＮはゲートバイアス０Ｖ、ＯＦＦはゲートバイアス−０．７Ｖで、それぞれのドレインバイアスは２Ｖのときを表している。本実施形態では増幅部３０でＦＥＴを２個使用しているので、上記バイアス条件の場合、ＦＥＴを１つずつＯＮにする場合と２つを同時にＯＮにする場合の３つの動作モード１，２，３を実現できる。
【００３０】
本実施形態の高周波増幅回路の入力整合回路１０及び出力整合回路２０は、上記した３つの動作モード１，２，３のときに、その高周波増幅回路の動作周波数がそれぞれｆ１，ｆ２，ｆ３となるように設計されている。図６はそれぞれの動作モードのときの高周波増幅回路の特性を示している。図中にはそれぞれ、Ｓ２１ ，Ｓ１１ ，Ｓ２２を示している。なお、Ｓ２１は挿入損失である。これらＳ２１ ，Ｓ１１ ，Ｓ２２をみると、図５に示す動作モード１，２，３に合わせて、高周波増幅回路の動作周波数がｆ１，ｆ２，ｆ３と変化していることが分かる。
【００３１】
以上のように、本実施形態の高周波増幅回路は、増幅部３０のＦＥＴのバイアス点（動作点）を変えることにより、マルチバンドに対応した増幅動作をすることができる。
【００３２】
なお、本実施形態ではＦＥＴのゲートバイアスを０Ｖと−０．７Ｖとしたときの組合せの場合を示したが、それ以外のバイアス点の組合せであってよい。さらに、ドレインバイアスを変化させた場合の組合せであってもよい。また、増幅部３０の能動素子の構成は、カスコード接続やダーリントン接続されたＦＥＴとしてもよい。
【００３３】
［第２の実施形態］
図７は本発明の第２の実施形態の構成を示している。本実施形態の高周波増幅回路は、その基本的構成は図２に示したものと同じであるが、ここでは増幅部３０が能動素子としての３つのＦＥＴ３０１，３０２，３０３により構成されている。
【００３４】
図７のように構成することにより、信号を入力端子１より入力すると所望の周波数で、入力端子１と出力端子２が、それぞれ入力整合回路１０と出力整合回路２０を介して増幅部３０とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【００３５】
本実施形態は増幅部３０のＦＥＴの数を３つに増やしたことを特徴としており、ＦＥＴを３つに増やすことにより、図８に示すように７つの動作モード１〜７を実現できる。
【００３６】
ここで、ＯＮはドレインバイアス２Ｖ、ゲートバイアス０Ｖを示しており、ＯＦＦはドレインバイアス２Ｖ、ゲートバイアス−０．７Ｖを示している。つまり、１つのＦＥＴのみをＯＮとし、残りの２つをＯＦＦとする組合せ３つのモード、２つのＦＥＴをＯＮとし、残りの１つをＯＦＦとする組合せ３つのモード、３つのＦＥＴすべてをＯＮとする１つのモードの計７つのモードを実現できる。
【００３７】
本実施形態の高周波増幅回路の入力整合回路１０及び出力整合回路１０は、上記したの７つの動作モードの各バイアス条件に応じて、増幅回路の動作周波数が互いに異なる７つの周波数に整合するよう設計されている。
【００３８】
以上から、本実施形態の高周波増幅回路においても、増幅部３０のＦＥＴのバイアス点を変えることにより、マルチバンドに対応した増幅動作をすることができ、さらに図２に示した高周波増幅回路の場合よりも周波数の数を大きくすることができる。
【００３９】
なお、本実施形態でもＦＥＴのゲートバイアスを０Ｖと−０．７Ｖとしたしたときの組合せの場合を示したが、それ以外のバイアス点の組合せであってよい。さらに、ドレインバイアスを変化させた場合の組合せであってもよい。また、増幅部３０の能動素子の構成は、カスコード接続やダーリントン接続されたＦＥＴとしてもよい。
【００４０】
［第３の実施形態］
図９は本発明の第３の実施形態の構成を示している。本実施形態の高周波増幅回路は、図７に示した高周波増幅回路と基本的に同じであるが、増幅部３０は能動素子として互いに異なるゲート幅の３つのＦＥＴ３１１，３１２，３１３を使用して構成されている。
【００４１】
図９のように構成することにより、信号を入力端子１より入力すると所望の周波数で、入力端子１と出力端子２が、それぞれ入力整合回路１０と出力整合回路２０を介して増幅部３０とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【００４２】
本実施形態は増幅部３０のＦＥＴ３１１，３１２，３１３のサイズを同一としていないことを特徴としており、このようにＦＥＴのサイズを異ならせることにより、ＦＥＴのバイアス可変時の入出力インピーダンスの変化範囲をより大きくすることができる。図１０、図１１はＦＥＴのゲート幅（５０μｍから４００μｍまで変化させた場合）とバイアス点の両方を変化させた場合のＦＥＴが取り得る入力反射特性Ｓ１１（入力インピーダンス）、出力反射特性Ｓ２２（出力インピーダンス）を示している。
【００４３】
これらの図が示すように、バイアス点の変化に加えて、ゲート幅を変更することにより、前記した図３、図４の場合と比較して、ＦＥＴの入力反射特性Ｓ１１（入力インピーダンス）と出力反射特性Ｓ２２（出力インピーダンス）を広範囲で設定することができる。
【００４４】
従って、本実施形態の高周波増幅回路は入力整合回路１０及び出力整合回路２０の境界条件範囲（負荷インピーダンスの設定範囲）を広げることができるので、マルチバンド対応の入出力整合回路を容易に実現することができるとともに、動作周波数の設定自由度を広げることができる。
【００４５】
なお、本実施形態では高周波増幅回路の増幅部３０のＦＥＴの数を３つとしたが、４つ、５つと数を増やせば、増やす程この増幅回路が適用できる周波数帯域が多くなる。さらにＦＥＴのゲート幅の種類の数を変えることにより、一層動作周波数の設定自由度を広げることができる。また、増幅部の能動素子の構成は、カスコード接続やダーリントン接続されたＦＥＴとしてもよい。
【００４６】
【発明の効果】
以上説明したように、本発明の高周波増幅回路ではマルチバンド対応の高周波増幅回路を小型に実現できるとともに、増幅部のバイアスを変えることにより所望の周波数帯域動作を実現し、かつその周波数帯域を変化させることができるという利点がある。
【図面の簡単な説明】
【図１】本発明のマルチバンド高周波増幅回路の原理説明用の回路図である。
【図２】本発明の第１の実施形態のマルチバンド高周波増幅回路の回路図である。
【図３】図２の回路のドレイン電圧依存性を示す入出力反射特性図である。
【図４】図２の回路のゲート電圧依存性を示す入出力反射特性図である。
【図５】図２の回路の動作モードの説明図である。
【図６】図２の回路の各動作モードでのＳ２１ ，Ｓ１１ ，Ｓ２２の周波数特性図である。
【図７】本発明の第２の実施形態のマルチバンド高周波増幅回路の回路図である。
【図８】図７の回路の動作モードの説明図である。
【図９】本発明の第３の実施形態のマルチバンド高周波増幅回路の回路図である。
【図１０】図９の回路のゲート幅を変えたときのドレイン電圧依存性を示す入出力反射特性図である。
【図１１】図９の回路のゲート幅を変えたときのゲート電圧依存性を示す入出力反射特性図である。。
【図１２】従来のマルチバンド高周波増幅回路の回路図である。
【図１３】従来の別のマルチバンド高周波増幅回路の回路図である。
【図１４】従来のマルチバンド高周波増幅回路の利得の周波数特性図である。
【符号の説明】
１，１Ａ，１Ｂ：入力端子
２，２Ａ，２Ｂ：出力端子
３：バイアススイッチ用端子
４Ａ，４Ｂ：バイアス端子
１０，１０Ａ，１０Ｂ：入力整合回路
２０，２０Ａ，２０Ｂ：出力整合回路
３０、３０’：増幅部
３１〜３ｉ，３０１〜３０３，３１１〜３１３：ＦＥＴ
４０Ａ，４０Ｂ：バイアス制御回路
５０：バイアススイッチ
６０：フィードバック回路
Claims (3)
- 増幅部と、該増幅部と信号入力端子との間に設けた入力整合回路と、前記増幅部と信号出力端子との間に設けた出力整合回路を具備するマルチバンド高周波増幅回路において、
前記増幅部は前記入力整合回路と前記出力整合回路との間に並列接続した複数の能動素子からなり、
前記複数の能動素子の少なくとも１つについてその動作点を変化可能とし、前記それぞれの能動素子の動作点の組み合わせに応じて、前記入力整合回路及び前記出力整合回路の整合周波数が決定されるようにしたことを特徴とするマルチバンド高周波増幅回路。 - 請求項１において、
前記複数の能動素子は、そのサイズがすべて同じであることを特徴とするマルチバンド高周波増幅回路。 - 請求項１において、
前記複数の能動素子の少なくとも１つは、他の能動素子とサイズが異なることを特徴とするマルチバンド高周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080862A JP3563321B2 (ja) | 2000-03-22 | 2000-03-22 | マルチバンド高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080862A JP3563321B2 (ja) | 2000-03-22 | 2000-03-22 | マルチバンド高周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267864A JP2001267864A (ja) | 2001-09-28 |
| JP3563321B2 true JP3563321B2 (ja) | 2004-09-08 |
Family
ID=18597895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080862A Expired - Fee Related JP3563321B2 (ja) | 2000-03-22 | 2000-03-22 | マルチバンド高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563321B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072638A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 分布増幅器 |
| TW200518345A (en) | 2003-08-08 | 2005-06-01 | Renesas Tech Corp | Semiconductor device |
| JP4585337B2 (ja) | 2005-03-14 | 2010-11-24 | 株式会社エヌ・ティ・ティ・ドコモ | バイアス回路 |
| JP5143523B2 (ja) | 2006-10-25 | 2013-02-13 | 株式会社エヌ・ティ・ティ・ドコモ | バイアス回路 |
| WO2008099464A1 (ja) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | 電力増幅器 |
| US8326246B2 (en) | 2007-07-10 | 2012-12-04 | Qualcomm Incorporated | Super regenerative (SR) apparatus having plurality of parallel SR amplifiers tuned to distinct frequencies |
| US9603187B2 (en) * | 2012-11-14 | 2017-03-21 | Qualcomm Incorporated | Omni-band amplifiers |
-
2000
- 2000-03-22 JP JP2000080862A patent/JP3563321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267864A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750756B2 (en) | Matching circuit | |
| US7218185B2 (en) | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same | |
| JP5453120B2 (ja) | マルチバンド整合回路、およびマルチバンド電力増幅器 | |
| US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
| JP4202405B2 (ja) | 可変減衰器及び集積回路 | |
| US20230108382A1 (en) | Dual-band low-noise amplifier circuit, low-noise amplifier, and device | |
| JPWO2004082138A1 (ja) | 整合回路 | |
| KR100414252B1 (ko) | 다단 증폭기 | |
| JPH08130419A (ja) | 増幅器並びにこれを有する受信機及び通信機 | |
| US5021743A (en) | Biasing networks for matrix amplifiers | |
| JP4838572B2 (ja) | 安定化回路、マルチバンド増幅回路 | |
| KR20010053413A (ko) | 이동체 전화 장치 | |
| JPH0730343A (ja) | 分布型増幅器及び双方向増幅器 | |
| WO2017199690A1 (ja) | インピーダンス整合回路、高周波フロントエンド回路および通信装置 | |
| JP3563321B2 (ja) | マルチバンド高周波増幅回路 | |
| US6630861B2 (en) | Variable gain amplifier | |
| JPH01137710A (ja) | 広帯域増幅器 | |
| JPH0870207A (ja) | インピーダンス整合回路 | |
| ES2342401T3 (es) | Mezclador con realimentacion. | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| JP2005027062A (ja) | 高周波増幅回路およびそれを用いた移動体通信端末 | |
| JP2004104394A (ja) | 高周波スイッチ | |
| JP2004364068A (ja) | 周波数帯域可変増幅器 | |
| JP6532618B2 (ja) | 高周波回路及び高周波電力増幅器 | |
| WO2023248631A1 (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |