JPH08130419A

JPH08130419A - 増幅器並びにこれを有する受信機及び通信機

Info

Publication number: JPH08130419A
Application number: JP6268977A
Authority: JP
Inventors: Nobutoshi Fukuden; 信敏福伝
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-11-01
Filing date: 1994-11-01
Publication date: 1996-05-21
Also published as: US5805023A

Abstract

(57)【要約】【目的】低雑音特性を損なうことなく寄生発振を確実
に防止でき、安定性の良い増幅器を提供する。【構成】入力端子と出力端子を備え、増幅素子として
トランジスタ（１）を有する増幅器において、前記トラ
ンジスタに設けられた負帰還回路（７）と、前記増幅器
の入力端子と前記トランジスタの入力端子との間、又は
前記増幅器の出力端子と前記トランジスタの出力端子と
の間に縦続接続されたインダクタンス素子と抵抗素子と
の並列回路（１５）とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラトランジス
タや電界効果トランジスタ等の増幅素子を使用した増幅
器に関し、より詳細にはマイクロ波帯域等の高い周波数
を処理する増幅器に関する。

【０００２】

【従来の技術】図１３は、従来の負帰還型増幅器で構成
されるマイクロ波増幅器のブロック図である。図示する
回路は、電界効果トランジスタ（以下、ＦＥＴと称す
る）１、入力整合（マッチング）回路５、出力整合回路
６、第１の負帰還回路８及び第２の負帰還回路７とを有
する。入力整合回路５は、増幅器の入力端子９とＦＥＴ
１のゲート２との間に設けられ、入力インピーダンスを
整合させる。出力整合回路６は、ＦＥＴ１のドレイン３
と増幅器の出力端子１０との間に設けられ、出力インピ
ーダンスを整合させる。第１の負帰還回路８は主とてイ
ンダクタンス回路素子で構成され、その一端はＦＥＴ１
のソースに接続され、他端はグランド電位等の基準電位
に設定される。第２の負帰還回路７は主として抵抗素子
とキャパシタの直列回路で構成され、ＦＥＴ１のゲート
２とドレイン３との間に接続されている。なお、増幅用
能動素子としては、ＦＥＴに代えてバイポーラトランジ
スタを用いることもできる。

【０００３】近年、マイクロ波帯域等の高い周波数を増
幅できる高電子移動度トランジスタ（ＨＥＭＴ）やヘテ
ロジャンクションバイポーラトランジスタ（ＨＢＴ）等
の高性能の増幅素子が種々提案されている。これらのト
ランジスタを図１３の回路に用いた場合、第１の負帰還
回路８を使用していると、増幅を目的とする周波数より
も３〜８倍高い周波数で寄生発振を起こす。通常のトラ
ンジスタを用いている場合でも、寄生発振を起こす可能
性はある。このような寄生発振周波数の存在は、増幅器
には致命的である。従って、寄生発振の発生を防ぐ工夫
が必要となる。なお、寄生発振は特に高性能なトランジ
スタを使用した場合に特に顕著に起きる。この場合、高
性能なトランジスタとは、増幅可能最大周波数が２０Ｇ
Ｈｚ以上の性能を有するトランジスタを指す。

【０００４】図１４は、増幅可能最大周波数が２０ＧＨ
ｚのＧａＡｓ・ＭＥＳＦＥＴと、増幅可能最大周波数が
２３ＧＨｚのＧａＡｓ・ＭＥＳＦＥＴとでその安定指数
を記述したものであるが、増幅可能最大周波数が２０Ｇ
Ｈｚのトランジスタの安定指数３０１は、最低値で０．
８８であり実用上安定に動作できるのに対し、増幅可能
最大周波数が２３ＧＨｚのトランジスタの安定指数３０
２は、最低値が０．７６と小さく寄生発振を起こし易い
ものになっている。つまり、増幅可能最大周波数が２０
ＧＨｚ以上の性能を有しているトランジスタは、寄生発
振を起こし易いのである。

【０００５】なお、ここで安定指数（以下、安定指数Ｋ
と称す）は、４端子回路定数であるスキャタリングパラ
メータを使用して表すと以下の関係がある。Ｋ＝（１＋｜Ｓ１１Ｓ１２−Ｓ１２Ｓ２１｜² −｜Ｓ１
１｜²−｜Ｓ２２｜² ）／２｜Ｓ１２｜｜Ｓ２１｜このＫ値が１以下ではある負荷条件のもとで安定である
が、値が小さくなるほどその負荷条件の範囲が小さくな
り発振を起こし易くなる。Ｋ値が１以上では、いかなる
負荷条件でも安定に動作し、発振は起きない。

【０００６】なお、上記のように、増幅可能最大周波数
が２０ＧＨｚ以上で得られる高性能なトランジスタとし
ては、他にＨＥＭＴやＨＢＴなどがあげられる。真空管
を用いた増幅回路では、寄生発振を防止するために、プ
レートに接続された負荷抵抗にコイル（ピーキングコイ
ル）を巻き付けることが行われていた。

【０００７】

【発明が解決しようとする課題】しかしながら、従来、
ＨＦ帯域の真空管回路で用いられているようなピーキン
グコイルをＨＥＭＴのような高性能増幅素子に適用する
ことはできないと考えられていた。図１５はＨＥＭＴの
ゲート側の不安定領域をスミスチャート上に示した図で
あり、図１６はＨＥＭＴのドレイン側の不安定領域をス
ミスチャート上に示した図である。図１５及び図１６に
示すように、ゲート側及びドレイン側共に、不安定領域
は誘導性インピーダンス領域にある。特に、ドレイン側
の不安定領域は、誘導性インピーダンス領域全体に広が
っている。

【０００８】このように、高性能増幅素子に誘導性素子
であるピーキングコイルを適用することはできないと考
えられていた。このため、従来では、寄生発振を避ける
ために、第１の負帰還回路８を省略していた。しかしな
がら、第１の負帰還回路８を省略すると、増幅器の入力
インピーダンスを前段のインピーダンスとの整合及び所
望の低雑音特性を得るための所定のインピーダンスに設
定できず、この結果入力整合回路５で所望の特性を得る
ことができない。入力整合回路５で、低雑音特性とイン
ピーダンス整合特性の両方が所望の特性となるようにそ
のパラメータを設定するが、第１の負帰還回路８が省略
されたことで、両方共所望の特性に設定することができ
ず、どちらか一方の特性が犠牲になってしまう。

【０００９】本発明は、上記従来技術の問題点を解決
し、低雑音特性を損なうことなく寄生発振を確実に防止
でき、安定性の良い増幅器を提供することを目的とす
る。

【００１０】

【課題を達成するための手段】請求項１に記載の発明
は、入力端子と出力端子を備え、増幅素子としてトラン
ジスタを有する増幅器において、前記トランジスタに設
けられた負帰還回路と、前記増幅器の入力端子と前記ト
ランジスタの入力端子との間、又は前記増幅器の出力端
子と前記トランジスタの出力端子との間に縦続接続され
たインダクタンス素子と抵抗素子との並列回路とを有す
る構成である。

【００１１】請求項２に記載の発明は、前記並列回路
が、前記増幅器のの入力端子と前記トランジスタの入力
端子との間、及び前記増幅器の出力端子と前記トランジ
スタの出力端子との間の両方に個々に設けられている構
成である。請求項３に記載の発明は、前記増幅器が更
に、増幅器の入力端子に結合する第１のインピーダンス
整合回路と、増幅器の出力端子に結合する第２のインピ
ーダンス整合回路とを有する構成である。

【００１２】請求項４に記載の発明は、前記負帰還回路
が、前記増幅器の入力端子に結合する前記トランジスタ
の入力端子と、前記増幅器の出力端子に結合する前記ト
ランジスタの出力端子との間に設けられている構成であ
る。請求項５に記載の発明は、前記負帰還回路が、前記
増幅器の入力端子及び出力端子にそれぞれ結合する前記
トランジスタの端子以外の端子と所定の電位点との間に
設けられている構成である。

【００１３】請求項６に記載の発明は、前記負帰還回路
が、前記増幅器の入力端子に結合する前記トランジスタ
の入力端子と、前記増幅器の出力端子に結合する前記ト
ランジスタの出力端子との間に設けられ、更に増幅器は
前記トランジスタの端子以外の端子と所定の電位点との
間に設けられた別の負帰還回路とを有する構成である。

【００１４】請求項７に記載の発明は、前記増幅器が更
に、その入力端子とこれに結合する前記トランジスタの
入力端子との間に設けられた第１の直流阻止回路と、そ
の出力端子とこれに結合する前記トランジスタの出力端
子との間に設けられた第２の直流阻止回路とを有する構
成である。請求項８に記載の発明は、前記増幅器が更
に、前記トランジスタをバイアスするバイアス回路を有
する構成である。

【００１５】請求項９に記載の発明は、前記トランジス
タが、増幅可能最大周波数が２０ＧＨｚよりも高い構成
である。請求項１０に記載の発明は、前記並列回路を構
成する抵抗素子とインダクタンス素子が、回路基板上に
個別に形成され、この両者を並列に接続して構成され
る。

【００１６】請求項１１に記載の発明は、前記負帰還回
路、インダクタンス素子及び抵抗素子の少なくとも１つ
が、前記トランジスタが形成される半導体基板上に設け
られている。請求項１２に記載の発明は、アンテナに結
合する増幅器と、該増幅器に結合する第１のフィルタ
と、バンドパスフィルタの出力に局部発振信号とを混合
するミキサと、ミキサに結合する第２のフィルタとを有
する受信機であって、前記増幅器は、上述した構成であ
る。

【００１７】請求項１３に記載の発明は、送信系と受信
系とを有する通信機であって、前記受信系は、アンテナ
に結合する増幅器と、該増幅器に結合する第１のフィル
タと、バンドパスフィルタの出力に局部発振信号とを混
合するミキサと、ミキサに結合する第２のフィルタとを
有し、前記増幅器は、上述した構成である。

【００１８】

【作用】請求項１に記載の発明では、負帰還回路は出力
側の信号を入力側に負帰還して、増幅器の動作を安定に
する。この負帰還回路と共に、前述したように設けられ
るインダクタンス回路素子と抵抗素子の並列回路は、低
雑音で高い安定性を保持しつつ、広い周波数帯域、特に
高い周波数帯域での寄生発振を防止するように作用す
る。

【００１９】請求項２に記載の発明では、並列回路を上
述したように個々に設けることで、請求項１の発明によ
る効果を一層顕著なものとすることができる。請求項３
に記載の発明では、第１のインピーダンス整合回路は入
力インピーダンスを整合させる作用を有し、第２のイン
ピーダンス整合回路は出力インピーダンスを整合させる
作用を有する。上記負帰還回路と共に用いられる並列回
路は特に、第１のインピーダンス整合回路が低雑音特性
でかつ入力インピーダンスを整合させるように作用す
る。

【００２０】請求項４に記載の発明では、負帰還回路
は、特に低周波帯域での寄生発振を防止する作用を有す
る。請求項５に記載の発明では、負帰還回路と共に並列
回路を用いることで、低雑音で高い安定性を保持しつ
つ、広い周波数帯域、特に高い周波数帯域での寄生発振
を防止するように作用する。

【００２１】請求項６に記載の発明は、請求項６及び７
に記載の作用を有する。請求項７に記載の発明では、第
１及び第２の直流素子回路は、増幅器をその前段及び後
段回路から直流的に分離する作用を有する。請求項８に
記載の発明のバイアス回路は、トランジスタをバイアス
して所望の動作特性が得られるように作用する。

【００２２】請求項９に記載の発明のトランジスタは、
増幅可能最大周波数が２０ＧＨｚよりも高いときで請求
項１に記載の作用・効果を呈する。請求項１０に記載の
発明では、前記並列回路を構成する抵抗素子とインダク
タンス素子が、回路基板上に個別に形成され、この両者
を並列に接続することで、容易に製造できる。

【００２３】請求項１１に記載の発明では、前記負帰還
回路、インダクタンス素子及び抵抗素子の少なくとも１
つが、前記トランジスタが形成される半導体基板上に設
けられていることで製造が容易になるとともに、残りの
素子を外付けとすることもできる。請求項１２に記載の
受信機では、増幅器が上記の通り構成されているので、
低雑音で高い安定性を保持しつつ、寄生発振が起きない
受信機を構成できる。

【００２４】請求項１３に記載の通信機は、増幅器が上
記の通り構成されているので、低雑音で高い安定性を保
持しつつ、寄生発振が起きない通信機を構成できる。

【００２５】

【実施例】図１は、本発明の第１の実施例を示すブロッ
ク図である。図１において、図１３に示す構成部品と同
一のものには同一の参照番号を付してある。図１３に示
す増幅器はマイクロ波帯域の信号を増幅する機能を有
し、その構成は図１３に示す構成に加え、抵抗素子１６
とコイル１７とが並列に接続された並列回路１５を有す
る。この並列回路１５を詳述する前に、その他の各部を
説明する。

【００２６】入力整合回路５及び出力整合回路６は主と
して、分布定数回路で構成される。第２の負帰還回路７
は抵抗素子とキャパシタンス回路素子を直列に接続した
もので構成される。この第２の負帰還回路７とＨＥＭＴ
又はＨＢＴ等で構成されるトランジスタ１（以下、ＦＥ
Ｔ１と称する）とを接続するラインは、浮遊インダクタ
ンス成分を含む。第１の負帰還回路８は、コイル、平面
型スパイラルコイル、又は増幅を目的とする周波数でλ
／４（λは波長）以下の長さを持つ線路で構成される。

【００２７】並列回路１５のインダクタンス回路素子１
７はコイル、平面型スパイラルコイル又は分布定数線路
等で構成され、増幅を目的とする周波数で低インピーダ
ンス、例えば５ＧＨｚ以上の周波数で高インピーダンス
となる定数が選ばれる。図１の構成では並列回路１５
は、ＦＥＴ１のドレイン３と出力整合回路６との間に設
けられている。しかしながら、並列回路１５を出力整合
回路６と出力端子１０との間、入力端子９と入力整合回
路５との間、又は入力整合回路５とゲート２との間に設
けてもよい。また、図１に示す並列回路１５に加え、別
に同様の並列回路を上記いずれかの箇所に設けてもよ
い。更に、並列回路１５を入力側のバイアス回路の一
部、出力整合回路６の一部、又は出力側のバイアス回路
の一部として組み込む構成としても良い。

【００２８】次に、図１に示すマイクロ波増幅器におけ
る第１の負帰還回路８について説明する。第１の負帰還
回路８は、入力整合回路５のパラメータを適当な値に設
定することで低雑音特性を得るための入力整合機能と及
び入力インピーダンスを整合させる機能（例えば５０Ω
又は前段のインピーダンスに整合させる）の両方が得ら
れるようにする働きと共に、回路全体の安定性を変える
働きを持つ。

【００２９】図２は、トランジスタとしてＨＥＭＴを用
い、かつ第１の負帰還回路８のみを用いた場合の回路を
示し、図３のグラフ中の曲線１０１は図２に示す回路の
周波数に対する安定指数を示す。また、図３のグラフ中
の曲線１０２は実験で用いたＨＥＭＴ自身の安定指数で
ある。ＨＥＭＴの安定指数１０２は１１ＧＨｚ以下で１
以下となり、周波数が低くなるにつれて値もより小さく
なっている。一方、図２に示すＦＥＴ（ＨＥＭＴ）１と
第１の負帰還回路８のみの回路の安定指数１０１は２〜
３ＧＨｚにおいてはほぼ１となっているが、そのほかの
周波数では１以下であり、特に８〜９ＧＨｚにおいては
０．６以下となり不安定となっている。上記実験結果を
踏まえ、本発明者は図４に示すように、図２に示す構成
に抵抗素子１６とインダクタンス回路素子１７とを有す
る並列回路１５を接続して、周波数に対する安定指数を
測定した。測定結果を図５に示す。図５からわかるよう
に、図４に示す構成では、２ＧＨｚ以上の周波数におい
て安定指数は１以上、又は１に非常に近くなっている。
また、２ＧＨｚより低い周波数では、１を下回ってい
る。このように、従来は、インダクタンス回路素子をＨ
ＥＭＴ等のＦＥＴのゲート側又はドレイン側に接続する
ことは不適当と考えられていたが、ＦＥＴ１のソース４
に接続される第１の負帰還回路８と併用すれば安定性が
向上し、寄生発振を抑制できることが判明した。

【００３０】第２の負帰還回路７は、２ＧＨｚ付近の周
波数及びこれより低い周波数において安定指数Ｋを１以
上にする働きを有する。第２の負帰還回路７で用いる抵
抗素子の値が小さくなると、利得が下がり雑音が増加す
るので、雑音特性の劣化が０．１〜０．３ｄＢとなるよ
うな抵抗値を選択するのが好ましい。第２の負帰還回路
７を図４の構成に加えた場合は、図５の点線で示すよう
に、３ＧＨｚ以下の周波数で安定指数が向上する。従っ
て、２ＧＨｚ付近の周波数を増幅する必要がある場合に
は、第１の負帰還回路８に加え、第２の負帰還回路７を
加えることが好ましい。図１に示す第２の負帰還回路７
を省略した構成を図６に示す。

【００３１】図７は、図６の回路に２つのバイアス回路
を付加した構成を示すブロック図である。図７におい
て、前述した図に示す構成部品には同一の参照番号を付
してある。一方のバイアス回路はＦＥＴ１のゲート側に
設けられ、他方のバイアス回路はドレイン側に設けられ
ている。これらのバイアス回路は以下の構成を有する。
分布定数線路２１及び２１’はそれぞれ、ＦＥＴ１のゲ
ート２及びドレイン３に接続されており、例えば増幅を
目的とする周波数でその線路長がλ／８〜３λ／８であ
る。バイパスキャパシタ２２及び２２’はそれぞれ分布
定数線路２１及び２１’に接続され、増幅を目的とする
周波数をバイパスする。バイパスキャパシタ２２及び２
２’を、一端開放の分布定数線路で置き換えても良い。
キャパシタ２４は、目的とする周波数より低く広い範囲
の周波数領域で高周波数をバイパスさせるので、前記
（低くて広い範囲の）周波数領域ではトランジスタの端
子２には抵抗素子２４とキャパシタ２２の並列回路が接
続されており、容量性のインピーダンスとなっているの
で、回路の安定性が向上する。ドレイン側の抵抗素子２
３及びキャパシタ２４’も同様に動作する。ゲートバイ
アス信号（電圧）はバイアス端子２５に与えられ、ドレ
インバイアス信号（電圧）はバイアス端子２６に与えら
れる。上記２つのバイアス回路は増幅を目的とする周波
数より低い周波数においてＫ値を大きくする作用を有す
る。なお、素子２３と２４の直列回路又は素子２３’と
２４’の直列回路のどちらか一方を省略することは可能
である。入力端子９と入力整合回路５との間には直流成
分を遮断するカップリングキャパシタ５４が設けられ、
出力端子１０と出力整合回路６との間には直流成分を遮
断するカップリングキャパシタ５４’が設けられてい
る。

【００３２】図８は、図７の回路に第２の負帰還回路７
を付加した構成である。この構成の周波数に対する安定
指数は図５の破線で示した通りである。以上説明したよ
うに、本発明の第１の実施例によれば、以下の効果が得
られる。（１）低雑音特性と入力インピーダンスの整合とを同時
に得ることができ、非常に広い帯域に渡り安定係数Ｋを
１以上にして寄生発振を防止することができる。

【００３３】（２）ＨＥＭＴやＨＢＴ等の高性能かつ廉
価なトランジスタを８ＧＨｚ以下の周波数で使用するこ
とができ、実用的かつコストパフォーマンスが高い回路
である。図９（Ａ）は、両面を金属膜で覆われた誘電体
基板５１上に回路素子を形成又は搭載した図８に示すマ
イクロ波増幅器の平面図、図９（Ｂ）は図９（Ａ）に示
すＡ−Ａ’線断面図である。抵抗素子１６、２３、２
３’及び５２はチップ抵抗で構成されていある。抵抗素
子５２は、第２の負帰還回路７の一構成部品である。キ
ャパシタ２２、２２’、２４、２４’、５３、５４及び
５４’はチップキャパシタで構成されている。キャパシ
タ５３は第２の負帰還回路７の一構成部品である。抵抗
素子、キャパシタ及びＦＥＴ１は、誘電体基板５１上に
設けられた回路電極５８に半田付けされる。誘電体基板
５１は誘電体の両面を銅箔で覆い、穴あけ加工、スルー
ホール加工及び蝕刻技術を用いたパターン加工により製
作されたものである。誘電体基板５１の表面のパターニ
ングされた銅箔５８が抵抗、キャパシタ以外の回路素子
を構成する。誘電体基板の裏面には、穴あけ加工部を除
き銅箔５９で覆われている。

【００３４】入力整合回路５は伝送線路５５、カップリ
ングキャパシタ５４、及び一端がスルーホール５７によ
り接地された伝送線路５６で構成されている。出力整合
回路５６は伝送線路５５’、カップリングキャパシタ５
４’、一端をスルーホール５７で接地された伝送線路５
６’、及びインダクタンス回路素子として機能する伝送
線路１７と抵抗素子１６を並列接続した並列回路１５で
構成されている。第２の負帰還回路７は抵抗素子５２、
キャパシタ５３及びそれらを接続するために設けられた
線路により構成されている。第１の負帰還回路８は、一
端をスルーホール５７により接地された伝送線路で構成
されている。ＦＥＴ１はＨＥＭＴが使用され、そのゲー
ト２に接続されるゲートバイアス回路は、高特性インピ
ーダンスを持つλ／４線路２１、キャパシタ２２、２
４、抵抗素子２３及びそれらを電気的に接続する線路に
より構成されている。ＦＥＴ１のドレイン３に接続され
るバイアス回路は、高特性インピーダンスを持つλ／４
線路２１’、キャパシタ２２’、２４’、抵抗素子２
３’及びそれらを電気的に接続する線路により構成され
ている。

【００３５】誘電体基板５１上に搭載する回路部品及び
そのレイアウト等は任意に決定できる。従って、図９
（Ａ）、（Ｂ）に示すものに限定されるものではない。
図１０（Ａ）は、図８に示すマイクロ波増幅器を１チッ
プに集積したモノリシック・マイクロウェーブ・ＩＣ
（ＭＭＩＣ）２００の平面図、図１０（Ｂ）は図１０
（Ａ）に示すＢ−Ｂ’線断面図である。なお、前述した
構成部品と同一のものには同一の参照番号を付してあ
る。絶縁性のガリウム・ヒ素結晶基板１００の表面層
に、イオン・インプランテーション技術を使用して部分
的に不純物を打ち込み、低抵抗層１０２及び１０２’を
形成する。抵抗層１０２は抵抗素子として、抵抗層１０
２’はＦＥＴ１の活性層となる。その表面に蒸着又は鍍
金技術により、高電導度の第１金属層１０１を形成し、
光蝕刻技術を使用し、不必要部分の金属層を除去する。
その上にＳｉＯ₂、Ｓｉ₃Ｎ₄、又はポリイミド等の絶
縁層１０３を形成する。この絶縁層１０３は、電極の交
差する部分（スパイラル・コイル８１、８１’、ＦＥＴ
１のゲート電極２とソース電極４）の絶縁と、キャパシ
タ２２、２２’、５４及び５５’における第１金属層１
０１と第２金属層１０１’との間の絶縁層となる。この
絶縁層１０３の上に、第２の金属層１０１’を形成す
る。スパイラル・コイル８１、８１’は前述のλ／４線
路と同一の機能を有する。キャパシタ２２、２２’の下
部電極及び伝送線路５６、５６’の一端はビアホール７
１により裏面の電極１０１’と接続されている。

【００３６】なお、図示を省略するが、必要に応じて図
１０に示すＭＭＩＣはパッケージされる。図１１は、本
発明のマイクロ波増幅器を搭載した受信機のブロック図
である。以下、この受信機を本発明の第２の実施例とし
て説明する。なお、前述した構成部品と同一のものには
同一の参照番号を付してある。

【００３７】図１１に示す受信機はアンテナ２０１、マ
イクロ波増幅器２０２、２０２’、バンドパスフィルタ
２０３、ミキサ２０４、局部発振器２０５、マイクロ波
増幅器２０６及び低帯域通過型フィルタ２０７で構成さ
れている。アンテナ２０１で受信された微小信号は増幅
器２０２、２０２’により所望の電力に増幅され、バン
ドパスフィルタ２０３により不要な信号及び雑音を除去
し、ミキサ２０４に入力される。局部発振器２０５で発
生した一周波数成分のみを持つ高周波数は増幅器２０６
により所望の電力に増幅され、ミキサ２０４に入力され
る。ミキサ２０４において、受信された信号と局部発振
器２０５で発生した高周波数の差の周波数（中間周波数
又はベースバンド信号）が発生する。その発生した中間
周波数を低域通過型フィルタにより必要とされる信号の
みを取り出す。

【００３８】上記マイクロ波増幅器２０２及び２０２’
は、前述した第１の実施例により構成される。また、フ
ィルタ２０７に後続する復調器等は図示を省略する。図
１１に示す構成は、衛星から発射されるマイクロ波を受
信する受信機や、携帯電話器等に用いることができる。
図１２は、本発明のマイクロ波増幅器を搭載した通信機
のブロック図である。以下、この通信機を本発明の第３
の実施例として説明する。なお、図１２において、前述
した構成部品と同一のものには同一の参照番号を付して
ある。

【００３９】通信機の受信系は前述のマイクロ波増幅器
２０２、２０２’及びバンドパスフィルタ２０３を有
し、送信系は電力増幅器２１１、２１１’及びバンドパ
スフィルタ２０３’を有する。受信系と送信系とは切り
換えスイッチ２０８、２０８’で切り換えられる。スイ
ッチ２０８の可動接点はアンテナ２０１に接続され、ス
イッチ２０８’の可動接点はミキサ２０４に接続されて
いる。ミキサ２０４にはスイッチ２０８”が接続されて
いる。スイッチ２０８”の可動接点はミキサ２０４に接
続され、スイッチ２０８”と受信端子２１４との間には
中間周波増幅２１３が接続されている。また、スイッチ
２０８”と送信端子２１５との間には中間周波増幅器２
１３’が接続されている。

【００４０】アンテナ２０１で受信された微小信号は送
受信切り換えスイッチ２０８を通り、増幅器２０２、２
０２’により所望の電力に増幅され、バンドパスフィル
タ２０３により不要な信号及び雑音を除去し、切り換え
スイッチ２０８’を通り、ミキサ２０４に入力される。
局部発振器２０５で発生した一周波数成分のみを持つ高
周波数は増幅器２０６により所望の電力に増幅され、ミ
キサ２０４に入力される。この高周波数は受信及び送信
時共に同じ働きをする。

【００４１】ミキサ２０４において、受信された信号と
局部発振器２０５で発生した高周波数の差の周波数（中
間周波数又はベースバンド信号）が発生する。この発生
して中間周波数は切り換えスイッチ２０８”を通り、中
間周波数増幅器２１３により所望の電力に増幅し、受信
端子２１４に送られる。一方、図示しない変調器で変調
されたベースバンド信号は送信端子２１５に入力され、
中間周波数増幅器２１３’により所望の電力に増幅さ
れ、切り換えスイッスイッチ２０８”を通り、ミキサ２
０４に入力される。ミキサ２０４において発生したマイ
クロ波信号は切り換えスイッチ２０８’を通り、バンド
パスフィルタ２０３’により不要な周波数を除去された
後、電力増幅器２１１、２１１’により所望の電力に増
幅し、切り換えスイッチ２０８を通りアンテナ２０１に
送られる。

【００４２】図１２に示す構成は、携帯電話基地局用送
受信器、自動車電話器、アマチュア無線器等に適用でき
る。以上、本発明の実施例を説明した。上記実施例では
ＦＥＴが用いられているが、これに代えてバイポーラト
ランジスタを用いても良い。また、入力又は出力の整合
回路は、本発明の並列回路を含んで構成されてもよい。
更に、抵抗素子として、例えばチップ抵抗や薄膜抵抗を
使用することもできる。

【００４３】

【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。請求項１に記載の発明によれば、
低雑音で高い安定性を保持しつつ、広い周波数帯域、特
に高い周波数帯域での寄生発振が起きない安定性のよい
増幅器が得られる。

【００４４】請求項２に記載の発明によれば、並列回路
を上述したように個々に設けることで、請求項１の発明
による効果を一層顕著なものとすることができる。請求
項３に記載の発明によれば、負帰還回路と共に並列回路
を用いることで、低雑音特性を損なわず入力インピーダ
ンス整合を行うとこができる、安定性がよい増幅器が得
られる。

【００４５】請求項４に記載の発明によれば、特に低周
波帯域での寄生発振が起きない増幅器が得られる。請求
項５に記載の発明によれば、負帰還回路と共に並列回路
を用いることで、低雑音で高い安定性を保持しつつ、広
い周波数帯域、特に高い周波数帯域での寄生発振が起き
ない増幅器が得られる。

【００４６】請求項６に記載の発明によれば、請求項４
及び５に記載の効果が得られる。請求項７に記載の発明
によれば、直流成分に影響されない安定な増幅器が得ら
れる。請求項８に記載の発明によれば、回路動作を所望
の動作特性で行わせることができる。

【００４７】請求項９に記載の発明のトランジスタは、
増幅可能最大周波数が２０ＧＨｚよりも高い周波数で請
求項１に記載の効果が得られる。請求項１０に記載の発
明では、前記並列回路を構成する抵抗素子とインダクタ
ンス素子が、回路基板上に個別に形成され、この両者を
並列に接続することで、容易に製造できる。

【００４８】請求項１１に記載の発明では、前記負帰還
回路、インダクタンス素子及び抵抗素子の少なくとも１
つが、前記トランジスタが形成される半導体基板上に設
けられていることで製造が容易になるとともに、残りの
素子を外付けとすることもできる。請求項１２に記載の
受信機では、増幅器が上記の通り構成されているので、
低雑音で高い安定性を保持しつつ、寄生発振が起きない
受信機を構成できる。

【００４９】請求項１３に記載の通信機は、増幅器が上
記の通り構成されているので、低雑音で高い安定性を保
持しつつ、寄生発振が起きない通信機を構成できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例のブロック図である。

【図２】ＨＥＭＴ自身及び負帰還回路を用いた場合の安
定指数を得るために実験で用いた回路のブロック図であ
る。

【図３】ＨＥＭＴ自身及び負帰還回路を用いた場合の安
定指数を示すグラフである。

【図４】図２に示す構成に、第１の実施例で用いている
並列回路を付加した構成を示すブロック図である。

【図５】図４に示す構成の安定指数を示すグラフであ
る。

【図６】図５に示す構成に入力整合回路及び出力整合回
路を付加した構成のブロック図である。

【図７】図６に示す構成にバイアス回路を付加した構成
のブロック図である。

【図８】図７に示す構成に別の負帰還回路を付加した構
成のブロック図である。

【図９】図８に示す構成を誘電体基板上に形成したデバ
イスの平面図及びＡ−Ａ’線断面図である。

【図１０】図８に示す構成をＭＭＩＣデバイスとして形
成したデバイスの平面図及びＢ−Ｂ’線断面図である。

【図１１】第１の実施例を適用した本発明の第２の実施
例による受信機のブロック図である。

【図１２】第１の実施例を適用した本発明の第３の実施
例による通信機のブロック図である。

【図１３】従来の増幅器のブロック図である。

【図１４】２つのＭＥＳＦＥＴの安定指数を示すグラフ
である。

【図１５】ＨＥＭＴのゲート側不安定領域を示すスミス
チャートである。

【図１６】ＨＥＭＴのソース側不安定領域を示すスミス
チャートである。

【符号の説明】

１電界効果トランジスタ（ＦＥＴ）５入力整合回路６出力整合回路７第２の負帰還回路８第１の負帰還回路１５並列回路１６抵抗素子１７インダクタンス回路素子

Claims

【特許請求の範囲】

【請求項１】入力端子と出力端子を備え、増幅素子と
してトランジスタを有する増幅器において、前記トランジスタに設けられた負帰還回路と、前記増幅器の入力端子と前記トランジスタの入力端子と
の間、又は前記増幅器の出力端子と前記トランジスタの
出力端子との間に縦続接続されたインダクタンス素子と
抵抗素子との並列回路とを有することを特徴とする増幅
器。
【請求項２】前記並列回路は、前記増幅器の入力端子
と前記トランジスタの入力端子との間、及び前記増幅器
の出力端子と前記トランジスタの出力端子との間の両方
に個々に設けられていることを特徴とする請求項１記載
の増幅器。
【請求項３】前記増幅器は更に、増幅器の入力端子に
結合する第１のインピーダンス整合回路と、増幅器の出
力端子に結合する第２のインピーダンス整合回路とを有
することを特徴とする請求項１又は２のいずれか一項記
載の増幅器。
【請求項４】前記負帰還回路は、前記トランジスタの
入力端子と、前記トランジスタの出力端子との間に設け
られていることを特徴とする請求項１ないし３のいずれ
か一項記載の増幅器。
【請求項５】前記負帰還回路は、前記増幅器の入力端
子及び出力端子にそれぞれ結合する前記トランジスタの
端子以外の端子と所定の電位点との間に設けられている
ことを特徴とする請求項１ないし３のいずれか一項記載
の増幅器。
【請求項６】前記負帰還回路は、前記増幅器の入力端
子に結合する前記トランジスタの入力端子と、前記増幅
器の出力端子に結合する前記トランジスタの出力端子と
の間に設けられ、更に増幅器は前記トランジスタの端子
以外の端子と所定の電位点との間に設けられた別の負帰
還回路とを有することを特徴とする請求項１ないし３の
いずれか一項記載の増幅器。
【請求項７】前記増幅器は更に、その入力端子とこれ
に結合する前記トランジスタの入力端子との間に設けら
れた第１の直流阻止回路と、その出力端子とこれに結合
する前記トランジスタの出力端子との間に設けられた第
２の直流阻止回路とを有することを特徴とする請求項１
ないし６のいずれか一項記載の増幅器。
【請求項８】前記増幅器は更に、前記トランジスタを
バイアスするバイアス回路を有することを特徴とする請
求項１ないし７のいずれか一項記載の増幅器。
【請求項９】前記トランジスタは、増幅可能最大周波
数が２０ＧＨｚよりも高いことを特徴とする請求項１な
いし８のいずれか一項記載の増幅器。
【請求項１０】前記並列回路を構成する抵抗素子とイ
ンダクタンス素子は、回路基板上に個別に形成され、こ
の両者を並列に接続して構成されることを特徴とする請
求項１ないし９のいずれか一項記載の増幅器。
【請求項１１】前記負帰還回路、インダクタンス素子
及び抵抗素子の少なくとも１つは、前記トランジスタが
形成される半導体基板上に設けられていることを特徴と
する請求項１ないし９のいずれか一項記載の増幅器。
【請求項１２】アンテナに結合する増幅器と、該増幅器に結合する第１のフィルタと、バンドパスフィルタの出力に局部発振信号とを混合する
ミキサと、ミキサに結合する第２のフィルタとを有し、前記増幅器は、請求項１ないし１１のいずれか一項記載
の増幅器であることを特徴とする受信機。
【請求項１３】送信系と受信系とを有し、前記受信系は、アンテナに結合する増幅器と、該増幅器に結合する第１のフィルタと、バンドパスフィルタの出力に局部発振信号とを混合する
ミキサと、ミキサに結合する第２のフィルタとを有し、前記増幅器は、請求項１ないし１１のいずれか一項記載
の増幅器であることを特徴とする通信機。