JP3560232B2 - アンテナ用スイッチ付きアンプ - Google Patents
アンテナ用スイッチ付きアンプ Download PDFInfo
- Publication number
- JP3560232B2 JP3560232B2 JP2000309897A JP2000309897A JP3560232B2 JP 3560232 B2 JP3560232 B2 JP 3560232B2 JP 2000309897 A JP2000309897 A JP 2000309897A JP 2000309897 A JP2000309897 A JP 2000309897A JP 3560232 B2 JP3560232 B2 JP 3560232B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- amplifier
- terminal
- fet
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線機器に用いられるスイッチ付きパワーアンプに関しており、特に単一電源動作が可能なスイッチ付きアンプに関する。
【０００２】
【従来の技術】
近年、携帯無線機器のさらなる小型化・低価格化を実現するため、セットに使用されるデバイスの見直しが図られている。中でもデバイスの単一電源動作は、有効なアプローチの一手法として現在様々な研究がなされている。ここで「単一電源動作」とは、グラウンドに対して例えば正電圧（＋３．０Ｖなど）だけを供給することによって動作させることをいう。したがってグラウンドに対して、正電圧および負電圧を用いる動作は、単一電源動作とはよばない。
【０００３】
通常、携帯無線機器のセットに使用されているデバイスのうち、パワーアンプおよびアンテナスイッチ等にはデプレッション型のＧａＡｓ電界効果トランジスタ（ＧａＡｓ ＭＥＳＦＥＴ）が用いられているため、正の電源電圧以外に負のゲートバイアス電圧が必要である。単一電源動作パワーアンプならびに単一電源動作スイッチは、負のゲートバイアス電圧を必要とせず、正の電圧のみで動作させることができる。その結果、従来は必要であった負電圧発生回路が不要となり、セットの小型化・低価格化が実現できる。
【０００４】
図６は、一般的な携帯無線機器の高周波部のブロック図である。図６において、１００はアンテナスイッチ、１０１、１０２および１０３はそれぞれアンテナスイッチ１００のアンテナ端子、送信端子および受信端子である。また、２０４は送信信号入力端子、２０６はパワーアンプ、２１０はアンテナ、２１１はローノイズアンプ、２１２は受信信号出力端子である。１つのアンテナを送受信で共用する携帯無線機器においては、送信時・受信時の信号経路を切り替えるアンテナスイッチが必須である。このアンテナスイッチには低損失・低消費電力といった特性が要求されるためＧａＡｓ ＭＥＳＦＥＴを用いた１入力２出力スイッチ（１極２投スイッチ、Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ Ｓｗｉｔｃｈともいう、以下「ＳＰＤＴスイッチ」と呼ぶ）が多用されている。
【０００５】
以下、単一電源動作ではないＳＰＤＴスイッチの回路動作を説明した後、これを用いて単一電源動作ＳＰＤＴスイッチを構成する手法について述べる。
【０００６】
図７は、ＧａＡｓ ＭＥＳＦＥＴを用いた従来技術による単一電源動作ではないＳＰＤＴスイッチの回路図である。図７において、１０１はアンテナ端子、１０２は送信端子、１０３は受信端子、１０４はグラウンド（ＧＮＤ）端子、１０５および１０６は制御端子、１２１はアンテナ端子１０１と送信端子１０２との間をオン・オフする送信側スルーＦＥＴ、１２２は送信端子１０２とＧＮＤ端子１０４との間をオン・オフする送信側シャントＦＥＴ、１２３はアンテナ端子１０１と受信端子１０３との間をオン・オフする受信側スルーＦＥＴ、１２４は受信端子１０３とＧＮＤ端子１０４との間をオン・オフする受信側シャントＦＥＴ、１１１はＦＥＴ１２１とＦＥＴ１２３との接続端子、１１２はＦＥＴ１２１とＦＥＴ１２２との接続端子、１１３はＦＥＴ１２３とＦＥＴ１２４との接続端子、１１４はＦＥＴ１２２とＦＥＴ１２４との接続端子、１３１〜１３４はＦＥＴのゲートバイアス抵抗、１４１〜１４３は直流カットキャパシタである。また、接続端子１１１〜１１４の直流電位をそれぞれＶ１１１〜Ｖ１１４、制御端子１０５および１０６に印加する直流電圧をそれぞれＶ１０５およびＶ１０６とする。ゲートバイアス抵抗１３１〜１３４は数ｋΩの抵抗であり、ＦＥＴ１２１〜１２４のゲートへのリーク電流を阻止する目的で配置されている。直流カットキャパシタ１４１〜１４３はアンテナ端子１０１、送信端子１０２および受信端子１０３と、各ＦＥＴとを直流的に分離するための１００ｐＦ程度のキャパシタである。
【０００７】
今、Ｖ１１１〜Ｖ１１４の電位について考える。Ｖ１１４はＧＮＤに接続されているので０Ｖである。各ＦＥＴのゲートリーク電流はほぼ零であり、直流カットキャパシタ１４１〜１４３により直流電流の流れる経路は断ち切られているため、接続端子１１１〜１１４の閉回路内に直流電流は流れない。従って、Ｖ１１１＝Ｖ１１２＝Ｖ１１３＝Ｖ１１４＝０Ｖであり、ＦＥＴ１２１〜ＦＥＴ１２４のソースの直流電位はすべて０Ｖである。
【０００８】
ＳＰＤＴスイッチのオン・オフは、各ＦＥＴのゲートへの印加電圧を変化させることにより行なう。図８は、単体のＦＥＴの端子間の電圧および電流記号を示す図である。ＦＥＴのしきい値をＶｔｈとし、ドレイン・ソース間およびゲート・ソース間の電圧をそれぞれＶｄｓおよびＶｇｓとする。通常、ＳＰＤＴスイッチにはデプレッション型ＦＥＴと呼ばれるＶｔｈが負であるようなＦＥＴが用いられる。図９は、デプレッション型ＦＥＴのＶｇｓ−Ｉｄｓ特性を示す図である。このＦＥＴをオンまたはオフさせるためには、Ｖｇｓ＝０ＶまたはＶｇｓ＝Ｖｇｇ（Ｖｇｇは負の値）の電圧をゲートに印加すればよく、Ｖｇｇ≧２×Ｖｔｈとするのが一般的である。図１０は、Ｖｇｓ＝０ＶおよびＶｇｓ＝Ｖｇｇの場合のＶｄｓ−Ｉｄｓ特性を示す図である。図１１は、Ｖｇｓ＝０Ｖの場合のＦＥＴの等価回路である。Ｖｇｓ＝０Ｖの場合、ＦＥＴは数Ωの抵抗と等価であり、オン状態のスイッチとして表現できる。図１２は、Ｖｇｓ＝Ｖｇｇの場合のＦＥＴの等価回路である。Ｖｇｓ＝Ｖｇｇの場合、ＦＥＴは数ＭΩの抵抗と等価であり、オフ状態のスイッチとして表現できる。
【０００９】
これらを用いて図７に示すＳＰＤＴスイッチの動作を考える。まず、送信時について考える。図１３の（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝０ＶおよびＶ１０６＝Ｖｇｇを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。図１３の（ａ）に示すように、送信側スルーＦＥＴ１２１および受信側シャントＦＥＴ１２４がオン状態、受信側スルーＦＥＴ１２３および送信側シャントＦＥＴ１２２がオフ状態となるため、結局、図１３の（ｂ）に示すように、アンテナ端子１０１と送信端子１０２とが接続される。
【００１０】
次に、受信時について考える。図１４の（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝ＶｇｇおよびＶ１０６＝０Ｖを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。図１４の（ａ）に示すように、送信側スルーＦＥＴ１２１および受信側シャントＦＥＴ１２４がオフ状態、受信側スルーＦＥＴ１２３および送信側シャントＦＥＴ１２２がオン状態となるため、結局、図１４（ｂ）に示すように、アンテナ端子１０１と受信端子１０３とが接続される。ここで送信側シャントＦＥＴ１２２および受信側シャントＦＥＴ１２４は、それぞれオフ側の端子をＧＮＤに接続してアイソレーションを向上させる役割を果たしている。
【００１１】
次に、このＳＰＤＴスイッチを用いて単一電源動作ＳＰＤＴスイッチを構成する手法について考える。図１５は、従来の技術による単一電源動作ＳＰＤＴスイッチの回路図である。図７の回路においては、ＧＮＤ端子１０４は、直接、ＧＮＤに接続されていた。図１５の回路においては、ＧＮＤ端子１０４は、直流カットキャパシタ１４４を介してＧＮＤに接続されている。また電源バイアス回路であるチョークインダクタ１５１を介して接続端子１１１に正の電源電圧を印加することにより単一電源動作を実現することができる。図１５において、１０７は電源端子、１４４は直流カットキャパシタ、１５１はチョークインダクタであり、その他の構成要素は図７に示すＳＰＤＴスイッチと同様である。電圧Ｖ１０７は、電源端子１０７に印加される電圧を表す。チョークインダクタ１５１は、使用周波数に対してほぼオープンとなるようなインピーダンスをもつインダクタであり、接続端子１１１に電源電圧Ｖ１０７を供給する。直流カットキャパシタ１４４は、１００ｐＦ程度のキャパシタであり、ＧＮＤ端子１０４とＧＮＤとを直流的に分離する目的で配置されている。
【００１２】
図１５においては、ＧＮＤ端子１０４もＧＮＤから直流的に分離されているため、Ｖ１１１＝Ｖ１１２＝Ｖ１１３＝Ｖ１１４＝Ｖ１０７となる。ここで、Ｖ１０７に｜Ｖｇｇ｜（正の値）を印加することにより、図１５のすべてのＦＥＴのソース電位は｜Ｖｇｇ｜（正の値）に設定されて、単一電源動作が実現できる。つまり、図７に示すＳＰＤＴスイッチがＶ１０５およびＶ１０６として、それぞれ０Ｖまたは−３Ｖの負電圧を必要とするようなスイッチである場合、図１５に示す回路構成によってＶ１０７＝３Ｖとすれば、Ｖ１０５およびＶ１０６として、３Ｖまたは０Ｖが供給されるＳＰＤＴスイッチが実現できるわけである。つまり、正の電源だけを供給をすればよく、負の電源を設ける必要はない。
【００１３】
【発明が解決しようとする課題】
上述のように単一電源動作を実現するためにはＧＮＤ端子１０４をＧＮＤから直流的に分離する直流カットキャパシタ１４４と電源バイアス回路であるチョークインダクタ１５１が必要となる。これは、とりわけパワーアンプやＳＰＤＴスイッチを一体化したＩＣを設計する際、チップ面積を増大させる原因となり、これによりコストの上昇をきたす。
【００１４】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、より少ない点数の部品を用いた単一電源動作が可能なスイッチ付きアンプを提供することにある。
【００１５】
【課題を解決するための手段】
本発明によるアンテナ用スイッチ付きアンプは、アンプと、一端が該アンプの電源端子に接続され他端が電源に接続されたチョークインダクタと、電源端子が整合回路を介して該チョークインダクタの該一端に接続されたアンテナ用スイッチとを有し、該アンプの電源端子と該アンテナ用スイッチの電源端子とが、直流的に結合されていることを特徴としており、これにより上記目的が達成される。
【００１７】
ある実施形態では、前記整合回路は、前記アンプの電源端子と前記スイッチの電源端子との間に設けられたインダクタと、該アンプの電源端子とグラウンドとの間に設けられたキャパシタと、該スイッチの電源端子とグラウンドとの間に設けられたキャパシタとを有する。
【００１８】
ある実施形態では、前記スイッチは、送信側スルースイッチおよび受信側スルースイッチを有する。
【００１９】
ある実施形態では、前記スイッチは、送信側シャントスイッチおよび受信側シャントスイッチをさらに有する。
【００２０】
ある実施形態では、前記送信側スルースイッチ、前記受信側スルースイッチ、前記送信側シャントスイッチおよび前記受信側シャントスイッチは、シングルゲート電界効果トランジスタである。
【００２１】
ある実施形態では、前記送信側スルースイッチ、前記受信側スルースイッチ、前記送信側シャントスイッチおよび前記受信側シャントスイッチは、デュアルゲート電界効果トランジスタもしくはシングルゲート電界効果トランジスタである。
【００２２】
ある実施形態では、前記送信側スルースイッチおよび前記受信側スルースイッチは、ＰＩＮダイオードである。
【００２３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を説明する。同じ参照符号を付された構成要素は、互いに対応している。
【００２４】
本明細書において、「スイッチ付きアンプ」とは、高周波電力を増幅するパワーアンプと、送受信の状態に応じてこのパワーアンプとアンテナとの接続関係を変えるアンテナスイッチとを含む。また本明細書においては簡単のため、アンテナスイッチを単に「スイッチ」と、パワーアンプを単に「アンプ」とよぶこともある。
【００２５】
まず本発明によるスイッチ付きアンプの実施形態を説明する前に、本実施形態で用いられるパワーアンプの回路を説明する。図１６は、本発明のスイッチ付きアンプのうちパワーアンプ部分の回路図である。本実施形態においては、簡単のため、１段電界効果トランジスタ（ＦＥＴ）構成のパワーアンプとしたが、これには限られない。例えば、複数段を有するパワーアンプであってもよく、増幅素子としてＦＥＴ以外の素子を用いてもよい。
【００２６】
３０１はＦＥＴ、３０２および３５０はそれぞれ入力整合回路および出力整合回路、３０４はチョークインダクタ、３０５はゲートバイアス抵抗、３１０は入力端子、３１１は出力端子、３１２は電源端子、３１３はゲートバイアス端子である。また、電源端子３１２に印加する電圧をＶ３１２、ゲートバイアス端子３１３に印加する電圧をＶ３１３とする。入力整合回路３０２および出力整合回路３５０は、それぞれ入力端子３１０および出力端子３１１に所定のインピーダンスが接続されたときに、所望の特性が実現されるように設計されている。チョークインダクタ３０４は、使用周波数に対してほぼオープンとなるようなインピーダンスをもつ。ＦＥＴ３０１は、チョークインダクタ３０４を介して電源電圧Ｖ３１２を供給される。ゲートバイアス抵抗３０５は、ＦＥＴ３０１からゲートバイアス端子３１３へのリーク電流を低減させる目的で配置されている。
【００２７】
なお、受信時、すなわち図６のアンテナ端子１０１と受信端子１０３とが接続される場合には、パワーアンプの出力がＬＮＡに漏洩しないようにするためパワーアンプをオフとするのが一般的である。ＦＥＴ３０１がＶｔｈ≧０ＶであるようなＦＥＴ、つまりエンハンス型ＦＥＴであればゲートバイアス端子の電圧Ｖ３１３＝０ＶとすることによりＦＥＴ３０１に流れる電流をカットオフすることが実現できる。
【００２８】
図１７は、図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた回路図である。ＦＥＴがＶｔｈ≦０ＶであるようなＦＥＴ、つまりデプレッション型ＦＥＴであれば、ゲートバイアス電圧Ｖ３１３を０ＶとしてもＦＥＴ３０１に電流が流れるため、パワーアンプがオフとならない。この場合には、パワーアンプを図１７に示すような回路構成にすれば、スイッチ３０６によってＦＥＴ３０１に流れるドレイン電流を遮断することができる。すなわち図１７において、スイッチ３０６は、送信時に閉じ（オンし）、受信時に開く（オフする）ように動作する。
【００２９】
図１８は、図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた他の例を示す回路図である。図１８の回路においては、スイッチ３０６の挿入される位置が図１７の場合と異なっているが、図１７と同様の動作により、受信時にＦＥＴ３０１のドレイン電流を遮断することができる。
【００３０】
（第１の実施形態）
図１は、本発明によるスイッチ付きアンプの第１の実施形態の回路図である。図１９は、従来技術によるスイッチ付きアンプの回路図である。図１９の従来技術によるスイッチ付きアンプにおいては、図１６のパワーアンプの出力端子３１１と、図１５の単一電源動作ＳＰＤＴスイッチの送信端子１０２とが接続されている。したがって従来技術によるスイッチ付きアンプにおいては、電源端子３１２から端子１１２へのパスは、キャパシタ１４２を含む。
【００３１】
いっぽう図１の本発明によるスイッチ付きアンプは、直流成分を通過させる出力整合回路３５０を備えている。この出力整合回路３５０は、アンプ部３０の電源端子３１２において供給される電源電圧Ｖ３１２をチョークインダクタ３０４を介して受け取り、スイッチ部１０の端子１１２へと送るはたらきをする。出力整合回路３５０は、例えば、インダクタ３５２、キャパシタ３５４および３５６を有するπ型整合回路によって実現できる。出力整合回路３５０は、チョークインダクタ３０４と端子１１２との間にキャパシタ成分をもたず、インダクタ成分をもつ。これにより、直流電圧は、電源端子３１２から、チョークインダクタ３０４、インダクタ３５２および端子１１２を通して、スイッチ部１０をバイアスすることができる。言い換えれば、電源端子３１２−チョークインダクタ３０４−出力整合回路３５０−端子１１２というパスは、直流電圧を通すことができる。ここで「直流」電圧とは、スイッチ部１０およびアンプ部３０の電源として用いることができる程度に十分、低い周波数をもつ電圧であって、周波数がゼロの電圧（いわゆる完全な直流）をも含む。
【００３２】
出力整合回路３５０のインダクタ３５２は、このバイアス用の直流電圧が通るパスに対して直列に設けられている。したがってインダクタ３５２に含まれる抵抗分は、小さいことが好ましい。これは、インダクタ３５２の抵抗分による電圧降下は、スイッチ部１０へのバイアス供給の効率と、アンプ部３０の出力の効率とを低くするからである。出力整合回路３５０は、アンプ部３０とスイッチ部１０との間で直流成分を通す回路であれば、上述の１段のπ型整合回路には限られず、多段の整合回路であってもよく、また他のタイプの整合回路であってもよい。出力整合回路３５０は、アンプ部３０の出力インピーダンスと、アンテナ端子１０１に接続されるインピーダンスとを整合させることによって、アンテナから放射される電力を増すはたらきもする。
【００３３】
図１においては、スイッチ部１０およびアンプ部３０に共用の電源端子３１２は、出力整合回路３５０に対して、ＦＥＴ３０１側に設けられているが、これには限られない。例えば端子１１２に電源端子を設けることによって、上述の説明とは、逆方向に、つまりスイッチ部１０から出力整合回路３５０を介してアンプ部３０に向かう方向に、直流電圧を供給してもよい。この構成によれば、チョークインダクタ３０４をインダクタ３５２によって代用することができさらに部品点数を削減することができる。またこの場合、他の端子、例えば端子１１１および１１３などに電源端子を設けてもよい。
【００３４】
パワーアンプ３０の電源バイアス回路と、ＳＰＤＴスイッチ１０の電源バイアス回路とを共用するために、パワーアンプ３０の最終段の出力整合回路３５０は、直流電流の流れる回路である。またパワーアンプ３０の電源電圧と、単一電源動作ＳＰＤＴスイッチ１０の電源電圧とは、ほぼ等しく設定されている。
【００３５】
以下の実施形態においては、上述の条件を満足するように、ＳＰＤＴスイッチのＦＥＴにはＶｔｈ＝−１．５Ｖのデプレッション型ＦＥＴを用い、制御端子１０５・１０６に印加する電圧は０Ｖまたは３Ｖとし、単一電源動作ＳＰＤＴスイッチおよびパワーアンプの電源電圧は３Ｖとした。ＦＥＴ３０１にはエンハンス型ＦＥＴを用い、受信時にはＶ３１３＝０Ｖとしてパワーアンプをオフとするものとし、周波数は１．９ＧＨｚとしてシミュレーションをおこなった。
【００３６】
表１に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを表に示した。
【００３７】
【表１】
【００３８】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作ＳＰＤＴスイッチおよびパワーアンプが正常に動作していることがわかる。なお、ＦＥＴ３０１にデプレッション型ＦＥＴを用いた場合、パワーアンプを図１７もしくは図１８の構成とすれば問題ないことは既に述べた。
【００３９】
本発明は、従来と比較してチョークインダクタ１５１と直流カットキャパシタ１４２がないため、部品点数が削減できるわけであるが、これは単一電源動作ＳＰＤＴスイッチとパワーアンプを一体化したＩＣを設計する際にチップ面積削減においてとりわけ効果がある。周波数２ＧＨｚ程度の場合、チョークインダクタ１５１として最低約２０ｎＨ、キャパシタ１４２として最低約３０ｐＦ程度の値が必要である。ＩＣ上にこれら素子を集積した場合、各素子の面積はＳＰＤＴスイッチに用いるＦＥＴ１個とほぼ同一の面積が必要である。つまり、本発明は高周波特性を劣化させることなく、チップ面積を削減することができる。
【００４０】
（第２の実施形態）
図２は、本発明によるスイッチ付きアンプの第２の実施形態の回路図である。本実施形態においては、送信端子側の１ｄＢ利得圧縮点（Ｐ１ｄＢ）を向上させるために、受信側スルーＦＥＴおよび送信側シャントＦＥＴとしてデュアルゲートＦＥＴが用いられている。図２において、１２２Ｄは送信側デュアルゲートシャントＦＥＴであり、１２３Ｄは受信側デュアルゲートスルーＦＥＴであり、１３２１および１３２２は送信側デュアルゲートシャントＦＥＴに接続されるゲートバイアス抵抗であり、１３３１および１３３２は受信側デュアルゲートスルーＦＥＴに接続されるゲートバイアス抵抗であり、それ以外の構成要素は図１と同様である。
【００４１】
表２に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。ここで従来技術によるスイッチ付きアンプの回路は、図２に示す回路のうち、出力整合回路３５０に直列に接続されたキャパシタを有する点と、電源がアンプ部とスイッチ部とに別々の端子から供給される点とが異なる。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを表に示した。
【００４２】
【表２】
【００４３】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作 ＳＰＤＴ スイッチおよびパワーアンプが正常に動作していることがわかる。また、単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣにおけるチップ面積の削減効果は第１実施形態で述べたとおりである。
【００４４】
（第３の実施形態）
図３は、本発明によるスイッチ付きアンプの第３の実施形態の回路図である。本実施形態は、送信端子１０２から受信端子１０３へのアイソレーションが低くてもかまわない場合に用いられる。本実施形態は、第１の実施形態の送信側シャントＦＥＴ１２２および受信側シャントＦＥＴ１２４を用いない。
【００４５】
表３に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。ここで従来技術によるスイッチ付きアンプの回路は、図３に示す回路のうち、出力整合回路３５０に直列に接続されたキャパシタを有する点と、電源がアンプ部とスイッチ部とに別々の端子から供給される点とが異なる。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを示した。
【００４６】
【表３】
【００４７】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作 ＳＰＤＴ スイッチおよびパワーアンプが正常に動作していることがわかる。ただし、第１実施形態と比較して、送信端子１０２から受信端子１０３へのアイソレーションが本発明および従来例ともに約２５ｄＢ低下している。また、単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣにおけるチップ面積の削減効果は第１実施形態で述べたとおりである。
【００４８】
（第４の実施形態）
図４は、本発明によるスイッチ付きアンプの第４の実施形態の回路図である。本実施形態は、送信端子側のＰ１ｄＢを向上させ、なおかつ送信端子１０２から受信端子１０３へのアイソレーションが低くてもかまわない場合に用いられる。本実施形態は、図２の送信側シャントＦＥＴ１２２Ｄおよび受信側シャントＦＥＴ１２４を用いない。
【００４９】
表４に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。ここで従来技術によるスイッチ付きアンプの回路は、図４に示す回路のうち、出力整合回路３５０に直列に接続されたキャパシタを有する点と、電源がアンプ部とスイッチ部とに別々の端子から供給される点とが異なる。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを表に示した。
【００５０】
【表４】
【００５１】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作 ＳＰＤＴ スイッチおよびパワーアンプが正常に動作していることがわかる。ただし、第２の実施形態と比較して、送信端子１０２から受信端子１０３へのアイソレーションが本発明・従来例ともに約２５ｄＢ低下している。また、単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣにおけるチップ面積の削減効果は第１実施形態で述べたとおりである。
【００５２】
（第５の実施形態）
図５は、本発明によるスイッチ付きアンプの第５の実施形態の回路図である。本実施形態は、送信側スルースイッチおよび受信側スルースイッチとして、ＦＥＴの代わりにＰＩＮダイオードを用いる。図５において、１６１および１６２はＰＩＮダイオード、１４５および１４６は直流カットキャパシタ、１３５および１３６はバイアス抵抗、１５２はチョークインダクタである。図５において１４５および１４６は１００ｐＦ程度のキャパシタ、１３５および１３６は１ｋΩ程度の抵抗である。この場合のスイッチの切り替えは、制御端子１０５および１０６の電圧Ｖ１０５およびＶ１０６を３Ｖまたは２Ｖとすることにより行なう。Ｖ１０５＝２ＶおよびＶ１０６＝３Ｖの場合、送信側がオン状態となり、Ｖ１０５＝３ＶおよびＶ１０６＝２Ｖの場合、受信側がオン状態となる。
【００５３】
ＰＩＮダイオードを使用した場合、単一電源動作 ＳＰＤＴ スイッチのチョークインダクタ１５２は必要であるが、他の実施形態と同様に直流カットキャパシタ１４２およびチョークインダクタ１５１を用いる必要はない。したがって単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣを設計する際のチップ面積の削減効果は第１の実施形態とほぼ同じである。
【００５４】
上述の第１〜第５の実施形態においては、便宜上、出力整合回路３５０がアンプ部３０に含まれる回路図であったが、これには限られない。すなわち、出力整合回路３５０に相当する入力整合回路がスイッチ部１０に含まれるように構成されたスイッチ付きアンプも本発明に含まれる。
【００５５】
【発明の効果】
本発明によるスイッチ付きアンプによれば、従来、必要であった直流カットキャパシタおよびチョークインダクタを削減することができ、より少ない部品点数で従来と同等の特性をもつ単一電源動作ＳＰＤＴスイッチ付きパワーアンプを提供することができる。
【図面の簡単な説明】
【図１】本発明によるスイッチ付きアンプの第１の実施形態の回路図である。
【図２】本発明によるスイッチ付きアンプの第２の実施形態の回路図である。
【図３】本発明によるスイッチ付きアンプの第３の実施形態の回路図である。
【図４】本発明によるスイッチ付きアンプの第４の実施形態の回路図である。
【図５】本発明によるスイッチ付きアンプの第５の実施形態の回路図である。
【図６】一般的な携帯無線機器の高周波部のブロック図である。
【図７】ＧａＡｓ ＭＥＳＦＥＴを用いた従来技術による単一電源動作ではないＳＰＤＴスイッチの回路図である。
【図８】単体のＦＥＴの端子間の電圧および電流記号を示す図である。
【図９】デプレッション型ＦＥＴのＶｇｓ−Ｉｄｓ特性を示す図である。
【図１０】Ｖｇｓ＝０ＶおよびＶｇｓ＝Ｖｇｇの場合のＶｄｓ−Ｉｄｓ特性を示す図である。
【図１１】Ｖｇｓ＝０Ｖの場合のＦＥＴの等価回路である。
【図１２】Ｖｇｓ＝Ｖｇｇの場合のＦＥＴの等価回路である。
【図１３】（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝０ＶおよびＶ１０６＝Ｖｇｇを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。
【図１４】（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝ＶｇｇおよびＶ１０６＝０Ｖを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。
【図１５】従来の技術による単一電源動作ＳＰＤＴスイッチの回路図である。
【図１６】本発明のスイッチ付きアンプのうちパワーアンプ部分の回路図である。
【図１７】図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた回路図である。
【図１８】図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた他の例を示す回路図である。
【図１９】従来技術によるスイッチ付きアンプの回路図である。
【符号の説明】
１０１ アンテナ端子
１０３ 受信端子
１０４ ＧＮＤ端子
１０５、１０６ 制御端子
１２１ 送信側スルーＦＥＴ
１２２ 送信側シャントＦＥＴ
１２３ 受信側スルーＦＥＴ
１２４ 受信側シャントＦＥＴ
１１１ ＦＥＴ１２１とＦＥＴ１２３との接続端子
１１２ ＦＥＴ１２１とＦＥＴ１２２との接続端子
１１３ ＦＥＴ１２３とＦＥＴ１２４との接続端子
１１４ ＦＥＴ１２２とＦＥＴ１２４との接続端子
１３１〜１３４ ＦＥＴのゲートバイアス抵抗
１４１、１４３ 直流カットキャパシタ
３０１ ＦＥＴ
３０２ 入力整合回路
３０４ チョークインダクタ
３０５ ゲートバイアス抵抗
３１０ 入力端子
３１２ 電源端子
３５０ 出力整合回路
【発明の属する技術分野】
本発明は、無線機器に用いられるスイッチ付きパワーアンプに関しており、特に単一電源動作が可能なスイッチ付きアンプに関する。
【０００２】
【従来の技術】
近年、携帯無線機器のさらなる小型化・低価格化を実現するため、セットに使用されるデバイスの見直しが図られている。中でもデバイスの単一電源動作は、有効なアプローチの一手法として現在様々な研究がなされている。ここで「単一電源動作」とは、グラウンドに対して例えば正電圧（＋３．０Ｖなど）だけを供給することによって動作させることをいう。したがってグラウンドに対して、正電圧および負電圧を用いる動作は、単一電源動作とはよばない。
【０００３】
通常、携帯無線機器のセットに使用されているデバイスのうち、パワーアンプおよびアンテナスイッチ等にはデプレッション型のＧａＡｓ電界効果トランジスタ（ＧａＡｓ ＭＥＳＦＥＴ）が用いられているため、正の電源電圧以外に負のゲートバイアス電圧が必要である。単一電源動作パワーアンプならびに単一電源動作スイッチは、負のゲートバイアス電圧を必要とせず、正の電圧のみで動作させることができる。その結果、従来は必要であった負電圧発生回路が不要となり、セットの小型化・低価格化が実現できる。
【０００４】
図６は、一般的な携帯無線機器の高周波部のブロック図である。図６において、１００はアンテナスイッチ、１０１、１０２および１０３はそれぞれアンテナスイッチ１００のアンテナ端子、送信端子および受信端子である。また、２０４は送信信号入力端子、２０６はパワーアンプ、２１０はアンテナ、２１１はローノイズアンプ、２１２は受信信号出力端子である。１つのアンテナを送受信で共用する携帯無線機器においては、送信時・受信時の信号経路を切り替えるアンテナスイッチが必須である。このアンテナスイッチには低損失・低消費電力といった特性が要求されるためＧａＡｓ ＭＥＳＦＥＴを用いた１入力２出力スイッチ（１極２投スイッチ、Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ Ｓｗｉｔｃｈともいう、以下「ＳＰＤＴスイッチ」と呼ぶ）が多用されている。
【０００５】
以下、単一電源動作ではないＳＰＤＴスイッチの回路動作を説明した後、これを用いて単一電源動作ＳＰＤＴスイッチを構成する手法について述べる。
【０００６】
図７は、ＧａＡｓ ＭＥＳＦＥＴを用いた従来技術による単一電源動作ではないＳＰＤＴスイッチの回路図である。図７において、１０１はアンテナ端子、１０２は送信端子、１０３は受信端子、１０４はグラウンド（ＧＮＤ）端子、１０５および１０６は制御端子、１２１はアンテナ端子１０１と送信端子１０２との間をオン・オフする送信側スルーＦＥＴ、１２２は送信端子１０２とＧＮＤ端子１０４との間をオン・オフする送信側シャントＦＥＴ、１２３はアンテナ端子１０１と受信端子１０３との間をオン・オフする受信側スルーＦＥＴ、１２４は受信端子１０３とＧＮＤ端子１０４との間をオン・オフする受信側シャントＦＥＴ、１１１はＦＥＴ１２１とＦＥＴ１２３との接続端子、１１２はＦＥＴ１２１とＦＥＴ１２２との接続端子、１１３はＦＥＴ１２３とＦＥＴ１２４との接続端子、１１４はＦＥＴ１２２とＦＥＴ１２４との接続端子、１３１〜１３４はＦＥＴのゲートバイアス抵抗、１４１〜１４３は直流カットキャパシタである。また、接続端子１１１〜１１４の直流電位をそれぞれＶ１１１〜Ｖ１１４、制御端子１０５および１０６に印加する直流電圧をそれぞれＶ１０５およびＶ１０６とする。ゲートバイアス抵抗１３１〜１３４は数ｋΩの抵抗であり、ＦＥＴ１２１〜１２４のゲートへのリーク電流を阻止する目的で配置されている。直流カットキャパシタ１４１〜１４３はアンテナ端子１０１、送信端子１０２および受信端子１０３と、各ＦＥＴとを直流的に分離するための１００ｐＦ程度のキャパシタである。
【０００７】
今、Ｖ１１１〜Ｖ１１４の電位について考える。Ｖ１１４はＧＮＤに接続されているので０Ｖである。各ＦＥＴのゲートリーク電流はほぼ零であり、直流カットキャパシタ１４１〜１４３により直流電流の流れる経路は断ち切られているため、接続端子１１１〜１１４の閉回路内に直流電流は流れない。従って、Ｖ１１１＝Ｖ１１２＝Ｖ１１３＝Ｖ１１４＝０Ｖであり、ＦＥＴ１２１〜ＦＥＴ１２４のソースの直流電位はすべて０Ｖである。
【０００８】
ＳＰＤＴスイッチのオン・オフは、各ＦＥＴのゲートへの印加電圧を変化させることにより行なう。図８は、単体のＦＥＴの端子間の電圧および電流記号を示す図である。ＦＥＴのしきい値をＶｔｈとし、ドレイン・ソース間およびゲート・ソース間の電圧をそれぞれＶｄｓおよびＶｇｓとする。通常、ＳＰＤＴスイッチにはデプレッション型ＦＥＴと呼ばれるＶｔｈが負であるようなＦＥＴが用いられる。図９は、デプレッション型ＦＥＴのＶｇｓ−Ｉｄｓ特性を示す図である。このＦＥＴをオンまたはオフさせるためには、Ｖｇｓ＝０ＶまたはＶｇｓ＝Ｖｇｇ（Ｖｇｇは負の値）の電圧をゲートに印加すればよく、Ｖｇｇ≧２×Ｖｔｈとするのが一般的である。図１０は、Ｖｇｓ＝０ＶおよびＶｇｓ＝Ｖｇｇの場合のＶｄｓ−Ｉｄｓ特性を示す図である。図１１は、Ｖｇｓ＝０Ｖの場合のＦＥＴの等価回路である。Ｖｇｓ＝０Ｖの場合、ＦＥＴは数Ωの抵抗と等価であり、オン状態のスイッチとして表現できる。図１２は、Ｖｇｓ＝Ｖｇｇの場合のＦＥＴの等価回路である。Ｖｇｓ＝Ｖｇｇの場合、ＦＥＴは数ＭΩの抵抗と等価であり、オフ状態のスイッチとして表現できる。
【０００９】
これらを用いて図７に示すＳＰＤＴスイッチの動作を考える。まず、送信時について考える。図１３の（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝０ＶおよびＶ１０６＝Ｖｇｇを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。図１３の（ａ）に示すように、送信側スルーＦＥＴ１２１および受信側シャントＦＥＴ１２４がオン状態、受信側スルーＦＥＴ１２３および送信側シャントＦＥＴ１２２がオフ状態となるため、結局、図１３の（ｂ）に示すように、アンテナ端子１０１と送信端子１０２とが接続される。
【００１０】
次に、受信時について考える。図１４の（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝ＶｇｇおよびＶ１０６＝０Ｖを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。図１４の（ａ）に示すように、送信側スルーＦＥＴ１２１および受信側シャントＦＥＴ１２４がオフ状態、受信側スルーＦＥＴ１２３および送信側シャントＦＥＴ１２２がオン状態となるため、結局、図１４（ｂ）に示すように、アンテナ端子１０１と受信端子１０３とが接続される。ここで送信側シャントＦＥＴ１２２および受信側シャントＦＥＴ１２４は、それぞれオフ側の端子をＧＮＤに接続してアイソレーションを向上させる役割を果たしている。
【００１１】
次に、このＳＰＤＴスイッチを用いて単一電源動作ＳＰＤＴスイッチを構成する手法について考える。図１５は、従来の技術による単一電源動作ＳＰＤＴスイッチの回路図である。図７の回路においては、ＧＮＤ端子１０４は、直接、ＧＮＤに接続されていた。図１５の回路においては、ＧＮＤ端子１０４は、直流カットキャパシタ１４４を介してＧＮＤに接続されている。また電源バイアス回路であるチョークインダクタ１５１を介して接続端子１１１に正の電源電圧を印加することにより単一電源動作を実現することができる。図１５において、１０７は電源端子、１４４は直流カットキャパシタ、１５１はチョークインダクタであり、その他の構成要素は図７に示すＳＰＤＴスイッチと同様である。電圧Ｖ１０７は、電源端子１０７に印加される電圧を表す。チョークインダクタ１５１は、使用周波数に対してほぼオープンとなるようなインピーダンスをもつインダクタであり、接続端子１１１に電源電圧Ｖ１０７を供給する。直流カットキャパシタ１４４は、１００ｐＦ程度のキャパシタであり、ＧＮＤ端子１０４とＧＮＤとを直流的に分離する目的で配置されている。
【００１２】
図１５においては、ＧＮＤ端子１０４もＧＮＤから直流的に分離されているため、Ｖ１１１＝Ｖ１１２＝Ｖ１１３＝Ｖ１１４＝Ｖ１０７となる。ここで、Ｖ１０７に｜Ｖｇｇ｜（正の値）を印加することにより、図１５のすべてのＦＥＴのソース電位は｜Ｖｇｇ｜（正の値）に設定されて、単一電源動作が実現できる。つまり、図７に示すＳＰＤＴスイッチがＶ１０５およびＶ１０６として、それぞれ０Ｖまたは−３Ｖの負電圧を必要とするようなスイッチである場合、図１５に示す回路構成によってＶ１０７＝３Ｖとすれば、Ｖ１０５およびＶ１０６として、３Ｖまたは０Ｖが供給されるＳＰＤＴスイッチが実現できるわけである。つまり、正の電源だけを供給をすればよく、負の電源を設ける必要はない。
【００１３】
【発明が解決しようとする課題】
上述のように単一電源動作を実現するためにはＧＮＤ端子１０４をＧＮＤから直流的に分離する直流カットキャパシタ１４４と電源バイアス回路であるチョークインダクタ１５１が必要となる。これは、とりわけパワーアンプやＳＰＤＴスイッチを一体化したＩＣを設計する際、チップ面積を増大させる原因となり、これによりコストの上昇をきたす。
【００１４】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、より少ない点数の部品を用いた単一電源動作が可能なスイッチ付きアンプを提供することにある。
【００１５】
【課題を解決するための手段】
本発明によるアンテナ用スイッチ付きアンプは、アンプと、一端が該アンプの電源端子に接続され他端が電源に接続されたチョークインダクタと、電源端子が整合回路を介して該チョークインダクタの該一端に接続されたアンテナ用スイッチとを有し、該アンプの電源端子と該アンテナ用スイッチの電源端子とが、直流的に結合されていることを特徴としており、これにより上記目的が達成される。
【００１７】
ある実施形態では、前記整合回路は、前記アンプの電源端子と前記スイッチの電源端子との間に設けられたインダクタと、該アンプの電源端子とグラウンドとの間に設けられたキャパシタと、該スイッチの電源端子とグラウンドとの間に設けられたキャパシタとを有する。
【００１８】
ある実施形態では、前記スイッチは、送信側スルースイッチおよび受信側スルースイッチを有する。
【００１９】
ある実施形態では、前記スイッチは、送信側シャントスイッチおよび受信側シャントスイッチをさらに有する。
【００２０】
ある実施形態では、前記送信側スルースイッチ、前記受信側スルースイッチ、前記送信側シャントスイッチおよび前記受信側シャントスイッチは、シングルゲート電界効果トランジスタである。
【００２１】
ある実施形態では、前記送信側スルースイッチ、前記受信側スルースイッチ、前記送信側シャントスイッチおよび前記受信側シャントスイッチは、デュアルゲート電界効果トランジスタもしくはシングルゲート電界効果トランジスタである。
【００２２】
ある実施形態では、前記送信側スルースイッチおよび前記受信側スルースイッチは、ＰＩＮダイオードである。
【００２３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を説明する。同じ参照符号を付された構成要素は、互いに対応している。
【００２４】
本明細書において、「スイッチ付きアンプ」とは、高周波電力を増幅するパワーアンプと、送受信の状態に応じてこのパワーアンプとアンテナとの接続関係を変えるアンテナスイッチとを含む。また本明細書においては簡単のため、アンテナスイッチを単に「スイッチ」と、パワーアンプを単に「アンプ」とよぶこともある。
【００２５】
まず本発明によるスイッチ付きアンプの実施形態を説明する前に、本実施形態で用いられるパワーアンプの回路を説明する。図１６は、本発明のスイッチ付きアンプのうちパワーアンプ部分の回路図である。本実施形態においては、簡単のため、１段電界効果トランジスタ（ＦＥＴ）構成のパワーアンプとしたが、これには限られない。例えば、複数段を有するパワーアンプであってもよく、増幅素子としてＦＥＴ以外の素子を用いてもよい。
【００２６】
３０１はＦＥＴ、３０２および３５０はそれぞれ入力整合回路および出力整合回路、３０４はチョークインダクタ、３０５はゲートバイアス抵抗、３１０は入力端子、３１１は出力端子、３１２は電源端子、３１３はゲートバイアス端子である。また、電源端子３１２に印加する電圧をＶ３１２、ゲートバイアス端子３１３に印加する電圧をＶ３１３とする。入力整合回路３０２および出力整合回路３５０は、それぞれ入力端子３１０および出力端子３１１に所定のインピーダンスが接続されたときに、所望の特性が実現されるように設計されている。チョークインダクタ３０４は、使用周波数に対してほぼオープンとなるようなインピーダンスをもつ。ＦＥＴ３０１は、チョークインダクタ３０４を介して電源電圧Ｖ３１２を供給される。ゲートバイアス抵抗３０５は、ＦＥＴ３０１からゲートバイアス端子３１３へのリーク電流を低減させる目的で配置されている。
【００２７】
なお、受信時、すなわち図６のアンテナ端子１０１と受信端子１０３とが接続される場合には、パワーアンプの出力がＬＮＡに漏洩しないようにするためパワーアンプをオフとするのが一般的である。ＦＥＴ３０１がＶｔｈ≧０ＶであるようなＦＥＴ、つまりエンハンス型ＦＥＴであればゲートバイアス端子の電圧Ｖ３１３＝０ＶとすることによりＦＥＴ３０１に流れる電流をカットオフすることが実現できる。
【００２８】
図１７は、図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた回路図である。ＦＥＴがＶｔｈ≦０ＶであるようなＦＥＴ、つまりデプレッション型ＦＥＴであれば、ゲートバイアス電圧Ｖ３１３を０ＶとしてもＦＥＴ３０１に電流が流れるため、パワーアンプがオフとならない。この場合には、パワーアンプを図１７に示すような回路構成にすれば、スイッチ３０６によってＦＥＴ３０１に流れるドレイン電流を遮断することができる。すなわち図１７において、スイッチ３０６は、送信時に閉じ（オンし）、受信時に開く（オフする）ように動作する。
【００２９】
図１８は、図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた他の例を示す回路図である。図１８の回路においては、スイッチ３０６の挿入される位置が図１７の場合と異なっているが、図１７と同様の動作により、受信時にＦＥＴ３０１のドレイン電流を遮断することができる。
【００３０】
（第１の実施形態）
図１は、本発明によるスイッチ付きアンプの第１の実施形態の回路図である。図１９は、従来技術によるスイッチ付きアンプの回路図である。図１９の従来技術によるスイッチ付きアンプにおいては、図１６のパワーアンプの出力端子３１１と、図１５の単一電源動作ＳＰＤＴスイッチの送信端子１０２とが接続されている。したがって従来技術によるスイッチ付きアンプにおいては、電源端子３１２から端子１１２へのパスは、キャパシタ１４２を含む。
【００３１】
いっぽう図１の本発明によるスイッチ付きアンプは、直流成分を通過させる出力整合回路３５０を備えている。この出力整合回路３５０は、アンプ部３０の電源端子３１２において供給される電源電圧Ｖ３１２をチョークインダクタ３０４を介して受け取り、スイッチ部１０の端子１１２へと送るはたらきをする。出力整合回路３５０は、例えば、インダクタ３５２、キャパシタ３５４および３５６を有するπ型整合回路によって実現できる。出力整合回路３５０は、チョークインダクタ３０４と端子１１２との間にキャパシタ成分をもたず、インダクタ成分をもつ。これにより、直流電圧は、電源端子３１２から、チョークインダクタ３０４、インダクタ３５２および端子１１２を通して、スイッチ部１０をバイアスすることができる。言い換えれば、電源端子３１２−チョークインダクタ３０４−出力整合回路３５０−端子１１２というパスは、直流電圧を通すことができる。ここで「直流」電圧とは、スイッチ部１０およびアンプ部３０の電源として用いることができる程度に十分、低い周波数をもつ電圧であって、周波数がゼロの電圧（いわゆる完全な直流）をも含む。
【００３２】
出力整合回路３５０のインダクタ３５２は、このバイアス用の直流電圧が通るパスに対して直列に設けられている。したがってインダクタ３５２に含まれる抵抗分は、小さいことが好ましい。これは、インダクタ３５２の抵抗分による電圧降下は、スイッチ部１０へのバイアス供給の効率と、アンプ部３０の出力の効率とを低くするからである。出力整合回路３５０は、アンプ部３０とスイッチ部１０との間で直流成分を通す回路であれば、上述の１段のπ型整合回路には限られず、多段の整合回路であってもよく、また他のタイプの整合回路であってもよい。出力整合回路３５０は、アンプ部３０の出力インピーダンスと、アンテナ端子１０１に接続されるインピーダンスとを整合させることによって、アンテナから放射される電力を増すはたらきもする。
【００３３】
図１においては、スイッチ部１０およびアンプ部３０に共用の電源端子３１２は、出力整合回路３５０に対して、ＦＥＴ３０１側に設けられているが、これには限られない。例えば端子１１２に電源端子を設けることによって、上述の説明とは、逆方向に、つまりスイッチ部１０から出力整合回路３５０を介してアンプ部３０に向かう方向に、直流電圧を供給してもよい。この構成によれば、チョークインダクタ３０４をインダクタ３５２によって代用することができさらに部品点数を削減することができる。またこの場合、他の端子、例えば端子１１１および１１３などに電源端子を設けてもよい。
【００３４】
パワーアンプ３０の電源バイアス回路と、ＳＰＤＴスイッチ１０の電源バイアス回路とを共用するために、パワーアンプ３０の最終段の出力整合回路３５０は、直流電流の流れる回路である。またパワーアンプ３０の電源電圧と、単一電源動作ＳＰＤＴスイッチ１０の電源電圧とは、ほぼ等しく設定されている。
【００３５】
以下の実施形態においては、上述の条件を満足するように、ＳＰＤＴスイッチのＦＥＴにはＶｔｈ＝−１．５Ｖのデプレッション型ＦＥＴを用い、制御端子１０５・１０６に印加する電圧は０Ｖまたは３Ｖとし、単一電源動作ＳＰＤＴスイッチおよびパワーアンプの電源電圧は３Ｖとした。ＦＥＴ３０１にはエンハンス型ＦＥＴを用い、受信時にはＶ３１３＝０Ｖとしてパワーアンプをオフとするものとし、周波数は１．９ＧＨｚとしてシミュレーションをおこなった。
【００３６】
表１に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを表に示した。
【００３７】
【表１】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作ＳＰＤＴスイッチおよびパワーアンプが正常に動作していることがわかる。なお、ＦＥＴ３０１にデプレッション型ＦＥＴを用いた場合、パワーアンプを図１７もしくは図１８の構成とすれば問題ないことは既に述べた。
【００３９】
本発明は、従来と比較してチョークインダクタ１５１と直流カットキャパシタ１４２がないため、部品点数が削減できるわけであるが、これは単一電源動作ＳＰＤＴスイッチとパワーアンプを一体化したＩＣを設計する際にチップ面積削減においてとりわけ効果がある。周波数２ＧＨｚ程度の場合、チョークインダクタ１５１として最低約２０ｎＨ、キャパシタ１４２として最低約３０ｐＦ程度の値が必要である。ＩＣ上にこれら素子を集積した場合、各素子の面積はＳＰＤＴスイッチに用いるＦＥＴ１個とほぼ同一の面積が必要である。つまり、本発明は高周波特性を劣化させることなく、チップ面積を削減することができる。
【００４０】
（第２の実施形態）
図２は、本発明によるスイッチ付きアンプの第２の実施形態の回路図である。本実施形態においては、送信端子側の１ｄＢ利得圧縮点（Ｐ１ｄＢ）を向上させるために、受信側スルーＦＥＴおよび送信側シャントＦＥＴとしてデュアルゲートＦＥＴが用いられている。図２において、１２２Ｄは送信側デュアルゲートシャントＦＥＴであり、１２３Ｄは受信側デュアルゲートスルーＦＥＴであり、１３２１および１３２２は送信側デュアルゲートシャントＦＥＴに接続されるゲートバイアス抵抗であり、１３３１および１３３２は受信側デュアルゲートスルーＦＥＴに接続されるゲートバイアス抵抗であり、それ以外の構成要素は図１と同様である。
【００４１】
表２に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。ここで従来技術によるスイッチ付きアンプの回路は、図２に示す回路のうち、出力整合回路３５０に直列に接続されたキャパシタを有する点と、電源がアンプ部とスイッチ部とに別々の端子から供給される点とが異なる。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを表に示した。
【００４２】
【表２】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作 ＳＰＤＴ スイッチおよびパワーアンプが正常に動作していることがわかる。また、単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣにおけるチップ面積の削減効果は第１実施形態で述べたとおりである。
【００４４】
（第３の実施形態）
図３は、本発明によるスイッチ付きアンプの第３の実施形態の回路図である。本実施形態は、送信端子１０２から受信端子１０３へのアイソレーションが低くてもかまわない場合に用いられる。本実施形態は、第１の実施形態の送信側シャントＦＥＴ１２２および受信側シャントＦＥＴ１２４を用いない。
【００４５】
表３に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。ここで従来技術によるスイッチ付きアンプの回路は、図３に示す回路のうち、出力整合回路３５０に直列に接続されたキャパシタを有する点と、電源がアンプ部とスイッチ部とに別々の端子から供給される点とが異なる。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを示した。
【００４６】
【表３】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作 ＳＰＤＴ スイッチおよびパワーアンプが正常に動作していることがわかる。ただし、第１実施形態と比較して、送信端子１０２から受信端子１０３へのアイソレーションが本発明および従来例ともに約２５ｄＢ低下している。また、単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣにおけるチップ面積の削減効果は第１実施形態で述べたとおりである。
【００４８】
（第４の実施形態）
図４は、本発明によるスイッチ付きアンプの第４の実施形態の回路図である。本実施形態は、送信端子側のＰ１ｄＢを向上させ、なおかつ送信端子１０２から受信端子１０３へのアイソレーションが低くてもかまわない場合に用いられる。本実施形態は、図２の送信側シャントＦＥＴ１２２Ｄおよび受信側シャントＦＥＴ１２４を用いない。
【００４９】
表４に本発明のスイッチ付きアンプ、および従来技術によるスイッチ付きアンプの高周波特性のシミュレーション結果を示す。ここで従来技術によるスイッチ付きアンプの回路は、図４に示す回路のうち、出力整合回路３５０に直列に接続されたキャパシタを有する点と、電源がアンプ部とスイッチ部とに別々の端子から供給される点とが異なる。アンテナ端子１０１におけるパワーアンプの出力、アンテナ端子１０１から受信端子１０３への挿入損失、送信時の送信端子１０２から受信端子１０３へのアイソレーションを表に示した。
【００５０】
【表４】
本発明の高周波特性は、いずれの特性においても従来と同等の結果が得られており、本発明の単一電源動作 ＳＰＤＴ スイッチおよびパワーアンプが正常に動作していることがわかる。ただし、第２の実施形態と比較して、送信端子１０２から受信端子１０３へのアイソレーションが本発明・従来例ともに約２５ｄＢ低下している。また、単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣにおけるチップ面積の削減効果は第１実施形態で述べたとおりである。
【００５２】
（第５の実施形態）
図５は、本発明によるスイッチ付きアンプの第５の実施形態の回路図である。本実施形態は、送信側スルースイッチおよび受信側スルースイッチとして、ＦＥＴの代わりにＰＩＮダイオードを用いる。図５において、１６１および１６２はＰＩＮダイオード、１４５および１４６は直流カットキャパシタ、１３５および１３６はバイアス抵抗、１５２はチョークインダクタである。図５において１４５および１４６は１００ｐＦ程度のキャパシタ、１３５および１３６は１ｋΩ程度の抵抗である。この場合のスイッチの切り替えは、制御端子１０５および１０６の電圧Ｖ１０５およびＶ１０６を３Ｖまたは２Ｖとすることにより行なう。Ｖ１０５＝２ＶおよびＶ１０６＝３Ｖの場合、送信側がオン状態となり、Ｖ１０５＝３ＶおよびＶ１０６＝２Ｖの場合、受信側がオン状態となる。
【００５３】
ＰＩＮダイオードを使用した場合、単一電源動作 ＳＰＤＴ スイッチのチョークインダクタ１５２は必要であるが、他の実施形態と同様に直流カットキャパシタ１４２およびチョークインダクタ１５１を用いる必要はない。したがって単一電源動作 ＳＰＤＴ スイッチとパワーアンプを一体化したＩＣを設計する際のチップ面積の削減効果は第１の実施形態とほぼ同じである。
【００５４】
上述の第１〜第５の実施形態においては、便宜上、出力整合回路３５０がアンプ部３０に含まれる回路図であったが、これには限られない。すなわち、出力整合回路３５０に相当する入力整合回路がスイッチ部１０に含まれるように構成されたスイッチ付きアンプも本発明に含まれる。
【００５５】
【発明の効果】
本発明によるスイッチ付きアンプによれば、従来、必要であった直流カットキャパシタおよびチョークインダクタを削減することができ、より少ない部品点数で従来と同等の特性をもつ単一電源動作ＳＰＤＴスイッチ付きパワーアンプを提供することができる。
【図面の簡単な説明】
【図１】本発明によるスイッチ付きアンプの第１の実施形態の回路図である。
【図２】本発明によるスイッチ付きアンプの第２の実施形態の回路図である。
【図３】本発明によるスイッチ付きアンプの第３の実施形態の回路図である。
【図４】本発明によるスイッチ付きアンプの第４の実施形態の回路図である。
【図５】本発明によるスイッチ付きアンプの第５の実施形態の回路図である。
【図６】一般的な携帯無線機器の高周波部のブロック図である。
【図７】ＧａＡｓ ＭＥＳＦＥＴを用いた従来技術による単一電源動作ではないＳＰＤＴスイッチの回路図である。
【図８】単体のＦＥＴの端子間の電圧および電流記号を示す図である。
【図９】デプレッション型ＦＥＴのＶｇｓ−Ｉｄｓ特性を示す図である。
【図１０】Ｖｇｓ＝０ＶおよびＶｇｓ＝Ｖｇｇの場合のＶｄｓ−Ｉｄｓ特性を示す図である。
【図１１】Ｖｇｓ＝０Ｖの場合のＦＥＴの等価回路である。
【図１２】Ｖｇｓ＝Ｖｇｇの場合のＦＥＴの等価回路である。
【図１３】（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝０ＶおよびＶ１０６＝Ｖｇｇを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。
【図１４】（ａ）および（ｂ）は、それぞれ、制御端子にＶ１０５＝ＶｇｇおよびＶ１０６＝０Ｖを印加したときの図７の等価回路、およびさらにその回路を簡略化した等価回路である。
【図１５】従来の技術による単一電源動作ＳＰＤＴスイッチの回路図である。
【図１６】本発明のスイッチ付きアンプのうちパワーアンプ部分の回路図である。
【図１７】図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた回路図である。
【図１８】図１６の回路でＦＥＴ３０１としてデプレッションＦＥＴを用いた他の例を示す回路図である。
【図１９】従来技術によるスイッチ付きアンプの回路図である。
【符号の説明】
１０１ アンテナ端子
１０３ 受信端子
１０４ ＧＮＤ端子
１０５、１０６ 制御端子
１２１ 送信側スルーＦＥＴ
１２２ 送信側シャントＦＥＴ
１２３ 受信側スルーＦＥＴ
１２４ 受信側シャントＦＥＴ
１１１ ＦＥＴ１２１とＦＥＴ１２３との接続端子
１１２ ＦＥＴ１２１とＦＥＴ１２２との接続端子
１１３ ＦＥＴ１２３とＦＥＴ１２４との接続端子
１１４ ＦＥＴ１２２とＦＥＴ１２４との接続端子
１３１〜１３４ ＦＥＴのゲートバイアス抵抗
１４１、１４３ 直流カットキャパシタ
３０１ ＦＥＴ
３０２ 入力整合回路
３０４ チョークインダクタ
３０５ ゲートバイアス抵抗
３１０ 入力端子
３１２ 電源端子
３５０ 出力整合回路
Claims (7)
- アンプと、一端が該アンプの電源端子に接続され他端が電源に接続されたチョークインダクタと、電源端子が整合回路を介して該チョークインダクタの該一端に接続されたアンテナ用スイッチとを有し、該アンプの電源端子と該アンテナ用スイッチの電源端子とが、直流的に結合されていることを特徴とするアンテナ用スイッチ付きアンプ。
- 前記整合回路は、
前記アンプの電源端子と前記アンテナ用スイッチの電源端子との間に設けられたインダクタと、
該アンプの電源端子とグラウンドとの間に設けられたキャパシタと、
該アンテナ用スイッチの電源端子とグラウンドとの間に設けられたキャパシタと、
を有する請求項１に記載のアンテナ用スイッチ付きアンプ。 - 前記アンテナ用スイッチは、送信側スルースイッチおよび受信側スルースイッチを有する請求項２に記載のアンテナ用スイッチ付きアンプ。
- 前記アンテナ用スイッチは、送信側シャントスイッチおよび受信側シャントスイッチをさらに有する請求項３に記載のアンテナ用スイッチ付きアンプ。
- 前記送信側スルースイッチ、前記受信側スルースイッチ、前記送信側シャントスイッチおよび前記受信側シャントスイッチは、シングルゲート電界効果トランジスタである請求項４に記載のアンテナ用スイッチ付きアンプ。
- 前記送信側スルースイッチ、前記受信側スルースイッチ、前記送信側シャントスイッチおよび前記受信側シャントスイッチは、デュアルゲート電界効果トランジスタもしくはシングルゲート電界効果トランジスタである請求項４に記載のアンテナ用スイッチ付きアンプ。
- 前記送信側スルースイッチおよび前記受信側スルースイッチは、ＰＩＮダイオードである請求項３に記載のアンテナ用スイッチ付きアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309897A JP3560232B2 (ja) | 2000-10-10 | 2000-10-10 | アンテナ用スイッチ付きアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309897A JP3560232B2 (ja) | 2000-10-10 | 2000-10-10 | アンテナ用スイッチ付きアンプ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8349090A Division JPH10190380A (ja) | 1996-12-26 | 1996-12-26 | スイッチ付きアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001160724A JP2001160724A (ja) | 2001-06-12 |
| JP3560232B2 true JP3560232B2 (ja) | 2004-09-02 |
Family
ID=18789960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000309897A Expired - Fee Related JP3560232B2 (ja) | 2000-10-10 | 2000-10-10 | アンテナ用スイッチ付きアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560232B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7711389B2 (en) | 2003-11-11 | 2010-05-04 | Murata Manufacturing Co., Ltd. | High frequency module |
| EP1684439B1 (en) | 2003-11-11 | 2011-10-12 | Murata Manufacturing Co., Ltd. | High frequency module |
| US8913976B2 (en) * | 2012-10-23 | 2014-12-16 | Qualcomm Incorporated | Amplifiers with shunt switches |
| US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
-
2000
- 2000-10-10 JP JP2000309897A patent/JP3560232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001160724A (ja) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3790227B2 (ja) | 高周波スイッチ回路 | |
| EP0903855B1 (en) | High frequency switching device | |
| US6987414B2 (en) | High frequency switch circuit | |
| US7786787B2 (en) | Series/shunt switch and method of control | |
| US20070290744A1 (en) | Radio frequency switching circuit, radio frequency switching device, and transmitter module device | |
| JP3902111B2 (ja) | スイッチ半導体集積回路 | |
| US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
| US20070013432A1 (en) | Semiconductor device and method of controlling the same | |
| JP2008017416A (ja) | 高周波スイッチ装置 | |
| US20070069798A1 (en) | Switch circuit for high-frequency-signal switching | |
| US7368971B2 (en) | High power, high frequency switch circuits using strings of power transistors | |
| US6597231B2 (en) | Semiconductor switching circuit and semiconductor device using same | |
| US20050206439A1 (en) | Low quiescent current radio frequency switch decoder | |
| JP3560232B2 (ja) | アンテナ用スイッチ付きアンプ | |
| CN100405739C (zh) | 串联/分路开关及操作方法 | |
| JP2001068984A (ja) | 半導体スイッチ回路及び移動体通信端末装置 | |
| JPH10190380A (ja) | スイッチ付きアンプ | |
| JP3238616B2 (ja) | 半導体スイッチ回路 | |
| US20070085592A1 (en) | High-frequency switch circuit, semiconductor device and communication terminal apparatus | |
| JP3539106B2 (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 | |
| JPH10313259A (ja) | 高周波回路 | |
| US20050190691A1 (en) | High-frequency switch apparatus | |
| JP2005033597A (ja) | 高周波スイッチ | |
| JPH11261396A (ja) | 高周波スイッチ装置 | |
| JP2021125762A (ja) | 高周波スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |