JP2001160724A

JP2001160724A - スイッチ付きアンプ

Info

Publication number: JP2001160724A
Application number: JP2000309897A
Authority: JP
Inventors: Shinji Yamamoto; 真司山本; Taketo Kunihisa; 武人國久
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-10-10
Filing date: 2000-10-10
Publication date: 2001-06-12
Anticipated expiration: 2016-12-26
Also published as: JP3560232B2

Abstract

(57)【要約】【課題】より少ない部品点数で動作する単一電源動作
が可能なスイッチ付きアンプを提供する。【解決手段】単一電源動作SPDTスイッチとパワーアン
プを直流カットキャパシタを介さずに接続する。この
際、パワーアンプの最終段の出力整合回路を直流電流の
流れる回路形式とすることにより、パワーアンプとSPDT
スイッチを直流的に接続して、パワーアンプの電源バイ
アス回路をSPDTスイッチの電源バイアス回路として共用
する。これにより、SPDTスイッチの電源バイアス回路を
削除することができ、回路の小型化が実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線機器に用いら
れるスイッチ付きパワーアンプに関しており、特に単一
電源動作が可能なスイッチ付きアンプに関する。

【０００２】

【従来の技術】近年、携帯無線機器のさらなる小型化・
低価格化を実現するため、セットに使用されるデバイス
の見直しが図られている。中でもデバイスの単一電源動
作は、有効なアプローチの一手法として現在様々な研究
がなされている。ここで「単一電源動作」とは、グラウ
ンドに対して例えば正電圧（＋３．０Ｖなど）だけを供
給することによって動作させることをいう。したがって
グラウンドに対して、正電圧および負電圧を用いる動作
は、単一電源動作とはよばない。

【０００３】通常、携帯無線機器のセットに使用されて
いるデバイスのうち、パワーアンプおよびアンテナスイ
ッチ等にはデプレッション型のGaAs電界効果トランジス
タ（GaAs MESFET）が用いられているため、正の電源電
圧以外に負のゲートバイアス電圧が必要である。単一電
源動作パワーアンプならびに単一電源動作スイッチは、
負のゲートバイアス電圧を必要とせず、正の電圧のみで
動作させることができる。その結果、従来は必要であっ
た負電圧発生回路が不要となり、セットの小型化・低価
格化が実現できる。

【０００４】図６は、一般的な携帯無線機器の高周波部
のブロック図である。図６において、100はアンテナス
イッチ、101、102および103はそれぞれアンテナスイッ
チ100のアンテナ端子、送信端子および受信端子であ
る。また、204は送信信号入力端子、206はパワーアン
プ、210はアンテナ、211はローノイズアンプ、212は受
信信号出力端子である。１つのアンテナを送受信で共用
する携帯無線機器においては、送信時・受信時の信号経
路を切り替えるアンテナスイッチが必須である。このア
ンテナスイッチには低損失・低消費電力といった特性が
要求されるためGaAs MESFETを用いた１入力２出力スイ
ッチ(１極２投スイッチ、Single Pole Double Throw Sw
itchともいう、以下「SPDTスイッチ」と呼ぶ)が多用さ
れている。

【０００５】以下、単一電源動作ではないSPDTスイッチ
の回路動作を説明した後、これを用いて単一電源動作SP
DTスイッチを構成する手法について述べる。

【０００６】図７は、GaAs MESFETを用いた従来技術に
よる単一電源動作ではないSPDTスイッチの回路図であ
る。図７において、101はアンテナ端子、102は送信端
子、103は受信端子、104はグラウンド（GND）端子、105
および106は制御端子、121はアンテナ端子101と送信端
子102との間をオン・オフする送信側スルーFET、122は
送信端子102とGND端子104との間をオン・オフする送信
側シャントFET、123はアンテナ端子101と受信端子103と
の間をオン・オフする受信側スルーFET、124は受信端子
103とGND端子104との間をオン・オフする受信側シャン
トFET、111はFET121とFET123との接続端子、112はFET12
1とFET122との接続端子、113はFET123とFET124との接続
端子、114はFET122とFET124との接続端子、131〜134はF
ETのゲートバイアス抵抗、141〜143は直流カットキャパ
シタである。また、接続端子111〜114の直流電位をそれ
ぞれV111〜V114、制御端子105および106に印加する直流
電圧をそれぞれV105およびV106とする。ゲートバイアス
抵抗131〜134は数kΩの抵抗であり、FET121〜124のゲー
トへのリーク電流を阻止する目的で配置されている。直
流カットキャパシタ141〜143はアンテナ端子101、送信
端子102および受信端子103と、各FETとを直流的に分離
するための100pF程度のキャパシタである。

【０００７】今、V111〜V114の電位について考える。V1
14はGNDに接続されているので0Vである。各FETのゲート
リーク電流はほぼ零であり、直流カットキャパシタ141
〜143により直流電流の流れる経路は断ち切られている
ため、接続端子111〜114の閉回路内に直流電流は流れな
い。従って、V111＝V112＝V113＝V114＝0Vであり、FET1
21〜FET124のソースの直流電位はすべて0Vである。

【０００８】SPDTスイッチのオン・オフは、各FETのゲ
ートへの印加電圧を変化させることにより行なう。図８
は、単体のFETの端子間の電圧および電流記号を示す図
である。FETのしきい値をVthとし、ドレイン・ソース間
およびゲート・ソース間の電圧をそれぞれVdsおよびVgs
とする。通常、SPDTスイッチにはデプレッション型FET
と呼ばれるVthが負であるようなFETが用いられる。図９
は、デプレッション型FETのVgs−Ids特性を示す図であ
る。このFETをオンまたはオフさせるためには、Vgs＝0V
またはVgs＝Vgg(Vggは負の値)の電圧をゲートに印加す
ればよく、Vgg≧2×Vthとするのが一般的である。図１
０は、Vgs＝0VおよびVgs＝Vggの場合のVds−Ids特性を
示す図である。図１１は、Vgs＝0Vの場合のFETの等価回
路である。Vgs＝0Vの場合、FETは数Ωの抵抗と等価であ
り、オン状態のスイッチとして表現できる。図１２は、
Vgs＝Vggの場合のFETの等価回路である。Vgs＝Vggの場
合、FETは数ＭΩの抵抗と等価であり、オフ状態のスイ
ッチとして表現できる。

【０００９】これらを用いて図７に示すSPDTスイッチの
動作を考える。まず、送信時について考える。図１３の
(a)および(b)は、それぞれ、制御端子にV105＝0Vおよび
V106＝Vggを印加したときの図７の等価回路、およびさ
らにその回路を簡略化した等価回路である。図１３の
(a)に示すように、送信側スルーFET121および受信側シ
ャントFET124がオン状態、受信側スルーFET123および送
信側シャントFET122がオフ状態となるため、結局、図１
３の(b)に示すように、アンテナ端子101と送信端子102
とが接続される。

【００１０】次に、受信時について考える。図１４の
(a)および(b)は、それぞれ、制御端子にV105＝Vggおよ
びV106＝0Vを印加したときの図７の等価回路、およびさ
らにその回路を簡略化した等価回路である。図１４の
(a)に示すように、送信側スルーFET121および受信側シ
ャントFET124がオフ状態、受信側スルーFET123および送
信側シャントFET122がオン状態となるため、結局、図１
４(b)に示すように、アンテナ端子101と受信端子103と
が接続される。ここで送信側シャントFET122および受信
側シャントFET124は、それぞれオフ側の端子をGNDに接
続してアイソレーションを向上させる役割を果たしてい
る。

【００１１】次に、このSPDTスイッチを用いて単一電源
動作SPDTスイッチを構成する手法について考える。図１
５は、従来の技術による単一電源動作SPDTスイッチの回
路図である。図７の回路においては、GND端子104は、直
接、GNDに接続されていた。図１５の回路においては、G
ND端子104は、直流カットキャパシタ144を介してGNDに
接続されている。また電源バイアス回路であるチョーク
インダクタ151を介して接続端子111に正の電源電圧を印
加することにより単一電源動作を実現することができ
る。図１５において、107は電源端子、144は直流カット
キャパシタ、151はチョークインダクタであり、その他
の構成要素は図７に示すSPDTスイッチと同様である。電
圧V107は、電源端子107に印加される電圧を表す。チョ
ークインダクタ151は、使用周波数に対してほぼオープ
ンとなるようなインピーダンスをもつインダクタであ
り、接続端子111に電源電圧V107を供給する。直流カッ
トキャパシタ144は、100pF程度のキャパシタであり、GN
D端子104とGNDとを直流的に分離する目的で配置されて
いる。

【００１２】図１５においては、GND端子104もGNDから
直流的に分離されているため、V111＝V112＝V113＝V114
＝V107となる。ここで、V107に｜Vgg｜(正の値)を印加
することにより、図１５のすべてのFETのソース電位は
｜Vgg｜(正の値)に設定されて、単一電源動作が実現で
きる。つまり、図７に示すSPDTスイッチがV105およびV1
06として、それぞれ0Vまたは−3Vの負電圧を必要とする
ようなスイッチである場合、図１５に示す回路構成によ
ってV107＝3Vとすれば、V105およびV106として、3Vまた
は0Vが供給されるSPDTスイッチが実現できるわけであ
る。つまり、正の電源だけを供給をすればよく、負の電
源を設ける必要はない。

【００１３】

【発明が解決しようとする課題】上述のように単一電源
動作を実現するためにはGND端子104をGNDから直流的に
分離する直流カットキャパシタ144と電源バイアス回路
であるチョークインダクタ151が必要となる。これは、
とりわけパワーアンプやSPDTスイッチを一体化したICを
設計する際、チップ面積を増大させる原因となり、これ
によりコストの上昇をきたす。

【００１４】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、より少ない
点数の部品を用いた単一電源動作が可能なスイッチ付き
アンプを提供することにある。

【００１５】

【課題を解決するための手段】本発明によるスイッチ付
きアンプは、アンプと、一端が該アンプの電源端子に接
続され他端が電源に接続されたチョークインダクタと、
電源端子が該チョークインダクタの該一端に接続された
スイッチとを有し、該アンプの電源端子と該スイッチの
電源端子とが、直流的に結合されていることを特徴とし
ており、そのことにより上記目的が達成される。

【００１６】ある実施形態では、前記アンプの電源端子
と前記スイッチの電源端子とが、整合回路を介して直流
的に結合されている。

【００１７】ある実施形態では、前記整合回路は、前記
アンプの電源端子と前記スイッチの電源端子との間に設
けられたインダクタと、該アンプの電源端子とグラウン
ドとの間に設けられたキャパシタと、該スイッチの電源
端子とグラウンドとの間に設けられたキャパシタとを有
する。

【００１８】ある実施形態では、前記スイッチは、送信
側スルースイッチおよび受信側スルースイッチを有す
る。

【００１９】ある実施形態では、前記スイッチは、送信
側シャントスイッチおよび受信側シャントスイッチをさ
らに有する。

【００２０】ある実施形態では、前記送信側スルースイ
ッチ、前記受信側スルースイッチ、前記送信側シャント
スイッチおよび前記受信側シャントスイッチは、シング
ルゲート電界効果トランジスタである。

【００２１】ある実施形態では、前記送信側スルースイ
ッチ、前記受信側スルースイッチ、前記送信側シャント
スイッチおよび前記受信側シャントスイッチは、デュア
ルゲート電界効果トランジスタもしくはシングルゲート
電界効果トランジスタである。

【００２２】ある実施形態では、前記送信側スルースイ
ッチおよび前記受信側スルースイッチは、ＰＩＮダイオ
ードである。

【００２３】

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態を説明する。同じ参照符号を付された構成要素
は、互いに対応している。

【００２４】本明細書において、「スイッチ付きアン
プ」とは、高周波電力を増幅するパワーアンプと、送受
信の状態に応じてこのパワーアンプとアンテナとの接続
関係を変えるアンテナスイッチとを含む。また本明細書
においては簡単のため、アンテナスイッチを単に「スイ
ッチ」と、パワーアンプを単に「アンプ」とよぶことも
ある。

【００２５】まず本発明によるスイッチ付きアンプの実
施形態を説明する前に、本実施形態で用いられるパワー
アンプの回路を説明する。図１６は、本発明のスイッチ
付きアンプのうちパワーアンプ部分の回路図である。本
実施形態においては、簡単のため、１段電界効果トラン
ジスタ（FET）構成のパワーアンプとしたが、これには
限られない。例えば、複数段を有するパワーアンプであ
ってもよく、増幅素子としてFET以外の素子を用いても
よい。

【００２６】301はFET、302および350はそれぞれ入力整
合回路および出力整合回路、304はチョークインダク
タ、305はゲートバイアス抵抗、310は入力端子、311は
出力端子、312は電源端子、313はゲートバイアス端子で
ある。また、電源端子312に印加する電圧をV312、ゲー
トバイアス端子313に印加する電圧をV313とする。入力
整合回路302および出力整合回路350は、それぞれ入力端
子310および出力端子311に所定のインピーダンスが接続
されたときに、所望の特性が実現されるように設計され
ている。チョークインダクタ304は、使用周波数に対し
てほぼオープンとなるようなインピーダンスをもつ。FE
T301は、チョークインダクタ304を介して電源電圧V312
を供給される。ゲートバイアス抵抗305は、FET301から
ゲートバイアス端子313へのリーク電流を低減させる目
的で配置されている。

【００２７】なお、受信時、すなわち図６のアンテナ端
子101と受信端子103とが接続される場合には、パワーア
ンプの出力がLNAに漏洩しないようにするためパワーア
ンプをオフとするのが一般的である。FET301がVth≧0V
であるようなFET、つまりエンハンス型FETであればゲー
トバイアス端子の電圧V313＝0VとすることによりFET301
に流れる電流をカットオフすることが実現できる。

【００２８】図１７は、図１６の回路でFET301としてデ
プレッションFETを用いた回路図である。FETがVth≦0V
であるようなFET、つまりデプレッション型FETであれ
ば、ゲートバイアス電圧V313を0VとしてもFET301に電流
が流れるため、パワーアンプがオフとならない。この場
合には、パワーアンプを図１７に示すような回路構成に
すれば、スイッチ306によってFET301に流れるドレイン
電流を遮断することができる。すなわち図１７におい
て、スイッチ306は、送信時に閉じ（オンし）、受信時
に開く（オフする）ように動作する。

【００２９】図１８は、図１６の回路でFET301としてデ
プレッションFETを用いた他の例を示す回路図である。
図１８の回路においては、スイッチ306の挿入される位
置が図１７の場合と異なっているが、図１７と同様の動
作により、受信時にFET301のドレイン電流を遮断するこ
とができる。

【００３０】（第１の実施形態）図１は、本発明による
スイッチ付きアンプの第１の実施形態の回路図である。
図１９は、従来技術によるスイッチ付きアンプの回路図
である。図１９の従来技術によるスイッチ付きアンプに
おいては、図１６のパワーアンプの出力端子311と、図
１５の単一電源動作SPDTスイッチの送信端子102とが接
続されている。したがって従来技術によるスイッチ付き
アンプにおいては、電源端子312から端子112へのパス
は、キャパシタ142を含む。

【００３１】いっぽう図１の本発明によるスイッチ付き
アンプは、直流成分を通過させる出力整合回路350を備
えている。この出力整合回路350は、アンプ部３０の電
源端子312において供給される電源電圧V312をチョーク
インダクタ304を介して受け取り、スイッチ部１０の端
子112へと送るはたらきをする。出力整合回路350は、例
えば、インダクタ352、キャパシタ354および356を有す
るπ型整合回路によって実現できる。出力整合回路350
は、チョークインダクタ304と端子112との間にキャパシ
タ成分をもたず、インダクタ成分をもつ。これにより、
直流電圧は、電源端子312から、チョークインダクタ30
4、インダクタ352および端子112を通して、スイッチ部
１０をバイアスすることができる。言い換えれば、電源
端子312−チョークインダクタ304−出力整合回路350−
端子112というパスは、直流電圧を通すことができる。
ここで「直流」電圧とは、スイッチ部１０およびアンプ
部３０の電源として用いることができる程度に十分、低
い周波数をもつ電圧であって、周波数がゼロの電圧（い
わゆる完全な直流）をも含む。

【００３２】出力整合回路350のインダクタ352は、この
バイアス用の直流電圧が通るパスに対して直列に設けら
れている。したがってインダクタ352に含まれる抵抗分
は、小さいことが好ましい。これは、インダクタ352の
抵抗分による電圧降下は、スイッチ部１０へのバイアス
供給の効率と、アンプ部３０の出力の効率とを低くする
からである。出力整合回路350は、アンプ部３０とスイ
ッチ部１０との間で直流成分を通す回路であれば、上述
の１段のπ型整合回路には限られず、多段の整合回路で
あってもよく、また他のタイプの整合回路であってもよ
い。出力整合回路350は、アンプ部３０の出力インピー
ダンスと、アンテナ端子101に接続されるインピーダン
スとを整合させることによって、アンテナから放射され
る電力を増すはたらきもする。

【００３３】図１においては、スイッチ部１０およびア
ンプ部３０に共用の電源端子312は、出力整合回路350に
対して、FET301側に設けられているが、これには限られ
ない。例えば端子112に電源端子を設けることによっ
て、上述の説明とは、逆方向に、つまりスイッチ部１０
から出力整合回路350を介してアンプ部３０に向かう方
向に、直流電圧を供給してもよい。この構成によれば、
チョークインダクタ304をインダクタ352によって代用す
ることができさらに部品点数を削減することができる。
またこの場合、他の端子、例えば端子111および113など
に電源端子を設けてもよい。

【００３４】パワーアンプ３０の電源バイアス回路と、
SPDTスイッチ１０の電源バイアス回路とを共用するため
に、パワーアンプ３０の最終段の出力整合回路350は、
直流電流の流れる回路である。またパワーアンプ３０の
電源電圧と、単一電源動作SPDTスイッチ１０の電源電圧
とは、ほぼ等しく設定されている。

【００３５】以下の実施形態においては、上述の条件を
満足するように、SPDTスイッチのFETにはVth＝−1.5Vの
デプレッション型FETを用い、制御端子105・106に印加
する電圧は0Vまたは3Vとし、単一電源動作SPDTスイッチ
およびパワーアンプの電源電圧は3Vとした。FET301には
エンハンス型FETを用い、受信時にはV313＝0Vとしてパ
ワーアンプをオフとするものとし、周波数は1.9GHzとし
てシミュレーションをおこなった。

【００３６】表１に本発明のスイッチ付きアンプ、およ
び従来技術によるスイッチ付きアンプの高周波特性のシ
ミュレーション結果を示す。アンテナ端子101における
パワーアンプの出力、アンテナ端子101から受信端子103
への挿入損失、送信時の送信端子102から受信端子103へ
のアイソレーションを表に示した。

【００３７】

【表１】

【００３８】本発明の高周波特性は、いずれの特性にお
いても従来と同等の結果が得られており、本発明の単一
電源動作SPDTスイッチおよびパワーアンプが正常に動作
していることがわかる。なお、FET301にデプレッション
型FETを用いた場合、パワーアンプを図17もしくは図18
の構成とすれば問題ないことは既に述べた。

【００３９】本発明は、従来と比較してチョークインダ
クタ151と直流カットキャパシタ142がないため、部品点
数が削減できるわけであるが、これは単一電源動作SPDT
スイッチとパワーアンプを一体化したICを設計する際に
チップ面積削減においてとりわけ効果がある。周波数2G
Hz程度の場合、チョークインダクタ151として最低約20n
H、キャパシタ142として最低約30pF程度の値が必要であ
る。IC上にこれら素子を集積した場合、各素子の面積は
SPDTスイッチに用いるFET1個とほぼ同一の面積が必要で
ある。つまり、本発明は高周波特性を劣化させることな
く、チップ面積を削減することができる。

【００４０】（第２の実施形態）図２は、本発明による
スイッチ付きアンプの第２の実施形態の回路図である。
本実施形態においては、送信端子側の1dB利得圧縮点(P1
dB)を向上させるために、受信側スルーFETおよび送信側
シャントFETとしてデュアルゲートFETが用いられてい
る。図２において、122_Dは送信側デュアルゲートシャン
トFETであり、123 _Dは受信側デュアルゲートスルーFETで
あり、132₁および132₂は送信側デュアルゲートシャント
FETに接続されるゲートバイアス抵抗であり、133₁およ
び133₂は受信側デュアルゲートスルーFETに接続される
ゲートバイアス抵抗であり、それ以外の構成要素は図１
と同様である。

【００４１】表２に本発明のスイッチ付きアンプ、およ
び従来技術によるスイッチ付きアンプの高周波特性のシ
ミュレーション結果を示す。ここで従来技術によるスイ
ッチ付きアンプの回路は、図２に示す回路のうち、出力
整合回路350に直列に接続されたキャパシタを有する点
と、電源がアンプ部とスイッチ部とに別々の端子から供
給される点とが異なる。アンテナ端子101におけるパワ
ーアンプの出力、アンテナ端子101から受信端子103への
挿入損失、送信時の送信端子102から受信端子103へのア
イソレーションを表に示した。

【００４２】

【表２】

【００４３】本発明の高周波特性は、いずれの特性にお
いても従来と同等の結果が得られており、本発明の単一
電源動作 SPDT スイッチおよびパワーアンプが正常に動
作していることがわかる。また、単一電源動作 SPDT ス
イッチとパワーアンプを一体化したICにおけるチップ面
積の削減効果は第１実施形態で述べたとおりである。

【００４４】（第３の実施形態）図３は、本発明による
スイッチ付きアンプの第３の実施形態の回路図である。
本実施形態は、送信端子102から受信端子103へのアイソ
レーションが低くてもかまわない場合に用いられる。本
実施形態は、第１の実施形態の送信側シャントFET122お
よび受信側シャントFET124を用いない。

【００４５】表３に本発明のスイッチ付きアンプ、およ
び従来技術によるスイッチ付きアンプの高周波特性のシ
ミュレーション結果を示す。ここで従来技術によるスイ
ッチ付きアンプの回路は、図３に示す回路のうち、出力
整合回路350に直列に接続されたキャパシタを有する点
と、電源がアンプ部とスイッチ部とに別々の端子から供
給される点とが異なる。アンテナ端子101におけるパワ
ーアンプの出力、アンテナ端子101から受信端子103への
挿入損失、送信時の送信端子102から受信端子103へのア
イソレーションを示した。

【００４６】

【表３】

【００４７】本発明の高周波特性は、いずれの特性にお
いても従来と同等の結果が得られており、本発明の単一
電源動作 SPDT スイッチおよびパワーアンプが正常に動
作していることがわかる。ただし、第１実施形態と比較
して、送信端子102から受信端子103へのアイソレーショ
ンが本発明および従来例ともに約２５dB低下している。
また、単一電源動作 SPDT スイッチとパワーアンプを一
体化したICにおけるチップ面積の削減効果は第１実施形
態で述べたとおりである。

【００４８】（第４の実施形態）図４は、本発明による
スイッチ付きアンプの第４の実施形態の回路図である。
本実施形態は、送信端子側のP1dBを向上させ、なおかつ
送信端子102から受信端子103へのアイソレーションが低
くてもかまわない場合に用いられる。本実施形態は、図
２の送信側シャントFET122_Dおよび受信側シャントFET12
4を用いない。

【００４９】表４に本発明のスイッチ付きアンプ、およ
び従来技術によるスイッチ付きアンプの高周波特性のシ
ミュレーション結果を示す。ここで従来技術によるスイ
ッチ付きアンプの回路は、図４に示す回路のうち、出力
整合回路350に直列に接続されたキャパシタを有する点
と、電源がアンプ部とスイッチ部とに別々の端子から供
給される点とが異なる。アンテナ端子101におけるパワ
ーアンプの出力、アンテナ端子101から受信端子103への
挿入損失、送信時の送信端子102から受信端子103へのア
イソレーションを表に示した。

【００５０】

【表４】

【００５１】本発明の高周波特性は、いずれの特性にお
いても従来と同等の結果が得られており、本発明の単一
電源動作 SPDT スイッチおよびパワーアンプが正常に動
作していることがわかる。ただし、第２の実施形態と比
較して、送信端子102から受信端子103へのアイソレーシ
ョンが本発明・従来例ともに約２５dB低下している。ま
た、単一電源動作 SPDT スイッチとパワーアンプを一体
化したICにおけるチップ面積の削減効果は第１実施形態
で述べたとおりである。

【００５２】（第５の実施形態）図５は、本発明による
スイッチ付きアンプの第５の実施形態の回路図である。
本実施形態は、送信側スルースイッチおよび受信側スル
ースイッチとして、FETの代わりにPINダイオードを用い
る。図５において、161および162はPINダイオード、145
および146は直流カットキャパシタ、135および136はバ
イアス抵抗、152はチョークインダクタである。図５に
おいて145および146は100pF程度のキャパシタ、135およ
び136は１ｋΩ程度の抵抗である。この場合のスイッチ
の切り替えは、制御端子105および106の電圧V105および
V106を3Vまたは2Vとすることにより行なう。V105＝2Vお
よびV106＝3Vの場合、送信側がオン状態となり、V105＝
3VおよびV106＝2Vの場合、受信側がオン状態となる。

【００５３】PINダイオードを使用した場合、単一電源
動作 SPDT スイッチのチョークインダクタ152は必要で
あるが、他の実施形態と同様に直流カットキャパシタ14
2およびチョークインダクタ151を用いる必要はない。し
たがって単一電源動作 SPDTスイッチとパワーアンプを
一体化したICを設計する際のチップ面積の削減効果は第
１の実施形態とほぼ同じである。

【００５４】上述の第１〜第５の実施形態においては、
便宜上、出力整合回路350がアンプ部３０に含まれる回
路図であったが、これには限られない。すなわち、出力
整合回路350に相当する入力整合回路がスイッチ部１０
に含まれるように構成されたスイッチ付きアンプも本発
明に含まれる。

【００５５】

【発明の効果】本発明によるスイッチ付きアンプによれ
ば、従来、必要であった直流カットキャパシタおよびチ
ョークインダクタを削減することができ、より少ない部
品点数で従来と同等の特性をもつ単一電源動作SPDTスイ
ッチ付きパワーアンプを提供することができる。

【図面の簡単な説明】

【図１】本発明によるスイッチ付きアンプの第１の実施
形態の回路図である。

【図２】本発明によるスイッチ付きアンプの第２の実施
形態の回路図である。

【図３】本発明によるスイッチ付きアンプの第３の実施
形態の回路図である。

【図４】本発明によるスイッチ付きアンプの第４の実施
形態の回路図である。

【図５】本発明によるスイッチ付きアンプの第５の実施
形態の回路図である。

【図６】一般的な携帯無線機器の高周波部のブロック図
である。

【図７】GaAs MESFETを用いた従来技術による単一電源
動作ではないSPDTスイッチの回路図である。

【図８】単体のFETの端子間の電圧および電流記号を示
す図である。

【図９】デプレッション型FETのVgs−Ids特性を示す図
である。

【図１０】Vgs＝0VおよびVgs＝Vggの場合のVds−Ids特
性を示す図である。

【図１１】Vgs＝0Vの場合のFETの等価回路である。

【図１２】Vgs＝Vggの場合のFETの等価回路である。

【図１３】(a)および(b)は、それぞれ、制御端子にV105
＝0VおよびV106＝Vggを印加したときの図７の等価回
路、およびさらにその回路を簡略化した等価回路であ
る。

【図１４】(a)および(b)は、それぞれ、制御端子にV105
＝VggおよびV106＝0Vを印加したときの図７の等価回
路、およびさらにその回路を簡略化した等価回路であ
る。

【図１５】従来の技術による単一電源動作SPDTスイッチ
の回路図である。

【図１６】本発明のスイッチ付きアンプのうちパワーア
ンプ部分の回路図である。

【図１７】図１６の回路でFET301としてデプレッション
FETを用いた回路図である。

【図１８】図１６の回路でFET301としてデプレッション
FETを用いた他の例を示す回路図である。

【図１９】従来技術によるスイッチ付きアンプの回路図
である。

【符号の説明】

101 アンテナ端子 103 受信端子 104 GND端子 105、106 制御端子 121 送信側スルーFET 122 送信側シャントFET 123 受信側スルーFET 124 受信側シャントFET 111 FET121とFET123との接続端子 112 FET121とFET122との接続端子 113 FET123とFET124との接続端子 114 FET122とFET124との接続端子 131〜134 FETのゲートバイアス抵抗 141、143 直流カットキャパシタ 301 FET 302 入力整合回路 304 チョークインダクタ 305 ゲートバイアス抵抗 310 入力端子 312 電源端子 350 出力整合回路

Claims

【特許請求の範囲】

【請求項１】アンプと、一端が該アンプの電源端子に
接続され他端が電源に接続されたチョークインダクタ
と、電源端子が該チョークインダクタの該一端に接続さ
れたスイッチとを有し、該アンプの電源端子と該スイッ
チの電源端子とが、直流的に結合されていることを特徴
とするスイッチ付アンプ。
【請求項２】前記アンプの電源端子と前記スイッチの
電源端子とが、整合回路を介して直流的に結合されてい
る請求項１に記載のスイッチ付きアンプ。
【請求項３】前記整合回路は、前記アンプの電源端子と前記スイッチの電源端子との間
に設けられたインダクタと、該アンプの電源端子とグラウンドとの間に設けられたキ
ャパシタと、該スイッチの電源端子とグラウンドとの間に設けられた
キャパシタと、を有する請求項２に記載のスイッチ付き
アンプ。
【請求項４】前記スイッチは、送信側スルースイッチ
および受信側スルースイッチを有する請求項３に記載の
スイッチ付きアンプ。
【請求項５】前記スイッチは、送信側シャントスイッ
チおよび受信側シャントスイッチをさらに有する請求項
４に記載のスイッチ付きアンプ。
【請求項６】前記送信側スルースイッチ、前記受信側
スルースイッチ、前記送信側シャントスイッチおよび前
記受信側シャントスイッチは、シングルゲート電界効果
トランジスタである請求項５に記載のスイッチ付きアン
プ。
【請求項７】前記送信側スルースイッチ、前記受信側
スルースイッチ、前記送信側シャントスイッチおよび前
記受信側シャントスイッチは、デュアルゲート電界効果
トランジスタもしくはシングルゲート電界効果トランジ
スタである請求項５に記載のスイッチ付きアンプ。
【請求項８】前記送信側スルースイッチおよび前記受
信側スルースイッチは、ＰＩＮダイオードである請求項
４に記載のスイッチ付きアンプ。