JP2005033597A - 高周波スイッチ - Google Patents

Abstract

【課題】 従来の高周波スイッチでは、新たな接続端子を設けることなく、かつ、閉状態側の伝送経路の回路内電位の低下を招くことなく、出力端子を電位固定できなかった。
【解決手段】 本発明の高周波スイッチ１０１は、ＦＥＴ２を有する伝送経路Ａ１と、ＦＥＴ３を有する伝送経路Ａ２の２系統の伝送経路で成り、ＦＥＴ２にゲート制御電圧を付与するための制御端子Ｃ１と出力端子ＯＵＴ１とを、カソードを出力端子ＯＵＴ１側に向けたダイオードＤ１とそれと直列接続した抵抗Ｒ１とを介して接続し、かつ、伝送経路Ａ２のＦＥＴ３にゲート制御電圧を付与するための制御端子Ｃ２と出力端子ＯＵＴ２とを、カソードを出力端子ＯＵＴ２側に向けたダイオードＤ２とそれと直列接続した抵抗Ｒ２とを介して接続したことを特徴とする。
【選択図】 図１

Description

本発明は、移動体通信におけるアンテナ回路の切換え等に使用される高周波スイッチに関する。

移動体通信におけるアンテナ回路の切換え等に使用される高周波スイッチは、低挿入損失及び高出力であること、および、異なる周波数の信号を切換えるための広帯域特性が要求されるとともに、一般的な携帯電話などの取扱電力のレベルにおいて低歪であることが要求される。

従来の高周波スイッチの一例として、携帯電話等の受信切換えに用いられる１入力２出力型のＩＣ化された高周波スイッチの等価回路図を図４に示す。

図４に示すように、高周波スイッチ１（図中の一点鎖線で囲んだ部分）は、第１端子としての入力端子ＩＮと、第２端子としての出力端子ＯＵＴ１とを、ＦＥＴ２を介して接続した伝送経路Ａ１と、その入力端子ＩＮと、第３端子としての出力端子ＯＵＴ２とを、ＦＥＴ３を介して接続した伝送経路Ａ２との２系統の伝送経路で構成されている。

また、入力端子ＩＮ，出力端子ＯＵＴ１，出力端子ＯＵＴ２は、それぞれ、高周波スイッチ１の外部にあるアンテナＡＮＴ，ＲＦ信号を処理する後段の信号処理回路ＲＸ１，信号処理回路ＲＸ２に接続されている。

また、ＦＥＴ２は、そのゲート（ゲート抵抗Ｒｇ）を制御端子Ｃ１に接続され、ＦＥＴ３は、そのゲート（ゲート抵抗Ｒｇ）を制御端子Ｃ２に接続されている。尚、制御端子Ｃ１，Ｃ２は、外部の制御電源（図示せず）に接続され、所定の電圧が付与されるようになっている。

即ち、ＦＥＴ２は、制御端子Ｃ１に所定のゲート制御電圧（Ｖ_Ｈ、または、Ｖ_Ｌ）が付与されることでＯＮ／ＯＦＦ制御され、ＦＥＴ３は、制御端子Ｃ２に所定のゲート制御電圧（Ｖ_Ｈ、または、Ｖ_Ｌ）が付与されることでＯＮ／ＯＦＦ制御される。

ここで、ＦＥＴ２，３は、高周波特性のよいディプレッション型のｎチャンネル形ＧａＡｓＦＥＴであり、負のしきい値電圧Ｖtを有し、ゲート電圧Ｖｇが、Ｖｔ<Ｖｇの範囲でドレインとソース間は低インピーダンスとなりＯＮになり、Ｖｇ<Ｖｔの範囲でドレインとソース間は高インピーダンスとなりＯＦＦになる。

そして、各伝送経路Ａ１，Ａ２のＦＥＴ２，３には、ゲート制御電圧（Ｖ_Ｈ、または、Ｖ_Ｌ）が相補的に印加されるため、高周波スイッチ１の動作としては、ＦＥＴ２がＯＮ、ＦＥＴ３がＯＦＦのとき、伝送経路Ａ１は開状態、、伝送経路Ａ２は閉状態となり、その結果、アンテナＡＮＴからのＲＦ信号は伝送経路Ａ１を経由して信号処理回路ＲＸ１に流れる。

これと反対に、ＦＥＴ３がＯＮ、ＦＥＴ２がＯＦＦのとき、伝送経路Ａ２は開状態、、伝送経路Ａ１は閉状態となり、その結果、アンテナＡＮＴからのＲＦ信号は伝送経路Ａ２を経由して信号処理回路ＲＸ２に流れる。

尚、上記の例では、各伝送経路Ａ１，Ａ２にそれぞれ、１個ずつのＦＥＴ２，３を配置したが、ＦＥＴの個数は特にこれに限るものではなく、ＲＦ信号に対する耐電力性を向上させるため、図５に示すように、複数個、配置する構成であってもよい。（図５では各伝送経路Ａ１，Ａ２にそれぞれ３個ずつＦＥＴ４〜６，７〜９を直列配置した例を示す）。（特許文献１参照。）
特開２００２−１３５０９５号公報（第２頁、第３図）

しかしながら、上記の高周波スイッチ１では、出力端子ＯＵＴ１，ＯＵＴ２が電位固定されておらず、いわゆる、フローティング状態であるため、ＲＦ信号（交流波形）の影響で入出力特性が非線形性を示す場合があった。

このため、このフローティングを解決する構成として、図６に示すように、高周波スイッチ１に新たな接続端子Ｃ３，Ｃ４を設け、それらを通して出力端子ＯＵＴ１，ＯＵＴ２を接地して電位固定するか、あるいは、接地の代わりに、出力端子ＯＵＴ１，ＯＵＴ２を新たなバイアス電源（図示せず）に接続して電位固定する構成などが考えられる。

しかし、これらの構成では、当然ながら接続端子の個数が増加すると言う問題が生じ、ＩＣ化された高周波スイッチ１では、ボンディングパッド数が増加すると共に、組立工程ではボンディングの作業個数が増加するなどの不具合を招いた。

そのため、接続端子の個数の増加を伴わない電位固定の構成として、図７に示すように、出力端子ＯＵＴ１，ＯＵＴ２をそれぞれ、抵抗Ｒ１，Ｒ２（例えば、５０ＫΩ程度）を介して、制御端子Ｃ１，Ｃ２に接続して電位固定する構成が考えられる。

しかし、この構成においても、単に、出力端子ＯＵＴ１，ＯＵＴ２と制御端子Ｃ１，Ｃ２とを抵抗Ｒ１，Ｒ２を介して接続するだけでは、閉状態側の伝送経路の回路内電位の低下を招き、その結果、取扱電力が低下すると言う別の問題が生じた。

以下、図８を用いて、その詳細を説明する。図８は、図７において、ＦＥＴ２，３のしきい値電圧Ｖt＝−１Ｖ，順方向電圧Ｖf＝＋０．５Ｖ、制御端子Ｃ１，Ｃ２に付与するゲート制御電圧をそれぞれ、Ｖ_Ｈ＝＋３Ｖ，Ｖ_Ｌ＝０Ｖ（通常、消費電力を節約するためＬｏｗ側はゲート制御電圧を０Ｖとする。）とし、制御端子Ｃ１にＶ_Ｈ＝＋３Ｖ、制御端子Ｃ２にＶ_Ｌ＝０Ｖを付与した状態を示した説明図である。尚、これとは反対に、制御端子Ｃ１にＶ_Ｌ＝０Ｖ、制御端子Ｃ２にＶ_Ｈ＝＋３Ｖを付与した状態は、単に、伝送経路Ａ１，Ａ２の開閉状態が反対になるだけであるため説明を省略する。

図８の場合、制御端子Ｃ１には、Ｖ_Ｈ＝＋３Ｖが付与されているため、ＦＥＴ２はＯＮし、伝送経路Ａ１は開状態となる。また、制御端子Ｃ２には、Ｖ_Ｌ＝０Ｖが付与されているため、ＦＥＴ３はＯＦＦし、伝送経路Ａ２は閉状態となる。

ここで、開状態の伝送経路Ａ１の回路内電位Ｖonは、制御端子Ｃ１に付与される制御電圧Ｖ_Ｈ＝＋３Ｖと、ＦＥＴ２の順方向電圧Ｖf＝＋０．５Ｖとの電圧差となり、回路内電位Ｖonは、Ｖon＝＋２．５Ｖ（３Ｖ−０．５Ｖ）である。

また、伝送回路Ａ１，Ａ２内には、高電位の制御端子Ｃ１から低電位の制御端子Ｃ２に向かってスイッチング電流Ｉsw（図中、破線矢印で示す）が流れる。尚、ＦＥＴ３は、ＲＦ信号に対してはＯＦＦであるが、スイッチング電流Ｉswは流通する。

そして、このスイッチング電流Ｉswの大きさは、出力端子ＯＵＴ２と制御端子Ｃ２とが接続されていない場合は、ＦＥＴ３の微小なリーク電流分のみであり無視できるレベルであるが、出力端子ＯＵＴ２と制御端子Ｃ２とを抵抗Ｒ２を介して接続した場合は、抵抗Ｒ２を通して制御端子Ｃ２へと流れるため無視できない大きさとなる。

このため、出力端子ＯＵＴ２と制御端子Ｃ２とを接続しない場合は、閉状態側の伝送経路Ａ２の回路内電位Ｖoffは、Ｖoff＝＋２．５Ｖであったのに対して、出力端子ＯＵＴ２と制御端子Ｃ２とを抵抗Ｒ２を介して接続した場合は、仮に、Ｒ２＝５０ＫΩ，Ｉsw＝３０μＡとすると回路内電位Ｖoffは、Ｖoff＝＋１．５Ｖ（５０ＫΩ×３０μＡ）となり低下する。

次に、このように回路内電位Ｖoffが低下すると、その結果として取扱電力が低下することを図９，図１０を用いて説明する。図９，図１０は、ともにＦＥＴ３のＩｄ−Ｖｇ特性とＲＦ信号の関係を模式的に示す説明図であり、図９には、出力端子ＯＵＴ２と制御端子Ｃ２とを接続しない場合を示し、図１０には、出力端子ＯＵＴ２と制御端子Ｃ２とを抵抗Ｒ２を介して接続した場合を示す。

先ず、図９に示すように、出力端子ＯＵＴ２と制御端子Ｃ２とを接続しない場合は、回路内電位Ｖoff＝＋２．５Ｖ（ソース電位）から見たゲート電位Ｖgsは、回路内電位Ｖoff＝＋２．５Ｖと制御電圧Ｖ_Ｌ＝０Ｖとの電圧差で、Ｖgs＝−２．５Ｖ（０Ｖ−２．５Ｖ）となる。そして、このゲート電位Ｖgsと、しきい値電圧Ｖtとの電圧差Δは、Δ＝１．５Ｖ（−１Ｖ−（−２．５Ｖ））となり、比較的大きい。ここで、この電圧差Δは、ＲＦ信号の電圧変動に対するＦＥＴ３の安定動作の余裕度となるため、電圧差Δが大きいとＦＥＴ３のＯＦＦ状態を安定して維持でき、その結果として取扱電力が大きくなる。

これに対して、図１０に示すように、出力端子ＯＵＴ２と制御端子Ｃ２とを抵抗Ｒ２を介して接続した場合は、回路内電位Ｖoff＝＋１．５Ｖ（ソース電位）から見たゲート電位Ｖgsは、回路内電位Ｖoff＝＋１．５Ｖと制御電圧Ｖ_Ｌ＝０Ｖとの電圧差で、Ｖgs＝−１．５Ｖ（０Ｖ−１．５Ｖ）となる。そして、このゲート電位Ｖgsと、しきい値電圧Ｖtとの電圧差Δは、Δ＝０．５Ｖ（Δ＝−１Ｖ−（−１．５Ｖ））と比較的小さい。このため、ＲＦ信号の電圧変動に対するＦＥＴ３の安定動作の余裕度は少なく、ＲＦ信号の電圧変動の一部（高電位部分）でＦＥＴ３が不所望にもＯＮするおそれがあり、ＦＥＴ３のＯＦＦ状態を安定して維持できず、その結果として取扱電力が小さくなる。

以上、図９，図１０を用いて説明したように、閉状態側の伝送経路Ａ２の回路内電位Ｖoffが低下すると、下記の数式で示される取扱電力が低下し、一般的な携帯電話などの取扱電力のレベルを扱うことが困難となり、低歪化と言う点で問題が生じた。

(数１)
Ｐmax＝２(Ｖｔ−Ｖgs)^２／Ｒ_Ｌ

上記の数式において、Ｐmaxは取扱電力、Ｖtはしきい値、Ｖgsは回路内電位（ソース電位）から見たゲート電位、Ｒ_Ｌは負荷抵抗値（一般に５０Ω）である。

本発明の目的は、高周波スイッチに新たな接続端子を設けることなく、かつ、閉状態側の伝送経路の回路内電位の低下を招くことなく、出力端子を電位固定できる高周波スイッチを提供することである。

本発明の高周波スイッチは、第１端子を共通として、第１端子と第２端子とをＦＥＴを介して接続した第１伝送経路と、第１端子と第３端子とをＦＥＴを介して接続した第２伝送経路との２系統の伝送経路で成り、第１伝送経路のＦＥＴと、第２伝送経路のＦＥＴとを交互にＯＮ，ＯＦＦ動作させて、それぞれ第１伝送経路、第２伝送経路を開閉制御する高周波スイッチにおいて、第１伝送経路のＦＥＴにゲート制御電圧を付与するための第１制御端子と第２端子とを、カソードを第２端子側に向けた第１のダイオードとそれと直列接続した第１の抵抗とを介して接続し、かつ、第２伝送経路のＦＥＴにゲート制御電圧を付与するための第２制御端子と第３端子とを、カソードを第３端子側に向けた第２のダイオードとそれと直列接続した第２の抵抗とを介して接続したことを特徴とする高周波スイッチである。

本発明の高周波スイッチによれば、第１端子を共通として、第１端子と第２端子とをＦＥＴを介して接続した第１伝送経路と、第１端子と第３端子とをＦＥＴを介して接続した第２伝送経路との２系統の伝送経路で成り、第１伝送経路のＦＥＴと、第２伝送経路のＦＥＴとを交互にＯＮ，ＯＦＦ動作させて、それぞれ第１伝送経路、第２伝送経路を開閉制御する高周波スイッチにおいて、第１伝送経路のＦＥＴにゲート制御電圧を付与するための第１制御端子と第２端子との間を、カソードを第２端子側に向けた第１のダイオードとそれと直列接続した第１の抵抗とを介して接続し、かつ、第２伝送経路のＦＥＴにゲート制御電圧を付与するための第２制御端子と第３端子とを、カソードを第３端子側に向けた第２のダイオードとそれと直列接続した第２の抵抗とを介して接続したため、新たに接続端子を増加させることなく第２端子、及び、第３端子を電位固定でき、かつ、閉状態側の伝送経路の回路内電位の低下を防止でき、その結果、取扱電力の低下を招くことがない。

フローティング状態の第２端子および第３端子を電位固定するという目的を、接続端子の個数を増加させることなく、かつ、閉状態側の伝送経路の回路内電位を低下させることなく実現した。

本発明の高周波スイッチ１０１の一例として、携帯電話等の受信切換えに用いられる１入力２出力型のＩＣ化された高周波スイッチの等価回路図を図１に示す。

図１に示すように、高周波スイッチ１０１（図中の一点鎖線で囲んだ部分）は、第１端子としての入力端子ＩＮと、第２端子としての出力端子ＯＵＴ１とを、ＦＥＴ２を介して接続した伝送経路Ａ１と、その入力端子ＩＮと、第３端子としての出力端子ＯＵＴ２とを、ＦＥＴ３を介して接続した伝送経路Ａ２との２系統の伝送経路で構成されている。

また、入力端子ＩＮ，出力端子ＯＵＴ１，出力端子ＯＵＴ２は、それぞれ、高周波スイッチ１０１の外部にあるアンテナＡＮＴ，ＲＦ信号を処理する後段の信号処理回路ＲＸ１，信号処理回路ＲＸ２に接続されている。

また、ＦＥＴ２は、そのゲート（ゲート抵抗Ｒｇ）を制御端子Ｃ１に接続され、ＦＥＴ３は、そのゲート（ゲート抵抗Ｒｇ）を制御端子Ｃ２に接続されている。尚、制御端子Ｃ１，Ｃ２は、外部の制御電源（図示せず）に接続され、所定の電圧が付与されるようになっている。

即ち、ＦＥＴ２は、制御端子Ｃ１に所定のゲート制御電圧（Ｖ_Ｈ、または、Ｖ_Ｌ）が付与されることでＯＮ／ＯＦＦ制御され、、ＦＥＴ３は、制御端子Ｃ２に所定のゲート制御電圧（Ｖ_Ｈ、または、Ｖ_Ｌ）が付与されることでＯＮ／ＯＦＦ制御される。

ここで、ＦＥＴ２，３は、高周波特性のよいディプレッション型のｎチャンネル形ＧａＡｓＦＥＴであり、負のしきい値電圧Ｖtを有し、ゲート電圧Ｖｇが、Ｖｔ<Ｖｇの範囲でドレインとソース間は低インピーダンスとなりＯＮになり、Ｖｇ<Ｖｔの範囲でドレインとソース間は高インピーダンスとなりＯＦＦになる。

また、制御端子Ｃ１と出力端子ＯＵＴ１とは、本発明の特徴である、カソード側を出力端子ＯＵＴ１側に向けたダイオードＤ１とそれと直列接続した抵抗Ｒ１（例えば、５０ＫΩ程度）とを介して接続され、かつ、制御端子Ｃ２と出力端子ＯＵＴ２とは、本発明の特徴である、カソード側を出力端子ＯＵＴ２側に向けたダイオードＤ２とそれと直列接続した抵抗Ｒ２（例えば、５０ＫΩ程度）とを介して接続されている。

そして、各伝送経路Ａ１，Ａ２のＦＥＴ２，３には、ゲート制御電圧（Ｖ_Ｈ、または、Ｖ_Ｌ）が相補的に印加されるため、高周波スイッチ１０１の動作としては、ＦＥＴ２がＯＮ、ＦＥＴ３がＯＦＦのとき、伝送経路Ａ１は開状態、、伝送経路Ａ２は閉状態となり、その結果、アンテナＡＮＴからのＲＦ信号は伝送経路Ａ１を経由して信号処理回路ＲＸ１に流れる。

これと反対に、ＦＥＴ３がＯＮ、ＦＥＴ２がＯＦＦのとき、伝送経路Ａ２は開状態、、伝送経路Ａ１は閉状態となり、その結果、アンテナＡＮＴからのＲＦ信号は伝送経路Ａ２を経由して信号処理回路ＲＸ２に流れる。

尚、上記の例では、各伝送経路Ａ１，Ａ２にそれぞれ、１個ずつのＦＥＴ２，３を配置したが、ＦＥＴの個数は特にこれに限るものではなく、ＲＦ信号に対する耐電力性を向上させるため、図２に示すように、複数個、配置する構成であってもよい。（図２では各伝送経路Ａ１，Ａ２にそれぞれ３個ずつＦＥＴ４〜６，７〜９を直列配置した例を示す）。

このように本発明の高周波スイッチ１０１では、各出力端子ＯＵＴ１，ＯＵＴ２が各制御端子Ｃ１，Ｃ２に接続され電位固定されており、いわゆる、フローティング状態でないため、ＲＦ信号（交流波形）の影響で出力電圧が変動すると言う問題がない。

また、高周波スイッチ１０１に新たな接続端子（図示せず）を設けて、それらを通して出力端子ＯＵＴ１，ＯＵＴ２を接地して電位固定したり、あるいは、接地の代わりに、出力端子を新たなバイアス電源（図示せず）に接続したりして電位固定する構成でないため接続端子の個数を増加させないで済む。

また、前述したように、単に、出力端子ＯＵＴ２と制御端子Ｃ２とを抵抗Ｒ２を介して接続するだけでは、閉状態側の伝送経路Ａ２の回路内電位Ｖoffの低下を招き、その結果、取扱電力が低下すると言う問題が生じたが、本発明の構成では、抵抗Ｒ２には、カソードを出力端子ＯＵＴ２側に向けたダイオードＤ２が直列接続されているため回路内電位Ｖoffの低下を防止できる。

以下、図３を用いて、その詳細を説明する。図３は、図１において、ＦＥＴ２，３のしきい値電圧Ｖt＝−１Ｖ，順方向電圧Ｖf＝＋０．５Ｖ、制御端子Ｃ１，Ｃ２に付与するゲート制御電圧をそれぞれ、Ｖ_Ｈ＝＋３Ｖ，Ｖ_Ｌ＝０Ｖ（通常、消費電力を節約するためＬｏｗ側はゲート制御電圧を０Ｖとする。）とし、制御端子Ｃ１にＶ_Ｈ＝＋３Ｖ、制御端子Ｃ２にＶ_Ｌ＝０Ｖを付与した状態を示した説明図である。尚、これとは反対に、制御端子Ｃ１にＶ_Ｌ＝０Ｖ、制御端子Ｃ２にＶ_Ｈ＝＋３Ｖを付与した状態は、単に、伝送経路Ａ１，Ａ２の開閉状態が反対になるだけであるため説明を省略する。

図３の場合、制御端子Ｃ１には、Ｖ_Ｈ＝＋３Ｖが付与されているため、ＦＥＴ２はＯＮし、伝送経路Ａ１は開状態となる。また、制御端子Ｃ２には、Ｖ_Ｌ＝０Ｖが付与されているため、ＦＥＴ３はＯＦＦし、伝送経路Ａ２は閉状態となる。

ここで、開状態の伝送経路Ａ１の回路内電位Ｖonは、制御端子Ｃ１に付与される制御電圧Ｖ_Ｈ＝＋３Ｖと、ＦＥＴ２の順方向電圧Ｖf＝＋０．５Ｖとの電圧差となり、回路内電位Ｖonは、Ｖon＝＋２．５Ｖ（３Ｖ−０．５Ｖ）である。

また、伝送回路Ａ１，Ａ２内には、高電位の制御端子Ｃ１から低電位の制御端子Ｃ２に向かってスイッチング電流Ｉsw（図中、破線矢印で示す）が流れようとするが、本発明の場合、このスイッチング電流Ｉswを流通させない方向にダイオードＤ２が接続されているため、スイッチング電流Ｉswの大きさは、ＦＥＴ３の微小なリーク電流分のみであり無視できるレベルである。そして、閉状態側の伝送経路Ａ２の回路内電位Ｖoffは、出力端子ＯＵＴ２と制御端子Ｃ２とが接続されていない場合と同等で、ほぼＶoff＝＋２．５Ｖとなり低下しない。

このため、ＦＥＴ３のＩｄ−Ｖｇ特性とＲＦ信号の関係は、出力端子ＯＵＴ２と制御端子Ｃ２とを接続しない場合を示した図９の場合とほぼ同様となり、回路内電位Ｖoff＝＋２．５Ｖ（ソース電位）から見たゲート電位Ｖgsは、回路内電位Ｖoff＝＋２．５Ｖと制御電圧Ｖ_Ｌ＝０Ｖとの電圧差で、Ｖgs＝−２．５Ｖ（０Ｖ−２．５Ｖ）となる。そして、このゲート電位Ｖgsと、しきい値電圧Ｖtとの電圧差Δは、Δ＝１．５Ｖ（−１Ｖ−（−２．５Ｖ））となり、比較的大きく、この電圧差ΔがＲＦ信号の電圧変動に対する余裕となるため、電圧差Δが大きいとＦＥＴ３のＯＦＦ状態を安定して維持でき、取扱電力が大きい。

即ち、下記の数式で示される取扱電力は低下せず、一般的な携帯電話などの取扱電力のレベルを扱うことは容易となり、低歪化と言う点で問題がない。

(数１)
Ｐmax＝２(Ｖｔ−Ｖgs)^２／Ｒ_Ｌ

上記の数式において、Ｐmaxは取扱電力、Ｖtはしきい値、Ｖgsは回路内電位（ソース電位）から見たゲート電位、Ｒ_Ｌは負荷抵抗値（一般に５０Ω）である。

高周波スイッチに新たな接続端子を設けることなく、かつ、閉状態側の伝送経路の回路内電位の低下を招くことなく出力端子を電位固定する回路に適用できる。

本発明の高周波スイッチの一例の等価回路図 本発明の高周波スイッチの他の例の説明図 本発明の高周波スイッチの動作の説明図 従来の高周波スイッチの一例の等価回路図 従来の高周波スイッチの他の例の説明図 従来の高周波スイッチの出力端子を接地した場合の説明図 従来の高周波スイッチの出力端子と制御端子とを抵抗を介して接続した場合の説明図 従来の高周波スイッチの出力端子と制御端子とを抵抗を介して接続した場合の課題の説明図 ＦＥＴのＩｄ−Ｖｇ特性とＲＦ信号の関係を模式的に示す説明図（出力端子と制御端子とを接続しない場合） ＦＥＴのＩｄ−Ｖｇ特性とＲＦ信号の関係を模式的に示す説明図（出力端子と制御端子とを抵抗を介して接続した場合）

符号の説明

１ 高周波スイッチ
２〜９ ＦＥＴ
ＩＮ 入力端子
ＯＵＴ１，ＯＵＴ２ 出力端子
ＡＮＴ アンテナ
Ａ１，Ａ２ 伝送経路
ＲＸ１，ＲＸ２ 信号処理回路
Ｒｇ ゲート抵抗
Ｃ１，Ｃ２ 制御端子
Ｖ_Ｈ、Ｖ_Ｌ ゲート制御電圧
Ｖt しきい値電圧
Ｖｇ ゲート電圧
Ｃ３，Ｃ４ 新たな接続端子
Ｒ１，Ｒ２ 抵抗
Ｖf 順方向電圧
Ｖon 開状態側の伝送経路の回路内電位
Ｖoff 閉状態側の伝送経路の回路内電位
Ｉsw スイッチング電流
Ｖgs 回路内電位Ｖoff（ソース電位）から見たゲート電位
Δ ゲート電位Ｖgsと、しきい値電圧Ｖtとの電圧差
Ｐmax 取扱電力
Ｒ_Ｌ 負荷抵抗値
１０１ 本発明の高周波スイッチ
Ｄ１，Ｄ２ ダイオード

Claims (4)

1. 第１端子を共通として、前記第１端子と第２端子とをＦＥＴを介して接続した第１伝送経路と、前記第１端子と第３端子とをＦＥＴを介して接続した第２伝送経路との２系統の伝送経路で成り、前記第１伝送経路のＦＥＴと、前記第２伝送経路のＦＥＴとを交互にＯＮ，ＯＦＦ動作させて、それぞれ前記第１伝送経路、前記第２伝送経路を開閉制御する高周波スイッチにおいて、前記第１伝送経路のＦＥＴにゲート制御電圧を付与するための第１制御端子と前記第２端子とを、カソードを前記第２端子側に向けた第１のダイオードとそれと直列接続した第１の抵抗とを介して接続し、かつ、前記第２伝送経路のＦＥＴにゲート制御電圧を付与するための第２制御端子と前記第３端子とを、カソードを前記第３端子側に向けた第２のダイオードとそれと直列接続した第２の抵抗とを介して接続したことを特徴とする高周波スイッチ。
2. 前記第１端子は入力端子であり、前記第２端子および前記第３端子は出力端子である１入力２出力型の伝送回路であることを特徴とする請求項１に記載の高周波スイッチ。
3. 前記ＦＥＴはディプレッション型のＧａＡｓＦＥＴであることを特徴とする請求項１、または、請求項２に記載の高周波スイッチ。
4. 前記ＦＥＴは前記各伝送経路に複数個、直列配置されることを特徴とする請求項１、乃至、請求項３に記載の高周波スイッチ。

Images