JP3832735B2 - 復調回路 - Google Patents
復調回路 Download PDFInfo
- Publication number
- JP3832735B2 JP3832735B2 JP2002024718A JP2002024718A JP3832735B2 JP 3832735 B2 JP3832735 B2 JP 3832735B2 JP 2002024718 A JP2002024718 A JP 2002024718A JP 2002024718 A JP2002024718 A JP 2002024718A JP 3832735 B2 JP3832735 B2 JP 3832735B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- carrier
- counter
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、復調回路に関し、詳しくは、マイクロ波ディジタル無線通信システムの復調回路において、新たにシンボルの領域判定回路を追加することにより、搬送波の疑似引き込みの検出を簡易化し、搬送波の同期判定にかかる時間を短縮することができ、搬送波の同期判定、特に疑似引き込み状態を検出する過程において、従来用いられていた誤り訂正符号器（ＦＥＣ）のＡＬＡＲＭ信号の代わりに、領域判定回路を用いることによって、搬送波の再引き込みから同期判定までにかかる時間を短縮することができる復調回路に関する。
【０００２】
【従来の技術】
マイクロ波ディジタル無線通信システムの復調回路の基本的な従来構成例として、図６に示すものが知られている。この従来における復調回路において、搬送波の非同期の検出は、Ｃ／Ｎ算出回路３１で得られるＣ／Ｎと搬送波非同期検出回路３２で設定するＣ／Ｎの閾値を用いて、Ｃ／Ｎ算出回路３１で得られるＣ／ＮがＣ／Ｎの閾値よりも低い場合に、搬送波を非同期と判定している。
【０００３】
しかしながら、この場合には、Ｃ／Ｎの閾値を搬送波の引き込んだ状態でのＣ／Ｎに近い値にすると、雑音が入ってＣ／Ｎが悪くなったときに引き込んでいるにもかかわらず、非同期と判定してしまい、間欠リセット信号がかかってしまうために信号が外れやすく安定しない。
【０００４】
一方、Ｃ／Ｎの閾値を低く設定すると、図２のように疑似引き込みの状態でも、同期していると判定してしまい、非同期の判定を行うことができない。この場合、搬送波の疑似引き込みの状態を判定するのには、ＦＥＣ（誤り訂正符号器）３４のアラーム信号が用いられるが、ＦＥＣ３４のアラーム信号を用いると、搬送波の再引き込みから同期判定までに数フレーム分の遅延が生じてしまう（図４（ａ）参照）。
【０００５】
上記課題を解決するために、第１の先行技術として挙げられる特開平１０−６５７４８号公報には、正規の領域以外の特定領域に存在する信号点をカウントすることにより疑似引き込み状態を判定し、ＶＣＯの動作を正常にするための起動をかけ、位相制御を正常化する復調システムが開示されている。
【０００６】
また第２の先行技術として挙げられる、本出願と同一出願人による出願に係る特願２００１−２６０３１４号明細書には、信号点が正規の領域内か否かを検出し、ＮＣＯによる位相制御を正常化する復調器が開示されている。
【０００７】
【発明が解決しようとする課題】
上記第１の先行技術に開示された復調システムでは、疑似引き込み状態の時に信号が存在する領域を予め設定しておいて、一定時間にその領域に存在した点の数ｃと予め設定していた所定値ｄとの比較を行い、ｃ＞ｄなら疑似引き込みと判定している。
【０００８】
一方、これに対して本発明では、疑似引き込み状態の時に信号が存在する領域と正常時に信号が存在する領域をそれぞれ設定して、一定時間にそれぞれの領域に存在する信号の数（疑似引き込み状態の信号数ａ、正常時の信号数ｂ）をカウントし、ａ＞ｂ／２なら疑似引き込みと判定している。つまり、疑似引き込みの領域を設定して、ある一定時間にその領域に存在する信号数をカウントするという点では同じであるが、その比較対象が、上記第１の先行技術では、予め設定していた所定値であるのに対して、本発明では、正常時に信号が存在する領域でカウントされた値とを使っている点において大きな差異が存在する。
【０００９】
本発明は従来の上記実情に鑑み、先行技術に内在する上記課題を解決する為になされたものであり、従って本発明の目的は、新たに領域判定回路を用いることにより、搬送波が疑似引き込み状態になった時に、搬送波の再引き込みから、同期判定までに到達する過程において、その時間を短縮することを可能とした新規な復調回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成する為に、本発明に係る復調回路は、入力ＩＦ信号を互いに直交するベースバンド成分に変換する直交検波器及び後記搬送波再生ＰＬＬ回路の発振器と、前記直交するベースバンド信号を互いに直交するディジタル信号に変換するＡ／Ｄ変換器と、前記発振器と前記直交するディジタル信号を入力する搬送波位相検波器とループフィルタとから成り搬送波の同期確立を行う搬送波再生ＰＬＬ回路と、前記直交するディジタル信号によりＣ／Ｎを算出するＣ／Ｎ算出回路と、該Ｃ／Ｎ算出回路により求められたＣ／Ｎと予め設定されたＣ／Ｎの閾値とを比較し該比較の結果搬送波非同期検出信号を出力する搬送波非同期検出回路と、前記直交するディジタル信号を入力し搬送波の疑似引き込み状態を検出する領域判定回路と、該領域判定回路により出力される疑似引き込み検出信号と前記搬送波非同期検出回路により出力される搬送波非同期検出信号の論理和をとり前記ループフィルタに一定周期でリセットパルスを発生させる間欠リセット信号発生回路とを備えて構成される。
【００１１】
前記搬送波非同期検出回路は、前記算出されたＣ／ＮとＣ／Ｎの閾値とを比較した結果前記算出されたＣ／ＮがＣ／Ｎの前記閾値よりも低い場合に搬送波は引き込んでいないと判断して前記搬送波非同期検出信号を出力する。
【００１２】
前記領域判定回路は、入力された前記直交するディジタル信号のうちＩｃｈ、Ｑｃｈの各信号が位相平面の第１の領域、第２の領域のどちらに存在するかを判定する第１の領域判定回路、第２の領域判定回路と、前記第１の領域判定回路により第１の領域に存在すると判定された信号の個数を一定時間内にカウントする第１のカウンタと、前記第２の領域判定回路により第２の領域に存在すると判定された信号の個数を一定時間内にカウントする第２のカウンタと、前記第１のカウンタの出力と前記第２のカウンタの出力とを一定の条件の基に比較し前記一定条件を満たしていれば疑似引き込み検出信号を出力する比較回路とを有している。
【００１３】
前記一定の条件は、変調速度をｆｓ、変調方式をＱＰＳＫとした場合に、１００×（１／ｆｓ）時間内に前記第１のカウンタのカウンタ値をａ、前記第２のカウンタのカウンタ値をｂとすると、ｂ＞ａ／２とすることができる。
【００１４】
【発明の実施の形態】
次に、本発明をその好ましい一実施の形態について図面を参照しながら詳細に説明する。
【００１５】
図１は本発明による一実施の形態の一実施例を示すブロック構成図である。
【００１６】
【実施の形態の構成】
本発明の説明を、図１に示すような同期検波回路を用いた実施例をもとに行なう。また、図１では、入力信号形式はＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：４相位相偏移変調）を想定している。
【００１７】
図１を参照するに、本発明による一実施の形態のブロック構成は、直交検波器１、アナログ・ディジタル変換器（Ａ／Ｄ）２、搬送波位相検波器（ＣＡＲＲ ＰＤ）３、搬送波ループフィルタ（ＣＡＲＲ ＬＰＦ）４、発振器５、Ｃ／Ｎ算出回路６、搬送波非同期検出回路７、間欠リセット信号発生回路８で構成される同期検波回路に、新たにシンボルの領域判定回路９を加えたものである。
【００１８】
直交検波器１と発振器５により、入力中間周波数（ＩＦ）信号ＩＦ ＩＮはベースバンド信号Ｉｃｈ１、Ｑｃｈ１に変換される。以降、ベースバンド信号で互いに直交する２つの成分を、それぞれＩｃｈ、Ｑｃｈとする。
【００１９】
アナログ・ディジタル変換器（Ａ／Ｄ）２は、以降の処理をディジタルで行うために、アナログ信号Ｉｃｈ１、Ｑｃｈ１をディジタル信号Ｉｃｈ２、Ｑｃｈ２に変換する。
【００２０】
搬送波位相検波器（ＣＡＲＲ ＰＤ）３は、復調された信号、つまりベースバンド信号Ｉｃｈ２、Ｑｃｈ２の位相誤差を検出するものであり、ベースバンド信号の位相が進んでいるか遅れているかを判断する。例えば、位相が進んでいれば＋１を、遅れていれば−１を出力するものでもよいし、位相の遅れ進みの大小に応じた連続の値を出力するものでもよい。
【００２１】
搬送波ループフィルタ（ＣＡＲＲ ＬＰＦ）４は、搬送波位相検波器３が出力した位相誤差信号から高周波成分を取り除くループフィルタである。
【００２２】
本発明における復調回路では、搬送波の同期、非同期状態の検出には、Ｃ／Ｎ算出回路６と搬送波非同期検出回路７を用いている。
【００２３】
Ｃ／Ｎ算出回路６は、Ａ／Ｄ出力信号Ｉｃｈ２、Ｑｃｈ２からそのＣ／Ｎを求めるものである。
【００２４】
搬送波非同期検出回路７は、Ｃ／Ｎ算出回路６で得られたＣ／Ｎと予め設定されたＣ／Ｎの閾値との比較を行い、Ｃ／Ｎ算出回路６で得られたＣ／ＮがＣ／Ｎの閾値よりも低い場合には、搬送波非同期検出信号を発生させる。
【００２５】
間欠リセット信号発生回路８は、搬送波ループフィルタ４に間欠的にリセットパルスをかける間欠リセット信号を発生させる回路である。
【００２６】
領域判定回路９は、信号が図２に示すような疑似引き込みの状態にある時には、その状態を判定し、疑似引き込み検出信号を発生させる回路である。
【００２７】
【実施の形態の動作】
次に、本発明による一実施の形態の図１に示された同期回路を例に、この回路についての動作を説明する。
【００２８】
ただし、Ａ／Ｄ２、ＣＡＲＲ ＰＤ３、ＣＡＲＲ ＬＰＦ４については、本発明には直接関係がないために、それらの詳細な説明は省略する。
【００２９】
発振器５と直交検波器１によって、入力ＩＦ信号ＩＦ ＩＮは、互いに直交する２つのベースバンド成分Ｉｃｈ１、Ｑｃｈ１に変換される。
【００３０】
これらのベースバンド成分Ｉｃｈ１、Ｑｃｈ１は、Ａ／Ｄ変換器２でディジタル信号Ｉｃｈ２、Ｑｃｈ２に変換される。
【００３１】
搬送波同期の確立は、ＣＡＲＲ ＰＤ３、ＣＡＲＲ ＬＰＦ４、発振器５で構成される搬送波再生ＰＬＬ回路で行われる。
【００３２】
また、Ａ／Ｄ変換器２の出力信号Ｉｃｈ２、Ｑｃｈ２は、搬送波再生ＰＬＬ回路以外にも、Ｃ／Ｎ算出回路６と領域判定回路９にも入力される。
【００３３】
本発明で用いる復調回路において、搬送波の同期、非同期の検出は、Ｃ／Ｎ算出回路６と搬送波非同期検出回路７で行われる。
【００３４】
Ｃ／Ｎ算出回路６は、ディジタル入力信号Ｉｃｈ２、Ｑｃｈ２を使って、Ｃ／Ｎを求めるものである。例えば、その求め方は、ディジタル入力信号Ｉｃｈ２、Ｑｃｈ２のそれぞれの分散を求めた後に、それらの加算を行い、雑音電力を求めて、Ｃ／Ｎを算出するといったような方法である。求められたＣ／Ｎは、搬送波非同期検出回路７で予め設定されたＣ／Ｎの閾値と比較され、Ｃ／Ｎの閾値よりも低い場合には、搬送波は引き込んでいないと判断し、搬送波非同期検出回路７で搬送波非同期検出信号を出力する。
【００３５】
しかしながら、この回路を用いた場合には、搬送波非同期検出回路７で設定するＣ／Ｎの閾値によって、搬送波の同期引き込み特性が変わってくる。今、Ｃ／Ｎの閾値を搬送波の引き込んだ状態でＣ／Ｎに近い値にすると、雑音が入ってＣ／Ｎが悪くなった場合には、引き込んでいるにもかかわらず、非同期と判定してしまい間欠リセット信号がかかってしまうために信号が外れやすく不安定な状態となる。
【００３６】
一方、Ｃ／Ｎの閾値を低く設定した場合には、図２のように疑似引き込みの状態でも同期していると判定してしまい、非同期の判定を行うことができない。
【００３７】
そこで、本発明においては搬送波の疑似引き込み状態を検出するための回路として、領域判定回路９が設けられている。
【００３８】
今、変調速度をｆｓ、変調方式をＱＰＳＫとすると、図２に示すように、ＱＰＳＫが正常状態の場合には、信号は●点で引き込むが、搬送波に対してΔｆ＝ｆｓ／８で引き込んだ場合には、信号は×点で引き込み、安定する。そこで、このような疑似引き込みの状態を検出するために、ディジタル入力信号Ｉｃｈ２、Ｑｃｈ２の各信号が、図３（ａ）に示すＡ領域、Ｂ領域のどちらに存在するかを、図３（ｂ）に示す領域判定回路９のＡ領域検出回路１１、Ｂ領域判定回路１０でそれぞれ検出し、各個数を一定時間内でカウントする。その後、それぞれのカウンタ値をある条件下で比較し、その条件を満たしていれば、疑似引き込みと判定するものとする。
【００３９】
例えば、１００×（１／ｆｓ）時間内にＡ領域検出回路１１、カウンタ１３で得られたカウンタ値をａ、Ｂ領域検出回路１０、カウンタ１２で得られたカウンタ値をｂとすると、
ｂ＞ａ／２
という条件を満たす場合に疑似引き込みと判定し、疑似引き込み検出信号を発生させる。このようにすることで、疑似引き込みの検出を１００シンボル毎に簡易に行うことができる。よって、図４（ｂ）のようにキャリアの再引き込みから同期判定までを１００シンボル近くで行うことができる。
【００４０】
搬送波の疑似引き込みの検出にＦＥＣのアラーム信号を用いる場合には、図４（ａ）のように搬送波の再引き込みから同期判定までに数フレームの時間を要していたが、ＦＥＣの代わりに領域判定回路９を用いることで、図４（ｂ）のように搬送波の再引き込みから同期判定までを数１００シンボル単位で行うことができる。
【００４１】
本来、疑似引き込みのモードには、Δｆ＝ｆｓ／４、ｆｓ／８、ｆｓ／１２・・・・とあるが、今回は、ｆｓ／８の場合に限定している。ただし、疑似引き込みのモードがΔｆ＝ｆｓ／４の場合には、Ｃａｐｔｕｒｅ Ｒａｎｇｅの範囲を広めなければΔｆ＝ｆｓ／４で引き込むことはない。またΔｆ＝ｆｓ／１２・・・・・の場合、領域判定回路の判定区域を狭めれば疑似引き込みの検出を行うことができるが、今回はその説明を省略する。
【００４２】
間欠リセット信号発生回路８は、一定周期でリセットパルスを発生させる回路である。間欠リセット信号発生回路８は、搬送波非同期検出回路７で発生する搬送波非同期検出信号と領域判定回路９で発生する疑似引き込み検出信号のＯＲをとり、リセットパルス発生時に、その結果がＨｉｇｈならば、ＣＡＲＲ ＬＰＦ４に間欠リセット信号を送る。
【００４３】
このような一連の操作は、搬送波が正しく引き込むまで、繰り返し続けられる。
【００４４】
【他の実施の形態】
次に、本発明による他の実施の形態について説明する。
【００４５】
図１において説明された本発明による一実施の形態では、同期検波回路についての実施例について示したが、本発明による他の実施の形態においては準同期検波回路を用いた場合についての実施例について説明する。
【００４６】
図５は本発明による他の実施の形態の一実施例として準同期検波回路に適用した場合のブロック構成図である。
【００４７】
本発明では、図１でも示した通り、Ａ／Ｄ出力信号Ｉｃｈ２、Ｑｃｈ２を領域判定回路９に入力させて、搬送波の疑似引き込みを検出し、搬送波の再引き込みから同期判定までを行っている。よって、図５のような準同期検波回路でも図１の実施例と同等の効果が得られる。
【００４８】
また、変調方式がＱＰＳＫ以外の８ＰＳＫや１６ＱＡＭ、３２ＱＡＭ等の多値ＱＡＭの場合でも、本発明を同様に適用することができる。
【００４９】
また、図３のシンボルの領域判定回路において、Ａ領域とＢ領域のそれぞれに存在するシンボルの数を一定時間カウントし、Ａ領域でカウントされたシンボル数ａとＢ領域でカウントされたシンボル数ｂの比較を
ｂ＞ａ／２
という条件で行ったが、それ以外にも
ｂ＞ａ／Ｎ（Ｎ＝１、３、４、５・・・・）
というような条件でも比較を行うことができる。
【００５０】
【発明の効果】
本発明は以上の如く構成され、作用するものであり、本発明によれば以下に示すような効果が得られる。
【００５１】
本発明では、搬送波の同期判定を行う際に、ＦＥＣのアラーム信号を用いる代わりに、領域判定回路を用いることで、搬送波の疑似引き込みの検出から、同期判定までにかかる時間を従来よりも短くすることができる。
【００５２】
搬送波の疑似引き込みの検出にＦＥＣのアラーム信号を用いた場合には、図４（ａ）のように搬送波の再引き込みから同期判定までに数フレーム分の時間を要していたが、ＦＥＣの代わりに領域判定回路を用いることで、図４（ｂ）のように搬送波の再引き込みから同期判定までを数１００シンボル単位で行うことができるようになった。これが、本発明の大きな効果である。
【図面の簡単な説明】
【図１】本発明による一実施の形態の一実施例を示すブロック構成図である。
【図２】疑似引き込み時のコンスタレーションを示す図である。
【図３】（ａ）は疑似引き込み時のコンスタレーションを示し、（ｂ）は領域判定回路の一実施例を示すブロック構成図である。
【図４】搬送波の同期判定までの過程を示し、（ａ）は従来の場合を、（ｂ）は本発明の場合である。
【図５】本発明による他の実施の形態の一実施例を示すブロック構成図である。
【図６】従来例を示すブロック図である。
【符号の説明】
１…直交検波器
２…アナログ・ディジタル変換器（Ａ／Ｄ）
３…搬送波位相検波器（ＣＡＲＲ ＰＤ）
４…搬送波ループフィルタ（ＣＡＲＲ ＬＰＦ）
５…発振器
６…Ｃ／Ｎ算出回路（推定回路）
７…搬送波（キャリア）非同期検出回路
８…間欠リセット信号発生回路
９…領域判定回路
１０…Ｂ領域判定回路
１１…Ａ領域判定回路
１２、１３…カウンタ
１４…比較器
１５…直交検波器
１６…Ａ／Ｄ変換器
１８…位相回転器
１９…ＣＡＲＲ ＰＤ
２０…ＣＡＲＲ ＬＰＦ
２１…数値制御発振器
２２…Ｃ／Ｎ推定回路
２３…キャリア非同期検出回路
２４…間欠リセット信号発生回路
２５…シンボル領域判定回路
【発明の属する技術分野】
本発明は、復調回路に関し、詳しくは、マイクロ波ディジタル無線通信システムの復調回路において、新たにシンボルの領域判定回路を追加することにより、搬送波の疑似引き込みの検出を簡易化し、搬送波の同期判定にかかる時間を短縮することができ、搬送波の同期判定、特に疑似引き込み状態を検出する過程において、従来用いられていた誤り訂正符号器（ＦＥＣ）のＡＬＡＲＭ信号の代わりに、領域判定回路を用いることによって、搬送波の再引き込みから同期判定までにかかる時間を短縮することができる復調回路に関する。
【０００２】
【従来の技術】
マイクロ波ディジタル無線通信システムの復調回路の基本的な従来構成例として、図６に示すものが知られている。この従来における復調回路において、搬送波の非同期の検出は、Ｃ／Ｎ算出回路３１で得られるＣ／Ｎと搬送波非同期検出回路３２で設定するＣ／Ｎの閾値を用いて、Ｃ／Ｎ算出回路３１で得られるＣ／ＮがＣ／Ｎの閾値よりも低い場合に、搬送波を非同期と判定している。
【０００３】
しかしながら、この場合には、Ｃ／Ｎの閾値を搬送波の引き込んだ状態でのＣ／Ｎに近い値にすると、雑音が入ってＣ／Ｎが悪くなったときに引き込んでいるにもかかわらず、非同期と判定してしまい、間欠リセット信号がかかってしまうために信号が外れやすく安定しない。
【０００４】
一方、Ｃ／Ｎの閾値を低く設定すると、図２のように疑似引き込みの状態でも、同期していると判定してしまい、非同期の判定を行うことができない。この場合、搬送波の疑似引き込みの状態を判定するのには、ＦＥＣ（誤り訂正符号器）３４のアラーム信号が用いられるが、ＦＥＣ３４のアラーム信号を用いると、搬送波の再引き込みから同期判定までに数フレーム分の遅延が生じてしまう（図４（ａ）参照）。
【０００５】
上記課題を解決するために、第１の先行技術として挙げられる特開平１０−６５７４８号公報には、正規の領域以外の特定領域に存在する信号点をカウントすることにより疑似引き込み状態を判定し、ＶＣＯの動作を正常にするための起動をかけ、位相制御を正常化する復調システムが開示されている。
【０００６】
また第２の先行技術として挙げられる、本出願と同一出願人による出願に係る特願２００１−２６０３１４号明細書には、信号点が正規の領域内か否かを検出し、ＮＣＯによる位相制御を正常化する復調器が開示されている。
【０００７】
【発明が解決しようとする課題】
上記第１の先行技術に開示された復調システムでは、疑似引き込み状態の時に信号が存在する領域を予め設定しておいて、一定時間にその領域に存在した点の数ｃと予め設定していた所定値ｄとの比較を行い、ｃ＞ｄなら疑似引き込みと判定している。
【０００８】
一方、これに対して本発明では、疑似引き込み状態の時に信号が存在する領域と正常時に信号が存在する領域をそれぞれ設定して、一定時間にそれぞれの領域に存在する信号の数（疑似引き込み状態の信号数ａ、正常時の信号数ｂ）をカウントし、ａ＞ｂ／２なら疑似引き込みと判定している。つまり、疑似引き込みの領域を設定して、ある一定時間にその領域に存在する信号数をカウントするという点では同じであるが、その比較対象が、上記第１の先行技術では、予め設定していた所定値であるのに対して、本発明では、正常時に信号が存在する領域でカウントされた値とを使っている点において大きな差異が存在する。
【０００９】
本発明は従来の上記実情に鑑み、先行技術に内在する上記課題を解決する為になされたものであり、従って本発明の目的は、新たに領域判定回路を用いることにより、搬送波が疑似引き込み状態になった時に、搬送波の再引き込みから、同期判定までに到達する過程において、その時間を短縮することを可能とした新規な復調回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成する為に、本発明に係る復調回路は、入力ＩＦ信号を互いに直交するベースバンド成分に変換する直交検波器及び後記搬送波再生ＰＬＬ回路の発振器と、前記直交するベースバンド信号を互いに直交するディジタル信号に変換するＡ／Ｄ変換器と、前記発振器と前記直交するディジタル信号を入力する搬送波位相検波器とループフィルタとから成り搬送波の同期確立を行う搬送波再生ＰＬＬ回路と、前記直交するディジタル信号によりＣ／Ｎを算出するＣ／Ｎ算出回路と、該Ｃ／Ｎ算出回路により求められたＣ／Ｎと予め設定されたＣ／Ｎの閾値とを比較し該比較の結果搬送波非同期検出信号を出力する搬送波非同期検出回路と、前記直交するディジタル信号を入力し搬送波の疑似引き込み状態を検出する領域判定回路と、該領域判定回路により出力される疑似引き込み検出信号と前記搬送波非同期検出回路により出力される搬送波非同期検出信号の論理和をとり前記ループフィルタに一定周期でリセットパルスを発生させる間欠リセット信号発生回路とを備えて構成される。
【００１１】
前記搬送波非同期検出回路は、前記算出されたＣ／ＮとＣ／Ｎの閾値とを比較した結果前記算出されたＣ／ＮがＣ／Ｎの前記閾値よりも低い場合に搬送波は引き込んでいないと判断して前記搬送波非同期検出信号を出力する。
【００１２】
前記領域判定回路は、入力された前記直交するディジタル信号のうちＩｃｈ、Ｑｃｈの各信号が位相平面の第１の領域、第２の領域のどちらに存在するかを判定する第１の領域判定回路、第２の領域判定回路と、前記第１の領域判定回路により第１の領域に存在すると判定された信号の個数を一定時間内にカウントする第１のカウンタと、前記第２の領域判定回路により第２の領域に存在すると判定された信号の個数を一定時間内にカウントする第２のカウンタと、前記第１のカウンタの出力と前記第２のカウンタの出力とを一定の条件の基に比較し前記一定条件を満たしていれば疑似引き込み検出信号を出力する比較回路とを有している。
【００１３】
前記一定の条件は、変調速度をｆｓ、変調方式をＱＰＳＫとした場合に、１００×（１／ｆｓ）時間内に前記第１のカウンタのカウンタ値をａ、前記第２のカウンタのカウンタ値をｂとすると、ｂ＞ａ／２とすることができる。
【００１４】
【発明の実施の形態】
次に、本発明をその好ましい一実施の形態について図面を参照しながら詳細に説明する。
【００１５】
図１は本発明による一実施の形態の一実施例を示すブロック構成図である。
【００１６】
【実施の形態の構成】
本発明の説明を、図１に示すような同期検波回路を用いた実施例をもとに行なう。また、図１では、入力信号形式はＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ：４相位相偏移変調）を想定している。
【００１７】
図１を参照するに、本発明による一実施の形態のブロック構成は、直交検波器１、アナログ・ディジタル変換器（Ａ／Ｄ）２、搬送波位相検波器（ＣＡＲＲ ＰＤ）３、搬送波ループフィルタ（ＣＡＲＲ ＬＰＦ）４、発振器５、Ｃ／Ｎ算出回路６、搬送波非同期検出回路７、間欠リセット信号発生回路８で構成される同期検波回路に、新たにシンボルの領域判定回路９を加えたものである。
【００１８】
直交検波器１と発振器５により、入力中間周波数（ＩＦ）信号ＩＦ ＩＮはベースバンド信号Ｉｃｈ１、Ｑｃｈ１に変換される。以降、ベースバンド信号で互いに直交する２つの成分を、それぞれＩｃｈ、Ｑｃｈとする。
【００１９】
アナログ・ディジタル変換器（Ａ／Ｄ）２は、以降の処理をディジタルで行うために、アナログ信号Ｉｃｈ１、Ｑｃｈ１をディジタル信号Ｉｃｈ２、Ｑｃｈ２に変換する。
【００２０】
搬送波位相検波器（ＣＡＲＲ ＰＤ）３は、復調された信号、つまりベースバンド信号Ｉｃｈ２、Ｑｃｈ２の位相誤差を検出するものであり、ベースバンド信号の位相が進んでいるか遅れているかを判断する。例えば、位相が進んでいれば＋１を、遅れていれば−１を出力するものでもよいし、位相の遅れ進みの大小に応じた連続の値を出力するものでもよい。
【００２１】
搬送波ループフィルタ（ＣＡＲＲ ＬＰＦ）４は、搬送波位相検波器３が出力した位相誤差信号から高周波成分を取り除くループフィルタである。
【００２２】
本発明における復調回路では、搬送波の同期、非同期状態の検出には、Ｃ／Ｎ算出回路６と搬送波非同期検出回路７を用いている。
【００２３】
Ｃ／Ｎ算出回路６は、Ａ／Ｄ出力信号Ｉｃｈ２、Ｑｃｈ２からそのＣ／Ｎを求めるものである。
【００２４】
搬送波非同期検出回路７は、Ｃ／Ｎ算出回路６で得られたＣ／Ｎと予め設定されたＣ／Ｎの閾値との比較を行い、Ｃ／Ｎ算出回路６で得られたＣ／ＮがＣ／Ｎの閾値よりも低い場合には、搬送波非同期検出信号を発生させる。
【００２５】
間欠リセット信号発生回路８は、搬送波ループフィルタ４に間欠的にリセットパルスをかける間欠リセット信号を発生させる回路である。
【００２６】
領域判定回路９は、信号が図２に示すような疑似引き込みの状態にある時には、その状態を判定し、疑似引き込み検出信号を発生させる回路である。
【００２７】
【実施の形態の動作】
次に、本発明による一実施の形態の図１に示された同期回路を例に、この回路についての動作を説明する。
【００２８】
ただし、Ａ／Ｄ２、ＣＡＲＲ ＰＤ３、ＣＡＲＲ ＬＰＦ４については、本発明には直接関係がないために、それらの詳細な説明は省略する。
【００２９】
発振器５と直交検波器１によって、入力ＩＦ信号ＩＦ ＩＮは、互いに直交する２つのベースバンド成分Ｉｃｈ１、Ｑｃｈ１に変換される。
【００３０】
これらのベースバンド成分Ｉｃｈ１、Ｑｃｈ１は、Ａ／Ｄ変換器２でディジタル信号Ｉｃｈ２、Ｑｃｈ２に変換される。
【００３１】
搬送波同期の確立は、ＣＡＲＲ ＰＤ３、ＣＡＲＲ ＬＰＦ４、発振器５で構成される搬送波再生ＰＬＬ回路で行われる。
【００３２】
また、Ａ／Ｄ変換器２の出力信号Ｉｃｈ２、Ｑｃｈ２は、搬送波再生ＰＬＬ回路以外にも、Ｃ／Ｎ算出回路６と領域判定回路９にも入力される。
【００３３】
本発明で用いる復調回路において、搬送波の同期、非同期の検出は、Ｃ／Ｎ算出回路６と搬送波非同期検出回路７で行われる。
【００３４】
Ｃ／Ｎ算出回路６は、ディジタル入力信号Ｉｃｈ２、Ｑｃｈ２を使って、Ｃ／Ｎを求めるものである。例えば、その求め方は、ディジタル入力信号Ｉｃｈ２、Ｑｃｈ２のそれぞれの分散を求めた後に、それらの加算を行い、雑音電力を求めて、Ｃ／Ｎを算出するといったような方法である。求められたＣ／Ｎは、搬送波非同期検出回路７で予め設定されたＣ／Ｎの閾値と比較され、Ｃ／Ｎの閾値よりも低い場合には、搬送波は引き込んでいないと判断し、搬送波非同期検出回路７で搬送波非同期検出信号を出力する。
【００３５】
しかしながら、この回路を用いた場合には、搬送波非同期検出回路７で設定するＣ／Ｎの閾値によって、搬送波の同期引き込み特性が変わってくる。今、Ｃ／Ｎの閾値を搬送波の引き込んだ状態でＣ／Ｎに近い値にすると、雑音が入ってＣ／Ｎが悪くなった場合には、引き込んでいるにもかかわらず、非同期と判定してしまい間欠リセット信号がかかってしまうために信号が外れやすく不安定な状態となる。
【００３６】
一方、Ｃ／Ｎの閾値を低く設定した場合には、図２のように疑似引き込みの状態でも同期していると判定してしまい、非同期の判定を行うことができない。
【００３７】
そこで、本発明においては搬送波の疑似引き込み状態を検出するための回路として、領域判定回路９が設けられている。
【００３８】
今、変調速度をｆｓ、変調方式をＱＰＳＫとすると、図２に示すように、ＱＰＳＫが正常状態の場合には、信号は●点で引き込むが、搬送波に対してΔｆ＝ｆｓ／８で引き込んだ場合には、信号は×点で引き込み、安定する。そこで、このような疑似引き込みの状態を検出するために、ディジタル入力信号Ｉｃｈ２、Ｑｃｈ２の各信号が、図３（ａ）に示すＡ領域、Ｂ領域のどちらに存在するかを、図３（ｂ）に示す領域判定回路９のＡ領域検出回路１１、Ｂ領域判定回路１０でそれぞれ検出し、各個数を一定時間内でカウントする。その後、それぞれのカウンタ値をある条件下で比較し、その条件を満たしていれば、疑似引き込みと判定するものとする。
【００３９】
例えば、１００×（１／ｆｓ）時間内にＡ領域検出回路１１、カウンタ１３で得られたカウンタ値をａ、Ｂ領域検出回路１０、カウンタ１２で得られたカウンタ値をｂとすると、
ｂ＞ａ／２
という条件を満たす場合に疑似引き込みと判定し、疑似引き込み検出信号を発生させる。このようにすることで、疑似引き込みの検出を１００シンボル毎に簡易に行うことができる。よって、図４（ｂ）のようにキャリアの再引き込みから同期判定までを１００シンボル近くで行うことができる。
【００４０】
搬送波の疑似引き込みの検出にＦＥＣのアラーム信号を用いる場合には、図４（ａ）のように搬送波の再引き込みから同期判定までに数フレームの時間を要していたが、ＦＥＣの代わりに領域判定回路９を用いることで、図４（ｂ）のように搬送波の再引き込みから同期判定までを数１００シンボル単位で行うことができる。
【００４１】
本来、疑似引き込みのモードには、Δｆ＝ｆｓ／４、ｆｓ／８、ｆｓ／１２・・・・とあるが、今回は、ｆｓ／８の場合に限定している。ただし、疑似引き込みのモードがΔｆ＝ｆｓ／４の場合には、Ｃａｐｔｕｒｅ Ｒａｎｇｅの範囲を広めなければΔｆ＝ｆｓ／４で引き込むことはない。またΔｆ＝ｆｓ／１２・・・・・の場合、領域判定回路の判定区域を狭めれば疑似引き込みの検出を行うことができるが、今回はその説明を省略する。
【００４２】
間欠リセット信号発生回路８は、一定周期でリセットパルスを発生させる回路である。間欠リセット信号発生回路８は、搬送波非同期検出回路７で発生する搬送波非同期検出信号と領域判定回路９で発生する疑似引き込み検出信号のＯＲをとり、リセットパルス発生時に、その結果がＨｉｇｈならば、ＣＡＲＲ ＬＰＦ４に間欠リセット信号を送る。
【００４３】
このような一連の操作は、搬送波が正しく引き込むまで、繰り返し続けられる。
【００４４】
【他の実施の形態】
次に、本発明による他の実施の形態について説明する。
【００４５】
図１において説明された本発明による一実施の形態では、同期検波回路についての実施例について示したが、本発明による他の実施の形態においては準同期検波回路を用いた場合についての実施例について説明する。
【００４６】
図５は本発明による他の実施の形態の一実施例として準同期検波回路に適用した場合のブロック構成図である。
【００４７】
本発明では、図１でも示した通り、Ａ／Ｄ出力信号Ｉｃｈ２、Ｑｃｈ２を領域判定回路９に入力させて、搬送波の疑似引き込みを検出し、搬送波の再引き込みから同期判定までを行っている。よって、図５のような準同期検波回路でも図１の実施例と同等の効果が得られる。
【００４８】
また、変調方式がＱＰＳＫ以外の８ＰＳＫや１６ＱＡＭ、３２ＱＡＭ等の多値ＱＡＭの場合でも、本発明を同様に適用することができる。
【００４９】
また、図３のシンボルの領域判定回路において、Ａ領域とＢ領域のそれぞれに存在するシンボルの数を一定時間カウントし、Ａ領域でカウントされたシンボル数ａとＢ領域でカウントされたシンボル数ｂの比較を
ｂ＞ａ／２
という条件で行ったが、それ以外にも
ｂ＞ａ／Ｎ（Ｎ＝１、３、４、５・・・・）
というような条件でも比較を行うことができる。
【００５０】
【発明の効果】
本発明は以上の如く構成され、作用するものであり、本発明によれば以下に示すような効果が得られる。
【００５１】
本発明では、搬送波の同期判定を行う際に、ＦＥＣのアラーム信号を用いる代わりに、領域判定回路を用いることで、搬送波の疑似引き込みの検出から、同期判定までにかかる時間を従来よりも短くすることができる。
【００５２】
搬送波の疑似引き込みの検出にＦＥＣのアラーム信号を用いた場合には、図４（ａ）のように搬送波の再引き込みから同期判定までに数フレーム分の時間を要していたが、ＦＥＣの代わりに領域判定回路を用いることで、図４（ｂ）のように搬送波の再引き込みから同期判定までを数１００シンボル単位で行うことができるようになった。これが、本発明の大きな効果である。
【図面の簡単な説明】
【図１】本発明による一実施の形態の一実施例を示すブロック構成図である。
【図２】疑似引き込み時のコンスタレーションを示す図である。
【図３】（ａ）は疑似引き込み時のコンスタレーションを示し、（ｂ）は領域判定回路の一実施例を示すブロック構成図である。
【図４】搬送波の同期判定までの過程を示し、（ａ）は従来の場合を、（ｂ）は本発明の場合である。
【図５】本発明による他の実施の形態の一実施例を示すブロック構成図である。
【図６】従来例を示すブロック図である。
【符号の説明】
１…直交検波器
２…アナログ・ディジタル変換器（Ａ／Ｄ）
３…搬送波位相検波器（ＣＡＲＲ ＰＤ）
４…搬送波ループフィルタ（ＣＡＲＲ ＬＰＦ）
５…発振器
６…Ｃ／Ｎ算出回路（推定回路）
７…搬送波（キャリア）非同期検出回路
８…間欠リセット信号発生回路
９…領域判定回路
１０…Ｂ領域判定回路
１１…Ａ領域判定回路
１２、１３…カウンタ
１４…比較器
１５…直交検波器
１６…Ａ／Ｄ変換器
１８…位相回転器
１９…ＣＡＲＲ ＰＤ
２０…ＣＡＲＲ ＬＰＦ
２１…数値制御発振器
２２…Ｃ／Ｎ推定回路
２３…キャリア非同期検出回路
２４…間欠リセット信号発生回路
２５…シンボル領域判定回路
Claims (4)
- 入力ＩＦ信号を互いに直交するベースバンド成分に変換する直交検波器及び後記搬送波再生ＰＬＬ回路の発振器と、前記直交するベースバンド信号を互いに直交するディジタル信号に変換するＡ／Ｄ変換器と、前記発振器と前記直交するディジタル信号を入力する搬送波位相検波器とループフィルタとから成り搬送波の同期確立を行う搬送波再生ＰＬＬ回路と、前記直交するディジタル信号によりＣ／Ｎを算出するＣ／Ｎ算出回路と、該Ｃ／Ｎ算出回路により求められたＣ／Ｎと予め設定されたＣ／Ｎの閾値とを比較し該比較の結果搬送波非同期検出信号を出力する搬送波非同期検出回路と、前記直交するディジタル信号を入力し搬送波の疑似引き込み状態を検出する領域判定回路と、該領域判定回路により出力される疑似引き込み検出信号と前記搬送波非同期検出回路により出力される搬送波非同期検出信号の論理和をとり前記ループフィルタに一定周期でリセットパルスを発生させる間欠リセット信号発生回路とを有することを特徴とする復調回路。
- 前記搬送波非同期検出回路は、前記算出されたＣ／ＮとＣ／Ｎの閾値とを比較した結果前記算出されたＣ／ＮがＣ／Ｎの前記閾値よりも低い場合に搬送波は引き込んでいないと判断して前記搬送波非同期検出信号を出力することを更に特徴とする請求項１に記載の復調回路。
- 前記領域判定回路は、入力された前記直交するディジタル信号のうちＩｃｈ、Ｑｃｈの各信号が位相平面の第１の領域、第２の領域のどちらに存在するかを判定する第１の領域判定回路、第２の領域判定回路と、前記第１の領域判定回路により第１の領域に存在すると判定された信号の個数を一定時間内にカウントする第１のカウンタと、前記第２の領域判定回路により第２の領域に存在すると判定された信号の個数を一定時間内にカウントする第２のカウンタと、前記第１のカウンタの出力と前記第２のカウンタの出力とを一定の条件の基に比較し前記一定条件を満たしていれば疑似引き込み検出信号を出力する比較器とを有することを更に特徴とした請求項１または２のいずれか一項に記載の復調回路。
- 前記一定の条件は、変調速度をｆｓ、変調方式をＱＰＳＫとした場合に、１００×（１／ｆｓ）時間内に前記第１のカウンタのカウンタ値をａ、前記第２のカウンタのカウンタ値をｂとすると、
ｂ＞ａ／２
であることを更に特徴とする請求項３に記載の復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024718A JP3832735B2 (ja) | 2002-01-31 | 2002-01-31 | 復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024718A JP3832735B2 (ja) | 2002-01-31 | 2002-01-31 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229923A JP2003229923A (ja) | 2003-08-15 |
| JP3832735B2 true JP3832735B2 (ja) | 2006-10-11 |
Family
ID=27747081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024718A Expired - Fee Related JP3832735B2 (ja) | 2002-01-31 | 2002-01-31 | 復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3832735B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157186A (ja) * | 2004-11-25 | 2006-06-15 | Nec Corp | 擬似引き込み検出装置及び復調器 |
| JPWO2015005197A1 (ja) * | 2013-07-11 | 2017-03-02 | 日本電気株式会社 | 復調回路、受信器及び復調方法 |
-
2002
- 2002-01-31 JP JP2002024718A patent/JP3832735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229923A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03236652A (ja) | 適応位相検出同期方法 | |
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| US8077806B2 (en) | Wireless reception device automatically establishing frequency synchronization or phase synchronization | |
| JPH06177924A (ja) | 位相同期検出回路 | |
| US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
| US20100273439A1 (en) | Radio communication apparatus and dc offset adjustment method | |
| JP3832735B2 (ja) | 復調回路 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| US6046618A (en) | Phase correction circuit and method therefor | |
| JP4139814B2 (ja) | 周波数誤差検出方法、受信方法、及び送受信方法 | |
| JP2004242258A (ja) | 復調回路 | |
| JP2001522577A (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
| JP5136854B2 (ja) | クロック再生回路、復調回路、受信機、及び無線通信システム、並びにクロック再生回路の動作方法 | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| JP3293959B2 (ja) | デジタル変調波の同期処理装置 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| KR100325690B1 (ko) | 엘엠에스 기법을 이용한 결정-지향 반송파 복원장치 및 방법 | |
| JPH11168520A (ja) | ディジタル放送受信機 | |
| JP3660930B2 (ja) | 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法 | |
| JP2000341354A (ja) | 発振器制御回路及び発振器制御方法 | |
| JP4941308B2 (ja) | 搬送波再生回路および擬似引き込み検出方法 | |
| JP2007189654A (ja) | Ａｆｃ回路 | |
| JP2912246B2 (ja) | 復調システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |