JP3556388B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP3556388B2 JP3556388B2 JP10105396A JP10105396A JP3556388B2 JP 3556388 B2 JP3556388 B2 JP 3556388B2 JP 10105396 A JP10105396 A JP 10105396A JP 10105396 A JP10105396 A JP 10105396A JP 3556388 B2 JP3556388 B2 JP 3556388B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- wiring
- potential level
- supplied
- array region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、半導体メモリ装置に係り、特に、分割動作方式のメモリセルアレイを有するダイナミック形ランダムアクセスメモリ装置(随時読み書き可能なダイナミック形メモリ装置)に関するものである。
【0002】
【従来の技術】従来、このような分野の技術としては、例えば、以下に示すようなものがあった。
【0003】
図3はかかる従来の半導体メモリ装置のブロック分割方式の構成図、図4は図3のA部拡大図、図5はその従来の半導体メモリ装置のセンスアンプ列を示す図である。
【0004】
一般的に、大容量のダイナミック形ランダムアクセスメモリ装置(DRAM)は、メモリアレイがXデコーダーやYデコーダーによって4つの象限領域に分割されている。象限領域10,11はチップの上側半分に配置され、象限領域12,13は下側半分に配置される。両者の間の領域14はXデコーダーに当てられる。象限領域10,13はチップの左側半分に配置され、象限領域11,12は右側半分に配置される。両者の間の領域15はYデコーダーに当てられる。各象限領域は複数個の区分で構成され、各区分は複数個のメモリセル、複数本のビット線、複数本のワード線で構成される。
【0005】
各象限領域において、各区分の左右両側には、図5に示すように、複数個のセンスアンプ回路21とセンスラッチ回路22で構成されたセンスアンプ列24が配置されている。なお、センスラッチ回路22はMOSトランジスタ22Aと22Bを有し、それらのゲートは正相と反転相のセンスラッチ信号25により制御される。
【0006】
複数個のセンスアンプ列24が接続された電源配線16,17,18,19は象限領域を囲むように配置されている。電源配線16,17は主にチップの上側半分にある象限領域10,11中の複数個のセンスアンプ列24で使用され、電源配線18,19は主にチップの下側半分にある象限領域12,13中の複数個のセンスアンプ列24で使用される。
【0007】
従来これら4つの象限領域10,11,12,13を2つのブロックに分割する場合、回路的、レイアウト的要因から上側半分の象限領域10,11をブロックAとし、下側半分の象限領域12,13をブロックBとしていた。しかし、このようなブロック分割の仕方では、ノイズ源となる回路が上側あるいは下側の電源に偏ってしまっていた。図4において23は区分を示し、図5において、26はビット線対を示している。
【0008】
【発明が解決しようとする課題】
ブロックAを活性化させると、象限領域10,11の複数個の区分が同時に活性化され、その両側にあるセンスアンプ列24も活性化される。センスアンプ列24が活性化されると(センスラッチ動作が行われると)、ビット線に転送されたメモリセルの情報をセンスアンプが増幅するために、電源とセンスアンプ間で電荷の充放電がなされる(図6参照)。
【0009】
活性化された複数個のセンスアンプ列24は、電源配線16,17に偏っているために、電源配線16,17に大きなノイズがのり、電源配線18,19にはノイズは殆どのらない(図7参照)。この大きなノイズの影響で、センスアンプは増幅スピードが遅くなり、結果的にチップのアクセス時間を遅くする原因となっていた。
【0010】
本発明は、上記問題点を解決し、上側あるいは下側の電源に偏っていたノイズ源を左側と右側で上下に分散させ、ノイズを小さく抑えて、センスアンプの増幅スピードの高速化を図ることができ、チップのアクセス時間の高速化が可能な半導体メモリ装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕半導体メモリ装置において、第1から第4のサイドを持つ半導体チップと、この半導体チップの第1のサイドに沿って配置され、電源電位レベルもしくはグランド電位レベルが供給された第1の配線と、前記第1のサイドに対向する第2のサイドに沿って配置され、電源電位レベルもしくはグランド電位レベルが供給された第2の配線とで構成され、前記第1の配線と第2の配線との間に配置された4つのサブアレイ領域において、前記各サブアレイ領域は複数のメモリセルと、該メモリセルに各々接続された複数のセンスアンプとを含んでいる、前記メモリセルと前記センスアンプは前記各サブアレイ領域内に配置され、前記サブアレイ領域のうちの1つに配置された前記メモリセルと前記センスアンプは、前記第1の配線の電位レベルが供給されて活性化され、前記サブアレイ領域のうちの他の1つに配置された前記メモリセルと前記センスアンプは、前記第2の配線の電位レベルが供給されて、前記サブアレイ領域のうちの前記1つに配置された前記メモリセルと前記センスアンプと実質的に同時に活性化されるようにしたものである。
【0012】
〔2〕上記〔1〕記載の半導体メモリ装置において、前記各サブアレイ領域は、前記第1のサイドに沿って配置した、第1及び第2のサブアレイ領域と、前記第2のサイドに沿って配置した、第3及び第4のサブアレイ領域と、第1の時間の間、前記第1の配線の電位レベルが供給されて活性化される、前記第1のサブアレイ領域に配置されるセンスアンプと、前記第1の時間の間、前記第2の配線の電位レベルが供給されて活性化される、前記第3のサブアレイ領域に配置されるセンスアンプと、第2の時間の間、前記第1の配線の電位レベルが供給されて活性化される、前記第2のサブアレイ領域に配置されるセンスアンプと、前記第2の時間の間、前記第2の配線の電位レベルが供給されて活性化される、前記第4のサブアレイ領域に配置されるセンスアンプとから構成される。
【0013】
〔3〕上記〔2〕記載の半導体メモリ装置において、前記第1のサブアレイ領域と前記第3のサブアレイ領域は、前記半導体チップの中心点に関して互いに対称となる位置に配置されるようにしたものである。
【0014】
〔4〕上記〔2〕記載の半導体メモリ装置において、前記第1の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプの数は、前記第1のサブアレイ領域に配置される前記センスアンプの、各々約半数ずつであるようにしたものである。
【0015】
〔5〕上記〔4〕記載の半導体メモリ装置において、前記センスアンプの前記約半数に相当する前記活性化された各々のセンスアンプは、格子状のサブアレイ領域内部に各々配置されるようにしたものである。
【0016】
〔6〕上記〔2〕記載の半導体メモリ装置において、前記第1の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプは、前記半導体チップの前記第3のサイドの側面に配置され、及び、前記第2の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプは、前記半導体チップの前記第4のサイドの側面に配置されるようにしたものである。
【0017】
〔7〕上記〔2〕記載の半導体メモリ装置において、前記第1の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプと、前記第2の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプとは、前記第3のサイドから前記第4のサイドへ延在するように各々が交互に配置されるようにしたものである。
【0018】
〔8〕半導体メモリ装置において、第1のサイドと、この第1のサイドに隣接した第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、前記第2のサイド側の前記第1のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第1の配線と、前記第3のサイド側の前記第1のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第2の配線と、前記第2のサイド側の前記第4のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第3の配線と、前記第3のサイド側の前記第4のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第4の配線と、前記半導体チップ上に形成され、前記第1の配線と前記第4の配線とを互いに接続するとともに、第1と第2のサブアレイ領域間及び第3と第4のサブアレイ領域間の領域に配置される第5の配線と、前記半導体チップ上に形成され、前記第2の配線と前記第3の配線とを互いに接続するとともに、第1と第2のサブアレイ領域間及び第3と第4のサブアレイ領域間の領域に配置される第6の配線とから構成され、前記半導体チップ上に配置された4つのサブアレイ領域、この各サブアレイ領域は複数のメモリセルと、この複数のメモリセルに各々接続された複数のセンスアンプとを含んでいる、前記メモリセルと前記センスアンプは、前記各サブアレイ領域内に配置され、前記4つのサブアレイ領域のうちの1つに配置された前記メモリセルと前記センスアンプは、前記第1の配線の電位レベルが供給されて活性化され、前記4つのサブアレイ領域のうちの他の1つに配置された前記メモリセルと前記センスアンプは、前記第2の配線の電位レベルが供給されて、前記4つのサブアレイ領域のうちの前記1つに配置された前記メモリセルと前記センスアンプと実質的に同時に活性化されるようにしたものである。
【0019】
〔9〕上記〔8〕記載の半導体メモリ装置において、前記各々のサブアレイ領域は、前記第1の配線に沿って配置される第1のサブアレイ領域と、前記第2の配線に沿って配置される第2のサブアレイ領域と、前記第3の配線に沿って配置される第3のサブアレイ領域と、前記第4の配線に沿って配置される第4のサブアレイ領域と、から構成され、前記第1のサブアレイ領域に配置される前記センスアンプは、前記第1の時間の間に前記第1の配線の電位レベルが供給されて活性化され、前記第2のサブアレイ領域に配置される前記センスアンプは、前記第1の時間の間に前記第2の配線の電位レベルが供給されて活性化され、前記第3のサブアレイ領域に配置される前記センスアンプは、前記第2の時間の間に前記第3の配線の電位レベルが供給されて活性化され、前記第4のサブアレイ領域に配置される前記センスアンプは、前記第2の時間の間に前記第4の配線の電位レベルが供給されて活性化されるようにしたものである。
【0020】
〔10〕半導体メモリ装置において、第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、前記第1及び第3のサイドに隣接して配置されるとともに、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化されるようにしたものである。
【0021】
〔11〕半導体メモリ装置において、第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、前記第1のサイド及び前記第1のサブアレイ領域に隣接して配置されるとともに、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化されるようにしたものである。
【0022】
〔12〕半導体メモリ装置において、第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、さらに、前記第2及び第3のサイドの 間に配置され、前記第4のサイドに隣接し、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第2の配線から構成され、前記第1の配線はさらに、前記第1のサイドに隣接して配置されるようにしたものである。
【0023】
〔13〕半導体メモリ装置において、第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、さらに、前記第2及び第3のサイドの間に配置され、前記第4のサイドに隣接し、前記半導体チップを交差し、さらに前記第1のサイドに隣接し、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給され、前記第3のサブアレイ領域に連結する第2の配線から構成され、前記第1の配線は、前記第1のサイドに隣接し、前記半導体チップを交差し、前記第4のサイドに隣接するように配置されるようにしたものである。
【0024】
〔14〕半導体メモリ装置において、第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化されるとともに、前記第1の配線は、前記第2のサイドの実質的な中間点から前記第3のサイドの実質的な中間点へ延在し、前記第3のサブアレイは、前記第1の配線に連結されるようにしたものである。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0026】
図1は本発明の第1実施例を示す半導体メモリ装置のブロック分割方式の模式図、図2はその半導体メモリ装置のブロック分割方式の構成図である。
【0027】
これらの図に示すように、メモリセルアレイがXデコーダーやYデコーダーによって4つの象限領域に分割されている。
【0028】
象限領域50,51はチップの上側半分に配置され、象限領域52,53は下側半分に配置される。上側の象限領域50,51と下側の象限領域52,53の間の領域54はXデコーダーに当てられる。象限領域50,53はチップの左側半分に配置され、象限領域51,52は右側半分に配置される。右側の象限領域51,52と左側の象限領域50,53の間の領域55はYデコーダーに当てられる。
【0029】
各象限領域は複数個の区分で構成され、各区分は複数個のメモリセル、複数本のビット線、複数本のワード線で構成される。各象限領域において、各区分の左右両側には、前記した図5に示すように、複数個のセンスアンプ回路21とセンスラッチ回路22で構成された区分23を有するセンスアンプ列24(図2ではセンスアンプ列60)が配置されている。
【0030】
複数個のセンスアンプ列60が接続された電源配線56,57,58,59(ここでは、Vdd配線56,58、Gnd配線57,59)は、象限領域50,51,52,53を囲むように配置されている。電源配線56,57は主にチップの上側半分にある象限領域50,51中の複数個のセンスアンプ列60で使用され、電源配線58,59は主にチップの下側半分にある象限領域52,53中の複数個のセンスアンプ列60で使用される。
【0031】
このように、第1実施例では象限領域を制御する信号の入力の仕方を工夫することによって、チップ内部の電源ノイズを低減し、センスアンプの増幅スピードを高速化するために、メモリセルアレイの象限領域50,52をブロックAに、象限領域51,53をブロックBに分割している。
【0032】
ブロックAを活性化させると、象限領域50,52の複数個の区分が同時に活性化され、その両側にあるセンスアンプ列も活性化される。センスアンプ列が活性化されると(センスラッチ動作が行われると)、ビット線に転送されたメモリセルの情報をセンスアンプが増幅するために、電源とセンスアンプ間で電荷の充放電がなされる。ここで、象限領域内の全てのセルが選択されるという意味ではなく、象限領域内の特定のセル(セル列)が選択されると意味である。このことは、他の実施例においても同様である。
【0033】
したがって、第1実施例のブロック分割方式では、この活性化される象限領域が、電源配線56,57と電源配線58,59に、同等に分散されるようになっている。
【0034】
上記したように、第1実施例では回路構成を変更し、象限領域をクロス状にブロック分割したことにより、従来のように、上側あるいは下側の電源に偏っていたノイズ源を左側と右側で上下に分散させることができ、図2に示すように、従来よりもノイズを小さく抑えることができる。
【0035】
これにより、従来よりもセンスアンプの増幅スピードの高速化を図ることができ、結果的にチップのアクセス時間の高速化が可能となる。
【0036】
次に、本発明の第2実施例について説明する。
【0037】
図8は本発明の第2実施例を示す半導体メモリ装置のブロック分割方式の模式図である。
【0038】
この実施例の基本的な構成は、第1実施例と同様であるが、この実施例では電源ノイズを効果的に低減し、センスアンプの増幅スピードの高速化を図るために、各象限領域を更に小さな複数個の象限領域に分割し、各象限領域中の隣り合わない複数個の小さな象限領域を1つのブロックとしている。各象限領域を2つの小さな象限領域に分割した場合を図9に具体例1として、4つの小さな象限領域に分割した場合を図10に具体例2として示している。
【0039】
第2実施例の動作は第1実施例と同様なので、その説明は省略する。
【0040】
ノイズ源の分布を考える時、ブロックAが動作する場合を例にとって考えると、従来回路では、図7に示すように、上側の電源にノイズ源が偏っていた。第1実施例では、図2に示すように、上側の電源の左のパッド近辺と、下側の電源の右のパッド近辺にノイズ源が偏っていたが、第2実施例では、回路及び回路構成を変更し、象限領域を格子状にブロック分割したことにより、前述したようなノイズ源の偏りが無くなり、チップ全体に分散されるため、電源配線を効率よく使用することができる。
【0041】
これにより、ノイズを効果的に小さく抑え、電力消費が均一に行われるようになり、従来よりもセンスアンプの増幅スピードの高速化を図ることができる。
【0042】
次に、本発明の第3実施例について説明する。
【0043】
図11は本発明の第3実施例を示す半導体メモリ装置のブロック分割方式の構成図である。
【0044】
この実施例の基本的な構成は従来と同様であるが、この実施例では電源配線92,93と電源配線94,95を右側の象限領域と左側の象限領域の間の領域91で交差させるようにしている。
【0045】
この実施例の半導体メモリ装置の動作は第1実施例と同様なので、ここではその説明は省略する。
【0046】
第3実施例によれば、回路や回路構成を変更することなく、電源レイアウトの変更のみによって、ノイズ源を分散させ電源ノイズを低減することができる。
【0047】
これにより、従来よりもセンスアンプの増幅スピードの高速化を図ることができ、結果的にチップのアクセス時間の高速化が可能となる。
【0048】
次に、本発明の第4実施例について説明する。
【0049】
図12は本発明の第4実施例を示す半導体メモリ装置のブロック分割方式の模式図である。
【0050】
この実施例の基本的な構成は従来と同様であるが、この実施例では各象限領域の周縁部に沿って配置されていた電源配線をなくし、それらを1つにまとめ(配線幅を2倍にして)、上側の象限領域と下側の象限領域の間の領域101に配置するようにしたものである。この電源は、上側と下側の象限領域で共通に使用されている。
【0051】
基本的な動作は、従来と同様であるが、電源配線102,103が、上記領域101にだけしか配置されていないので、電荷の充放電は図13に示すように行われる。
【0052】
従来回路では、ノイズ源が上側あるいは下側の電源に偏っており、そのため、その反対側の電源は使用されていない状態であった。
【0053】
第4実施例によれば、上下の電源配線を1つにまとめて領域101に配置することにより、チップサイズを変更することなく、電源配線を効率よく使うことができ、第1実施例や第3実施例と同様なノイズの低減効果を得ることができる。
【0054】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0055】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【0056】
(1)象限領域をクロス状にブロック分割したことにより、従来、上側あるいは下側の電源に偏っていたノイズ源を、左側と右側で上下に分散させることができ、従来よりもノイズを小さく抑えることができる。
【0057】
これにより、従来よりもセンスアンプの増幅スピードの高速化を図ることができ、結果的にチップのアクセス時間の高速化が可能となる。
【0058】
(2)象限領域を格子状にブロック分割したことにより、ノイズ源の偏りが無くなり、チップ全体に分散されるため電源配線を効率よく使用することができる。
【0059】
これにより、ノイズを効果的に小さく抑え、電力消費が均一に行われるようになり、従来よりもセンスアンプの増幅スピードの高速化を図ることができる。
【0060】
(3)回路や回路構成を変更することなく、電源レイアウトの変更のみによって、ノイズ源を分散させ、電源ノイズを低減することができる。
【0061】
これにより、従来よりもセンスアンプの増幅スピードの高速化を図ることができ、結果的にチップのアクセス時間の高速化を図ることができる。
【0062】
(4)上下の電源を1つにまとめて領域に配置することにより、チップサイズを変更することなく、電源配線を効率よく使うことができ、ノイズ低減効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す半導体メモリ装置のブロック分割方式の模式図である。
【図2】本発明の第1実施例を示す半導体メモリ装置のブロック分割方式の構成図である。
【図3】従来の半導体メモリ装置のブロック分割方式の構成図である。
【図4】図3のA部拡大図である。
【図5】従来の半導体メモリ装置のセンスアンプ列を示す図である。
【図6】従来の半導体メモリ装置の動作時の電流経路を示す図である。
【図7】従来の半導体メモリ装置の動作時の電源線のノイズの状態を示す図である。
【図8】本発明の第2実施例を示す半導体メモリ装置のブロック分割方式の模式図である。
【図9】本発明の第2実施例を示す半導体メモリ装置のブロック分割方式の第1の具体例を示す模式図である。
【図10】本発明の第2実施例を示す半導体メモリ装置のブロック分割方式の第2の具体例を示す模式図である。
【図11】本発明の第3実施例を示す半導体メモリ装置のブロック分割方式の構成図である。
【図12】本発明の第4実施例を示す半導体メモリ装置のブロック分割方式の模式図である。
【図13】本発明の第4実施例を示す半導体メモリ装置のブロック分割方式の構成図である。
【符号の説明】
50,51,52,53 象限領域
54,91 Y方向の象限領域の間の領域(Xデコーダー)
55,101 X方向の象限領域の間の領域(Yデコーダー)
56,57,58,59,92,93,94,95,102,103 電源配線
60 センスアンプ列
Claims (14)
- 半導体メモリ装置において、
(a)第1から第4のサイドを持つ半導体チップと、
(b)該半導体チップの第1のサイドに沿って配置され、電源電位レベルもしくはグランド電位レベルが供給された第1の配線と、
(c)前記第1のサイドに対向する第2のサイドに沿って配置され、電源電位レベルもしくはグランド電位レベルが供給された第2の配線とで構成され、
(d)前記第1の配線と第2の配線との間に配置された4つのサブアレイ領域において、前記各サブアレイ領域は複数のメモリセルと、該メモリセルに各々接続された複数のセンスアンプとを含んでいる、前記メモリセルと前記センスアンプは前記各サブアレイ領域内に配置され、
(e)前記サブアレイ領域のうちの1つに配置された前記メモリセルと前記センスアンプは、前記第1の配線の電位レベルが供給されて活性化され、
(f)前記サブアレイ領域のうちの他の1つに配置された前記メモリセルと前記センスアンプは、前記第2の配線の電位レベルが供給されて、前記サブアレイ領域のうちの前記1つに配置された前記メモリセルと前記センスアンプと実質的に同時に活性化される半導体メモリ装置。 - 請求項1記載の半導体メモリ装置において、前記各サブアレイ領域は、
前記第1のサイドに沿って配置した、第1及び第2のサブアレイ領域と、
前記第2のサイドに沿って配置した、第3及び第4のサブアレイ領域と、
第1の時間の間、前記第1の配線の電位レベルが供給されて活性化される、前記第1のサブアレイ領域に配置されるセンスアンプと、
前記第1の時間の間、前記第2の配線の電位レベルが供給されて活性化される、前記第3のサブアレイ領域に配置されるセンスアンプと、
第2の時間の間、前記第1の配線の電位レベルが供給されて活性化される、前記第2のサブアレイ領域に配置されるセンスアンプと、
前記第2の時間の間、前記第2の配線の電位レベルが供給されて活性化される、前記第4のサブアレイ領域に配置されるセンスアンプとから構成される半導体メモリ装置。 - 請求項2記載の半導体メモリ装置において、前記第1のサブアレイ領域と前記第3のサブアレイ領域は、前記半導体チップの中心点に関して互いに対称となる位置に配置される半導体メモリ装置。
- 請求項2記載の半導体メモリ装置において、前記第1の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプの数は、前記第1のサブアレイ領域に配置される前記センスアンプの、各々約半数ずつである半導体メモリ装置。
- 請求項4記載の半導体メモリ装置において、前記センスアンプの前記約半数に相当する前記活性化された各々のセンスアンプは、格子状のサブアレイ領域内部に各々配置される半導体メモリ装置。
- 請求項2記載の半導体メモリ装置において、前記第1の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプは、前記半導体チップの前記第3のサイドの側面に配置され、及び、前記第2の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプは、前記半導体チップの前記第4のサイドの側面に配置される半導体メモリ装置。
- 請求項2記載の半導体メモリ装置において、前記第1の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプと、前記第2の時間の間に活性化される、前記第1のサブアレイ領域に配置される前記センスアンプとは、前記第3のサイドから前記第4のサイドへ延在するように各々が交互に配置される半導体メモリ装置。
- 半導体メモリ装置において、
(a)第1のサイドと、該第1のサイドに隣接した第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、
(b)前記第2のサイド側の前記第1のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第1の配線と、
(c)前記第3のサイド側の前記第1のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第2の配線と、
(d)前記第2のサイド側の前記第4のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第3の配線と、
(e)前記第3のサイド側の前記第4のサイドに沿って配置され、電源電位レベルまたはグランド電位レベルが供給された第4の配線と、
(f)前記半導体チップ上に形成され、前記第1の配線と前記第4の配線とを互いに接続するとともに、第1と第2のサブアレイ領域間及び第3と第4のサブアレイ領域間の領域に配置される第5の配線と、
(g)前記半導体チップ上に形成され、前記第2の配線と前記第3の配線とを互いに接続するとともに、第1と第2のサブアレイ領域間及び第3と第4のサブアレイ領域間の領域に配置される第6の配線とから構成され、
(h)前記半導体チップ上に配置された4つのサブアレイ領域、該各サブアレイ領域は複数のメモリセルと、該複数のメモリセルに各々接続された複数のセンスアンプとを含んでいる、前記メモリセルと前記センスアンプは、前記各サブアレイ領域内に配置され、
(i)前記4つのサブアレイ領域のうちの1つに配置された前記メモリセルと前記センスアンプは、前記第1の配線の電位レベルが供給されて活性化され、
(j)前記4つのサブアレイ領域のうちの他の1つに配置された前記メモリセルと前記センスアンプは、前記第2の配線の電位レベルが供給されて、前記4つのサブアレイ領域のうちの前記1つに配置された前記メモリセルと前記センスアンプと実質的に同時に活性化される半導体メモリ装置。 - 請求項8記載の半導体メモリ装置において、前記各々のサブアレイ領域は、
前記第1の配線に沿って配置される第1のサブアレイ領域と、
前記第2の配線に沿って配置される第2のサブアレイ領域と、
前記第3の配線に沿って配置される第3のサブアレイ領域と、
前記第4の配線に沿って配置される第4のサブアレイ領域と、から構成され、前記第1のサブアレイ領域に配置される前記センスアンプは、前記第1の時間の間に前記第1の配線の電位レベルが供給されて活性化され、
前記第2のサブアレイ領域に配置される前記センスアンプは、前記第1の時間の間に前記第2の配線の電位レベルが供給されて活性化され、
前記第3のサブアレイ領域に配置される前記センスアンプは、前記第2の時間の間に前記第3の配線の電位レベルが供給されて活性化され、
前記第4のサブアレイ領域に配置される前記センスアンプは、前記第2の時間の間に前記第4の配線の電位レベルが供給されて活性化される半導体メモリ装置。 - 半導体メモリ装置において、
(a)第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、
(b)前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、
(c)前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、
(d)前記第1及び第3のサイドに隣接して配置されるとともに、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、
(e)前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化される半導体メモリ装置。 - 半導体メモリ装置において、
(a)第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、
(b)前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、
(c)前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、
(d)前記第1のサイド及び前記第1のサブアレイ領域に隣接して配置されるとともに、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、
(e)前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化される半導体メモリ装置。 - 半導体メモリ装置において、
(a)第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、
(b)前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、
(c)前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、
(d)前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、
(e)前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、さらに、前記第2及び第3のサイドの間に配置され、前記第4のサイドに隣接し、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第2の配線から構成され、前記第1の配線はさらに、前記第1のサイドに隣接して配置される半導体メモリ装置。 - 半導体メモリ装置において、
(a)第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、
(b)前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、
(c)前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、
(d)前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、
(e)前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、さらに、前記第2及び第3のサイドの間に配置され、前記第4のサイドに隣接し、前記半導体チップを交差し、さらに前記第1のサイドに隣接し、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給され、前記第3のサブアレイ領域に連結する第2の配線から構成され、前記第1の配線は、前記第1のサイドに隣接し、前記半導体チップを交差し、前記第4のサイドに隣接するように配置される半導体メモリ装置。 - 半導体メモリ装置において、
(a)第1のサイドと、該第1のサイドに共に隣接する第2及び第3のサイドと、前記第1のサイドに対向する第4のサイドとを有する半導体チップと、
(b)前記第2及び第3のサイド間に配置され、電源電位レベル及びグランド電位レベルのうちいずれか1つが供給される第1の配線と、
(c)前記第1及び第2のサイドに隣接して配置され、前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第1のサブアレイ領域と、
(d)前記第1の配線と連結し、複数のメモリセル及び複数のセンスアンプからなる第2のサブアレイ領域と、
(e)前記第2及び第4のサイドに隣接して配置され、複数のメモリセル及び複数のセンスアンプからなる第3のサブアレイ領域から構成され、前記第1のサブアレイ領域の前記センスアンプは、第1の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化され、前記第2及び第3のサブアレイ領域の前記センスアンプは、第2の時間の間、前記第1の配線の電位レベルが供給されて実質的に同時に活性化されるとともに、前記第1の配線は、前記第2のサイドの実質的な中間点から前記第3のサイドの実質的な中間点へ延在し、前記第3のサブアレイは、前記第1の配線に連結される半導体メモリ装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10105396A JP3556388B2 (ja) | 1996-04-23 | 1996-04-23 | 半導体メモリ装置 |
EP97302094A EP0803874B1 (en) | 1996-04-23 | 1997-03-26 | Semiconductor memory device |
DE69724178T DE69724178T2 (de) | 1996-04-23 | 1997-03-26 | Halbleiterspeicheranordnung |
EP03012475A EP1339064B1 (en) | 1996-04-23 | 1997-03-26 | Semiconductor memory device |
DE69734122T DE69734122T2 (de) | 1996-04-23 | 1997-03-26 | Halbleiterspeicheranordnung |
KR1019970011270A KR100353655B1 (ko) | 1996-04-23 | 1997-03-28 | 반도체기억장치 |
CN97110395A CN1121695C (zh) | 1996-04-23 | 1997-04-23 | 半导体存储器 |
TW086102528A TW380261B (en) | 1996-04-23 | 1997-04-26 | Semiconductor memory device |
US08/967,235 US6104627A (en) | 1996-04-23 | 1997-11-05 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10105396A JP3556388B2 (ja) | 1996-04-23 | 1996-04-23 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09289293A JPH09289293A (ja) | 1997-11-04 |
JP3556388B2 true JP3556388B2 (ja) | 2004-08-18 |
Family
ID=14290384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10105396A Expired - Fee Related JP3556388B2 (ja) | 1996-04-23 | 1996-04-23 | 半導体メモリ装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6104627A (ja) |
EP (2) | EP0803874B1 (ja) |
JP (1) | JP3556388B2 (ja) |
KR (1) | KR100353655B1 (ja) |
CN (1) | CN1121695C (ja) |
DE (2) | DE69724178T2 (ja) |
TW (1) | TW380261B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936877A (en) * | 1998-02-13 | 1999-08-10 | Micron Technology, Inc. | Die architecture accommodating high-speed semiconductor devices |
US7525866B2 (en) * | 2006-04-19 | 2009-04-28 | Freescale Semiconductor, Inc. | Memory circuit |
JP2011065732A (ja) * | 2009-09-18 | 2011-03-31 | Elpida Memory Inc | 半導体記憶装置 |
CN113129941A (zh) * | 2019-12-31 | 2021-07-16 | 福建省晋华集成电路有限公司 | 一种半导体存储器件 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114259B2 (ja) * | 1989-10-19 | 1995-12-06 | 株式会社東芝 | 半導体記憶装置 |
US5321658A (en) * | 1990-05-31 | 1994-06-14 | Oki Electric Industry Co., Ltd. | Semiconductor memory device being coupled by auxiliary power lines to a main power line |
JP2894635B2 (ja) * | 1990-11-30 | 1999-05-24 | 株式会社東芝 | 半導体記憶装置 |
JPH0562461A (ja) * | 1991-04-09 | 1993-03-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR940003410B1 (ko) * | 1991-08-01 | 1994-04-21 | 삼성전자 주식회사 | 망사 구조의 전원선을 가지는 반도체 메모리 장치 |
US5406526A (en) * | 1992-10-01 | 1995-04-11 | Nec Corporation | Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed |
JPH06162779A (ja) * | 1992-11-24 | 1994-06-10 | Oki Electric Ind Co Ltd | 半導体記憶装置におけるセンスアンプ制御回路 |
KR970005691B1 (ko) * | 1993-09-06 | 1997-04-18 | 삼성전자주식회사 | 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 |
US5604710A (en) * | 1994-05-20 | 1997-02-18 | Mitsubishi Denki Kabushiki Kaisha | Arrangement of power supply and data input/output pads in semiconductor memory device |
-
1996
- 1996-04-23 JP JP10105396A patent/JP3556388B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-26 DE DE69724178T patent/DE69724178T2/de not_active Expired - Fee Related
- 1997-03-26 EP EP97302094A patent/EP0803874B1/en not_active Expired - Lifetime
- 1997-03-26 DE DE69734122T patent/DE69734122T2/de not_active Expired - Fee Related
- 1997-03-26 EP EP03012475A patent/EP1339064B1/en not_active Expired - Lifetime
- 1997-03-28 KR KR1019970011270A patent/KR100353655B1/ko not_active IP Right Cessation
- 1997-04-23 CN CN97110395A patent/CN1121695C/zh not_active Expired - Fee Related
- 1997-04-26 TW TW086102528A patent/TW380261B/zh not_active IP Right Cessation
- 1997-11-05 US US08/967,235 patent/US6104627A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR970071801A (ko) | 1997-11-07 |
DE69734122D1 (de) | 2005-10-06 |
EP1339064A3 (en) | 2004-05-26 |
EP1339064A2 (en) | 2003-08-27 |
US6104627A (en) | 2000-08-15 |
DE69724178T2 (de) | 2004-06-17 |
DE69734122T2 (de) | 2006-06-22 |
EP0803874A2 (en) | 1997-10-29 |
CN1169578A (zh) | 1998-01-07 |
EP0803874A3 (en) | 1999-07-21 |
TW380261B (en) | 2000-01-21 |
CN1121695C (zh) | 2003-09-17 |
EP0803874B1 (en) | 2003-08-20 |
EP1339064B1 (en) | 2005-08-31 |
JPH09289293A (ja) | 1997-11-04 |
DE69724178D1 (de) | 2003-09-25 |
KR100353655B1 (ko) | 2003-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7129562B1 (en) | Dual-height cell with variable width power rail architecture | |
US7634744B2 (en) | Semiconductor memory device and method for generating ROM data pattern | |
JPH0562461A (ja) | 半導体記憶装置 | |
US20140071730A1 (en) | Semiconductor memory device | |
JP3235715B2 (ja) | 半導体記憶装置 | |
US20050237778A1 (en) | System with meshed power and signal buses on cell array | |
KR100285370B1 (ko) | 공간 효율적인 설계를 가지는 반도체 메모리 | |
JP3556388B2 (ja) | 半導体メモリ装置 | |
JPH07245347A (ja) | 半導体集積回路 | |
US4910574A (en) | Porous circuit macro for semiconductor integrated circuits | |
JPS6240760A (ja) | 半導体記憶装置 | |
US5182727A (en) | Array layout structure for implementing large high-density address decoders for gate array memories | |
JP3576316B2 (ja) | 半導体メモリ装置 | |
KR100401320B1 (ko) | 반도체 장치 | |
JP4321022B2 (ja) | 共有のビットラインを備えたメモリ | |
JP3783155B2 (ja) | 半導体記憶装置及び分散ドライバの配置方法 | |
KR100390976B1 (ko) | 메모리 소자 | |
KR100395876B1 (ko) | 디램 장치의 접지 전압 공급 라인 구조 | |
EP0913831A2 (en) | Space-efficient master data line (MDQ) switch placement | |
JPS60175438A (ja) | 半導体集積回路装置 | |
JPH02177456A (ja) | ゲートアレイの基本セル | |
JP2744296B2 (ja) | 半導体記憶装置 | |
JPH11135744A (ja) | 半導体記憶装置 | |
JPH0992797A (ja) | セルレイアウト方法 | |
JPH01207946A (ja) | ゲートアレイ方式半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |