JP3551168B2 - Ｐｂフリーはんだ接続構造体および電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレーム等の電極に対して毒性の少ないＰｂフリーはんだ合金を用いて適するように接続するＰｂフリーはんだ接続構造体およびこれを用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来、有機基板等の回路基板にＬＳＩ等の電子部品を接続して電子回路基板を製造するには、Ｓｎ−Ｐｂ共晶はんだ、及びこのＳｎ−Ｐｂ共晶はんだ近傍で、融点も類似なＳｎ−Ｐｂはんだ、或いは、これらに少量のＢｉやＡｇを添加したはんだ合金が用いられている。これらのはんだには、Ｐｂが約４０重量％含まれている。いずれのこれらのはんだ合金も、融点はほぼ１８３℃であり、２２０〜２４０℃でのはんだ付けが可能である。
また、はんだ付けされるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）−ＬＳＩ等の電子部品の電極は、Ｆｅ−Ｎｉ系合金である４２アロイ表面に９０重量％Ｓｎ−１０重量％Ｐｂ（以下Ｓｎ−１０Ｐｂと略す）層をめっき等で施した電極が一般的に用いられている。これは、はんだぬれ性が良好であり、且つ保存性が良く、ウィスカーの発生の問題がないためである。
【０００３】
【発明が解決しようとする課題】
しかし、上記のＳｎ−Ｐｂ系はんだ中に含まれているＰｂは人体に有毒な重金属であり、Ｐｂを含む製品を廃棄することによる地球環境の汚染、生物への悪影響が問題となっている。この電気製品による地球環境の汚染は、野ざらしに放置されたＰｂを含む電気製品から、雨等によってＰｂが溶出することによって起こる。Ｐｂの溶出は、最近の酸性雨によって加速される傾向にある。従って、環境汚染を低減するためには、大量に使用されている上記のＳｎ−Ｐｂ共晶系はんだの代替としてＰｂを含まない低毒性のＰｂフリーはんだ材料、及び部品電極上で使用されているＳｎ−１０Ｐｂ層の代替材料としてＰｂを含まない部品電極構造が必要である。Ｐｂフリーはんだ材料としては低毒性、材料供給性、コスト、ぬれ性、機械的性質、接続信頼性等と観点からＳｎ−Ａｇ−Ｂｉ系はんだが有力候補となっている。また、はんだ付けにおいては、通常、２２０〜２４０℃付近に加熱し、部品、基板の電極とはんだとの間に化合物を生成させることによって、接続を行っている。従って、形成される界面は、はんだ材料と部品側の電極材料の組み合わせによって異なるため、安定な接続界面を得るためには、そのはんだに適する電極材料が必要である。
【０００４】
本発明の目的は、Ｐｂフリーはんだ、例えばＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだを介して、基板と半導体装置が高い信頼性をもって接続された電子機器を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本願で開示される発明の一例が特許請求の範囲に記載されている。
【０００９】
以上説明したように、前記構成によれば、リードフレーム等の電極に対して毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて十分な接続強度を有し、且つ安定な接続界面を得ることができる。
また、前記構成によれば、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることができる。
また、前記構成によれば、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、例えば２２０〜２４０℃での十分なぬれ性を確保して十分なフィレットを形成して十分な接続強度を有し、また耐ウィスカー性等も確保することができる。
【００１０】
【発明の実施の形態】
本発明に係る実施の形態について説明する。
本発明に係る実施の形態は、半導体装置（ＬＳＩ）などの電子部品に形成されたＱＦＰ形リードやＴＳＯＰ形リード等で形成された第１の電極と回路基板に形成された第２の電極との間を毒性の少ないＰｂフリーはんだ材料を用いて接続することによって電子機器を構成するものである。Ｐｂフリーはんだ接続構造体としては、例えば、上記第１の電極、または上記第２の電極に、毒性の少ないＰｂフリーはんだ材料を用いて接続する構造体がある。
上記毒性の少ないＰｂフリーはんだ材料としては、Ｓｎ−Ａｇ−Ｂｉ系はんだを用いる。
ところで、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、電子部品、回路基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることが必要となる。
【００１１】
また、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、回路基板や電子部品の耐熱性から適切なはんだ付け温度である２２０〜２４０℃での十分なぬれ性を確保して十分なフィレット形状を形成して十分な接続強度を有するようにする必要がある。もし、ぬれ性が悪いと十分なフィレット形状が形成されずに十分な接続強度が得られなかったり、強いフラックスが必要となって絶縁信頼性に悪影響を及ぼすことになる。
また、めっき等により作成した電極表面からウイスカーが発生し、成長すると電極間のショートが起きることからして、耐ウィスカー性等も確保することが必要となる。
【００１２】
本発明に係る上記電極構造として、十分な接続強度を得るために、図１および図２に示すように、リードからなる電極１の表面にＳｎ−Ｂｉ系層２を施すようにした。そして、次に、本発明に係る電極構造の選定について説明する。この選定は、上記要求に基づいて、主に接続強度、ぬれ性、ウィスカー性の評価により行った。
始めにＳｎ−Ａｇ−Ｂｉ系はんだと各種電極材料との接続強度を調べた結果を示す。図３に測定方法の概略を示したが、従来のＳｎ−１０Ｐｂ層の代替材料としてＰｂのない系で可能性があると考えられる材料（Ｓｎ、Ｓｎ−Ｂｉ、Ｓｎ−Ｚｎ、Ｓｎ−Ａｇめっき）を、Ｆｅ−Ｎｉ系合金（４２アロイ）で形成された電極であるリード上に施したモデルリード４を作成した。この他に、従来のＳｎ−１０Ｐｂめっきとの組み合わせについても評価を行った。モデルリード４の形状は、幅３ｍｍ、長さ３８ｍｍであり、はんだ付け部の長さが２２ｍｍになるように直角に折り曲げてある。めっき厚みは各組成ともに約１０μｍとした。このモデルリード４を８２．２重量％Ｓｎー２．８重量％Ａｇー１５重量％Ｂｉ（以下Ｓｎ−２．８Ａｇ−１５Ｂｉと略す）のＰｂフリーはんだ５を用いて、回路基板であるガラスエポキシ基板６上のＣｕパッド（Ｃｕ電極）７にはんだ付けした。ガラスエポキシ基板６のＣｕパッド（Ｃｕ電極）７の大きさは３．５ｍｍ×２５ｍｍであり、はんだ５は０．１ｍｍ×２５ｍｍ×３．５ｍｍのはんだ箔で供給した。即ち、ガラスエポキシ基板６上のＣｕパッド７へ、上記のはんだ箔５を載せ、この上に上記の直角に折り曲げたモデルリード４を載せた。はんだ付けは大気中で、予熱を１４０℃６０秒、最高温度２２０℃の条件で行った。また、フラックスは、ロジン系で、塩素を含有したフラックスを用いた。はんだ付け後は、有機溶剤で洗浄した。引っ張り試験は、はんだ付け直後と、経時変化による接続部強度劣化を考慮して１２５℃１６８時間の高温放置を行ってからと、リードのぬれ性が劣化した場合の界面強度を調べるためにモデルリードを１５０℃１６８時間放置してからはんだ付けした場合と３種類行った。引っ張り試験は、基板を固定し、モデルリードの先端をつかんで垂直方向に５ｍｍ／分の速度で引っ張った。このときの、最大強度、及び一定となる引張強度を、それぞれフィレット部強度、フラット部強度として各組成のモデルリードについて評価した。この試験は各条件につき１０回行い、平均をとった。
【００１３】
各組成のモデルリードのフィレット部強度の評価結果を図４に示す。通常のＱＦＰ−ＬＳＩ等のプラスチックパッケージ部品ではプリント基板の熱膨張係数の差を考慮すると、フィレット部強度は５ｋｇｆ程度以上必要である。これから、Ｓｎ、及び、Ｂｉを２３重量％含有しているＳｎ−２３Ｂｉ以外のＳｎ−Ｂｉ系層をＦｅ−Ｎｉ系合金（４２アロイ）上に施したモデルリードでは、５ｋｇｆ以上のフィレット部強度が得られたが、Ｓｎ−Ｚｎ，Ｓｎ−Ａｇ，Ｓｎ−Ｐｂ層の場合では十分な接続界面が得られないことがわかった。この他にも４２アロイ上に約２μｍのＮｉめっきを施し、これに、Ａｕめっき、Ｐｄめっき、Ｐｄめっきの上に更にＡｕめっきを施した３種類のモデルリードを作成し、同様にはんだ付けし、界面強度を調べたが、図４に示したように十分なフィレット部強度が得られなかった。従って、電極であるリード上にＳｎ−Ｂｉ系層を施すことが必要であることがわかった。
【００１４】
上記の引っ張り試験を行った各組成のモデルリードのうち、十分な界面強度が得られたＳｎ−Ｂｉ系めっきを施したリードについて、Ｓｎ−２．８Ａｇ−１５Ｂｉはんだに対するぬれ性をメニスコグラフ法によって検討した。フラックスは、ぬれ性を調べるため、活性の弱いものを用いた。試験片は上記モデルリードを１ｃｍの長さに切って用いた。ぬれ性の試験条件は、はんだ浴温度が２２０℃、浸漬速度は１ｍｍ／分、浸漬深さは２ｍｍ、浸漬時間は２０秒とし、荷重が０に回復するまでの時間をぬれ時間、浸漬２０秒後の荷重をぬれ荷重とした。また、ぬれ性はめっき直後のリードと、１５０℃１６８時間放置したリードについて２種類行った。また、各条件について１０回ずつ測定し、平均をとった。
【００１５】
各組成のぬれ時間、ぬれ荷重をそれぞれ図５、６に示した。図５のぬれ時間の結果から、めっき初期のＳｎ−Ｂｉ系めっきリードでは、Ｂｉ濃度が高い方がぬれ性が良いが、１５０℃１６８時間の高温放置を行った場合では、Ｂｉが１重量％未満、及び２３重量％でぬれ性が劣化することがわかった。Ｂｉが１重量％未満の場合は、図６に示したように、ぬれ荷重は確保されていたが、ぬれ時間が劣化していたことから、ぬれにくくなっているといえる。従って、Ｓｎ−Ｂｉ系層のなかでも、十分なぬれ性を得るためには、Ｂｉ量は１〜２０重量％であることが望ましいことがわかった。
【００１６】
更に熱膨張係数の差が大きい材料間の接続、温度差が大きい環境で使用される場合等では、界面に発生する応力が大きくなるため、十分な信頼性を確保するためには界面の接続強度は１０ｋｇｆ程度以上でなければならない。従って、図４を見てみると、Ｆｅ−Ｎｉ系合金（４２アロイ）に直接Ｓｎ−Ｂｉ系層を施したのでは、１０ｋｇｆ以上のフィレット部強度が得られないことがわかった。これは、界面での化合物層が十分形成されていないためと考えられる。そこで、界面でのはんだとの反応性を高めるために、Ｆｅ−Ｎｉ系合金（４２アロイ）上に平均７μｍ程度のＣｕめっき層、この上にＳｎ−Ｂｉ系めっき層を施し界面強度の測定を行った。この時のフィレット部強度の結果をＣｕ層がない場合も合わせて図７に示したが、Ｂｉ量が２３重量％の場合を除けば、１０ｋｇｆ以上の接続強度が得られ、下地のＣｕ層の効果が確認できた。また、この電極構造を取ることにより、図７に一緒に示したように、Ｓｎ−Ｐｂ共晶はんだを４２アロイリード上に直接Ｓｎ−１０Ｐｂ層を施したリードにはんだ付けした従来の場合に得られるはんだ付け直後の界面強度、１２．１ｋｇｆと同程度以上の界面強度を得ることができた。また、図８に示したように、Ｓｎ−Ｂｉ層の下にＣｕ層を施すことによりフラット部強度も向上させることができた。ここで、このＣｕ層は４２アロイのリードフレームを用いた場合には、上記のように４２アロイ上にＣｕ層を施せばよいが、Ｃｕ系リードフレームを用いた場合は、これをこのままＣｕ層としても良いし、また、剛性を向上させるために他の元素をリードフレーム材料中に添加することもあるので、この影響をなくすために、更にＣｕ層を形成してもよい。また、このＣｕ層を施したモデルリードのぬれ性については、図５、６に一緒に示したが、Ｃｕ層の影響はほとんど無く、やはりＢｉが１重量％以下では、高温放置を行った場合にぬれ性が劣化していたが、１〜２０重量％では、十分なぬれ性を得ることができた。尚、図７、図８の例はＳｎ−２．８Ａｇ−１５Ｂｉを用いたが、Ｂｉ量が少ない系、例えばＳｎ−２Ａｇ−７．５Ｂｉ−０．５Ｃｕ系でも、下地にＣｕ層を入れることにより、界面強度向上の効果がある。
【００１７】
上記のＳｎ−Ｂｉ系層、Ｃｕ層は、めっきに限らず、ディップ、蒸着、ローラーコート、金属粉末による塗布によって形成することができる。
このように、電極材料により異なる理由を調べるために、接続部の断面研磨を行って、界面の様子を調べた。また、引っ張り試験を行った試料の剥離面をＳＥＭで観察した。この代表的な組み合わせについての結果を説明する。
まず、従来使用されているＦｅ−Ｎｉ系合金（４２アロイ）に直接Ｓｎ−１０Ｐｂめっきが施されているリードをＳｎ−Ａｇ−Ｂｉ系はんだで接合した場合の観察結果を図９に示したが、この組み合わせでは界面にはＰｂとＢｉが化合物を作って集まっていて、剥離は４２アロイとはんだとの界面で起こっていた。また、剥離したリードの４２アロイ表面には、薄くＳｎが検出され、はんだ中のＳｎがリードの４２アロイと化合物を形成していたと考えられる。従って、上記のＰｂとＢｉの化合物が界面に集まることによって、Ｓｎと４２アロイとの接続面積が小さくなり、接続強度が非常に弱くなったと考えられる。
【００１８】
次に、Ｓｎ−１０ＰｂめっきをＳｎ−４Ｂｉめっきに変えた場合の観察結果を図１０に示したが、界面に形成される化合物層は薄く、剥離は同様に４２アロイとはんだとの界面で起こっていた。しかし、Ｂｉは粒状の結晶のままで、Ｓｎと４２アロイとの接続面積の低下をＳｎ−１０Ｐｂの場合ほど起こさないため、５ｋｇｆ以上の接続強度を得ることができたと考えられる。この時の化合物層はオージェ分析から、約７０ｎｍのＳｎ−Ｆｅ層であった。
更にＳｎ−４Ｂｉ層の下にＣｕ層を施した場合の観察結果を図１１に示したが、界面には、厚いＣｕとＳｎの化合物層が形成されることがわかった。剥離は、この化合物層とはんだとの界面、または化合物層中で起こっていた。剥離面は、図１０の４２アロイリードに直接Ｓｎ−Ｂｉ層を形成したリードの場合はほとんど平らであったのに比べて、Ｃｕ層が存在する場合にはでこぼこしていた。このため、このような剥離面の違いが界面強度の向上につながったと考えられる。 尚、以上の検討結果はＳｎ−Ａｇ−Ｂｉ系はんだの別の組成でも同様の結果が得られた。
【００１９】
上記の各組成のモデルリードについて、ウィスカーの発生を調べたが、Ｓｎ−Ｚｎめっきを施したモデルリードでは表面にウィスカーの発生が見られた。また、Ｓｎめっきについては従来からウィスカー性に問題があると言われている。しかし、Ｓｎ−Ｂｉ系層についてはウィスカーの発生は見られず、耐ウィスカー性も問題なかった。
従って、本発明の電極構造であれば、Ｓｎ−Ａｇ−Ｂｉ系はんだに対して、接続強度、ぬれ性、耐イスカー性に優れる接続部を得ることができる。
【００２０】
はんだ材料について、主成分がＳｎで、Ｂｉが５〜２５重量％、Ａｇが１．５〜３重量％、Ｃｕが０〜１重量％含有するＳｎ−Ａｇ−Ｂｉ系はんだを選んだのは、この範囲内の組成のはんだは、２２０〜２４０℃ではんだ付けが可能であり、Ｃｕに対して従来実績のあるＳｎ−Ａｇ共晶とほぼ同等のぬれ性を有し、且つ、高温で十分な信頼性を有しているからである。即ち、Ｓｎ−Ａｇ−Ｂｉ系はんだではＢｉが約１０重量％以上で１３８℃付近で溶融する部分（３元共晶）を有し高温での信頼性に影響を及ぼすことが心配されるが、この３元共晶析出量を実用上問題のないレベルに抑え、且つ１２５℃での高温強度も確保している。従って、この組成のはんだを用いて、上記の電極をはんだ付けすることによって、実用的であり、高信頼な電子機器を得ることができる。
【００２１】
【実施例１】
図１にＱＦＰ−ＬＳＩ用のリードの断面構造を示した。これは、リードの断面構造のある一部分を示したものであるが、Ｆｅ−Ｎｉ系合金（４２アロイ）の電極であるリード１上にＳｎ−Ｂｉ系層２が形成されている。このＳｎ−Ｂｉ系層２はめっきによって形成し、厚みは１０μｍ程度とした。また、Ｓｎ−Ｂｉめっき層中のＢｉ濃度は８重量％とした。この電極構造を持つ上記のＱＦＰ−ＬＳＩをＳｎ−２．８Ａｇ−１５Ｂｉー０．５Ｃｕはんだを用いて回路基板であるガラスエポキシ基板にはんだ付けした。はんだ付けは最高温度を２２０℃として、窒素リフロー炉を用いて行った。これにより、十分な接続強度を有する接続部を得ることができた。また、同様にＳｎ−２Ａｇ−７．５Ｂｉー０．５Ｃｕはんだを用いてガラスエポキシ基板に２４０℃で大気中でリフローした。リフローした継手は特に高温での信頼性が高い。
【００２２】
【実施例２】
図２にＴＳＯＰ用のリードの断面構造を示した。これも、リードの断面構造のある一部分を示したものであるが、Ｆｅ−Ｎｉ系合金（４２アロイ）の電極であるリード１上にＣｕ層３、その上にＳｎ−Ｂｉ系層２が形成されている。このＣｕ層３、Ｓｎ−Ｂｉ系層２はめっきによって形成した。Ｃｕ層３の厚みは８μｍ程度であり、Ｓｎ−Ｂｉ系めっき層２の厚みは１０μｍ程度とした。また、Ｓｎ−Ｂｉめっき層中のＢｉ量は５重量％である。ＴＳＯＰはリードの剛性が大きいため、実稼働時の部品自身の発熱、また、高温で使用される場合、界面に発生する応力がＱＦＰ−ＬＳＩと比較して大きくなる。このような場合には、この界面応力に耐えられるように十分な界面強度を有する界面を形成させる必要があり、Ｓｎ−Ｂｉ系層２の下にＣｕ層３が効果的である。
【００２３】
このＴＳＯＰをプリント基板にＳｎ−Ａｇ−Ｂｉ系はんだを用いてベーパーリフロー炉ではんだ付けし、温度サイクル試験を行った。試験条件はー５５℃３０分、１２５℃３０分の１時間／１サイクル、及び、０℃３０分、９０℃３０分の１時間／１サイクルの２条件であり、５００サイクル、１０００サイクル後に断面観察を行ってクラックの発生状況を調べた。これを、４２アロイリード上に直接Ｓｎ−１０Ｐｂ層が形成されているリードを有する同じ大きさのＴＳＯＰをＳｎ−Ｐｂ共晶はんだではんだ付けした場合と比較したが、ー５５℃／１２５℃の温度サイクルではクラックの発生が早かったが、０℃／９０℃の温度サイクルでは、特に問題とはならず、実用上十分な接続界面が得られた。
【００２４】
【実施例３】
本発明の電極構成は基板上の電極にも適用することができる。例えば、基板のはんだ付け性を向上させるためにはんだコートが効果的であるが、従来はＳｎ−Ｐｂはんだ、特にＳｎ−Ｐｂ共晶はんだ等のＰｂを含んだはんだを使用している。このため、コート用はんだのＰｂフリー化として、本発明のＳｎ−Ｂｉ層を用いることができる。また、通常、基板の電極はＣｕで形成されているため、Ｓｎ−Ａｇ−Ｂｉ系はんだを使用した場合に十分な接続強度を得ることができる。この構成を適用した例を示すが、回路基板であるガラスエポキシ基板上のＣｕパッド（Ｃｕ電極）に約５μｍ程度のＳｎ−８Ｂｉ層をローラーコートで作成した。このはんだ層を形成したために基板に対するぬれ性が向上し、且つ、接続強度も向上させることができた。
上記で説明した本発明にかかる実施例によれば、Ｐｂフリー材料として優れるＳｎ−Ａｇ−Ｂｉ系はんだに適する電極構造を実現することができる効果を奏する。また、本発明にかかる実施例によれば、リードフレーム等の電極に対して毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて十分な接続強度を有し、且つ安定な接続界面を得ることができるＰｂフリーはんだ接続構造体を実現することができる効果を奏する。また、本発明にかかる実施例によれば、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る
十分な接続強度を有し、且つ経時的にも安定な界面を得ることができるＰｂフリーはんだ接続構造体を備えた電子機器を実現することができる効果を奏する。
また、本発明にかかる実施例によれば、毒性の少ないＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだ合金を用いて、例えば２２０〜２４０℃での十分なぬれ性を確保して十分なフィレットを形成して十分な接続強度を有し、また耐ウィスカー性等も確保することができる。また、本発明にかかる実施例によれば、電子部品をＳｎ−Ａｇ−Ｂｉ系はんだではんだ付けすることにより、十分な接続強度を有する界面が得られ、且つ、実用上十分なぬれ性も確保することができる。またウィスカー性についても問題無い。従って、環境にやさしいＰｂフリーの電気製品を従来と同じ設備、プロセスを使用して実現することができる効果を奏する。
【００２５】
【発明の効果】
本発明によれば、Ｐｂフリーはんだ、例えばＳｎ−Ａｇ−Ｂｉ系のＰｂフリーはんだを介して、基板と半導体装置が高い信頼性をもって接続された電子機器を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るＱＦＰ−ＬＳＩ用のリードの断面構造を示す図である。
【図２】本発明に係るＴＳＯＰ用のリードの断面構造を示す図である。
【図３】接続強度評価試験方法についての概略説明図である。
【図４】本発明に係る各種メタライズリードのフィレット部強度についての評価結果を示す図である。
【図５】本発明に係る各種メタライズリードのぬれ時間についての評価結果を示す図である。
【図６】本発明に係る各種メタライズリードのぬれ荷重についての評価結果を示す図である。
【図７】本発明に係るＣｕ層を形成した場合のフィレット部強度についての評価結果を示す図である。
【図８】本発明に係るＣｕ層を形成した場合のフラット部強度についての評価結果を示す図である。
【図９】従来のＦｅ−Ｎｉ合金（４２アロイ）にＳｎ−１０Ｐｂめっきを施したリードとの界面の観察結果を示す図で、（ａ）は断面を示す図、（ｂ）は剥離部を、リード側とはんだ側とについて示す図である。
【図１０】本発明に係るＦｅ−Ｎｉ合金（４２アロイ）にＳｎ−４Ｂｉめっきを施したリードとの界面の観察結果を示す図で、（ａ）は断面を示す図、（ｂ）は剥離部を、リード側とはんだ側とについて示す図である。
【図１１】本発明に係るＦｅ−Ｎｉ合金（４２アロイ）にＣｕ層、その上にＳｎ−４Ｂｉめっきを施したリードとの界面の観察結果を示す図で、（ａ）は断面を示す図、（ｂ）は剥離部を、リード側とはんだ側とについて示す図である。
【符号の説明】
１…Ｆｅ−Ｎｉ合金のリード（電極）、２…Ｓｎ−Ｂｉ系層、３…Ｃｕ層、４…モデルリード、５…はんだ、６…ガラスエポキシ基板、７…Ｃｕパッド（Ｃｕ電極）

Claims (10)

1. 基板と、表面層となるＳｎ−（１〜２０）重量％Ｂｉ系層をＦｅ―Ｎｉ系合金リード上に直接形成した半導体装置とが、鉛フリーはんだ材料を用いて接続されたことを特徴とする電子機器。
2. 基板と、他のめっき層を介在させずに表面層となるＳｎ−（１〜２０）重量％Ｂｉ系のめっき層をＦｅ―Ｎｉ系合金リード上に形成した半導体装置とが、鉛フリーはんだ材料を用いて接続されたことを特徴とする電子機器。
3. 請求項１から２のいずれか１項に記載の電子機器であって、前記鉛フリーはんだ材料はＢｉを有することを特徴とする電子機器。
4. 請求項３に記載の電子機器であって、前記Ｂｉを有する鉛フリーはんだ材料がＳｎ−Ａｇ−Ｂｉ系のフリーはんだ材料であることを特徴とする電子機器。
5. 請求項１から４のいずれか１項に記載の電子機器であって、前記半導体装置がＴＳＯＰタイプの半導体装置であることを特徴とする電子機器。
6. 基板と、表面層となるＳｎ−（１〜２０）重量％Ｂｉ系層をＦｅ―Ｎｉ系合金リード上に直接形成した半導体装置とを、鉛フリーはんだ材料を用いてはんだ接続することを特徴とする電子機器の製造方法。
7. 基板と、他のめっき層を介在させずに表面層となるＳｎ−（１〜２０）重量％Ｂｉ系のめっき層をＦｅ―Ｎｉ系合金リード上に形成した半導体装置とを、鉛フリーはんだ材料を用いてはんだ接続することを特徴とする電子機器の製造方法。
8. 請求項６から７のいずれか１項に記載の電子機器の製造方法であって、前記鉛フリーはんだ材料はＢｉを有することを特徴とする電子機器の製造方法。
9. 請求項８に記載の電子機器の製造方法であって、前記Ｂｉを有する鉛フリーはんだ材料がＳｎ−Ａｇ−Ｂｉ系のフリーはんだ材料であることを特徴とする電子機器の製造方法。
10. 請求項６から９のいずれか１項に記載の電子機器の製造方法であって、前記半導体装置がＴＳＯＰタイプの半導体装置であることを特徴とする電子機器の製造方法。

Images