JP3551168B2 - Pb-free solder connection structure and electronic equipment - Google Patents
Pb-free solder connection structure and electronic equipment Download PDFInfo
- Publication number
- JP3551168B2 JP3551168B2 JP2001252274A JP2001252274A JP3551168B2 JP 3551168 B2 JP3551168 B2 JP 3551168B2 JP 2001252274 A JP2001252274 A JP 2001252274A JP 2001252274 A JP2001252274 A JP 2001252274A JP 3551168 B2 JP3551168 B2 JP 3551168B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- layer
- free solder
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、リードフレーム等の電極に対して毒性の少ないPbフリーはんだ合金を用いて適するように接続するPbフリーはんだ接続構造体およびこれを用いた電子機器に関するものである。
【0002】
【従来の技術】
従来、有機基板等の回路基板にLSI等の電子部品を接続して電子回路基板を製造するには、Sn−Pb共晶はんだ、及びこのSn−Pb共晶はんだ近傍で、融点も類似なSn−Pbはんだ、或いは、これらに少量のBiやAgを添加したはんだ合金が用いられている。これらのはんだには、Pbが約40重量%含まれている。いずれのこれらのはんだ合金も、融点はほぼ183℃であり、220〜240℃でのはんだ付けが可能である。
また、はんだ付けされるQFP(Quad Flat Package)−LSI等の電子部品の電極は、Fe−Ni系合金である42アロイ表面に90重量%Sn−10重量%Pb(以下Sn−10Pbと略す)層をめっき等で施した電極が一般的に用いられている。これは、はんだぬれ性が良好であり、且つ保存性が良く、ウィスカーの発生の問題がないためである。
【0003】
【発明が解決しようとする課題】
しかし、上記のSn−Pb系はんだ中に含まれているPbは人体に有毒な重金属であり、Pbを含む製品を廃棄することによる地球環境の汚染、生物への悪影響が問題となっている。この電気製品による地球環境の汚染は、野ざらしに放置されたPbを含む電気製品から、雨等によってPbが溶出することによって起こる。Pbの溶出は、最近の酸性雨によって加速される傾向にある。従って、環境汚染を低減するためには、大量に使用されている上記のSn−Pb共晶系はんだの代替としてPbを含まない低毒性のPbフリーはんだ材料、及び部品電極上で使用されているSn−10Pb層の代替材料としてPbを含まない部品電極構造が必要である。Pbフリーはんだ材料としては低毒性、材料供給性、コスト、ぬれ性、機械的性質、接続信頼性等と観点からSn−Ag−Bi系はんだが有力候補となっている。また、はんだ付けにおいては、通常、220〜240℃付近に加熱し、部品、基板の電極とはんだとの間に化合物を生成させることによって、接続を行っている。従って、形成される界面は、はんだ材料と部品側の電極材料の組み合わせによって異なるため、安定な接続界面を得るためには、そのはんだに適する電極材料が必要である。
【0004】
本発明の目的は、Pbフリーはんだ、例えばSn−Ag−Bi系のPbフリーはんだを介して、基板と半導体装置が高い信頼性をもって接続された電子機器を提供することである。
【0005】
【課題を解決するための手段】
上記目的を達成するために、本願で開示される発明の一例が特許請求の範囲に記載されている。
【0009】
以上説明したように、前記構成によれば、リードフレーム等の電極に対して毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて十分な接続強度を有し、且つ安定な接続界面を得ることができる。
また、前記構成によれば、毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることができる。
また、前記構成によれば、毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて、例えば220〜240℃での十分なぬれ性を確保して十分なフィレットを形成して十分な接続強度を有し、また耐ウィスカー性等も確保することができる。
【0010】
【発明の実施の形態】
本発明に係る実施の形態について説明する。
本発明に係る実施の形態は、半導体装置(LSI)などの電子部品に形成されたQFP形リードやTSOP形リード等で形成された第1の電極と回路基板に形成された第2の電極との間を毒性の少ないPbフリーはんだ材料を用いて接続することによって電子機器を構成するものである。Pbフリーはんだ接続構造体としては、例えば、上記第1の電極、または上記第2の電極に、毒性の少ないPbフリーはんだ材料を用いて接続する構造体がある。
上記毒性の少ないPbフリーはんだ材料としては、Sn−Ag−Bi系はんだを用いる。
ところで、毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて、電子部品、回路基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることが必要となる。
【0011】
また、毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて、回路基板や電子部品の耐熱性から適切なはんだ付け温度である220〜240℃での十分なぬれ性を確保して十分なフィレット形状を形成して十分な接続強度を有するようにする必要がある。もし、ぬれ性が悪いと十分なフィレット形状が形成されずに十分な接続強度が得られなかったり、強いフラックスが必要となって絶縁信頼性に悪影響を及ぼすことになる。
また、めっき等により作成した電極表面からウイスカーが発生し、成長すると電極間のショートが起きることからして、耐ウィスカー性等も確保することが必要となる。
【0012】
本発明に係る上記電極構造として、十分な接続強度を得るために、図1および図2に示すように、リードからなる電極1の表面にSn−Bi系層2を施すようにした。そして、次に、本発明に係る電極構造の選定について説明する。この選定は、上記要求に基づいて、主に接続強度、ぬれ性、ウィスカー性の評価により行った。
始めにSn−Ag−Bi系はんだと各種電極材料との接続強度を調べた結果を示す。図3に測定方法の概略を示したが、従来のSn−10Pb層の代替材料としてPbのない系で可能性があると考えられる材料(Sn、Sn−Bi、Sn−Zn、Sn−Agめっき)を、Fe−Ni系合金(42アロイ)で形成された電極であるリード上に施したモデルリード4を作成した。この他に、従来のSn−10Pbめっきとの組み合わせについても評価を行った。モデルリード4の形状は、幅3mm、長さ38mmであり、はんだ付け部の長さが22mmになるように直角に折り曲げてある。めっき厚みは各組成ともに約10μmとした。このモデルリード4を82.2重量%Snー2.8重量%Agー15重量%Bi(以下Sn−2.8Ag−15Biと略す)のPbフリーはんだ5を用いて、回路基板であるガラスエポキシ基板6上のCuパッド(Cu電極)7にはんだ付けした。ガラスエポキシ基板6のCuパッド(Cu電極)7の大きさは3.5mm×25mmであり、はんだ5は0.1mm×25mm×3.5mmのはんだ箔で供給した。即ち、ガラスエポキシ基板6上のCuパッド7へ、上記のはんだ箔5を載せ、この上に上記の直角に折り曲げたモデルリード4を載せた。はんだ付けは大気中で、予熱を140℃60秒、最高温度220℃の条件で行った。また、フラックスは、ロジン系で、塩素を含有したフラックスを用いた。はんだ付け後は、有機溶剤で洗浄した。引っ張り試験は、はんだ付け直後と、経時変化による接続部強度劣化を考慮して125℃168時間の高温放置を行ってからと、リードのぬれ性が劣化した場合の界面強度を調べるためにモデルリードを150℃168時間放置してからはんだ付けした場合と3種類行った。引っ張り試験は、基板を固定し、モデルリードの先端をつかんで垂直方向に5mm/分の速度で引っ張った。このときの、最大強度、及び一定となる引張強度を、それぞれフィレット部強度、フラット部強度として各組成のモデルリードについて評価した。この試験は各条件につき10回行い、平均をとった。
【0013】
各組成のモデルリードのフィレット部強度の評価結果を図4に示す。通常のQFP−LSI等のプラスチックパッケージ部品ではプリント基板の熱膨張係数の差を考慮すると、フィレット部強度は5kgf程度以上必要である。これから、Sn、及び、Biを23重量%含有しているSn−23Bi以外のSn−Bi系層をFe−Ni系合金(42アロイ)上に施したモデルリードでは、5kgf以上のフィレット部強度が得られたが、Sn−Zn,Sn−Ag,Sn−Pb層の場合では十分な接続界面が得られないことがわかった。この他にも42アロイ上に約2μmのNiめっきを施し、これに、Auめっき、Pdめっき、Pdめっきの上に更にAuめっきを施した3種類のモデルリードを作成し、同様にはんだ付けし、界面強度を調べたが、図4に示したように十分なフィレット部強度が得られなかった。従って、電極であるリード上にSn−Bi系層を施すことが必要であることがわかった。
【0014】
上記の引っ張り試験を行った各組成のモデルリードのうち、十分な界面強度が得られたSn−Bi系めっきを施したリードについて、Sn−2.8Ag−15Biはんだに対するぬれ性をメニスコグラフ法によって検討した。フラックスは、ぬれ性を調べるため、活性の弱いものを用いた。試験片は上記モデルリードを1cmの長さに切って用いた。ぬれ性の試験条件は、はんだ浴温度が220℃、浸漬速度は1mm/分、浸漬深さは2mm、浸漬時間は20秒とし、荷重が0に回復するまでの時間をぬれ時間、浸漬20秒後の荷重をぬれ荷重とした。また、ぬれ性はめっき直後のリードと、150℃168時間放置したリードについて2種類行った。また、各条件について10回ずつ測定し、平均をとった。
【0015】
各組成のぬれ時間、ぬれ荷重をそれぞれ図5、6に示した。図5のぬれ時間の結果から、めっき初期のSn−Bi系めっきリードでは、Bi濃度が高い方がぬれ性が良いが、150℃168時間の高温放置を行った場合では、Biが1重量%未満、及び23重量%でぬれ性が劣化することがわかった。Biが1重量%未満の場合は、図6に示したように、ぬれ荷重は確保されていたが、ぬれ時間が劣化していたことから、ぬれにくくなっているといえる。従って、Sn−Bi系層のなかでも、十分なぬれ性を得るためには、Bi量は1〜20重量%であることが望ましいことがわかった。
【0016】
更に熱膨張係数の差が大きい材料間の接続、温度差が大きい環境で使用される場合等では、界面に発生する応力が大きくなるため、十分な信頼性を確保するためには界面の接続強度は10kgf程度以上でなければならない。従って、図4を見てみると、Fe−Ni系合金(42アロイ)に直接Sn−Bi系層を施したのでは、10kgf以上のフィレット部強度が得られないことがわかった。これは、界面での化合物層が十分形成されていないためと考えられる。そこで、界面でのはんだとの反応性を高めるために、Fe−Ni系合金(42アロイ)上に平均7μm程度のCuめっき層、この上にSn−Bi系めっき層を施し界面強度の測定を行った。この時のフィレット部強度の結果をCu層がない場合も合わせて図7に示したが、Bi量が23重量%の場合を除けば、10kgf以上の接続強度が得られ、下地のCu層の効果が確認できた。また、この電極構造を取ることにより、図7に一緒に示したように、Sn−Pb共晶はんだを42アロイリード上に直接Sn−10Pb層を施したリードにはんだ付けした従来の場合に得られるはんだ付け直後の界面強度、12.1kgfと同程度以上の界面強度を得ることができた。また、図8に示したように、Sn−Bi層の下にCu層を施すことによりフラット部強度も向上させることができた。ここで、このCu層は42アロイのリードフレームを用いた場合には、上記のように42アロイ上にCu層を施せばよいが、Cu系リードフレームを用いた場合は、これをこのままCu層としても良いし、また、剛性を向上させるために他の元素をリードフレーム材料中に添加することもあるので、この影響をなくすために、更にCu層を形成してもよい。また、このCu層を施したモデルリードのぬれ性については、図5、6に一緒に示したが、Cu層の影響はほとんど無く、やはりBiが1重量%以下では、高温放置を行った場合にぬれ性が劣化していたが、1〜20重量%では、十分なぬれ性を得ることができた。尚、図7、図8の例はSn−2.8Ag−15Biを用いたが、Bi量が少ない系、例えばSn−2Ag−7.5Bi−0.5Cu系でも、下地にCu層を入れることにより、界面強度向上の効果がある。
【0017】
上記のSn−Bi系層、Cu層は、めっきに限らず、ディップ、蒸着、ローラーコート、金属粉末による塗布によって形成することができる。
このように、電極材料により異なる理由を調べるために、接続部の断面研磨を行って、界面の様子を調べた。また、引っ張り試験を行った試料の剥離面をSEMで観察した。この代表的な組み合わせについての結果を説明する。
まず、従来使用されているFe−Ni系合金(42アロイ)に直接Sn−10Pbめっきが施されているリードをSn−Ag−Bi系はんだで接合した場合の観察結果を図9に示したが、この組み合わせでは界面にはPbとBiが化合物を作って集まっていて、剥離は42アロイとはんだとの界面で起こっていた。また、剥離したリードの42アロイ表面には、薄くSnが検出され、はんだ中のSnがリードの42アロイと化合物を形成していたと考えられる。従って、上記のPbとBiの化合物が界面に集まることによって、Snと42アロイとの接続面積が小さくなり、接続強度が非常に弱くなったと考えられる。
【0018】
次に、Sn−10PbめっきをSn−4Biめっきに変えた場合の観察結果を図10に示したが、界面に形成される化合物層は薄く、剥離は同様に42アロイとはんだとの界面で起こっていた。しかし、Biは粒状の結晶のままで、Snと42アロイとの接続面積の低下をSn−10Pbの場合ほど起こさないため、5kgf以上の接続強度を得ることができたと考えられる。この時の化合物層はオージェ分析から、約70nmのSn−Fe層であった。
更にSn−4Bi層の下にCu層を施した場合の観察結果を図11に示したが、界面には、厚いCuとSnの化合物層が形成されることがわかった。剥離は、この化合物層とはんだとの界面、または化合物層中で起こっていた。剥離面は、図10の42アロイリードに直接Sn−Bi層を形成したリードの場合はほとんど平らであったのに比べて、Cu層が存在する場合にはでこぼこしていた。このため、このような剥離面の違いが界面強度の向上につながったと考えられる。 尚、以上の検討結果はSn−Ag−Bi系はんだの別の組成でも同様の結果が得られた。
【0019】
上記の各組成のモデルリードについて、ウィスカーの発生を調べたが、Sn−Znめっきを施したモデルリードでは表面にウィスカーの発生が見られた。また、Snめっきについては従来からウィスカー性に問題があると言われている。しかし、Sn−Bi系層についてはウィスカーの発生は見られず、耐ウィスカー性も問題なかった。
従って、本発明の電極構造であれば、Sn−Ag−Bi系はんだに対して、接続強度、ぬれ性、耐イスカー性に優れる接続部を得ることができる。
【0020】
はんだ材料について、主成分がSnで、Biが5〜25重量%、Agが1.5〜3重量%、Cuが0〜1重量%含有するSn−Ag−Bi系はんだを選んだのは、この範囲内の組成のはんだは、220〜240℃ではんだ付けが可能であり、Cuに対して従来実績のあるSn−Ag共晶とほぼ同等のぬれ性を有し、且つ、高温で十分な信頼性を有しているからである。即ち、Sn−Ag−Bi系はんだではBiが約10重量%以上で138℃付近で溶融する部分(3元共晶)を有し高温での信頼性に影響を及ぼすことが心配されるが、この3元共晶析出量を実用上問題のないレベルに抑え、且つ125℃での高温強度も確保している。従って、この組成のはんだを用いて、上記の電極をはんだ付けすることによって、実用的であり、高信頼な電子機器を得ることができる。
【0021】
【実施例1】
図1にQFP−LSI用のリードの断面構造を示した。これは、リードの断面構造のある一部分を示したものであるが、Fe−Ni系合金(42アロイ)の電極であるリード1上にSn−Bi系層2が形成されている。このSn−Bi系層2はめっきによって形成し、厚みは10μm程度とした。また、Sn−Biめっき層中のBi濃度は8重量%とした。この電極構造を持つ上記のQFP−LSIをSn−2.8Ag−15Biー0.5Cuはんだを用いて回路基板であるガラスエポキシ基板にはんだ付けした。はんだ付けは最高温度を220℃として、窒素リフロー炉を用いて行った。これにより、十分な接続強度を有する接続部を得ることができた。また、同様にSn−2Ag−7.5Biー0.5Cuはんだを用いてガラスエポキシ基板に240℃で大気中でリフローした。リフローした継手は特に高温での信頼性が高い。
【0022】
【実施例2】
図2にTSOP用のリードの断面構造を示した。これも、リードの断面構造のある一部分を示したものであるが、Fe−Ni系合金(42アロイ)の電極であるリード1上にCu層3、その上にSn−Bi系層2が形成されている。このCu層3、Sn−Bi系層2はめっきによって形成した。Cu層3の厚みは8μm程度であり、Sn−Bi系めっき層2の厚みは10μm程度とした。また、Sn−Biめっき層中のBi量は5重量%である。TSOPはリードの剛性が大きいため、実稼働時の部品自身の発熱、また、高温で使用される場合、界面に発生する応力がQFP−LSIと比較して大きくなる。このような場合には、この界面応力に耐えられるように十分な界面強度を有する界面を形成させる必要があり、Sn−Bi系層2の下にCu層3が効果的である。
【0023】
このTSOPをプリント基板にSn−Ag−Bi系はんだを用いてベーパーリフロー炉ではんだ付けし、温度サイクル試験を行った。試験条件はー55℃30分、125℃30分の1時間/1サイクル、及び、0℃30分、90℃30分の1時間/1サイクルの2条件であり、500サイクル、1000サイクル後に断面観察を行ってクラックの発生状況を調べた。これを、42アロイリード上に直接Sn−10Pb層が形成されているリードを有する同じ大きさのTSOPをSn−Pb共晶はんだではんだ付けした場合と比較したが、ー55℃/125℃の温度サイクルではクラックの発生が早かったが、0℃/90℃の温度サイクルでは、特に問題とはならず、実用上十分な接続界面が得られた。
【0024】
【実施例3】
本発明の電極構成は基板上の電極にも適用することができる。例えば、基板のはんだ付け性を向上させるためにはんだコートが効果的であるが、従来はSn−Pbはんだ、特にSn−Pb共晶はんだ等のPbを含んだはんだを使用している。このため、コート用はんだのPbフリー化として、本発明のSn−Bi層を用いることができる。また、通常、基板の電極はCuで形成されているため、Sn−Ag−Bi系はんだを使用した場合に十分な接続強度を得ることができる。この構成を適用した例を示すが、回路基板であるガラスエポキシ基板上のCuパッド(Cu電極)に約5μm程度のSn−8Bi層をローラーコートで作成した。このはんだ層を形成したために基板に対するぬれ性が向上し、且つ、接続強度も向上させることができた。
上記で説明した本発明にかかる実施例によれば、Pbフリー材料として優れるSn−Ag−Bi系はんだに適する電極構造を実現することができる効果を奏する。また、本発明にかかる実施例によれば、リードフレーム等の電極に対して毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて十分な接続強度を有し、且つ安定な接続界面を得ることができるPbフリーはんだ接続構造体を実現することができる効果を奏する。また、本発明にかかる実施例によれば、毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る
十分な接続強度を有し、且つ経時的にも安定な界面を得ることができるPbフリーはんだ接続構造体を備えた電子機器を実現することができる効果を奏する。
また、本発明にかかる実施例によれば、毒性の少ないSn−Ag−Bi系のPbフリーはんだ合金を用いて、例えば220〜240℃での十分なぬれ性を確保して十分なフィレットを形成して十分な接続強度を有し、また耐ウィスカー性等も確保することができる。また、本発明にかかる実施例によれば、電子部品をSn−Ag−Bi系はんだではんだ付けすることにより、十分な接続強度を有する界面が得られ、且つ、実用上十分なぬれ性も確保することができる。またウィスカー性についても問題無い。従って、環境にやさしいPbフリーの電気製品を従来と同じ設備、プロセスを使用して実現することができる効果を奏する。
【0025】
【発明の効果】
本発明によれば、Pbフリーはんだ、例えばSn−Ag−Bi系のPbフリーはんだを介して、基板と半導体装置が高い信頼性をもって接続された電子機器を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るQFP−LSI用のリードの断面構造を示す図である。
【図2】本発明に係るTSOP用のリードの断面構造を示す図である。
【図3】接続強度評価試験方法についての概略説明図である。
【図4】本発明に係る各種メタライズリードのフィレット部強度についての評価結果を示す図である。
【図5】本発明に係る各種メタライズリードのぬれ時間についての評価結果を示す図である。
【図6】本発明に係る各種メタライズリードのぬれ荷重についての評価結果を示す図である。
【図7】本発明に係るCu層を形成した場合のフィレット部強度についての評価結果を示す図である。
【図8】本発明に係るCu層を形成した場合のフラット部強度についての評価結果を示す図である。
【図9】従来のFe−Ni合金(42アロイ)にSn−10Pbめっきを施したリードとの界面の観察結果を示す図で、(a)は断面を示す図、(b)は剥離部を、リード側とはんだ側とについて示す図である。
【図10】本発明に係るFe−Ni合金(42アロイ)にSn−4Biめっきを施したリードとの界面の観察結果を示す図で、(a)は断面を示す図、(b)は剥離部を、リード側とはんだ側とについて示す図である。
【図11】本発明に係るFe−Ni合金(42アロイ)にCu層、その上にSn−4Biめっきを施したリードとの界面の観察結果を示す図で、(a)は断面を示す図、(b)は剥離部を、リード側とはんだ側とについて示す図である。
【符号の説明】
1…Fe−Ni合金のリード(電極)、2…Sn−Bi系層、3…Cu層、4…モデルリード、5…はんだ、6…ガラスエポキシ基板、7…Cuパッド(Cu電極)[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a Pb-free solder connection structure that is suitably connected to an electrode such as a lead frame using a low-toxic Pb-free solder alloy and an electronic device using the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in order to manufacture an electronic circuit board by connecting an electronic component such as an LSI to a circuit board such as an organic substrate, Sn-Pb eutectic solder and Sn having a similar melting point in the vicinity of the Sn-Pb eutectic solder are used. -Pb solder or a solder alloy to which a small amount of Bi or Ag is added is used. These solders contain about 40% by weight of Pb. Each of these solder alloys has a melting point of approximately 183 ° C, and can be soldered at 220 to 240 ° C.
Also, electrodes of electronic parts such as a QFP (Quad Flat Package) -LSI to be soldered are 90 wt% Sn-10 wt% Pb (hereinafter abbreviated as Sn-10 Pb) on the surface of a 42 alloy which is an Fe-Ni alloy. An electrode having a layer formed by plating or the like is generally used. This is because solder wettability is good, storage stability is good, and there is no problem of generation of whiskers.
[0003]
[Problems to be solved by the invention]
However, Pb contained in the above-mentioned Sn-Pb-based solder is a heavy metal that is toxic to the human body, and disposal of products containing Pb poses a problem of pollution of the global environment and adverse effects on living organisms. Pollution of the global environment by this electric product is caused by elution of Pb by rain or the like from an electric product containing Pb left in the open. Pb elution tends to be accelerated by recent acid rain. Therefore, in order to reduce environmental pollution, Pb-free low-toxic Pb-free solder materials and Pb-free solder materials are used as substitutes for the Sn-Pb eutectic solders used in large quantities, and on component electrodes. As a substitute material for the Sn-10Pb layer, a component electrode structure containing no Pb is required. As a Pb-free solder material, Sn-Ag-Bi solder is a promising candidate from the viewpoints of low toxicity, material supply, cost, wettability, mechanical properties, connection reliability, and the like. In the soldering, the connection is usually made by heating to around 220 to 240 ° C. to generate a compound between the electrode of the component and the board and the solder. Therefore, the interface formed differs depending on the combination of the solder material and the electrode material on the component side. To obtain a stable connection interface, an electrode material suitable for the solder is required.
[0004]
An object of the present invention is to provide an electronic device in which a substrate and a semiconductor device are connected with high reliability via Pb-free solder, for example, Sn-Ag-Bi-based Pb-free solder.
[0005]
[Means for Solving the Problems]
To achieve the above object, an example of the invention disclosed in the present application is described in the claims.
[0009]
As described above, according to the above-described configuration, a Sn—Ag—Bi-based Pb-free solder alloy having low toxicity for electrodes such as a lead frame has sufficient connection strength and a stable connection interface. Can be obtained.
Further, according to the above configuration, the difference in the thermal expansion coefficient between the electronic component and the board, the work of the split board after soldering, or the time of the probing test is performed using the Sn-Ag-Bi-based Pb-free solder alloy having low toxicity. The substrate has sufficient connection strength to withstand the stress generated in the solder connection portion due to warpage, handling, and the like of the substrate, and a stable interface can be obtained over time.
Further, according to the above configuration, a sufficient fillet is formed by using a Sn-Ag-Bi-based Pb-free solder alloy having low toxicity, for example, ensuring sufficient wettability at 220 to 240 ° C. It has a connection strength and can also ensure whisker resistance and the like.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment according to the present invention will be described.
The embodiment according to the present invention relates to a method of forming a first electrode formed by a QFP type lead or a TSOP type lead formed on an electronic component such as a semiconductor device (LSI) and a second electrode formed on a circuit board. Are connected by using a Pb-free solder material having low toxicity. As the Pb-free solder connection structure, for example, there is a structure that is connected to the first electrode or the second electrode using a Pb-free solder material having low toxicity.
As the Pb-free solder material having low toxicity, Sn-Ag-Bi solder is used.
By the way, using a less toxic Sn-Ag-Bi Pb-free solder alloy, the difference in thermal expansion coefficient between electronic components and circuit boards, the work of split boards after soldering, or the warpage of boards during probing tests, It is necessary to have a sufficient connection strength to withstand the stress generated in the solder connection part due to handling or the like, and to obtain a stable interface over time.
[0011]
In addition, by using a Sn-Ag-Bi-based Pb-free solder alloy having low toxicity, sufficient wettability at a proper soldering temperature of 220 to 240 ° C. is secured from the heat resistance of circuit boards and electronic components. It is necessary to form a sufficient fillet shape to have a sufficient connection strength. If the wettability is poor, a sufficient fillet shape is not formed and a sufficient connection strength cannot be obtained, or a strong flux is required, which adversely affects insulation reliability.
In addition, whiskers are generated from the surface of the electrode formed by plating or the like, and short-circuiting between the electrodes occurs when the electrode grows. Therefore, it is necessary to ensure whisker resistance and the like.
[0012]
In the above-mentioned electrode structure according to the present invention, in order to obtain a sufficient connection strength, as shown in FIGS. 1 and 2, the Sn-Bi-based
First, the results of examining the connection strength between the Sn—Ag—Bi-based solder and various electrode materials are shown. FIG. 3 shows an outline of the measurement method. As a substitute for the conventional Sn-10Pb layer, materials (Sn, Sn-Bi, Sn-Zn, Sn-Ag plating) considered to be possible in a system without Pb are considered. ) Was applied on a lead which is an electrode formed of an Fe—Ni-based alloy (42 alloy) to prepare a
[0013]
FIG. 4 shows the evaluation results of the fillet strength of the model leads of each composition. In the case of ordinary plastic package components such as QFP-LSI, the fillet portion strength needs to be about 5 kgf or more in consideration of the difference in thermal expansion coefficient of the printed circuit board. Thus, a model lead in which an Sn-Bi-based layer other than Sn-23Bi containing 23% by weight of Sn and Bi is applied on an Fe-Ni-based alloy (42 alloy) has a fillet strength of 5 kgf or more. However, it was found that a sufficient connection interface could not be obtained in the case of the Sn—Zn, Sn—Ag, and Sn—Pb layers. In addition to this, three types of model leads were prepared by plating about 42 μm of Ni on 42 alloy, Au plating, Pd plating, and further plating Au on Pd plating, and soldering in the same manner. When the interface strength was examined, sufficient fillet strength was not obtained as shown in FIG. Therefore, it was found that it was necessary to apply a Sn-Bi-based layer on the lead as the electrode.
[0014]
Of the model leads of each composition subjected to the above-described tensile test, the wettability to Sn-2.8Ag-15Bi solder was examined by the meniscograph method for the Sn-Bi-based plated lead having sufficient interfacial strength. did. The flux used was weak in activity in order to examine the wettability. The test piece was used by cutting the above model lead into a length of 1 cm. The test conditions for the wettability were as follows: the solder bath temperature was 220 ° C., the immersion speed was 1 mm / min, the immersion depth was 2 mm, and the immersion time was 20 seconds. The later load was defined as a wet load. Two types of wettability were performed for the lead immediately after plating and for the lead left at 150 ° C. for 168 hours. In addition, measurement was performed ten times for each condition, and the average was taken.
[0015]
The wetting time and wetting load of each composition are shown in FIGS. From the results of the wetting time shown in FIG. 5, the higher the Bi concentration, the better the wettability of the Sn—Bi-based plating lead in the initial stage of plating. However, when left at 150 ° C. for 168 hours, the Bi content is 1% by weight. It was found that the wettability deteriorated when the content was less than 23% by weight. When Bi is less than 1% by weight, as shown in FIG. 6, although the wetting load is secured, it can be said that the wetting time is degraded, so that the wetting becomes difficult. Therefore, it was found that the Bi amount is desirably 1 to 20% by weight in order to obtain sufficient wettability among the Sn-Bi-based layers.
[0016]
Furthermore, when the connection between materials having a large difference in thermal expansion coefficient is used, or when used in an environment where the temperature difference is large, the stress generated at the interface increases, so the connection strength of the interface is required to ensure sufficient reliability. Must be about 10 kgf or more. Therefore, looking at FIG. 4, it was found that if the Sn—Bi-based layer was directly applied to the Fe—Ni-based alloy (42 alloy), a fillet strength of 10 kgf or more could not be obtained. This is probably because the compound layer at the interface was not sufficiently formed. Therefore, in order to increase the reactivity with the solder at the interface, a Cu plating layer having an average of about 7 μm was formed on an Fe—Ni alloy (42 alloy) and an Sn—Bi plating layer was formed thereon, and the interface strength was measured. went. The results of the strength of the fillet portion at this time are also shown in FIG. 7 when there is no Cu layer, but a connection strength of 10 kgf or more is obtained except for the case where the Bi amount is 23% by weight. The effect was confirmed. In addition, by adopting this electrode structure, as shown in FIG. 7, a Sn-Pb eutectic solder can be obtained in a conventional case where a Sn-10Pb layer is directly soldered on a 42 alloy lead. As a result, an interfacial strength of about 12.1 kgf or more was obtained. Further, as shown in FIG. 8, the flat portion strength could be improved by applying a Cu layer under the Sn-Bi layer. Here, as for the Cu layer, when a 42 alloy lead frame is used, the Cu layer may be applied on the 42 alloy as described above. However, when a Cu-based lead frame is used, the Cu layer is left as it is. Alternatively, another element may be added to the lead frame material in order to improve the rigidity. Therefore, a Cu layer may be further formed to eliminate the influence. The wettability of the model lead provided with the Cu layer is shown together in FIGS. 5 and 6. However, there is almost no influence of the Cu layer. Although the wettability was deteriorated, sufficient wettability could be obtained at 1 to 20% by weight. 7 and 8, Sn-2.8Ag-15Bi was used. However, even in a system having a small amount of Bi, for example, a Sn-2Ag-7.5Bi-0.5Cu system, a Cu layer may be provided as an underlayer. This has the effect of improving the interface strength.
[0017]
The Sn-Bi-based layer and the Cu layer are not limited to plating, and can be formed by dipping, vapor deposition, roller coating, or coating with metal powder.
As described above, in order to investigate the reason different depending on the electrode material, the cross section of the connection portion was polished, and the state of the interface was examined. Further, the peeled surface of the sample subjected to the tensile test was observed by SEM. The result of this representative combination will be described.
First, FIG. 9 shows an observation result when a lead in which Sn-10Pb plating is directly applied to a conventionally used Fe-Ni-based alloy (42 alloy) is joined with Sn-Ag-Bi-based solder. In this combination, Pb and Bi formed a compound at the interface and gathered at the interface, and peeling occurred at the interface between the 42 alloy and the solder. Further, Sn was detected thinly on the surface of the 42 alloy of the peeled lead, and it is considered that Sn in the solder formed a compound with the 42 alloy of the lead. Therefore, it is considered that the above-mentioned compound of Pb and Bi gathered at the interface, whereby the connection area between Sn and the 42 alloy became small, and the connection strength became very weak.
[0018]
Next, FIG. 10 shows the observation result when the Sn-10Pb plating was changed to Sn-4Bi plating. The compound layer formed at the interface was thin, and peeling similarly occurred at the interface between the 42 alloy and the solder. I was However, it is considered that the connection strength of 5 kgf or more could be obtained because Bi did not cause a decrease in the connection area between Sn and the 42 alloy as in the case of Sn-10Pb while keeping the granular crystal. At this time, the compound layer was a Sn-Fe layer having a thickness of about 70 nm from Auger analysis.
Further, FIG. 11 shows an observation result when a Cu layer was formed under the Sn-4Bi layer, and it was found that a thick Cu and Sn compound layer was formed at the interface. The peeling occurred at the interface between the compound layer and the solder or in the compound layer. The peeled surface was almost flat in the case of the lead in which the Sn-Bi layer was formed directly on the 42 alloy lead in FIG. 10, but was uneven when the Cu layer was present. For this reason, it is considered that such a difference between the peeled surfaces led to an improvement in the interface strength. In addition, the same result was obtained also with another composition of the Sn-Ag-Bi solder based on the above examination results.
[0019]
The occurrence of whiskers was examined for the model leads having the above-described compositions, and the occurrence of whiskers was observed on the surface of the model leads plated with Sn—Zn. It has been conventionally said that Sn plating has a problem in whisker properties. However, no whisker was found in the Sn—Bi-based layer, and there was no problem with whisker resistance.
Therefore, according to the electrode structure of the present invention, a connection portion excellent in connection strength, wettability, and isker resistance can be obtained with respect to Sn-Ag-Bi solder.
[0020]
Regarding the solder material, the Sn-Ag-Bi-based solder containing Sn as the main component, 5 to 25% by weight of Bi, 1.5 to 3% by weight of Ag, and 0 to 1% by weight of Cu was selected. Solder having a composition within this range can be soldered at 220 to 240 ° C., has almost the same wettability to Cu as Sn-Ag eutectic which has been conventionally used, and has sufficient This is because it has reliability. In other words, the Sn-Ag-Bi solder has a portion (ternary eutectic) where Bi is about 10% by weight or more and melts at around 138 ° C., which may affect the reliability at high temperatures. This ternary eutectic precipitation amount is suppressed to a level at which there is no practical problem, and the high-temperature strength at 125 ° C. is secured. Therefore, a practical and highly reliable electronic device can be obtained by soldering the above-mentioned electrode using a solder having this composition.
[0021]
FIG. 1 shows a cross-sectional structure of a lead for a QFP-LSI. This shows a part of the cross-sectional structure of the lead. An Sn-
[0022]
FIG. 2 shows a sectional structure of a lead for TSOP. This also shows a part of the cross-sectional structure of the lead, in which a
[0023]
The TSOP was soldered to a printed circuit board using a Sn-Ag-Bi solder in a vapor reflow furnace, and a temperature cycle test was performed. The test conditions were -55 ° C for 30 minutes, 125 ° C for 1 hour / 1 cycle, and 0 ° C for 30 minutes and 90 ° C for 30 minutes for 1 hour / 1 cycle. Observation was made to check the occurrence of cracks. This was compared with the case where the same size TSOP having a lead in which a Sn-10Pb layer was formed directly on a 42 alloy lead was soldered with a Sn-Pb eutectic solder. Cracks were generated quickly in the temperature cycle, but the temperature cycle of 0 ° C./90° C. did not cause any problem, and a practically sufficient connection interface was obtained.
[0024]
The electrode configuration of the present invention can be applied to an electrode on a substrate. For example, a solder coat is effective for improving the solderability of the substrate. Conventionally, however, a Sn-Pb solder, particularly a solder containing Pb such as a Sn-Pb eutectic solder is used. For this reason, the Sn-Bi layer of the present invention can be used to make the coating solder Pb-free. In addition, since the electrodes of the substrate are usually formed of Cu, a sufficient connection strength can be obtained when Sn-Ag-Bi solder is used. As an example in which this configuration is applied, an Sn-8Bi layer of about 5 μm is formed on a Cu pad (Cu electrode) on a glass epoxy substrate as a circuit board by roller coating. Since this solder layer was formed, the wettability to the substrate was improved, and the connection strength was also improved.
According to the embodiment of the present invention described above, there is an effect that an electrode structure suitable for a Sn-Ag-Bi-based solder excellent as a Pb-free material can be realized. Further, according to the embodiment of the present invention, an Sn—Ag—Bi-based Pb-free solder alloy having low toxicity for electrodes such as a lead frame has a sufficient connection strength and a stable connection interface. This has the effect of realizing a Pb-free solder connection structure capable of obtaining the following. Further, according to the embodiment of the present invention, using a Sn-Ag-Bi-based Pb-free solder alloy having low toxicity, the difference in the thermal expansion coefficient between the electronic component and the substrate, the split substrate operation after soldering, Or, it can withstand the stress generated in the solder connection part due to the warpage of the substrate during the probing test, handling, etc.
This has the effect of realizing an electronic device having a Pb-free solder connection structure that has a sufficient connection strength and can obtain a stable interface over time.
Further, according to the embodiment of the present invention, a sufficient fillet is formed by using a Sn-Ag-Bi-based Pb-free solder alloy having low toxicity, for example, ensuring sufficient wettability at 220 to 240 ° C. As a result, sufficient connection strength can be obtained, and whisker resistance and the like can be ensured. Further, according to the embodiment of the present invention, by soldering the electronic component with Sn-Ag-Bi solder, an interface having a sufficient connection strength is obtained, and practically sufficient wettability is ensured. can do. There is no problem with whisker properties. Therefore, there is an effect that an environment-friendly Pb-free electric product can be realized using the same equipment and process as before.
[0025]
【The invention's effect】
According to the present invention, it is possible to provide an electronic device in which a substrate and a semiconductor device are connected with high reliability via Pb-free solder, for example, Sn-Ag-Bi-based Pb-free solder.
[Brief description of the drawings]
FIG. 1 is a diagram showing a cross-sectional structure of a lead for a QFP-LSI according to the present invention.
FIG. 2 is a diagram showing a cross-sectional structure of a TSOP lead according to the present invention.
FIG. 3 is a schematic explanatory view of a connection strength evaluation test method.
FIG. 4 is a diagram showing evaluation results of fillet strength of various metallized leads according to the present invention.
FIG. 5 is a diagram showing the results of evaluating the wetting time of various metallized leads according to the present invention.
FIG. 6 is a diagram showing the results of evaluating the wetting load of various metallized leads according to the present invention.
FIG. 7 is a diagram showing evaluation results of fillet strength when a Cu layer according to the present invention is formed.
FIG. 8 is a diagram showing evaluation results of flat portion strength when a Cu layer according to the present invention is formed.
9A and 9B are diagrams showing observation results of an interface with a lead obtained by subjecting a conventional Fe—Ni alloy (42 alloy) to Sn-10Pb plating, wherein FIG. 9A is a cross-sectional view and FIG. FIG. 4 is a view showing a lead side and a solder side.
10A and 10B are diagrams showing observation results of an interface with a lead obtained by applying a Sn-4Bi plating to an Fe—Ni alloy (42 alloy) according to the present invention, wherein FIG. 10A is a diagram showing a cross section, and FIG. FIG. 4 is a diagram showing a portion on a lead side and a solder side.
11A and 11B are diagrams showing observation results of the interface between a Fe-Ni alloy (42 alloy) according to the present invention and a lead in which a Cu layer is plated with Sn-4Bi, and FIG. 11A is a cross-sectional view; (B) is a diagram showing a peeled portion on the lead side and the solder side.
[Explanation of symbols]
DESCRIPTION OF
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252274A JP3551168B2 (en) | 2001-08-23 | 2001-08-23 | Pb-free solder connection structure and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252274A JP3551168B2 (en) | 2001-08-23 | 2001-08-23 | Pb-free solder connection structure and electronic equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34681197A Division JP3622462B2 (en) | 1997-12-16 | 1997-12-16 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002151838A JP2002151838A (en) | 2002-05-24 |
JP3551168B2 true JP3551168B2 (en) | 2004-08-04 |
Family
ID=19080782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001252274A Expired - Lifetime JP3551168B2 (en) | 2001-08-23 | 2001-08-23 | Pb-free solder connection structure and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3551168B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4447215B2 (en) | 2002-12-16 | 2010-04-07 | Necエレクトロニクス株式会社 | Electronic components |
JP4603812B2 (en) * | 2003-05-12 | 2010-12-22 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | Improved tin plating method |
-
2001
- 2001-08-23 JP JP2001252274A patent/JP3551168B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002151838A (en) | 2002-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3622462B2 (en) | Semiconductor device | |
TWI392750B (en) | Lead-free solder alloy | |
JP3446517B2 (en) | Pb-free solder material and electronic equipment using the same | |
JP3551168B2 (en) | Pb-free solder connection structure and electronic equipment | |
US20020009610A1 (en) | Technical field | |
JP3551167B2 (en) | Semiconductor device | |
JP3551169B2 (en) | Electronic device and method of manufacturing the same | |
JP4535429B2 (en) | Manufacturing method of semiconductor device | |
JP5061168B2 (en) | Manufacturing method of electronic equipment | |
JP4535464B2 (en) | Manufacturing method of electronic equipment | |
CA2493351C (en) | Pb-free solder-connected structure and electronic device | |
JP2003200288A (en) | Pb-FREE SOLDER MATERIAL AND ELECTRONIC APPARATUS USING THE SAME | |
JP2001358459A (en) | Electronic equipment and solder used for its connection | |
JP2005021929A (en) | Solder, and solder joined structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180514 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180514 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180514 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |