JP2002151838A - Pbフリーはんだ接続構造体および電子機器 - Google Patents
Pbフリーはんだ接続構造体および電子機器Info
- Publication number
- JP2002151838A JP2002151838A JP2001252274A JP2001252274A JP2002151838A JP 2002151838 A JP2002151838 A JP 2002151838A JP 2001252274 A JP2001252274 A JP 2001252274A JP 2001252274 A JP2001252274 A JP 2001252274A JP 2002151838 A JP2002151838 A JP 2002151838A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- layer
- free solder
- solder
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
界面が得られ、また十分なぬれ性、耐ウィスカー性等も
確保できるようにしたPbフリーはんだ接続構造体およ
び電子機器を提供することにある。 【解決手段】本発明は、Pbフリーはんだとして有力な
Sn−Ag−Bi系はんだを、表面にSn−Bi系層を
施した電極と接続したことを特徴とする。このSn−B
i層中のBi濃度は、十分なぬれ性を得るために1〜2
0重量%であることが望ましい。更に高信頼性の継ぎ手
が要求される場合には、Sn−Bi層の下にCu層を施
すことによって、十分な界面強度を有する接続部を得
る。
Description
の電極に対して毒性の少ないPbフリーはんだ合金を用
いて適するように接続するPbフリーはんだ接続構造体
およびこれを用いた電子機器に関するものである。
の電子部品を接続して電子回路基板を製造するには、S
n−Pb共晶はんだ、及びこのSn−Pb共晶はんだ近
傍で、融点も類似なSn−Pbはんだ、或いは、これら
に少量のBiやAgを添加したはんだ合金が用いられて
いる。これらのはんだには、Pbが約40重量%含まれ
ている。いずれのこれらのはんだ合金も、融点はほぼ1
83℃であり、220〜240℃でのはんだ付けが可能
である。また、はんだ付けされるQFP(Quad Flat Pa
ckage)−LSI等の電子部品の電極は、Fe−Ni系
合金である42アロイ表面に90重量%Sn−10重量
%Pb(以下Sn−10Pbと略す)層をめっき等で施
した電極が一般的に用いられている。これは、はんだぬ
れ性が良好であり、且つ保存性が良く、ウィスカーの発
生の問題がないためである。
Pb系はんだ中に含まれているPbは人体に有毒な重金
属であり、Pbを含む製品を廃棄することによる地球環
境の汚染、生物への悪影響が問題となっている。この電
気製品による地球環境の汚染は、野ざらしに放置された
Pbを含む電気製品から、雨等によってPbが溶出する
ことによって起こる。Pbの溶出は、最近の酸性雨によ
って加速される傾向にある。従って、環境汚染を低減す
るためには、大量に使用されている上記のSn−Pb共
晶系はんだの代替としてPbを含まない低毒性のPbフ
リーはんだ材料、及び部品電極上で使用されているSn
−10Pb層の代替材料としてPbを含まない部品電極
構造が必要である。Pbフリーはんだ材料としては低毒
性、材料供給性、コスト、ぬれ性、機械的性質、接続信
頼性等と観点からSn−Ag−Bi系はんだが有力候補
となっている。また、はんだ付けにおいては、通常、2
20〜240℃付近に加熱し、部品、基板の電極とはん
だとの間に化合物を生成させることによって、接続を行
っている。従って、形成される界面は、はんだ材料と部
品側の電極材料の組み合わせによって異なるため、安定
な接続界面を得るためには、そのはんだに適する電極材
料が必要である。
に対して毒性の少ないSn−Ag−Bi系のPbフリー
はんだ合金を用いて十分な接続強度を有し、且つ安定な
接続界面が得られるようにしたPbフリーはんだ接続構
造体を提供することにある。また、本発明の他の目的
は、毒性の少ないSn−Ag−Bi系のPbフリーはん
だ合金を用いて、電子部品、基板間の熱膨張係数の差、
はんだ付け後の割基板作業、或いはプロービングテスト
時の基板の反り、ハンドリング等によってはんだ接続部
に発生する応力に耐え得る十分な接続強度を有し、且つ
経時的にも安定な界面を得ることができるようにした電
子機器を提供することにある。また、本発明の他の目的
は、毒性の少ないSn−Ag−Bi系のPbフリーはん
だ合金を用いて、十分なぬれ性を確保して十分な接続強
度を有し、また耐ウィスカー性等も確保できるようにし
たPbフリーはんだ接続構造体および電子機器を提供す
ることにある。
に、本発明は、Sn−Ag−Bi系のPbフリーはんだ
をSn−Bi系層を介して電極に接続したことを特徴と
するPbフリーはんだ接続構造体である。また、本発明
は、前記Pbフリーはんだ接続構造体におけるSn−B
i系層中のBi量は、1〜20重量%であることを特徴
とする。また、本発明は、前記Pbフリーはんだ接続構
造体において、前記Sn−Bi系層と前記電極との間に
Cu層を有することを特徴とする。また、本発明は、前
記Pbフリーはんだ接続構造体において、前記電極がC
u材で形成されていることを特徴とする。また、本発明
は、前記Pbフリーはんだ接続構造体における電極は、
Fe−Ni系合金またはCu系のリードであることを特
徴とする。また、本発明は、前記Pbフリーはんだ接続
構造体におけるSn−Ag−Bi系のPbフリーはんだ
は、Snを主成分として、Biが5〜25重量%、Ag
が1.5〜3重量%、Cuが0〜1重量%を含有するこ
とを特徴とする。
1の電極と、回路基板に形成された第2の電極とを電気
的に接続する電子機器であって、前記第1の電極にSn
−Bi系層を施し、該Sn−Bi系層を施した第1の電
極と前記第2の電極とをSn−Ag−Bi系のPbフリ
ーはんだで接続したことを特徴とする電子機器である。
n−Bi系層中のBi量は、1〜20重量%であること
を特徴とする。また、本発明は、前記電子機器におい
て、前記Sn−Bi系層と第1の電極との間にCu層を
有することを特徴とする。また、本発明は、前記電子機
器において、前記Sn−Bi系層の第1の電極側がCu
材であることを特徴とする。また、本発明は、前記電子
機器における第1の電極は、Fe−Ni系合金またはC
u系のリードであることを特徴とする。
n−Ag−Bi系のPbフリーはんだは、Snを主成分
として、Biが5〜25重量%、Agが1.5〜3重量
%、Cuが0〜1重量%を含有することを特徴とする。
また、本発明は、電極に接続されるPbフリーはんだと
して、Snを主成分として、Biが5〜25重量%、A
gが1.5〜3重量%、Cuが0〜1重量%を含有する
Sn−Ag−Bi系であることを特徴とするPbフリー
はんだ接続構造体である。
リードフレーム等の電極に対して毒性の少ないSn−A
g−Bi系のPbフリーはんだ合金を用いて十分な接続
強度を有し、且つ安定な接続界面を得ることができる。
また、前記構成によれば、毒性の少ないSn−Ag−B
i系のPbフリーはんだ合金を用いて、電子部品、基板
間の熱膨張係数の差、はんだ付け後の割基板作業、或い
はプロービングテスト時の基板の反り、ハンドリング等
によってはんだ接続部に発生する応力に耐え得る十分な
接続強度を有し、且つ経時的にも安定な界面を得ること
ができる。また、前記構成によれば、毒性の少ないSn
−Ag−Bi系のPbフリーはんだ合金を用いて、例え
ば220〜240℃での十分なぬれ性を確保して十分な
フィレットを形成して十分な接続強度を有し、また耐ウ
ィスカー性等も確保することができる。
説明する。本発明に係る実施の形態は、半導体装置(L
SI)などの電子部品に形成されたQFP形リードやT
SOP形リード等で形成された第1の電極と回路基板に
形成された第2の電極との間を毒性の少ないPbフリー
はんだ材料を用いて接続することによって電子機器を構
成するものである。Pbフリーはんだ接続構造体として
は、例えば、上記第1の電極、または上記第2の電極
に、毒性の少ないPbフリーはんだ材料を用いて接続す
る構造体がある。上記毒性の少ないPbフリーはんだ材
料としては、Sn−Ag−Bi系はんだを用いる。とこ
ろで、毒性の少ないSn−Ag−Bi系のPbフリーは
んだ合金を用いて、電子部品、回路基板間の熱膨張係数
の差、はんだ付け後の割基板作業、或いはプロービング
テスト時の基板の反り、ハンドリング等によってはんだ
接続部に発生する応力に耐え得る十分な接続強度を有
し、且つ経時的にも安定な界面を得ることが必要とな
る。
Pbフリーはんだ合金を用いて、回路基板や電子部品の
耐熱性から適切なはんだ付け温度である220〜240
℃での十分なぬれ性を確保して十分なフィレット形状を
形成して十分な接続強度を有するようにする必要があ
る。もし、ぬれ性が悪いと十分なフィレット形状が形成
されずに十分な接続強度が得られなかったり、強いフラ
ックスが必要となって絶縁信頼性に悪影響を及ぼすこと
になる。また、めっき等により作成した電極表面からウ
イスカーが発生し、成長すると電極間のショートが起き
ることからして、耐ウィスカー性等も確保することが必
要となる。
接続強度を得るために、図1および図2に示すように、
リードからなる電極1の表面にSn−Bi系層2を施す
ようにした。そして、次に、本発明に係る電極構造の選
定について説明する。この選定は、上記要求に基づい
て、主に接続強度、ぬれ性、ウィスカー性の評価により
行った。始めにSn−Ag−Bi系はんだと各種電極材
料との接続強度を調べた結果を示す。図3に測定方法の
概略を示したが、従来のSn−10Pb層の代替材料と
してPbのない系で可能性があると考えられる材料(S
n、Sn−Bi、Sn−Zn、Sn−Agめっき)を、
Fe−Ni系合金(42アロイ)で形成された電極であ
るリード上に施したモデルリード4を作成した。この他
に、従来のSn−10Pbめっきとの組み合わせについ
ても評価を行った。モデルリード4の形状は、幅3m
m、長さ38mmであり、はんだ付け部の長さが22m
mになるように直角に折り曲げてある。めっき厚みは各
組成ともに約10μmとした。このモデルリード4を8
2.2重量%Snー2.8重量%Agー15重量%Bi
(以下Sn−2.8Ag−15Biと略す)のPbフリ
ーはんだ5を用いて、回路基板であるガラスエポキシ基
板6上のCuパッド(Cu電極)7にはんだ付けした。
ガラスエポキシ基板6のCuパッド(Cu電極)7の大
きさは3.5mm×25mmであり、はんだ5は0.1
mm×25mm×3.5mmのはんだ箔で供給した。即
ち、ガラスエポキシ基板6上のCuパッド7へ、上記の
はんだ箔5を載せ、この上に上記の直角に折り曲げたモ
デルリード4を載せた。はんだ付けは大気中で、予熱を
140℃60秒、最高温度220℃の条件で行った。ま
た、フラックスは、ロジン系で、塩素を含有したフラッ
クスを用いた。はんだ付け後は、有機溶剤で洗浄した。
引っ張り試験は、はんだ付け直後と、経時変化による接
続部強度劣化を考慮して125℃168時間の高温放置
を行ってからと、リードのぬれ性が劣化した場合の界面
強度を調べるためにモデルリードを150℃168時間
放置してからはんだ付けした場合と3種類行った。引っ
張り試験は、基板を固定し、モデルリードの先端をつか
んで垂直方向に5mm/分の速度で引っ張った。このと
きの、最大強度、及び一定となる引張強度を、それぞれ
フィレット部強度、フラット部強度として各組成のモデ
ルリードについて評価した。この試験は各条件につき1
0回行い、平均をとった。
の評価結果を図4に示す。通常のQFP−LSI等のプ
ラスチックパッケージ部品ではプリント基板の熱膨張係
数の差を考慮すると、フィレット部強度は5kgf程度
以上必要である。これから、Sn、及び、Biを23重
量%含有しているSn−23Bi以外のSn−Bi系層
をFe−Ni系合金(42アロイ)上に施したモデルリ
ードでは、5kgf以上のフィレット部強度が得られた
が、Sn−Zn,Sn−Ag,Sn−Pb層の場合では
十分な接続界面が得られないことがわかった。この他に
も42アロイ上に約2μmのNiめっきを施し、これ
に、Auめっき、Pdめっき、Pdめっきの上に更にA
uめっきを施した3種類のモデルリードを作成し、同様
にはんだ付けし、界面強度を調べたが、図4に示したよ
うに十分なフィレット部強度が得られなかった。従っ
て、電極であるリード上にSn−Bi系層を施すことが
必要であることがわかった。
ルリードのうち、十分な界面強度が得られたSn−Bi
系めっきを施したリードについて、Sn−2.8Ag−
15Biはんだに対するぬれ性をメニスコグラフ法によ
って検討した。フラックスは、ぬれ性を調べるため、活
性の弱いものを用いた。試験片は上記モデルリードを1
cmの長さに切って用いた。ぬれ性の試験条件は、はん
だ浴温度が220℃、浸漬速度は1mm/分、浸漬深さ
は2mm、浸漬時間は20秒とし、荷重が0に回復する
までの時間をぬれ時間、浸漬20秒後の荷重をぬれ荷重
とした。また、ぬれ性はめっき直後のリードと、150
℃168時間放置したリードについて2種類行った。ま
た、各条件について10回ずつ測定し、平均をとった。
5、6に示した。図5のぬれ時間の結果から、めっき初
期のSn−Bi系めっきリードでは、Bi濃度が高い方
がぬれ性が良いが、150℃168時間の高温放置を行
った場合では、Biが1重量%未満、及び23重量%で
ぬれ性が劣化することがわかった。Biが1重量%未満
の場合は、図6に示したように、ぬれ荷重は確保されて
いたが、ぬれ時間が劣化していたことから、ぬれにくく
なっているといえる。従って、Sn−Bi系層のなかで
も、十分なぬれ性を得るためには、Bi量は1〜20重
量%であることが望ましいことがわかった。
続、温度差が大きい環境で使用される場合等では、界面
に発生する応力が大きくなるため、十分な信頼性を確保
するためには界面の接続強度は10kgf程度以上でな
ければならない。従って、図4を見てみると、Fe−N
i系合金(42アロイ)に直接Sn−Bi系層を施した
のでは、10kgf以上のフィレット部強度が得られな
いことがわかった。これは、界面での化合物層が十分形
成されていないためと考えられる。そこで、界面でのは
んだとの反応性を高めるために、Fe−Ni系合金(4
2アロイ)上に平均7μm程度のCuめっき層、この上
にSn−Bi系めっき層を施し界面強度の測定を行っ
た。この時のフィレット部強度の結果をCu層がない場
合も合わせて図7に示したが、Bi量が23重量%の場
合を除けば、10kgf以上の接続強度が得られ、下地
のCu層の効果が確認できた。また、この電極構造を取
ることにより、図7に一緒に示したように、Sn−Pb
共晶はんだを42アロイリード上に直接Sn−10Pb
層を施したリードにはんだ付けした従来の場合に得られ
るはんだ付け直後の界面強度、12.1kgfと同程度
以上の界面強度を得ることができた。また、図8に示し
たように、Sn−Bi層の下にCu層を施すことにより
フラット部強度も向上させることができた。ここで、こ
のCu層は42アロイのリードフレームを用いた場合に
は、上記のように42アロイ上にCu層を施せばよい
が、Cu系リードフレームを用いた場合は、これをこの
ままCu層としても良いし、また、剛性を向上させるた
めに他の元素をリードフレーム材料中に添加することも
あるので、この影響をなくすために、更にCu層を形成
してもよい。また、このCu層を施したモデルリードの
ぬれ性については、図5、6に一緒に示したが、Cu層
の影響はほとんど無く、やはりBiが1重量%以下で
は、高温放置を行った場合にぬれ性が劣化していたが、
1〜20重量%では、十分なぬれ性を得ることができ
た。尚、図7、図8の例はSn−2.8Ag−15Bi
を用いたが、Bi量が少ない系、例えばSn−2Ag−
7.5Bi−0.5Cu系でも、下地にCu層を入れる
ことにより、界面強度向上の効果がある。
に限らず、ディップ、蒸着、ローラーコート、金属粉末
による塗布によって形成することができる。このよう
に、電極材料により異なる理由を調べるために、接続部
の断面研磨を行って、界面の様子を調べた。また、引っ
張り試験を行った試料の剥離面をSEMで観察した。こ
の代表的な組み合わせについての結果を説明する。ま
ず、従来使用されているFe−Ni系合金(42アロ
イ)に直接Sn−10Pbめっきが施されているリード
をSn−Ag−Bi系はんだで接合した場合の観察結果
を図9に示したが、この組み合わせでは界面にはPbと
Biが化合物を作って集まっていて、剥離は42アロイ
とはんだとの界面で起こっていた。また、剥離したリー
ドの42アロイ表面には、薄くSnが検出され、はんだ
中のSnがリードの42アロイと化合物を形成していた
と考えられる。従って、上記のPbとBiの化合物が界
面に集まることによって、Snと42アロイとの接続面
積が小さくなり、接続強度が非常に弱くなったと考えら
れる。
iめっきに変えた場合の観察結果を図10に示したが、
界面に形成される化合物層は薄く、剥離は同様に42ア
ロイとはんだとの界面で起こっていた。しかし、Biは
粒状の結晶のままで、Snと42アロイとの接続面積の
低下をSn−10Pbの場合ほど起こさないため、5k
gf以上の接続強度を得ることができたと考えられる。
この時の化合物層はオージェ分析から、約70nmのS
n−Fe層であった。更にSn−4Bi層の下にCu層
を施した場合の観察結果を図11に示したが、界面に
は、厚いCuとSnの化合物層が形成されることがわか
った。剥離は、この化合物層とはんだとの界面、または
化合物層中で起こっていた。剥離面は、図10の42ア
ロイリードに直接Sn−Bi層を形成したリードの場合
はほとんど平らであったのに比べて、Cu層が存在する
場合にはでこぼこしていた。このため、このような剥離
面の違いが界面強度の向上につながったと考えられる。
尚、以上の検討結果はSn−Ag−Bi系はんだの別の
組成でも同様の結果が得られた。
ィスカーの発生を調べたが、Sn−Znめっきを施した
モデルリードでは表面にウィスカーの発生が見られた。
また、Snめっきについては従来からウィスカー性に問
題があると言われている。しかし、Sn−Bi系層につ
いてはウィスカーの発生は見られず、耐ウィスカー性も
問題なかった。従って、本発明の電極構造であれば、S
n−Ag−Bi系はんだに対して、接続強度、ぬれ性、
耐イスカー性に優れる接続部を得ることができる。
iが5〜25重量%、Agが1.5〜3重量%、Cuが
0〜1重量%含有するSn−Ag−Bi系はんだを選ん
だのは、この範囲内の組成のはんだは、220〜240
℃ではんだ付けが可能であり、Cuに対して従来実績の
あるSn−Ag共晶とほぼ同等のぬれ性を有し、且つ、
高温で十分な信頼性を有しているからである。即ち、S
n−Ag−Bi系はんだではBiが約10重量%以上で
138℃付近で溶融する部分(3元共晶)を有し高温で
の信頼性に影響を及ぼすことが心配されるが、この3元
共晶析出量を実用上問題のないレベルに抑え、且つ12
5℃での高温強度も確保している。従って、この組成の
はんだを用いて、上記の電極をはんだ付けすることによ
って、実用的であり、高信頼な電子機器を得ることがで
きる。
造を示した。これは、リードの断面構造のある一部分を
示したものであるが、Fe−Ni系合金(42アロイ)
の電極であるリード1上にSn−Bi系層2が形成され
ている。このSn−Bi系層2はめっきによって形成
し、厚みは10μm程度とした。また、Sn−Biめっ
き層中のBi濃度は8重量%とした。この電極構造を持
つ上記のQFP−LSIをSn−2.8Ag−15Bi
ー0.5Cuはんだを用いて回路基板であるガラスエポ
キシ基板にはんだ付けした。はんだ付けは最高温度を2
20℃として、窒素リフロー炉を用いて行った。これに
より、十分な接続強度を有する接続部を得ることができ
た。また、同様にSn−2Ag−7.5Biー0.5C
uはんだを用いてガラスエポキシ基板に240℃で大気
中でリフローした。リフローした継手は特に高温での信
頼性が高い。
した。これも、リードの断面構造のある一部分を示した
ものであるが、Fe−Ni系合金(42アロイ)の電極
であるリード1上にCu層3、その上にSn−Bi系層
2が形成されている。このCu層3、Sn−Bi系層2
はめっきによって形成した。Cu層3の厚みは8μm程
度であり、Sn−Bi系めっき層2の厚みは10μm程
度とした。また、Sn−Biめっき層中のBi量は5重
量%である。TSOPはリードの剛性が大きいため、実
稼働時の部品自身の発熱、また、高温で使用される場
合、界面に発生する応力がQFP−LSIと比較して大
きくなる。このような場合には、この界面応力に耐えら
れるように十分な界面強度を有する界面を形成させる必
要があり、Sn−Bi系層2の下にCu層3が効果的で
ある。
−Bi系はんだを用いてベーパーリフロー炉ではんだ付
けし、温度サイクル試験を行った。試験条件はー55℃
30分、125℃30分の1時間/1サイクル、及び、
0℃30分、90℃30分の1時間/1サイクルの2条
件であり、500サイクル、1000サイクル後に断面
観察を行ってクラックの発生状況を調べた。これを、4
2アロイリード上に直接Sn-10Pb層が形成されているリ
ードを有する同じ大きさのTSOPをSn−Pb共晶は
んだではんだ付けした場合と比較したが、ー55℃/1
25℃の温度サイクルではクラックの発生が早かった
が、0℃/90℃の温度サイクルでは、特に問題とはな
らず、実用上十分な接続界面が得られた。
することができる。例えば、基板のはんだ付け性を向上
させるためにはんだコートが効果的であるが、従来はS
n−Pbはんだ、特にSn−Pb共晶はんだ等のPbを
含んだはんだを使用している。このため、コート用はん
だのPbフリー化として、本発明のSn−Bi層を用い
ることができる。また、通常、基板の電極はCuで形成
されているため、Sn−Ag−Bi系はんだを使用した
場合に十分な接続強度を得ることができる。この構成を
適用した例を示すが、回路基板であるガラスエポキシ基
板上のCuパッド(Cu電極)に約5μm程度のSn−
8Bi層をローラーコートで作成した。このはんだ層を
形成したために基板に対するぬれ性が向上し、且つ、接
続強度も向上させることができた。
優れるSn−Ag−Bi系はんだに適する電極構造を実
現することができる効果を奏する。また、本発明によれ
ば、リードフレーム等の電極に対して毒性の少ないSn
−Ag−Bi系のPbフリーはんだ合金を用いて十分な
接続強度を有し、且つ安定な接続界面を得ることができ
るPbフリーはんだ接続構造体を実現することができる
効果を奏する。また、本発明によれば、毒性の少ないS
n−Ag−Bi系のPbフリーはんだ合金を用いて、電
子部品、基板間の熱膨張係数の差、はんだ付け後の割基
板作業、或いはプロービングテスト時の基板の反り、ハ
ンドリング等によってはんだ接続部に発生する応力に耐
え得る十分な接続強度を有し、且つ経時的にも安定な界
面を得ることができるPbフリーはんだ接続構造体を備
えた電子機器を実現することができる効果を奏する。
−Ag−Bi系のPbフリーはんだ合金を用いて、例え
ば220〜240℃での十分なぬれ性を確保して十分な
フィレットを形成して十分な接続強度を有し、また耐ウ
ィスカー性等も確保することができる。また、本発明に
よれば、電子部品をSn−Ag−Bi系はんだではんだ
付けすることにより、十分な接続強度を有する界面が得
られ、且つ、実用上十分なぬれ性も確保することができ
る。またウィスカー性についても問題無い。従って、環
境にやさしいPbフリーの電気製品を従来と同じ設備、
プロセスを使用して実現することができる効果を奏す
る。
構造を示す図である。
示す図である。
ある。
ト部強度についての評価結果を示す図である。
についての評価結果を示す図である。
についての評価結果を示す図である。
ト部強度についての評価結果を示す図である。
部強度についての評価結果を示す図である。
10Pbめっきを施したリードとの界面の観察結果を示
す図で、(a)は断面を示す図、(b)は剥離部を、リ
ード側とはんだ側とについて示す図である。
にSn−4Biめっきを施したリードとの界面の観察結
果を示す図で、(a)は断面を示す図、(b)は剥離部
を、リード側とはんだ側とについて示す図である。
にCu層、その上にSn−4Biめっきを施したリード
との界面の観察結果を示す図で、(a)は断面を示す
図、(b)は剥離部を、リード側とはんだ側とについて
示す図である。
系層、3…Cu層、4…モデルリード、5…はんだ、6
…ガラスエポキシ基板、7…Cuパッド(Cu電極)
Claims (14)
- 【請求項1】基板と、表面層となるSn−約(1〜2
0)重量%Bi系層をCu系リード上に直接形成した半
導体装置とが、鉛フリーはんだ材料を用いて接続された
ことを特徴とする電子機器。 - 【請求項2】基板と、他のめっき層を介在させずに表面
層となるSn−約(1〜20)重量%Bi系のめっき層
をCu系リード上に形成した半導体装置とが、鉛フリー
はんだ材料を用いて接続されたことを特徴とする電子機
器。 - 【請求項3】基板と、表面層となるSn−約(1〜2
0)重量%Bi系層をFe―Ni系合金リード上に直接
形成した半導体装置とが、鉛フリーはんだ材料を用いて
接続されたことを特徴とする電子機器。 - 【請求項4】基板と、他のめっき層を介在させずに表面
層となるSn−約(1〜20)重量%Bi系のめっき層
をFe―Ni系合金リード上に形成した半導体装置と
が、鉛フリーはんだ材料を用いて接続されたことを特徴
とする電子機器。 - 【請求項5】請求項1から4のいずれか1項に記載の電
子機器であって、前記鉛フリーはんだ材料はBiを有す
ることを特徴とする電子機器。 - 【請求項6】請求項5に記載の電子機器であって、前記
Biを有する鉛フリーはんだ材料がSn−Ag−Bi系
のフリーはんだ材料であることを特徴とする電子機器。 - 【請求項7】請求項1から6のいずれか1項に記載の電
子機器であって、前記半導体装置がTSOPタイプの半
導体装置であることを特徴とする電子機器。 - 【請求項8】基板と、表面層となるSn−約(1〜2
0)重量%Bi系層をFe―Ni系合金リード上に直接
形成した半導体装置とを、鉛フリーはんだ材料を用いて
はんだ接続することを特徴とする電子機器の製造方法。 - 【請求項9】基板と、他のめっき層を介在させずに表面
層となるSn−約(1〜20)重量%Bi系のめっき層
をFe―Ni系合金リード上に形成した半導体装置と
を、鉛フリーはんだ材料を用いてはんだ接続することを
特徴とする電子機器の製造方法。 - 【請求項10】基板と、表面層となるSn−約(1〜2
0)重量%Bi系層をFe―Ni系合金リード上に直接
形成した半導体装置とを、鉛フリーはんだ材料を用いて
はんだ接続することを特徴とする電子機器の製造方法。 - 【請求項11】基板と、他のめっき層を介在させずに表
面層となるSn−約(1〜20)重量%Bi系のめっき
層をFe―Ni系合金リード上に形成した半導体装置と
を、鉛フリーはんだ材料を用いてはんだ接続することを
特徴とする電子機器の製造方法。 - 【請求項12】請求項8から11のいずれか1項に記載
の電子機器の製造方法であって、前記鉛フリーはんだ材
料はBiを有することを特徴とする電子機器の製造方
法。 - 【請求項13】請求項12に記載の電子機器の製造方法
であって、前記Biを有する鉛フリーはんだ材料がSn
−Ag−Bi系のフリーはんだ材料であることを特徴と
する電子機器の製造方法。 - 【請求項14】請求項8から13のいずれか1項に記載
の電子機器の製造方法であって、前記半導体装置がTS
OPタイプの半導体装置であることを特徴とする電子機
器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252274A JP3551168B2 (ja) | 2001-08-23 | 2001-08-23 | Pbフリーはんだ接続構造体および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252274A JP3551168B2 (ja) | 2001-08-23 | 2001-08-23 | Pbフリーはんだ接続構造体および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34681197A Division JP3622462B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002151838A true JP2002151838A (ja) | 2002-05-24 |
JP3551168B2 JP3551168B2 (ja) | 2004-08-04 |
Family
ID=19080782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001252274A Expired - Lifetime JP3551168B2 (ja) | 2001-08-23 | 2001-08-23 | Pbフリーはんだ接続構造体および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3551168B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004339605A (ja) * | 2003-05-12 | 2004-12-02 | Rohm & Haas Electronic Materials Llc | 改良されたスズめっき方法 |
US7235309B2 (en) | 2002-12-16 | 2007-06-26 | Nec Electronics Corporation | Electronic device having external terminals with lead-free metal thin film formed on the surface thereof |
-
2001
- 2001-08-23 JP JP2001252274A patent/JP3551168B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7235309B2 (en) | 2002-12-16 | 2007-06-26 | Nec Electronics Corporation | Electronic device having external terminals with lead-free metal thin film formed on the surface thereof |
JP2004339605A (ja) * | 2003-05-12 | 2004-12-02 | Rohm & Haas Electronic Materials Llc | 改良されたスズめっき方法 |
JP4603812B2 (ja) * | 2003-05-12 | 2010-12-22 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | 改良されたスズめっき方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3551168B2 (ja) | 2004-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3622462B2 (ja) | 半導体装置 | |
JP3446517B2 (ja) | Pbフリーはんだ材料及びそれを用いた電子機器 | |
JP3551168B2 (ja) | Pbフリーはんだ接続構造体および電子機器 | |
US20020009610A1 (en) | Technical field | |
JP3551167B2 (ja) | 半導体装置 | |
JP4535429B2 (ja) | 半導体装置の製造方法 | |
JP3551169B2 (ja) | 電子機器およびその製造方法 | |
JP4535464B2 (ja) | 電子機器の製造方法 | |
JP5061168B2 (ja) | 電子機器の製造方法 | |
JP2001298270A (ja) | 電子機器およびその接続に用いるはんだ | |
CA2493351C (en) | Pb-free solder-connected structure and electronic device | |
JP2003200288A (ja) | Pbフリーはんだ材料及びそれを用いた電子機器 | |
JP2001358459A (ja) | 電子機器およびその接続に用いるはんだ | |
JP2002151639A5 (ja) | ||
JP2005021929A (ja) | はんだおよびはんだ接合構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180514 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180514 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20180514 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |