JP2005021929A - はんだおよびはんだ接合構造 - Google Patents

はんだおよびはんだ接合構造 Download PDF

Info

Publication number
JP2005021929A
JP2005021929A JP2003188488A JP2003188488A JP2005021929A JP 2005021929 A JP2005021929 A JP 2005021929A JP 2003188488 A JP2003188488 A JP 2003188488A JP 2003188488 A JP2003188488 A JP 2003188488A JP 2005021929 A JP2005021929 A JP 2005021929A
Authority
JP
Japan
Prior art keywords
solder
electrode
circuit board
ppm
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003188488A
Other languages
English (en)
Inventor
Kazuki Tateyama
和樹 舘山
Masako Hirahara
昌子 平原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003188488A priority Critical patent/JP2005021929A/ja
Publication of JP2005021929A publication Critical patent/JP2005021929A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】鉛フリーで、優れた濡れ性を有し、かつ耐熱疲労特性の優れたはんだを提供する。
【解決手段】Sn−Ag−Cu系で、Pb含有量が400ppm以下、Biが400〜1000ppm含有されることを特徴とする。
【選択図】 なし

Description

【0001】
【発明の属する技術分野】
本発明は、鉛フリーはんだおよびそのはんだ接合構造に関する。
【0002】
【従来の技術】
環境負荷低減技術の必要性から、接合材料としてのはんだの鉛フリー化が進められている。
【0003】
鉛フリーはんだとしては、Sn−Ag系はんだ、Sn−Ag−Cu系はんだが知られている。後者のSn−Ag−Cu系はんだは、前者のSn−Ag系はんだに比べて濡れ性が良好であるため、例えば多種の能動素子、受動素子のリード電極を回路基板の電極に接合するのに適している。
【0004】
一方、各種の能動素子、受動素子が実装された回路基板は原子力制御機器、環境上水道制御機器のような産業機器にそれら機器の制御のために使用されている。このような制御回路基板は、常に動作しているため、熱的に過酷な条件下に曝される。
【0005】
このような制御回路基板の電極と能動素子、受動素子の電極とを前述した濡れ性が良好なSn−Ag−Cu系はんだにより接合すると、そのはんだ接合部が熱的に過酷な条件下に曝され、熱疲労によりはんだ接合部が劣化する問題があった。
【0006】
【発明が解決しようとする課題】
本発明は、鉛を含まずに優れた濡れ性を有し、かつ耐熱疲労特性の優れたはんだを提供することを目的とする。
【0007】
また、本発明は被接合電極と接合電極とが良好に接合され、かつ耐熱疲労特性の優れた接合部を有するはんだ接合構造を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、上記目的を達成するために、Sn−Ag−Cuはんだで、Pb含有量が400ppm以下、Biが400〜1000ppm含有されることを特徴とするはんだが提供される。
【0009】
また、本発明は被接合電極と接合電極とをSn−Ag−Cu系はんだにより接合したはんだ接合構造であって、
前記接合部は、Biが固溶された微細なSn結晶粒およびこの結晶粒の粒界に析出したAgSnを含む組織を有することを特徴とするはんだ接合構造が提供される。
【0010】
【発明の実施の形態】
以下、本発明の実施形態を詳細に説明する。
【0011】
本発明に係るはんだは、Sn−Ag−Cuはんだで、Pb含有量が400ppm以下、Biが400〜1000ppm含有される組成を有する。
【0012】
前記Biの含有量を400ppm未満にすると、はんだ接合部のSn結晶およびこの結晶粒界の化合物を十分に微細化することが困難になる。一方、前記Biの含有量が1000ppmを超えると、はんだ接合部に局所的に未固溶状態でBiが存在する組織となって、耐熱疲労特性が低下する。より好ましいBiの含有量は800〜1000ppmである。
【0013】
本発明のはんだにおいて、Ag:2.8〜4.0重量%、Cu:0.4〜1.0重量%で、Pb含有量が400ppm以下、Biが400〜1000ppm、残部がSnである組成を有することが好ましい。
【0014】
本発明に係るはんだは、例えばQFP(Quad Flat Package)を回路基板に実装する工程、CPS(Chip size package)を回路基板に実装する工程、BAG(Ball Grid Allay)を回路基板に実装する工程に適用され、前記CPS、BAGではボール状の形態で使用される。
【0015】
次に、本発明に係るはんだ接合構造を説明する。
【0016】
このはんだ接合構造は、被接合電極と接合電極とをSn−Ag−Cu系はんだにより接合し、その接合部がBiが固溶された微細なSn結晶粒およびこの結晶粒の粒界に析出したAgSnを含む組織を有する。
【0017】
前記被接合電極は、例えば回路基板に形成されたCu電極を挙げることができる。前記接合電極は、例えば半導体素子などの能動素子のCu、42アロイ、Fe−Ni合金からなるリード電極、および抵抗体、コンデンサなどの受動素子のチップ電極を挙げることができる。
【0018】
本発明に係るはんだ接合構造は、具体的には図1に示すように回路基板1のCu電極2に半導体素子3の42アロイリード電極4がはんだ接合部5を介して接合された構造を有する。この接合部5は、前述したようにSn−Ag−Cu系はんだからなり、Biが固溶された微細なSn結晶粒およびこの結晶粒の粒界に析出したAgSnを含む組織を有する。
【0019】
このような接合構造は、例えば次のような方法により製造される。
【0020】
(1)図2の(A)に示すように回路基板1のCu電極2に本発明に係るはんだからなる層、すなわちSn−Ag−Cuはんだで、Pb含有量が400ppm以下、Biが400〜1000ppm含有される組成のはんだ層6を例えばメタルマスクを用いて形成する。つづいて、図2の(B)に示すように半導体素子3のSnめっきされた42アロイリード電極4を前記はんだ層6に押し当てる。この後、窒素雰囲気中、所定の温度で前記はんだ層をリフローして前述した図1に示すはんだ接合構造を製造する。
【0021】
(2)図4の(A)に示すように回路基板1のCu電極2にSn−Bi合金層7を成膜する。つづいて、図4の(B)に示すようにSn−Bi合金層7上にSn−Ag−Cuはんだ層8を例えばメタルマスクを用いて形成する。次いで、図4の(C)に示すように表面にSnめっき層9が形成されたCu(または42アロイ)のリード電極4を有する半導体素子3を用意し、このSnめっき層9付きCu(または42アロイ)のリード電極4を前記はんだ層8に押し当てる。この後、窒素雰囲気中、所定の温度で前記Sn−Bi合金層、はんだ層およびSnめっき層をリフローして前述した図1に示すはんだ接合構造を製造する。
【0022】
なお、前記(2)の製造方法においてはリフロー後の接合部のBi含有量が400〜1000ppmになるように前記Sn−Bi合金層、はんだ層およびSnめっき層の厚さ、面積をそれぞれ設定する。
【0023】
前記(2)の製造方法においては、回路基板のCu電極上にSn−Ag−Cuはんだ層を直接形成し、半導体素子のCuリード電極表面にSn−Biめっき層を形成して同様に窒素雰囲気中、所定の温度でリフローして前述した図1に示すはんだ接合構造を製造してもよい。この場合、リフロー後の接合部のBi含有量が400〜1000ppmになるように前記はんだ層およびSn−Biめっき層の厚さ、面積をそれぞれ設定する。
【0024】
以上説明したように、本発明に係るはんだはSn−Ag−Cuはんだで、Pb含有量が400ppm以下、Biが400〜1000ppm含有される組成を有するため、電極同士を良好に接合できる。また、このはんだは溶融、冷却後においてSn結晶にBiが均一に固溶してそのSn結晶を微細化し、かつこの結晶粒界に微細な化合物(例えばAgSn)を析出した組織を有する。その結果、鉛フリーで、優れた耐熱疲労特性が発現され、熱的に過酷な条件下に曝されても、安定した接合状態を維持でき、従来のSn−Pbはんだと同等以上の接合信頼性を確保できる。
【0025】
本発明に係るはんだ接合構造は、被接合電極と接合電極とをSn−Ag−Cu系はんだにより接合し、その接合部がBiが固溶された微細なSn結晶粒およびこの結晶粒の粒界に析出したAgSnを含む組織を有するため、前記接合部により前記被接合電極と接合電極とが強固に接合でき、かつその接合部自体の耐熱疲労特性を向上できる。その結果、前記接合部を含む被接合電極と接合電極が熱的に過酷な条件下に曝されても、前記接合部へのダメージを低減して信頼性の高い接合構造を実現できる。
【0026】
【実施例】
以下、本発明の実施例を前述した図面を参照して詳細に説明する。
【0027】
(実施例1)
図2の(A)に示すようにCEM−3を基材とした回路基板1のCu電極2にSn−3wt%Ag−0.5wt%Cuの組成でPb含有量が100ppm、Biが800ppm含有された厚さ150μmのはんだ層6をメタルマスクを用いて形成した。つづいて、図2の(B)に示すようにQFP(半導体素子)3のSnめっきされた42アロイリード電極4を前記はんだ層6に押し当てた。この後、窒素雰囲気中、前記リード電極をピーク温度230〜235℃の温度で前記はんだ層をリフローすることにより図1に示すようにQFP(半導体素子)3の42アロイリード電極4を回路基板1のCu電極2にはんだ接合部5を介して接合した。このはんだ接合部は、Biが固溶された平均粒径4μmのSn結晶粒およびこの結晶粒の粒界に析出した平均粒径0.4μmのAgSnを含む組織を有していた。
【0028】
得られたQFP実装回路基板について、温度サイクル試験を実施してはんだ接合部におけるリード接合強度を評価した。また、比較例1としてBiを含有しないSn−3wt%Ag−0.5wt%Cuのはんだを使用して作製したQFP実装回路基板についても同様な評価を行なった。温度サイクル試験には、エスペック社製の冷熱衝撃試験器TSA−70hを使用し、試験条件は−40℃で30分間保持し、この後125℃で30分間保持する操作を1サイクルとした。なお、試験は300サイクルまで行い、初期、100サイクル後、および300サイクル後のQFP実装回路基板について、QFPのリード電極の接合強度を調べた。
【0029】
その結果を図3に示す。図3から明らかなようにBiを含有した実施例1のQFP実装回路基板におけるはんだ接合部は比較例1のそれに比べて温度サイクルによるダメージが小さいことがわかった。
【0030】
(実施例2)
図4の(A)に示すようにCEM−3を基材とした回路基板1のCu電極2に厚さ10μmのSn−2wt%Bi合金層7を成膜した。つづいて、図4の(B)に示すようにSn−2wt%Bi合金層7上に厚さ150μmのSn−3wt%Ag−0.5wt%Cuはんだ層8をメタルマスクを用いて形成した。次いで、図4の(C)に示すように表面に厚さ5μmのSnめっき層9が形成された42アロイリード電極4を有するQFP(半導体素子)3を用意し、このSnめっき層9付き42アロイリード電極4を前記はんだ層8に押し当てた。この後、窒素雰囲気中、前記リード電極をピーク温度230〜235℃の温度で前記Sn−Bi合金層、はんだ層およびSnめっき層をリフローすることにより図1に示すようにQFP(半導体素子)3の42アロイリード電極4を回路基板1のCu電極2にはんだ接合部5を介して接合した。このはんだ接合部は、Biが固溶された平均粒径4μmのSn結晶粒およびこの結晶粒の粒界に析出した平均粒径0.4μmのAgSnを含む組織を有していた。
【0031】
得られたQFP実装回路基板について、実施例1と同様に温度サイクル試験を実施してはんだ接合部におけるリード接合強度を評価した。また、比較例2として回路基板のCu電極に厚さ10μmのBiを含有しないSn層を成膜し、Sn−3wt%Ag−0.5wt%Cuのはんだを使用して作製したQFP実装回路基板についても同様な評価を行なった。
【0032】
その結果を図5に示す。図5から明らかなようにBiを含有した実施例2のQFP実装回路基板におけるはんだ接合部は比較例2のそれに比べて温度サイクルによるダメージが小さいことがわかった。
【0033】
【発明の効果】
以上詳述したように本発明によれば、優れた濡れ性を有し、かつ耐熱疲労特性に優れ、原子力制御機器、環境上水道制御機器のような産業機器に使用され、常に電流が流れた状態に置かれ、熱的に過酷な条件下に曝される各種の能動素子、受動素子が実装された回路基板における接合に好適なはんだを提供することができる。
【0034】
また、本発明によれば被接合電極と接合電極とが良好に接合され、かつ耐熱疲労特性の優れた接合部を有し、原子力制御機器、環境上水道制御機器のような産業機器に使用され、常に電流が流れた状態に置かれ、熱的に過酷な条件下に曝される各種の能動素子、受動素子が実装された回路基板などのはんだ接合構造を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るはんだ接合構造を示す断面図。
【図2】本発明に係るはんだ接合構造の製造工程の一例を示す断面図。
【図3】実施例1および比較例1のQFP実装回路基板におけるはんだ接合部の信頼性を評価するためのグラフ。
【図4】本発明に係るはんだ接合構造の製造工程の他の例を示す断面図。
【図5】実施例2および比較例2のQFP実装回路基板におけるはんだ接合部の信頼性を評価するためのグラフ。
【符号の説明】
1…回路基板、2…電極、3…半導体素子(QFP)、4…リード電極、6…はんだ層。

Claims (3)

  1. Sn−Ag−Cuはんだで、Pb含有量が400ppm以下、Biが400〜1000ppm含有されることを特徴とするはんだ。
  2. 被接合電極と接合電極とをSn−Ag−Cu系はんだにより接合したはんだ接合構造であって、
    前記接合部は、Biが固溶された微細なSn結晶粒およびこの結晶粒の粒界に析出したAgSnを含む組織を有することを特徴とするはんだ接合構造。
  3. 前記被接合電極は、回路基板に形成され、前記接合電極は能動素子または受動素子の電極であることを特徴とする請求項2記載のはんだ接合構造。
JP2003188488A 2003-06-30 2003-06-30 はんだおよびはんだ接合構造 Pending JP2005021929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003188488A JP2005021929A (ja) 2003-06-30 2003-06-30 はんだおよびはんだ接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003188488A JP2005021929A (ja) 2003-06-30 2003-06-30 はんだおよびはんだ接合構造

Publications (1)

Publication Number Publication Date
JP2005021929A true JP2005021929A (ja) 2005-01-27

Family

ID=34187019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003188488A Pending JP2005021929A (ja) 2003-06-30 2003-06-30 はんだおよびはんだ接合構造

Country Status (1)

Country Link
JP (1) JP2005021929A (ja)

Similar Documents

Publication Publication Date Title
US8907475B2 (en) Pb-free solder-connected structure
JP3689407B2 (ja) 電子構造体の形成方法
TWI679078B (zh) 銲錫合金、銲錫糊、銲錫球、松脂置入銲錫、銲點
US9773721B2 (en) Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
JPH071179A (ja) 無鉛すず−ビスマスはんだ合金
WO2012131861A1 (ja) 鉛フリーはんだボール
EP1402988A1 (en) The use of a solder on surfaces coated with nickel by electroless plating
KR101042031B1 (ko) 무연 솔더 합금
JPH08164496A (ja) Sn−Zn系、Sn−Zn−Bi系はんだ及びその表面処理方法並びにそれを用いた実装品
JP2002261104A (ja) 半導体装置および電子機器
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP3425332B2 (ja) 電子部品電極材料および電子部品電極製造方法
JP3460438B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
KR101590289B1 (ko) 땜납 합금
JP2005021929A (ja) はんだおよびはんだ接合構造
US20020009610A1 (en) Technical field
JP2001358458A (ja) Pbフリーはんだ接続を有する電子機器
JP3551168B2 (ja) Pbフリーはんだ接続構造体および電子機器
JP3460442B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
JP3551167B2 (ja) 半導体装置
JP4535429B2 (ja) 半導体装置の製造方法
CA2493351C (en) Pb-free solder-connected structure and electronic device
JP3551169B2 (ja) 電子機器およびその製造方法
JP2004214468A (ja) リードレス部品および鉛フリーはんだ