JP3549493B2 - 信号伝送回路 - Google Patents
信号伝送回路 Download PDFInfo
- Publication number
- JP3549493B2 JP3549493B2 JP2001131546A JP2001131546A JP3549493B2 JP 3549493 B2 JP3549493 B2 JP 3549493B2 JP 2001131546 A JP2001131546 A JP 2001131546A JP 2001131546 A JP2001131546 A JP 2001131546A JP 3549493 B2 JP3549493 B2 JP 3549493B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- liquid crystal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の回路同士の間における信号を送受信するための信号伝送回路に係り、特に、信号伝送回路における電磁波の不要輻射の低減対策に関する。
【０００２】
【従来の技術】
従来より、複数の回路同士の間で、データの入出力を行なう場合、送信側回路の出力部と受信側回路の入力部とにそれぞれインバータ回路を配置して、送信側回路の電源電圧と接地電圧との電位差に応じた論理振幅を有するデジタル信号を受信側回路から送信側回路に送り、受信側回路において電源電圧と接地電圧との電位差に応じた論理振幅を持ったデジタル信号を生成して、これを内部回路に取り込むという構造が一般的に採用されている。つまり、一般的な従来の信号伝送回路は、出力用インバータと、伝送路と、受信用インバータによって構成されている。
【０００３】
図１２は、従来の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。
【０００４】
同図に示すように、従来の液晶パネル制御システムは、制御用ＬＳＩ１１０１と、液晶ドライバ１１０２と、制御用ＬＳＩ１１０１と液晶ドライバ１１０２との間にデータの伝送を行なうためのデータ伝送路１１０３とを備えている。なお、この液晶ドライバ１１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設されるが、図１２には、説明を簡単にするために、液晶ドライバ１１０２が１つだけ配置されているように描かれている。
【０００５】
制御用ＬＳＩ１１０１には、制御用信号を生成するための内部回路１１０７と、内部回路で生成された制御用信号であるデータ信号（デジタル信号）Ｖｉｎを出力するためのデータ出力部１１２０とが設けられている。データ出力部１１２０は、電源電圧Ｖｄｄ１を供給する電源電圧供給部と接地電圧Ｖｓｓを供給する接地との間に、ｐチャネル型トランジスタ１１０５とｎチャネル型トランジスタ１１０６とを直列に配置してなるインバータ回路によって構成されている。
【０００６】
液晶ドライバ１１０２には、液晶素子を制御するための信号を生成する内部回路１１１０と、制御用ＬＳＩ１１０１のデータ出力部１１２０から転送されるデータ信号Ｖｉｎを受けて、内部回路１１１０を制御するための信号を生成するデータ入力部１１３０とが設けられている。データ入力部１１３０は、電源電圧Ｖｄｄ２を供給する電源電圧供給部と接地電圧Ｖｓｓを供給する接地との間に、ｐチャネル型トランジスタ１１０８とｎチャネル型トランジスタ１１０９とを直列に配置してなるインバータ回路によって構成されている。
【０００７】
ここで、図１２に示すように、データ伝送路１１０３には、伝送路を構成する配線の浮遊容量で圧配線容量ＣＬが存在している。つまり、ｐチャネル型トランジスタ１１０５は、データ伝送路の配線容量ＣＬに電荷を充電し、データ伝送路１１０３の電位を上昇させるものであり、ｎチャネル型トランジスタ１１０６は、データ伝送路１１０３の配線容量ＣＬの電荷をグランド側に放電し、データ伝送路１１０３の電位を降下させるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の信号伝送回路において、データ伝送路１１０３において大きな電磁波の不要輻射が発生し、周辺機器に悪影響を及ぼすという不具合があった。
【０００９】
図１３（ａ）〜（ｃ）は、それぞれ順に、従来の信号伝送回路のデータ伝送路１１０３におけるデータ信号Ｖｉｎの時間変化，データ出力部１１２０に流れる貫通電流Ｉｓの時間変化，及びデータ伝送路１１０３に流れる配線容量への漏れ電流Ｉｏの時間変化を示す図である。
【００１０】
図１２（ａ）に示すように、制御用ＬＳＩ１１０１において、内部回路１１０７からの信号に応じて、データ出力部１１０１からハイレベルのデータ信号が出力されると（タイミングｔ１００）、データ伝送路１１０３に流れるデータ信号Ｖｉｎの電位が電源電圧Ｖｄｄ１まで上昇する（タイミングｔ１０１）。
【００１１】
このとき、図１２（ｂ）に示すように、データ信号Ｖｉｎの上昇の際、データ出力部１１２０のｐチャネル型トランジスタ１１０５とｎチャネル型トランジスタ１１０６との間に貫通電流Ｉｓが流れる。貫通電流Ｉｓは、液晶ドライバ１１０２のデータ入力部１１３０を構成するｐチャネル型トランジスタ１１０８とｎチャネル型１１０９との間にも流れる。
【００１２】
また、データ伝送路１１０３におけるデータ信号Ｖｉｎの電圧が下降するとき（タイミングｔ１０２）も、同様に、データ出力部１１２０及びデータ入力部１１３０に貫通電流Ｉｓが流れる。
【００１３】
また、図１２（ｃ）に示すように、データ伝送路１１０３の配線容量ＣＬには電位変動に応じた漏れ電流Ｉｏが流れる。
【００１４】
上述の動作を行うことで、制御用ＬＳＩ１１０１の内部回路１１０７から出力されるデータは、電圧値がハイレベルとローレベルとのいずれかであるデータ信号Ｖｉｎとして、データ出力部１１２０からデータ入力部１１３０に伝送されることになる。
【００１５】
液晶パネル制御システムの場合、制御用ＬＳＩと多数の液晶ドライバ用ＬＳＩとが数１０ｃｍの長さの配線によって接続されるため、データ出力部は比較的大きなバス容量を駆動するための駆動用トランジスタによって構成されている。
【００１６】
ところが、上述のように、データ伝送路１１０３上の電圧の遷移幅が大きければ大きいほどデータ伝送路から充放電される電荷量が増大し、液晶素子を動作させる速度向上のためにデータ伝送路１１０３上のデータ信号Ｖｉｎの変化速度が上昇するにつれて、電流値の変動量も大きくなる。この電流値の変動量に応じてデータ伝送路１１０３には大きな電磁波が発生することになり、その結果、大きな電磁波の不要輻射が発生するのである。
【００１７】
本発明の目的は、データ伝送路における電流値の変化を抑制する手段を講ずることにより、データ伝送路における電磁波の不要輻射の小さい信号伝達回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の信号伝送回路は、１個の送信側回路と１個または複数の受信側回路とを、１信号当り１本の伝送線による伝送路により接続する信号伝送回路であって、上記送信側回路における上記伝送路と電圧供給部との間に介設され、送信側の内部回路からのデジタル信号に応じて動作する出力用トランジスタを有するデータ出力部と、上記受信側回路における上記受信側回路の内部回路と上記伝送路との間に介設されたデータ入力部と、上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するための出力ノードとを備え、上記データ入力部は、上記伝送路に接続される定電流源と、上記電流源及び伝送路に接続され、上記伝送路における電圧がほぼ一定の範囲内に収まるように上記伝送路への電流を制御する振幅制御手段と、上記振幅制御手段を介して上記伝送路に接続される第１トランジスタと、上記出力ノードに接続される第２トランジスタとを含むカレントミラーと、上記出力ノードを介して上記カレントミラーの第２トランジスタ及び内部回路に接続され、第２トランジスタの電流出力を電圧に変換するための負荷とを有している。
【００１９】
これにより、送信側回路において出力用トランジスタに負荷素子が接続されるのではなく、出力用トランジスタがオープンの状態になっている。そして、データ伝送路における電圧がほぼ一定範囲内に収まるように、データ伝送路の電流を変動させることにより、データ入力部に電流の変動信号としてデータを伝送することができる。つまり、従来例のごとく伝送路の電圧を電源電圧と接地電圧との間で変化させる必要がないため、伝送路における電流変動量が少なくなる。よって、伝送路における不要電磁波の輻射を低減することができる。
【００２０】
上記振幅制御手段は、ゲートにバイアス電圧を受けるＭＩＳトランジスタによって構成されていることにより、簡素な構成で伝送路における電圧振幅の制御を行なうことができる。
【００２１】
上記定電流源は、ゲートに一定のバイアス電圧を受けるＭＩＳトランジスタによって構成することができる。
【００２２】
上記負荷は定電流源であり、上記カレントミラーの第１トランジスタとカレントミラーを構成する第３トランジスタと、上記カレントミラーの第１，第２トランジスタとは逆導電型の２つのトランジスタを含み、上記内部回路に接続されて、上記第３トランジスタの電流出力をミラーするための相補用カレントミラーと、上記相補用カレントミラーの出力に接続される電流源とさらに備えていることにより、相補関係のプッシュプル電流を生成することができ、内部回路に対する波形の整形が可能となる。
【００２３】
上記送信側回路には、上記データ出力部が複数個配置されており、上記送信側回路は、複数個配置されており、上記複数のデータ出力部と、上記複数の受信側回路の各データ入力部との接続状態を導通・非道通に切り替える切り替え手段をさらに備えていることにより、高速動作を行う場合は、データ出力部の個数を増やし、低消費電力化が必要な場合は、接続するデータ入力部の個数を削減するなどのデータ転送条件を選択することができる。
【００２４】
上記受信側回路の振幅制御手段に流れる電流を停止させるように制御する電流制御手段をさらに備えていることにより、データ転送が不要なデータ入力部の消費電力を低減することができる。
【００２５】
上記送信側回路は、液晶パネルの液晶ドライバ制御回路であり、上記受信側回路は、液晶パネルの液晶ドライバである場合に、特に伝送線が長く電磁波の不要輻射の発生しやすい液晶パネルの制御システムにおいて、著効を発揮することができる。
【００２６】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動する液晶ドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。つまり、送信側回路が液晶ドライバ制御回路で、受信側回路が液晶ドライバである。
【００２７】
同図に示すように、本実施形態の液晶パネル制御システムは、例えば制御用ＬＳＩに内蔵されるデータ出力部１０１と、液晶ドライバ１０２と、データ出力部１０１と液晶ドライバ１０２との間にデータの伝送を行なうためのデータ伝送路１０３とを備えている。この液晶ドライバ１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。本実施形態においては、データ出力部１０１に対して１つの液晶ドライバ１０２が接続されている場合を例に採っている。
【００２８】
データ出力部１０１には、制御用信号を生成するための制御回路１０６と、制御回路１０６で生成された制御用信号であるデータ信号（デジタル信号）Ｖｉｎを出力するための出力用トランジスタ１０５とが設けられている。つまり、本実施形態においては、出力用トランジスタ１０５のドレインには負荷素子が接続されておらず、オープンドレイン型のｎチャネル型トランジスタによって構成されている。また、制御回路１０６は、オープンドレイン型トランジスタからなる出力用トランジスタ１０５のゲート電圧を制御して、出力用トランジスタ１０５のソース・ドレイン間電流を制御するための出力制御部として機能する。
【００２９】
液晶ドライバ１０２には、液晶素子を制御するための信号を生成する内部回路１１４と、データ出力部１０１の出力用トランジスタ１０５から転送されるデータ信号Ｖｉｎを受けて、内部回路１１４を制御するためのデータ信号を生成するデータ入力部１３０とが設けられている。データ入力部１３０は、一端子がデータ伝送路１０３に接続され、他の端子が接地された定電流源１０７と、データ伝送路１０３と定電流源１０７とにつながるノードＮ１の電位変動を抑制するようにノードＮ１の電流量を制御する振幅制御部１０９と、ノードＮ１の電流量を制御するためのカレントミラー回路１４０と、カレントミラー１４０から流出される電流の負荷１１２とが配置されている。カレントミラー１４０は、振幅制御部１０９に接続されるソース側トランジスタ１１０と、負荷１１３に接続される負荷側トランジスタ１１１とを有しており、各トランジスタ１１０，１１１同士のゲートを接続するノードＮ３は、ソース側トランジスタ１１０と振幅制御部１０９とを接続するノードともなっている。
【００３０】
ここで、負荷１１２は、カレントミラー１４０の負荷側トランジスタ１１１から流出される電流の負荷であり、電流変動を電位変動に変換するものである。そして、ノードＮ２は、内部回路１１４に供給される電圧信号であるデータ信号が生成される部位である。また、定電流源１０７は、例えばゲートに一定のバイアス電圧が印加されたｎチャネル型トランジスタ又はｐチャネル型トランジスタ（ＭＩＳＦＥＴ）などによって構成することができる。
【００３１】
次に、本実施形態における信号伝送回路の動作を説明する。
【００３２】
図２（ａ）〜（ｄ）は、それぞれ順に、データ伝送路１０３の電圧ＶｉｎとノードＮ３の電圧Ｖ１との動作点を説明するための電圧−電流特性図，データ伝送路１０３の電圧Ｖｉｎのタイミングチャート図，出力用トランジスタ１０５の貫通電流Ｉｓのタイミングチャート図，及び電流源１０７に流れる電流Ｉｏのタイミングチャート図である。
【００３３】
まず、図２（ａ）に示す電圧−電流特性図を参照しながら、カレントミラー１４０，電流源１０９，及び負荷１１２による動作点の変動制御について説明する。データ出力部１０１内のオープンドレイン型トランジスタである出力用トランジスタ１０５がオフのとき、データ伝送路１０３には電流が流れないため、ノードＮ１における電流値は定電流源１０７による電流Ｉｂのみである。この場合、データ入力部１３０の振幅制御部１０９につながるノードＮ３の電圧は、定電流源１０７の電流値Ｉｂと、カレントミラー１４０のソース側トランジスタ１１０の動作電流特性で決定され、図２（ａ）の点Ａの電位である。
【００３４】
次に、データ出力部１０１内の出力用トランジスタ１０５がオンすると、データ伝送路１０３には、出力用トランジスタ１０５の特性によって決まる電流値Ｉｓがデータ入力部１３０から流れる。このため、データ入力部１３０のカレントミラー１４０のソース側トランジスタ１１０には、定電流源１０７による電流Ｉｂと出力用トランジスタ１０５への電流１Ｓとを加算した電流（Ｉｂ＋Ｉｓ）が流れる。一方、振幅制御部１０９により、データ伝送部１０３の電圧Ｖｉｎが低下しないように、振幅制御部１０９の電気抵抗を低下させて振幅制御部１０９を流れる電流値を上昇させ、データ伝送路１０３の電圧Ｖｉｎを一定に維持する制御が行なわれる。この時、図２（ａ）に示すように、吐き出し電流値がＩｓだけ増大するため動作点が点Ｂに移動し、ノードＮ３の電位Ｖ１は、点Ｂにおける電位になる。
【００３５】
また、カレントミラー１４０中のソース側トランジスタ１１０を流れる電流もＩｓだけ増大する。そして、カレントミラー１４０中の負荷側トランジスタ１１１はソース側トランジスタ１１０と同じ電圧値をゲートに受けることから、ソース側トランジスタ１１０と同様に、負荷側トランジスタ１１１を流れる電流も増大する。この増大した電流により、負荷１１２の負荷値によって決まる出力電圧がノードＮ２に発生する。そして、この出力電圧が電圧変動値として内部回路１１４に転送される。
【００３６】
上述の制御が行なわれることにより、図２（ｂ）に示すように、データ伝送路１０３の電圧Ｖｉｎは出力用トランジスタのオン・オフにかかわらず一定値を維持する。また、図２（ｃ）に示すように、出力用トランジスタ１０５がオン・オフするときに（タイミングｔ０，ｔ２）、データ伝送路１０３を経て出力用トランジスタ１０５に流れる電流ｌｓの値は変動するが、図２（ｄ）に示すように、定電流源１０７を流れる電流Ｉｂの値は一定である。
【００３７】
その結果、信号伝送回路における電磁波の不要輻射の発生原因となる電流値の変動は、オープンドレイン型トランジスタからなる出力用トランジスタ１０５のオン電流値（図２（ｃ）参照）で決まる。ところが、データ入力部１３０の電流−電圧変換利得が高ければ、オープンドレイン型トランジスタである出力用トランジスタ１０５を流れる電流を低減することができるので、電磁波の不要輻射の少ない信号伝送回路が実現できる。
【００３８】
次に、本実施形態における振幅制御部１０９の具体的な構成についての具体例について説明する。
【００３９】
−第１の具体例−
図３は、第１の実施形態における第１の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、参照電圧Ｖｒｅｆ を受けるｎチャネル型トランジスタ１０９Ａにより構成されている。この参照電圧Ｖｒｅｆ は、ｎチャネル型トランジスタのゲートに一定電圧をバイアスするためのものである。図３に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４０】
本具体例においては、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンすると、データ伝送路１０３およびデータ入力部１３０からデータ出力部１０１の出力用トランジスタ１０５に向かって電荷が移動する。この時、データ伝送路１０３の電圧Ｖｉｎはいったん電圧降下を起こす。しかし、ゲートに一定の参照電圧Ｖｒｅｆ を受けているｎチャネル型トランジスタ１０９Ａ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓが上昇するため、ｎチャネル型トランジスタ１０９Ａのドレイン電流量が増大する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４１】
本具体例においては、図３に示すように、極めて簡素な回路構成で電圧Ｖｉｎの安定化が実現できるため、液晶ドライバのように、集積面積が小さく、データ信号線数が比較的多いＬＳＩなどを用いたシステムにおいて、不要輻射の少ないデータ信号伝送回路を実現することができる。
【００４２】
−第２の具体例−
図４は、第１の実施形態における第２の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、ゲートにノードＮ３の電圧Ｖ１を受けるｎチャネル型トランジスタ１０９Ｂにより構成されている。つまり、ｎチャネル型トランジスタ１０９Ｂはダイオード接続され、抵抗値が可変な抵抗体として機能する。図４に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４３】
本具体例においても、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンになると、データ伝送路１０３の電圧Ｖｉｎはいったん低下する。しかし、ダイオード接続されたｎチャネル型トランジスタ１０９Ｂ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓつまり順方向電圧が上昇するため、ｎチャネル型トランジスタ１０９Ｂのドレイン電流量が増大する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４４】
すなわち、本具体例においては、参照電圧を必要とせずに振幅抑制ができる極めて簡易なデータ信号伝送回路を実現することができる。
【００４５】
−第３の具体例−
図５は、第１の実施形態における第３の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、カレントミラー１４０の負荷トランジスタ１１１と電圧生成用負荷１１２とに共通に接続されるノードＮ２の電圧をゲートに受けるｎチャネル型トランジスタ１０９Ｃにより構成されている。図５に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４６】
本具体例においても、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンになると、データ伝送路１０３の電圧Ｖｉｎはいったん低下する。しかし、カレントミラー１４０中で電流増幅されたトランジスタ１１１と負荷１１２とによって生成される電圧（ノードＮ２の電圧）をゲートに受けるｎチャネル型トランジスタ１０９Ｃ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓが上昇するため、ｎチャネル型トランジスタ１０９Ｃのドレイン電流量が増加する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４７】
すなわち、本具体例においては、振幅制御用トランジスタであるｎチャネル型トランジスタ１０９Ｃの動作範囲がカレントミラーを介して電流増幅されたノードＮ２の電位によって制御できるため、設計値の自由度が広くなり、動作範囲の調整範囲が容易となる。
【００４８】
（第２の実施形態）
図６は、第２の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。この液晶ドライバ１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。本実施形態においては、データ出力部１０１に対して１つの液晶ドライバ１０２が接続されている場合を例に採っている。
【００４９】
本実施形態においては、後述するように、データ入力部１３０に、２つのｐチャネル型トランジスタによって構成されるカレントミラー１４０に加えて、２つのｎチャネル型トランジスタによって構成される相補用カレントミラー１４１が設けられている。図６に示す要素のうち，図２に示す要素と同じ符号が付された要素は図２における要素と同じ機能を有しており、それらについては説明を省略する。ただし、第１の実施形態の第２，第３の具体例の液晶ドライバ、あるいはその他の振幅制御手段を備えた液晶ドライバに相補用カレントミラー１４１を付加してもよい。
【００５０】
同図に示すように、本実施形態においては、データ入力部１３０における負荷１１２が、カレントミラー１４０の負荷側トランジスタ１１１のドレインに接続される定電流源１１２Ａによって構成されている。また、ゲートがカレントミラー１４０のノードＮ３に接続され、負荷側トランジスタ１１１との間でカレントミラーを構成するｐチャネルトランジスタ１５２と、ｐチャネル型トランジスタ１５２のドレインに接続される相補用カレントミラー１４１とが設けられている。相補用カレントミラー１４１のソース側トランジスタ１５１のドレインはｐチャネル型トランジスタ１５２のドレインに接続され、ソースは接地に接続されている。また、相補用カレントミラー１４１の出力側トランジスタ１５０のドレインは定電流源１５７を介して電源電圧Ｖｄｄ２を受け、ソースは接地に接続されている。定電流源１１２Ａ及び定電流源１５７は、例えば一定バイアス電圧をゲートに受けるｎチャネル型又はｐチャネル型ＭＩＳトランジスタによって構成することができる。
【００５１】
本実施形態において、データ出力部１０１の出力用トランジスタ１０５，定電流源１０７，振幅調整用のｎチャネル型トランジスタ１９９Ａ及びカレントミラー１４０にける基本的な動作は、第１の実施形態の第２の具体例と同じであるが、本実施形態においては、以下の作用が付加される。
【００５２】
本実施形態においては、カレントミラー１４０の負荷側１１１のドレインには定電流源１１２Ａが接続されており、データ出力部１０１のオープンドレイン型トランジスタからなる出力用トランジスタ１０５がオンすると、カレントミラー１４０の各トランジスタ１１０，１１１のドレイン電流が増大する。そのとき、各トランジスタ１１０，１１１のドレイン電流が定電流源１１２Ａの電流値を超えると、ノードＮ２から内部回路１１４には、当該ドレイン電流のうち定電流源１１２Ａの電流値を超える分が出力される。
【００５３】
一方、ｐチャネル型トランジスタ１５２のゲート−ソース間電圧Ｖｇｓは、カレントミラー１４０の各トランジスタ１１０，１１１のゲート−ソース間電圧Ｖｇｓと同じである、したがって、ｐチャネル型トランジスタ１５２が各トランジスタ１１０，１１１と同じトランジスタサイズを有していれば、ｐチャネル型トランジスタ１５２には各トランジスタ１１０，１１１と同じドレイン電流が流れる。つまり、相補用カレントミラー１４１のソース側トランジスタ１５１（ｎチャネル型トランジスタ）にも、カレントミラー１４０の負荷側トランジスタ１１１と同じドレイン電流が流れるので、出力用トランジスタ１０５がオンして負荷側トランジスタ１１１のドレイン電流が増大すると、相補用カレントミラー１４１のソース側トランジスタ１５１のドレイン電流も増大することになる。
【００５４】
また、相補用カレントミラー１４１の負荷側トランジスタ１５０には定電流源１５７が接続されているので、負荷側トランジスタ１５０のドレイン電流のうち定電流源１５７の電流値を超える分に等しい電流が、引き込み電流／Ｉｏとして内部回路１１４から流入される。例えば、ｐチャネル型トランジスタの能力の変動量が小さくても、ｎチャネル型トランジスタの能力変動による内部回路１１４からの引き込み電流が利用できるので、ｐチャネル型トランジスタとｎチャネル型トランジスタとの特性のばらつきが補償される。
【００５５】
このように、本実施形態においては、データ入力部１３０と内部回路１１４との間で相補型の電流入出力回路が構成されるので、ｐチャネル型トランジスタとｎチャネル型トランジスタとの動作電流特性を任意に設定することができ、平衡のとれた内部回路１１４へのインターフェースを構築することができる。言い換えると、相補関係のプッシュプル電流を生成することができ、内部回路１１４に対する波形の整形が可能となる。この回路構成は、特に信号のデューティ比を均等にするための補償用回路として用いることができる。
【００５６】
（第３の実施形態）
図７は、本発明の第３の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。図７に示す要素のうち，図１に示す要素と同じ符号が付された要素は図１における要素と同じ機能を有しており、それらについては説明を省略する。
【００５７】
同図に示すように、本実施形態の液晶パネル制御システムは、データ出力部１０１と、Ｎ個の液晶ドライバ１０２と、データ出力部１０１と液晶ドライバ１０２との間にデータの伝送を行なうためのデータ伝送路１０３とを備えている。一般に、液晶ドライバが集積回路化される場合には、このように、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個の液晶ドライバが並設される。
【００５８】
各液晶ドライバ１０２は、第１の実施形態における液晶ドライバ１０２（図１参照）と同じ基本構成を有しており、その具体的な構造としては、図３〜図５に示す構造がある。また、図６に示す相補型カレントミラーを備えたものであってもよい。
【００５９】
本実施形態においては、図１に示すデータ伝送路１０３の配線容量ＣＬが、各液晶ドライバ１０２ごとに異なっている。したがって、図２に示す動作点も変動するが、この動作点を各液晶ドライバ１０２のデータ入力部１３０によって制御することになる。したがって、本実施形態によれば、１つのデータ出力部１０１から複数の液晶ドライバ１０２に同一データを伝送することができる。
【００６０】
ただし、図７に示す工程では、液晶ドライバ１０２の数が増えると、動作点の変動を十分制御しきれなくなることもある。そこで、以下の変形例においては、液晶ドライバの数の増大に対応するための構成について説明する。
【００６１】
−第１の変形例−
図８は、第３の実施形態における第１の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本変形例においては、Ｎ個の液晶ドライバ１０２が配置されているのに対応して、制御用ＬＳＩ１６０内にＭ個（Ｍ＜Ｎ）のデータ出力部１０１が設けられている。データ出力部１０１は、出力用トランジスタ１０５と制御回路１０５とによって構成されている。また、制御用ＬＳＩ１６０内には、データ出力部１０１のうち動作させるものの数を選択するための駆動数選択手段１６１が設けられている。
【００６２】
本変形例では、例えば１００個の液晶ドライバ１０２がある場合には、駆動数選択手段１６１によって、１０個のデータ出力部１０１を動作させるように決定される。図７に示す構成においては、複数のデータ出力部１０１を備えているため、データ伝送路１０３の電圧Ｖｉｎが図６に示す構成の場合よりも低下する。しかし、複数のデータ出力部１０１により、駆動する電流量が多くなるため、カレントミラー１４０の電流変動が大きくなり、動作速度の高い信号伝送回路を得ることができる。
【００６３】
−第２の変形例−
図９は、第３の実施形態における第２の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本変形例においては、Ｎ個の液晶ドライバ１０２が配置されているのに対応して、制御用ＬＳＩ１６０内にＭ個（Ｍ＜Ｎ）のデータ出力部１０１と、データ出力部１０１と液晶ドライバ１０２内のデータ入力部との間の入出力対応選択手段１６５とが設けられている。入出力対応選択手段１６５は、データ転送状況に応じて、例えば１つの液晶ドライバ１０２のみにデータを転送する場合、２つの液晶ドライバ１０２にデータを転送する場合、さらに、１つのデータ出力部１０１のみで電流駆動する場合、３つのデータ出力部１０１を用いてデータを転送する場合など、任意の入出力関係の選択を行なうことが可能に構成されている。
【００６４】
本変形例によれば、データ転送条件に応じて、消費電力，動作速度に応じたデータ信号伝送回路を構成することができる。つまり、高速動作を行う場合は、データ出力部の個数を増やし、低消費電力化が必要な場合は、接続するデータ入力部の個数を削減するなどのデータ転送条件を選択することができる。
【００６５】
−第３の変形例−
図１０は、第３の実施形態における第３の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【００６６】
本変形例のデータ伝送回路は、第２の変形例における図９に示す構成と同じ構成に加えて、各液晶ドライバ１０２内に、振幅制御部１０９の通過電流Ｉｂを遮断制御するための電流制御部１６６を備えている。
【００６７】
図１１は、本変形例における３つの液晶ドライバを制御する場合のタイミングチャート図である。同図に示すように、各液晶ドライバ１０２のクロックＣＬＫ（１）−（３）に応じて、各データ出力部１０１からデータＤＡＴＡ（１）−（３）を取り出す。その際、電流制御部１６６からのオン信号ＳＴＡＲＴ（１）−（３）に応じて、各液晶ドライバ１０１の振幅制御部１０９の電流が流れる。そして、第１液晶ドライバ，第２液晶ドライバ，第３液晶ドライバの定電流源１０７に一定電流Ｉｂ（１）−（３）が流れ、各液晶ドライバの内部回路にデータが送られる。
【００６８】
本変形例の構成によれば、電流制御部１６６により、データ転送が必要なデータ入力部のみに電流出力状態を設定して、データ転送が不要なデータ入力部のアイドリング電流を停止することができるため、システムの消費電力を低減することができる。
【００６９】
（その他の実施形態）
上記各実施形態においては、本発明を、送信側回路が制御ＬＳＩで、受信側回路が液晶ドライバである液晶パネル制御システム中のデータ伝送回路に適用した例を説明したが、本発明は斯かる実施形態に限定されるものではなく、他のシステムにも応用することができる。
【００７０】
上記各実施形態においては、出力用トランジスタ１０５をＭＩＳトランジスタ（ＭＩＳＦＥＴ）によって構成したが、出力用トランジスタ１０５や、カレントミラー中の各トランジスタ１１０，１１１等のトランジスタをバイポーラトランジスタによって構成してもよい。その場合、例えば出力用トランジスタをオープンコレクタ型のバイポーラトランジスタとすることができる。
【００７１】
また、上記各実施形態のごとく、出力用トランジスタ，カレントミラー中のトランジスタなどの各トランジスタをＭＩＳトランジスタによって構成した場合にも、各ＭＩＳトランジスタの導電型は上記各実施形態に限定されるものではなく、ｐチャネル型，ｎチャネル型を各実施形態とは逆にしてもよい。また、電源電圧Ｖｄｄと接地電圧ＶＳｓとを逆にすることもできる。
【００７２】
【発明の効果】
本発明の信号伝送回路によると、伝送路における電圧をほぼ一定の範囲内に収める手段を講じたので、伝送路における電磁波の不要輻射を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図２】（ａ）〜（ｄ）は、それぞれ順に、データ伝送路の電圧の動作点を説明するための電圧−電流特性図，並びにデータ伝送路の電圧，出力用トランジスタの貫通電流，及び電流源に流れる電流のタイミングチャート図である。
【図３】第１の実施形態における第１の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図４】第１の実施形態における第２の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図５】第１の実施形態における第３の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図６】本発明の第２の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図７】本発明の第３の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図８】第３の実施形態における第１の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図９】第３の実施形態における第２の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１０】第３の実施形態における第３の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１１】第３の実施形態の第３の変形例における３つの液晶ドライバを制御する場合のタイミングチャート図である。
【図１２】従来の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１３】（ａ）〜（ｃ）は、それぞれ順に、従来の信号伝送回路のデータ伝送路におけるデータ信号の時間変化，データ出力部に流れる貫通電流の時間変化，及びデータ伝送路に流れる配線容量への漏れ電流の時間変化を示す図である。
【符号の説明】
１０１ データ出力部
１０２ 液晶ドライバ（受信側回路）
１０３ データ伝送路
１０５ 出力用トランジスタ
１０６ 制御回路
１０７ 定電流源
１０９ 振幅制御手段
１１０ ソース側トランジスタ
１１１ 負荷側トランジスタ
１１２ 負荷
１１４ 内部回路
１３０ データ入力部
【発明の属する技術分野】
本発明は、複数の回路同士の間における信号を送受信するための信号伝送回路に係り、特に、信号伝送回路における電磁波の不要輻射の低減対策に関する。
【０００２】
【従来の技術】
従来より、複数の回路同士の間で、データの入出力を行なう場合、送信側回路の出力部と受信側回路の入力部とにそれぞれインバータ回路を配置して、送信側回路の電源電圧と接地電圧との電位差に応じた論理振幅を有するデジタル信号を受信側回路から送信側回路に送り、受信側回路において電源電圧と接地電圧との電位差に応じた論理振幅を持ったデジタル信号を生成して、これを内部回路に取り込むという構造が一般的に採用されている。つまり、一般的な従来の信号伝送回路は、出力用インバータと、伝送路と、受信用インバータによって構成されている。
【０００３】
図１２は、従来の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。
【０００４】
同図に示すように、従来の液晶パネル制御システムは、制御用ＬＳＩ１１０１と、液晶ドライバ１１０２と、制御用ＬＳＩ１１０１と液晶ドライバ１１０２との間にデータの伝送を行なうためのデータ伝送路１１０３とを備えている。なお、この液晶ドライバ１１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設されるが、図１２には、説明を簡単にするために、液晶ドライバ１１０２が１つだけ配置されているように描かれている。
【０００５】
制御用ＬＳＩ１１０１には、制御用信号を生成するための内部回路１１０７と、内部回路で生成された制御用信号であるデータ信号（デジタル信号）Ｖｉｎを出力するためのデータ出力部１１２０とが設けられている。データ出力部１１２０は、電源電圧Ｖｄｄ１を供給する電源電圧供給部と接地電圧Ｖｓｓを供給する接地との間に、ｐチャネル型トランジスタ１１０５とｎチャネル型トランジスタ１１０６とを直列に配置してなるインバータ回路によって構成されている。
【０００６】
液晶ドライバ１１０２には、液晶素子を制御するための信号を生成する内部回路１１１０と、制御用ＬＳＩ１１０１のデータ出力部１１２０から転送されるデータ信号Ｖｉｎを受けて、内部回路１１１０を制御するための信号を生成するデータ入力部１１３０とが設けられている。データ入力部１１３０は、電源電圧Ｖｄｄ２を供給する電源電圧供給部と接地電圧Ｖｓｓを供給する接地との間に、ｐチャネル型トランジスタ１１０８とｎチャネル型トランジスタ１１０９とを直列に配置してなるインバータ回路によって構成されている。
【０００７】
ここで、図１２に示すように、データ伝送路１１０３には、伝送路を構成する配線の浮遊容量で圧配線容量ＣＬが存在している。つまり、ｐチャネル型トランジスタ１１０５は、データ伝送路の配線容量ＣＬに電荷を充電し、データ伝送路１１０３の電位を上昇させるものであり、ｎチャネル型トランジスタ１１０６は、データ伝送路１１０３の配線容量ＣＬの電荷をグランド側に放電し、データ伝送路１１０３の電位を降下させるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の信号伝送回路において、データ伝送路１１０３において大きな電磁波の不要輻射が発生し、周辺機器に悪影響を及ぼすという不具合があった。
【０００９】
図１３（ａ）〜（ｃ）は、それぞれ順に、従来の信号伝送回路のデータ伝送路１１０３におけるデータ信号Ｖｉｎの時間変化，データ出力部１１２０に流れる貫通電流Ｉｓの時間変化，及びデータ伝送路１１０３に流れる配線容量への漏れ電流Ｉｏの時間変化を示す図である。
【００１０】
図１２（ａ）に示すように、制御用ＬＳＩ１１０１において、内部回路１１０７からの信号に応じて、データ出力部１１０１からハイレベルのデータ信号が出力されると（タイミングｔ１００）、データ伝送路１１０３に流れるデータ信号Ｖｉｎの電位が電源電圧Ｖｄｄ１まで上昇する（タイミングｔ１０１）。
【００１１】
このとき、図１２（ｂ）に示すように、データ信号Ｖｉｎの上昇の際、データ出力部１１２０のｐチャネル型トランジスタ１１０５とｎチャネル型トランジスタ１１０６との間に貫通電流Ｉｓが流れる。貫通電流Ｉｓは、液晶ドライバ１１０２のデータ入力部１１３０を構成するｐチャネル型トランジスタ１１０８とｎチャネル型１１０９との間にも流れる。
【００１２】
また、データ伝送路１１０３におけるデータ信号Ｖｉｎの電圧が下降するとき（タイミングｔ１０２）も、同様に、データ出力部１１２０及びデータ入力部１１３０に貫通電流Ｉｓが流れる。
【００１３】
また、図１２（ｃ）に示すように、データ伝送路１１０３の配線容量ＣＬには電位変動に応じた漏れ電流Ｉｏが流れる。
【００１４】
上述の動作を行うことで、制御用ＬＳＩ１１０１の内部回路１１０７から出力されるデータは、電圧値がハイレベルとローレベルとのいずれかであるデータ信号Ｖｉｎとして、データ出力部１１２０からデータ入力部１１３０に伝送されることになる。
【００１５】
液晶パネル制御システムの場合、制御用ＬＳＩと多数の液晶ドライバ用ＬＳＩとが数１０ｃｍの長さの配線によって接続されるため、データ出力部は比較的大きなバス容量を駆動するための駆動用トランジスタによって構成されている。
【００１６】
ところが、上述のように、データ伝送路１１０３上の電圧の遷移幅が大きければ大きいほどデータ伝送路から充放電される電荷量が増大し、液晶素子を動作させる速度向上のためにデータ伝送路１１０３上のデータ信号Ｖｉｎの変化速度が上昇するにつれて、電流値の変動量も大きくなる。この電流値の変動量に応じてデータ伝送路１１０３には大きな電磁波が発生することになり、その結果、大きな電磁波の不要輻射が発生するのである。
【００１７】
本発明の目的は、データ伝送路における電流値の変化を抑制する手段を講ずることにより、データ伝送路における電磁波の不要輻射の小さい信号伝達回路を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の信号伝送回路は、１個の送信側回路と１個または複数の受信側回路とを、１信号当り１本の伝送線による伝送路により接続する信号伝送回路であって、上記送信側回路における上記伝送路と電圧供給部との間に介設され、送信側の内部回路からのデジタル信号に応じて動作する出力用トランジスタを有するデータ出力部と、上記受信側回路における上記受信側回路の内部回路と上記伝送路との間に介設されたデータ入力部と、上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するための出力ノードとを備え、上記データ入力部は、上記伝送路に接続される定電流源と、上記電流源及び伝送路に接続され、上記伝送路における電圧がほぼ一定の範囲内に収まるように上記伝送路への電流を制御する振幅制御手段と、上記振幅制御手段を介して上記伝送路に接続される第１トランジスタと、上記出力ノードに接続される第２トランジスタとを含むカレントミラーと、上記出力ノードを介して上記カレントミラーの第２トランジスタ及び内部回路に接続され、第２トランジスタの電流出力を電圧に変換するための負荷とを有している。
【００１９】
これにより、送信側回路において出力用トランジスタに負荷素子が接続されるのではなく、出力用トランジスタがオープンの状態になっている。そして、データ伝送路における電圧がほぼ一定範囲内に収まるように、データ伝送路の電流を変動させることにより、データ入力部に電流の変動信号としてデータを伝送することができる。つまり、従来例のごとく伝送路の電圧を電源電圧と接地電圧との間で変化させる必要がないため、伝送路における電流変動量が少なくなる。よって、伝送路における不要電磁波の輻射を低減することができる。
【００２０】
上記振幅制御手段は、ゲートにバイアス電圧を受けるＭＩＳトランジスタによって構成されていることにより、簡素な構成で伝送路における電圧振幅の制御を行なうことができる。
【００２１】
上記定電流源は、ゲートに一定のバイアス電圧を受けるＭＩＳトランジスタによって構成することができる。
【００２２】
上記負荷は定電流源であり、上記カレントミラーの第１トランジスタとカレントミラーを構成する第３トランジスタと、上記カレントミラーの第１，第２トランジスタとは逆導電型の２つのトランジスタを含み、上記内部回路に接続されて、上記第３トランジスタの電流出力をミラーするための相補用カレントミラーと、上記相補用カレントミラーの出力に接続される電流源とさらに備えていることにより、相補関係のプッシュプル電流を生成することができ、内部回路に対する波形の整形が可能となる。
【００２３】
上記送信側回路には、上記データ出力部が複数個配置されており、上記送信側回路は、複数個配置されており、上記複数のデータ出力部と、上記複数の受信側回路の各データ入力部との接続状態を導通・非道通に切り替える切り替え手段をさらに備えていることにより、高速動作を行う場合は、データ出力部の個数を増やし、低消費電力化が必要な場合は、接続するデータ入力部の個数を削減するなどのデータ転送条件を選択することができる。
【００２４】
上記受信側回路の振幅制御手段に流れる電流を停止させるように制御する電流制御手段をさらに備えていることにより、データ転送が不要なデータ入力部の消費電力を低減することができる。
【００２５】
上記送信側回路は、液晶パネルの液晶ドライバ制御回路であり、上記受信側回路は、液晶パネルの液晶ドライバである場合に、特に伝送線が長く電磁波の不要輻射の発生しやすい液晶パネルの制御システムにおいて、著効を発揮することができる。
【００２６】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動する液晶ドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。つまり、送信側回路が液晶ドライバ制御回路で、受信側回路が液晶ドライバである。
【００２７】
同図に示すように、本実施形態の液晶パネル制御システムは、例えば制御用ＬＳＩに内蔵されるデータ出力部１０１と、液晶ドライバ１０２と、データ出力部１０１と液晶ドライバ１０２との間にデータの伝送を行なうためのデータ伝送路１０３とを備えている。この液晶ドライバ１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。本実施形態においては、データ出力部１０１に対して１つの液晶ドライバ１０２が接続されている場合を例に採っている。
【００２８】
データ出力部１０１には、制御用信号を生成するための制御回路１０６と、制御回路１０６で生成された制御用信号であるデータ信号（デジタル信号）Ｖｉｎを出力するための出力用トランジスタ１０５とが設けられている。つまり、本実施形態においては、出力用トランジスタ１０５のドレインには負荷素子が接続されておらず、オープンドレイン型のｎチャネル型トランジスタによって構成されている。また、制御回路１０６は、オープンドレイン型トランジスタからなる出力用トランジスタ１０５のゲート電圧を制御して、出力用トランジスタ１０５のソース・ドレイン間電流を制御するための出力制御部として機能する。
【００２９】
液晶ドライバ１０２には、液晶素子を制御するための信号を生成する内部回路１１４と、データ出力部１０１の出力用トランジスタ１０５から転送されるデータ信号Ｖｉｎを受けて、内部回路１１４を制御するためのデータ信号を生成するデータ入力部１３０とが設けられている。データ入力部１３０は、一端子がデータ伝送路１０３に接続され、他の端子が接地された定電流源１０７と、データ伝送路１０３と定電流源１０７とにつながるノードＮ１の電位変動を抑制するようにノードＮ１の電流量を制御する振幅制御部１０９と、ノードＮ１の電流量を制御するためのカレントミラー回路１４０と、カレントミラー１４０から流出される電流の負荷１１２とが配置されている。カレントミラー１４０は、振幅制御部１０９に接続されるソース側トランジスタ１１０と、負荷１１３に接続される負荷側トランジスタ１１１とを有しており、各トランジスタ１１０，１１１同士のゲートを接続するノードＮ３は、ソース側トランジスタ１１０と振幅制御部１０９とを接続するノードともなっている。
【００３０】
ここで、負荷１１２は、カレントミラー１４０の負荷側トランジスタ１１１から流出される電流の負荷であり、電流変動を電位変動に変換するものである。そして、ノードＮ２は、内部回路１１４に供給される電圧信号であるデータ信号が生成される部位である。また、定電流源１０７は、例えばゲートに一定のバイアス電圧が印加されたｎチャネル型トランジスタ又はｐチャネル型トランジスタ（ＭＩＳＦＥＴ）などによって構成することができる。
【００３１】
次に、本実施形態における信号伝送回路の動作を説明する。
【００３２】
図２（ａ）〜（ｄ）は、それぞれ順に、データ伝送路１０３の電圧ＶｉｎとノードＮ３の電圧Ｖ１との動作点を説明するための電圧−電流特性図，データ伝送路１０３の電圧Ｖｉｎのタイミングチャート図，出力用トランジスタ１０５の貫通電流Ｉｓのタイミングチャート図，及び電流源１０７に流れる電流Ｉｏのタイミングチャート図である。
【００３３】
まず、図２（ａ）に示す電圧−電流特性図を参照しながら、カレントミラー１４０，電流源１０９，及び負荷１１２による動作点の変動制御について説明する。データ出力部１０１内のオープンドレイン型トランジスタである出力用トランジスタ１０５がオフのとき、データ伝送路１０３には電流が流れないため、ノードＮ１における電流値は定電流源１０７による電流Ｉｂのみである。この場合、データ入力部１３０の振幅制御部１０９につながるノードＮ３の電圧は、定電流源１０７の電流値Ｉｂと、カレントミラー１４０のソース側トランジスタ１１０の動作電流特性で決定され、図２（ａ）の点Ａの電位である。
【００３４】
次に、データ出力部１０１内の出力用トランジスタ１０５がオンすると、データ伝送路１０３には、出力用トランジスタ１０５の特性によって決まる電流値Ｉｓがデータ入力部１３０から流れる。このため、データ入力部１３０のカレントミラー１４０のソース側トランジスタ１１０には、定電流源１０７による電流Ｉｂと出力用トランジスタ１０５への電流１Ｓとを加算した電流（Ｉｂ＋Ｉｓ）が流れる。一方、振幅制御部１０９により、データ伝送部１０３の電圧Ｖｉｎが低下しないように、振幅制御部１０９の電気抵抗を低下させて振幅制御部１０９を流れる電流値を上昇させ、データ伝送路１０３の電圧Ｖｉｎを一定に維持する制御が行なわれる。この時、図２（ａ）に示すように、吐き出し電流値がＩｓだけ増大するため動作点が点Ｂに移動し、ノードＮ３の電位Ｖ１は、点Ｂにおける電位になる。
【００３５】
また、カレントミラー１４０中のソース側トランジスタ１１０を流れる電流もＩｓだけ増大する。そして、カレントミラー１４０中の負荷側トランジスタ１１１はソース側トランジスタ１１０と同じ電圧値をゲートに受けることから、ソース側トランジスタ１１０と同様に、負荷側トランジスタ１１１を流れる電流も増大する。この増大した電流により、負荷１１２の負荷値によって決まる出力電圧がノードＮ２に発生する。そして、この出力電圧が電圧変動値として内部回路１１４に転送される。
【００３６】
上述の制御が行なわれることにより、図２（ｂ）に示すように、データ伝送路１０３の電圧Ｖｉｎは出力用トランジスタのオン・オフにかかわらず一定値を維持する。また、図２（ｃ）に示すように、出力用トランジスタ１０５がオン・オフするときに（タイミングｔ０，ｔ２）、データ伝送路１０３を経て出力用トランジスタ１０５に流れる電流ｌｓの値は変動するが、図２（ｄ）に示すように、定電流源１０７を流れる電流Ｉｂの値は一定である。
【００３７】
その結果、信号伝送回路における電磁波の不要輻射の発生原因となる電流値の変動は、オープンドレイン型トランジスタからなる出力用トランジスタ１０５のオン電流値（図２（ｃ）参照）で決まる。ところが、データ入力部１３０の電流−電圧変換利得が高ければ、オープンドレイン型トランジスタである出力用トランジスタ１０５を流れる電流を低減することができるので、電磁波の不要輻射の少ない信号伝送回路が実現できる。
【００３８】
次に、本実施形態における振幅制御部１０９の具体的な構成についての具体例について説明する。
【００３９】
−第１の具体例−
図３は、第１の実施形態における第１の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、参照電圧Ｖｒｅｆ を受けるｎチャネル型トランジスタ１０９Ａにより構成されている。この参照電圧Ｖｒｅｆ は、ｎチャネル型トランジスタのゲートに一定電圧をバイアスするためのものである。図３に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４０】
本具体例においては、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンすると、データ伝送路１０３およびデータ入力部１３０からデータ出力部１０１の出力用トランジスタ１０５に向かって電荷が移動する。この時、データ伝送路１０３の電圧Ｖｉｎはいったん電圧降下を起こす。しかし、ゲートに一定の参照電圧Ｖｒｅｆ を受けているｎチャネル型トランジスタ１０９Ａ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓが上昇するため、ｎチャネル型トランジスタ１０９Ａのドレイン電流量が増大する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４１】
本具体例においては、図３に示すように、極めて簡素な回路構成で電圧Ｖｉｎの安定化が実現できるため、液晶ドライバのように、集積面積が小さく、データ信号線数が比較的多いＬＳＩなどを用いたシステムにおいて、不要輻射の少ないデータ信号伝送回路を実現することができる。
【００４２】
−第２の具体例−
図４は、第１の実施形態における第２の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、ゲートにノードＮ３の電圧Ｖ１を受けるｎチャネル型トランジスタ１０９Ｂにより構成されている。つまり、ｎチャネル型トランジスタ１０９Ｂはダイオード接続され、抵抗値が可変な抵抗体として機能する。図４に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４３】
本具体例においても、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンになると、データ伝送路１０３の電圧Ｖｉｎはいったん低下する。しかし、ダイオード接続されたｎチャネル型トランジスタ１０９Ｂ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓつまり順方向電圧が上昇するため、ｎチャネル型トランジスタ１０９Ｂのドレイン電流量が増大する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４４】
すなわち、本具体例においては、参照電圧を必要とせずに振幅抑制ができる極めて簡易なデータ信号伝送回路を実現することができる。
【００４５】
−第３の具体例−
図５は、第１の実施形態における第３の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本具体例においては、図１に示す構成における振幅制御部１０９が、カレントミラー１４０の負荷トランジスタ１１１と電圧生成用負荷１１２とに共通に接続されるノードＮ２の電圧をゲートに受けるｎチャネル型トランジスタ１０９Ｃにより構成されている。図５に示す他の要素は、図１に示す構成と同じであり、図１と同じ符号を付して説明を省略する。
【００４６】
本具体例においても、オープンドレイン型トランジスタからなる出力用トランジスタ１０５がオフのとき、上述のように、出力用トランジスタ１０５には電流が流れない。そして、データ入力部１３０のノードＮ１には、定電流源１０７で決まるバイアス電流が流れている。次に、出力用トランジスタ１０５がオンになると、データ伝送路１０３の電圧Ｖｉｎはいったん低下する。しかし、カレントミラー１４０中で電流増幅されたトランジスタ１１１と負荷１１２とによって生成される電圧（ノードＮ２の電圧）をゲートに受けるｎチャネル型トランジスタ１０９Ｃ（振幅制御用トランジスタ）において、データ伝送路１０３につながるノードＮ１の電圧降下に応じてゲート−ソース間電位差Ｖｇｓが上昇するため、ｎチャネル型トランジスタ１０９Ｃのドレイン電流量が増加する。その結果、データ伝送路１０３の電圧Ｖｉｎの降下が抑制されるので、電圧Ｖｉｎの変化は一定の微細な振幅以下に維持され、電圧Ｖｉｎが安定化する。
【００４７】
すなわち、本具体例においては、振幅制御用トランジスタであるｎチャネル型トランジスタ１０９Ｃの動作範囲がカレントミラーを介して電流増幅されたノードＮ２の電位によって制御できるため、設計値の自由度が広くなり、動作範囲の調整範囲が容易となる。
【００４８】
（第２の実施形態）
図６は、第２の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。この液晶ドライバ１０２は、集積回路化される場合、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個が並設される。本実施形態においては、データ出力部１０１に対して１つの液晶ドライバ１０２が接続されている場合を例に採っている。
【００４９】
本実施形態においては、後述するように、データ入力部１３０に、２つのｐチャネル型トランジスタによって構成されるカレントミラー１４０に加えて、２つのｎチャネル型トランジスタによって構成される相補用カレントミラー１４１が設けられている。図６に示す要素のうち，図２に示す要素と同じ符号が付された要素は図２における要素と同じ機能を有しており、それらについては説明を省略する。ただし、第１の実施形態の第２，第３の具体例の液晶ドライバ、あるいはその他の振幅制御手段を備えた液晶ドライバに相補用カレントミラー１４１を付加してもよい。
【００５０】
同図に示すように、本実施形態においては、データ入力部１３０における負荷１１２が、カレントミラー１４０の負荷側トランジスタ１１１のドレインに接続される定電流源１１２Ａによって構成されている。また、ゲートがカレントミラー１４０のノードＮ３に接続され、負荷側トランジスタ１１１との間でカレントミラーを構成するｐチャネルトランジスタ１５２と、ｐチャネル型トランジスタ１５２のドレインに接続される相補用カレントミラー１４１とが設けられている。相補用カレントミラー１４１のソース側トランジスタ１５１のドレインはｐチャネル型トランジスタ１５２のドレインに接続され、ソースは接地に接続されている。また、相補用カレントミラー１４１の出力側トランジスタ１５０のドレインは定電流源１５７を介して電源電圧Ｖｄｄ２を受け、ソースは接地に接続されている。定電流源１１２Ａ及び定電流源１５７は、例えば一定バイアス電圧をゲートに受けるｎチャネル型又はｐチャネル型ＭＩＳトランジスタによって構成することができる。
【００５１】
本実施形態において、データ出力部１０１の出力用トランジスタ１０５，定電流源１０７，振幅調整用のｎチャネル型トランジスタ１９９Ａ及びカレントミラー１４０にける基本的な動作は、第１の実施形態の第２の具体例と同じであるが、本実施形態においては、以下の作用が付加される。
【００５２】
本実施形態においては、カレントミラー１４０の負荷側１１１のドレインには定電流源１１２Ａが接続されており、データ出力部１０１のオープンドレイン型トランジスタからなる出力用トランジスタ１０５がオンすると、カレントミラー１４０の各トランジスタ１１０，１１１のドレイン電流が増大する。そのとき、各トランジスタ１１０，１１１のドレイン電流が定電流源１１２Ａの電流値を超えると、ノードＮ２から内部回路１１４には、当該ドレイン電流のうち定電流源１１２Ａの電流値を超える分が出力される。
【００５３】
一方、ｐチャネル型トランジスタ１５２のゲート−ソース間電圧Ｖｇｓは、カレントミラー１４０の各トランジスタ１１０，１１１のゲート−ソース間電圧Ｖｇｓと同じである、したがって、ｐチャネル型トランジスタ１５２が各トランジスタ１１０，１１１と同じトランジスタサイズを有していれば、ｐチャネル型トランジスタ１５２には各トランジスタ１１０，１１１と同じドレイン電流が流れる。つまり、相補用カレントミラー１４１のソース側トランジスタ１５１（ｎチャネル型トランジスタ）にも、カレントミラー１４０の負荷側トランジスタ１１１と同じドレイン電流が流れるので、出力用トランジスタ１０５がオンして負荷側トランジスタ１１１のドレイン電流が増大すると、相補用カレントミラー１４１のソース側トランジスタ１５１のドレイン電流も増大することになる。
【００５４】
また、相補用カレントミラー１４１の負荷側トランジスタ１５０には定電流源１５７が接続されているので、負荷側トランジスタ１５０のドレイン電流のうち定電流源１５７の電流値を超える分に等しい電流が、引き込み電流／Ｉｏとして内部回路１１４から流入される。例えば、ｐチャネル型トランジスタの能力の変動量が小さくても、ｎチャネル型トランジスタの能力変動による内部回路１１４からの引き込み電流が利用できるので、ｐチャネル型トランジスタとｎチャネル型トランジスタとの特性のばらつきが補償される。
【００５５】
このように、本実施形態においては、データ入力部１３０と内部回路１１４との間で相補型の電流入出力回路が構成されるので、ｐチャネル型トランジスタとｎチャネル型トランジスタとの動作電流特性を任意に設定することができ、平衡のとれた内部回路１１４へのインターフェースを構築することができる。言い換えると、相補関係のプッシュプル電流を生成することができ、内部回路１１４に対する波形の整形が可能となる。この回路構成は、特に信号のデューティ比を均等にするための補償用回路として用いることができる。
【００５６】
（第３の実施形態）
図７は、本発明の第３の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。ここに示す信号伝送回路は、ＴＦＴマトリクスカラー液晶パネルを駆動する液晶ドライバと液晶ドライバを駆動するドライバ制御回路（制御用ＬＳＩ）とに内蔵され、デジタルのカラー画像信号のデータ転送を行うものである。図７に示す要素のうち，図１に示す要素と同じ符号が付された要素は図１における要素と同じ機能を有しており、それらについては説明を省略する。
【００５７】
同図に示すように、本実施形態の液晶パネル制御システムは、データ出力部１０１と、Ｎ個の液晶ドライバ１０２と、データ出力部１０１と液晶ドライバ１０２との間にデータの伝送を行なうためのデータ伝送路１０３とを備えている。一般に、液晶ドライバが集積回路化される場合には、このように、一つのＴＦＴマトリクスカラー液晶パネルの列に対応して多数個の液晶ドライバが並設される。
【００５８】
各液晶ドライバ１０２は、第１の実施形態における液晶ドライバ１０２（図１参照）と同じ基本構成を有しており、その具体的な構造としては、図３〜図５に示す構造がある。また、図６に示す相補型カレントミラーを備えたものであってもよい。
【００５９】
本実施形態においては、図１に示すデータ伝送路１０３の配線容量ＣＬが、各液晶ドライバ１０２ごとに異なっている。したがって、図２に示す動作点も変動するが、この動作点を各液晶ドライバ１０２のデータ入力部１３０によって制御することになる。したがって、本実施形態によれば、１つのデータ出力部１０１から複数の液晶ドライバ１０２に同一データを伝送することができる。
【００６０】
ただし、図７に示す工程では、液晶ドライバ１０２の数が増えると、動作点の変動を十分制御しきれなくなることもある。そこで、以下の変形例においては、液晶ドライバの数の増大に対応するための構成について説明する。
【００６１】
−第１の変形例−
図８は、第３の実施形態における第１の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本変形例においては、Ｎ個の液晶ドライバ１０２が配置されているのに対応して、制御用ＬＳＩ１６０内にＭ個（Ｍ＜Ｎ）のデータ出力部１０１が設けられている。データ出力部１０１は、出力用トランジスタ１０５と制御回路１０５とによって構成されている。また、制御用ＬＳＩ１６０内には、データ出力部１０１のうち動作させるものの数を選択するための駆動数選択手段１６１が設けられている。
【００６２】
本変形例では、例えば１００個の液晶ドライバ１０２がある場合には、駆動数選択手段１６１によって、１０個のデータ出力部１０１を動作させるように決定される。図７に示す構成においては、複数のデータ出力部１０１を備えているため、データ伝送路１０３の電圧Ｖｉｎが図６に示す構成の場合よりも低下する。しかし、複数のデータ出力部１０１により、駆動する電流量が多くなるため、カレントミラー１４０の電流変動が大きくなり、動作速度の高い信号伝送回路を得ることができる。
【００６３】
−第２の変形例−
図９は、第３の実施形態における第２の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。本変形例においては、Ｎ個の液晶ドライバ１０２が配置されているのに対応して、制御用ＬＳＩ１６０内にＭ個（Ｍ＜Ｎ）のデータ出力部１０１と、データ出力部１０１と液晶ドライバ１０２内のデータ入力部との間の入出力対応選択手段１６５とが設けられている。入出力対応選択手段１６５は、データ転送状況に応じて、例えば１つの液晶ドライバ１０２のみにデータを転送する場合、２つの液晶ドライバ１０２にデータを転送する場合、さらに、１つのデータ出力部１０１のみで電流駆動する場合、３つのデータ出力部１０１を用いてデータを転送する場合など、任意の入出力関係の選択を行なうことが可能に構成されている。
【００６４】
本変形例によれば、データ転送条件に応じて、消費電力，動作速度に応じたデータ信号伝送回路を構成することができる。つまり、高速動作を行う場合は、データ出力部の個数を増やし、低消費電力化が必要な場合は、接続するデータ入力部の個数を削減するなどのデータ転送条件を選択することができる。
【００６５】
−第３の変形例−
図１０は、第３の実施形態における第３の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【００６６】
本変形例のデータ伝送回路は、第２の変形例における図９に示す構成と同じ構成に加えて、各液晶ドライバ１０２内に、振幅制御部１０９の通過電流Ｉｂを遮断制御するための電流制御部１６６を備えている。
【００６７】
図１１は、本変形例における３つの液晶ドライバを制御する場合のタイミングチャート図である。同図に示すように、各液晶ドライバ１０２のクロックＣＬＫ（１）−（３）に応じて、各データ出力部１０１からデータＤＡＴＡ（１）−（３）を取り出す。その際、電流制御部１６６からのオン信号ＳＴＡＲＴ（１）−（３）に応じて、各液晶ドライバ１０１の振幅制御部１０９の電流が流れる。そして、第１液晶ドライバ，第２液晶ドライバ，第３液晶ドライバの定電流源１０７に一定電流Ｉｂ（１）−（３）が流れ、各液晶ドライバの内部回路にデータが送られる。
【００６８】
本変形例の構成によれば、電流制御部１６６により、データ転送が必要なデータ入力部のみに電流出力状態を設定して、データ転送が不要なデータ入力部のアイドリング電流を停止することができるため、システムの消費電力を低減することができる。
【００６９】
（その他の実施形態）
上記各実施形態においては、本発明を、送信側回路が制御ＬＳＩで、受信側回路が液晶ドライバである液晶パネル制御システム中のデータ伝送回路に適用した例を説明したが、本発明は斯かる実施形態に限定されるものではなく、他のシステムにも応用することができる。
【００７０】
上記各実施形態においては、出力用トランジスタ１０５をＭＩＳトランジスタ（ＭＩＳＦＥＴ）によって構成したが、出力用トランジスタ１０５や、カレントミラー中の各トランジスタ１１０，１１１等のトランジスタをバイポーラトランジスタによって構成してもよい。その場合、例えば出力用トランジスタをオープンコレクタ型のバイポーラトランジスタとすることができる。
【００７１】
また、上記各実施形態のごとく、出力用トランジスタ，カレントミラー中のトランジスタなどの各トランジスタをＭＩＳトランジスタによって構成した場合にも、各ＭＩＳトランジスタの導電型は上記各実施形態に限定されるものではなく、ｐチャネル型，ｎチャネル型を各実施形態とは逆にしてもよい。また、電源電圧Ｖｄｄと接地電圧ＶＳｓとを逆にすることもできる。
【００７２】
【発明の効果】
本発明の信号伝送回路によると、伝送路における電圧をほぼ一定の範囲内に収める手段を講じたので、伝送路における電磁波の不要輻射を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図２】（ａ）〜（ｄ）は、それぞれ順に、データ伝送路の電圧の動作点を説明するための電圧−電流特性図，並びにデータ伝送路の電圧，出力用トランジスタの貫通電流，及び電流源に流れる電流のタイミングチャート図である。
【図３】第１の実施形態における第１の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図４】第１の実施形態における第２の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図５】第１の実施形態における第３の具体例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図６】本発明の第２の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図７】本発明の第３の実施形態の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図８】第３の実施形態における第１の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図９】第３の実施形態における第２の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１０】第３の実施形態における第３の変形例の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１１】第３の実施形態の第３の変形例における３つの液晶ドライバを制御する場合のタイミングチャート図である。
【図１２】従来の液晶パネル制御システムに配置される信号伝送回路の構成を示す電気回路図である。
【図１３】（ａ）〜（ｃ）は、それぞれ順に、従来の信号伝送回路のデータ伝送路におけるデータ信号の時間変化，データ出力部に流れる貫通電流の時間変化，及びデータ伝送路に流れる配線容量への漏れ電流の時間変化を示す図である。
【符号の説明】
１０１ データ出力部
１０２ 液晶ドライバ（受信側回路）
１０３ データ伝送路
１０５ 出力用トランジスタ
１０６ 制御回路
１０７ 定電流源
１０９ 振幅制御手段
１１０ ソース側トランジスタ
１１１ 負荷側トランジスタ
１１２ 負荷
１１４ 内部回路
１３０ データ入力部
Claims (7)
- １個の送信側回路と１個または複数の受信側回路とを、１信号当り１本の伝送線による伝送路により接続する信号伝送回路であって、
上記送信側回路における上記伝送路と電圧供給部との間に介設され、送信側の内部回路からのデジタル信号に応じて動作する出力用トランジスタを有するデータ出力部と、
上記受信側回路における上記受信側回路の内部回路と上記伝送路との間に介設されたデータ入力部と、
上記受信側回路の内部回路につながり、上記受信側回路の内部回路にデジタル信号を出力するための出力ノードとを備え、
上記データ入力部は、
上記伝送路に接続される定電流源と、
上記電流源及び伝送路に接続され、上記伝送路における電圧がほぼ一定の範囲内に収まるように上記伝送路への電流を制御する振幅制御手段と、
上記振幅制御手段を介して上記伝送路に接続される第１トランジスタと、上記出力ノードに接続される第２トランジスタとを含むカレントミラーと、
上記出力ノードを介して上記カレントミラーの第２トランジスタ及び内部回路に接続され、第２トランジスタの電流出力を電圧に変換するための負荷と
を有している信号伝送回路。 - 請求項１に記載の信号伝送回路において、
上記振幅制御手段は、ゲートにバイアス電圧を受けるＭＩＳトランジスタによって構成されていることを特徴とする信号伝送回路。 - 請求項１又は２記載の信号伝送回路において、
上記定電流源は、ゲートに一定のバイアス電圧を受けるＭＩＳトランジスタによって構成されていることを特徴とする信号伝送回路。 - 請求項１〜３のうちいずれか１つに記載の信号伝送回路において、
上記負荷は定電流源であり、
上記カレントミラーの第１トランジスタとカレントミラーを構成する第３トランジスタと、
上記カレントミラーの第１，第２トランジスタとは逆導電型の２つのトランジスタを含み、上記内部回路に接続されて、上記第３トランジスタの電流出力をミラーするための相補用カレントミラーと、
上記相補用カレントミラーの出力に接続される電流源と
をさらに備えていることを特徴とする信号伝送回路。 - 請求項１〜４のうちいずれか１つに記載の信号伝送回路において、
上記送信側回路には、上記データ出力部が複数個配置されており、
上記送信側回路は、複数個配置されており、
上記複数のデータ出力部と、上記複数の受信側回路の各データ入力部との接続状態を導通・非道通に切り替える切り替え手段をさらに備えていることを特徴とする信号伝送回路。 - 請求項１〜５のうちいずれか１つに記載の信号伝送回路において、
上記受信側回路の振幅制御手段に流れる電流を停止させるように制御する電流制御手段をさらに備えていることを特徴とする信号伝送回路。 - 請求項１〜６のうちいずれか１つに記載の伝送回路において、
上記送信側回路は、液晶パネルの液晶ドライバ制御回路であり、
上記受信側回路は、液晶パネルの液晶ドライバであることを特徴とする伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001131546A JP3549493B2 (ja) | 2001-04-27 | 2001-04-27 | 信号伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001131546A JP3549493B2 (ja) | 2001-04-27 | 2001-04-27 | 信号伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002330063A JP2002330063A (ja) | 2002-11-15 |
| JP3549493B2 true JP3549493B2 (ja) | 2004-08-04 |
Family
ID=18979713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001131546A Expired - Fee Related JP3549493B2 (ja) | 2001-04-27 | 2001-04-27 | 信号伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549493B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101675632B (zh) | 2007-06-05 | 2012-11-21 | 松下电器产业株式会社 | 接收电路及数据传输*** |
-
2001
- 2001-04-27 JP JP2001131546A patent/JP3549493B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002330063A (ja) | 2002-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8994444B2 (en) | Proportional to absolute temperature current generation circuit having higher temperature coefficient, display device including the same, and method thereof | |
| US8102357B2 (en) | Display device | |
| US7843235B2 (en) | Output slew rate control in low voltage differential signal (LVDS) driver | |
| JP3482908B2 (ja) | 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置 | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US7812660B2 (en) | Level shift circuit | |
| EP1274067A2 (en) | Driver Circuit | |
| JP2008032812A (ja) | 出力駆動装置および表示装置 | |
| JPH0563555A (ja) | マルチモード入力回路 | |
| US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
| US6741230B2 (en) | Level shift circuit and image display device | |
| JPWO2003007477A1 (ja) | レベル変換回路 | |
| US7501874B2 (en) | Level shift circuit | |
| US6163179A (en) | Voltage level transfer | |
| US7368951B2 (en) | Data transmission circuit and data transmission method with two transmission modes | |
| US6380792B1 (en) | Semiconductor integrated circuit | |
| JP3400294B2 (ja) | プル・アップ回路及び半導体装置 | |
| JPH0514167A (ja) | 出力ドライバ回路 | |
| US6043679A (en) | Level shifter | |
| JP4087229B2 (ja) | 振幅変換回路およびそれを用いた半導体装置 | |
| JP3549493B2 (ja) | 信号伝送回路 | |
| JP3256715B2 (ja) | 電流制限出力ドライバ | |
| US5406144A (en) | Power reduction in a temperature compensating transistor circuit | |
| JP4608063B2 (ja) | 出力インターフェース回路 | |
| KR100713907B1 (ko) | 반도체 장치의 라인 구동 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |