JPH09166968A

JPH09166968A - 液晶表示装置

Info

Publication number: JPH09166968A
Application number: JP32703995A
Authority: JP
Inventors: Sunao Eto; 直江藤; Hisao Okada; 久夫岡田; Mikio Hashimoto; 幹雄橋本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-12-15
Filing date: 1995-12-15
Publication date: 1997-06-24

Abstract

(57)【要約】【課題】液晶表示パネルを駆動するゲート駆動器とデ
ータ駆動器とを備えた液晶表示装置において、垂直期間
中の画像表示期間以外は、データ駆動器のサンプリング
動作を停止させて無駄な電力消費を抑さえるようにす
る。【解決手段】垂直期間Ｔv中の画像表示期間Ｔw以外の
期間には、データ駆動器の画像データのサンプリング開
始用のデータスタートパルスＤＳＰが、このデータ駆動
器に入力されるのを阻止する第１阻止手段を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特には、液晶表示装置に備えられた駆動回路部分の
改良に関する。

【０００２】

【従来の技術】従来の液晶表示装置には、例えばＴＦＴ
（薄膜トランジスタ：Thin Film Transistor）型アクテ
ィブマトリクス方式のものが知られている。

【０００３】図１０は、この種の３ビットの画像データ
を処理する場合の液晶表示装置の全体構成を示すブロッ
ク図である。

【０００４】同図において、１００はＴＦＴ型の液晶表
示パネル、１０１，１０２は液晶表示パネル１００を駆
動するためのゲート駆動器とデータ駆動器、１０３は両
駆動器１０１，１０２を制御する表示制御回路、１０４
はデータ駆動器１０２に所定の階調用電圧を印加するた
めの階調用電圧源、１０５はマイクロコンピュータ本体
などで構成される主機である。

【０００５】そして、主機１０５からは、表示制御回路
１０３に対して、Ｒ，Ｇ，Ｂごとの各画像データ、水平
同期信号Ｈsync、垂直同期信号Ｖsync、および同期クロ
ックＣlockがそれぞれ与えられるようになっている。

【０００６】表示制御回路１０３からは、これらの信号
に応答して、ゲート駆動器１０１に対してゲートスター
トパルスＧＳＰおよびゲートクロックＧＣＫが、また、
データ駆動器１０２に対してカラー表示用の画像データ
とともに、データスタートパルスＤＳＰ、データクロッ
クＤＣＫ、および出力パルスＬＰが、階調用電圧源１０
４に対して極性切り換え用の極性信号ＰＯＬが、それぞ
れ与えられるようになっている。

【０００７】階調用電圧源１０４は、基本的には矩形波
発生回路であり、Ｖ_O〜Ｖ₇の８種類の階調電圧を発生す
るもので、液晶表示パネル１００を交流駆動するため
に、表示制御回路１０３からの極性信号ＰＯＬに応じて
各階調電圧Ｖ₀〜Ｖ₇の極性が反転するようになってい
る。

【０００８】ここで、上記のＴＦＴ型の液晶表示パネル
１００は、本例では、図１１に示すように、m行(3×n)
列のストライプ配列のマトリックス構成、したがってm
×(3×n)個の画素からなるものとする。(つまり、Ｒ，
Ｇ，Ｂが各々n列ずつあり、それが一列毎にＲ，Ｇ，Ｂの
順序で周期的に配置されている。) 各画素は、単純化した等価回路に置き換えると、図１２
に示すように、スイッチ素子であるＴＦＴ１１０とコン
デンサ１１２とで構成されている。そして、コンデンサ
１１２の一方の電極は画素電極１１２aとされ、他方の
電極は硝子面に構成された対向電極(共通電極)１１２b
となっている。

【０００９】そして、各画素にデータを書き込むには、
ＴＦＴ１１０をオンにした後、データ線を介してコンデ
ンサ１１２に所要の電圧を印加する。

【００１０】コンデンサ１１２の両電極１１２a，１１
２bの間には誘電体である液晶層(図示せず)が存在して
おり、両電極１１２a，１１２b間の電位差でその透過率
が定まる。

【００１１】また、液晶には直流電圧が長時間にわたっ
て掛かり続けると特性が劣化するため、階調用電圧源１
０４から発生される階調電圧Ｖ₀〜Ｖ₇の極性を極性信号
ＰＯＬによって切り換えることで、画素電極１１２aに
は、正と負の電圧が交互に加わるように、いわゆる交流
駆動が行われるようになっている。

【００１２】なお、画素電極１１２aを充電した後にＴ
ＦＴ１１０をオフにしても、画素電極１１２aには充電
された電荷が保存されており、両電極１１２a，１１２b
間の液晶層には所定の電圧が掛かり続ける。

【００１３】ゲート駆動器１０１は、液晶表示パネル１
００を各行単位で順次オン／オフ制御するものであり、
図１１に示す例では、コストダウンと設計の自由度等を
高める目的で、２個のチップ１０１₁，１０１₂を組み合
わせてm行分が駆動できるようになっている。

【００１４】図１３に、ゲート駆動器１０１の全体構成
を示す。

【００１５】このゲート駆動器１０１は、シフトレジス
タ１１４と、このシフトレジスタ１１４のm個の各出力
をＴＦＴ１１０のオン・オフの制御に必要な電圧レベル
までそれぞれ変換するm個のレベル変換回路１１６₁〜１
１６mとからなる。

【００１６】ゲート駆動器１０１の出力を開始させるた
めのゲートスタートパルスＧＳＰがシフトレジスタ１１
４に入力された後、シフトレジスタ１１４の内部ではゲ
ートクロックＧＣＫが立ち上がりとなるたびにハイレベ
ルの出力が順次シフトしていく。

【００１７】上記のゲート駆動器１０１を構成する各レ
ベル変換回路１１６₁〜１１６mは、いずれも同一の構成
を有しているので、図１４には、上からi番目にある一
つのレベル変換回路１１６iの詳細なブロック図を示
す。

【００１８】このレベル変換回路１１６iは、シフトレ
ジスタ１１４の出力がそれぞれハイレベルのときにオン
するアナログスイッチＡＳＷＨ、ＡＳＷＬを備えてお
り、各アナログスイッチＡＳＷＨ、ＡＳＷＬには、それ
ぞれハイレベルの電圧ＶＧＨと、ローレベルの電圧ＶＧ
Ｌとが入力されている。

【００１９】ここで、シフトレジスタ１１４の一方の出
力がハイレベルであれば、一方のスイッチＡＳＷＨがオ
ンとなり、ハイレベルの電圧ＶＧＨが出力される。逆
に、シフトレジスタ１１４の他方の出力がハイレベルで
あれば、他方のスイッチＡＳＷＬがオンとなり、ローレ
ベルの電圧ＶＧＬが出力される。

【００２０】一方、データ駆動器１０２は、データ線を
介して画素電極１１２aに所要の電圧を印加するもので
あって、本例では、図１１に示す例では、コストダウン
と設計の自由度等を高める目的で、８個のチップ１０２
₁〜１０２₈を組み合わせて(3×n)列分を駆動するように
構成されている。

【００２１】図１５に、データ駆動器１０２の全体構成
を示す。

【００２２】このデータ駆動器１０２は、前述のデータ
スタートパルスＤＳＰとデータクロックＤＣＫとに基づ
いて標本化パルスＴsmpを作成するシフトレジスタ１２
０と、画像データを記憶・保持するサンプリングホール
ド回路１２２₁₁，１２２₁₂，１２２₁₃，１２２₂₁，…，
１２２_n1，１２２_n2，１２２_n3とからなる。なお、シフ
トレジスタ１２０は簡略化して示しているが、ゲート駆
動器１０１のシフトレジスタ１１４と同じような構成の
もので実現できる。

【００２３】また、本例のデータ駆動器１０２は、１つ
の標本化パルスＴsmpでＲ，Ｇ，Ｂの各画像データを同
時にサンプリングする構造となっており、したがって、
サンプリングホールド回路１２２₁₁，１２２₁₂，１２２
₁₃，１２２₂₁，…，１２２_n1，１２２_n2，１２２_n3の総
数としては、(３×n)個分設けられている。

【００２４】上記のデータ駆動器１０２を構成する各サ
ンプリングホールド回路１２２₁₁，１２２₁₂，１２
２₁₃，１２２₂₁，…，１２２_n1，１２２_n2，１２２
_n3は、３ビット入力１ビット出力対応のものであって、
いずれも同一の構成を有しているので、ここでは、上か
ら一番目の一つのサンプリングホールド回路１２２₁₁に
ついて、図１６のブロック図を参照して説明すると、３
ビットの画像データは、標本化パルスＴsmpの立ち上が
りで標本化記憶手段Ｍsmpに記憶され、出力パルスＬＰ
の立ち上がりで保持記憶手段ＭＨに移される。保持記憶
手段ＭＨに移されたデータは、次の出力パルスＬＰが立
ち上がるまで保持され、その間に次のデータが標本化記
憶手段Ｍsmpに記憶される。保持記憶手段ＭＨに保持さ
れたデータは、出力回路部ＯＣＰによって電圧に変換さ
れて出力される。

【００２５】図１７に出力回路部ＯＣＰのより詳しい構
成を示す。

【００２６】出力回路部ＯＣＰは、論理回路である復号
器ＤＥＣと、８つのアナログスイッチＡＳＷ₀〜ＡＳＷ₇
とからなり、各アナログスイッチＡＳＷ₀〜ＡＳＷ₇には
それぞれ階調用電圧源１０４から与えられる階調電圧Ｖ
₀〜Ｖ₇が入力されている。

【００２７】復号器ＤＥＣの各出力Ｓ₀〜Ｓ₇は、それぞ
れ対応するアナログスイッチＡＳＷ₀〜ＡＳＷ₇の制御端
子に入力されており、各アナログスイッチＡＳＷ₀〜Ａ
ＳＷ₇は、その制御信号がハイレベルのときオンとな
る。たとえば、データの値が“４”の場合には、Ｓ₄が
ハイレベルとなるので、そのアナログスイッチＡＳＷ₄
がオンとなり、階調電圧Ｖ₄が同回路ＯＣＰの出力とな
る。

【００２８】図１８に垂直同期信号Ｖsyncを基準とした
タイミングチャートを示す。また、図１９に水平同期信
号Ｈsyncを基準としたタイミングチャートを示す。

【００２９】ゲート駆動器１０１については、第２の水
平期間Ｔh＝Ｈ(２)に第１行の出力Ｇ(１)がハイになる
ようにゲートスタートパルスＧＳＰが入力され、以下、
水平期間毎にゲートクロックＧＣＫが立ち上がりとなる
たびに、ハイレベルの出力が順次シフトしていき、各行
を順次走査してＴＦＴ１１０をオンしていく。

【００３０】一方、データ駆動器１０２については、シ
フトレジスタ１２０にデータスタートパルスＤＳＰが入
力されると、これに応じてシフトレジスタ１２０は、デ
ータクロックＤＣＫが立ち上がりとなるたびに標本化パ
ルスＴsmpを順次シフトしていく。

【００３１】そして、あるチップについて最後に発生さ
れる標本化パルスＴsmpを次のチップに対するデータス
タートパルスＤＳＰとして入力するようにしており、こ
の結果、データ駆動器１０２を構成する各チップ１０２
₁〜１０２₈の一つがサンプリング動作しているときに
は、残りのチップはサンプリング動作するのを停止して
いる。

【００３２】ここで、データ駆動器１０２において、第
１行目の画像データが送信される水平期間Ｔh＝Ｈ(１)
にサンプリングされて記憶、保持されていたデータは、
次の水平期間Ｔh＝Ｈ(２)の出力パルスＬＰの立ち上が
りによって一斉に出力される。その間、データ駆動器１
０２は、２行目のデータをサンプリングしており、以
下、順次、サンプリングと出力を繰り返す。

【００３３】ゆえに、図１９に示すように、データ駆動
器１０２において、あるi番目の水平期間Ｔh＝Ｈ(i)にi
行目の画像データが送信されて各標本化パルスＴsmpに
よってサンプリングされた画像データは、出力パルスＬ
Ｐによって、次の水平期間Ｔh＝Ｈ(i＋１)に一斉に出力
される。この水平期間Ｈ(i＋１)には、ゲート駆動器１
０１がi行目の出力Ｇ(i)をハイレベルにしているので、
このときのデータ駆動器１０２の出力がｉ行目の各画素
に書き込まれることになる。

【００３４】上記の説明から分かるように、出力パルス
ＬＰがハイとなってから次にハイとなるまでの期間が、
データ駆動器１０２が１つのデータに対する電圧を出力
する１出力期間に相当するが、この１出力期間は、通
常、１水平期間Ｔhと等しい。そして、階調電圧Ｖ₀〜Ｖ
₇は、１水平期間Ｔh毎に共通電極電圧Ｖcomから見た電
位の極性が反転している。たとえば、図１８の場合、デ
ータ駆動器１０２のj列目の出力Ｓ(j)に着目したときに
は、各行ごとに電位の極性が反転しており、(i―１)行
目の画素が正に充電されるときには、次のi行目の画素
が負に充電される。

【００３５】このように、本例では、水平期間(出力期
間)Ｔh毎に階調電圧の正負の極性が反転する、いわゆる
行反転駆動が行われるとともに、１垂直期間Ｔv毎にも
極性が反転するようにして、各画素を交流駆動してい
る。

【００３６】たとえば、図１８の場合、同じj列目の各
画素Ｐ(１，j)，Ｐ(２，j)，…に着目したとき、水平期
間Ｔh毎に各画素Ｐ(１，j)，Ｐ(２，j)，…の極性が反
転して充電された電荷が保存され続け、次の垂直期間Ｔ
vになって初めて各画素Ｐ(１，j)，Ｐ(２，j)，…の極
性が反転する。これにより、隣接行間で平均化されたち
らつきのない画像が得られるようにしている。

【００３７】なお、画素電極の電位を共通電極に対して
正に充電する時限を正の駆動時限、負に充電する時限を
負の駆動時限としたとき、極性信号ＰＯＬがハイレベル
のときに正の駆動時限、ローレベルのときが負の駆動時
限に対応している。

【００３８】また、図１８及び図１９において、画像デ
ータやデータ駆動器の出力Ｓ(j)での斜線の部分は、表
示すべき画像、または出力端子によって値が異なること
を意味している。

【００３９】

【発明が解決しようとする課題】ところで、従来の液晶
表示装置においては、図１８および図１９に示すよう
に、データ駆動器１０２に対して、画像データを表示す
る画像表示期間Ｔwの内外に係わらず、常時、データス
タートパルスＤＳＰとデータクロックＤＣＫとが共に入
力されてサンプリング動作が続けられている。

【００４０】すなわち、データ駆動器１０２は、前述の
ように、コストダウンと設計の自由度等を高める目的
で、複数(図１１の例では８個)のチップ１０２₁〜１０
２₈を組み合わせて(3×n)列分を駆動するように構成さ
れているが、これらの各チップ１０２₁〜１０２₈は、垂
直期間Ｔvの内、画像データが入力される画像表示期間
Ｔw以外の期間(＝Ｔv−Ｔw)においても、不要な画像デ
ータのサンプリング動作を継続して行っている。

【００４１】なお、図１９に示すように、各水平期間Ｔ
hの内の画像データが入力される画像表示期間Ｔiでは、
いずれか一つのチップはサンプリング動作を行っている
が、表示に寄与しない期間(＝Ｔh−Ｔi)では、全てのチ
ップ１０２₁〜１０２₈は画像データのサンプリング動作
を完了している。

【００４２】ところで、一般に、データ駆動器１０２の
各チップ１０２₁〜１０２₈は、サンプリング動作をしな
いときは待機モードに入って消費電力が１／１０以下に
なるように設計されている。

【００４３】したがって、上述のように、垂直期間Ｔv
の内の画像表示期間Ｔw以外でもサンプリング動作をそ
のまま継続することは、無駄な消費電力を浪費している
ことが明白である。

【００４４】従来技術では、イネーブル信号ＥＩによっ
て複数個あるチップを時分割で順次一つずつ選択し、１
つのチップがサンプリング動作している期間中は、残り
のチップは全てサンプリング動作を停止させるようにし
て、消費電力の低下を図ったものが提供されている(例
えば、特公平５―４９９９０号公報参照)。

【００４５】しかし、特許公報に示される従来技術の装
置においては、垂直期間Ｔvの内の画像データの表示に
寄与しない期間中でのサンプリング動作の停止に関し
て、何の対策も施されておらず、本来不要なサンプリン
グ動作を依然として継続していて無駄に電力を消費して
おり、液晶表示装置の電力消費を極力低減する上で、未
だ不満足なものであった。

【００４６】本発明は、垂直期間中の画像表示期間以外
の少なくとも一部の期間は、データ駆動器を構成する全
てのチップのサンプリング動作を停止させるようにし
て、無駄な電力消費を可及的に低減することを解決すべ
き課題とする。

【００４７】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、液晶表示パネルを駆動するゲート駆動器
とデータ駆動器とを備えた液晶表示装置において、次の
構成を採用した。

【００４８】すなわち、請求項１記載に係る液晶表示装
置では、垂直期間中の画像表示期間以外の少なくとも一
部の期間には、前記データ駆動器の画像データのサンプ
リング動作を停止することを特徴とする液晶表示装置を
提供している。

【００４９】請求項２記載に係る液晶表示装置では、請
求項１記載の液晶表示装置において、垂直期間中の画像
表示期間以外の全期間で、前記データ駆動器の画像デー
タのサンプリング動作を停止することを特徴とする液晶
表示装置を提供している。

【００５０】請求項３記載に係る液晶表示装置では、請
求項１または２記載の液晶表示装置において、垂直期間
中の画像表示期間以外の期間または少なくとも一部の期
間には、前記データ駆動器の画像データのサンプリング
開始用のデータスタートパルスが、このデータ駆動器に
入力されるのを阻止する第１阻止手段を設けている。請
求項４記載に係る液晶表示装置では、請求項１または２
記載の液晶表示装置において、垂直期間中の画像表示期
間以外の期間または少なくとも一部の期間には、前記デ
ータ駆動器の画像データのサンプリング用のデータクロ
ックが、このデータ駆動器に入力されるのを阻止する第
２阻止手段を設けている。

【００５１】請求項５記載に係る液晶表示装置では、請
求項３記載の第１阻止手段と、請求項４記載の第２阻止
手段とを共に備えている。

【００５２】請求項１ないし請求項５のいずれの構成に
おいても、データ駆動器は、垂直期間中の画像データの
表示に直接寄与しない不必要な期間等ではサンプリング
動作を行わずに待機状態となるので、無駄な電力を抑え
ることができる。

【００５３】なお、「画像表示期間以外の少なくとも一
部の期間」には、図２０に示した期間a，b，cのいずれ
の期間も共に含まれることを意味する。

【００５４】また、第１阻止手段及び第２阻止手段はデ
ータ駆動器の内外のいずれに備えても構わない。

【００５５】

【発明の実施の形態】実施形態１図１は本発明の液晶表示装置のこの実施形態１における
垂直同期信号Ｖsyncを基準とした動作を示すタイミング
チャートである。また、図２は水平同期信号Ｈsyncを基
準とした動作を示すタイミングチャートである。

【００５６】従来技術との相違点は、垂直期間Ｔv中の
画像表示期間Ｔw以外の期間(＝Ｔv−Ｔw)は、データ駆
動器１０２を構成するシフトレジスタ１２０にデータス
タートパルスＤＳＰが入力されないようにして標本化パ
ルスＴsmpの発生を無くし、全てのサンプリングホール
ド回路１２２₁₁，１２２₁₂，１２２₁₃，１２２₂₁，…，
１２２_n1，１２２_n2，１２２_n3のサンプリング動作を停
止させるようにしたことである。

【００５７】すなわち、本例では、画像表示期間Ｔwのm
行目の画像データがデータ駆動器１０２に送信される水
平期間Ｔh＝Ｈ(m)が終わってから、次の画像表示期間Ｔ
wの１行目の画像データが送信される水平期間Ｔh＝Ｈ
(１)になるまでは、シフトレジスタ１２０にデータスタ
ートパルスＤＳＰを入力せず、１行目の画像データがデ
ータ駆動器１０２に送信される水平期間Ｔh＝Ｈ(１)に
なって始めて、シフトレジスタ１２０にデータスタート
パルスＤＳＰを入力している。

【００５８】そして、このデータスタートパルスＤＳＰ
の入力後に、データクロックＤＣＫが立上りとなるたび
に標本化パルスＴsmpが順次シフトしていく。

【００５９】ゲート駆動器１０１のゲートスタートパル
スＧＳＰとゲートクロックＧＣＫとによる動作、および
データ駆動器１０２のデータスタートパルスＤＳＰとデ
ータクロックＤＣＫによる動作は、基本的に図１８ない
し図１９に示した従来例の場合と同様であるから説明を
省略する。

【００６０】なお、今回は、データ駆動器１０２はデジ
タル駆動器として考えているため、今回の画像表示期間
Ｔwの水平期間Ｈ(m)にサンプリングされたデータは、次
の垂直期間Ｔv中の画像表示期間Ｔwの水平期間Ｈ(１)で
データが更新されるまでは出力され続ける。

【００６１】このように、本発明では、データ駆動器１
０２の各チップ１０２₁〜１０２₈は、垂直期間Ｔv中の
画像表示期間Ｔw以外の表示に直接寄与しない期間で
は、不必要な画像データをサンプリングすることがなく
全て待機状態となるから、無駄な消費電力の浪費を抑え
ることができる。

【００６２】具体的な例を挙げて、その効果を説明す
る。

【００６３】たとえば、ここでは図１１のようにデータ
駆動器１０２が８個のチップ１０２₁〜１０２₈で構成さ
れている場合を想定する。

【００６４】そして、データ駆動器１０２の各チップ１
０２₁〜１０２₈のサンプリング動作中の消費電力をＰ
Ｓ、待機モード中の消費電力をＰＮとし、今、ＰＳ：Ｐ
Ｎ＝１０：１とする。さらに、ここでは、理解を容易に
するために、水平期間Ｔh中の画像表示期間Ｔiと、表示
に寄与しない期間(＝Ｔh−Ｔi)との時間幅の割合は８対
２、垂直期間Ｔv中の画像表示期間Ｔwと、表示に寄与し
ない期間(＝Ｔv−Ｔw)との時間幅の割合も８対２として
考える。

【００６５】従来装置では、垂直期間Ｔv中の画像表示
期間Ｔwの内外に係わらず、水平期間Ｔh中の画像表示期
間Ｔiでデータ駆動器１０２を構成するいずれか一つの
チップがサンプリングを行い、水平期間Ｔh中の表示に
寄与しない期間(＝Ｔh−Ｔi)で全てのチップがサンプリ
ングを完了しているため、いずれの水平期間Ｔh中でも
データ駆動器１０２を構成する各チップ１０２₁〜１０
２₈の消費電力は等しい。

【００６６】よって、データ駆動器１０２の水平期間Ｔ
hに着目した場合の消費電力をＰＨ１とすると、この消
費電力ＰＨ１は、次のようになる。

【００６７】ＰＨ１＝(ＰＳ＋７ＰＮ)×８／１０＋８ＰＮ×２／１０＝(１０ＰＮ＋７ＰＮ)×８／１０＋８ＰＮ×２／１０＝１３.６ＰＮ＋１.６ＰＮ＝１５.２ＰＮまた、データ駆動器１０２の垂直期間Ｔvに着目した場
合の消費電力をＰＶ１とすると、この消費電力ＰＶ１
は、次のようになる。

【００６８】ＰＶ１＝１５.２ＰＮ×８／１０＋１５.２ＰＮ×２／１０＝１５.２ＰＮ ―方、本発明によれば、垂直期間Ｔv中の画像表示期間
Ｔwには、水平期間Ｔh中の画像表示期間Ｔiでデータ駆
動器１０２を構成する一つのチップがサンプリングを行
い、水平期間Ｔh中の表示に寄与しない期間(＝Ｔh−Ｔ
i)で全てのチップがサンプリングを完了しているが、画
像表示期間以外(＝Ｔv−Ｔw)には、全てのチップ１０２
₁〜１０２₈がサンプリングを停止するので、垂直期間Ｔ
v中の画像表示期間Ｔw内における水平期間Ｔhの消費電
力をＰＨ２、画像表示期間Ｔw以外の水平期間Ｔhの消費
電力をＰＨ３としたとき、各消費電力ＰＨ２，ＰＨ３
は、次のようになる。

【００６９】ＰＨ２＝(ＰＳ＋７ＰＮ)×８／１０＋８ＰＮ×２／１０＝１５.２ＰＮＰＨ３＝８ＰＮ×８／１０＋８ＰＮ×２／１０＝８ＰＮまた、データ駆動器１０２の垂直期間Ｔvに着目した場
合の消費電力をＰＶ２とすると、この消費電力ＰＶ２
は、次のようになる。

【００７０】ＰＶ２＝１５.２ＰＮ×８／１０＋８ＰＮ×２／１０＝１２.１６ＰＮ＋１.６ＰＮ＝１３.７６ＰＮ以上より、従来と本発明のデータ駆動器１０２の消費電
力を比較すると、ＰＶ２／ＰＶ１＝１３.７６ＰＮ／１５.２ＰＮ＝０.９０５よって、データ駆動器の１０２の消費電力の内、約１割
を節約することができる。

【００７１】垂直期間Ｔv中の画像表示期間Ｔw以外の期
間(＝Ｔv−Ｔw)には、データ駆動器１０２を構成するシ
フトレジスタ１２０にデータスタートパルスＤＳＰを入
力させないための、第１阻止手段Ａの具体的な構成を図
３のブロック図に、その動作を図４ないし図６のタイミ
ングチャートに示す。

【００７２】第１の計数器２０１は、水平同期信号Ｈsy
ncの立ち下がりでリセットし、新たにカウントを開始す
る。このカウントは、クロックＣＫの立ち上がりごとに
行われ、その結果は、出力端子Ｃ₀〜Ｃ₉から２進数の信
号としてパルス出力される(なお、図４では、紙面の都
合上、Ｃ₀〜Ｃ₂の出力のみ示し、Ｃ₃〜Ｃ₉の出力は省略
している)。

【００７３】ここで、第１の比較器３０１に対して、予
め水平同期信号Ｈsyncの立ち下がりからデータスタート
パルスＤＳＰの入力までの経過時間(図２参照)を考慮し
た設定値を２進数の信号Ｈ₀〜Ｈ₉として入力しておき、
第１の計数器２０１からの出力と設定値とが一致したと
きに、第１の比較器３０１の出力端子ＯＵＴからパルス
が出力される。

【００７４】第１のフリップフロップ２２１は、クロッ
クＣＫをインバータ２１２でレベル反転させて得られる
信号の立ち上がりのタイミングに応じて第１の比較器３
０１の出力をラッチする。そして、第１の比較器３０１
からパルスが出力されるときに第１のフリップフロップ
２２１でラッチし出力されるものがデータスタートパル
スＤＳＰとなる。

【００７５】また、第２の計数器２０２は、垂直同期信
号Ｖsyncの立ち上がりでリセットし、新たにカウントを
開始する。このカウントは、水平同期信号Ｈsyncの立ち
下がりごとに行われ、その結果は、出力端子Ｃ₀〜Ｃ₉か
ら２進数の信号としてパルス出力される(なお、図５で
は、紙面の都合上、Ｃ₀〜Ｃ₂の出力のみ示し、Ｃ₃〜Ｃ₉
の出力は省略している)。

【００７６】ここで、第２の比較器３０２に対して、予
め垂直同期信号Ｖsyncの立ち上がりから垂直期間Ｔv中
の画像表示期間ＴwのゲートスタートパルスＧＳＰの入
力までの経過時間を考慮した設定値を２進数の信号Ｖ₀
〜Ｖ₉として入力しておき、第２の計数器２０２からの
出力と設定値とが一致したときに、第２の比較器３０２
の出力端子ＯＵＴからパルスが出力される。

【００７７】第２のフリップフロップ２２２は、水平同
期信号Ｈsyncをインバータ２１３でレベル反転した信号
の立ち上がりごとに第２の比較器３０２の出力をラッチ
する。

【００７８】第２のフリップフロップ２２２は、次の必
要性から設けられている。

【００７９】前述のように、ある水平期間Ｔh＝Ｈ(i)に
サンプリングされたデータは、次の水平期間Ｔh＝Ｈ(i
＋１)にゲート駆動器１０１でi行目が指定されて、デー
タ駆動器１０２から一斉出力される。この点を考慮し
て、ゲート駆動器１０１から第１行目のハイレベルのゲ
ート電圧が出力されるタイミングよりも１水平期間Ｔh
前から後述の第４フリップフロップ２２４の出力をハイ
レベルにしてアンドゲート２３２を開くようにするため
である。

【００８０】第３のフリップフロップ２２３は、第１の
計数器２０１の上位側のＣ₈の出力端子からの出力信号
と、Ｃ₉の出力端子からの出力信号をインバータ２１１
で反転した信号とをアンドゲート２３１を通すことで生
成されたクロックの立ち上がりで、第２フリップフロッ
プ２２２の出力をラッチする。そして、第２の比較器２
２２からパルスが出力されるときに第３のフリップフロ
ップ２２３でラッチし出力されるものがゲートスタート
パルスＧＳＰとなる。

【００８１】第３の計数器２０３は、第２のフリップフ
ロップ２２２の反転出力の立ち下がりでリセットされて
から、新たにカウントを開始する。このカウントは、水
平同期信号Ｈsyncの立ち下がりごとに行われ、その結果
は、出力端子Ｃ₀〜Ｃ₉から２進数の信号としてパルス出
力される(なお、図６では、紙面の都合上、Ｃ₀〜Ｃ₂の
出力のみ示し、Ｃ₃〜Ｃ₉の出力は省略している)。

【００８２】ここで、復号器３０３は、第３の計数器２
０３からの出力が予め垂直期間Ｔv中の画像表示期間Ｔw
に対応させて設定した所定の値に達したときにのみ、そ
の出力端子ＯＵＴからパルスを出力する。

【００８３】そして、復号器３０３の出力がインバータ
２１４でレベル反転され、その出力の立ち下がりにより
第４のフリップフロップ２２４がリセットされる。ま
た、この第４のフリップフロップ２２４は、第２のフリ
ップフロップ２２２の反転出力の立ち下がりでセットさ
れる。よって、この第４のフリップフロップ２２４の出
力は、垂直期間Ｔvの内の画像表示期間Ｔwに相当する期
間だけハイレベルとなる。

【００８４】したがって、アンドゲート２３２は、垂直
期間Ｔvの内の画像表示期間Ｔwに相当する期間だけデー
タスタートパルスＤＳＰの通過を許可し、それ以外の期
間ではデータスタートパルスＤＳＰの通過を阻止する。

【００８５】実施形態２図７は本発明の液晶表示装置のこの実施形態２における
水平同期信号Ｈsyncを基準とした動作を示すタイミング
チャートである。

【００８６】従来技術との相違点は、垂直期間Ｔv中の
画像表示期間Ｔw以外の期間(＝Ｔv−Ｔw)は、データ駆
動器１０２を構成するシフトレジスタ１２０に、データ
クロックＤＣＫが入力されないようにして標本化パルス
Ｔsmpの発生を無くし、全てのサンプリングホールド回
路１２２₁₁，１２２₁₂，１２２₁₃，１２２₂₁，…，１２
２_n1，１２２_n2，１２２_n3のサンプリング動作を停止さ
せるようにしたことである。

【００８７】すなわち、本例では、画像表示期間Ｔwのm
行目の画像データがデータ駆動器１０２に送信される水
平期間Ｔh＝Ｈ(m)が終わってから、次の画像表示期間Ｔ
wの１行目の画像データが送信される水平期間Ｔh＝Ｈ
(１)になるまでは、データ駆動器１０２のシフトレジス
タ１２０に、データクロックＤＣＫを入力せず、１行目
の画像データがデータ駆動器１０２に送信される水平期
間Ｔh＝Ｈ(１)になって初めて、シフトレジスタ１２０
にデータクロックＤＣＫを入力している。そして、デー
タスタートパルスＤＳＰの入力後に、このデータクロッ
クＤＣＫが立ち上がりとなるたびに標本化パルスＴsmp
が順次シフトしていく。

【００８８】ゲート駆動器１０１のゲートスタートパル
スＧＳＰとゲートクロックＧＣＫとによる動作、および
データ駆動器１０２のデータスタートパルスＤＳＰとデ
ータクロックＤＣＫによる動作は、基本的に従来例の場
合と同様であるから説明を省略する。

【００８９】この装置においても、垂直期間Ｔv中の画
像表示期間Ｔw以外の期間(＝Ｔv−Ｔw)は、データ駆動
器１０２の各チップ１０２₁〜１０２₈のサンプリング動
作を全て停止して待機状態となるので、無駄な消費電力
の浪費を抑えることができる。

【００９０】垂直期間Ｔv中の画像表示期間Ｔw以外の期
間(＝Ｔv−Ｔw)には、データ駆動器１０２を構成するシ
フトレジスタ１２０にデータクロックＤＣＫを入力させ
ないための、第２阻止手段Ｂの具体的な構成を図８のブ
ロック図に、その動作を図９のタイミングチャートに示
す。

【００９１】本例の場合は、第４のフリップフロップ２
２４の出力パルスによって、データクロックＤＣＫの出
力タイミングを制御している。すなわち、この場合も、
第４のフリップフロップ２２４の出力は、垂直期間Ｔv
中の画像表示期間Ｔwに相当する期間だけハイレベルと
なる。

【００９２】よって、アンドゲート２３３は、垂直期間
Ｔv中の画像表示期間Ｔwに相当する期間だけデータクロ
ックＤＣＫの通過を許可し、それ以外の期間ではデータ
クロックＤＣＫの通過を阻止する。

【００９３】その他の構成は、実施形態１の場合と同様
であるから、図３に対応する部分には同一の符号を付し
て説明を省略する。

【００９４】なお、上記の２つの実施形態１，２を組み
合わせても、本発明の目的を達成できる。さらに、垂直
期間Ｔv中の画像表示期間Ｔwの一部も画像表示期間Ｔw
以外の期間(＝Ｔv−Ｔw)と同様にサンプリングしないよ
うにすることや、垂直期間Ｔv中の画像表示期間Ｔw以外
の期間（＝Ｔv−Ｔw）を全てサンプリングしないのでは
なく、その一部のみはサンプリングするようにしたこと
も、本発明と目的は同じであり、本発明に含まれること
は明らかである。なお、その場合は、今回示した実施形態
を多少変更することで実現できる。

【００９５】また、今回のデータ駆動器１０２はデジタ
ル駆動器として説明をしているが、これをアナログ駆動
器とした場合にも適用可能である。

【００９６】

【発明の効果】本発明によれば、次の効果を奏する。

【００９７】本発明の駆動方法は、垂直期間中の画像表
示期間以外の少なくとも一部の期間においては、データ
駆動器に対してデータスタートパルスＤＳＰ、あるいは
データクロックＤＣＫを入力させないようにしたので、
画像表示に直接寄与しない不要な期間等にサンプリング
動作が停止されるため、消費電力の低減を図ることがで
きる。

【００９８】現在、液晶表示装置の製品化において、消
費電力を低下させることが切実な問題となってきてい
る。本発明の方式は、簡単な回路構成により実現でき、
垂直期間中の画像表示期間以外の全期間でサンプリング
動作を停止させる場合では、データ駆動器の消費電力を
約１割も節約することができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の実施形態１における垂
直同期信号Ｖsyncを基準とした動作を示すタイミングチ
ャートである。

【図２】本発明の液晶表示装置の実施形態１における水
平同期信号Ｈsyncを基準とした動作を示すタイミングチ
ャートである。

【図３】第１阻止手段の具体的な構成を示すブロック図
である。

【図４】図３の第１阻止手段の動作説明に供するタイミ
ングチャートである。

【図５】図３の第１阻止手段の動作説明に供するタイミ
ングチャートである。

【図６】図３の第１阻止手段の動作説明に供するタイミ
ングチャートである。

【図７】本発明の液晶表示装置の実施形態２における水
平同期信号Ｈsyncを基準とした動作を示すタイミングチ
ャートである。

【図８】第２阻止手段の具体的な構成を示すブロック図
である。

【図９】図８の第２阻止手段の動作説明に供するタイミ
ングチャートである。

【図１０】液晶表示装置の全体構成を示すブロック図で
ある。

【図１１】液晶表示パネル、およびこれを駆動するゲー
ト駆動器とデータ駆動器との配置を示す平面図である。

【図１２】ＴＦＴ型液晶表示素子の等価回路図である。

【図１３】ゲート駆動器の全体構成を示すブロック図で
ある。

【図１４】図１３のゲート駆動器を構成するレベル変換
回路の回路図である。

【図１５】データ駆動器の全体構成を示すブロック図で
ある。

【図１６】図１５のデータ駆動器を構成するサンプリン
グホールド回路のブロック図である。

【図１７】図１６のサンプリングホールド回路を構成す
る出力回路部の回路図である。

【図１８】従来の液晶表示装置の垂直同期信号Ｖsyncを
基準としたタイミングチャートである。

【図１９】従来の液晶表示装置の水平同期信号Ｈsyncを
基準としたタイミングチャートである。

【図２０】本発明の用語の意味を明確にするための説明
図である。

【符号の説明】

１００…液晶表示パネル、１０１…ゲート駆動器、１０
２…データ駆動器、ＧＳＰ…ゲートスタートパルス、Ｇ
ＣＫ…ゲートクロック、ＤＳＰ…データスタートパル
ス、ＤＣＫ…データクロック、Ａ…第１阻止手段、Ｂ…
第２阻止手段。

Claims

【特許請求の範囲】

【請求項１】液晶表示パネルを駆動するゲート駆動器
とデータ駆動器とを備えた液晶表示装置において、垂直期間中の画像表示期間以外の少なくとも一部の期間
には、前記データ駆動器の画像データのサンプリング動
作を停止することを特徴とする液晶表示装置。
【請求項２】請求項１記載の液晶表示装置において、
垂直期間中の画像表示期間以外の全期間で、前記データ
駆動器の画像データのサンプリング動作を停止すること
を特徴とする液晶表示装置。
【請求項３】請求項１または請求項２に記載の液晶表
示装置において、前記データ駆動器の画像データのサンプリング開始用デ
ータスタートパルスが、このデータ駆動器に入力される
のを阻止する第１阻止手段を設けたことを特徴とする液
晶表示装置。
【請求項４】請求項１または請求項２に記載の液晶表
示装置において、前記データ駆動器の画像データのサンプリング用のデー
タクロックが、このデータ駆動器に入力されるのを阻止
する第２阻止手段を設けたことを特徴とする液晶表示装
置。
【請求項５】請求項３記載の第１阻止手段と、請求項
４記載の第２阻止手段とを共に備えたことを特徴とする
液晶表示装置。