JP3540691B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP3540691B2 JP3540691B2 JP29863899A JP29863899A JP3540691B2 JP 3540691 B2 JP3540691 B2 JP 3540691B2 JP 29863899 A JP29863899 A JP 29863899A JP 29863899 A JP29863899 A JP 29863899A JP 3540691 B2 JP3540691 B2 JP 3540691B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- trench
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000013078 crystal Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 108091006146 Channels Proteins 0.000 description 24
- 239000000758 substrate Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は縦型ＭＯＳＦＥＴ装置などの半導体装置に関し、特にトレンチ溝構造を有する半導体装置に関する。
【０００２】
【従来の技術】
最近の縦型ＭＯＳＦＥＴにおいては、構造的に低オン抵抗特性が得やすいことから、トレンチ溝内にゲート電極を埋め込んだ構造のいわゆるトレンチ型が注目されている。このようなトレンチ型構造を有する縦型ＭＯＳＦＥＴは、例えば特開平４−１４６６７４号公報、特開平５−３３５５８２号公報などにその構造及び製造工程の概略が開示されている。
【０００３】
このような縦型ＭＯＳＦＥＴの製造方法の一例を、図８乃至図９を用いて説明する。
【０００４】
第１工程：図８（Ａ）参照
Ｎ＋型半導体層１１ａとＮ型半導体層１１ｂとを有する半導体基板１１の表面に、Ｐ型の不純物を拡散してチャネル領域１２を形成する。半導体層１１ａ、１１ｂは共通のドレイン層となる。
【０００５】
第２工程：図８（Ｂ）参照
基板１１表面から異方性ドライエッチングによってトレンチ１３を形成する。トレンチ１３はチャネル領域１２を貫通してＮ型半導体層１１ｂに達する。半導体基板１１全体を熱処理して、トレンチ１３の側面と底面の半導体層表面に膜厚が８００Å程度のゲート酸化膜１４を形成する。
【０００６】
第３工程：図８（Ｃ）参照
全面にポリシリコン層を形成し、これをエッチバックすることにより、トレンチ１３の内部を埋設するゲート電極１５を形成する。
【０００７】
第４工程：図９（Ａ）参照
チャネル領域１２表面にＮ＋ソース領域１６とＰ＋コンタクト領域１７を形成し、更にゲート電極１５の上に絶縁膜１８を形成する。
【０００８】
第５工程：図９（Ｂ）参照
そして、ソース領域１６とコンタクト領域１７の両方にコンタクトするソース電極１９を形成する。
【０００９】
係る構造の縦型ＭＯＳＦＥＴにおいては、ゲート電極１５に所定のしきい値以上の電圧を与えることにより、Ｐ型のチャネル領域１２内のトレンチ１３に沿ってＮ型の反転層（チャネル）を形成し、Ｎ型半導体層１１ｂとＮ＋型のソース領域１６との間に電流路を形成する。これにより縦型ＭＯＳＦＥＴのソース・ドレイン間がオン状態となる。逆にゲート電極１５の電圧をしきい値以下とすることで、チャネル領域１２のＮ型の反転層がなくなり、縦型ＭＯＳＦＥＴのソース・ドレイン間がオフ状態となる。係る縦型ＭＯＳＦＥＴによれば、プレーナ型の縦型ＭＯＳＦＥＴに特有の接合型ＦＥＴ効果がないことから、そのオン抵抗を小さくできるという利点が生じる。
【００１０】
以上の製造方法において、第２工程で形成されるゲート酸化膜１４は、ＭＯＳＦＥＴ素子のしきい値を決定する重要な要素である。このしきい値は、主としてチャネル領域１２とゲート電極１５とで挟まれた部分のゲート酸化膜１５の膜厚ｔ１（図８（Ｂ）参照）で決定され、その膜厚が薄いほど、素子の電流駆動能力を向上できる。一方、トレンチ１３の底面におけるゲート酸化膜１４の膜厚ｔ２は、この素子のゲート・ドレイン間耐圧Ｖｄｇを決定する。この膜厚ｔ２が厚い程、ゲート・ドレイン間耐圧Ｖｄｇを増大できる。また、膜厚ｔ２は素子のゲート・ドレイン間容量Ｃｄｇを決定する要素でもある。
【００１１】
ところで、半導体業界では結晶面（１００）の半導体基板１１が多用されている。結晶面（１００）とは、ｘ軸＝［１００］軸と「１」で交わりｙ、ｚ軸とは無限大で交わる、即ち交わらない結晶面を意味する。
【００１２】
図１０は、この様な（１００）基板にトレンチ型ＭＯＳＦＥＴ素子を形成した場合の状態を示す斜視図である。トレンチ１３が矩形のチャネル領域１２の周囲を格子状に連続して取り囲んでいる。チャネル領域１２が正方形のような矩形で且つその形状が結晶面の方位に一致した場合、トレンチ１３の側面と底面に露出する半導体層の結晶面は、共に（１００）若しくはその近傍の結晶面（等価面）となる。この様に等価面であれば、熱酸化によるシリコン酸化膜の成長レートが同じであるので、ゲート酸化膜１４（図８（Ｂ）参照）の膜厚ｔ１とｔ２は、同じ膜厚となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、素子の低しきい値化と大電流化を求めるには膜厚ｔ１を薄くしたい要求があるのに対し、素子のゲート・ドレイン間耐圧Ｖｄｇを大きく且つゲート・ドレイン間容量Ｃｄｇを小さくするためには、膜厚ｔ２を厚くしたいという相反する要求がある。これらは相反する要求ではあるが、例えばゲート酸化膜１４のピンホールなどに起因する耐圧不良の方が致命的な不良であるため、結局は膜厚ｔ２を優先した設計によって、素子の高性能化を阻害すると言う欠点があった。
【００１４】
【課題を解決するための手段】
本発明は上述した従来の欠点に鑑みなされたもので、半導体層に、側面と底面とを有するトレンチを形成し、前記側面の半導体層表面と前記底面の半導体層表面に絶縁膜を形成した半導体装置であって、
前記側面の半導体層表面の絶縁膜の成長レートに対して、前記底面の半導体層の絶縁膜の成長レートが大であるように、両者の結晶面が選択されていることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の一実施の形態を、図面を参照して説明する。
【００１６】
第１の実施の形態
第１工程：図１（Ａ）参照
先ず、Ｎ＋型層２１ａとＮ型層２１ｂを具備するシリコン半導体基板２１を準備する。基板２１の一主面側にＮ型層２１ｂが、裏面側にＮ＋型層２１ａが位置する。Ｎ型層２１ｂは例えばエピタキシャル成長法によって形成したものである。基板２１は結晶面が（１１１）若しくはその近傍の結晶面が選択されており、Ｎ型層２１ａの表面の結晶面も（１１１）となる。
【００１７】
第２工程：図１（Ｂ）参照
ＭＯＳＦＥＴ素子を形成すべき領域に、Ｎ型半導体基板２１の表面からボロンなどのＰ型の不純物を選択的に熱拡散して、Ｐ型のチャネル領域２２を形成する。２３はシリコン酸化膜である。
【００１８】
第３工程：図１（Ｃ）参照
シリコン酸化膜２３の上にホトレジスト膜２４を形成する。ホトレジスト膜２４を露光、現像して、複数の開口部２５を形成する。この開口部２５によってシリコン酸化膜２３を選択的に除去し、シリコン表面を部分的に露出する。
【００１９】
第４工程：図１（Ｄ）参照
ホトレジスト膜２４を除去した後、シリコン酸化膜２５の開口部に従ってシリコン表面を選択的にエッチングし、トレンチ２６を形成する。エッチングは、例えばＡＭＪ社のドライエッチング装置Ｐ−５０００を用い、エッチングガスとしてはＨＢｒ,ＮＦ３,Ｈｅ＋Ｏ２を使用する。このエッチングは基板２１に対して垂直方向にエッチングが進行する様な、異方性のエッチングとする。トレンチ２６はＰ型チャネル領域２２を貫通し、Ｎ型層２１ａに達する。
【００２０】
この工程において、基板２１の結晶面を（１１１）とした場合には、トレンチ２６側面の半導体層表面２７は＜１１０＞若しくはその近傍の結晶方位の面を露出することができる。また、トレンチ２６底面の半導体層表面２８には（１１１）若しくはその近傍の結晶面が露出する。
【００２１】
第５工程：図２（Ａ）参照
酸素雰囲気中における１０００℃、１時間の熱処理を伴うダミー酸化により、トレンチ２６内部のシリコン表面に酸化膜層を形成し、これを除去する。これによりトレンチ２６形成に伴うシリコン表面の欠陥層を除去する。その後、ドライ酸化雰囲気中における１１００℃、１時間の熱酸化を行うことで、トレンチ２６の内部にゲート酸化膜２９を形成する。ゲート酸化膜２７の膜厚は４００〜８００Åである。尚、チャネル層２２の表面にも同様に酸化膜が被着する。
【００２２】
第６工程：図２（Ｂ）参照
次に、多結晶シリコン層をＣＶＤ法により全面に被着することで、トレンチ２６の内部を多結晶シリコンで埋め込む。そして、多結晶シリコン膜にリン又はボロンをドープし、多結晶シリコン膜を導電層化する。次に例えば等方性のガスエッチングにより、多結晶シリコンをエッチバックする。そしてシリコン酸化膜が露出した段階で多結晶シリコンのエッチングを停止することで、トレンチ２６内に埋め込まれたゲート電極３０を形成する。
【００２３】
第７工程：図２（Ｃ）参照
次に、Ｐ＋型のコンタクト領域３１を形成する。これはコンタクト領域３１となる部分にホトリソグラフィの工程によりレジストマスクの開口を形成し、例えばボロンをイオン注入することにより形成する。次に再びホトリソグラフィの工程によりソース層となる部分にレジストマスクの開口を形成し、例えば砒素（As）をイオン注入することでＮ＋型のソース領域３２を形成する。このソース領域３２は、トレンチ２６に埋め込まれたゲート電極３０の上端部をマスクとしてイオン注入により形成されるので、ゲート電極に対してセルフアラインで拡散層が形成される。次にＮＳＧ／ＢＰＳＧ等の絶縁膜を基板全面に被着し、ホトリソグラフィの工程により基板表面のソース領域３２及びコンタクト領域３１を露出するようにその絶縁膜をエッチングすることで開口を設け、絶縁層３３を形成する。絶縁層３３の開口部はコンタクトホール３４となる。
【００２４】
第８工程：図３参照
そして、スパッタリング又は蒸着法によって、アルミ等の金属材料を基板の全面に被着し、ホトエッチング、アロイすることで、ＭＯＳＦＥＴセル領域部分の全面にソース電極３５を形成する。更にチップ全面にパッシベーション膜を被着し、又、半導体基板２１の裏面側にドレイン電極（図示せず）を形成することで、ウェハ段階の縦型ＭＯＳＦＥＴが完成する。尚、チャネル領域２２とソース領域３２を形成した後にトレンチ２６を形成する順番でもかまわない。
【００２５】
図３（Ａ）は、斯かる製造方法によって得られた半導体装置のセルのパターンを示している。トレンチ２６によって区画された各チャネル領域２２は各々６角形の形状を具備する。この様にチャネル層２２の形状若しくはトレンチ２６側面の半導体層表面２７によって区画される領域を、「単位セル」と称する。各単位セルは、互いに同じ形状と大きさを持ち、６角形の各辺が互いに平行に隣り合うように、縦横に配置される。各単位セルの６角形は、６つの角の角度θが各々１２０度プラスマイナス１０度以内であり、好ましくはθが１２０度の正６角形であることが望ましい。この様に正６角形である場合、単位セルの中心と中心とを結ぶ線は、辺の長さがａの正三角形４０となる。トレンチ２６は一定線幅ｂで連続し、各単位セルの周囲を取り囲む。全体として「蜂の巣」または「亀甲」のようなハニカム形状のパターンである。そして、ソース領域３２は単位セルの形状に沿った一定線幅の環状の形状を持ち、ソース領域３２の中心部分にコンタクト領域３１が露出する。ソース電極３５は、コンタクト領域３１とソース領域３２との両方にコンタクトしている。この様に単位セルを多数並列接続することにより、ＭＯＳＦＥＴ素子を構成している。
【００２６】
図３（Ｂ）は、斯かる製造方法によって得られた半導体装置の断面構造を示している。表面にＰ型チャネル層２２を有し、その下部にＮ＋型層２１ａ、Ｎ型層２１ｂとを有するシリコン半導体基板２１に、多数のトレンチ２６がＰ型チャネル層２２を超えてＮ型層２１ｂに達する深さに形成されている。そのトレンチ２６の表面には熱酸化によりゲート酸化膜２９が形成され、更にその内部はゲート電極３０が埋設されている。トレンチ２６内部に埋設されたゲート電極３０は、図示せぬ箇所で外部からゲート電位を印加可能な電極パッドに接続される。ゲート電極３０の上に設けた絶縁層３３が、ゲート電極３０とソース電極３５とを絶縁分離している。このトレンチ型ＭＯＳＦＥＴは、ゲート電極３０に電界を加えることにより、Ｐ型のチャネル層２２内のトレンチ２６に沿ってＮ型の反転層を形成し、ドレインとなるＮ型層２１ａ、２１ｂとＮ＋型のソース領域３２との間に電流路を形成する。
【００２７】
以上の製造方法に於いて、ゲート酸化膜２９の形成はシリコンの熱酸化によって行われる。熱酸化における酸化膜の成長レートは、結晶面に大きく依存する。
【００２８】
例えば１０００℃、ドライ酸化の条件で熱酸化膜の成長レートを各結晶面で比較すると、以下のようになる。
【００２９】
（１１１）＞（１１０）＞（３１１）＞（５１１）＞（１００）
即ち、（１１０）面に比較して、（１１１）面の成長レートが少し速いのである。この成長レートの差は、８００℃以下の低温熱処理では逆転する。
【００３０】
従って、トレンチ２６側面の半導体層表面２７の結晶方位を＜１１０＞で構成し、トレンチ３２底面の半導体層表面２８の結晶面を（１１１）面で構成すること、更に、ゲート酸化膜の形成条件として９００℃以上、好ましくは１０００℃以上の高温熱処理を行うことで、ゲート電極３０とチャネル領域２２とで挟まれた部分の酸化膜厚ｔ１（図２（Ａ）参照）よりもゲート電極３０とＮ型層２１ｂとで挟まれた部分の酸化膜厚ｔ２（図２（Ａ）参照）を約１０％程度厚く形成する事ができる。このことにより、酸化膜厚ｔ１を薄くしてＭＯＳＦＥＴ素子の電流駆動能力を増大することと、酸化膜厚ｔ２によって決定されるゲート・ドレイン間の耐圧Ｖｇｄおよびゲート・ドレイン間の容量Ｃｇｄを減少することとを、両立させることができる。
【００３１】
加えて、斯様な高温熱処理を加えることにより、トレンチ２６の肩の部分、即ちソース層５６に接する部分４１（図１（Ｄ）参照）の形状を丸みの帯びた形状に加工できる。よって、酸化膜２９、２２などの被覆性が向上する。尚、シリコン酸化膜ＳｉＯ２に代えて、シリコン窒化膜ＳｉＮや、酸化膜と窒化膜との積層構造を用いる場合でも、同様に膜厚の差を得ることが出来る。
【００３２】
図４は、実際の半導体装置で用いる結晶面（１１１）の半導体ウェハ４２を示している。このウェハ４２は、表面に（１１１）面が露出しており、該表面に多数の半導体チップを形成するものである。各半導体チップの表面には図３（Ａ）に示したパターンからなるＭＯＳＦＥＴ素子が形成される。オリエンテーションフラットＯＦは結晶方位＜１１０＞としたが、その他の方位でも良い。尚、結晶面（１１１）とは、ｘ軸＝［１００］軸と１で交わり、ｙ軸＝［０１０］軸と１で交わり、同じくｚ軸＝［００１］軸と１で交わる結晶面を意味する。
【００３３】
そして、６角形の単位セルパターン５０の各辺５１〜５６が結晶方位＜１１０＞に対して直交するような配置で、パターン５０を形成する。これにより、トレンチ２６で区画される６つの半導体層表面２７の結晶方位を、全て＜１１０＞で構成することが可能になる。尚、６つの表面２７の結晶面が互いに均等であることは、ゲート酸化膜２９の膜厚ｔ１を均等にしてしきい値Ｖｔを均等に出来ること、そしてシリコン中における電子の移動度、界面準位等を均等に出来ることを意味する。従って、６角形の単位セルパターン５０を利用することにより、６面全てに均等にチャネル電流を流すことが出来る。
【００３４】
加えて、斯様に６角形のセルを配置したことにより、単位面積あたりのセル密度を大幅に向上できる。これに伴ってゲート幅ＧＷの総合的な長さも大幅に増大するので、単位面積あたりの電流容量を増大できる。具体的には、従来と同じチップサイズ（例えば１．０ｍｍ×１．０ｍｍ）に、数万個〜数十万個の単位セルを集積化することが可能になった。よって高出力のＭＯＳＦＥＴ装置、またはオン抵抗Ｒｄｓ（ｏｎ）の小さいＭＯＳＦＥＴ装置を得ることが出来る。
【００３５】
第２の実施の形態
図５に、本発明の第２の実施の形態を示した。単位セルのパターン５０の６角形が正６角形ではなく図面縦方向ｙの距離に対して図面横方向の距離ｘの距離を長くした６角形である形態を示している。この場合、パターン５０の中心と中心とを結ぶ三角形４０は２等辺三角形となり、２つの辺の距離ｃは等距離である。三角形の距離ａは図３の距離ａに等しい。パターン５０の辺は、隣のパターン５０の辺と平行であり、その距離ｂは一定である。斯かる形状に於いても、その６面全てに＜１１０＞結晶方位の面を露出することが出来る。製造方法は、図１乃至図３に示した工程に準じる。
【００３６】
第３の実施の形態
図６は、本発明をＩＧＢＴ(Insulate Gate Bipolar Transistor)に適用した例を示している。セルの形状は図３、図５のどちらの例でも適用が可能である。Ｐ型基板７０の上にＮ＋層７１とＮ型層７２を形成し、Ｎ型層７２表面にＰ型チャネル層７３を形成し、チャネル層７３の表面からＮ型層７２に達するトレンチ７４を形成し、トレンチ７４内部にゲート酸化膜７５とゲート電極７６を形成し、チャネル層７３表面に環状のＮ＋ソース層７７を形成し、更にチャネル層７３表面にＰ＋コンタクト領域７８を形成し、ソース領域とＰ＋コンタクト領域にアルミなどの金属電極７９が電気接触している。
【００３７】
この素子は、ゲート電極７６に印加した電圧によってトレンチ７４側面のチャネル層７３にチャネルを形成し、ソース層７７からＮ型層７２へチャネル電流を流すと共に、該チャネル電流をＰ型チャネル層７３、Ｎ／Ｎ＋層７１、７２、及びＰ＋基板７０とで形成するＰＮＰトランジスタのベース電流として供給するように構成したものである。該ＩＧＢＴは、前記ＰＮＰトランジスタで伝導度変調が生じるので、ＭＯＳＦＥＴ素子よりもオン抵抗を減じることが出来る。側面の半導体層表面２７と底面の半導体層表面２８との結晶面の関係、及び単位セルのパターンは第１または第２の実施の形態に等しい。
【００３８】
第４の実施の形態
図７は、トレンチ２６側面の半導体層表面２７が湾曲している場合の、トレンチ型ＭＯＳＦＥＴ装置を示している。トレンチ２６と単位セルの形状は図３に等しく、トレンチ２６がＶ字型の形状を持っている。この場合、側面の半導体層表面２７には＜１１０＞結晶方位の面が露出するものではないが、底面の半導体層表面２８に成長レートが最も高い（１１１）面を露出させることが出来るので、チャネル領域２２部分のゲート酸化膜２９の膜厚ｔ１に比べて、Ｎ型層２１ｂ部分のゲート酸化膜２９の膜厚ｔ２を厚く形成できる。他の箇所は図３の構成と同一であるので説明を省略する。
【００３９】
以上に説明したのは本発明のいくつかの実施の形態に過ぎないものであり、本発明の趣旨を逸脱することなく、このほかにも例えば静電誘導サイリスタ（ＳＩＴｈ）、ゲ−トタ−ンオフサイリスタ（ＧＴＯ）、及びＭＯＳ制御サイリスタ（ＭＣＴ）等の、ゲート電位によってチャネル電流を制御する半導体素子等、種々の変形した実施の形態が考えられることは勿論のことである。また、図５のパターンと図６の実施の形態との組み合わせ、図５のパターンと図７の実施の形態との組み合わせも容易に適用できるものである。
【００４０】
【発明の効果】
以上に説明したように本発明は、側面の半導体層表面２７の結晶面と底面の半導体層表面２８の結晶面とを選択することにより、膜厚ｔ１に対して膜厚ｔ２を厚く形成できるので、素子の駆動能力の向上と、耐圧Ｖｄｇの増大及び容量Ｃｄｇの低減を両立できる利点を有する。
【００４１】
また、図３に示した６角形のパターンを用いることにより、膜厚の差を形成しながら、単位セルの高密度集積化を実現して、高出力の素子を得ることが出来る利点を有する。更には、（１１１）基板と＜１１０＞結晶方位の面との組み合わせにより、６つの面の膜厚ｔ１を均一に形成できる利点をも有する。
【図面の簡単な説明】
【図１】本発明の製造方法を説明するための断面図である。
【図２】本発明の製造方法を説明するための断面図である。
【図３】本発明の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図４】本発明を説明するための平面図である。
【図５】本発明の第２の実施の形態を説明するための平面図である。
【図６】本発明の第３の実施の形態を説明するための断面図である。
【図７】本発明の第４の実施の形態を説明するための断面図である。
【図８】従来例を説明するための断面図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための斜視図である。
【符号の説明】
２２ チャネル領域
２６ トレンチ
２７ 側面の半導体層表面
２８ 底面の半導体層表面
２９ ゲート酸化膜
３０ ゲート電極
【発明の属する技術分野】
本発明は縦型ＭＯＳＦＥＴ装置などの半導体装置に関し、特にトレンチ溝構造を有する半導体装置に関する。
【０００２】
【従来の技術】
最近の縦型ＭＯＳＦＥＴにおいては、構造的に低オン抵抗特性が得やすいことから、トレンチ溝内にゲート電極を埋め込んだ構造のいわゆるトレンチ型が注目されている。このようなトレンチ型構造を有する縦型ＭＯＳＦＥＴは、例えば特開平４−１４６６７４号公報、特開平５−３３５５８２号公報などにその構造及び製造工程の概略が開示されている。
【０００３】
このような縦型ＭＯＳＦＥＴの製造方法の一例を、図８乃至図９を用いて説明する。
【０００４】
第１工程：図８（Ａ）参照
Ｎ＋型半導体層１１ａとＮ型半導体層１１ｂとを有する半導体基板１１の表面に、Ｐ型の不純物を拡散してチャネル領域１２を形成する。半導体層１１ａ、１１ｂは共通のドレイン層となる。
【０００５】
第２工程：図８（Ｂ）参照
基板１１表面から異方性ドライエッチングによってトレンチ１３を形成する。トレンチ１３はチャネル領域１２を貫通してＮ型半導体層１１ｂに達する。半導体基板１１全体を熱処理して、トレンチ１３の側面と底面の半導体層表面に膜厚が８００Å程度のゲート酸化膜１４を形成する。
【０００６】
第３工程：図８（Ｃ）参照
全面にポリシリコン層を形成し、これをエッチバックすることにより、トレンチ１３の内部を埋設するゲート電極１５を形成する。
【０００７】
第４工程：図９（Ａ）参照
チャネル領域１２表面にＮ＋ソース領域１６とＰ＋コンタクト領域１７を形成し、更にゲート電極１５の上に絶縁膜１８を形成する。
【０００８】
第５工程：図９（Ｂ）参照
そして、ソース領域１６とコンタクト領域１７の両方にコンタクトするソース電極１９を形成する。
【０００９】
係る構造の縦型ＭＯＳＦＥＴにおいては、ゲート電極１５に所定のしきい値以上の電圧を与えることにより、Ｐ型のチャネル領域１２内のトレンチ１３に沿ってＮ型の反転層（チャネル）を形成し、Ｎ型半導体層１１ｂとＮ＋型のソース領域１６との間に電流路を形成する。これにより縦型ＭＯＳＦＥＴのソース・ドレイン間がオン状態となる。逆にゲート電極１５の電圧をしきい値以下とすることで、チャネル領域１２のＮ型の反転層がなくなり、縦型ＭＯＳＦＥＴのソース・ドレイン間がオフ状態となる。係る縦型ＭＯＳＦＥＴによれば、プレーナ型の縦型ＭＯＳＦＥＴに特有の接合型ＦＥＴ効果がないことから、そのオン抵抗を小さくできるという利点が生じる。
【００１０】
以上の製造方法において、第２工程で形成されるゲート酸化膜１４は、ＭＯＳＦＥＴ素子のしきい値を決定する重要な要素である。このしきい値は、主としてチャネル領域１２とゲート電極１５とで挟まれた部分のゲート酸化膜１５の膜厚ｔ１（図８（Ｂ）参照）で決定され、その膜厚が薄いほど、素子の電流駆動能力を向上できる。一方、トレンチ１３の底面におけるゲート酸化膜１４の膜厚ｔ２は、この素子のゲート・ドレイン間耐圧Ｖｄｇを決定する。この膜厚ｔ２が厚い程、ゲート・ドレイン間耐圧Ｖｄｇを増大できる。また、膜厚ｔ２は素子のゲート・ドレイン間容量Ｃｄｇを決定する要素でもある。
【００１１】
ところで、半導体業界では結晶面（１００）の半導体基板１１が多用されている。結晶面（１００）とは、ｘ軸＝［１００］軸と「１」で交わりｙ、ｚ軸とは無限大で交わる、即ち交わらない結晶面を意味する。
【００１２】
図１０は、この様な（１００）基板にトレンチ型ＭＯＳＦＥＴ素子を形成した場合の状態を示す斜視図である。トレンチ１３が矩形のチャネル領域１２の周囲を格子状に連続して取り囲んでいる。チャネル領域１２が正方形のような矩形で且つその形状が結晶面の方位に一致した場合、トレンチ１３の側面と底面に露出する半導体層の結晶面は、共に（１００）若しくはその近傍の結晶面（等価面）となる。この様に等価面であれば、熱酸化によるシリコン酸化膜の成長レートが同じであるので、ゲート酸化膜１４（図８（Ｂ）参照）の膜厚ｔ１とｔ２は、同じ膜厚となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、素子の低しきい値化と大電流化を求めるには膜厚ｔ１を薄くしたい要求があるのに対し、素子のゲート・ドレイン間耐圧Ｖｄｇを大きく且つゲート・ドレイン間容量Ｃｄｇを小さくするためには、膜厚ｔ２を厚くしたいという相反する要求がある。これらは相反する要求ではあるが、例えばゲート酸化膜１４のピンホールなどに起因する耐圧不良の方が致命的な不良であるため、結局は膜厚ｔ２を優先した設計によって、素子の高性能化を阻害すると言う欠点があった。
【００１４】
【課題を解決するための手段】
本発明は上述した従来の欠点に鑑みなされたもので、半導体層に、側面と底面とを有するトレンチを形成し、前記側面の半導体層表面と前記底面の半導体層表面に絶縁膜を形成した半導体装置であって、
前記側面の半導体層表面の絶縁膜の成長レートに対して、前記底面の半導体層の絶縁膜の成長レートが大であるように、両者の結晶面が選択されていることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の一実施の形態を、図面を参照して説明する。
【００１６】
第１の実施の形態
第１工程：図１（Ａ）参照
先ず、Ｎ＋型層２１ａとＮ型層２１ｂを具備するシリコン半導体基板２１を準備する。基板２１の一主面側にＮ型層２１ｂが、裏面側にＮ＋型層２１ａが位置する。Ｎ型層２１ｂは例えばエピタキシャル成長法によって形成したものである。基板２１は結晶面が（１１１）若しくはその近傍の結晶面が選択されており、Ｎ型層２１ａの表面の結晶面も（１１１）となる。
【００１７】
第２工程：図１（Ｂ）参照
ＭＯＳＦＥＴ素子を形成すべき領域に、Ｎ型半導体基板２１の表面からボロンなどのＰ型の不純物を選択的に熱拡散して、Ｐ型のチャネル領域２２を形成する。２３はシリコン酸化膜である。
【００１８】
第３工程：図１（Ｃ）参照
シリコン酸化膜２３の上にホトレジスト膜２４を形成する。ホトレジスト膜２４を露光、現像して、複数の開口部２５を形成する。この開口部２５によってシリコン酸化膜２３を選択的に除去し、シリコン表面を部分的に露出する。
【００１９】
第４工程：図１（Ｄ）参照
ホトレジスト膜２４を除去した後、シリコン酸化膜２５の開口部に従ってシリコン表面を選択的にエッチングし、トレンチ２６を形成する。エッチングは、例えばＡＭＪ社のドライエッチング装置Ｐ−５０００を用い、エッチングガスとしてはＨＢｒ,ＮＦ３,Ｈｅ＋Ｏ２を使用する。このエッチングは基板２１に対して垂直方向にエッチングが進行する様な、異方性のエッチングとする。トレンチ２６はＰ型チャネル領域２２を貫通し、Ｎ型層２１ａに達する。
【００２０】
この工程において、基板２１の結晶面を（１１１）とした場合には、トレンチ２６側面の半導体層表面２７は＜１１０＞若しくはその近傍の結晶方位の面を露出することができる。また、トレンチ２６底面の半導体層表面２８には（１１１）若しくはその近傍の結晶面が露出する。
【００２１】
第５工程：図２（Ａ）参照
酸素雰囲気中における１０００℃、１時間の熱処理を伴うダミー酸化により、トレンチ２６内部のシリコン表面に酸化膜層を形成し、これを除去する。これによりトレンチ２６形成に伴うシリコン表面の欠陥層を除去する。その後、ドライ酸化雰囲気中における１１００℃、１時間の熱酸化を行うことで、トレンチ２６の内部にゲート酸化膜２９を形成する。ゲート酸化膜２７の膜厚は４００〜８００Åである。尚、チャネル層２２の表面にも同様に酸化膜が被着する。
【００２２】
第６工程：図２（Ｂ）参照
次に、多結晶シリコン層をＣＶＤ法により全面に被着することで、トレンチ２６の内部を多結晶シリコンで埋め込む。そして、多結晶シリコン膜にリン又はボロンをドープし、多結晶シリコン膜を導電層化する。次に例えば等方性のガスエッチングにより、多結晶シリコンをエッチバックする。そしてシリコン酸化膜が露出した段階で多結晶シリコンのエッチングを停止することで、トレンチ２６内に埋め込まれたゲート電極３０を形成する。
【００２３】
第７工程：図２（Ｃ）参照
次に、Ｐ＋型のコンタクト領域３１を形成する。これはコンタクト領域３１となる部分にホトリソグラフィの工程によりレジストマスクの開口を形成し、例えばボロンをイオン注入することにより形成する。次に再びホトリソグラフィの工程によりソース層となる部分にレジストマスクの開口を形成し、例えば砒素（As）をイオン注入することでＮ＋型のソース領域３２を形成する。このソース領域３２は、トレンチ２６に埋め込まれたゲート電極３０の上端部をマスクとしてイオン注入により形成されるので、ゲート電極に対してセルフアラインで拡散層が形成される。次にＮＳＧ／ＢＰＳＧ等の絶縁膜を基板全面に被着し、ホトリソグラフィの工程により基板表面のソース領域３２及びコンタクト領域３１を露出するようにその絶縁膜をエッチングすることで開口を設け、絶縁層３３を形成する。絶縁層３３の開口部はコンタクトホール３４となる。
【００２４】
第８工程：図３参照
そして、スパッタリング又は蒸着法によって、アルミ等の金属材料を基板の全面に被着し、ホトエッチング、アロイすることで、ＭＯＳＦＥＴセル領域部分の全面にソース電極３５を形成する。更にチップ全面にパッシベーション膜を被着し、又、半導体基板２１の裏面側にドレイン電極（図示せず）を形成することで、ウェハ段階の縦型ＭＯＳＦＥＴが完成する。尚、チャネル領域２２とソース領域３２を形成した後にトレンチ２６を形成する順番でもかまわない。
【００２５】
図３（Ａ）は、斯かる製造方法によって得られた半導体装置のセルのパターンを示している。トレンチ２６によって区画された各チャネル領域２２は各々６角形の形状を具備する。この様にチャネル層２２の形状若しくはトレンチ２６側面の半導体層表面２７によって区画される領域を、「単位セル」と称する。各単位セルは、互いに同じ形状と大きさを持ち、６角形の各辺が互いに平行に隣り合うように、縦横に配置される。各単位セルの６角形は、６つの角の角度θが各々１２０度プラスマイナス１０度以内であり、好ましくはθが１２０度の正６角形であることが望ましい。この様に正６角形である場合、単位セルの中心と中心とを結ぶ線は、辺の長さがａの正三角形４０となる。トレンチ２６は一定線幅ｂで連続し、各単位セルの周囲を取り囲む。全体として「蜂の巣」または「亀甲」のようなハニカム形状のパターンである。そして、ソース領域３２は単位セルの形状に沿った一定線幅の環状の形状を持ち、ソース領域３２の中心部分にコンタクト領域３１が露出する。ソース電極３５は、コンタクト領域３１とソース領域３２との両方にコンタクトしている。この様に単位セルを多数並列接続することにより、ＭＯＳＦＥＴ素子を構成している。
【００２６】
図３（Ｂ）は、斯かる製造方法によって得られた半導体装置の断面構造を示している。表面にＰ型チャネル層２２を有し、その下部にＮ＋型層２１ａ、Ｎ型層２１ｂとを有するシリコン半導体基板２１に、多数のトレンチ２６がＰ型チャネル層２２を超えてＮ型層２１ｂに達する深さに形成されている。そのトレンチ２６の表面には熱酸化によりゲート酸化膜２９が形成され、更にその内部はゲート電極３０が埋設されている。トレンチ２６内部に埋設されたゲート電極３０は、図示せぬ箇所で外部からゲート電位を印加可能な電極パッドに接続される。ゲート電極３０の上に設けた絶縁層３３が、ゲート電極３０とソース電極３５とを絶縁分離している。このトレンチ型ＭＯＳＦＥＴは、ゲート電極３０に電界を加えることにより、Ｐ型のチャネル層２２内のトレンチ２６に沿ってＮ型の反転層を形成し、ドレインとなるＮ型層２１ａ、２１ｂとＮ＋型のソース領域３２との間に電流路を形成する。
【００２７】
以上の製造方法に於いて、ゲート酸化膜２９の形成はシリコンの熱酸化によって行われる。熱酸化における酸化膜の成長レートは、結晶面に大きく依存する。
【００２８】
例えば１０００℃、ドライ酸化の条件で熱酸化膜の成長レートを各結晶面で比較すると、以下のようになる。
【００２９】
（１１１）＞（１１０）＞（３１１）＞（５１１）＞（１００）
即ち、（１１０）面に比較して、（１１１）面の成長レートが少し速いのである。この成長レートの差は、８００℃以下の低温熱処理では逆転する。
【００３０】
従って、トレンチ２６側面の半導体層表面２７の結晶方位を＜１１０＞で構成し、トレンチ３２底面の半導体層表面２８の結晶面を（１１１）面で構成すること、更に、ゲート酸化膜の形成条件として９００℃以上、好ましくは１０００℃以上の高温熱処理を行うことで、ゲート電極３０とチャネル領域２２とで挟まれた部分の酸化膜厚ｔ１（図２（Ａ）参照）よりもゲート電極３０とＮ型層２１ｂとで挟まれた部分の酸化膜厚ｔ２（図２（Ａ）参照）を約１０％程度厚く形成する事ができる。このことにより、酸化膜厚ｔ１を薄くしてＭＯＳＦＥＴ素子の電流駆動能力を増大することと、酸化膜厚ｔ２によって決定されるゲート・ドレイン間の耐圧Ｖｇｄおよびゲート・ドレイン間の容量Ｃｇｄを減少することとを、両立させることができる。
【００３１】
加えて、斯様な高温熱処理を加えることにより、トレンチ２６の肩の部分、即ちソース層５６に接する部分４１（図１（Ｄ）参照）の形状を丸みの帯びた形状に加工できる。よって、酸化膜２９、２２などの被覆性が向上する。尚、シリコン酸化膜ＳｉＯ２に代えて、シリコン窒化膜ＳｉＮや、酸化膜と窒化膜との積層構造を用いる場合でも、同様に膜厚の差を得ることが出来る。
【００３２】
図４は、実際の半導体装置で用いる結晶面（１１１）の半導体ウェハ４２を示している。このウェハ４２は、表面に（１１１）面が露出しており、該表面に多数の半導体チップを形成するものである。各半導体チップの表面には図３（Ａ）に示したパターンからなるＭＯＳＦＥＴ素子が形成される。オリエンテーションフラットＯＦは結晶方位＜１１０＞としたが、その他の方位でも良い。尚、結晶面（１１１）とは、ｘ軸＝［１００］軸と１で交わり、ｙ軸＝［０１０］軸と１で交わり、同じくｚ軸＝［００１］軸と１で交わる結晶面を意味する。
【００３３】
そして、６角形の単位セルパターン５０の各辺５１〜５６が結晶方位＜１１０＞に対して直交するような配置で、パターン５０を形成する。これにより、トレンチ２６で区画される６つの半導体層表面２７の結晶方位を、全て＜１１０＞で構成することが可能になる。尚、６つの表面２７の結晶面が互いに均等であることは、ゲート酸化膜２９の膜厚ｔ１を均等にしてしきい値Ｖｔを均等に出来ること、そしてシリコン中における電子の移動度、界面準位等を均等に出来ることを意味する。従って、６角形の単位セルパターン５０を利用することにより、６面全てに均等にチャネル電流を流すことが出来る。
【００３４】
加えて、斯様に６角形のセルを配置したことにより、単位面積あたりのセル密度を大幅に向上できる。これに伴ってゲート幅ＧＷの総合的な長さも大幅に増大するので、単位面積あたりの電流容量を増大できる。具体的には、従来と同じチップサイズ（例えば１．０ｍｍ×１．０ｍｍ）に、数万個〜数十万個の単位セルを集積化することが可能になった。よって高出力のＭＯＳＦＥＴ装置、またはオン抵抗Ｒｄｓ（ｏｎ）の小さいＭＯＳＦＥＴ装置を得ることが出来る。
【００３５】
第２の実施の形態
図５に、本発明の第２の実施の形態を示した。単位セルのパターン５０の６角形が正６角形ではなく図面縦方向ｙの距離に対して図面横方向の距離ｘの距離を長くした６角形である形態を示している。この場合、パターン５０の中心と中心とを結ぶ三角形４０は２等辺三角形となり、２つの辺の距離ｃは等距離である。三角形の距離ａは図３の距離ａに等しい。パターン５０の辺は、隣のパターン５０の辺と平行であり、その距離ｂは一定である。斯かる形状に於いても、その６面全てに＜１１０＞結晶方位の面を露出することが出来る。製造方法は、図１乃至図３に示した工程に準じる。
【００３６】
第３の実施の形態
図６は、本発明をＩＧＢＴ(Insulate Gate Bipolar Transistor)に適用した例を示している。セルの形状は図３、図５のどちらの例でも適用が可能である。Ｐ型基板７０の上にＮ＋層７１とＮ型層７２を形成し、Ｎ型層７２表面にＰ型チャネル層７３を形成し、チャネル層７３の表面からＮ型層７２に達するトレンチ７４を形成し、トレンチ７４内部にゲート酸化膜７５とゲート電極７６を形成し、チャネル層７３表面に環状のＮ＋ソース層７７を形成し、更にチャネル層７３表面にＰ＋コンタクト領域７８を形成し、ソース領域とＰ＋コンタクト領域にアルミなどの金属電極７９が電気接触している。
【００３７】
この素子は、ゲート電極７６に印加した電圧によってトレンチ７４側面のチャネル層７３にチャネルを形成し、ソース層７７からＮ型層７２へチャネル電流を流すと共に、該チャネル電流をＰ型チャネル層７３、Ｎ／Ｎ＋層７１、７２、及びＰ＋基板７０とで形成するＰＮＰトランジスタのベース電流として供給するように構成したものである。該ＩＧＢＴは、前記ＰＮＰトランジスタで伝導度変調が生じるので、ＭＯＳＦＥＴ素子よりもオン抵抗を減じることが出来る。側面の半導体層表面２７と底面の半導体層表面２８との結晶面の関係、及び単位セルのパターンは第１または第２の実施の形態に等しい。
【００３８】
第４の実施の形態
図７は、トレンチ２６側面の半導体層表面２７が湾曲している場合の、トレンチ型ＭＯＳＦＥＴ装置を示している。トレンチ２６と単位セルの形状は図３に等しく、トレンチ２６がＶ字型の形状を持っている。この場合、側面の半導体層表面２７には＜１１０＞結晶方位の面が露出するものではないが、底面の半導体層表面２８に成長レートが最も高い（１１１）面を露出させることが出来るので、チャネル領域２２部分のゲート酸化膜２９の膜厚ｔ１に比べて、Ｎ型層２１ｂ部分のゲート酸化膜２９の膜厚ｔ２を厚く形成できる。他の箇所は図３の構成と同一であるので説明を省略する。
【００３９】
以上に説明したのは本発明のいくつかの実施の形態に過ぎないものであり、本発明の趣旨を逸脱することなく、このほかにも例えば静電誘導サイリスタ（ＳＩＴｈ）、ゲ−トタ−ンオフサイリスタ（ＧＴＯ）、及びＭＯＳ制御サイリスタ（ＭＣＴ）等の、ゲート電位によってチャネル電流を制御する半導体素子等、種々の変形した実施の形態が考えられることは勿論のことである。また、図５のパターンと図６の実施の形態との組み合わせ、図５のパターンと図７の実施の形態との組み合わせも容易に適用できるものである。
【００４０】
【発明の効果】
以上に説明したように本発明は、側面の半導体層表面２７の結晶面と底面の半導体層表面２８の結晶面とを選択することにより、膜厚ｔ１に対して膜厚ｔ２を厚く形成できるので、素子の駆動能力の向上と、耐圧Ｖｄｇの増大及び容量Ｃｄｇの低減を両立できる利点を有する。
【００４１】
また、図３に示した６角形のパターンを用いることにより、膜厚の差を形成しながら、単位セルの高密度集積化を実現して、高出力の素子を得ることが出来る利点を有する。更には、（１１１）基板と＜１１０＞結晶方位の面との組み合わせにより、６つの面の膜厚ｔ１を均一に形成できる利点をも有する。
【図面の簡単な説明】
【図１】本発明の製造方法を説明するための断面図である。
【図２】本発明の製造方法を説明するための断面図である。
【図３】本発明の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図４】本発明を説明するための平面図である。
【図５】本発明の第２の実施の形態を説明するための平面図である。
【図６】本発明の第３の実施の形態を説明するための断面図である。
【図７】本発明の第４の実施の形態を説明するための断面図である。
【図８】従来例を説明するための断面図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための斜視図である。
【符号の説明】
２２ チャネル領域
２６ トレンチ
２７ 側面の半導体層表面
２８ 底面の半導体層表面
２９ ゲート酸化膜
３０ ゲート電極
Claims (13)
- 半導体層に、側面と底面とを有するトレンチを形成し、前記側面の半導体層表面と前記底面の半導体層表面に絶縁膜を形成した半導体装置であって、
前記側面の半導体層表面が＜１１０＞結晶方位の面もしくはその近傍であり、前記底面の半導体層表面の結晶面が（１１１）もしくはその近傍であり、前記側面の前記絶縁膜の膜厚が、前記底面の前記絶縁膜の膜厚より薄いことを特徴とする半導体装置。 - 前記絶縁膜がシリコン酸化膜であることを特徴とする請求項１に記載の半導体装置。
- 前記トレンチによって区画された領域は各々６角形の形状を有し、前記６角形の側面の前記絶縁膜の膜厚は、ほぼ均一な膜厚であることを特徴とする請求項１に記載の半導体装置。
- 前記トレンチ内部にゲート電極を具備することを特徴とする請求項１、２、３のいずれかに記載の半導体装置。
- 前記ゲート電極と前記側面の絶縁膜及び前記側面の半導体層とで絶縁ゲート型半導体素子を形成したことを特徴とする請求項４に記載の半導体装置。
- 半導体層に、側面と底面とを有するトレンチを形成する工程と、
前記側面の半導体層表面と前記底面の半導体層表面に絶縁膜を形成する工程とを具備する半導体装置の製造方法において、
前記側面の半導体層表面が＜１１０＞結晶方位の面もしくはその近傍であり、前記底面の半導体層表面の結晶面が（１１１）もしくはその近傍であり、前記側面の前記絶縁膜の膜厚が、前記底面の前記絶縁膜の膜厚より薄く形成されることを特徴とする半導体装置の製造方法。 - 前記絶縁膜がシリコン酸化膜であることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記トレンチによって区画された領域は各々６角形の形状を有し、前記６角形の側面の前記絶縁膜の膜厚は、ほぼ均一な膜厚に形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程が、９００℃以上の熱酸化であることを特徴とする請求項６、７、８のいずれかに記載の半導体装置の製造方法。
- 一導電型の半導体層の表面に、逆導電型のチャネル領域を形成する工程と、
前記半導体層表面に、側面と底面とを有するトレンチを形成する工程と、
前記側面の半導体層表面と前記底面の半導体層表面にゲート絶縁膜を形成する工程と、
前記トレンチ内部にゲート電極を形成する工程と、
前記チャネル領域表面に逆導電型のソース領域を形成する工程と、を具備する半導体装置の製造方法において、
前記側面の半導体層表面が＜１１０＞結晶方位の面もしくはその近傍であり、前記底面の半導体層表面の結晶面が（１１１）もしくはその近傍であり、前記側面の前記絶縁膜の膜厚が、前記底面の前記絶縁膜の膜厚より薄く形成されることを特徴とする半導体装置の製造方法。 - 前記絶縁膜がシリコン酸化膜であることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記トレンチによって区画された領域は各々６角形の形状を有し、前記６角形の側面の前記絶縁膜の膜厚は、ほぼ均一な膜厚に形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程が、９００℃以上の熱酸化であることを特徴とする請求項１０、１１、１２のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29863899A JP3540691B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29863899A JP3540691B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119023A JP2001119023A (ja) | 2001-04-27 |
| JP3540691B2 true JP3540691B2 (ja) | 2004-07-07 |
Family
ID=17862334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29863899A Expired - Fee Related JP3540691B2 (ja) | 1999-10-20 | 1999-10-20 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540691B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3524850B2 (ja) | 2000-08-03 | 2004-05-10 | 三洋電機株式会社 | 絶縁ゲート型電界効果半導体装置 |
| JP3715971B2 (ja) | 2003-04-02 | 2005-11-16 | ローム株式会社 | 半導体装置 |
| JP3742400B2 (ja) | 2003-04-23 | 2006-02-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2006332591A (ja) * | 2005-04-28 | 2006-12-07 | Denso Corp | 半導体装置 |
| JP5017855B2 (ja) * | 2005-12-14 | 2012-09-05 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5258207B2 (ja) * | 2007-05-29 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
| TW201015718A (en) | 2008-10-03 | 2010-04-16 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
| CN105097543A (zh) * | 2014-05-23 | 2015-11-25 | 北大方正集团有限公司 | 一种沟槽型vdmos器件及其制造方法 |
| CN115513061A (zh) * | 2022-11-22 | 2022-12-23 | 广东芯粤能半导体有限公司 | 半导体结构的制备方法及半导体结构 |
-
1999
- 1999-10-20 JP JP29863899A patent/JP3540691B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001119023A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410959B2 (en) | Method of fabricating semiconductor device | |
| US6916712B2 (en) | MOS-gated device having a buried gate and process for forming same | |
| US6043126A (en) | Process for manufacture of MOS gated device with self aligned cells | |
| JP3641547B2 (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| JP2662217B2 (ja) | 垂直ゲート半導体装置及びその製造方法 | |
| US5723890A (en) | MOS type semiconductor device | |
| JP2001102576A (ja) | 半導体装置 | |
| US6620667B2 (en) | Method of making a HF LDMOS structure with a trench type sinker | |
| JP2910489B2 (ja) | 縦型二重拡散ｍｏｓｆｅｔ | |
| JPH08181313A (ja) | 横型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| JP4490094B2 (ja) | トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法 | |
| JP3540691B2 (ja) | 半導体装置とその製造方法 | |
| US6022790A (en) | Semiconductor process integration of a guard ring structure | |
| JPH0286136A (ja) | 半導体素子およびその製造方法 | |
| JPH11307768A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2001284585A (ja) | 電界効果トランジスタ | |
| JPH01164068A (ja) | 半導体装置 | |
| JP2002083961A (ja) | 半導体装置 | |
| JP2001515658A (ja) | 集積可能な平面状半導体装置のための接点配置と、この接点配置を形成する方法 | |
| JP2002100783A (ja) | 半導体装置 | |
| JPH0997903A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| LAPS | Cancellation because of no payment of annual fees |