JP3534087B2 - インダクタ - Google Patents
インダクタInfo
- Publication number
- JP3534087B2 JP3534087B2 JP2001140414A JP2001140414A JP3534087B2 JP 3534087 B2 JP3534087 B2 JP 3534087B2 JP 2001140414 A JP2001140414 A JP 2001140414A JP 2001140414 A JP2001140414 A JP 2001140414A JP 3534087 B2 JP3534087 B2 JP 3534087B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- inductor
- wire
- wound
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Coils Of Transformers For General Uses (AREA)
Description
【０００１】
【発明の属する技術分野】本願発明は、インダクタに関
し、詳しくは、コアに導線を巻回してなる巻線タイプの
インダクタに関する。
し、詳しくは、コアに導線を巻回してなる巻線タイプの
インダクタに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】巻線タ
イプのインダクタにおいて、コアに巻回される導線の巻
回ピッチにより、インダクタンスを変化させる技術は公
知であるが、等ピッチで精度良く巻回ピッチをコントロ
ールすることは容易ではなく、高精度に巻回ピッチをコ
ントロールするためには、複雑かつ精密な制御機構を備
えた設備が必要となり、コストの増大を招くという問題
点がある。特に、インダクタンス値を３％以下の微小幅
で、かつ、バラツキを大きくすることなくコントロール
することは相当に困難であるのが実情である。
イプのインダクタにおいて、コアに巻回される導線の巻
回ピッチにより、インダクタンスを変化させる技術は公
知であるが、等ピッチで精度良く巻回ピッチをコントロ
ールすることは容易ではなく、高精度に巻回ピッチをコ
ントロールするためには、複雑かつ精密な制御機構を備
えた設備が必要となり、コストの増大を招くという問題
点がある。特に、インダクタンス値を３％以下の微小幅
で、かつ、バラツキを大きくすることなくコントロール
することは相当に困難であるのが実情である。
【０００３】また、実開昭６０−１９２４２８号には、
ソレノイドコイルの両端部の巻ピッチを広くし、中央部
巻ピッチを狭くした構造が開示されており、また、実開
昭６０−８３２１７号には、コアの両端側の巻き始め部
分と巻き終わり部分の数巻き分を疎に巻回し、中央部分
を密に巻回した高周波コイルが開示されている。
ソレノイドコイルの両端部の巻ピッチを広くし、中央部
巻ピッチを狭くした構造が開示されており、また、実開
昭６０−８３２１７号には、コアの両端側の巻き始め部
分と巻き終わり部分の数巻き分を疎に巻回し、中央部分
を密に巻回した高周波コイルが開示されている。
【０００４】しかし、これらのコイル部品においては、
両端側の巻き始め部分と巻き終わり部分の数巻き分を疎
に巻回するようにしているので、製品の大型化を招くと
いう問題点がある。
両端側の巻き始め部分と巻き終わり部分の数巻き分を疎
に巻回するようにしているので、製品の大型化を招くと
いう問題点がある。
【０００５】本願発明は、上記実情に鑑みてなされたも
のであり、微少なインダクタンスの制御を精度よく行う
ことが可能であるとともに、製品の大型化を招くことな
く、導線のショート不良の発生を抑制、防止することが
可能なインダクタを提供することを目的とする。
のであり、微少なインダクタンスの制御を精度よく行う
ことが可能であるとともに、製品の大型化を招くことな
く、導線のショート不良の発生を抑制、防止することが
可能なインダクタを提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）のインダクタは、導線が巻回
されるコアの軸方向が縦向きで、コアの下端側に配設さ
れたフランジ部に外部接続用の電極が配設された構造を
有する縦型のインダクタであって、前記コアの下端側の
巻線部分についてみた場合において、 (ａ)下端側から１巻き目の導線と２巻き目の導線の間
に、他の領域において隣り合う導線の間隔よりも大きい
隙間が形成されるように、導線が疎に巻回されており、 (ｂ)その他の領域においては、隣り合う導体の間隔が、
前記１巻き目の導線と前記２巻き目の導線の間隔よりも
小さい隙間が形成されるように、導線が密に巻回されて
いることを特徴としている。
に、本願発明（請求項１）のインダクタは、導線が巻回
されるコアの軸方向が縦向きで、コアの下端側に配設さ
れたフランジ部に外部接続用の電極が配設された構造を
有する縦型のインダクタであって、前記コアの下端側の
巻線部分についてみた場合において、 (ａ)下端側から１巻き目の導線と２巻き目の導線の間
に、他の領域において隣り合う導線の間隔よりも大きい
隙間が形成されるように、導線が疎に巻回されており、 (ｂ)その他の領域においては、隣り合う導体の間隔が、
前記１巻き目の導線と前記２巻き目の導線の間隔よりも
小さい隙間が形成されるように、導線が密に巻回されて
いることを特徴としている。
【０００７】導線が巻回されるコアの軸方向が縦向き
で、コアの下端側に配設されたフランジ部に外部接続用
の電極（端子電極）が配設された構造を有する縦型のイ
ンダクタに関し、コアの下端側の巻線部分についてみた
場合において、下端側から１巻き目の導線と２巻き目の
導線の間に、他の領域において隣り合う導線の間隔より
も大きい隙間が形成されるように、疎に導線を巻回し、
その他の領域においては、導線を密に巻回することによ
り、微少なインダクタンスの制御を行うことが可能にな
るとともに、製品の大型化を招くことなく、導線のショ
ート不良の発生を抑制することができるようになる。
で、コアの下端側に配設されたフランジ部に外部接続用
の電極（端子電極）が配設された構造を有する縦型のイ
ンダクタに関し、コアの下端側の巻線部分についてみた
場合において、下端側から１巻き目の導線と２巻き目の
導線の間に、他の領域において隣り合う導線の間隔より
も大きい隙間が形成されるように、疎に導線を巻回し、
その他の領域においては、導線を密に巻回することによ
り、微少なインダクタンスの制御を行うことが可能にな
るとともに、製品の大型化を招くことなく、導線のショ
ート不良の発生を抑制することができるようになる。
【０００８】すなわち、導線全体の巻回ピッチを変える
より、下端側から１巻き目の導線と２巻き目の導線のピ
ッチを変える（大きくする）方が、微小なインダクタン
スの制御を効率よく行うことが可能になり、また、はん
だ付け工程の熱は、端子電極に近い導線の１巻き目と２
巻き目に集中するので、端子電極の形成されたフランジ
部のある下端側から１巻き目と２巻き目のピッチを大き
くすることにより、熱を効果的に拡散させることが可能
になり、１巻き目と２巻き目のワイヤ被膜の劣化による
レアショートを防止することが可能になる。
より、下端側から１巻き目の導線と２巻き目の導線のピ
ッチを変える（大きくする）方が、微小なインダクタン
スの制御を効率よく行うことが可能になり、また、はん
だ付け工程の熱は、端子電極に近い導線の１巻き目と２
巻き目に集中するので、端子電極の形成されたフランジ
部のある下端側から１巻き目と２巻き目のピッチを大き
くすることにより、熱を効果的に拡散させることが可能
になり、１巻き目と２巻き目のワイヤ被膜の劣化による
レアショートを防止することが可能になる。
【０００９】なお、本願発明は、下端側から１巻き目と
２巻き目以外の領域において、隣接する導体間に隙間が
形成されないようなピッチで導線が巻回されている場合
を含むものであり、そのような場合にも、下端側から１
巻き目と２巻き目の導線の間に、所定の大きさの隙間が
形成されるように導線を巻回することにより、微少なイ
ンダクタンスの制御、製品の小型化、導線のショート不
良の抑制などを図ることが可能になる。
２巻き目以外の領域において、隣接する導体間に隙間が
形成されないようなピッチで導線が巻回されている場合
を含むものであり、そのような場合にも、下端側から１
巻き目と２巻き目の導線の間に、所定の大きさの隙間が
形成されるように導線を巻回することにより、微少なイ
ンダクタンスの制御、製品の小型化、導線のショート不
良の抑制などを図ることが可能になる。
【００１０】また、請求項２のインダクタは、前記導線
の巻回数が３〜３３ターンであることを特徴としてい
る。
の巻回数が３〜３３ターンであることを特徴としてい
る。
【００１１】導線の巻回数が３〜３３ターンである場合
に、下端側から１巻き目の導線と２巻き目の導線の巻回
ピッチを疎にすることにより、微小なインダクタンスの
制御を効率よく行うことが可能になり、本願発明をより
実効あらしめることができる。
に、下端側から１巻き目の導線と２巻き目の導線の巻回
ピッチを疎にすることにより、微小なインダクタンスの
制御を効率よく行うことが可能になり、本願発明をより
実効あらしめることができる。
【００１２】すなわち、巻回数が３ターン未満である場
合には、下端側から１巻き目の導線と２巻き目の導線の
ピッチを疎にすることによるインダクタンスへの影響が
大きくなりすぎて、インダクタンスの微調整が困難にな
り、また、巻回数が３３ターンを超える場合には、下端
側から１巻き目の導線と２巻き目の導線のピッチを疎に
することによるインダクタンスへの影響が小さくなりす
ぎて、インダクタンスの調整幅が狭くなりすぎることに
なる。
合には、下端側から１巻き目の導線と２巻き目の導線の
ピッチを疎にすることによるインダクタンスへの影響が
大きくなりすぎて、インダクタンスの微調整が困難にな
り、また、巻回数が３３ターンを超える場合には、下端
側から１巻き目の導線と２巻き目の導線のピッチを疎に
することによるインダクタンスへの影響が小さくなりす
ぎて、インダクタンスの調整幅が狭くなりすぎることに
なる。
【００１３】また、請求項３のインダクタは、疎に巻回
された前記１巻き目の導線と前記２巻き目の導線の間隔
が、密に巻回された領域において隣り合う導体の間隔の
２〜２０倍の範囲にあることを特徴としている。
された前記１巻き目の導線と前記２巻き目の導線の間隔
が、密に巻回された領域において隣り合う導体の間隔の
２〜２０倍の範囲にあることを特徴としている。
【００１４】疎に巻回された１巻き目の導線と２巻き目
の導線の間隔を、密に巻回された領域において隣り合う
導体の間隔の２〜２０倍の範囲とすることにより、実用
的な範囲においてインダクタンスの微調整を行うことが
可能になり、有意義である。但し、１巻き目と２巻き目
以外の他の領域で導線を隙間なく巻回する場合がある
が、そのような場合には、上記の２〜２０倍の範囲を外
れても、十分にインダクタンスの微調整を行うことが可
能であり、本願発明は、そのような場合を排除するもの
ではない。
の導線の間隔を、密に巻回された領域において隣り合う
導体の間隔の２〜２０倍の範囲とすることにより、実用
的な範囲においてインダクタンスの微調整を行うことが
可能になり、有意義である。但し、１巻き目と２巻き目
以外の他の領域で導線を隙間なく巻回する場合がある
が、そのような場合には、上記の２〜２０倍の範囲を外
れても、十分にインダクタンスの微調整を行うことが可
能であり、本願発明は、そのような場合を排除するもの
ではない。
【００１５】
【発明の実施の形態】［実施形態１］
図１は、本願発明の一実施形態（実施形態１）にかかる
縦型のインダクタの概略構成を示す図である。この実施
形態１の縦型のインダクタは、導線１が巻回されるコア
２の軸方向が縦向きで、コア２の下端側に配設されたフ
ランジ部３に外部接続用の電極（端子電極）４ａ，４ｂ
が配設された構造を有している。
縦型のインダクタの概略構成を示す図である。この実施
形態１の縦型のインダクタは、導線１が巻回されるコア
２の軸方向が縦向きで、コア２の下端側に配設されたフ
ランジ部３に外部接続用の電極（端子電極）４ａ，４ｂ
が配設された構造を有している。
【００１６】なお、この実施形態１では、導線１とし
て、絶縁被覆されたＣｕ線が用いられており、コア２と
して、アルミナからなるコアが用いられている。なお、
コアの上端部にも、フランジ部３より径の小さい小フラ
ンジ部６が形成されている。
て、絶縁被覆されたＣｕ線が用いられており、コア２と
して、アルミナからなるコアが用いられている。なお、
コアの上端部にも、フランジ部３より径の小さい小フラ
ンジ部６が形成されている。
【００１７】また、図１に示すインダクタの寸法として
は、例えば、長さ（Ｌ）＝３．２mm，高さ（Ｔ）＝１．
７mm，幅＝２．５mmという寸法が例示され、通常は、該
寸法付近の寸法を有するインダクタに本願発明を適用す
ることが望ましい。
は、例えば、長さ（Ｌ）＝３．２mm，高さ（Ｔ）＝１．
７mm，幅＝２．５mmという寸法が例示され、通常は、該
寸法付近の寸法を有するインダクタに本願発明を適用す
ることが望ましい。
【００１８】そして、この縦型のインダクタにおいて
は、コア２のフランジ部３が形成された下端側の巻線部
分についてみた場合に、下端側から１巻き目の導線１ａ
と２巻き目の導線１ｂの間にのみ、所定の隙間Ｇが形成
されるように、導線１が疎に巻回されている。すなわ
ち、この実施形態１のインダクタでは、下端側から１巻
き目と２巻き目以外の領域５においては、隣り合う導線
１の間に、実質的に隙間が形成されないように導線１が
密に巻回されている。
は、コア２のフランジ部３が形成された下端側の巻線部
分についてみた場合に、下端側から１巻き目の導線１ａ
と２巻き目の導線１ｂの間にのみ、所定の隙間Ｇが形成
されるように、導線１が疎に巻回されている。すなわ
ち、この実施形態１のインダクタでは、下端側から１巻
き目と２巻き目以外の領域５においては、隣り合う導線
１の間に、実質的に隙間が形成されないように導線１が
密に巻回されている。
【００１９】また、この実施形態１の縦型のインダクタ
においては、導線１の全体の巻回数が１０ターンとなる
ように構成されている。なお、本願発明では、下端側か
ら１巻き目と２巻き目以外の領域５において、１巻き目
の導線１ａと２巻き目の導線１ｂの隙間Ｇよりも小さい
隙間が形成されるようなピッチで導線１を巻回するよう
に構成することも可能である。
においては、導線１の全体の巻回数が１０ターンとなる
ように構成されている。なお、本願発明では、下端側か
ら１巻き目と２巻き目以外の領域５において、１巻き目
の導線１ａと２巻き目の導線１ｂの隙間Ｇよりも小さい
隙間が形成されるようなピッチで導線１を巻回するよう
に構成することも可能である。
【００２０】そして、導線１の始端部及び終端部は、フ
ランジ部３に配設された一対の端子電極４ａ，４ｂには
んだ付けなどの方法で、接続、固定されている。
ランジ部３に配設された一対の端子電極４ａ，４ｂには
んだ付けなどの方法で、接続、固定されている。
【００２１】次に、上記縦型のインダクタの製造方法に
ついて説明する。(1) まず、図２(ａ)に示すように、実装時に下側となる
方の端部にフランジ部３が配設されたコア２を、フラン
ジ部３が上側になるような姿勢（上下が逆になった姿
勢）でチャック１１にセットし、導線１が繰り出される
ノズル１２を、コア２のフランジ部３の底面よりも高い
位置に保持して、１巻き目の導線１ａ（図１）をフラン
ジ部３に近い位置に巻回する。(2) それから、図２(ｂ)に示すように、ノズル１２を、
チャック１１の上面よりも低く設定し、その状態でチャ
ック１１を回転させ、１巻き目の導線１ａ（図１）と２
巻き目の導線１ｂ（図１）の間に隙間Ｇが形成されるよ
うなピッチで導線１を巻回する。(3) その後、図２(ｃ)に示すように、ノズル１２をコア
２の中央辺り高さに設定し、その状態でチャックを回転
させ、残りの巻数分を、隣り合う導線の間に隙間が生じ
ないようにならい巻きする。その後、導線１の始端部及
び終端部を、フランジ部３に配設された端子電極４ａ，
４ｂにはんだ付けなどの方法で、接続、固定することに
より、図１に示すような縦型のインダクタが得られる。
ついて説明する。(1) まず、図２(ａ)に示すように、実装時に下側となる
方の端部にフランジ部３が配設されたコア２を、フラン
ジ部３が上側になるような姿勢（上下が逆になった姿
勢）でチャック１１にセットし、導線１が繰り出される
ノズル１２を、コア２のフランジ部３の底面よりも高い
位置に保持して、１巻き目の導線１ａ（図１）をフラン
ジ部３に近い位置に巻回する。(2) それから、図２(ｂ)に示すように、ノズル１２を、
チャック１１の上面よりも低く設定し、その状態でチャ
ック１１を回転させ、１巻き目の導線１ａ（図１）と２
巻き目の導線１ｂ（図１）の間に隙間Ｇが形成されるよ
うなピッチで導線１を巻回する。(3) その後、図２(ｃ)に示すように、ノズル１２をコア
２の中央辺り高さに設定し、その状態でチャックを回転
させ、残りの巻数分を、隣り合う導線の間に隙間が生じ
ないようにならい巻きする。その後、導線１の始端部及
び終端部を、フランジ部３に配設された端子電極４ａ，
４ｂにはんだ付けなどの方法で、接続、固定することに
より、図１に示すような縦型のインダクタが得られる。
【００２２】上記のように構成されたインダクタについ
て、ＬAVG，Ｌ−DOWN率などの特性を測定した。その結
果を表１に示す（サンプル数ｎ＝１２０）。また、比較
のため、導線を等ピッチになるように整列巻きした比較
例のインダクタを用意し、このインダクタについても、
ＬAVG，Ｌ−DOWN率などの特性を測定した。その結果を
併せて表１に示す。
て、ＬAVG，Ｌ−DOWN率などの特性を測定した。その結
果を表１に示す（サンプル数ｎ＝１２０）。また、比較
のため、導線を等ピッチになるように整列巻きした比較
例のインダクタを用意し、このインダクタについても、
ＬAVG，Ｌ−DOWN率などの特性を測定した。その結果を
併せて表１に示す。
【００２３】
【表１】
【００２４】なお、表１において、ＬAVGは、インダク
タンスの平均値を示し、Ｌ−DOWN率は、比較例のインダ
クタンス値に対するインダクタンスの低下割合（％）を
示している。また、隙間AVGは、１巻き目の導線と２巻
き目の導線の間の、隙間寸法の平均値を示している。
タンスの平均値を示し、Ｌ−DOWN率は、比較例のインダ
クタンス値に対するインダクタンスの低下割合（％）を
示している。また、隙間AVGは、１巻き目の導線と２巻
き目の導線の間の、隙間寸法の平均値を示している。
【００２５】また、表２に、インダクタンスの測定結果
の詳細（平均値、標準偏差、最大値、最小値など）を示
すとともに、図３(ａ)，(ｂ)，(ｃ)，(ｄ)に、ヒストグ
ラムを示す。
の詳細（平均値、標準偏差、最大値、最小値など）を示
すとともに、図３(ａ)，(ｂ)，(ｃ)，(ｄ)に、ヒストグ
ラムを示す。
【００２６】
【表２】
【００２７】また、図４に、実施形態１のように、下端
側から１巻き目の導線１ａと２巻き目の導線１ｂの間に
のみ隙間Ｇが形成されるように導線１を巻回したインダ
クタ（実施形態のサンプル）と、導線を等ピッチになる
ように整列巻きしたインダクタ（比較例）の導線の巻幅
（すなわち、導線が巻回されている全領域のコア軸方向
の距離（例えば、図１にＸで示す距離）とインダクタン
スの関係を示す。なお、上記実施形態１のインダクタに
ついては実測値を示し、等ピッチになるように整列巻き
したインダクタについては理論値を示している。
側から１巻き目の導線１ａと２巻き目の導線１ｂの間に
のみ隙間Ｇが形成されるように導線１を巻回したインダ
クタ（実施形態のサンプル）と、導線を等ピッチになる
ように整列巻きしたインダクタ（比較例）の導線の巻幅
（すなわち、導線が巻回されている全領域のコア軸方向
の距離（例えば、図１にＸで示す距離）とインダクタン
スの関係を示す。なお、上記実施形態１のインダクタに
ついては実測値を示し、等ピッチになるように整列巻き
したインダクタについては理論値を示している。
【００２８】図４より、下端側から１巻き目の導線１ａ
と２巻き目の導線１ｂの間にのみ隙間Ｇが形成されるよ
うに導線１を巻回したインダクタの方が、導線を等ピッ
チになるように整列巻きしたインダクタ（比較例）に比
べて、インダクタンスの変化率が小さく、インダクタン
スの微調整を行うのに適していることがわかる。
と２巻き目の導線１ｂの間にのみ隙間Ｇが形成されるよ
うに導線１を巻回したインダクタの方が、導線を等ピッ
チになるように整列巻きしたインダクタ（比較例）に比
べて、インダクタンスの変化率が小さく、インダクタン
スの微調整を行うのに適していることがわかる。
【００２９】すなわち、導線の巻回ピッチを等ピッチに
したインダクタと、１巻き目と２巻き目の導線の巻回ピ
ッチのみを大きくするようにした本願発明のインダクタ
において、全体の巻幅Ｘ（図１）を同じにすると、１巻
き目と２巻き目の導線の巻回ピッチのみを大きくするよ
うにした本願発明のインダクタの方がインダクタンスの
変化割合が小さく、インダクタンスを大きく変化させよ
うとすると、導線の巻回ピッチを等ピッチとしたインダ
クタの場合よりも、１巻き目と２巻き目の導線の間隔を
大きくすることが必要になり、その分だけ、インダクタ
ンスの微調整を行いやすくなる。
したインダクタと、１巻き目と２巻き目の導線の巻回ピ
ッチのみを大きくするようにした本願発明のインダクタ
において、全体の巻幅Ｘ（図１）を同じにすると、１巻
き目と２巻き目の導線の巻回ピッチのみを大きくするよ
うにした本願発明のインダクタの方がインダクタンスの
変化割合が小さく、インダクタンスを大きく変化させよ
うとすると、導線の巻回ピッチを等ピッチとしたインダ
クタの場合よりも、１巻き目と２巻き目の導線の間隔を
大きくすることが必要になり、その分だけ、インダクタ
ンスの微調整を行いやすくなる。
【００３０】また、上記実施形態１のインダクタにおい
ては、１巻き目と２巻き目の導線の巻回ピッチのみを大
きくするようにしているので、コアの両端側の巻き始め
部分と巻き終わり部分の数巻き分を疎に巻回し、中央部
分を密に巻回した従来のコイル部品（実開昭６０−８３
２１７号）に比べて、製品を小型化することが可能にな
る。
ては、１巻き目と２巻き目の導線の巻回ピッチのみを大
きくするようにしているので、コアの両端側の巻き始め
部分と巻き終わり部分の数巻き分を疎に巻回し、中央部
分を密に巻回した従来のコイル部品（実開昭６０−８３
２１７号）に比べて、製品を小型化することが可能にな
る。
【００３１】また、下端側から１巻き目の導線と２巻き
目の導線の間に隙間が形成されるように導線を巻回して
いるので、実装時のはんだ付け工程における熱が、端子
電極が形成されたフランジ部から、２巻き目の導線にま
で達しにくくなり、１巻き目と２巻き目のワイヤ被膜の
劣化によるレアショートを防止することができる。
目の導線の間に隙間が形成されるように導線を巻回して
いるので、実装時のはんだ付け工程における熱が、端子
電極が形成されたフランジ部から、２巻き目の導線にま
で達しにくくなり、１巻き目と２巻き目のワイヤ被膜の
劣化によるレアショートを防止することができる。
【００３２】なお、導線の巻回ピッチを等ピッチとした
インダクタにおいては、すべての領域で、導線と導線の
間に微少な間隔を設けるようにしなければならず、１巻
き目と２巻き目の導線の間隔も小さくなり、実装時のは
んだ付け工程における熱が、２巻き目の導線に達しやす
く、１巻き目と２巻き目のワイヤ被膜の劣化によるレア
ショートを引き起こしやすいという問題点がある。
インダクタにおいては、すべての領域で、導線と導線の
間に微少な間隔を設けるようにしなければならず、１巻
き目と２巻き目の導線の間隔も小さくなり、実装時のは
んだ付け工程における熱が、２巻き目の導線に達しやす
く、１巻き目と２巻き目のワイヤ被膜の劣化によるレア
ショートを引き起こしやすいという問題点がある。
【００３３】［本願発明に関連するインダクタ］
図５は、本願発明に関連するインダクタの概略構成を示
す図である。このインダクタは、導線１が巻回されるコ
ア２の軸方向が横向きで、コア２の両端側に配設された
フランジ部３ａ，３ｂに外部接続用の電極（端子電極）
４ａ，４ｂが配設された構造を有する横型のインダクタ
である。なお、コアの上部を覆うように絶縁樹脂による
被覆が施される場合がある。
す図である。このインダクタは、導線１が巻回されるコ
ア２の軸方向が横向きで、コア２の両端側に配設された
フランジ部３ａ，３ｂに外部接続用の電極（端子電極）
４ａ，４ｂが配設された構造を有する横型のインダクタ
である。なお、コアの上部を覆うように絶縁樹脂による
被覆が施される場合がある。
【００３４】そして、この横型のインダクタにおいて
は、コア２のフランジ部３ａ，３ｂが形成された両端側
の巻線部分についてみた場合において、両端部側から１
巻き目の導線１ａと２巻き目の導線１ｂの間にのみ、隙
間Ｇ１，Ｇ２が形成されるように、導線１が疎に巻回さ
れている。すなわち、このインダクタでは、端部側から
１巻き目と２巻き目以外の領域５においては、隣り合う
導線１の間に間隔が形成されないように導線１が密に巻
回されている。また、このインダクタにおいては、導線
１の全体の巻回数が１０ターンとなるように構成されて
いる。
は、コア２のフランジ部３ａ，３ｂが形成された両端側
の巻線部分についてみた場合において、両端部側から１
巻き目の導線１ａと２巻き目の導線１ｂの間にのみ、隙
間Ｇ１，Ｇ２が形成されるように、導線１が疎に巻回さ
れている。すなわち、このインダクタでは、端部側から
１巻き目と２巻き目以外の領域５においては、隣り合う
導線１の間に間隔が形成されないように導線１が密に巻
回されている。また、このインダクタにおいては、導線
１の全体の巻回数が１０ターンとなるように構成されて
いる。
【００３５】なお、このインダクタでは、両端部側から
１巻き目と２巻き目以外の領域５において、１巻き目の
導線１ａと２巻き目の導線１ｂの間隔Ｇ１，Ｇ２よりも
小さい隙間が形成されるようなピッチで導線１を巻回す
るように構成することも可能である。
１巻き目と２巻き目以外の領域５において、１巻き目の
導線１ａと２巻き目の導線１ｂの間隔Ｇ１，Ｇ２よりも
小さい隙間が形成されるようなピッチで導線１を巻回す
るように構成することも可能である。
【００３６】そして、導線１の始端部及び終端部は、フ
ランジ部３ａ，３ｂに配設された端子電極４ａ，４ｂに
はんだ付けなどの方法で、接続、固定されている。な
お、その他の構成は、前記実施形態１のインダクタと同
様である。また、このインダクタは、上記実施形態１の
インダクタの製造方法に準じる方法により製造すること
ができる。
ランジ部３ａ，３ｂに配設された端子電極４ａ，４ｂに
はんだ付けなどの方法で、接続、固定されている。な
お、その他の構成は、前記実施形態１のインダクタと同
様である。また、このインダクタは、上記実施形態１の
インダクタの製造方法に準じる方法により製造すること
ができる。
【００３７】上述のように構成された横型のインダクタ
においても、上記実施形態１の縦型のインダクタの場合
と同様の効果を得ることができる。すなわち、導線の巻
回ピッチを等ピッチとしたインダクタと、両端側の１巻
き目と２巻き目の導線の巻回ピッチのみを大きくするよ
うにした、図５のインダクタにおいて、全体の巻幅を同
じにすると、１巻き目と２巻き目の導線の巻回ピッチの
みを大きくするようにした図５のインダクタの方がイン
ダクタンスの変化割合が小さく、インダクタンスを大き
く変化させようとすると、導線の巻回ピッチを等ピッチ
としたインダクタの場合よりも、１巻き目と２巻き目の
導線の間隔を大きくすることが必要になり、その分だ
け、インダクタンスの微調整を容易に行うことが可能に
なる。
においても、上記実施形態１の縦型のインダクタの場合
と同様の効果を得ることができる。すなわち、導線の巻
回ピッチを等ピッチとしたインダクタと、両端側の１巻
き目と２巻き目の導線の巻回ピッチのみを大きくするよ
うにした、図５のインダクタにおいて、全体の巻幅を同
じにすると、１巻き目と２巻き目の導線の巻回ピッチの
みを大きくするようにした図５のインダクタの方がイン
ダクタンスの変化割合が小さく、インダクタンスを大き
く変化させようとすると、導線の巻回ピッチを等ピッチ
としたインダクタの場合よりも、１巻き目と２巻き目の
導線の間隔を大きくすることが必要になり、その分だ
け、インダクタンスの微調整を容易に行うことが可能に
なる。
【００３８】また、図５のインダクタにおいても、両端
側から１巻き目と２巻き目の導線の巻回ピッチのみを大
きくするようにしているので、コアの両端側の巻き始め
部分と巻き終わり部分の数巻き分を疎に巻回し、中央部
分を密に巻回した従来のコイル部品（実開昭６０−８３
２１７号）に比べて、製品の大型化を招くことなく、１
巻き目と２巻き目のワイヤ被膜の劣化によるレアショー
トを防止することができる。
側から１巻き目と２巻き目の導線の巻回ピッチのみを大
きくするようにしているので、コアの両端側の巻き始め
部分と巻き終わり部分の数巻き分を疎に巻回し、中央部
分を密に巻回した従来のコイル部品（実開昭６０−８３
２１７号）に比べて、製品の大型化を招くことなく、１
巻き目と２巻き目のワイヤ被膜の劣化によるレアショー
トを防止することができる。
【００３９】なお、本願発明は、上記実施形態に限定さ
れるものではなく、コアの構成材料や、具体的な形状、
導線の巻回数や導線の構成材料、導線の巻回ピッチなど
に関し、発明の要旨の範囲内において、種々の応用、変
形を加えることが可能である。
れるものではなく、コアの構成材料や、具体的な形状、
導線の巻回数や導線の構成材料、導線の巻回ピッチなど
に関し、発明の要旨の範囲内において、種々の応用、変
形を加えることが可能である。
【００４０】
【発明の効果】上述のように、本願発明（請求項１）の
インダクタは、導線が巻回されるコアの軸方向が縦向き
で、コアの下端側に配設されたフランジ部に外部接続用
の電極（端子電極）が配設された構造を有する縦型のイ
ンダクタにおいて、コアの下端側から１巻き目の導線と
２巻き目の導線の間に、他の領域において隣り合う導線
の間隔よりも大きい隙間が形成されるように、疎に導線
を巻回し、その他の領域においては、導線を密に巻回す
るようにしているので、微少なインダクタンスの制御を
行うことが可能になるとともに、製品の大型化を招くこ
となく、導線のショート不良の発生を防止することがで
きるようになる。
インダクタは、導線が巻回されるコアの軸方向が縦向き
で、コアの下端側に配設されたフランジ部に外部接続用
の電極（端子電極）が配設された構造を有する縦型のイ
ンダクタにおいて、コアの下端側から１巻き目の導線と
２巻き目の導線の間に、他の領域において隣り合う導線
の間隔よりも大きい隙間が形成されるように、疎に導線
を巻回し、その他の領域においては、導線を密に巻回す
るようにしているので、微少なインダクタンスの制御を
行うことが可能になるとともに、製品の大型化を招くこ
となく、導線のショート不良の発生を防止することがで
きるようになる。
【００４１】また、請求項２のインダクタのように、導
線の巻回数が３〜３３ターンである場合に、下端側から
１巻き目の導線と２巻き目の導線の間に、他の領域にお
いて隣り合う導線の間隔よりも大きい隙間が形成される
ように、疎に導線を巻回することにより、微小なインダ
クタンスの制御を効率よく行うことが可能になり、本願
発明をより実効あらしめることができる。
線の巻回数が３〜３３ターンである場合に、下端側から
１巻き目の導線と２巻き目の導線の間に、他の領域にお
いて隣り合う導線の間隔よりも大きい隙間が形成される
ように、疎に導線を巻回することにより、微小なインダ
クタンスの制御を効率よく行うことが可能になり、本願
発明をより実効あらしめることができる。
【００４２】また、請求項３のインダクタのように、疎
に巻回された１巻き目の導線と２巻き目の導線の間隔
を、密に巻回された領域において隣り合う導体の間隔の
２〜２０倍の範囲とすることにより、実用的な範囲にお
いてインダクタンスの微調整を行うことが可能になり有
意義である。
に巻回された１巻き目の導線と２巻き目の導線の間隔
を、密に巻回された領域において隣り合う導体の間隔の
２〜２０倍の範囲とすることにより、実用的な範囲にお
いてインダクタンスの微調整を行うことが可能になり有
意義である。
【図１】本願発明の一実施形態（実施形態１）にかかる
縦型のインダクタの概略構成を示す図である。
縦型のインダクタの概略構成を示す図である。
【図２】(ａ)，(ｂ)，(ｃ)は本願発明の実施形態１にか
かる縦型のインダクタの製造工程を示す図である。
かる縦型のインダクタの製造工程を示す図である。
【図３】(ａ)，(ｂ)，(ｃ)，(ｄ)は、実施形態１にかか
る縦型のインダクタについて測定したインダクタンスに
関するヒストグラムを示す図である。
る縦型のインダクタについて測定したインダクタンスに
関するヒストグラムを示す図である。
【図４】下端側から１巻き目の導線と２巻き目の導線の
間にのみ隙間が形成されるように導線を巻回したインダ
クタ（実施形態のサンプル）と、導線を等ピッチになる
ように整列巻きしたインダクタ（比較例）の巻幅とイン
ダクタンスの関係を示す線図である。
間にのみ隙間が形成されるように導線を巻回したインダ
クタ（実施形態のサンプル）と、導線を等ピッチになる
ように整列巻きしたインダクタ（比較例）の巻幅とイン
ダクタンスの関係を示す線図である。
【図５】本願発明に関連する横型のインダクタの概略構
成を示す図である。
成を示す図である。
１ 導線
１ａ １巻き目の導線
１ｂ ２巻き目の導線
２ コア
３，３ａ，３ｂ フランジ部
４ａ，４ｂ 端子電極
５ １巻き目と２巻き目以外の領域
６ 小フランジ部
１１ チャック
１２ ノズル
Ｇ，Ｇ１，Ｇ２ １巻き目の導線と２巻き目の導線の
間隔 Ｌ インダクタの長さ Ｔ インダクタの高さ Ｘ インダクタの導線の巻幅
間隔 Ｌ インダクタの長さ Ｔ インダクタの高さ Ｘ インダクタの導線の巻幅
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01F 27/28
Claims (3)
- 【請求項１】導線が巻回されるコアの軸方向が縦向き
で、コアの下端側に配設されたフランジ部に外部接続用
の電極が配設された構造を有する縦型のインダクタであ
って、 前記コアの下端側の巻線部分についてみた場合におい
て、 (ａ)下端側から１巻き目の導線と２巻き目の導線の間
に、他の領域において隣り合う導線の間隔よりも大きい
隙間が形成されるように、導線が疎に巻回されており、 (ｂ)その他の領域においては、隣り合う導体の間隔が、
前記１巻き目の導線と前記２巻き目の導線の間隔よりも
小さい隙間が形成されるように、導線が密に巻回されて
いることを特徴とするインダクタ。 - 【請求項２】前記導線の巻回数が３〜３３ターンである
ことを特徴とする請求項１記載のインダクタ。 - 【請求項３】疎に巻回された前記１巻き目の導線と前記
２巻き目の導線の間隔が、密に巻回された領域において
隣り合う導体の間隔の２〜２０倍の範囲にあることを特
徴とする請求項１及び２記載のインダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140414A JP3534087B2 (ja) | 2001-05-10 | 2001-05-10 | インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140414A JP3534087B2 (ja) | 2001-05-10 | 2001-05-10 | インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002334807A JP2002334807A (ja) | 2002-11-22 |
| JP3534087B2 true JP3534087B2 (ja) | 2004-06-07 |
Family
ID=18987022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001140414A Expired - Fee Related JP3534087B2 (ja) | 2001-05-10 | 2001-05-10 | インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3534087B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5084408B2 (ja) | 2007-09-05 | 2012-11-28 | 太陽誘電株式会社 | 巻線型電子部品 |
| JP4795489B1 (ja) | 2011-01-21 | 2011-10-19 | 太陽誘電株式会社 | コイル部品 |
| US9087634B2 (en) | 2013-03-14 | 2015-07-21 | Sumida Corporation | Method for manufacturing electronic component with coil |
| US9576721B2 (en) * | 2013-03-14 | 2017-02-21 | Sumida Corporation | Electronic component and method for manufacturing electronic component |
| JP7040020B2 (ja) * | 2018-01-05 | 2022-03-23 | Tdk株式会社 | コモンモードフィルタ |
| JP7381257B2 (ja) * | 2019-08-30 | 2023-11-15 | 太陽誘電株式会社 | コイル部品、電子機器、及びコイル部品の製造方法 |
-
2001
- 2001-05-10 JP JP2001140414A patent/JP3534087B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002334807A (ja) | 2002-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7196608B2 (en) | Wire-wound type chip coil and method of adjusting a characteristic thereof | |
| US6560851B1 (en) | Method for producing an inductor | |
| US6087921A (en) | Placement insensitive monolithic inductor and method of manufacturing same | |
| US20010017582A1 (en) | Multilayer inductor | |
| DE60113459T2 (de) | Spulenfilter und verfahren zu seiner herstellung | |
| JP3534087B2 (ja) | インダクタ | |
| US6076253A (en) | Method of manufacturing chip conductor | |
| JP2005044846A (ja) | 分布巻線方法及び装置並びにコイル部品 | |
| JP7018710B2 (ja) | 電子部品、電子部品の製造方法及び電子モジュール | |
| JP4583017B2 (ja) | フェライトコアとこれを用いたコモンモードノイズフィルター | |
| JPH09326317A (ja) | マイクロ波インダクタコイル | |
| JPH06260342A (ja) | 面実装型コイル部品 | |
| JPS63313906A (ja) | 箔巻電子部品およびその製造方法 | |
| JPH0541324A (ja) | ソレノイドコイル | |
| JP2800712B2 (ja) | インダクター | |
| JPH02224212A (ja) | インダクタンス部品 | |
| US20220181070A1 (en) | Magnetic Device and the Method to Make the Same | |
| JP3165822U (ja) | 巻線チップチョークコイル | |
| US20210304943A1 (en) | Coil device | |
| JPH04348507A (ja) | コイル部品 | |
| JPH08306553A (ja) | 電子部品 | |
| JPH0831644A (ja) | 面実装型電極直付けインダクタ | |
| JPH0883716A (ja) | コモンモード・チョークコイル | |
| JP2874056B2 (ja) | リード付インダクターとその製造方法 | |
| JP2002252132A (ja) | チップインダクタのインダクタンス調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3534087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |