JP3530823B2 - 画像形成装置の製造方法 - Google Patents
画像形成装置の製造方法Info
- Publication number
- JP3530823B2 JP3530823B2 JP2000595364A JP2000595364A JP3530823B2 JP 3530823 B2 JP3530823 B2 JP 3530823B2 JP 2000595364 A JP2000595364 A JP 2000595364A JP 2000595364 A JP2000595364 A JP 2000595364A JP 3530823 B2 JP3530823 B2 JP 3530823B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electron
- electrode
- wiring
- rear plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2209/00—Apparatus and processes for manufacture of discharge tubes
- H01J2209/02—Manufacture of cathodes
- H01J2209/022—Cold cathodes
- H01J2209/0223—Field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
子放出部が形成された電子線装置、電子放出部と対向す
るように画像形成部材が設けられた画像形成装置の製造
方法に関する。
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型電子放出素子や、電界
放出型素子(以下FIE型と記す)や、金属/絶縁層/
金属型放出素子(以下MIM型と記す)、などが知られ
ている。
ば、M.I.Elinson,Radio Eng.E
lectron Phys.,10,1290,(19
65)や、後述する他の例が知られている。
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるSiO2 薄膜を用いたものの他に、Au薄膜によ
るもの[G.Dittmer:”Thin Solid
Films”,9,317(1972)]や、In2
O3 /SnO2 薄膜によるもの[M.Hartw
ell and C.G.Fonstad:”IEEE
Trans.ED Conf.”,519(197
5)]や、カーボン薄膜によるもの[荒木久 他:真
空、第26巻、第1号、22(1983)]等が報告さ
れている。
成の典型的な例として、図93に前述のM.Hartw
ellらによる素子の平面図を示す。同図において、8
001は基板で、8004はスパッタで形成された金属
酸化物よりなる導電性薄膜である。導電性薄膜8004
は図示のようにH字形の平面形状に形成されている。該
導電性薄膜8004に後述の通電フォーミングと呼ばれ
る通電処理を施すことにより、電子放出部8005が形
成される。図中の間隔Lは、0.5〜1(mm)、W
は、0〜1(mm)で設定されている。尚、図示の便宜
から、電子放出部8005は導電性薄膜8004の中央
に矩形の形状で示したが、これは模式的なものであり、
実際の電子放出部の位置や形状を忠実に表現しているわ
けではない。
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜8004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部8005
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜8004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜8004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部80
05を形成することである。なお、局所的に破壊もしく
は変形もしくは変質した導電性薄膜8004の一部に
は、亀裂が発生する。前記通電フォーミング後に導電性
薄膜8004に適宜の電圧を印加した場合には、前記亀
裂付近において電子放出が行われる。
yke&W.W.Dolan、”Field emis
sion”,Advance in Electron
Physics,8,89(1956)や、あるい
は、C.A.Spindt、”Physical pr
operties of thin−film fie
ld emission cathodes with
molybdenum cones”,J.App
l.Phys.,47.5248(1976)などが知
られている。
94に前述のC.A.Spindtらによる素子の断面
図を示す。同図において、8010は基板で、8011
は導電材料よりなるエミッタ配線、8012はエミッタ
コーン、8013は絶縁層、8014はゲート電極であ
る。本素子は、エミッタコーン8012とゲート電極8
014の間に適宜の電圧を印加することにより、エミッ
タコーン8012の先端部より電界放出を起こさせるも
のである。
4のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。
C.A.Mead,”Operation of tu
nnel−emission Devices,J.A
ppl.Phys.,32,646(1961)などが
知られている。MIM型の素子構成の典型的な例を図9
5に示す。同図は断面図であり、図において、8020
は基板で、8021は金属よりなる下電極、8022は
厚さ10nm程度の薄い絶縁層、8023は厚さ8〜3
0nm程度の金属よりなる上電極である。MIM型にお
いては、上電極8023と下電極8021の間に適宜の
電圧を印加することにより、上電極8023の表面より
電子放出を起こさせるものである。
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作製可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生し難い。また、熱陰極素子がヒー
ターの加熱により動作するため応答速度が遅いのとは異
なり、冷陰極素子の場合には応答速度が速いという利点
もある。このため、冷陰極素子を応用するための研究が
盛んに行われてきている。
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。
4−31332号公報において開示されるように、多数
の素子を配列して駆動するための方法が研究されてい
る。
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
とえば本出願人によるUSP5,066,883や特開
平2−257551号公報や特開平4−28137号公
報において開示されているように、表面伝導型放出素子
と電子ビームの照射により発光する蛍光体と組み合わせ
て用いた画像表示装置が研究されている。表面伝導型放
出素子と蛍光体とを組み合わせて用いた画像表示装置
は、従来の他の方式の画像表示装置よりも優れた特性が
期待されている。たとえば、近年普及してきた液晶表示
装置と比較しても、自発光型であるためバックライトを
必要としない点や、視野角が広い点が優れていると言え
る。
は、たとえば本出願人によるUSP4,904,895
に開示されている、また、FE型を画像表示装置に応用
した例として、たとえば、R.Meyerらにより報告
された平板型表示装置が知られている[R.Meye
r:”Recent Development on
Micro−tips Display at LET
I”、Tech.Digest of 4th In
t.Vacuum Micro−electronic
s Conf.,Nagahama,pp.6〜9(1
991)]。
置に応用した例は、たとえば本出願人による特開平3−
55738号公報に開示されている。
示装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。
示ネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。図中、81
15はリアプレート、8116は側壁、8117はフエ
ースプレートであり、リアプレート8115、側壁81
16及びフュースプレート8117により、表示パネル
の内部を真空に維持するための外囲器(気密容器)を形
成している。
固定されているが、この基板8111上には冷陰極素子
8112が、N×M個形成されている(N,Mは2以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。)。また、前記N×M個の冷陰極素子81
12は、図96に示すとおり、M本の行方向配線811
3とN本の列方向配線8114により配線されている。
これら基板8111、冷陰極素子8112、行方向配線
8113及び列方向配線8114によって構成される部
分をマルチ電子ビーム源と呼ぶ。また、行方向配線81
13と列方向配線8114の少なくとも交差する部分に
は、両配線間に絶縁層(不図示)が形成されており、電
気的な絶縁が保たれている。
光体からなる蛍光膜8118が形成されており、赤
(R)、緑(G)、青(B)の3原色の蛍光体(不図
示)が塗り分けられている。また、蛍光膜8118をな
す上記各色蛍光体の間には黒色体(不図示)が設けてあ
り、さらに蛍光膜8118のリアプレート8115側の
面には、Al等からなるメタルバック8119が形成さ
れている。
は、当該表示パネルと不図示の電気回路とを電気的に接
続するために設けた気密構造の電気接続用端子である。
Dx1〜Dxmはマルチ電子ビーム源の行方向配線81
13と、Dy1〜Dynはマルチ電子ビーム源の列方向
配線8114と、Hvはメタルバック8119と各々電
気的に接続している。
a程度の真空に保持されており、画像表示装置の表示面
積が大きくなるにしたがい、気密容器内部と外部の気圧
差によるリアプレート8115及びフェースプレート8
117の変形あるいは破壊を防止する手段が必要とな
る。リアプレート8115及びフェースプレート811
7を厚くすることによる方法は、画像表示装置の重量を
増加させるのみならず、斜め方向から見たときに画像の
ゆがみや視差を生ずる。これに対し、図96において
は、比較的薄いガラス板からなり大気圧を支えるための
構造支持体(スペーサあるいはリブと呼ばれる)812
0が設けられている。このようにして、マルチビーム電
子源が形成された基板8111と蛍光膜8118が形成
されたフェースプレート8117間は通常サブミリない
し数ミリに保たれ、前述したように気密容器内部は高真
空に保持されている。
装置は、容器外端子Dx1〜Dxm、Dy1〜Dynを
通じて各冷陰極素子8112に電圧を印加すると、各冷
陰極素子8112から電子が放出される。それと同時に
メタルバック8119に容器外端子Hvを通じて数百
(V)〜数(kV)の高圧を印加して、上記放出された
電子を加速し、フェースブレート8117の内面に衝突
させる。これにより、蛍光膜8118をなす各色の蛍光
体が励起されて発光し、画像が表示される。
出された電子は、電子源と蛍光体との間に印加された電
圧(加速電圧)により加速され、蛍光体に衝突し発光す
る。従って、表示画像は、加速電圧が大きいほど高輝度
となる。しかしながら、前述したように電子源と蛍光体
を有する基板の対向距離を短くした薄型の画像形成装置
の場合、加速電圧によって電子源と蛍光体との間に形成
される電界強度が大きくなる。
った。強電界が印加された電子源、具体的には、冷陰極
素子8112からの放出電子を加速するためにマルチビ
ーム電子源とフェースプレート8117との間に数百V
以上の高電圧(即ち1kV/mm以上の高電界)が印加
され、当該電子源上に例えばゴミ等の異物や突起(以
下、突起部と総称する)などがある場合、そこに電界が
集中し、電子放出する場合がある。放出電流による発熱
や強電界の影響で、突起の形状がさらに先鋭になり、電
界強度がさらに大きくなり、電子放出量が増加する。
と、最終的には、突起部が熱的に破壊されるという現象
が起こる。前記の如き現象が起こると、突起部の破壊だ
けではなく、画像形成装置内の真空雰囲気が劣化する。
これらがトリガーとなって、高電界が印加された、電子
源と蛍光体との間で放電現象が起こり、加速された陽イ
オンが電子源に衝突し、電子源にダメージを与え、画像
欠陥を引き起こすという問題が生じている。
て、例えば、火花放電を抑制するために予め、高真空中
で火花放電を行わせることが知られている(例えば、
「高電圧工学」(電気学会編、オーム社1981
年))。これらの処理は、通常コンディショニングと呼
ばれている。
コンディショニングを行うことにより、電子放出特性に
悪影響を及ぼすことがあった。これは、コンディショニ
ング中の放電によって素子で消費されるジュール熱が導
電性薄膜を破壊するためであると考えられる。
図である。コンディショニングを行う電子源基板207
1と高圧印加用電極2010でつくられるコンデンサに
蓄積される電荷によって引き起こされたと考えられる。
電極よりなる平行平板コンデンサに電圧Vを印加した
時、蓄積される電荷量Qは、Q=CV=εSV/dで表
される。コンティショニング工程において同じ電界を形
成した時、電子源基板2071と高圧印加用電極201
0でつくられるコンデンサに蓄積されるエネルギーE
は、E=CV/2=εSV/2dである。なお、εは前
記2枚の電極間の物質(或いは真空)の誘電率である。
向する電子源基板2071と同じ面積の高圧印加用電極
2010を用いてコンティショニング工程を行うと、そ
の放電時に電子源基板で消費されるエネルギーは面積に
比例して増大するという問題点が生じる。
して、アーク放電が生じた場合に、アーク放電の間、大
電流が外部電圧源からアノードを通り、エミッタ(カソ
ード)に電気アークとして流れる電流を制限する目的
で、アノードと外部電圧源の間にインダクタを設ける技
術が、特開平8−106847号公報に開示されてい
る。なお、本明細書で用いられる異常放電とは、上述の
アーク放電を含んだものである。
示された技術の概要を図97に模式的に示す。図97に
おいて、9121は基板、9122はカソード電極、9
123はエミッタ、9124はカソード導体、9125
は絶縁体、9126はゲート、9127はアノード、9
128はインダクタ、9129は抵抗、9130は電圧
ソースである。この技術は、電子放出素子として電界放
出素子を用い、アノード9127とエミッタ9123
(カソード)間でアーク放電が生じている間、アノード
9127とエミッタ9123間のアーク放電に関わり電
圧ソース9130から供給される電流を、インダクタ9
128を設けることにより、実質的に制限するものであ
る。即ち、アーク放電が生じ、アノードの電位が低下し
た場合に、外部電源からの電荷の注入を時間的に制限す
るものである。
の静電容量が大きい大画面画像形成装置においては、ア
ノードならびにカソード基板に蓄積された電荷量が大き
く、この電荷が、異常放電の開始時にアノードの電位の
低下に応じて放電経路を通して移動するという問題があ
る。この電荷の移動が瞬時に行われた場合、電流値はか
なり大きなものとなる。なお、当然ながらこの電流は、
外部電源からアノードに流れ込む電流として観測するこ
とはできず、即ち、上述の外部電源からの電荷の注入を
制限する方法では抑制することができない。
たアノードの電位を回復させる、言い換えれば、アノー
ドとカソード基板により構成されるコンデンサを充電す
る電流か、或いはアーク放電の結果アークを持続する電
流としてのみ観測されるからである。このアノードの電
位の低下に応じた電荷の移動は、異常放電時のアノード
電位の時間変化を測定することにより、概ねμ秒程度以
下の時間スケールで生じることを、本発明者らは確認し
ている。また、このアノードの電位の低下に対応した電
流が、放電経路を通して流れることにより、ダメージを
引き起こす場合があることも確認している。従って、コ
ンディショニングを実施するに当たり、このアノードの
電位の低下に対応した電流が、放電経路を通じて流れる
ことを抑制することが必要になる。
二次的な異常放電を生ずる可能性もあり、この二次的な
異常放電を防止することも重要である。この二次的な異
常放電は、連鎖的に生じた場合に、たとえ第一の異常放
電ではダメージを生じなくても、結果的に非常に大きな
ダメージを被る場合があるので確実に防止することが必
要である。
像形成装置に代表される電子線配置内における放電現象
を引き起こす突起等の要因を取り除く製造方法を提供
し、この製造方法によって、良好な信頼性の高い電子線
装置(電子源)を製造し、長時間の画像表示においても
欠落画素のない画像形成装置を提供することにある。
グを行う際に、異常放電に関わるダメージを抑制し、且
つ二次的に生ずるおそれのある異常放電を極力防止する
画像形成装置の製造方法及び製造装置を提供することに
ある。
を放出する電子放出部と、前記電子放出部に電気的に接
続された配線と、が配置されたリアプレートと、画像形
成部材が配置されたフェースプレートとを備えた画像形
成装置の製造方法であって、前記リアプレート上に前記
配線を形成する配線形成工程と、前記リアプレート上に
前記電子放出部を形成する電子放出部形成工程と、前記
リアプレートと、前記画像形成部材が配置された前記フ
ェースプレートとの間を封着する封着工程とを備えると
ともに、前記配線形成工程の完了後、且つ前記電子放出
部形成工程及び前記封着工程の前に、電極を、前記配線
が形成された前記リアプレート基板に対向して配置し、
前記電極と前記リアプレートとの間に電圧を印加する電
圧印加工程を備え、前記電圧印加工程は、前記電極と前
記リアプレートとの間で、放電を生ぜしめる工程であ
る。本発明の画像形成装置の製造方法は、電子を放出す
る電子放出部を有する導電性膜と、前記導電性膜に電気
的に接続された配線と、が配置されたリアプレートと、
画像形成部材が配置されたフェースプレートとを備えた
画像形成装置の製造方法であって、 前記リアプレート
上に前記配線を形成する配線形成工程と、 前記リアプ
レート上に前記配線と電気的に接続された前記導電性膜
を形成する導電性膜形成工程と、前記導電性膜形成工程
の後に、前記導電性膜に前記電子放出部を形成する電子
放出部形成工程と、前記リアプレートと、前記画像形成
部材が配置された前記フェースプレートとの間を封着す
る封着工程とを備えるとともに、 前記配線形成工程及
び前記導電性膜形成工程の完了後、且つ前記電子放出部
形成工程及び前記封着工程の前に、電極を、前記配線及
び前記導電性膜が形成された前記リアプレート基板に対
向して配置し、前記電極と前記リアプレートとの間に電
圧を印加する電圧印加工程を備え、前記電圧印加工程
は、前記電極と前記リアプレートとの間で、放電を生ぜ
しめる工程である。本発明の画像形成装置の製造方法
は、一対の素子電極と、前記一対の素子電極間に配置さ
れた、電子を放出する電子放出部を有する導電性膜と、
前記一対の素子電極と電気的に接続された配線と、が配
置されたリアプレートと、画像形成部材が配置されたフ
ェースプレートとを備えた画像形成装置の製造方法であ
って、前記リアプレート上に配線を形成する配線形成工
程と、前記リアプレート上に前記配線と電気的に接続さ
れた前記一対の素子電極を形成する素子電極形成工程
と、前記リアプレート上の前記一対の素子電極間に前記
導電性膜を形成する導電性膜形成工程と、前記導電性膜
形成工程の後に、前記導電性膜に前記電子放出部を形成
する電子放出部形成工程と、前記リアプレートと、前記
画像形成部材が配置された前記フェースプレートとの間
を封着する封着工程とを備えるとともに、前記配線形成
工程及び前記素子電極形成工程の完了後、且つ前記電子
放出部形成工程及び前記封着工程の前に、電極を、前記
配線及び前記素子電極が形成された前記リアプレート基
板に対向して配置し、前記電極と前記リアプレートとの
間に電圧を印加する電圧印加工程を備え、前記電圧印加
工程は、前記電極と前記リアプレートとの間で、放電を
生ぜしめる工程である。本発明の画像形成装置の製造方
法は、一対の素子電極と、前記一対の素子電極間に配置
された、電子を放出する電子放出部を有する導電性膜
と、前記一対の素子電極と電気的に接続された配線と、
が配置されたリアプレートと、画像形成部材が配置され
たフェースプレートとを備えた画像形成装置の製造方法
であって、前記リアプレート上に前記配線を形成する配
線形成工程と、前記リアプレート上に前記配線と電気的
に接続された前記一対の素子電極を形成する素子電極形
成工程と、前記リアプレート上の前記一対の素子電極間
に前記導電性膜を形成する導電性膜形成工程と、前記導
電性膜形成工程の後に、前記導電性膜に前記電子放出部
を形成する電子放出部形成工程と、前記リアプレート
と、前記画像形成部材が配置された前記フェースプレー
トとの間を封着する封着工程とを備えるとともに、前記
配線形成工程、前記素子電極形成工程、及び、前記導電
性膜形成工程の完了後、且つ前記電子放出部形成工程及
び前記封着工程の前に、電極を、前記配線、前記素子電
極、及び、前記導電性膜が形成された前記リアプレート
基板に対向して配置し、前記電極と前記リアプレートと
の間に電圧を印加する電圧印加工程を備え、前記電圧印
加工程は、前記電極と前記リアプレートとの間で、放電
を生ぜしめる工程である。本発明の画像形成装置の製造
方法の一態様では、前記導電性膜に前記電子放出部を形
成する工程は、前記導電性膜に間隙を生ぜしめる工程で
ある。本発明の画像形成装置の製造方法の一態様では、
前記導電性膜に間隙を生ぜしめる工程は、前記導電性膜
に通電する工程を含む。本発明の画像形成装置の製造方
法の一態様では、前記導電性膜に間隙を生ぜしめる工程
の後に、更に、前記電子放出部の近傍又は前記電子放出
部に堆積物を堆積させる工程を有する。本発明の画像形
成装置の製造方法の一態様では、前記電圧印加工程は、
前記電極と前記リアプレートとの間にその強度が1kV
/mm以上の電界を生ぜしめる工程である。本発明の画
像形成装置の製造方法の一態様では、前記電圧印加工程
は、前記電極と前記リアプレートとの間に電圧を印加し
た際に、前記電極と前記リアプレートとが形成するコン
デンサに蓄えられるエネルギーが、前記導電性膜を破壊
するエネルギー以下で行われる。本発明の画像形成装置
の製造方法の一態様では、前記電極と前記リアプレート
との対向する面積をS、前記電極と前記リアプレートと
の距離をHc、前記電極と前記リアプレート上の配線と
の間に印加する電圧をVc、真空の誘電率をεとする
と、前記導電性膜が破壊されるエネルギーEthは、ε
×S×Vc2/2Hc<Eth …(1) である。本発明の画像形成装置の製造方法の一態様で
は、前記電極と前記リアプレートとの間に印加される電
圧を前記電圧印加工程中に変化させる。本発明の画像形
成装置の製造方法の一態様では、前記電圧は、低圧から
徐々に昇圧してゆく直流である。本発明の画像形成装置
の製造方法の一態様では、前記電圧は、低圧から徐々に
昇圧してゆく交流である。本発明の画像形成装置の製造
方法の一態様では、前記電圧は、低圧から徐々に昇圧し
てゆくパルス電圧であることを特徴とする請求項11に
記載の画像形成装置の製造方法。本発明の画像形成装置
の製造方法の一態様では、前記電極と前記リアプレート
との間の距離を前記電圧印加工程中に変化させる。本発
明の画像形成装置の製造方法の一態様では、前記電圧印
加工程は、真空雰囲気下で行われる。本発明の画像形成
装置の製造方法の一態様では、前記電圧印加工程は、気
体の存在する雰囲気下で行われる。
に、電子を放出する電子放出部と、前記電子放出部を電
気的に接続してなる配線を備えた電子線装置の製造方法
であって、前記基板上に前記配線を形成する配線形成工
程と、前記基板上に前記電子放出部を形成する電子放出
部形成工程とを備え、前記配線形成工程の完了後、且つ
前記電子放出部形成工程の完了前に、前記配線が形成さ
れた前記基板に対して所定の電界を印加する電界印加工
程を備える。本発明の電子線装置の製造方法の一態様に
おいて、前記電界は、その電界強度が1kV/mm以上
である。本発明の電子線装置の製造方法の一態様におい
て、前記電界印加工程は、前記基板に存する部分であ
り、前記電子放出部形成工程を含む当該電界印加工程後
の諸工程の際に、又は前記電子線装置が使用に供される
際において放電の生じ易い当該部分に前記電界の印加に
より放電を生ぜしめ、当該部分を放電の生じ難い形状に
変化させる工程である。本発明の電子線装置の製造方法
の一態様において、前記電子放出部形成工程は、前記各
電子放出部に対応して前記配線により異なる電位が与え
られる一対の電極を形成する電極形成工程を含み、前記
電極形成工程を行う前に前記電界印加工程を行う。本発
明の電子線装置の製造方法の一態様において、前記一対
の電極は、表面伝導型電子放出素子を構成する一対の電
極である。本発明の電子線装置の製造方法の一態様にお
いて、前記電極形成工程は、前記基板上に導電性薄膜を
形成する薄膜形成工程を含み、形成された前記導電性薄
膜に間隙を生ぜしめ、前記間隙の両側に存する前記導電
性薄膜で前記一対の電極を構成する工程である。本発明
の電子線装置の製造方法の一態様において、前記薄膜形
成工程を行う前に前記電界印加工程を行う。本発明の電
子線装置の製造方法の一態様において、前記薄膜形成工
程の完了後、前記前記導電性薄膜に間隙を生ぜしめる前
に前記電界印加工程を行う。本発明の電子線装置の製造
方法の一態様において、前記一対の電極は、電界放出型
電子放出素子のエミッタとゲートである。本発明の電子
線装置の製造方法の一態様において、前記電界放出型電
子放出素子は、端部から電子を放出する前記エミッタ
と、前記端部との間に電界を生ぜしめる前記ゲートとか
ら構成される。本発明の電子線装置の製造方法の一態様
において、前記エミッタを形成する前に前記電界印加工
程を行う。本発明の電子線装置の製造方法の一態様にお
いて、前記ゲートを形成する前に前記電界印加工程を行
う。本発明の電子線装置の製造方法の一態様において、
前記基板は、その一主面に前記配線により複数の前記電
子放出部を梯子状又はマトリクス状に接続してなるもの
である。本発明の電子線装置の製造方法の一態様におい
て、前記電界印加工程において、前記基板の前記配線を
有する面に対向して電極を設け、前記電極と前記基板上
の配線間に電圧を印加することにより前記電界を印加す
る。本発明の電子線装置の製造方法の一態様において、
前記電極と前記配線間に与える電圧を前記電界印加工程
中に変化させる。本発明の電子線装置の製造方法の一態
様において、前記電極と前記基板間の距離を前記電界印
加工程中に変化させる。本発明の電子線装置の製造方法
の一態様において、前記電極と当該電極に電圧を印加す
る前記電源との間に電流制限抵抗を接続する。本発明の
電子線装置の製造方法の一態様において、前記電界印加
工程を真空雰囲気下で行う。本発明の画像形成装置の製
造方法は、基板上に形成された一対の素子電極と、前記
素子電極のそれぞれに電気的に接続された導電性薄膜
と、前記導電性薄膜の一部に形成された電子放出部とを
有する電子源素子を複数個、同一基板上に形成し、配線
にて前記各電子源素子の素子電極をそれぞれ梯子状或い
はマトリクス状に接続してなる電子源と、前記基板の前
記電子源と対向するように配置される画像形成部材とを
備えた画像形成装置の製造方法であって、前記配線を形
成する工程の完了後、且つ前記電子放出部を形成する工
程の完了前に、前記配線が形成された前記基板に対して
所定の電界を印加する電界印加工程を備える。本発明の
画像形成装置の製造方法の一態様において、情報信号に
より前記各電子源素子から放出される電子線を制御する
制御電極と組み合わせる。本発明の電子線装置の製造方
法の一態様において、前記電界印加工程を、前記電界を
印加するための電極と前記基板とを対向配置して前記電
極と前記配線間に電圧を印加し、前記電極と前記基板と
が形成するコンデンサに蓄えられるエネルギーが、前記
導電性薄膜を破壊するエネルギー以下で行われる。本発
明の電子線装置の製造方法は、複数の表面伝導型電子放
出素子を備えた電子線装置の製造方法であって、基板上
に複数対の素子電極を形成する工程と、絶縁層を介して
積層された複数本の行方向配線および複数本の列方向配
線を前記複数対の素子電極のそれぞれの電極と結線して
行列状に共通配線を形成する工程と、各対の素子電極間
に導電性薄膜を形成する工程と、各対の素子電極間の前
記導電性薄膜に通電処理により電子放出部を形成するフ
ォーミング工程と、前記共通配線を有する面に電界を印
加するための電極と該基板を対向配置し、前記電極と前
記共通配線間に電圧を印加することにより該電界の印加
を行うコンディショニング工程とを有し、前記コンディ
ショニング工程は、前記電極と前記基板とが形成するコ
ンデンサに蓄えられるエネルギーが、該導電性薄膜を破
壊するエネルギー以下で行われる。本発明の電子線装置
の製造方法の一態様において、前記電極と前記基板の対
向する面積をS、前記電極と前記基板の距離をHc、前
記電極と前記共通配線間に印加する電圧をVc、真空の
誘電率をε、前記導電性薄膜が破壊されるエネルギーを
Ethとすると、 ε×S×Vc2/2Hc<Eth …(1) の条件下で前記コンディショニング工程を行う。本発明
の電子線装置の製造方法の一態様において、前記コンデ
ィショニング工程において、前記電界を印加するための
電極を複数個用いる。本発明の電子線装置の製造方法の
一態様において、前記コンディショニング工程におい
て、前記電極と前記基板の相対位置を変化させる。本発
明の画像形成装置の製造方法は、複数の表面伝導型電子
放出素子が形成された基板と、前記基板の前記表面伝導
型電子放出素子と対向するように配置される画像形成部
材とを備えた画像形成装置の製造方法であって、前記基
板上に複数対の素子電極を形成する工程と、絶縁層を介
して積層された複数本の行方向配線および複数本の列方
向配線を前記複数対の素子電極のそれぞれの電極と結線
して行列状に共通配線を形成する工程と、各対の素子電
極間に導電性薄膜を形成する工程と、各対の素子電極間
の前記導電性薄膜に通電処理により電子放出部を形成す
るフォーミング工程と、前記共通配線を有する面に電界
を印加するための電極と該基板を対向配置し、前記電極
と前記共通配線間に電圧を印加することにより該電界の
印加を行うコンディショニング工程とを有し、前記コン
ディショニング工程は、前記電極と前記基板とが形成す
るコンデンサに蓄えられるエネルギーが、前記導電性薄
膜を破壊するエネルギー以下で行われる。本発明の電子
線装置の製造方法は、電子ビームを発生する電子ビーム
源を有する第1のプレートを備えた電子線装置の製造方
法であって、前記第1のプレートと、当該第1のプレー
トと対向する電極との間に電圧を印加する工程を有して
おり、前記工程においては、前記第1のプレートと前記
第1のプレートと対向する電極との間に、前駆電流が流
れる電圧を印加する。本発明の電子線装置の製造方法の
一態様において、前記電圧は、前記前駆電流が流れる状
態を維持できる電圧である。本発明の電子線装置の製造
方法は、導電性膜からなる電子ビームを発生する電子ビ
ーム源を有する第1のプレートを備えた電子線装置の製
造方法であって、前記第1のプレートと、当該第1のプ
レートと対向する電極との間に電圧を印加する工程を有
しており、前記工程においては、前記導電性膜への影響
が許容できる電圧を印加する。本発明の画像形成装置の
製造方法は、電子ビーム源を形成したリアプレートと、
電子ビームの照射により発光する蛍光体を形成したフェ
ースプレートとを備えた画像形成装置の製造方法であっ
て、前記リアプレートと前記フェースプレートとを含む
真空容器を形成する前に、電極が形成された基板に高電
圧を印加する工程を有する。本発明の画像形成装置の製
造方法の一態様において、高電圧を印加する工程を、電
子ビーム源完成前の前記電極が形成されたリアプレート
用基板に対して行う。本発明の画像形成装置の製造方法
の一態様において、高電圧を印加する工程を、真空中で
行う。本発明の画像形成装置の製造方法の一態様におい
て、高電圧を印加する工程を、気体中で行う。本発明の
画像形成装置の製造方法の一態様において、前記電極が
形成された前記基板は、対向する電極付きダミーフェー
スプレートとの間に高電圧を印加されるものである。本
発明の画像形成装置の製造方法の一態様において、前記
電極が形成された前記基板は、電子放出素子への給電用
配線を有し、その配線を一方の電極として、ダミーフェ
ースプレートをもう一方の電極として高電圧を印加す
る。本発明の画像形成装置の製造方法の一態様におい
て、前記電極が形成された前記基板は、複数の電子放出
素子をマトリクス配線するための給電用の複数の行方向
配線と複数の列方向配線を有し、行方向配線と列方向配
線全てを共通とし、それを一方の電極、ダミーフェース
プレートをもう一方の電極として高電圧を印加する。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、低圧から徐々に昇圧してゆく直流である。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、低圧から徐々に昇圧してゆく交流である。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、低圧から徐々に昇圧してゆくパルス電圧であ
る。本発明の画像形成装置の製造方法の一態様におい
て、前記電子ビーム源は、冷陰極素子である。本発明の
画像形成装置の製造方法の一態様において、前記電子ビ
ーム源は、表面伝導型放出素子である。本発明の画像形
成装置の製造方法は、電子ビーム源を合むリアプレート
と、電子ビームの照射により発光する蛍光体を形成した
フェースプレートと、前記リァブレートとフェースプレ
ートの間に配置される構造支持体とを備えた画像形成装
置の製造方法であって、前記フェースプレートと前記リ
アブレートと前記構造支持体とでパネルを組み立てた後
に、前記フェースプレートと前記リアブレートとの間に
高電圧を印加する工程と、前記高電圧を印加する工程後
に行う電子源を形成する工程とを有する。本発明の画像
形成装置の製造方法の一態様において、前記高電圧を印
加する工程を真空中で行う。本発明の画像形成装置の製
造方法の一態様において、前記高電圧を印加する工程
を、画像形成装置内に気体を導入して行う。本発明の画
像形成装置の製造方法の一態様において、前記電子ビー
ム源は、複数の配線によって結線された複数の電子放出
素子を有し、前記高電圧を印加する工程で、前記複数の
配線を共通に接地し、前記フェースプレートに前記高電
圧を印加する。本発明の画像形成装置の製造方法の一態
様において、前記構造支持体は、矩形形状を有し、その
長手方向が前記複数の配線と平行になるように前記電子
ビーム源とフェースプレートとの間に配置されている。
本発明の画像形成装置の製造方法の一態様においては、
前記電子源は、複数の行方向配線と複数の列方向配線と
でマトリクス配線された複数の電子放出素子を有し、前
記高電圧を印加する工程で、前記複数の行方向配線と前
記複数の列方向配線を共通に接地し、前記フェースプレ
ートに前記高電圧を印加する。本発明の画像形成装置の
製造方法の一態様において、前記構造支持体は、その長
手方向が前記複数の行方向配線又は前記複数の列方向配
線のいずれか一方と平行になるように、前記電子ビーム
源と前記フェースプレートとの間に配置されている。本
発明の画像形成装置の製造方法の一態様において、前記
高電圧は、ピーク値が低圧から徐々に昇圧していく交流
である。本発明の画像形成装置の製造方法の一態様にお
いて、前記高電圧は、ピーク値が低圧から徐々に昇圧し
ていくパルス電圧である。本発明の画像形成装置の製造
方法の一態様において、前記高電圧は、低圧から徐々に
昇圧していく単調増加電圧である。本発明の画像形成装
置の製造方法の一態様において、前記電子ビーム源は、
冷陰極素子である。本発明の画像形成装置の製造方法の
一態様において、前記電子ビーム源は、表面伝導型電子
放出素子である。本発明の画像形成装置の製造方法の一
態様において、前記電子源を形成する工程は、通電フォ
ーミング工程を含む。本発明の画像形成装置の製造方法
の一態様において、前記電子源を形成する工程は、通電
活性化工程を含む。本発明の電子線装置の製造方法は、
電子ビームを発生する電子ビーム源を有する第1のプレ
ートと、前記第1のプレートに対向する電極とを備える
電子線装置の製造方法であって、前記第1のプレート
と、前記電極との間に電圧を印加する第1の工程と、前
記第1の工程の後に行う前記電子ビーム源を形成する工
程とを有する。本発明の電子線装置の製造方法の一態様
において、前記第1の工程の後に行う前記電子ビーム源
を形成する工程は、導電性膜に通電することにより該導
電性膜に高抵抗部を形成する工程である。本発明の電子
線装置の製造方法の一態様において、前記第1の工程の
後に行う前記電子ビーム源を形成する工程は、電子放出
部、電子放出部の近傍又は前記電子放出部及び前記電子
放出部の近傍に堆積物を堆積させる工程である。本発明
の電子線装置の製造方法の一態様において、前記第1の
工程は、前記第1のプレートに配線が形成された後に行
われる。本発明の電子線装置の製造方法の一態様におい
て、前記第1の工程は、電子放出部が形成される導電性
薄膜の形成の後に行われる。本発明の電子線装置の製造
方法の一態様において、前記第1のプレートと前記電極
との間に電圧を印加することによって、前記第1のプレ
ートと前記電極との間に電流が流れる。本発明の電子線
装置の製造方法の一態様において、前記電流は、前記第
1のプレートと、前記電極との間で生じる放電により流
れるものである。本発明の画像形成装置の製造方法は、
画像形成装置を構成する電子源の製造工程の中で、前記
電子源を構成する電子源基板と対向する位置に電極を配
置させて、該電極と電子源基板間に高電圧を印加するコ
ンディショニング工程を有する画像形成装置の製造方法
であって、前記電極のシート抵抗値がそれぞれ異なる複
数種類のコンディショニング工程を設ける。本発明の画
像形成装置の製造方法の一態様において、前記電子源基
板側を陰極として、前記電極との間に高電圧を印加す
る。本発明の画像形成装置の製造方法は、画像形成装置
を構成するアノードの製造工程の中で、前記アノードを
構成するアノード基板と対向する位置に電極を配置させ
て、前記電極とアノード基板間に高電圧を印加するコン
ディショニング工程を有する画像形成装置の製造方法で
あって、前記電極のシート抵抗値がそれぞれ異なる複数
種類のコンディショニング工程を設ける。本発明の画像
形成装置の製造方法の一態様において、前記アノード基
板側を陽極として、前記電極との間に高電圧を印加す
る。本発明の画像形成装置の製造方法の一態様におい
て、前記アノード基板上に、電子が衝突されることによ
って発光する蛍光膜を形成する蛍光膜形成工程と、前記
蛍光膜形成工程の後に行う第1コンディショニング工程
と、前記第1コンディショニング工程の後に、該第1コ
ンディショニング工程の際よりも小さなシート抵抗値で
ある電極によって行う第2コンディショニング工程とを
設ける。本発明の画像形成装置の製造方法の一態様にお
いて、基板と電極間に形成する電界強度がそれぞれ異な
るコンディショニング工程を有する。本発明の画像形成
装置の製造方法の一態様において、前記電極に印加する
電圧値か、あるいは基板と電極間の距離のうち少なくと
も一方を変えることで、電界強度をそれぞれ異ならせ
る。本発明の画像形成装置の製造方法は、電子源が設け
られてなるカソード基板と、当該カソード基板と対向し
て配置された画像形成用のアノード基板とを有する平板
型の画像形成装置の製造方法であって、前記カソード基
板の作製中に、前記カソード基板を陰極として、これと
対向して配置された陽極に高電圧を印加し、前記高電圧
印加により発生した異常放電を検知することにより、前
記異常放電を抑制する。本発明の画像形成装置の製造方
法は、電子源が設けられてなるカソード基板と、当該カ
ソード基板と対向して配置された画像形成用のアノード
基板とを有する平板型の画像形成装置の製造方法であっ
て、前記カソード基板の作製中に、前記カソード基板を
陰極として、これと対向して配置された陽極に高電圧を
印加し、前記高電圧印加により発生した異常放電を検知
して、前記陽極の電位を前記陰極の電位に近づけること
により、前記異常放電を抑制する。本発明の画像形成装
置の製造方法の一態様において、異常放電を検知するこ
とにより、前記陽極と当該陽極に接続された高圧電源と
を電気的に切断する。本発明の画像形成装置の製造方法
の一態様において、前記カソード基板は、前記電子源と
して複数の表面伝導型の電子放出素子が行列状に配され
たものである。本発明の画像形成装置の製造装置は、電
子源が設けられてなるカソード基板と、当該カソード基
板と対向して配置された画像形成用のアノード基板とを
有する平板型の画像形成装置の製造装置であって、陽極
と、前記陽極と接続された高圧電源と、前記高圧電源の
高電圧印加により、前記陽極とこれに対向するように配
される陰極との間に発生した異常放電を検知する検知手
段とを備え、前記カソード基板の作製中に、前記陰極と
して配された前記カソード基板と前記陽極との間に前記
高圧電源により高電圧を印加し、発生した異常放電を前
記検知手段により検知して、前記異常放電を抑制する。
本発明の画像形成装置の製造装置は、電子源が設けられ
てなるカソード基板と、当該カソード基板と対向して配
置された画像形成用のアノード基板とを有する平板型の
画像形成装置の製造装置において、陽極と、前記陽極と
接続された高圧電源と、前記高圧電源の高電圧印加によ
り、前記陽極とこれに対向するように配される陰極との
間に発生した異常放電を検知する検知手段とを備え、前
記カソード基板の作製中に、前記陰極として配された前
記カソード基板と前記陽極との間に前記高圧電源により
高電圧を印加し、発生した異常放電を前記検知手段によ
り検知して前記陽極の電位を前記陰極の電位に近づける
ことにより、前記異常放電を抑制する。本発明の画像形
成装置の製造装置の一態様において、前記検知手段によ
る異常放電の検知に基づいて、前記陽極と当該陽極に接
続された前記高圧電源とを電気的に切断する手段を備え
る。本発明の画像形成装置の製造装置の一態様におい
て、前記カソード基板は、前記電子源として複数の表面
伝導型の電子放出素子が行列状に配されたものである。
本発明の電子線装置は、前記の製造方法により製造され
たものである。本発明の画像形成装置は、前記の製造方
法により製造されたものである。本発明の電子源の製造
方法は、基板上に、複数の電子放出素子及び当該電子放
出素子に接続された配線とを有してなる電位源−前記電
子放出素子は前記基板上に配置された対向する一対の電
極、当該電極に接続し、当該電極の間の領域に第1の亀
裂を有する導電性腺、当該第1の亀裂内及び前記導電性
膜の当該第1の亀裂を含む領域上に配置され、前記第1
の亀裂内に当該第1の亀裂よりも狭い第2の亀裂を有す
る炭素を主成分とする堆積物を有してなる−の製造方法
であって、以下の各工程よりなる:前記基板上に前記配
線及び前記電極を形成する工程;前記導電性膜を形成す
る工程;前記導電性膜に、前記第1の亀裂を形成する工
程(フォーミング工程);前記炭素を主成分とする堆積
物を形成する工程(活性化工程)、当該工程は前記フォ
ーミング工程より後に行われる;及び少なくとも前記配
線と前記電極が形成された前記基板の、前記電子放出素
子が形成される表面に略垂直方向に電界を印加する工程
(コンディショニング工程);ここで、前記フォーミン
グ工程よりも先に前記コンディショニング工程が実行さ
れる。本発明の電子源の製造方法の一態様において、前
記コンディショニング工程は、コンディショニング用電
極を前記基板の前記電極と前記配線の形成された面に間
隔を置いて対向させ、当該コンディショニング用電極
と、前記基板との間に電圧を印加することによりなされ
る。本発明の電子源の製造方法の一態様において、前記
基板上に前記配線及び前記電極を形成する工程の後に、
前記コンディショニング工程が行われ、更にその後に、
前記導電性膜を形成する工程が行われる。本発明の電子
源の製造方法の一態様において、前記コンディショニン
グ工程は、前記基板上に前記配線及び前記電極を形成す
る工程の後、前記導電性膜形成工程よりも前に行われる
第1のコンディショニング工程と、前記導電性膜形成工
程の後、前記フォーミング工程よりも前に行われる第2
のコンディショニング工程よりなり、ここで、第1及び
第2のコンディショニング工程を行う際の前記コンディ
ショニング用電極のシート抵抗値を、それぞれR1,R
2とした時、この値がR1<R2を満たす。本発明の電
子源の製造方法の一態様において、前記フォーミング工
程の後、前記活性化工程の前に、前記コンディショニン
グ用電極を前記基板の前記電極と前記配線の形成された
面に間隔を置いて対向させて、前記コンディショニング
用電極と、前記基板の間に電圧を印加することにより、
前記基板の電子放出素子が形成される表面に、略垂直の
方向に電界を印加する第3のコンディショニング工程を
有し、前記コンディショニング用電極のシート抵抗値R
3がR2<R3を満たす。本発明の電子源の製造方法の
一態様において、前記活性化工程の後に、コンディショ
ニング用電極を前記基板の前記電極と前記配線の形成さ
れた面に間隔を置いて対向させて、当該コンディショニ
ング用電極と、前記基板の間に電圧を印加することによ
り、前記基板の電子放出素子が形成される表面に、略垂
直の方向に電界を印加する第4のコンディショニング工
程を有し、前記コンディショニング用電極のシート抵抗
値R4がR4<R1を満たす。本発明の電子源の製造方
法の一態様において、前記コンディショニング工程は、
前記コンディショニング用電極と前記基板との間の放電
の前駆現象を監視し、当該前駆現象が検出された場合
に、前記コンディショニング用電極の電位を、前記基板
の電位に近づける制御を行いながら実行される。本発明
の電子源の製造方法の一態様において、前記コンディシ
ョニング工程は、前記コンディショニング用電極と前記
基板との間に電圧供給手段を接続し、且つ、前記コンデ
ィショニング用電極と前記基板との間の放電の前駆現象
を監視し、当該前駆現象が検出された場合に、前記コン
ディショニング用電極と前記電圧印加手段との接続を切
断する制御を行いながら実行される。本発明の電子源の
製造方法の一態様において、前記コンディショニング工
程は、前記コンディショニング用電極の前記基板に対向
する面積が前記基板の前記電子放出素子を有する表面の
面積よりも小さいコンディショニング用電極を用い、前
記コンディショニング用電極と前記基板との間隔を所定
の値に保ちながら、前記コンディショニング用電極を、
前記基板の上を移動させて実行される。本発明の電子源
の製造方法の一態様において、前記コンディショニング
工程は、前記コンディショニング用電極の前記基板との
間隔を変化させながら実行される。本発明の画像形成装
置の製造方法は、基板上に、複数の電子放出素子及び当
該電子放出素子に接続された配線とを有してなる電子源
と、当該電子源から放出された電子ビームの照射により
画像を形成する画像形成部材とを有し、気密容器内に前
記電子源及び前記画像形成部材を対向した配置してなる
画像形成装置−前記電子放出素子は前記基板上に配置さ
れた対向する一対の電極であり、当該電極に接続し、当
該電極間の領域に第1の亀裂を有する導電性膜と、前記
第1の亀裂内及び前記導電性膜の当該第1の亀裂を含む
領域上に配置され、前記第1の亀裂内に当該第1の亀裂
よりも狭い第2の亀裂を有する炭素を主成分とする堆積
物とを有してなる−の製造方法であって、以下の工程よ
りなる:前記基板上に前記配線、及び前記電極を形成す
る工程;前記導電性膜を形成する工程;前記導電性膜
に、前記第1の亀裂を形成する工程(フォーミング工
程);前記炭素を主成分とする堆積物を形成する工程
(活性化工程)、ここで、当該工程は前記フォーミング
工程より後に行われる;少なくとも前記配線と前記電極
が形成された前記基板の、前記電子放出素子が形成され
る表面に略垂直方向に電界を印加する工程(コンディシ
ョニング工程);及び前記電子源及び前記画像形成装置
とを内包させて前記気密容器を組み立てる工程;ここ
で、前記コンディショニング工程は、前記気密容器を組
み立てる工程より後、かつ前記フォーミング工程よりも
先に実行され、前記画像形成用部材と前記基板との間に
電圧を印加することによりなされる。本発明の画像形成
装置の製造方法の一態様において、前記コンディショニ
ング工程は、前記画像形成部材と前記基板との間の放電
の前駆現象を監視し、当該前駆現象が検出された場合
に、前記画像形成部材の電位を前記基板の電位に近づけ
る制御を行いながら実行される。本発明の画像形成装置
の製造方法の一態様において、前記コンディショニング
工程は、前記画像形成部材と前記基板との間に電圧供給
手段を接続し、且つ、前記画像形成部材と前記基板との
間の放電の前駆現象を監視し、当該前駆現象が検出され
た場合に、前記画像形成部材と前記電圧印加手段との接
続を切断する制御を行いながら実行される。本発明は、
前記電子源の製造方法を実行する製造装置であって、前
記コンディショニング用電極の、前記基板に対向する面
積が、前記基板の前記電子放出素子を有する表面の面積
よりも小さく、前記コンディショニング用電極と前記基
板との間隔を所定の値に保ちながら、前記コンディショ
ニング用電極を移動させる移動手段を有する。本発明の
製造装置の一態様において、前記コンディショニング用
電極の、前記基板との間隔を、前記コンディショニング
工程中に制御する間隔制御手段を有する。本発明は、前
記電子源の製造方法を実行する製造装置であって、前記
コンディショニング用電極と前記基板との間の放電の前
駆現象を監視する監視手段と、前記監視手段が前記前駆
現象を検知したことを示す信号に基づいて、前記コンデ
ィショニング用電極の電位を前記基板の電位に近づける
電位変化手段とを有する。 本発明の製造装置の一態様
において、前記電位変化手段は、前記コンディショニン
グ電極と前記基板との間を短絡する回路を開閉するスイ
ッチよりなる。本発明は、前記画像形成装置の製造方法
を実行する製造装置であって、前記画像形成部材と前記
基板との間の放電の前駆現象を監視する監視手段と、前
記監視手段が前記前駆現象を検知したことを示す信号に
基づいて、前記画像形成部材の電位を前記基板の電位に
近づける電位変化手段とを有する。本発明の製造装置の
一態様において、前記電位変化手段は、前記画像形成部
材と前記基板との間を短絡する回路を開閉するスイッチ
よりなる。本発明は、前記電子源の製造方法を実行する
製造装置であって、前記コンディショニング用電極と前
記基板の間の放電の前駆現象を監視する監視手段と、前
記監視手段が前記前駆現象を検知したことを示す信号に
基づいて、前記コンディショニング用電極と前記電圧印
加装置との電気的接続を切断する接続切断手段とを有す
る。本発明は、前記画像形成装置の製造方法を実行する
製造装置であって、前記画像形成部材と前記基板の間の
放電の前駆現象を監視する監視手段と、前記監視手段が
前記前駆現象を検知したことを示す信号に基づいて、前
記画像形成部材と前記電圧印加装置との電気的接続を切
断する接続切断手段を有する。
適な第1〜第6の実施形態及び各々の実施形態に付随す
る各実施例について説明する。
伝導型電子放出素子が好ましく用いられる。表面伝導型
電子放出素子には平面型と垂直型があるが、以下、本発
明の好ましい実施形態として、平面型の表面伝導型電子
放出素子を用いて構成した電子源及び画像形成装置を例
に挙げて本発明を詳細に説明する。本発明に用いられる
表面伝導型電子放出素子は、例えば特開平7−2352
55号公報に記載された素子である。
導型電子放出素子の一例あ構成を示す図であり、図1
A、図1Bはその平面図と断面図である。図1において
1は基板、2と3は素子電極、4は導電性膜、5は電子
放出部である。
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等により形成したSiO2を積層したガラ
ス基板及びアルミナ等のセラミックス及びSi基板等を
用いることができる。
一般的な導体材料を用いることができる。例えばNi,
Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd
等の金属或いは合金及びPd,Ag,Au,RuO2,
Pd,Ag等の金属或いは金属酸化物とガラス等から構
成される印刷導体、In2O3−SnO2等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択さ
れる。
膜4の形状等は、応用される形態等を考慮して設計され
る。素子電極間隔Lは、好ましくは数百nm〜数百μm
の範囲とし、より好ましくは、素子電極間に印加する電
圧等を考慮して、数μm〜数十μmの範囲とする。素子
電極長さWは、電極の抵抗値、電子放出特性を考慮する
と、好ましくは数μm〜数百μmの範囲であり、素子電
極2,3の膜厚dは、好ましくは数十nm〜数μmの範
囲である。
上に、導電性膜4、対向する素子電極2,3の順に積層
した構成とすることもできる。
ステップカバレージ、素子電極2,3間の抵抗値及び後
述するフォーミング条件等を考慮して適宜設定される
が、通常は、0.1nmの数倍から数百nmの範囲とす
るのが好ましく、より好ましくは1nmより50nmの
範囲とするのが良い。その抵抗値は、Rsが10から1
07Ω/□の値である。なおRは、厚さがt、幅がwで
長さが1の薄膜の抵抗Rsを、R=Rs(1/w)とお
いたときに現れる量である。
t,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pd等の金属、PdO,S
nO2,In2O3,PbO,Sb2O3 等の酸化物、H
fB2,ZrB2,LaB6,CeB6,YB4,GdB4等
の棚化物、TiC,ZrC,HfC,TaC,SiC,
WC等の炭化物、TiN,ZrN,HfN等の窒化物、
Si,Ge等の半導体、カーボン等の中から適宜選択さ
れる。
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなる。電子放出部5の内部には、
0.1nmの数倍から数十nmの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性膜4を構成する材料の元素の一部、あるいは全ての元
素を含有するものとなる。電子放出部5及びその近傍の
導電性膜4には、炭素及び炭素化合物を有することもで
きる。
例を図2に示す。尚、図2において、図1に示した部位
と同じ部位には同一の符号を付している。
用いて十分に洗浄し、真空蒸着法、スパッタ法等によ
り、素子電極材料を堆積後、例えばフォトリソグラフィ
ー技術を用いて基板1上に素子電極2,3を形成する
(図2A)。
機金属溶液を塗布して、有機金属薄膜を形成する。有機
金属溶液には、前述の導電性膜4の材料の金属を主元素
とする有機金属化合物の溶液を用いることができる。有
機金属薄膜を加熱焼成処理し、リフトオフ、エッチング
等によりパターニングし、導電性膜4を形成する(図2
B)。ここでは、有機金属溶液の塗布法を挙げて説明し
たが、導電性膜4の形成法はこれに限られるものでな
く、真空蒸着法、スパッタ法、化学的気相堆積法、分散
塗布法、ディッピング法、スピンナー法、インクジェッ
ト法等を用いることもできる。
ngから数十ng程度の微小液滴を再現性良く発生し基
板に付与することができ、フォトリソグラフィによるパ
ターニングや真空プロセスが不要であるため、生産性の
上から好ましい。インクジェット法の装置としては、エ
ネルギー発生素子として電気熱変換体を用いたバブルジ
ェットタイプ、或いは圧電素子を用いたピエゾジェット
タイプ等が使用可能である。上記液滴の焼成手段として
は、電磁波照射手段や加熱空気照射手段、基板全体を加
熱する手段が用いられる。電磁波照射手段としては、例
えば赤外線ランプ、アルゴンイオンレーザー、半導体レ
ーザー等を用いることができる。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極2,3間に、不図示の電源
を用いて、通電を行うと、導電性膜4の部位に、構造の
変化した電子放出部5が形成される(図2C)。通電フ
ォーミングによれは導電性膜4に局所的に破壊、変形も
しくは変質等の構造の変化した部位(一般に、亀裂形態
である場合が多い)が形成される。該部位が電子放出部
5を構成する。通電フォーミングの電圧波形の例を図3
に示す。
にはパルス波高値を定電圧としたパルスを連続的に印加
する図3Aに示した手法とパルス波高値を増加させなが
ら電圧パルスを印加する図3Bに示した手法がある。
ついて、図3Aで説明する。図3AにおけるT1及びT
2は電圧波形のパルス幅とパルス間隔である。三角波の
波高値(通電フォーミング時のピーク電圧)は、表面伝
導型電子放出素子の形態に応じて適宜選択される。この
ような条件のもと、例えば、数秒〜数十秒間電圧を印加
する。パルス波形は、三角波に限定されるものではな
く、矩形波等の所望の波形を採用することができる。
パルスを印加する場合について図3Bで説明する。図3
BにおけるT1及びT2は図3Aに示したT1,T2と
同様である。また、三角波の波高値は、例えば0.1V
程度ずつ増加させる。
隔T2中に、導電性膜4を局所的に破壊、変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば、0.1V程度の電圧印加により流れる電流
を測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了する。
工程と呼ばれる処理を施す。活性化工程とは、この工程
により、素子電流If、放出電流Ieが著しく変化する
工程である。
る雰囲気下で、通電フォーミングと同様に、パルス電圧
の印加を繰り返すことで行うことができる。このときの
好ましい有機物質のガス圧は、前述の応用の形態、真空
容器の形状や、有機物質の種類などにより異なるため、
場合に応じ適宜設定される。
物質から、導電性膜上に形成された電子放出部に炭素あ
るいは炭素化合物が堆積し、素子電流If、放出電流I
eが著しく変化するようになる。
グラファイト(いわゆるHOPG,PG,GCを包含す
るもので、HOPGはほぼ完全なグラファイトの結晶構
造、PGは結晶粒が20nm程度で結晶構造がやや乱れ
たもの、GCは結晶粒が2nm程度になり結晶構造の乱
れがさらに大きくなったものを指す。)、非晶質カーボ
ン(アモルファスカーボン及び、アモルファスカーボン
と前記グラファイトの微結晶の混合物を指す)であり、
その膜厚は、50nm以下の範囲とするのが好ましく、
30nm以下の範囲とすることがより好ましい。
物質としては、アルカン、アルケン、アルキンの脂肪族
炭化水素類、芳香族炭化水素類、アルコール類、アルデ
ヒド類、ケトン類、アミン類、フェノール、カルボン
酸、スルホン酸等の有機酸類等を挙げることができ、具
体的には、メタン、エタン、プロパンなどCnH2n+2で
表される飽和炭化水素、エチレン、プロピレン、アセチ
レンなどCnH2n、CnH2nやCnH2n-2等の組成式で表
される不飽和炭化水素、ベンゼン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルェチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等が使用で
きる。本発明では、これらの有機物質を単独で用いても
良いし、必要に応じては、混合して用いても良い。
他のガスと希釈して用いても良い。希釈ガスとして用い
ることができるガスの種類としては、例えば、窒素、ア
ルゴン、キノセンといった不活性ガスが挙げられる。
の手法は、電圧値の時間変化、電圧印加の方向、波形等
の条件が考えられる。電圧値の時間変化は、フォーミン
グと同様に、電圧値を時間とともに上昇させていく手法
や、固定電圧で行う手法で行うことができる。活性化工
程の終了判定は、素子電流Ifと放出電流Ieを測定し
ながら適宜行う。
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことができる。
素及び炭素化合物がほぼ新たに堆積しない分圧で1.3
×10-6Pa以下が好ましく、さらには1.3×19-8
Pa以下が特に好ましい。さらに真空容器内を排気する
ときには、真空容器全体を加熱して、真空容器内壁や、
電子放出素子に吸着した有機物質分子を排気しやすくす
るのが好ましい。このときの加熱条件は、80〜250
℃、好ましくは150℃以上で、できるだけ長時間処理
するのが望ましいが、特にこの条件に限るものではな
く、真空容器の大きさや形状、電子放出素子の構成など
の諸条件により適宜選ばれる条件により行う。真空容器
内の圧力は極力低くすることが必要であり、1×10-5
Pa以下が好ましく、さらに1.3×10-6Pa以下が
特に好ましい。
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体が多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、また真空容器や基板などに吸着したH2
O,O2なども除去でき、結果として素子電流If、放
出電流Ieが安定する。
られる電子放出素子の基本特性について図4、図5を参
照しながら説明する。図4は、真空処理装置の一例を示
す模式図であり、この真空処理装置は測定評価装置とし
ての機能をも兼ね備えている。図4においても、図1に
示した部位と同じ部位には図1に付した符号と同一の符
号を付している。図4において、45は真空容器であ
り、46は排気ポンプである。真空容器45内には電子
放出素子が配されている。即ち、1は電子放出素子を構
成する基板であり、2及び3は素子電極、4は導電性
膜、5は電子放出部である。41は、電子放出素子に素
子電圧Vfを印加するための電源、40は素子電極2,
3間の導電性膜4を流れる素子電流Ifを測定するため
の電流計、44は素子の電子放出部より放出される放出
電流Iを捕捉するためのアノード電極である。43はア
ノード電極44に電圧を印加するための高圧電源、42
は素子の電子放出部5より放出される放出電流Iを測定
するための電流計である。一例として、アノード電極の
電圧を1kV〜10kVの範囲とし、アノード電極と電
子放出素子との距離Hを2mm〜8mmの範囲として測
定を行うことができる。
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ46は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより加熱できる。従って、この真空
処理装置を用いると、前述の通電フォーミング以降の工
程も行うことができる。
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図5においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。
られる表面伝導型電子放出素子は、放出電流Ieに関し
て以下の三つの特徴的性質を有する。即ち、 (i)本素子はある電圧(しきい値電圧と呼ぶ、図5中
のVth)以上の素子電圧を印加すると急激に放出電流
Ieが増加し、一方、しきい値電圧Vth以下では放出
電流Ieがほとんど検出されない。つまり、放出電流I
eに対する明確なしきい値電圧Vthを持った非線形素
子である。 (ii)放出電流Ieが素子電圧Vfに単調増加依存す
るため、放出電流Ieは、素子電圧Vfで制御できる。 (iii)アノード電極44に捕捉される放出電荷は、
素子電圧Vfを印加する時間に依存する。つまり、アノ
ード電極44に捕捉される電荷量は、素子電圧Vfを印
加する時間により制御できる。
に用いられる電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。図5に
おいては、素子電流Ifが素子電圧Vfに対して単調増
加する(以下、「MI特性」という。)例を示した。素
子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗
特性(以下、「VCNR特性」という。)を示す場合も
ある(不図示)。これら特性は、前述の工程を制御する
ことで制御できる。
複数個、基板上に配列したものであり、さらに本発明の
画像形成装置は、該電子源と、電子源からの電子線の照
射により画像を形成することができる画像形成部材とを
組み合わせて構成される。
配列については、種々のものが採用できる。一例とし
て、並列に配置した多数の電子放出素子の個々を両端で
接続し、電子放出素子の行を多数個配し(行方向と呼
ぶ)、この配線と直交する方向(列方向と呼ぶ)で、該
電子放出素子の上方に配した制御電極(グリッドとも呼
ぶ)により、電子放出素子からの電子を制御駆動する梯
子状配置のものがある。これとは別に、電子放出素子を
X方向及びY方向に行列状に複数個配し、同じ行に配さ
れた複数の電子放出素子の電極の一方を、X方向の配線
に共通に接続し、同じ列に配された複数の電子放出素子
の電極の他方を、Y方向の配線に共通に接続するものが
挙げられる。このようなものは所謂単純マトリクス配置
である。まず単純マトリクス配置について以下に詳述す
る。
単純マトリクス配置の電子源の模式図である。図6にお
いて、61は電子源基板、62はX方向配線、63はY
方向配線である。64は表面伝導型電子放出素子、65
は結線である。
2,…,Dxmのm本の配線からなり、真空蒸着法、印
刷法、スパッタ法等を用いて形成された導電性金属等で
構成することができる。配線の材料、膜厚、幅は適宜設
計される。Y方向配線63は、Dy1,Dy2,…,D
ynのn本の配線からなり、X方向配線62と同様に形
成される。
向配線63との間には、不図示の層間絶縁層が設けられ
ており、両者を電気的に分離している(m,nは、共に
正の整数)。不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2等で構成
される。例えば、X方向配線62を形成した基板61の
全面或は一部に所望の形状で形成され、特に、X方向配
線62とY方向配線63の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。
ぞれ外部端子として引き出されている。表面伝導型電子
放出素子64を構成する一対の電極(不図示)は、m本
のX方向配線62とn本のY方向配線63と導電性金属
等からなる結線65によって電気的に接続されている。
配線62と配線63を構成する材料、結線65を構成す
る材料及び一対の素子電極を構成する材料は、その構成
元素の一部あるいは全部が同一であっても、またそれぞ
れ異なってもよい。これら材料は、例えば前述の素子電
極の材料より適宜選択される。素子電極を構成する材料
と配線材料が同一である場合には、素子電極に接続した
配線は素子電極ということもできる。
は、前述したとおり(i)乃至(iii)の特性があ
る、即ち、電子放出素子からの放出電子は、しきい値電
圧以上では、対向する素子電極間に印加するパルス状電
圧の波高値と幅で制御できる。一方、しきい値電圧以下
では、殆ど放出されない。この特性によれば、多数の電
子放出素子を配置した場合においても、個々の素子に、
パルス状電圧を適宜印加すれば、入力信号に応じて電子
放出素子を選択して電子放出量を制御できる。
列した表面伝導型電子放出素子64の行を選択するため
の走査信号を印加する不図示の走査信号印加手段が接続
される。一方、X方向配線62には、X方向に配列した
表面伝導型電子放出素子64の各列を入力信号に応じて
変調するための不図示の変調信号発生手段が接続され
る。各電子放出素子に印加される駆動電圧は、当該素子
に印加される走査信号と変調信号の差電圧として供給さ
れる。
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
て作製された多数の電子源を有する電子源基板に高電界
を印加することを特徴とする。画像形成装置における放
電現象を引き起こす突起などが電子源に形成されていた
場合、本願発明にかかる電界印加工程において放電現象
を発生させることによって破壊される。即ち、画像形成
装置において放電現象を引き起こす突起などを、予め画
像形成装置の駆動状態と同様の状態を設けることによっ
て、意図的に放電現象を生じせしめて破壊除去するもの
である。
工程は、後述するフォーミング工程の前に行うことが好
ましい。これは、フォーミング工程後では、マトリクス
配線上に、フォーミングされ、亀裂を有する導電性膜が
接続されているので、電子源基板に電界を印加した際に
電子源基板上に電流が流れた場合、マトリクス配線の配
線抵抗による電位上昇により、導電性膜にフォーミング
工程で印加した以上の電圧がかかり、亀裂形態が破壊さ
れ、電子源の製造ができなくなる可能性があるからであ
る。これに対して、フォーミング工程前では導電膜を介
して電流が逃げるため電位上昇が抑制され、ダメージを
低減できる。
極のみが形成された状態で電界印加工程を行う方が、導
電性膜に対する影響が無いので好ましい。
の、基板配置の例及び基板と電極間に与える印加電界の
例を示す概念図である。図7Aで示されるように、GN
Dに接続された基板ステージ73に配置された電子源基
板71に対向した位置に電極72を設ける。さらに、電
子源基板71上の配線74を配線の端部で導電性の取り
出し部材75に共通に接続し、ケーブル等でGNDに接
続し、電極72を高圧電源76に接続する。ここで、導
電性の取り出し部材としては、比較的柔らかい金属材料
(金、インジウムなど)のシートやワイヤーが用いら
れ、これらを圧着して用いられる。そして、電子源基板
71と電極72間に電圧を印加することにより電子源基
板に電界Eを印加する。
素子が駆動されるので、配線抵抗が低いことが望まれる
ため、配線の厚さや幅をできるだけ大きくする方が好ま
しい。配線の幅は、画像形成装置の精細度を確保するた
めにはあまり大きくすることは難しく、厚みを大きくす
る場合がある。
くなったり、繰り返し印刷を行ったりする場合が有り、
このようなときには、配線上などに異物が付着するなど
の危険性が増し、強電界がかかる突起部が発生する可能
性がある。
の距離が最も近くなるのはマトリクス配線の上配線であ
り、上配線の上でも上配線が層間絶縁層を介して下配線
と交差する領域が最も蛍光体との距離が近くなる。従っ
て、図7Aに示すような平板電極を用いる場合、電子源
基板との平行度を十分に取り、電子源基板全面にわたっ
て電界が十分に印加されることが必要である。
電流制限のための抵抗(不図示)を入れ、電流の上限を
規制するほうが好ましい。また、電子源基板間に流れる
電流を測定する装置77を用い、電子源基板間に生じる
放電現象を評価することができる。
は、画像形成装置として電子源と蛍光体間に印加される
電界強度以上である必要がある。電界印加工程で印加さ
れる電界強度は、1kV/mm程度、乃至それ以上であ
る。
像表示装置の駆動時間程度が好ましいが、電界印加工程
に時間がかかる。電界印加強度を実際の駆動時の電界印
加強度より大きくすることで、この時間を短くすること
ができる。例えば、図7Bに示すように徐々に電界を上
げていき、所望の電界で一定時間維持する方法が考えら
れる。
した本発明の画像形成装置について、図8〜図10を用
いて説明する。図8は、本発明の画像形成装置の一実施
形態の表示パネルの一例の構成を示す模式図であり、図
9は、図8の表示パネルに使用される蛍光膜の模式図で
ある。図10は、NTSC方式のテレビ信号に応じて表
示を行うための駆動路の一例を示すブロック図である。
配した電子源基板、81は電子源基板61を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85等が形成されたフェースプレートで
ある。82は、支持枠であり該支持枠82には、リアプ
レート81、フェースプレート86が低融点のフリット
ガラスなどを用いて、接合される。64は、図1に示し
た電子放出素子に相当する。62,63は、表面伝導型
電子放出素子の一対の素子電極と接続されたX方向配線
及びY方向配線である。尚、各素子の導電性膜について
は便宜上省略した。
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板61の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板61に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板61で外囲器8
8を構成しても良い。一方、フェースプレート86、リ
アプレート81間に、スペーサーと呼ばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器88を構成することもできる。
膜84は、モノクロームの場合は蛍光体のみから構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列によりブラックストライプあるいはブラックマトリク
スなどと呼ばれる黒色導電材91と蛍光体92とから構
成することができる。ブラックストライプ、ブラックマ
トリクスを設ける目的は、カラー表示の場合、必要とな
る三原色蛍光体の各蛍光体92間の塗り分け部を黒くす
ることで混色等を目立たなくすることと、蛍光膜84に
おける外光反射によるコントラストの低下を抑制するこ
とにある。ブラックストライプの材料としては、通常用
いられている黒鉛を主成分とする材料の他、導電性があ
り、光の透過及び反射が少ない材料を用いることができ
る。
は、モノクローム、カラーによらず、沈澱法、印刷法等
が援用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等であるCメタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる。)を行い、
その後Alを真空蒸着等を用いて堆積させることで作製
できる。
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。前述の封着を行う際に
は、カラーの場合は各色蛍光体と電子放出素子とを対応
させる必要があり、十分な位置合わせが不可欠となる。
製造方法の一例を以下に説明する。図11はこの工程に
用いる装置の概要を示す模式図である。表示パネル10
1は、排気管132を介して真空チャンバー133に連
結され、さらにゲートバルブ134を介して排気装置1
35に接続されている。真空チャンバー133は、内部
の圧力及び雰囲気中の各成分の分圧を測定するために、
圧力計136、四重極質量分析器137等が取り付けら
れている。表示パネル101の外囲器88内部の圧力な
どを直接測定することは困難であるため、該真空チャン
バー133内の圧力などを測定し、処理条件を制御す
る。真空チャンバー133には、さらに必要なガスを真
空チャンバー内に導入して雰囲気を制御するため、ガス
導入ライン138が接続されている。該ガス導入ライン
138の他端には導入物質源140が接続されており、
導入物質がアンプルやボンベなどに入れて貯蔵されてい
る。ガス導入ラインの途中には、導入物質を導入するレ
ートを制御するための導入量制御手段139が設けられ
ている。該導入量制御手段としては具体的には、スロー
リークバルブなど逃す流量を制御可能なバルブや、マス
フローコントローラーなどが、導入物質の種類に応じ
て、それぞれ使用が可能である。
気し、フォーミングを行う。この際、例えば図12に示
すように、Y方向配線63を共通電極141に接続し、
X方向配線62の内の一つに接続された素子に電源14
2によって、同時に電圧パルスを印加して、フォーミン
グを行うことができる。パルスの形状や、処理の終了の
判定などの条件は、個別素子のフォーミングについての
既述の方法に準じて選択すればよい。また、複数のX方
向配線に、位相をずらせたパルスを順次印加(スクロー
ル)することにより、複数のX方向配線に接続された素
子をまとめてフォーミングする事も可能である。図中1
43は電流測定用抵抗を、144は、電流測定用のオシ
ロスコープを示す。
外囲器88内は、十分に排気した後有機物質がガス導入
ライン138から導入される。
囲気中で、各電子放出素子に電圧を印加することによ
り、炭素あるいは炭素化合物、ないし両者の混合物が電
子放出部に堆積し、電子放出量がドラスティックに上昇
するのは、個別素子の場合と同様である。また、このと
きの電圧の印加方法は、Y方向配線63を共通電極14
1に接続し、複数のX方向配線62に、位相をずらせた
パルスを順次印加(スクロール)することにより、複数
のX方向配線62に接続された素子をまとめて活性化す
る事も可能である。パルスの形状や、処理の終了の判定
などの条件は、個別素子の活性化についての既述の方法
に準じて選択すればよい。
様に、安定化工程を行うことが好ましい。外囲器88を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソープションポンプなどのオイルを使用しない排気
装置135により排気管132を通じて排気し、有機物
質の十分少ない雰囲気にした後、排気管をバーナーで熱
して溶解させて封じ切る。外囲器88の封止後の圧力を
維持するために、ゲッター処理を行うこともできる。こ
れは、外囲器88の射止を行う直前あるいは射止後に、
抵抗加熱あるいは高周波加熱等を用いた加熱により、外
囲器88内の所定の位置(不図示)に配置されたゲッタ
ーを加熱し、蒸着膜を形成する処理である。ゲッターは
通常はBa等が主成分であり、該蒸着膜の吸着作用によ
り、外囲器88内の雰囲気を維持するものである。
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図10を用いて説明する。図10において、
101は表示パネル、102は走査回路、103は制御
回路、104はシフトレジスタである。105はライン
メモリ、106は同期信号分離回路、107は変調信号
発生器、Vx及びVxaは直流電圧源である。表示パネ
ル101は、端子Dx1〜Dxm、端子Dy1〜Dyn
及び高圧端子87を介して外部の電気回路と接続してい
る。端子Dy1〜Dynには表示パネル内に設けられて
いる電子源、即ち、m行×n列の行列状にマトリクス配
線された表面伝導型電子放出素子群を一行(m素子)ず
つ順次駆動する為の走査信号が印加される。
より選択された一行の表面伝導型電子放出素子の各素子
の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子87には、直流電圧源Vaより、例えば1
0kVの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。走査回路102について説明する。同回路は、内部
にn個のスイッチング素子を備えたもので(図中、S1
〜Smで模式的に示している)ある。各スイッチング素
子は、直流電圧源V、の出力電圧もしくは0V(グラン
ドレベル)のいずれか一方を選択し、表示パネル101
の端子Dy1〜Dynと電気的に接続される。S1〜S
mの各スイッチング素子は、制御回路103が出力する
制御信号Tscanに基づいて動作するものであり、例
えばFETのようなスイッチング素子を組み合わせるこ
とにより構成することができる。
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。制御回路103は、外部より入力
する画像信号に基づいて適切な表示が行われるように各
部の動作を整合させる機能を有する。制御回路103
は、同期信号分離回路106より送られる同期信号sy
ncに基づいて、各部に対してTscan、Tsft及
びTmryの各制御信号を発生する。
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。同期信号
分離回路106により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
Tsync信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は便宜上DATA信号と表
した。該DATA信号はシフトレジスタ104に入力さ
れる。
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像Iライン分
(電子放出素子m素子分の駆動データに相当)のデータ
は、Id1〜Idmのm個の並列信号として前記シフト
レジスタ104より出力される。
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1〜Idmの内容を記憶する。記憶された
内容は、Id’1〜Id’mとして出力され、変調信号
発生器107に入力される。
d’1〜Id’mの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Dx1〜Dxmを通じて表示パネル1
01内の表面伝導型電子放出素子に印加される。
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出しきい値以下の電圧を印加しても電子放
出は生じないが、電子放出しきい値以上の電圧を印加す
る場合には電子ビームが出力される。その際、パルスの
波高値V差変化させる事により出力電子ビームの強度を
制御することが可能である。また、パルスの幅Pwを変
化させることにより出力される電子ビームの電荷の総量
を制御する事が可能である。従って、入力信号に応じ
て、電子放出素子を変調する方式としては、電圧変調方
式、パルス幅変調方式等が採用できる。電圧変調方式を
実施するに際しては、変調信号発生器107として、一
定長さの電圧パルスを発生し、入力されるデータに応じ
て適宜パルスの波高値を変調するような電圧変調方式の
回路を用いることができる。
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。シフトレジスタ104やラインメモリ1
05は、デジタル信号式のものもアナログ信号式のもの
も採用できる。画像信号のシリアル/パラレル変換や記
憶が所定の速度で行われれば良いからである。
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ10
5の出力信号がデジタル信号かアナログ信号がにより、
変調信号発生器107に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器107には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器107には、例
えば高速の発振器及び発振器の出力する波数を計数する
計数器(カウンタ)及び計数器の出力値と前記メモリの
出力値を比較する比較器(コンパレータ)を組み合せた
回路を用いる。必要に応じて、比較器の出力するパルス
幅変調された変調信号を表面伝導型電子放出素子の駆動
電圧にまで電圧増幅するための増幅器を付加することも
できる。
合、変調信号発生器107には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VOC)を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。このような構成をとり得る本発明の画像表示装置
においては、各電子放出素子に、容器外端子Dx1〜D
xm,Dy1〜Dynを介して電圧を印加することによ
り、電子放出が生ずる。高圧端子87を介してメタルバ
ック85、あるいは透明電極(不図示)に高圧を印加
し、電子ビームを加速する。加速された電子は、蛍光膜
84に衝突し、発光が生じて画像が形成される。
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号については、
NTSC方式を挙げたが入力信号はこれに限られるもの
ではなく、PAL,SECAM方式などの他、これより
も、多数の走査線からなるTV信号(例えば、MUSE
方式をはじめとする高品位TV)方式をも採用できる。
である梯子型配置の電子源の一例を示す模式図である。
図13において、110は電子源基板、111は電子放
出素子である。112はD1〜D10からなる、電子放
出素子111を接続するための共通配線である。電子放
出素子111は、基板I10上に、X方向に並列に複数
個配されている(これを素子行と呼ぶ)。この素子行が
複数個配されて、電子源を構成している。各素子行の共
通配線間に駆動電圧を印加することで、各素子行を独立
に駆動させることができる。即ち、電子ビームを放出さ
せたい素子行には、電子放出しきい値以上の電圧を、電
子ビームを放出しない素子行には、電子放出しきい値以
下の電圧を印加する。各素子行間の共通配線D2〜D9
は、例えばD2、D3を同一配線とすることもできる。
発明の画像形成装置の一実施形態の表示パネル構造の一
例を示す模式図である。120はグリッド電極、121
は電子が通過するための空孔、122はD1,D2,
…,Dmよりなる容器外端子である。123は、グリッ
ド電極120と接続されたG1,G2,…,Gnからな
る容器外端子である。
部位と同じ部位には、この図に付したのと同一の符号を
付している。ここに示した表示パネルと、図8に示した
単純マトリクス配置の表示パネルとの大きな違いは、電
子源基板110とフェースプレート86の間にグリッド
電極120を備えているか否かである。
出素子から放出された電子ビームを変調するためのもの
であり、梯子型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して1個ずつ円形の空孔121が設けられてい
る。グリッドの形状や設置位置は図14に示したものに
限定されるものではない。例えば、空孔としてメッシュ
状に多数の通過口を設けることもでき、グリッドを表面
伝導型電子放出素子の周囲や近傍に設けることもでき
る。
123は、不図示の制御回路と電気的に接続されてい
る。本例の画像形成装置では、素子行を1列ずつ順次駆
動(走査)していくのと同期してグリッド電極列に画像
1ライン分の変調信号を同時に印加する。これにより、
各電子ビームの蛍光体への照射を制御し、画像を1ライ
ンずつ表示することができる。本発明の画像形成装置
は、テレビジョン放送の表示装置、テレビ会議システム
やコンピューター等の表示装置の他、感光性ドラム等を
用いて構成された光プリンターとしての画像形成装置等
としても用いることができる。
めとする種々の画像情報源より提供される画像情報を表
示できるように構成した本発明の画像形成装置の一例を
示す図である。図中、1700はディスプレイパネル、
1701はディスプレイパネルの駆動回路、1702は
ディスプレイコントローラ、1703はマルチプレク
サ、1704はデコーダ、1705は入出力インタフェ
ース回路、1706はCPU、1707は画像生成回
路、1708〜1710は画像メモリインタフェース回
路、1711は画像入力インターフェース回路、171
2及び1713はTV信号受信回路、1714は入力部
である。
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
を説明する。先ず、TV信号受信回路1713は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるTV信号を受信するための回路である。受信する
TV信号の方式は特に限られるものではなく、例えばN
TSC方式、PAL方式、SECAM方式等、いずれの
方式でも良い。また、これらよりさらに多数の走査線よ
りなるTV信号、例えばMUSE方式をはじめとするい
わゆる高品位TV信号は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。
たTV信号は、デコーダ1704に出力される。また、
TV信号受信回路1712は、例えば同軸ケーブルや光
ファイバ等のような有線伝送系を用いて伝送されるTV
信号を受信するための回路である。前記TV信号受信回
路1713と同様に、受信するTV信号の方式は特に限
られるものではなく、また本回路で受信されたTV信号
もデコーダ1704に出力される。
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ1704に出
力される。
は、ビデオテープレコーダ(以下「VTR」と称する)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ1704に出力される。
画像メモリインターフェース回路1709は、ビデオデ
ィスクに記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ1704に出力さ
れる。画像メモリインターフェース回路1708は、静
止画ディスクのように、静止画像データを記憶している
装置から画像信号を取り込むための回路で、取り込まれ
た静止画像データはデコーダ1704に入力される。
本画像表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力や、場合によっては本画像形成装置の備えるCP
U1706と外部との間で制御信号や数値データの入出
力などを行うことも可能である。
ターフェース回路1705を介して外部から入力れる画
像データや文字・図形情報や、或いはCPU1706よ
り出力される画像データや文字・図形情報に基づき、表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行うためのプロセッサ等をはじめとして、画
像の生成に必要な回路が組み込まれている。
は、デコーダ1704に出力されるが、場合によっては
前記入出カインターフェース回路1705を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。
置の動作制御や、表示画像の生成や選択、編集に関わる
作業を行う。例えば、マルチプレクサ1703に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ1
702に対して制御信号を発生し、画面表示周波数や走
査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路1707に対して画像
データや文字・図形情報を直接出力したり、或いは前記
入出カインターフェース回路1705を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
作業にも関わるものであっても良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或いは
前述したように、入出カインターフェース回路1705
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器として共同して行って
も良い。
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
等の多様な入力機器を用いることが可能である。
13より入力される種々の画像信号を3原色信号、また
は輝度信号とI信号、Q信号に逆変換するための回路で
ある。尚、図中に点線で示すように、デコーダ1704
は内部に画像メモリを備えていることが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換する際
に画像メモリを必要とするようなテレビ信号を扱うため
である。また、画像メモリを備えることにより、静止画
像の表示が容易になる。或いは前言己画像生成回路17
07及びCPU1706と共同して、画像の間引き、補
完、拡大、縮小、合成をはじめとする画像処理や編集が
容易になるという利点が得られる。
706より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ1703
はデコーダ1704から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1701
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。
は、前記CPU1706より入力される制御信号に基づ
き、駆動回路1701の動作を制御するための回路であ
る。ディスプレイパネルの基本的な動作に関わるものと
して、例えばディスプレイパネルの駆動用電源(不図
示)の動作シーケンスを制御するための信号を駆動回路
1701に対して出力する。ディスプレイパネルの駆動
方法に関わるものとして、例えば画面表示周波数や走査
方法(例えばインターレース又はノンインターレース)
を制御するための信号を駆動回路1701に対して出力
する。また、場合によっては、表示画像の輝度やコント
ラストや色調やシャープネスといった画質の調整に関わ
る制御信号を駆動回路1701に対して出力する場合も
ある。
1700に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1703から入力される画像信
号と、前記ディスプレイパネルコントローラ1702よ
り入力される制御信号に基づいて動作するものである。
例示した構成により、本画像形成装置においては、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル1700に表示することが可能である。即ち、テレ
ビジョン放送をはじめとする各種の画像信号は、デコー
ダ1704において逆変換された後、マルチプレクサ1
703において適宜選択され、駆動回路1701に入力
される。一方、ディスプレイコントローラ1702は、
表示する画像信号に応じて駆動回路1701の動作を制
御するための制御信号を発生する。駆動回路1701
は、上記画像信号と制御信号に基づいてディスプレイパ
ネル1700に駆動信号を印加する。これにより、ディ
スプレイパネル1700において画像が表示される。こ
れらの一連の動作は、CPU1706により統括的に制
御される。
1704に南蔵する画像メモリや、画像生成回路170
7及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補完、色変換、画像の
縦横比変換等をはじめとする画像処理や、合成、消去、
接続、入れ替え、嵌め込み等をはじめとする画像編集を
行うことも可能である。また、上記画像処理や画像編集
と同様に、音声情報に関しても処理や編集を行うための
専用回路を設けても良い。
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム器などの機能を一台で兼ね備えることが可能で、産業
用或いは民生用として極めて応用範囲が広い。
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。
上必要のない機能に関わる回路は省いてもさしつかえな
い。また、これとは逆に、使用目的によってはさらに構
成要素を追加しても良い。例えば、本画像表示装置をテ
レビ電話機として応用する場合には、テレビカメラ、音
声マイク、照明器、モデムを含む送受信回路等を構成要
素に追加するのが好適である。
を電子源としているので、ディスプレイパネルの薄型化
が容易なため、画像形成装置の奥行きを小さくすること
ができる。それに加えて、電子放出素子を電子ビーム源
とする表示パネルは大画面化が容易で輝度が高く、視野
角特性にも優れるため、画像形成装置は、臨場感にあふ
れ、迫力に富んだ画像を視認性良く表示することが可能
である。また、安定で高効率な電子放出特性が実現され
た電子源を用いることにより、長寿命で明るい高品位な
カラーフラットテレビが実現する。
成装置を作製した。図15はその電子源の部分断面図で
ある。ここで61は基板、62は図8のDxmに対応す
るX方向配線(下配線とも呼ぶ)、63は図8のDyn
に対応するY方向配線(上配線とも呼ぶ)、4は電子放
出部(不図示)を含む導電性膜、2,3は素子電極、1
51は層間絶縁層、152はコンタクトホールである。
本例の電子源には、X方向配線上に300個、Y方向配
線上に100個の電子放出素子が形成されている。
順に従って具体的に説明する。 工程−a 清浄化した背板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板61上に、真空蒸着に
より厚さ5nmのCr、厚さ600nmのAuを順次積
層した後、ホトレジスト(ヘキスト社製「AZ137
0」)をスピンナーにより回転塗布、ベークした後、ホ
トマスク像を露光、現像して、下配線62のレジストパ
ターンを形成し、Au/Cr堆積膜をウェットエッチン
グして、所望の形状の下配線62を形成した(図16
A)。
層151をRFスパッタ法により堆積した(図16
B)。
52を形成するためのホトレジストパターンを作り、二
これをマスクとして層間絶縁層151をエッチングして
コンタクトホール152を形成した(図16C)。エッ
チングはCF4 とH2 ガスを用いたRIE(Rea
ctive Ion Etching)法によった。
きパターンをホトレジスト(日立化成社製「RD−20
00N−41」)形成し、真空蒸着法により、厚さ5n
mのTi、厚さ100nmのNiを順次堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ni/Ti堆積
膜をリフトオフし、素子電極間隔Lが5μm、素子電極
の幅Wが300μmの素子電極2,3を形成した(図1
6D)。
形成した後、厚さ5nmのTi、厚さ500nmのAu
を順次真空蒸着により堆積し、リフトオフにより不要の
部分を除去して、所望の形状の上配線63を形成した
(図17E)。
ニングし、その上に有機Pd含有溶液(奥野製薬社製
「ccp4230」)をスピンナーにより回転塗布、3
00℃で10分間の加熱焼成処理をした。また、こうし
て形成された主元素としてPdOよりなる導電性膜4の
膜厚は10nm、シート抵抗値は5×104Ω/□であ
った。その後、Cr腹及び焼成後の導電性膜4を酸エッ
チャントによりエッチングして所望のパターンを形成し
た(図17F)。
ようなパターンを形成し、真空蒸着により厚さ5nmの
Ti、厚さ500nmのAuを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール152を埋め込んだ(図17G)。
2、層間絶縁層151、上配線63、素子電極2,3、
導電性膜4等を形成した。
を用い、図18に示したような構成の電界印加装置によ
り、電子源基板171に電界を印加した。まず、Alか
らなるステージ基板172上に配置された電子源基板1
71に対して、上下配線の端部に厚さ500μm、幅5
mmのインジウムシート175を圧着し、ステージ基板
172とすべての配線が共通になるようにした。さら
に、電子源基板171と対向する位置に、絶縁性支持部
材(青板ガラス)176で固定されたAl電極174を
配置した。ここで、電子源基板171と電極174との
対向距離は3mmとした。
ジ基板172を共通にしたインジウムシート175をG
NDに接続し、電極174を100kΩの抵抗177を
分して高圧電源178に接続した。さらに、抵抗177
の両端の電圧を電圧計179で測定し、抵抗177に流
れる電流を測定した。そして、図19に示すように電子
源基板171と電極174間に電圧(図19の折れ線グ
ラフ)を印加して15kVで4時間保持した。その時の
抵抗177に流れる電流が1mA以上流れる放電回数を
図19に示す。図19から明らかなように6kVから放
電が始まり、15kVで2時間保持まで合計18回の放
電(図19の棒グラフ)が測定された。
置から電子源基板を取り外し、インジウムシートを電子
源基板上から取り除いた。
電子源基板を用いて図8に示す構成の画像形成装置を以
下のようにして作製した。多数の平面型表面伝導電子放
出素子を作製した基板61をリアプレート81上に固定
した後、基板61の5mm上方に、フェースプレート8
6(ガラス基板83の内面に蛍光膜84とメタルバック
85が形成されて構成される)を支持枠82を介し配置
し、フェースプレート86、支持枠82、リアプレート
81の接合部にフリットガラスを塗布し、大気中で41
0℃で10分以上焼成することで封着し、外囲器88を
作製した。また、リアプレート81への基板61の固定
もフリットガラスで行った。
2とで構成された、ブラックストライプ配列のカラーの
蛍光膜を用いた。先にブラックストライプを形成し、そ
の間隙部に各色蛍光体を塗布し、蛍光膜84を作製し
た。ガラス基板に蛍光体を塗布する方法はスラリー法を
用いた。また、蛍光膜84の内面側にはメタルバック8
5を設けた。メタルバック85は、蛍光膜作製後、蛍光
膜の内面側表面の平滑化処理(通常フィルミングと呼ば
れる)を行い、その後Alを真空蒸着することで作製し
た。前述の封着を行う際、カラーの場合は各色蛍光体と
電子放出素子とを対応させなくてはいけないため、十分
な位置合わせを行った。
気管(不図示)を介し、磁気浮上型ターボモレキュラー
ポンプで排気された真空装置と接続した。
aまで排気した。容器外端子Dx1〜Dxm(m=30
0)とDy1〜Dyn(n=100)を通じ電子放出素
子64の電極2,3間に電圧を印加し、電子放出部5
を、導電性膜4を通電処理(フォーミング処理)するこ
とにより作製した。
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は3nmであった。次
に、真空装置を経由して、外囲器88内にベンゾニトリ
ルを6.6×10-4Paで導入した。容器外端子Dx1
〜Dxm(m=300)を共通にしDy1〜Dyn(n
=100)に順次電源(不図示)を接続し、対応する電
子放出素子64の電極2,3間に電圧を印加し活性化工
程を行った。その後、外囲器88内のベンゾニトリルを
排気した。
0-4Paの圧力で、150℃,10時間のベーキングを
行った後、不図示の排気管をガスバーナーで熱すること
で溶着し外囲器88の封止を行った。以上のように完成
した本発明の画像形成装置において、各電子放出素子に
は、容器外端子Dx1〜Dxm(m=300)、端子D
y1〜Dyn(n=100)を通じ、GNDに接続し
て、高圧端子87を通じ、メタルバック85に8kVの
高圧を印加した。
ところ、突発的な放電現象は観測されなかった。ここ
で、突発的な放電現象とは、高圧端子に流れる電流が、
5mAを超えた回数と定義した。画像表示前後での、各
電手放出素子の個別の特性(Ie)を測定したところ、
ばらつきは、8%のままであった。ここで、ばらつき
は、各素子のIe値の平均値でその分散値を割った値と
した。
実施例1と同様にして画像形成装置を作製した。得られ
た画像形成装置で、実施例1と同様の静耐圧測定を6時
間行ったところ、突発的な放電現象が8回観測された。
この放電現象により、電子源がダメージを受けた。ま
た、画像表示前後での、各電子放出素子の個別の特性
(Ie)を測定したところ、ばらつきは8%から17%
に変化した。
と同様にして画像形成装置を作製した。図20の装置に
おいて、図18と同様のものは同一の符号を用いた。図
中、196は電極を有する背板ガラスを固定する支持部
材であり、かつ電極174と電子源基板171間の距離
を変えられるように可変機構を具備している。
電圧を15kVで一定とし、電極と電子源基板間距離
(図21の折れ線グラフ)を変化させ、20mmから3
mmまで近づけて3時間保持した。
間の間に、電子源基板間にImA以上流れる放電現象
(図21の棒グラフ)が15回観測された。得られた画
像形成装置で、実施例1と向様の静耐圧測定を6時間行
ったところ、突発的な放電現象は観測されなかった。従
って、放電による電子源のダメージも観測されなかっ
た。また、画像表示前後までの、各電子放出素子の個別
の特性(Ie)を測定したところ、ばらつきは、8%の
ままであった。
成には大別して、平面型及び垂直型の2つがある。ま
ず、平面型表面伝導型電子放出素子について説明する。
伝導型電子放出素子の構成を示す模式図であり、図33
Aは平面図、図33Bは断面図である。図33において
2001は基板、2002,2003は素子電極、20
04は導電性薄膜、2005は電子放出部である。
等の不純物含有量を減少したガラス、青板ガラス、青板
ガラスにスパッタ法等により形成したSiO2 を積層
したガラス基板、アルミナ等のセラミックス及びSi基
板等を用いることができる。
料としては、一般的な導体材料を用いることができる。
これは例えばNi,Cr,Au,Mo,W,Pt,T
i,Al,Cu,Pd等の金属或いは合金及びPd,A
g,Au,RuO2,Pd−Ag等の金属或いは金属酸
化物とガラス等から構成される印刷導体、In2O3−S
nO2等の透明導電体及びポリシリコン等の半導体材料
等から適宜選択することができる。
薄膜2004の形状等は、応用される形態等を考慮し
て、設計される。素子電極間隔Lは、好ましくは、数百
nmから数百μmの範囲とすることができ、より好まし
くは、数μmから数十μmの範囲とすることができる。
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極2002,2003の膜厚dは、
数十nmから数μmの範囲とすることができる。尚、図
33に示した構成だけでなく、基板2001上に、導電
性薄膜2004、対向する素子電極2002,2003
の順に積層した構成とすることもできる。
特性を得るために、微粒子で構成された微粒子膜を用い
るのが好ましい。その膜厚は、素子電極2002,20
03へのステップカバレージ、素子電極2002,20
03間の抵抗値及び後述するフォーミング条件等を考慮
して適宜設定されるが、通常は、0.1nmの数倍から
数百nmの範囲とするのが好ましく、より好ましくは1
nmより50nmの範囲とするのが良い。その抵抗値
は、Rsが102〜107Ω/□の値である。なおRs
は、厚さがt、幅がwで長さが1の薄膜の抵抗Rを、R
=Rs(1/w)とおいたときに現れる量である。本願
明細書において、フォーミング処理については、通電処
理を例に挙げて説明するが、フォーミング処理はこれに
限られるものではなく、膜に亀裂を生じさせて高抵抗状
態を形成する処理を包含するものである。
d,Pt,Ru,Ag,Au,Ti,In,Cu,F
e,Zn,Sn,Ta,W,Pd等の金属、PdO,S
nO2,In2O3,PbO,Sb2O3等の酸化物、Hf
B2,ZrB2,LaB6,CeB6,YB4,GdB4等の
ホウ化物、TiC,ZrC,HfC,Ta,C,Si
C,WC等の炭化物、TiN,ZrN,HfN等の窒化
物、Si,Ge等の半導体、カーボン等の中から適宜選
択される。
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、0.1nmの数倍から数百nmの
範囲、好ましくは、1nmから20nmの範囲である。
う言葉を用いるので、その意味について説明する。小さ
な粒子を「微粒子」と呼び、これよりも小さなものを
「超微粒子」と呼ぶ。「超微粒子」よりもさらに小さく
原子の数が数百個程度以下のものを「クラスター」と呼
ぶことは広く行われている。
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
下是雄編、共立出版1986年9月1日発行)では次の
ように記述されている。「本稿で微粒子と言うときには
その直径がだいたい2〜3μm程度から10nm程度ま
でとし、特に超微粒子というときは粒径が10nm程度
から2〜3nm程度までを意味することにする。両者を
一括して単に微粒子と書くこともあって決して厳密なも
のではなく、だいたいの目安である。粒子を構成する原
子の数が2個から数十〜数百個程度の場合はクラスター
と呼ぶ。」(195ページ22〜26行目)。
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。「創
造科学技術推進精度の”超微粒子プロジェクト”(19
81〜1986)では、粒子の大きさ(径)がおよそ1
〜100nmの範囲のものを”超微粒子”(ultra
fine particle)と呼ぶことにした。す
ると1個の超微粒子はおよそ100〜108 個ぐらい
の原子の集合体という事になる。原子の尺度でみれば超
微粒子は大〜巨大粒子である。」(「超微粒子・創造科
学技術」林立税、上田良二、田崎明編;三田出版198
8年2ページ1〜4行目)「超微粒子よりさらに小さい
もの、すなわち原子が数個〜数百個で構成される1個の
粒子は、ふつうクラスターと呼ばれる」(同書2ページ
12〜13行目)。
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は0.1nmの数倍から1nm程
度、上限は数μm程度のものを指すこととする。
4の一部に形成された高抵抗の亀裂により構成され、導
電性薄膜2004の膜厚、膜質、材料及び後述する通電
フォーミング等の手法等に依存したものとなる。電子放
出部2005の内部には、0.1nmの数倍から数十n
mの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性薄膜2004を構成する材
料の元素の一部、あるいは全ての元素を含有するものと
なる。電子放出部2005及びその近傍の導電性薄膜2
004には、炭素及び炭素化合物を有することもでき
る。
いて説明する。図34は、本発明の表面伝導型電子放出
素子を適用できる垂直型表面伝導型電子放出素子の一例
を示す模式図である。図34においては、図33に示し
た部位と同じ部位には図33に付した符号と同一の符号
を付している。2021は、段差形成部である。基板2
001、素子電極2002,2003、導電性薄膜20
04、電子放出部2005は、前述した平面型表面伝導
型電子放出素子の場合と同様の材料で構成することがで
きる、段差形成部2021は、真空蒸着法、印刷法、ス
パッタ法等で形成されたSiO2 等の絶縁性材料で構
成することができる。段差形成部2021の膜厚は、先
に述べた平面型表面伝導型電子放出素子の素子電極間隔
Lに対応し、数百nmから数十μmの範囲とすることが
できる。この膜厚は、段差形成部の製法、及び、素子電
極間に印加する電圧を考慮して設定されるが、数十nm
から数μmの範囲が好ましい。
03と段差形成部2021の作製後に、素子電極200
2,2003の上に積層される。電子放出部2005
は、図2034においては、段差形成部2021に形成
されているが、作製条件、フォーミング条件等に依存
し、形状、位置ともこれに限られるものでない。
としては様々な方法があるが、その一例を図35に模式
的に示す。以下、図33及び図35を参照しながら製造
方法の一例について説明する。図35においても、図3
3に示した部位と同じ部位には図33に付した符号と同
一の符号を付している。
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板2001上に素子電極2002,200
3を形成する(図35A)。
基板2001に、有機金属溶液を塗布して、有機金属薄
膜を形成する。有機金属溶液には、前述の導電性膜20
04の材料の金属を主元素とする有機金属化合物の溶液
を用いることができる。有機金属薄膜を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングし、
導電性薄膜2004を形成する(図35B)。ここで
は、有機金属溶液の塗布法を挙げて説明したが、導電性
薄膜2004の形成法はこれに限られるものでなく、真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等を用いることもで
きる。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極2002,2003間に、
不図示の電源を用いて、通電を行うと、導電性薄膜20
04の部位に、構造の変化した電子放出部2005が形
成される(図35C)。通電フォーミングによれば導電
性薄膜2004に局所的に破壊、変形もしくは変質等の
構造の変化した部位が形成される。該部位が電子放出部
2005を構成する。通電フォーミングの電圧波形の例
を図36に示す。
にはパルス波高値を定電圧としたパルスを連続的に印加
する図36Aに示した手法とパルス波高値を増加させな
がら、電圧パルスを印加する図36Bに示した手法があ
る。
のパルス幅とパルス間隔である。通常T1は1μse
c.〜10msec,、T2は、10μsec.〜10
msec.の範囲で設定される。三角波の波高値(通電
フォーミング時のピーク電圧)は、表面伝導型電子放出
素子形態に応じて適宜選択される。このような条件のも
と、例えば、数秒から数十分間電圧を印加する。パルス
波形は三角波に限定されるものではなく、矩形波など所
望の波形を採用することができる。
Aに示したのと同様とすることができる。三角波の波高
値(通電フォーミング時のピーク電圧)は、例えば0.
1Vステップ程度ずつ、増加させることができる。
隔T2中に、導電性薄膜2を局所的に破壊、変形しない
程度の電圧を印加し、一電流を測定して検知することが
できる。例えば0.1V程度の電圧印加により流れる素
子電流を測定し、抵抗値を求めて、1MΩ以上の抵抗を
示した時、通電フォーミングを終了させる。
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If、放出電流Ieが、
著しく変化する工程である。活性化工程は、例えば、有
機物質のガスを含有する雰囲気下で、通電フォーミング
と同様に、パルスの印加を繰り返すことで行うことがで
きる。この雰囲気は、例えば油拡散ポンプやロータリー
ポンプなどを用いて真空容器内を排気した場合に雰囲気
内に残留する有機ガスを利用して形成することができる
他、イオンポンプなどにより一旦十分に排気した真空中
に適当な有機物質のガスを導入することによっても得ら
れる。このときの好ましい有機物質のガス圧は、前述の
応用の形態、真空容器の形状や、有機物質の種類などに
より異なるため場合に応じ適宜設定される。適当な有機
物質としては、アルカン、アルケン、アルキンの脂肪族
炭化水素類、芳香族炭化水素類、アルコール類、アルデ
ヒド類、ケトン類、アミン類、フェノール、カルボン、
スルホン酸等の有機酸類等を挙げることができ、具体的
には、メタン、エタン、プロパンなどCnH2n+2で
表される飽和炭化水素、エチレン、プロピレンなどのC
nH2n等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等あるいはこれらの混合物が使用で
きる。この処理により、雰囲気中に存在する有機物質か
ら、炭素あるいは炭素化合物が素子上に堆積し、素子電
流If、放出電流Ieが著しく変化するようになる。
放出電流Ieを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
炭素及び炭素化合物とは、例えばグラファイト(いわゆ
るHOPG’、PG(,GC)を包含する、HOPGは
ほぼ完全なグラファイトの結晶構造、PGは結晶粒が2
0nm程度で結晶構造がやや乱れたもの、GCは結晶粒
が2nm程度になり結晶構造の乱れがさらに大きくなっ
たものを指す。)、非晶質カーボン(アモルファスカー
ボン及び、アモルファスカーボンと前記グラファイトの
微結晶の混合物を指す)であり、その膜厚は、50nm
以下の範囲とするのが好ましく、30nm以下の範囲と
することがより好ましい。
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質排気する工程である。真空容
器を排気する真空排気装置は、装置から発生するオイル
が素子の特性に影響を与えないように、オイルを使用し
ないものを用いるのが好ましい。具体的には、ソープシ
ョンポンプ、イオンポンプ等の真空排気装置を挙げるこ
とができる。
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1.3×10−6Pa以下が好まし
く、さらには1.3×10−8Pa以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、80〜250℃好ましくは150℃
以上で、できるだけ長時間処理するのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、1×10−5Pa以下が好ましく、さらに
1.3×10−6Pa以下が特に好ましい。
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。このような真空雰囲気を
採用することにより、新たな炭素あるいは炭素化合物の
堆積を抑制でき、また真空容器や基板などに吸着したH
2O、O2なども除去でき、結果として素子電流If、
放出電流Ieが安定する。
可能な電子放出素子の基本特性について図37、図38
を参照しながら説明する。図37は、真空処理装置の一
例を示す模式図であり、この真空処理装置は測定評価装
置としての機能をも兼ね備えている。図37において
も、図33に示した部位と同じ部位には、図33に付し
た符号と同一の符号を付している。図37において、2
055は真空容器であり、2056は排気ポンプであ
る。真空容器2055内には電子放出素子が配されてい
る。即ち、2001は電子放出素子を構成する基体であ
り、2002,2003は素子電極、2004は導電性
薄膜、2005は電子放出部である。2051は、電子
放出素子に素子電圧Vfを印加するための電源、205
0は素子電極2002,2003間の導電性薄膜200
4を流れる素子電流Ifを測定するための電流計、20
54は素子の電子放出部より放出される放出電流Ieを
捕捉するためのアノード電極である。2053はアノー
ド電極2054に電圧を印加するための高圧電源、20
52は素子の電子放出部2005より放出される放出電
流Ieを測定するための電流計である。一例として、ア
ノード電極の電圧を1kV〜10kVの範囲とし、アノ
ード電極と電子放出素子との距離Hを2mm〜8mmの
範囲として測定を行うことができる。
等の真空雰囲気下での測定に必要な機器が設けられてい
て、所望の真空雰囲気下での測定評価を行えるようにな
っている。排気ポンプ2056は、ターボポンプ、ロー
タリーポンプからなる通常の高真空装置系と更に、イオ
ンポンプ等からなる超高真空装置系とにより構成されて
いる。 ここに示した電子源基板を配した真空処理装置
の全体は、不図示のヒーターにより250℃まで加熱で
きる。従って、ごめ真空処理装置を用いると、前述の通
電フォーミング以降の工程も行うことができる。
用いて測定された放出電流Ie、素子電流Ifと素子電
圧Vfの関係を模式的に示した図である。図38におい
ては、放出電流Ieが素子電流Ifに比べて著しく小さ
いので、任意単位で示している。なお、縦・横軸ともリ
ニアスケールである。
用可能な表面伝導型電子放出素子は、放出電流Ieに関
して対する三つの特徴的性質を有する。即ち、 (i)本素子はある電圧(しきい値電圧と呼ぶ、図38
中のVth)以上の素子電圧を印加すると急激に放出電
流Ieが増加し、一方しきい値電圧Vth以下では放出
電流Ieがほとんど検出されない。つまり、放出電流I
eに対する明確なしきい値電圧Vthを持った非線形素
子である。 (ii)放出電流Ieが素子電圧Vfに単調増加依存す
るため、放出電流Ieは素子電圧Vfで制御できる。 (iii)アノード電極2054に捕捉される放出電荷
は、素子電圧Vfを印加する時間に依存する。つまり、
アノード電極2054に捕捉される電荷量は、素子電圧
Vfを印加する時間により制御できる。
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。
圧Vfに対して単調増加する(以下、「MI特性」とい
う。)例を実線に示した。素子電流Ifが素子電圧Vf
に対して電圧制御型負性抵抗特性(以下、「VCNR特
性」という。)を示す場合もある(不図示)。これら特
性は、前述の工程を制御することで制御できる。
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子の複数個を基板上に配列し、例えば電子源
あるいは、画像形成装置が構成できる。
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
子については、前述したとおり(i)乃至(iii)の
特性がある。即ち、表面伝導型電子放出素子からの放出
電子は、しきい値電圧以上では、対向する素子電極間に
印加するパルス状電圧の波高値と幅で制御できる。一
方、しきい値電圧以下では、殆ど放出されない。この特
性によれば、多数の電子放出素子を配置した場合におい
ても、個々の素子に、パルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。
な電子放出素子を複数配して得られる電子源基板につい
て、図39を用いて説明する。図39において、207
1は電子源基板、2072はX方向配線、2073はY
方向配線である。2074は表面伝導型電子放出素子、
2075は結線である。尚、表面伝導型電子放出素子2
074は、前述した平面型あるいは垂直型のどちらであ
ってもよい。
x2,…,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は、適宜設計され
る。Y方向配線2073は、Dy1,Dy2,…,Dy
nのn本の配線よりなり、X方向配線2072と同様に
形成される。
Y方向配線2073との間には、不図示の層間絶縁層が
設けられており、両者を電気的に分離している(m,n
は、共に正の整数)。
法、スパッタ法等を用いて形成されたSiO2等で構成
される。例えば、X方向配線2072を形成した基板2
071の全面或いは一部に所望の形状で形成され、特
に、X方向配線2072とY方向配線2073の交差部
の電位差に耐え得るように、膜厚、材料、製法が、適宜
設定される。X方向配線2072とY方向配線2073
は、それぞれ外部端子として引き出されている。
る一対の電極(不図示)は、m本のX方向配線2072
とn本のY方向配線2073と導電性金属等からなる結
線2075によって電気的に接続されている。
料、結線2075を構成する材料及び一対の素子電極を
構成する材料は、その構成元素の一部あるいは全部が同
一であっても、またそれぞれ異なってもよい。これら材
料は、例えば前述の素子電極の材料より適宜選択され
る。素子電極を構成する材料と配線材料が同一である場
合には、素子電極に接続した配線は素子電極ということ
もできる。
た表面伝導型電子放出素子2074の行を、選択するた
めの走査信号を印加する不図示の走査信号印加手段が接
続される。一方、Y方向配線2073には、Y方向に配
列した表面伝導型電子放出素子2074の各列を入力信
号に応じて、変調するための不図示の変調信号発生手段
が接続される。各電子放出素子に印加される駆動電圧
は、当該素子に印加される走査信号と変調信号の差電圧
として供給される。上記構成においては、単純なマトリ
クス配線を用いて、個別の素子を選択し、独立に駆動可
能とすることができる。
有する電子源基板に、本発明に係るコンディショニング
工程を施す。図23及び図24は、コンディショニング
工程を行う際の装置の構成概略図である。これらの図に
おいて、2071は電子源基板、2010は高圧卸加用
電極、2015は高圧電源である。各素子につながる配
線は共通に接地される。また、高圧印加用電極2010
と高圧電源2015間には、放電による過電流を防止す
るため制限抵抗2012が挿入される。
気ポンプである。真空容器255内には、XYZ方向に
移動可能なメカニカルステージ2013があり、その上
方に高圧印加用電極2010が設置されている。電子源
基板2071は、メカニカルステージ2013上に固定
されている。X,Y方向配線はそれぞれ配線の端部で導
電性の取り出し部材2014で共通にされ接地されてい
る。高圧印加用電極2010は制限抵抗2012を介し
て高圧電源2015に接続されている。また、2052
は電流計である。
り、電子源基板と高圧印加用電極の距離Hcを決めるこ
とができる。また高圧印加用電極に印加される電圧Vc
は、以下のように決定する。
電極に電圧Vaを印加して使用されるとする。この時、
本工程においてはVc/Hc>Va/Hを満たすよう
に、高圧電源の電圧Vc、電子源基板と高圧印加用電極
の距離Hcを決定する。実際には、Vc/Hc(電界強
度Ec)はVa/H(電界強度Ea)の1.1〜1.5
倍程度で行うことが多い。例えば、画像形成装置として
本電子源基板を用いる場合、後に画像形成装置として電
子源基板と蛍光体間に印加される電界強度以上を本工程
で印加する必要がある。上述した電子源を用いる場合
は、1〜8kV/mm程度である。
電極と電子源基板間を流れる電流を測定することによっ
て行える。例えば、前述した制限抵抗を流れた電流を、
制限抵抗の両端の電圧をモニターすることで確認でき
る。
よっては、配線、電極、導電性膜など、電子源ないし画
像形成装置の部材を破壊してしまう場合がある。
本工程の前後の素子特性の変化で評価する。フォーミン
グ前に本工程を行った場合は各素子の抵抗の変化によっ
て、フォーミング後に行った場合は各素子の電子放出特
性の変化によって、確認できる。
高抵抗となると、後にフォーミングを行う際に十分な電
子放出特性が得られなくなる。また、フォーミング後に
電子放出特性が劣化してしまうと、後に活性化工程を行
っても十分な特性を得られなくなる。このため、電子源
基板の不均一性の原因となり歩留まり等の問題となる。
工程実施前の各素子の抵抗をR1、本工程実施後の各素
子の抵抗をR2とする。本工程においてN回の放電が観
測されたとする。また、本工程の前後の素子抵抗の比2
/R1が例えば2を超えた時、後にフォーミングを行う
際に十分な電子放出特性が得られなくなるため素子が本
工程で破壊されたと判断し、その数をkとする。k/N
は一回の放電によって破壊された素子の平均数であると
考えられ、放電破壊数と呼ぶこととする。
述したVth以上の適当な電圧における、本工程実施前
の各素子の放出電流をI1、本工程実施後の各素子の放
出電流をI2であったとする。例えば、その比I1/I
2が2を超えた時、後に活性化工程を行っても十分な特
性を縛られなくなるため素子が本工程で破壊されたと断
し、その数kと本工程における放電の数Nによって同様
に放電破壊数を定義できる。
材が破壊される可能性を小さくするためには、コンディ
ショニング工程において、前記電子源と、前記高圧印加
用電極により構成されるコンデンサに蓄積されるエネル
ギーを小さくすれば良い。具体的には、高圧印加用電極
の面積を電子源基板の面積よりも小さな値とし、これを
電子源基板との間隔を所定値に保持しながら両者を相対
的に移動させるようにすれば良い。
エネルギーに対して、すなわち高圧印加用電極の面積に
対して、しきい値を有し、ある特定の値Eth,Sth
よりエネルギー、すなわち面積が大きいときに部材の破
壊が顕著になる場合がある。特定の工程で、このような
値がわかっている場合には、前記エネルギーがこの値を
越えることのないように、Sthよりも小さな面積の高
圧印加用電極を用いて、コンディショニング工程を実効
すれば良い。
を実施した時の放電破壊数k/Nを図27に示す。この
放電破壊数は、0から電子源基板上の素子の数m×nま
での値を取り得るが、すべての素子が一回の放電で破壊
されることは殆どなく、高々X或いはY方向の素子数と
同程度の数であった。また、図中Snは電子源基板の面
積である。
向配線の抵抗、素子の抵抗(導電性薄膜の形状、製造工
程など)に依存する。図27の曲線(a)はフォーミン
グ工程前の電子源基板のコンティショニング工程におけ
る放電破壊数を高圧印加用電極の面積Sに対してプロッ
トしたものである。一方、図27の曲線(b)はフォー
ミング工程後の電子源基板に対するプロットである。い
ずれの場合も、高圧印加用電極の面積の増大によってあ
るしきい値Sth以上で、放電破壊数が増大しているこ
とが分かる。これは、Sth以上の面積の高圧印加用電
極を用いると、高圧印加用電極と電子源基板とが形成す
るコンデンサに蓄えられたエネルギーEconによっ
て、放電時に導電性薄膜が破壊されるためである。すな
わち、面積Sの高圧印加用電極を用いると、Econ=
ε×S/Hc×Vc2/2のエネルギーがコンデンサに
蓄えられる。Sth以上の面積の高圧印加用電極を用い
るとこのエネルギーが放電時に電子源基板上で消費さ
れ、導電性薄膜が破壊される。
電性薄膜について、Sthの高圧印加用電極と電子源基
板が形成するコンデンサに蓄えられたエネルギーは、ほ
ぼ1×10−2Jである。
Ethの値がフォーミング工程前に比べて極めて小さく
なっている。この状態で部材の破損を生ずることなくコ
ンティショニング工程を行うには、非常に小さな面積の
高圧印加用電極を用いる必要があり、実用上好ましくな
いが、フォーミング工程前にコンティショニング工程を
行い、更にフォーミング工程の際に何がしかの理由で新
たに放電の要因が発生する場合などには、ごく小さな電
極を用いてコンティショニング工程を再度行うことも可
能である。
コンディショニングを行うと放電時にそのエネルギーが
電子源基板上で消費され、破壊が生ずる。また、Eth
>Econでコンディショニングを行えば、破壊が生じ
ないことは図27より明らかである。
て、該電極と絶縁性等の該基板の対向する面積がS、該
電極と該基板の距離がHc、該電極と該共通配線間に印
加する電圧をVc、真空の誘電率をε、該導電性薄膜が
破壊されるエネルギーをEthとすると、 ε×S×Vc2/(2Hc)<Eth …(1) の条件で行うことになり、導電性薄膜を破壊して電子放
出素子を破壊することなくコンティショニング工程を行
うことができる。
適宜選択することによって、放電時に導電性薄膜で消費
されるエネルギーを、導電性薄膜が放電時に破壊される
エネルギーEth以下にして、コンディショニング時の
導電性薄膜の破壊を防ぐことができる。
を導電性薄膜が放電時に破壊されるエネルギーEth以
下にする方法は、高圧印加用電極の面積を減少する以外
にも、電子源基板に印加される電界Vc/Hcを維持し
たまま印加電圧Vcを減少させることによっても実現で
きる。
積を適切に選ぶことにより、フォーミング後の電子源基
板についても破壊なく本工程を適用できる。例えば、前
述したPdを用いた導電性薄膜をフォーミングし、それ
が放電時に破壊されるエネルギーを求めると1×10−
4Jであった。このときの高圧印加用電極の面積と放電
破壊数の関係は、図27Bに示されている。
成できる範囲で任意に選べる。また、高圧印加用電極と
電子源基板の相対移動速度及び高圧印加用電極の面積に
より本工程が長時間に及ぶ場合に、複数の高圧印加用電
極を制限抵抗を介して共通にして高圧電源に接続するこ
とも可能である。また、電子源基板と同じ面積の高圧印
加用電極を複数に分割して、それぞれの高圧印加用電極
を制限抵抗を介して共通にして高圧電源に接続すること
も可能である。この場合は、電子源基板或いは高圧印加
用電極を移動する必要がなく、短時間で本発明の効果を
得ることが可能である。
用いて構成した画像形成装置について、図40、図41
及び図42を用いて説明する。図40は、画像形成装置
の表示パネルの一例を示す模式図であり、図41は、図
40の画像形成装置に使用干れる蛍光膜の模式図であ
る。図42はNTSC方式のテレビ信号に応じて表示を
行うための駆動回路の一例を示すブロック図である。
配した電子源基板、2081は電子源基板2071を固
定したリアプレート、2086はガラス基板2083の
内面に蛍光膜2084とメタルバック2085等が形成
されたフェースプレートである。2082は、支持枠で
あり該支持枠2082にはリアプレート2081、フェ
ースプレート2086が低融点のフリットガラスなどを
用いて接合される。
相当する。2072,2073は、表面伝導型電子放出
素子の一対の素子電極と接続されたX方向配線及びY方
向配線である。外囲器2088は、上述の如く、フェー
スプレート2086、支持枠2082、リアブレート2
081で構成される。リアプレート2081は主に基板
2071の強度を補強する目的で設けられるため、基板
2071自体で十分な強度を持つ場合は別体のリアブレ
ート2081は不要とすることができる。
を封着し、フェースプレート2086、支持枠2082
及び基板2071で外囲器2088を構成しても良い。
一方、フェースプレート2086、リアプレート208
1間に、スペーサとよばれる不図示の支持体を設置する
ことにより、大気圧に対して十分な強度をもつ外囲器2
088を構成することもできる。
光膜2084は、モノクロームの場合は蛍光体のみから
構成することができる。カラーの蛍光膜の場合は、蛍光
体の配列によりブラックストライプあるいはブラックマ
トリクスなどと呼ばれる黒色導電材2091と蛍光体2
092とから構成することができる。ブラックストライ
プ、ブラックマトリクスを設ける目的は、カラー表示の
場合、必要となる三原色蛍光体の各蛍光体2092間の
塗り分け部を黒くすることで混色等を目立たなくするこ
とと、蛍光膜2084における外光反射によるコントラ
ストの低下を抑制することにある。ブラックストライプ
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。
法は、モノクローム、カラーによらず、沈澱法、印刷法
等が採用できる。蛍光膜2084の内面側には、通常メ
タルバック2085が設けられる。メタルバックを設け
る目的は、蛍光体の発光のうち内面側への光をフェース
プレート2086側へ鏡面反射させることにより輝度を
向上させること、電子ビーム加速電圧を印加するための
電極として作用すること、外囲器内で発生した負イオン
の衝突によるダメージから蛍光体を保護すること等であ
る。メタルバックは、蛍光膜作製後、蛍光膜の内面側表
面の平滑化処理(通常、「フィルミング」と呼ばれ
る。)を行い、その後Alを真空蒸着等を用いて堆積さ
せることで作製できる。
膜2084の導電性を高めるため、蛍光膜2084の外
面側に透明電極(不図示)を設けてもよい。前述の封着
を行う際には、カラーの場合は各色蛍光体と電子放出素
子とを対応させる必要があり、十分な位置合わせが不可
欠となる。
一例を以下に説明する。図45はこの工程に用いる装置
の概要を示す模式図である。画像形成装置2131は、
排気管2132を介して真空チャンバー2133に連結
され、さらにゲートバルブ2134を介して排気装置2
135に接続されている。真空チャンバー2133に
は、内部の圧力及び雰囲気中の各成分の分圧を測定する
ために、圧力計2136、四重極質量分析器2137等
が取り付けられている。
部の圧力などを直接測定することは困難であるため、該
真空チャンバー2133内の圧力などを測定し、処理条
件を制御する。
なガスを真空チャンバー内に導入して雰囲気を制御する
ため、ガス導入ライン2138が接続されている。該ガ
ス導入ライン2138の他端には導入物質源2140が
接続されており、導入物質がアンプルやボンベなどに入
れて貯蔵されている。ガス導入ラインの途中には、導入
物質を導入するレートを制御するための導入制御手段2
139が設けられている。該導入量制御手段としては具
体的には、スローリークバルブなど逃す流量を制御可能
なバルブや、マスフローコントローラーなどが、導入物
質の種類に応じて、それぞれ使用が可能である。
を排気し、フォーミングを行う。この際、例えば図25
に示すように、Y方向配線2073を共通電極2141
に接続し、X方向配線2072の内の一つに接続された
素子に電源2142によって、同時に電圧パルスを印加
して、フォーミングを行うことができる。パルスの形状
や、処理の終了の判定などの条件は、個別素子のフォー
ミングについての既述の方法に準じて選択すればよい。
また、複数のX方向配線に、位相をずらせたパルスを順
次印加(スクロール)することにより、複数のX方向配
線に接続された素子をまとめてフォーミングする事も可
能である。図中2143は電流測定用抵抗を、2144
は電流測定用のオシロスコープを示す。
外囲器2088内は、十分に排気した後有機物質がガス
導入ライン2138から導入される。あるいは、個別素
子の活性化方法として記述のように、まず油拡散ポンプ
やロータリーポンプで排気し、これによって真空雰囲気
中に残留する有機物質を用いても良い、また、必要に応
じて有機物質以外の物質も導入される場合がある。この
様にして形成した、有機物質を含む雰囲気中で、各電子
放出素子に電圧を印加することにより、炭素あるいは炭
素化合物、ないし両者の混合物が電子放出部に堆積し、
電子放出量がドラスティックに上昇するのは、個別素子
の場合と同様である。このときの電圧の印加方法は、上
記フォーミングの場合と同様の結線により、一つの方向
配線につながった素子に、同時の電圧パルスを印加すれ
ばよい。
様に、安定化工程を行うことが好ましい。外囲器208
8を加熱して、80〜250℃に保持しながら、イオン
ポンプ、ソープションポンプなどのオイルを使用しない
排気装置2135により排気管2132を通じて排気
し、有機物質の十分少ない雰囲気にした後、排気管をバ
ーナーで熱して溶解させて封じきる。外囲器2088の
射止後の圧力を維持するために、ゲッター処理を行うこ
ともできる。これは、外囲器2088の射止を行う直前
あるいは射止後に、抵抗加熱あるいは高周波加熱等を用
いた加熱により、外囲器2088内の所定の位置(不図
示)に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常はBa等が主成分であり、
該蒸着膜の吸着作用により、外囲器2088内の雰囲気
を維持するものである。
て橘成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図42を用いて説明する。図42において、
2101は画像表示パネル、2102は走査回路、21
03は制御回路、2104はシフトレジスタである。2
105はラインメモリ、2106は同期信号分離回路、
2107は変調信号発生器、Vx及びVaは直流電圧源
である。
Doxm、端子Doy1乃至Doyn及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源、即ち、M行N列の行列状にマトリクスが配線された
表面伝導型電子放出素子群を一行(N素子)ずつ順次駆
動する為の走査信号が印加される。
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Hvには、直流電圧源Vaより、例えば1
0kVの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
路は、内部にM個のスイッチング素子を備えたもので
(図中、S1乃至Smで模式的に示している)ある。各
スイッチング素子は、直流電圧源Vxの出力電圧もしく
は0V(グランドレベル)のいずれか一方を選択し、表
示パネル2101の端子Dx1ないしDxmと電気的に
接続される。S1乃至Smの各スイッチング素子は、制
御回路2103が出力する制御信号Tscanに基づい
て動作するものであり、例えばFETのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
像信号に基づいて適切な表示が行われるように各部の動
作を整合させる機能を有する。制御回路2103は、同
期信号分離回路2106より送られる同期信号Tsyn
cに基づいて、各部に対してTscan及びTsft及
びTmryの各制御信号を発生する。
力されるNTSC方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路2106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上DATA信号
と表した。該DATA信号はシフトレジスタ2104に
入力される。
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路2103より送られる制御信号Tsftに基づ
いて動作する(即ち、制御信号Tsftは、シフトレジ
スタ2104のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1乃至IdnのN個の並列信号として前記シフ
トレジスタ2104より出力される。
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路2103より送られる制御信号Tmryに
従って適宜Id1乃至Idnの内容を記憶する。記憶さ
れた内容は、I’d1乃至I’dnとして出力され、変
調信号発生器2107に入力される。
I’d1乃至I’dnの各々に応じて表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Doy1乃至Doynを通じて表
示パネル2101内の表面伝導型電子放出素子に印加さ
れる。
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Pwを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器2107として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。
変調信号発生器2107として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
105は、デジタル信号式のものをもアナログ信号式の
ものをも採用できる。画像信号のシリアル/パラレル変
換や記憶が所定の速度で行われれば良いからである。
号分離回路2106の出力信号DATAをデジタル信号
化する必要があるが、これには2106の出力部にA/
D変換器を設ければ良い。これに関連してラインメモリ
2105の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器2107に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器2107には、例えば
D/A変換回路を用い、必要に応じて増幅回路などを付
与する。パルス幅変調方式の場合、変調信号発生器21
07には、例えば高速の発振器及び発振器の出力する波
数を計数する計数器(カウンタ)及び計数器の出力値と
前記メモリの出力値を比較する比較器(コンパレータ)
を組み合わせた回路を用いる。必要に応じて、比較器の
出力するパルス幅変調された変調信号を表面伝導型電子
放出素子の駆動電圧にまで電圧増幅するための増幅器を
付加することもできる。
合、変調信号発生器2107には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VOC)
を採用でき、必要に応じて表面伝導型電子放出素子の駆
動電圧まで電圧増幅するための増幅器を付加することも
できる。
能な画像表示装置においては、各電子放出素子に、容器
外端子Dox1乃至Doxm,Doy1乃至Doynを
介して電圧を印加することにより、電子放出が生ずる。
高圧端子Hvを介してメタルバック2085、あるいは
透明電極(不図示)に高圧を印加し、電子ビームを加速
する。加速された電子は、蛍光膜2084に衝突し、発
光が生じて画像が形成される。
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げた入力信号はこれに限ら
れるものではなく、PAL,SECAM方式など他、こ
れよりも、多数の走査線からなるTV信号(例えば、M
USE方式をはじめとする高品位TV)方式をも採用で
きる。
置について図43及び図44を用いて説明する。図43
は、梯子型配置の電子源の一例を示す模式図である。図
43において、2110は電子源基板、2111は電子
放出素子である。2112、Dx1〜Dx10は、電子
放出素子2111を接続するための共通配線である。電
子放出素子2111は、基板2110上に、X方向に並
列に複数個配されている(これを素子行と呼ぶ)。この
素子行が複数個配されて、電子源を構成している。各素
子行の共通配線間に駆動電圧を印加することで、各素子
行を独立に駆動させることができる。即ち、電子ビーム
を放出させたい素子行には、電子放出しきい値以上の電
圧を、電子ビームを放出しない素子行には、電子放出し
きい値以下の電圧を印加する。各素子行間の共通配線D
x2〜Dx9は、例えばDx2,Dx3を同一配線とす
ることもできる。
像形成装置におけるパネル構造の一例を示す模式図であ
る。2120はグリッド電極、2121は電子が通過す
るための空孔、2122はDox1,Dox2,…,D
oxmよりなる容器外端子である。2123は、グリッ
ド電極2120と接続されたG1,G2,…,Gnから
なる容器外端子、110は各素子行間の共通配線を同一
配線とした電子源基板である。図44においては、図4
0、図43に示した部位と同じ部位には、これらの図に
付したのと同一の符号を付している。ここに示した画像
形成装置と、図40に示した単純マトリクス配置の画像
形成装置との大きな違いは、電子源基板2110とフェ
ースプレート2086の間にグリッド電極2120を備
えているか否かである。
スプレート2086の間には、グリッド電極2120が
設けられている。グリッド電極2120は、表面伝導型
放出素子から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して1個ずつ円形の開口2121が設けられて
いる。グリッドの形状や設置位置は図44に示したもの
に限定されるものではない。例えば、開口としてメッシ
ュ状に多数の通過口を設けることもでき、グリッドを表
面伝導型放出素子の周囲や近傍に設けることもできる。
子2123は、不図示の制御回路と電気的に接続されて
いる。本例の画像形成装置では、素子行を1列ずつ順次
駆動(走査)していくのと同期してグリッド電極列に画
像1ライン分の変調信号を同時に印加する。これによ
り、各電子ビームの蛍光体への照射を制御し、画像を1
ラインずつ表示することができる。
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
り電子源基板を作製した例である。本実施例では、表示
等に用いる画像形成装置を説明する。図40は、画像形
成装置の基本構成図であり、図41は、蛍光膜である。
電子源の一部の平面図を図30に示す。また、図中のA
−A’断面図を図31に示す。但し、図30、図31
で、同じ記号を示したものは、同じものを示す。ここで
2071は基板、2072は図30のDoxmに対応す
るX方向配線(下配線とも呼ぶ)、2073は図40の
Doynに対応するY方向配線(上配線とも呼ぶ)、2
004は電子放出部を含む薄膜、2002,2003は
素子電極、2151は層間絶縁層、2152は素子電極
2002と下配線2072と電気的接続のためのコンタ
クトホールである。
に2000個、Y方向配線上に1100個の電子放出素
子を形成した。また、電子源基板はX方向で900m
m,Y方向で500mmの大きさである。
って具体的に説明する。 工程−a 清浄化した背板ガラス上に厚さ0.5μmのシリコン酸
化膜をパッタ法で形成した基板2071上に、真空蒸着
により厚さ5nmのCr、厚さ600nmのAuを順
次、積層した後、ホトレジスト(AZ1370、ヘキス
ト社製)をスピンナーにより回転、塗布、ベークした
後、ホトマスク像を露光、現像して、下配線2072の
レジストパターンを形成し、Au/Cr堆積膜をウェッ
トエッチングして、所望の形状の下配線2072を形成
する。
縁層2151をRFスパッタ法により堆積する。
152を形成するためのホトレジストパターンを作り、
これをマスクとして層間絶縁層2151をエッチングし
てコンタクトホール2152を形成する一ツチングはC
F4 とH2 ガスを用いたRIE(Reactive
Ion Etching)法によった。
きパターンをホトレジスト(RD−2000N−41
日立化成社製)形成し、真空蒸着法により、厚さ5nm
のTi、厚さ1000nmのNiを順次堆積した。ホト
レジストパターンを有機溶剤で溶解し、Ni/Ti堆積
膜をリフトオフした。素子電極間隔L1は5μmとし、
素子電極の幅W1を300μm、を有する素子電極20
02,2003を形成した。
パターンを形成した後、厚さ5nmのTi、厚さ500
nmのAuを順次真空蒸着により堆積し、リフトオフに
より、不要の部分を除去して、所望の形状の上配線20
73を形成した。
ニングし、その上に有機Pd(ccp4230 奥野製
薬(株)社製)をスピンナーにより回転塗布、300℃
で1O分間の加熱焼成処理をした。また、こうして形成
された主元素としてPdOよりなる微粒子からなる導電
性薄膜2004の膜厚は10nm、シート抵抗値は5×
104Ω/□であった。その後、Cr膜及び焼成後の導
電性薄膜2004を酸エッチャントによりエッチングし
て所望のパターンを形成した。
ようなパターンを形成し、真空蒸着により厚さ5nmの
Ti、厚さ500nmのAuを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール2152を埋め込んだ。
下配線2072、層間絶縁層2151、上配線207
3、素子電極2002,2003、導電性薄膜2004
等を形成した。このようにして形成した下配線、上配
線、導電性薄膜の抵抗はそれぞれ約5Ω、3Ω、300
Ωであった。
3及び図24に示したような構成の装置により、コンデ
ィショニング工程を実施した。
配線の端部に厚さ500ミクロン、幅5mmのインジウ
ムシート(導電性の取出し部材)2014を圧着し、す
べての配線を共通にして接地し、メカニカルステージ2
013上に固定した。
したSthより大きいため、高圧印加用電極としてSt
hより小さい電極を用いた。すなわち、高圧印加用電極
はX方向が100mm、Y方向が500mmのものを用
いた。この時、電子源基板と対向する面積は0.05m
2である。高圧印加用電極は5MΩの制限抵抗を介して
高圧電源に接続した。
方向に移動し、高圧印加用電極との距離が2mmとなる
ようにした。また、高圧電源により、高圧印加用電極に
10kVのDC電圧を印加した。
が形成するコンデンサに蓄えられたエネルギーEcon
は1.1×10−2Jである。これは前述した導電性薄
膜が放電時に破壊されるエネルギーEth以下である。
minで移動し、高圧印加用電極の下を通過させた。こ
の時、電子源基板が高圧印加用電極の下を通過するのに
要した時間は、100分であった。
れる電流を制限抵抗の両端の電圧で測定した。本工程に
おいては、電子源基板間に10μA以上流れる放電現象
が4回観測された。
電子源基板を取り外し、インジウムシート2014を電
子源基板上から取り除いた。本コンティショニング工程
前には各素子の抵抗は300Ω程度であったが、本工程
後に各素子の抵抗に大きな差は測定されなかった。
す構成の画像形成装置を以下のようにして作製した。多
数の平面型表面伝導型電子放出素子を作製した基板20
71をリアプレート2081上に固定した後、基板20
01の3mm上方に、フェースプレート2086(ガラ
ス基板2083の内面に蛍光膜2084とメタルバック
2085が形成されて構成される)を支持枠2082を
介し配置し、フェースプレート2086,支持枠208
2、リアプレート2081の接合にフリットガラスを塗
布し、大気中で410℃で10分以上焼成することで封
着し、外囲器2088を作製した。また、リアプレート
2081への基板2071の固定もフリットガラスで行
った。図40において、2074は電子放出素子、20
72,2073はそれぞれX方向及びY方向の配線であ
る。
な、黒色導電材2091と蛍光体2092とで構成され
た、ブラックストライプ配列のカラーの蛍光膜を用い
た。先にブラックストライプを形成し、その間隙部に各
色蛍光体を塗布し、蛍光膜2084を作製した。ガラス
基板に蛍光体を塗布する方法はスラリー法を用いた。ま
た、蛍光膜2084の内面側にはメタルバック2085
を設けた。メタルバック2085は、蛍光膜作製後、蛍
光膜の内面側表面の平滑化処理(通常フィルミングと呼
ばれる)を行い、その後Alを真空蒸着することで作製
した。前述の封着を行う際、カラーの場合は各色蛍光体
と電子放出素子とを対応させなくてはいけないため、十
分な位置合わせを行った。
を排気管(不図示)を介し、磁気浮上型ターボモレキュ
ラーポンプで排気された真空装置と接続した。その後、
外囲器2088内を1.3×10−4Paまで排気し
た。
oy1乃至Doyn(n=1100)を通じ電子放出素
子2074の電極2002,2003間に電圧を印加
し、電子放出部2005を、導電性薄膜2004を通電
処理(フォーミング処理)することにより作製した。
示す。図36B)中、T1及びT2は電圧波形のパルス
幅とパルス間隔であり、本実施例ではT1を1mse
c,T2を10msecとし、波高値(フォーミング時
のピーク電圧)は0.1Vステップで昇圧し、フォーミ
ング処理を行った。また、フォーミング処理中は、同時
に、0.1Vの電圧で、T2間に抵抗測定パルスを挿入
し、抵抗を測定した。尚フォーミング処理の終了は、抵
抗測定パルスでの測定値が、約1MΩ以上になった時と
し、同時に、素子への電圧の印加を終了した。それぞれ
の素子のフォーミング電圧VFは、10.0Vであっ
た。このように作製された電子放出部5は、パラジウム
元素を主成分とする微粒子が分散配置された状態とな
り、その微粒子の平均粒径は3nmであった。
8内にベンゾニトリルを6.6×10−4Pa導入し
た。容器外端子Dox1乃至Doxm(m:2000)
を共通にし、Doy1乃至Doyn(n=1100)に
順次電源(不図示)を接続し、対応する電子放出素子2
074の電極2002,2003間に電圧を印加し活性
化工程を行った。
±10V、パルス幅0.1msec、パルス間隔5ms
ecの両極の三角波(図36B)を用いた。その後、波
高値は±10Vから±16Vまで3.3mV/secで
徐々に電圧を増加させ、±16Vに達したときに電圧印
加を終了した、
ルを排気した。最後に安定化工程として、約1.33×
10−4Paの圧力で、150℃10時間のベーキング
を行った後、不図示の排気管をガスバーナーで熱するこ
とで溶着し外囲器2088の封止を行った。
置において、各電子放出素子には、容器外端子Dox1
乃至Doxm(m=2000)、端子Doy1乃至Do
yn(n=1100)を通じ、走査信号及び変調信号を
不図示の信号発生手段よりそれぞれ、印加することによ
り、電子放出させ、高圧端子Hvを通じ、メタルバック
2085に10kVの高圧を印加し、電子ビームを加速
し、蛍光膜2084に衝突させ、励起・発光させること
で画像を表示した。画像表示中の、各電子放出素子の放
出電流(Ie)のばらつき(分散σ/平均R)は8%で
あった。
おいても、電子放出素子にダメージを与えずコンディシ
ョニング工程を実施することができ、画像形成時の放電
が抑制でき、且つ均一な特性を有する電子源基板を提供
することができた。
ォーミング後に行い電子源基板を製作した例である。本
実施例も、画像形成装置を作製した例である。
に720個、Y方向配線上に240個の電子放出素子を
形成した。また、電子源基板はX方向で200mm,Y
方向で150mmの大きさである。電子源基板の構成、
製法はコンディショニング工程まで実施例1と同様の方
法で行った。
ング工程を行った。高圧印加用電極は、X方向が200
mm、Y方向が150mmのものを用いた。本工程にお
いては、高圧印加用電極と電子演基板を対向する位置に
30分間保持した。その他は、制限抵抗(5MΩ)、高
圧印加用電極に印加した電圧(10kV)、高圧印加用
電極と電子源基板の距離(2mm)等、実施例1と同様
の方法で行った。
が形成するコンデンサに蓄えられたエネルギーVcon
は6.6×10−3Jである。これは前述した導電性薄
膜が放電時に破壊されるエネルギーEth以下である。
本工程では、1回の放電が観測された。本工程前には各
素子の抵抗は300Ω程度であったが、本工程後に各素
子の抵抗に大きな差は測定されなかった。
に設置し、真空装置2055の内部を排気し、フォーミ
ングを行う。この際、図25に示すように、Y方向配線
2073を共通電極2141に接続し、X方向配線20
72の内の一つに接続された素子に電源2142によっ
て、同時に電圧パルスを印加して、フォーミングを行っ
た。パルスの形状や、処理の終了の判定などの条件は、
実施例1と同様の方法で行った。各X方向配線2072
に対して、順次同様の操作を行い、すべての素子に対し
てフォーミングを行った。フォーミング電圧VFは、
5.0Vであった。
ルを6.6×10−4Paで導入し、活性化を行った。
フォーミング工程と同様に、図25に示すように、Y方
向配線2073を共通電極2141に接続し、X方向配
線2072の内の一つに接続された素子に電源2142
によって、同時に電圧パルスを印加して、活性化を行っ
た。電圧印加条件は、波高値は±5V、パルス幅0.1
msec、パルス間隔5msecの両極の三角波(図3
6B)を用いた。その後、波高値は±5Vから±14V
まで3.3mV/secで徐々に電圧を増加させ、±1
4Vに達したときに電圧印加を終了した。各X方向配線
2072に対して、順次同様の操作を行い、すべての素
子に対して活性化を行った。
リルを排気した。最後に安定化工程として、約1.33
±10−4Paの圧力で、150℃、10時間のベーキ
ングを行った。
上方に設置したアノード電極2054に高圧電源より1
0kVの電圧を印加し、電子源基板上の素子を駆動し
た。ここで、用いたアノード電極は、透明電極を形成し
たガラス基板上に単色の蛍光膜及びメタルバックを全面
に設けたものを用いた。
ように、Y方向配線2073を共通電極2141に接続
し、X方向配線2072の内の一つに接続された素子に
電源2142によって、同時に電圧パルスを印加して、
素子の駆動を行った。電圧波形を図36Aに示す。図3
6A中、T1及びT2は電圧波形のパルス幅とパルス間
隔であり、本実施例ではT1を16.7msec、T2
を1msecとし、波高値は15Vで行った。
発光がみられた。このような、微少発光は後の駆動中に
素子の劣化を伴う放電に至ることがあるため、コンディ
ショニング工程を再度行うこととした。
たような構成の電界印加装置により実施した。まず、電
子源基板2071に対して、上下記線の端部に厚さ50
0ミクロン、幅5mmのインジウムシート2014を圧
着し、すべての配線を共通にして接地し、メカニカルス
テージ2013上に固定した。高圧印加用電極2011
はX,Y方向が共に1mmのものを用いた。この時、電
子源基板と対向する面積は1×10−6m2である。高
圧印加用電極2011は5MΩの制限抵抗2012を介
して高圧電源に接続した。この後、メカニカルステージ
2013をZ方向に移動し、高圧印加用電極2011と
の距離が2mmとなるようにした。また、高圧電源20
15により、高圧印加用電極2011に12kVのDC
電圧を印加した。
源基板2071とが形成するコンデンサに蓄えられたエ
ネルギーEconは3.2×10−7Jである。これは
前述した導電性薄膜が放電時に破壊されるエネルギーE
th以下である。
0mm/minで移動し、高圧印加用電極2011は1
00mm/minでY方向に10mmの幅で繰り返し往
復移動させた。この時、前述した微少発光が観察された
領域が高圧印加用電極11の下を通過するよう移動し
た。
71間に流れる電流を制限抵抗2012の両端の電圧で
測定した。本工程においては、電子源基板間に10μA
以上流れる放電現象が1回観測された。
電子源基板2071を取り外し、インジウムシート20
14を電子癌基板71から取り除いた。再び電子源基板
2071を図37の装置内に設置し、本コンディショニ
ング工程前と同様の方法で、電子源基板上の素子を駆動
した。先ほど観測された微少発光は見られなくなってい
た。また、電子放出素子の放出電流に変化はなかった。
いても電子源基板上の電子放出素子にダメージを与えず
コンディショニング工程を行うことができた。これによ
り、作製した電子源基板を効率よく提供できた。
ョニング工程を行った例である。電子源基板の構成、製
法はコンディショニング工程まで実施例1と同様の方法
で行った。コンディショニング工程で用いた高圧印加用
電極は実施例1で用いたものと同じ形状の電極を10本
用いた。各電極は、x方向に10mm間隔で配置した。
各電極はそれぞれ制限抵抗(5MΩ)を通して高圧電源
に接続した他は、各高圧印加用電極に印加した電圧(1
0kV)、各高圧印加用電極と電子源基板の距離(2m
m)等、実施例1と同様の方法で行った。また、メカニ
カルステージの移動も実施例1と同様の方法で行った
が、電子源基板の任意の点が少なくともいずれかの高圧
印加用電極の下を通過するのに要した時間は約10分で
あった。本工程においては、3回の放電が観測され実施
例1と同様の効果が得られた。
ることにより、コンディショニング工程を短時間で行う
ことができた。
板と、該電子源基板と対向する電極の間に、前駆電流が
流れるように電圧を制御した。この手法により、瞬間的
に生じる放電を生じせめることなく、電圧印加を行うこ
とができた。
に説明する。なお、以下の説明においては、製造中のリ
アプレートも、すなわち「電極が形成された基板」等
も、便宜上、全てリアプレートと総称する。
を図46を用いて簡単に説明する。まず、リアプレート
(電極が形成された基板)を真空チャンバーにセット
し、真空排気後、本発明の特徴である、リアプレートに
高電圧を印加する工程を行う(ステップS101)。こ
のリアプレートには素子電極、配線は形成されている
が、電子放出素子は未形成である。本例において、この
工程は、封着(パネル化)前プロセスにおいて、前処理
として陰極プレートに高圧を印加する工程であり、電子
ビーム源完成前の電極が形成されたリアプレート用基板
に対して行うものである。詳しくは後述する。この工程
は、真空中または気体中で行うことができる。
れた基板は、対向する電極付きダミーフェースプレート
との間に高電圧を印加されることが好ましく、また、電
子放出素子への給電用配線を有し、その配線を一方の電
極として、ダミーフェースプレートをもう一方の電極と
して高電圧を印加することが好ましい。例えば、電極が
形成された基板は、複数の電子放出素子をマトリクス配
線するための給電用の複数の行方向配線と複数の列方向
配線を有し、行方向配線と列方向配線全てを共通とする
場合は、それを一方の電極、ダミーフェースプレートを
もう一方の電極として高電圧を印加する。この高電圧
は、低圧から徐々に昇圧していく直流、低圧から徐々に
昇圧していく交流、低圧から徐々に昇圧していくパルス
電圧等が用いられる。この工程について詳しくは後述す
る。
形成する(ステップS102)。本例の電子放出素子と
しては、表面伝導型放出素子を用いた。詳しくは後述す
る。
含むフェースプレート、耐大気圧構造用のスペーサ等か
ら構成される気密容器を組み立てる(ステップS10
3)。組み立て方法について詳しくは後述する。
3×10−4Pa程度の真空に排気する(ステップS1
04)。排気の方法について詳しくは後述する。続い
て、表面伝導型放出素子を動作させるために必要な電子
源プロセスを行う(ステップS105)。具体的には、
電子紋串部を形成するための通電フォーミング工程、電
子放出特性の改善のための通電活性化工程である。これ
らについても詳しくは後述する。最後に排気管を封じ切
る(ステップS106)。
を印加する工程の目的としては以下の2点があげられ
る。第1に、重大な欠陥晶をいち早く発見し、製品歩留
まりを向上させることである。従来の製法では、画像表
示と同等の高電圧を印加するのは、電子源プロセスを経
た最終段階であった。これに対し高電圧を印加する工程
をより前に持ってくることで、高電圧印加不可である欠
陥晶を発見し、その後のプロセスを中断することが可能
となる。高電圧印加不可とは、リアプレート上に、ごみ
付着や形状的欠陥等の理由で放電が連続的に頻発し、耐
圧向上がみられないような状態が考えられる。第2に、
いわゆるコンディショニング効果により、リアプレート
に起因する放電源を取り除き、絶縁耐圧、放電耐圧の向
上を図ることである。
グ効果について説明する。図47において、横軸は放電
回数、縦軸はその時の放電電圧である。放電回数ととも
に放電電圧は上昇し、耐圧が向上していくことが分か
る。
が向上することを、一般にコンディショニング効果と呼
んでいる。コンディショニング効果をもたらす要因とし
ては、吸着ガスや付着物の除去、微小突起の平滑化によ
る電界放出電子電流の減少、熱融解による表面形状改善
等がいわれているが、詳細は現在も不明である。
にあるため、本例の画像形成装置において陰極となるリ
アプレートに対し、上記のように歩留まり向上とコンデ
ィショニングを目的として高電圧を印加する工程を行う
ことは、非常に効果的である。
においても、このコンディショニング効果はみられる。
しかし前述したとおり、放電による表面伝導型放出素子
へのダメージが大きく、放電個所周辺の素子が著しく劣
化する問題のため、従来は実施することができなかっ
た。
グ効果により放電耐圧を向上させ、かつ素子ダメージレ
スの、すなわち表示画像への影響が全く無い方法を提供
することができる。素子ダメージレスのコンディショニ
ングが実現できた理由は以下のように考えられる。すな
わち、高電圧を印加する工程では、表面伝導型放出素子
が未形成であり、コンディショニングに伴う放電による
損傷は一配線及び素子電極に限られる。その損傷が電気
的特性に影響を与えない程度であるため、その後形成さ
れる表面伝導型放出素子への影響は表れず、従って表示
画像への影響は全く無い。実際、発明者らがコンディシ
ョニング工程後のリアプレートを観察したところ、放電
個所近傍の配線及び素子電極に若干の変形もしくは欠け
が発生していたが、電気的特性欠陥(断線、ショート
等)は認められなかった。
順序にある。真空容器を形成する前、すなわち電子源素
子形成前に、リアプレートに高電圧を印加し、電子源特
性に影響を与えること無しに画像形成装置の放電耐圧を
向上させることにある。
高電圧を印加する工程について具体的に説明する。図4
8に本例の概略構成を示す。まず、リアプレート301
5、対向電極であるダミーのフェースプレート310
4、ギャップ保持用のダミー枠3305を図48のよう
に治具3306にセットする。本例に用いたダミーフェ
ースプレート3304は、実際のフェースプレートと同
面積のガラス板(板厚6mm)に、表面画面と同じ大き
さのITO透明電極3108を塗布したものであり、不
図示の高電圧印加用の取り出し配線が設けられている。
を組み立てる時の枠の位置に配置され、その厚みはリア
プレート3015とダミーフェースプレート3304間
のギャップを決定する(本例では2mm)。
線3013及び複数の列方向配線3014は、金属製治
具3306の板ばね構造によって、真空チャンバー33
07を通しすべてGND電位になっている。
トし、真空排気後、リアプレートに高電圧を印加する工
程を行う。このリアプレートには素子電極、配線は形成
されているが、電子放出素子は未形成である。素子電
極、配線、電子放出素子の形成方法は後述する。
10−5Pa程度の真空に保たれる。高圧直流電源発生
装置3301は、電流制限抵抗3302、チャンバに取
り付けられた不図示の電流導入端子、ダミーフェースプ
レート3304上の不図示の高圧取り出し配線を介して
ITO透明電極3308に接続される。
数を示す模式図である。印加電圧は直流電圧であり、図
のように4kV〜12kVまで500V/5分の割合で
昇圧し、12Vで、15分間保持した。本例では一定レ
ートで昇圧したが、階段状に昇圧してもよい。
されはじめ、10kV付近まで増加するが、その後減少
に転じ、12kVに保持すると、まもなく0になる。こ
れは、前述のコンディショニング効果によるものであ
る。
は、本発明の画像表示装置に好適な値であり、設計が変
われば条件を適宜変更するのが望ましい。但し、その場
合でも画像表示に必要な加速電圧以上の電圧において、
放電が観察されなくなって十分時間が経つまで保持する
ことが必要である。このような工程を経て製造された画
像表示装置により、放電がない良好な表示画像を得る事
ができた。
成と製造方法について、具体的な例を示して説明する。
斜視図であり、内部構造を示すためにパネルの一部を切
り欠いて示している。図中、3015はリアプレート、
3016は側壁、3017はフェースプレートであり、
3015〜3017により表示パネルの内部を真空に維
持するための気密容器を組み立てるにあたっては、各部
材の接合部に十分な強度と気密性を保持させるため封着
する必要があるが、たとえばフリットガラスを接合部に
塗布し、大気中あるいは窒素雰囲気中で、400〜50
0℃で10分以上焼成することにより封着を達成した。
気密容器内部を真空に排気する方法については後述す
る。また、前記気密容器の内部は1.3×10−4Pa
程度の真空に保持されるので、大気圧や不意の衝撃など
による気密容器の破壊を防止する目的で、耐大気圧構造
体として、スペーサ3020が設けられている。
上の行方向配線3013及び列方向配線3014とフェ
ースプレート3017内面のメタルバック3019との
間に印加される高電圧に耐えるだけの絶縁性を有する必
要がある。また場合によってはスペーサ3020の表面
への帯電を防止する目的で、真空露出部分に半導電性膜
を設けてもよい。
サ3020の形状は薄板状とし、行方向配線3013に
平行に配置され、たとえばフリットガラスを接合部に塗
布し、大気中あるいは窒素雰囲気中で400〜500℃
で10分以上焼成することにより固定した。
が固定されているが、該基板上には冷陰極素子3012
がN×M個形成されている(N,Mは、2以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装占いにおいては、N=3000,M=1000以
上の数を設定することが望ましい。)。前記N×M個の
冷陰極素子は、M本の行方向配線3013とN本の列方
向配線3014により単純マトリクス配線されている。
3011〜3014によって構成される部分をマルチ電
子ビーム源と呼ぶ。次に、冷陰極素子として表面伝導型
放出素子(後述)を基板上に配列して単純マトリクス配
線したマルチ電子ビーム源の構造について述べる。
用いたマルチ電子ビーム源の平面図である。基板301
1上には、後述の図55で示すものと同様な表面伝導型
放出素子が配列され、これらの素子は行方向配線301
3と列方向配線3014により単純マトリクス状に配線
されている。行方向配線3013と列方向配線3014
の交差する部分には、電極間に絶縁層(不図示)が形成
されており、電気的な絶縁が保たれている。
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極3013、列方向配線電
極3014、電極間絶縁層(不図示)、及び表面伝導型
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極3013及び列方向配線電極3014を介して
各素子に給電して通電フォーミング処理と通電活性化処
理を行うことにより製造した。
3015にマルチ電子ビーム源の基板3011を固定す
る構成としたが、マルチ電子ビーム源の基板3011が
十分な強度を有するものである場合には、気密容器のリ
アプレートとしてマルチ電子ビーム源の基板3011自
体を用いてもよい。また、フェースプレート3017の
下面には、蛍光膜3018が形成されている。
3018の部分にはCRTの分野で用いられる赤、緑、
青、の3原色の蛍光体が塗り分けられている。各色の蛍
光体は、たとえば図61Aに示すようにストライプ状に
塗り分けられ、蛍光体のストライプの間には黒色の導電
体3010が設けてある。黒色の導電体3010を設け
る目的は、電子ビームの照射位置に多少のずれがあって
も表示色にずれが生じないようにする事や、外光の反射
を防止して表示コントラストの低下を防ぐ事、電子ビー
ムによる蛍光膜のチャージアップを防止する事などであ
る。黒色の導電体3010には、黒鉛を主成分として用
いたが、上記の目的に適するものであればこれ以外の材
料を用いても良い。
図61Aに示したストライプ状の配列に限られるもので
はなく、たとえば図61Bに示すようなデルタ状配列
や、それ以外の配列(たとえば図61C)であってもよ
い。なお、モノクロームの表示パネルを作製する場合に
は、単色の蛍光体材料を蛍光膜3018に用いればよ
く、また黒色導電材料は必ずしも用いなくともよい。
面には、CRTの分野では公知のメタルバック3019
を設けてある。メタルバック3019を設けた目的は、
蛍光膜3018が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜301
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜3018を励起し
た電子の導電路として作用させる事などである。メタル
バック3019は、蛍光膜3018をフェースプレート
基板3017上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜3018に低電圧用の蛍光体材料を用いた
場合には、メタルバック3019は用いない。
の印加用や蛍光膜の導電性向上を目的として、フェース
プレート基板3017と蛍光膜3018との間に、たと
えばITOを材料とする透明電極を設けてもよい。
及びHvは、当該表示パネルと不図示の気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。Dx1〜Dxmはマルチ電子ビーム源の行方向配
線3013と、Dy1〜Dynはマルチ電子ビーム源の
列方向配線3014と、Hvはフェースプレートのメタ
ルバック3019と電気的に接続している。
は、気密容器を組み立てた後、不図示の排気管と真空ボ
ンブとを接続し、気密容器内を1.3×10−5Pa程
度の真空度まで排気する。その後、排気管を射止する
が、気密容器内の真空度を維持するために、封止の直前
あるいは射止後に気密容器内の所定の位置にゲッター膜
(不図示)を形成する。ゲッター膜とは、たとえばBa
を主成分とするゲッター材料をヒーターもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は1.3×10−3P
a〜1.3×10−5Paの真空度に維持される。
装置は、容器外端子Dx1ないしDxm,Dy1ないし
Dynを通じて各冷陰極素子3012に電圧を印加する
と、各冷陰極素子3012から電子が放出される。それ
と同時にメタルバック3019に容器外端子Hvを通じ
て数百(V)ないし数(kV)の高圧を印加して、上記
放出された電子を加速し、フェースプレート3017の
内面に衝突させる。これにより、蛍光膜3018をなす
各色の蛍光体が励起されて発光し、画像が表示される。
型放出素子への3012への印加電圧は12〜16V程
度、メタルバック3019と冷陰極素子3012との距
離dは0.1mmから8mm程度、メタルバック301
9と冷陰極素子3012間の電圧0.1kVから10k
V程度である。
本構成と製法、及び画像表示装置の概要を説明した。
の製造方法について説明する。本発明の画像表示装置に
用いるマルチ電子ビーム源は、冷陰極素子を単純マトリ
クス配線した電子源であれば、冷陰極素子の材料や形状
あるいは製法に制限はない。したがって、たとえば表面
伝導型放出素子やFE型、あるいはMIM型などの冷陰
極素子を用いることができる。
示装置が求められる状況のもとでは、これらの冷陰極素
子の中でも表面伝導型放出素子が特に好ましい。すなわ
ち、FE型ではエミッタコーンとゲート電極の相対位置
や形状が電子放出特性を大きく左右するため、極めて高
精度の製造技術を必要とするが、これは大面積化や製造
コストの低減を達成するには不利な要因となる。また、
MIM型では、絶縁層と上電極の膜厚を薄くしてしかも
均一にする必要があるが、これも大面積化や製造コスト
の低減を達成するには不利な要因となる。その点、表面
伝導型放出素子は、比較的製造方法が単純なため、大面
積化や製造コストの低減が容易である。
の中でも、電子放出部もしくはその、周辺部を微粒子膜
から形成したものがとりわけ電子放出特性に優れ、しか
も製造が容易に行えることを見出している。したがっ
て、高輝度で大画面の画像表示装置のマルチ電子ビーム
源に用いるには、最も好適であると言える。そこで、上
記例の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法及び特性を説明し、その後で多数の
素子を単純マトリクス配線したマルチ電子ビーム源の構
造について述べる。
製法) 電子放出部もしくはその周辺部を微粒子膜から形成する
表面伝導型放出素子の代表的な構成には、平面型と垂直
型の2種類があげられる。
製法について説明する。図55に示すのは、平面型の表
面伝導型放出素子の構成を説明するための平面図(55
A))及び断面図(55B)である。図中、3101は
基板、3102と3103は素子電極、3104は導電
性薄膜、3105は通電フォーミング処理により形成し
た電子放出部、3113は通電活性化処理により形成し
た薄膜である。
ラスや音板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2を材料とする絶縁層
を積層した基板などを用いることができる。
向して設けられた素子電極3102と3103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2O3−SnO2をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法(たとえ
ば印刷技術)を用いて形成してもさしつかえない。
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数十nmから数百μm
の範囲から適当な数値を選んで設計されるが、なかでも
表示装置に応用するために好ましいのは数μm〜数十μ
mの範囲である。
は数十nmから数μmの範囲から適当な数値が選ばれ
る。また、導電性薄膜3104の部分には、微粒子膜を
用いる。ここで述べた微粒子膜とは、構成要素として多
数の微粒子を含んだ膜(島状の集合体も含む)のことを
指す。微粒子膜を微視的に調べれば、通常は、個々の微
粒子が離間して配置された構造か、あるいは微粒子が互
いに隣接した構造か、あるいは微粒子が互いに重なり合
った構造が観測される。
〜数百nmの範囲に含まれるものであるが、なかでも好
ましいのは1nm〜20nmの範囲のものである。ま
た、微粒子膜の膜厚は、以下に述べるような諸条件を考
慮して適宜設定される。すなわち、素子電極3102あ
るいは3103と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数nm
数百nmの範囲のなかで設定するが、なかでも好ましい
のは1nm〜50nmの間である。
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb、などをはじめとする金属や、PdO,S
nO2 ,In2 O3 ,PbO,Sb2 O3 な
どをはじめとする酸化物や、HfB2,ZrB2,La
B6,CeB6,YB4,GdB4などをはじめとする
ホウ化物や、TiC,ZrC,HfC,TaC,Si
C,WCなどをはじめとする炭化物や、TiN,Zr
N,HfNなどをはじめとする窒化物や、Si,Geな
どをはじめとする半導体や、カーボンなどが挙げられ、
これらの中から適宜選択される。
微粒子膜で形成したが、そのシート抵抗値については、
103〜107Ω/□の範囲に含まれるよう設定した。
なお、導電性薄膜3104と素子電極3102及び31
03とは、電気的に良好に接続されるのが望ましいた
め、互いの一部が重なりあうような構造をとっている。
その重なり方は、図55の例においては、下から、基
板、素子電極、導電性薄膜の順序で積層したが、場合に
よっては下から基板、導電性薄膜、素子電極、の順序で
積層してもさしつかえない。
3104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜3104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数nm〜数十nmの粒径の微粒子を配置する場
合がある。なお、実際の電子放出部の位置や形状を精密
かつ正確に図示するのは困難なため、図55においては
模式的に示した。
化合物よりなる薄膜で、電子放出部3105及びその近
傍を被覆している。薄膜3113は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。薄膜3113は、単結晶グラファイト、多結
晶グラファイト、非晶質カーボンのいずれか、もしくは
その混合物であり、膜厚は50nm以下とするが、30
nm以下とするのがさらに好ましい。
精密に図示するのは困難なため、図55においては模式
的に示した。また、図55Aにおいては、薄膜3113
の一部を除去した素子を図示した。
が、本例においては以下のような素子を用いた。すなわ
ち、基板3101には背板ガラスを用い、素子電極31
02と3103にはNi薄膜を用いた。素子電極の厚さ
dは100nm、電極間隔Lは2μmとした。微粒子膜
の主要材料としてPdもしくはPdOを用い、微粒子膜
の厚さは約10nm、幅Wは100μmとした。
の製造方法について説明する。図54A〜図54Dは、
表面伝導型放出素子の製造工程を説明するための断面図
で、各部材の表記は前記図10と同一である。
101上に素子電極3102及び3103を形成する。
形成するにあたっては、あらかじめ基板3101を洗
剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の
材料を堆積させる(堆積する方法としては、たとえば、
蒸着法やスパッタ法などの真空威膜技術を用いればよ
い。)。その後、堆積した電極材料を、フォトリソグラ
フィー、エッチング技術を用いてパターニングし、図5
4Aに示した一対の素子電極3102,3103を形成
する。
薄膜3104を形成する。形成するにあたっては、まず
図54Aの基板に有機金属溶液を塗布して乾燥し、加熱
焼成処理して微粒子膜を成膜した後、フォトリソグラフ
ィー、エッチングにより所定の形状にパターニングす
る。ここで、有機金属溶液とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る(具体的には、本例では主要元素としてPdを用い
た。また、本例では塗布方法として、ディッピング法を
用いたが、それ以外のたとえばスピンナー法やスプレー
法を用いてもよい。)。
腹方法としては、本例で用いた有機金属溶液の塗布によ
る方法以外の、たとえば真空蒸着法やスパッタ法、ある
いは化学的気相堆積法などを用いる場合もある。
ミング用電源3110から素子電極2102と3103
の間に適宜の電圧を印加し、通電フォーミング処理を行
って、電子放出部3105を形成する。
られた導電性薄膜3104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部310
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部3105が形成される前と比較する
と、形成された後は素子電極3102と3103の間で
計測される電気抵抗は大幅に増加する。
56に、フォーミング用電源3110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本例の場合には同図に示したようにパルス幅T1
の三角波パルスをパルス間隔T2で連続的に印加した。
その際には、三角波パルスの波高値Vpfを、順次昇圧
した。また、電子放出部3105の形成状況をモニター
するためのモニターパルスPmを適宜の間隔で三角波パ
ルスの間に挿入し、その際に流れる電流を電流計311
1で計測した。本例においては、たとえば1.3×10
−3Pa程度の真空雰囲気下において、たとえばパルス
幅T1を1msec、パルス間隔丁2を10msecと
し、波高値Vpfを1パルス毎に0.1Vずつ昇圧し
た。そして、三角波を5パルス印加するたびに1回の割
りで、モニターパルスPmを挿入した。フォーミング処
理に悪影響を及ぼすことがないように、モニターパルス
の電圧Vpmは0.1Vに設定した。そして、素子電極
3102と3103の間の電気抵抗が1×106Ωにな
った段階、すなわちモニターパルス印加時に電流計31
11で計測される電流が1×10−7A以下になった段
階で、フォーミング処理にかかわる通電を終了した。
出素子に関する好ましい方法であり、たとえば微粒子膜
の材料や膜厚、あるいは素子電極間隔Lなど表面伝導型
放出素子の設計を変更した場合には、それに応じて通電
の条件を適宜変更するのが望ましい。
用電源3112から素子電極3102と3103の間に
適宜の電圧を印加し、通電活性化処理を行って、電子放
出特性の改善を行う。通電活性化処理とは、前記通電フ
ォーミング処理により形成された電子放出部3105に
適宜の条件で通電を行って、その近傍に炭素もしくは炭
素化合物を堆積せしめる処理のことである(図において
は、炭素もしくは炭素化合物よりなる堆積物を部材31
13として模式的に示した。)。なお、通電活性化処理
を行うことにより、行う前と比較して、同じ印加電圧に
おける放出電流を典型的には100倍以上に増加させる
ことができる。
10−3Paの範囲内の真空雰囲気中で、電圧パルスを
定期的に印加することにより、真空雰囲気中に存在する
有機化合物を起源とする炭素もしくは炭素化合物を堆積
させる。堆積物3113は、単結晶グラファイト、多結
晶グラファイト、非晶質カーボン、のいずれか、もしく
はその混合物であり、膜厚は50nm以下、より好まし
くは30以下である。
57Aに、活性化用電源3112から印加する適宜の電
圧波形の一例を示す。本例においては、一定電圧の矩形
波を定期的に印加して通電活性化処理を行ったが、具体
的には、矩形波の電圧Vacは14V、パルス幅T3は
1msec、パルス間隔T4は10msecとした。な
お、上述の通電条件は、本例の表面伝導型放出素子に関
する好ましい条件であり、表面伝導型放出素子の設計を
変更した場合には、それに応じて条件を適宜変更するの
が望ましい。
出素子から放出される放出電流Ieを捕捉するためのア
ノード電極で、直流高電圧電源3115及び電流計31
16が接続されている(なお、基板3101を、表示パ
ネルの中に組み込んでから活性化処理を行う場合には、
表示パネルの蛍光面をアノード電極3114として用い
る。)。活性化用電源3112から電圧を印加する間、
電流計3116で放出電流Ieを計測して通電活性化処
理の進行状況をモニターし、活性化用電源3112の動
作を制御する。電流計3116で計測された放出電流I
eの一例を図57Bに示すが、活性化電源3112から
パルス電圧を印加しはじめると、時間の経過とともに放
出電流Ieは増加するが、やがて飽和してほとんど増加
しなくなる。このように、放出電流Ieがほぼ飽和した
時点で活性化用電源3112からの電圧印加を停止し、
通電活性化処理を終了する。
型放出素子に関する好ましい条件であり、表面伝導型放
出素子の設計を変更した場合には、それに応じて条件を
適宜変更するのが望ましい。以上のようにして、図54
Eに示す平面型の表面伝導型放出素子を製造した。
した表面伝導型放出素子のもうひとつの代表的な構成、
すなわち垂直塑の表面伝導型放出素子の構成について説
明する。
めの模式的な断面図であり、図中の3201は基板、3
202と3203は素子電極、3206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、3205
は通電フォーミング処理により形成した電子放出部、3
213は通電活性化処理により形成した薄膜である。
は、素子電極のうちの片方(3202)が段差形成部材
3206上に設けられており、導電性薄膜3204が段
差形成部材3206の側面を被覆している点にある。し
たがって、図55の平面型における素子電極間隔Lは、
垂直型においては段差形成部材1206の段差高Lsと
して設定される。なお、基板3201、素子電極320
2及び3203、微粒子膜を用いた導電性薄膜3204
については、前記平面型の説明中に列挙した材料を同様
に用いることが可能である。また、段差形成部材320
6には、たとえばSiO2のような電気的に絶縁性の材
料を用いる。
について説明する。図59A〜図59Fは、製造工程を
説明するための断面図で、各部材の表記は図55と同一
である。
201上に素子電極3203を形成する。 2)次に、図59Bに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばSi
O2 をスパッタ法で積層すればよいが、たとえば真空
蒸着法や印刷法などの他の成腹方法を用いてもよい。 3)次に、図59Cに示すように、絶縁層の上に素子電
極3202を形成する。 4)次に、図59Dに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極3203
を露出させる。 5)次に、図59Eに示すように、微粒子膜を用いた導
電性薄膜3204を形成する。形成するには、前記平面
型の場合と同じく、たとえば塗布法などの成膜技術を用
いればよい。 6)次に、前記平面型の場合と同じく、通電フォーミン
グ処理を行い、電子放出部を形成する(図54Cを用い
て説明した平面型の通電フォーミング処理と同様の処理
を行えばよい。)。 7)次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。(図54Dを用いて説明した平面型の通電活
性化処理と同様の処理を行えばよい。) 以上のようにして、図59Fに示す垂直型の表面伝導型
放出素子を製造した。
特性) 以上、平面型と垂直型の表面伝導型放出素子について素
子構成と製法を説明したが、次に、表示装置に用いた素
子の特性について述べる。
出電流Ie)対(素子印加電圧Vf)特性、及び(素子
電流If)対(素子印加電圧Vf)特性の典型的な例を
示す。なお、放出電流Ieは素子電流Ifに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、2本のグ
ラフは各々任意単位で図示した。
関して以下に述べる3つの特性を有している。第一に、
ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさ
の電圧を素子に印加すると急激に放出電流Ieが増加す
るが、一方、閾値電圧Vth未満の電圧では放出電流I
eはほとんど検出されない。すなわち、放出電流Ieに
関して、明確な閾値電圧Vthを持った非線形素子であ
る。第二に、放出電流Ieは素子に印加する電圧Vfに
依存して変化するため、電圧Vfで放出電流Ieの大き
さを制御できる。第三に、素子に印加する電圧Vfに対
して素子から放出される電流Ieの応答速度が速いた
め、電圧Vfを印加する時間の長さによって素子から放
出される電子の電荷量を制御できる。
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。
度に応じて閾値電圧Vth以上の電圧を適宜印加し、非
選択状態の素子には閾値電圧Vth未満の電圧を印加す
る。駆動する素子を順次切り替えてゆくことにより、表
示画面を順次走査して表示を行うことが可能である。ま
た、第二の特性がまたは第三の特性を利用することによ
り、発光輝度を制御することができるため、階調表示を
行うことが可能である。
流を用いる点である。本例では、60Hzのサイン波高
電圧を、片側ピーク値が図49と同様になるように徐々
に昇圧させて印加した。交流にすることで、リアプレー
トに正負両極性の電位を与えることができ、また1サイ
クル毎に昇圧工程を経ることで、より効果的にコンディ
ショニング効果を得ることが可能となる。
両極の直流を交互に、あるいは2度に分けて印加しても
よい。また、印加波形にパルス電圧、より好ましくはイ
ンパルス電圧を用いてもよい。この場合、表面伝導型放
出素子への放電の際のダメージをより小さくできる効果
がある。このようにして製造された画像表示装置によ
り、放電がない良好な表示画像を得る事ができた。
する際の雰囲気である。実施形態1では真空雰囲気中で
行ったが、本例では、窒素雰囲気中で行う。具体的には
真空装置内を排気後、乾燥窒素ガスを約400Paの圧
力になるように導入する。その後、高電圧を印加する工
程に移る。
数を示す模式図である。印加電圧は、図のように100
Vから300Vまで50V/20分の割合で昇圧し、3
00Vで、15分間保持した。本例では一定レートで昇
圧したが、階段状に昇圧してもよい。放電は150Vを
少し超えたところから観察されはじめ、250V付近ま
で増加するが、徐々に減少に転じ300Vに保持する
と、まもなく0になる。
合と比べ、窒素導入雰囲気中では、非常に低い電圧から
放電がはじまることが分かる。また本例の窒素雰囲気中
300Vまでの高圧印加によって、真空雰囲気中10k
Vの場合とほぼ同様のコンディショニング効果が得られ
ることを、実験的に確かめている。このように本例によ
れば、より素子ダメージを少なく、装置も小型化を図る
ことができる。
ネオン、アルゴン、水素、酸素、二酸化炭素、空気など
から適宜選択されうる。また上記圧力は、本発明の画像
表示装置に好適な値であり、設計が変われば適宜変更す
るのが望ましい。好ましくは、数十Paから数千Paの
圧力である。印加電圧は、実施形態1と同様直流を用い
たが、実施形態2のように交流、パルス等でもよい。こ
のようにして製造された画像表示装置は、放電がない良
好な表示画像を得る事ができた。
る。始めに、本発明の画像表示装置の製造方法の工程の
流れを図62を用いて簡単に説明する。
蛍光体を含むフエースフレート、スペーサ等から構成さ
れる気密容器を組立てる(ステップS101)。組立て
方法について詳しくは後述する。また本発明の電子源と
しては、表面伝導型放出素子を用いた。詳しくは後述す
る。
3×10−4Pa程度の真空に排気する(ステップS1
02)、排気の方法について詳しくは後述する。次に、
120℃のベーキングを行い(ステップS103)、そ
の後本発明の特徴であるフェースプレートとリアプレー
トの間に高電圧を印加する工程を行う(ステップS10
4)。
ために必要な電子源プロセスを行う。具体的には、電子
放出部を形成するための通電フォーミング工程(ステッ
プS105)、電子放出特性の改善のための通電活性化
工程(ステップS106)である。これらについても詳
しくは後述する。最後に排気管を封じ切る(ステップS
107)。
とリアプレートの間に高電圧を印加する工程(ステップ
S104)の目的としては以下の2点があげられる。第
1に、重大な欠陥晶をいち早く発見し、製品歩留まりを
向上させることである。従来の製法では、画像表示と同
等の高電圧を印加するのは、電子源プロセスを経た最終
段階であった。これに対し高電圧を印加する工程をより
前に持ってくることで、高電圧印加不可である欠陥品を
発見し、その後のプロセスを中断することが可能とな
る。高電圧印加不可とは、ごみ付着等の理由でフェース
プレートとリアプレートの間の低抵抗化が起きたり、形
状的欠陥等で放電が連続的に頻発するような状態が考え
られる。第2に、いわゆるコンディショニング効果によ
り、フェースプレートとリアプレートの間の絶縁耐圧、
放電耐圧の向上を図ることである。
グ効果について説明する。図63において、横軸は放電
回数、縦軸はその時の放電電圧である。放電回数ととも
に放電電圧は上昇し、耐圧が向上していくことが分か
る。
が向上することを、一般にコンディショニング効果と呼
んでいる。コンディショニング効果をもたらす要因とし
ては、吸着ガスや付着物の除去、微小突起の平滑化によ
る電界放出電子電流の減少、熱融解による表面形状改善
等がいわれているが、詳細は現在も不明である。
においても、このコンディショニング効果はみられる。
しかし前述したとおり、放電による表面伝導型放出素子
へのダメージが大きく、放電個所周辺の素子が著しく劣
化する問題のため、従来は実施することができなかっ
た。
リアプレートの間に高電圧を印加して放電を起こし、コ
ンディショニング効果により放電耐圧を向上させ、かつ
表面伝導型放出素子へのダメージが無い(表示画像への
影響が全く無い)方法を提供することができる。
コンディショニングが実現できた理由として、以下の2
つが考えられる。一つは、高電圧を印加する工程が後述
する通電フォーミング工程の前に行われるため、表面伝
導型放出素子の電極間抵抗が低い状態でコンディショニ
ングが行われ、従って、放電電荷がGNDへ逃げやすい
こと、すなわち、放電により表面伝導型放出素子に異常
電圧がかかりにくいことがあげられる。もう一つは、高
電圧を印加する工程が後述する通電フォーミング工程や
通電活性化工程の前に行われるため、素子表面伝導型放
出素子が未形成の状態でコンディショニングが行われ、
従って、放電により多少表面伝導型放出素子部が損傷を
受けても、活性化工程で修復されていることである。
の順序にある。すなわち、電子源プロセス前(電子源素
子完全形成前)に、高電圧を印加し、電子源特性に影響
を与えること無しに放電耐圧を向上させることにある。
トとリアプレートの間に高電圧を印加する工程について
具体的に説明する。本実施形態においては、高電圧印加
に先立ち、排気後、120℃程度で約2時間ベーキング
を行う。これは、表面吸着ガス除去や、真空度向上の目
的で行われ、コンディショニングをより効果的に、短時
間でできるようにする効果がある。真空容器中は、1.
3×10−5Pa程度の真空に保たれる。
ブロック図である。高圧直流電源発生装置4401は、
フェースプレート4017との間に電流制限抵抗440
2を介して接続され、フェースプレート4017には直
流電圧が印加される。実際にはフェースプレート401
7上の不図示のメタルバックに印加される。
子4012は、リアプレート4015上の行方向配線4
013及び列方向配線4014によってマトリクス配線
されており、図64のように行方向配線4013及び列
方向配線4014をGND電位とする。
数を示す模式図である。印加電圧は、図のように4kV
から10kVまで500V/5分の割合で昇圧し、10
kVで、15分間保持した。本実施形態では一定レート
で昇圧したが、階段状に昇圧してもよい。
されはじめ、10kV付近まで増加するが、10kVに
保持すると減少に転じ、まもなく0になる。これは、前
述のコンディショニング効果によるものである。また観
察される放電は、スペーサ表面や、側壁表面での沿面放
電及び電子源や行方向配線、列方向配線等を含む、リア
プレートとフェースプレート間での真空放電の両方であ
る。なおスペーサについては詳細に後述する。
どは、本発明の画像表示装置に好適な値であり、設計が
変われば条件を適宜変更するのが望ましい。但し、その
場合でも画像表示に必要な加速電圧以上の電圧におい
て、放電が観察されなくなって十分時間が経過するまで
保持することが必要である。このようにして製造された
画像表示装置により、放電がない良好な表示画像を得る
ことができた。
成と製造法について、具体的な例を示して説明する。
斜視図であり、内部構造を示すためにパネルの一部を切
り欠いて示している。図中、4015はリアプレート、
4016は側壁、4017はフェースプレートであり、
4015〜4017により表示パネルの内部を真空に維
持するための気密容器を形成している。気密容器を組み
立てるにあたっては、各部材の接合部に十分な強度と気
密性を保持させるため封着する必要があるが、たとえば
フリットガラスを接合部に塗布し、大気中あるいは窒素
雰囲気中で、400〜500℃で10分以上焼成するこ
とにより封着を達成した。気密容器内部を真空に排気す
る方法については後述する。また、上記気密容器の内部
は1.3×10−4Pa程度の真空に保持されるので、
大気圧や不意の衝撃などによる気密容器の破壊を防止す
る目的で、耐大気圧構造体として、スペーサ1020が
設けられている。
が固定されているが、4011基板上には冷陰極素子4
012がN×M個形成されている(N,Mは2以上の正
の整数であり、目的とする表示画素数に応じて適宜設定
される。たとえば、高品位テレビジョンの表示を目的と
した表示装置においては、N=3000,M=1000
以上の数を設定することが望ましい。)。N×M個の冷
陰極素子は、M本の行方向配線4013とN本の列方向
配線4014により単純マトリクス配線されている。前
記の4011〜4014によって構成される部分をマル
チ電子ビーム源と呼ぶ。
子(後述)を基板上に配列して単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。図69に示
すのは、図68の表示パネルに用いたマルチ電子ビーム
源の平面図である。基板4011上には、後述の図72
で示すものと同様な表面伝導型放出索子が配列され、こ
れらの素子は行方向配線4013と列方向配線4014
により単純マトリクス状に配線されている。行方向配線
4013と列方向配線4014の差する部分には、電極
間に絶縁層(不図示)が形成されており、電気的な絶縁
が保たれている。
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線4013、列方向配線401
4、電極間約曇層(不図示)、及び表面伝導型放出素子
の素子電極と導電性薄膜を形成した後、前述した本発明
の特徴である前述の高電圧印加工程を経て、行方向配線
4013及び列方向配線4014を介して各素子に給電
して通電フォーミング処理(後述)と通電活性化処理
(後述)を行うことにより製造した。
レート4015にマルチ電子ビーム源の基板4011を
固定する構成としたが、マルチ電子ビーム源の基板40
11が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板40
11自体を用いてもよい。
は、蛍光膜4018が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜4018の部分にはC
RTの分野で用いられる赤、緑、青の3原色の蛍光体が
塗り分けられている。各色の蛍光体は、たとえば図81
Aに示すようにストライプ状に塗り分けられ、蛍光体の
ストライプの間には黒色の導電体4010が設けてあ
る。黒色の導電体4010を設ける目的は、電子ビーム
の照射位置に多少のずれがあっても表示色にずれが生じ
ないようにすることや、外光の反射を防止して表示コン
トラストの低下を防ぐこと、電子ビームによる蛍光膜の
チャージアップを防止することなどである。黒色の導電
体4010には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いてもよ
い。
1Aに示したストライプ状の配列に限られるものではな
く、たとえば図81Bに示すようなデルタ状配列や、そ
れ以外の配列(たとえば図82)であってもよい。な
お、モノクロームの表示パネルを作製する場合には、単
色の蛍光体材料を蛍光膜4018に用いればよく、また
黒色導電材料は必ずしも用いなくともよい。
面には、CRTの分野では公知のメタルバック4019
を設けてある。メタルバック4019を設けた目的は、
蛍光膜4018が発する光の一部を鏡面反射して光利用
率を向上させることや、負イオンの衝突から蛍光膜40
18を保護することや、電子ビーム加速電圧を印加する
ための電極として作用させることや、蛍光膜4018を
励起した電子の導電路として作用させることなどであ
る。メタルバック4019は、蛍光膜4018をフェー
スプレート基板4017上に形成した後、蛍光膜表面を
平滑化処理し、その上にAlを真空蒸着する方法により
形成した。なお、蛍光膜4018に低電圧用の蛍光体材
料を用いた場合には、メタルバック4019は用いな
い。
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板4017と蛍光膜4018との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
あり、各部の番号は図68に対応している。スペーサ4
020は絶縁性部材4301の表面に帯電防止を目的と
した高抵抗膜4301を成膜し、かつフェースプレート
4017の内側(メタルバック4019等)及び基板4
011の表面(行方向配線4013または列方向配線4
014)に面したスペーサの当接面4303及び接する
側面部4305に低抵抗膜4321を成膜した部材から
なるもので、上記目的を達成するのに必要な数だけ、か
つ必要な間隔をおいて配置され、フェースプレートの内
側及び基板4011の表面に接合材4041により固定
される。また、高抵抗膜4311は、絶縁性部材430
1の表面のうち、少なくとも気密容器内の真空中に露出
している面に成膜されており、スペーサ4020上の低
抵抗膜4321及び接合材4041を介して、フェース
プレート4017の内側(メタルバック4019等)及
び基板4011の表面(行方向配線4013または列方
向配線4014)に電気的に接続される。ここで説明さ
れる態様においては、スペーサ4020の形状は薄板状
とし、行方向配線4013に平行に配置され、行方向配
線4013に電気的に接続されている。
上の行方向配線4013及び列方向配線4014とフェ
ースプレート4017内面のメタルバック4019との
間に印加される高電圧に耐えるだけの絶縁性を有し、か
つスペーサ4020の表面への帯電を防止する程度の導
電性を有する必要がある。
は、例えば石英ガラス、Na等の不純物含有量を減少し
たガラス、ソーダライムガラス、アルミナ等のセラミッ
クス部材等が挙げられる。なお、絶縁性部材4301は
その熱膨張率が気密容器及び基板4011を成す部材と
近いものが好ましい。
11には、高電位側のフェースプレート4017(メタ
ルバック4019等)に印加される加速電圧Vaを帯電
防止膜である高抵抗膜4311の抵抗値Rsで除した電
流が流される。そこで、スペーサの抵抗値Rsは帯電防
止及び消費電力からその望ましい範囲に設定される。帯
電防止の観点からシート抵抗は1012Ω/□以下であ
ることが好ましい。十分な帯電防止効果を得るためには
1011Ω/□以下がさらに好ましい。シート抵抗の下
限はスペーサ形状とスペーサ間に印加される電圧により
左右されるが、105Ω/□以上であることが好まし
い。
は10nm〜1μmの範囲が望ましい。材料の表面エネ
ルギー及び基板との密着性や基板温度によっても異なる
が、一般的に10nm以下の薄膜は島状に形成され、抵
抗が不安定で再現性に乏しい。一方、膜厚tが1μm以
上では膜応力が大きくなって膜はがれの危険性が高ま
り、かつ成膜時間が長くなるため生産性が悪い。従っ
て、膜厚は50〜500nmであることが望ましい。シ
ート抵抗はρ/tであり、以上に述べたシート抵抗と膜
厚tの好ましい範囲から、帯電防止膜の比抵抗ρは0.
1Ωcm乃至108Ωcmが好ましい。さらにシート抵
抗と膜厚のより好ましい範囲を実現するためには、ρは
102〜106Ωcmとするのがよい。
た帯電防止膜である高抵抗膜を電流が流れることによ
り、あるいはディスプレイ全体が動作中に発熱すること
によりその温度が上昇する。高抵抗膜の抵抗温度係数が
大きな負の値であると温度が上昇した時に抵抗値が減少
し、スペーサに流れる電流が増加し、さらに温度上昇を
もたらす。そして電流は電源の限界を越えるまで増加し
つづける。このような電流の暴走が発生する抵抗温度係
数の値は経験的に負の値で絶対値が1%以上である。す
なわち、高抵抗膜の抵抗温度係数は−1%未満であるこ
とが望ましい。
材料としては、例えば金属酸化物を用いることができ
る。金属酸化物の中でも、クロム、ニッケル、銅の酸化
物が好ましい材料である。その理由はこれらの酸化物は
二次電子放出効率が比較的小さく、冷陰極素子4012
から放出された電子がスペーサ4020に当たった場合
においても帯電しにくいためと考えられる。金属酸化物
以外にも炭素は二次電子放出効率が小さく好ましい材料
である。特に、非晶質カーボンは高抵抗であるため、ス
ペーサ抵抗を所望の値に制御しやすい。
他の材料として、アルミと遷移金属合金の窒化物は遷移
金属の組成を調整することにより、良伝導体から絶縁体
まで広い範囲に抵抗値を制御できるので好適な材料であ
る。さらには後述する表示装置の作製工程において抵抗
値の変化が少なく安定な材料である。かつ、その抵抗温
度係数が−1%未満であり、実用的に使いやすい材料で
ある。遷移金属元素としてはTi,Cr,Ta等があげ
られる。
での反応性スパッタ、電子ビーム蒸着、イオンプレーテ
ィング、イオンアシスト蒸着法等の薄膜形成手段により
絶縁性部材上に形成される。金属酸化膜も同様の薄膜形
成法で作製することができるが、この場合室索ガスに代
えて酸素ガスを使用する。その他、CVD法、アルコキ
シド塗布法でも金属酸化膜を形成できる。カーボン膜は
蒸着法、スパッタ法、CVD法、プラズマCVD法で作
製され、特に非晶質カーボンを作製する場合には、成腹
中の雰囲気に水素が含まれるようにするか、成膜ガスに
炭化水素ガスを使用する。
21は、高抵抗膜4311を高電位側のフェースプレー
ト4017(メタルバック4019等)及び低電位側の
基板4011(配線4013,4014等)と電気的に
接続するために設けられたものであり、以下では、中間
電極層(中間層)という名称も用いる。中間電極層(中
間層)は以下に列挙する複数の機能を有することができ
る。
4017及び基板4011と電気的に接続する。既に記
載したように、高抵抗膜4311はスペーサ4020表
面での帯電を防止する目的で設けられたものであるが、
高抵抗膜4311をフェースプレート4017(メタル
バック4019等)及び基板4011(配線4013,
4014等)と直接或いは当接材4041を介して接続
した場合、接続部界面に大きな接触抵抗が発生し、スペ
ーサ表面に発生した電荷を速やかに除去できなくなる可
能性がある。これを避けるために、フェースプレート4
017、基板4011及び当接材4041と接触するス
ペーサ4020の当接面3或いは側面部5に低抵抗の中
間層を設けた。
する。冷陰極素子4012より放出された電子は、フェ
ースプレート4017と基板4011の間に形成された
電位分布に従って電子軌道を成す。スペーサ4020の
近傍で電子軌道に乱れが生じないようにするためには、
高抵抗膜4311の電位分布を全域にわたって制御する
必要がある。高抵抗膜4311をフェースプレート40
17(メタルバック4019等)及び基板4011(配
線4013,4014等)と直接或いは当接材4041
を介して接続した場合、接続部界面の接触抵抗のため
に、接続状態のむらが発生し、高抵抗膜4311の電位
分布が所望の値からずれてしまう可能性がある。これを
避けるために、スペーサ4020がフェースプレート4
017及び基板4011と当接するスペーサ端部(当接
面3或いは側面部4305)の全長域に低抵抗の中間層
を設け、この中間層部に所望の電位を印加することによ
って、高抵抗膜4311全体の電位を制御可能とした。
子4012より放出された電子は、フェースプレート4
017と基板4011の個に形成された電位分布に従っ
て電子軌道を成す。スペーサ近傍の冷陰極素子から放出
された電子に関しては、スペーサを設置することに伴う
制約(配線、素子位置の変更等)が生じる場合がある。
このような場合、歪みやむらの無い画像を形成するため
には、放出された電子の軌道を制御してフェースプレー
ト4017上の所望の位置に電子を照射する必要があ
る。フェースプレート4017及び基板4011と当接
する面の側面部4305に低抵抗の中間層を設けること
により、スペーサ4020近傍の電位分布に所望の特性
を持たせ、放出された電子の軌道を制御することができ
る。
比べ十分に低い抵抗値を有する材料を選択すればよく、
Ni,Cr,Au,Mo,W,Pt,Ti,Al,C
u,Pd等の金属、あるいは合金、及びPd,Ag,A
u,RuO2,Pd−Ag等の金属や金属酸化物とガラ
ス等から構成される印刷導体、あるいはIn2O3,S
nO2等の透明導体及びポリシリコン等の半導体材料等
より適宜選択される。
向配線4013及びメタルバック4019と電気的に接
続するように、導電性をもたせる必要がある。すなわ
ち、導電性接着材や金属粒子や導電性フィラーを添加し
たフリットガラスが好適である。
及びHvは、当該表示パネルと不図示の電気回路とを電
気的に接続するために設けた気密構造の電気接続用端子
である。Dx1〜Dxmはマルチ電子ビーム源の行方向
配線4013と、Dy1〜Dynはマルチ電子ビーム源
の列方向配線4014と、Hvはフェースプレートのメ
タルバック4019と電気的に接続している。
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を1.3×10−5Pa程
度の真空度まで排気する。その後、排気管を射止する
が、気密容器内の真空度を維持するために、封止の直前
あるいは射止後に気密容器内の所定の位置にゲッター膜
(不図示)を形成する。ゲッター膜とは、たとえばBa
を主成分とするゲッター材料をヒーターもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は1.3×10−3〜
1.3×10−5Paの真空度に維持される。
装置は、容器外端子Dx1ないしDxm,Dy1ないし
Dynを通じて各冷陰極素子4012に電圧を印加する
と、各冷陰極素子4012から電子が放出される。それ
と同時にメタルバック4019に容器外端子Hvを通じ
て数百Vないし数kVの高圧を印加して、放出された電
子を加速し、フェースプレート4017の内面に衝突さ
せる。これにより、蛍光膜4018をなす各色の蛍光体
が励起されて発光し、画像が表示される。通常、冷陰極
素子である本発明の表面伝導型放出素子4012への印
加電圧は12〜16V程度、メタルバック4019と冷
陰極素子4012との距離dは0.1〜8mm程度、メ
タルバック4019と冷陰極素子4012間の電圧は
0.1〜10kV程度である。
本構成と製法、及び画像表示装置の概要を説明した。
ム源の製造方法について説明する。本発明の画像表示装
置に用いるマルチ電子ビーム源は、冷陰極素子を単純マ
トリクス配線した電子源であれば、冷陰極素子の材料や
形状あるいは製法に制限はない。したがって、たとえば
表面伝導型放出素子やFE型、あるいはMIM型などの
冷陰極素子を用いることができる。
示装置が求められる状況のもとでは、これらの冷陰極素
子の中でも、表面伝導型放出素子が特に好ましい。すな
わち、FE型ではエミッタコーンとゲート電極の相対位
置や形状が電子放出特性を大きく左右するため、極めて
高精度の製造技術を必要とするが、これは大面積化や製
造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出索子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
出している。したがって、高輝度で大画面の画像表示装
置のマルチ電子ビーム源に用いるには、最も好適である
と言える。そこで、実施形態の表示パネルにおいては、
電子放出部もしくはその周辺部を微粒子膜から形成した
表面伝導型放出素子を用いた。そこで、まず好適な表面
伝導型放出素子について基本的な構成と製法及び特性を
説明し、その後で多数の素子を単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。
製法) 電子放出部もしくはその周辺部を微粒子膜から形成する
表面伝導型放出素子の代表的な構成には、平面型と垂直
型の2種類があげられる。
製法について説明する。図72に示すのは、平面型の表
面伝導型放出素子の構成を説明するための平面図(図7
2A)及び断面図(図72B)である。図中、4011
は基板、4102と4103は素子電極、4104は導
電性薄膜、4105は通電フォーミング処理により形成
した電子放出部、4113は通電活性化処理により形成
した薄膜である。
ラスや背板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上だとえばSiO2を材料とする絶縁層を
積層した基板などを用いることができる。
向して設けられた素子電極4102と4103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2O3−SnO2をはじめとする金属
酸化物、ポリシリコンなどの半導体などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法(たとえば印
刷技術)を用いて形成しても差し支えない。
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数十nmから数百μm
の範囲から適当な数値を選んで設計されるが、なかでも
表示装置に応用するために好ましいのは数μm〜数十μ
mの範囲である。また、素子電極の厚さdについては、
通常は数十nm〜数μmの範囲から適当な数値が選ばれ
る。
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
から数百nmの範囲に含まれるものであるが、なかでも
好ましいのは1nmから20nmの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。すなわち、素子電極4102
あるいは4103と電気的に良好に接続するのに必要な
条件、後述する通電フォーミングを良好に行うのに必要
な条件、微粒子膜自身の電気抵抗を後述する適宜の値に
するために必要な条件などである。具体的には、数nm
から数百nmの範囲のなかで設定するが、なかでも好ま
しいのは1nmから50nmの間である。
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,Sn
O2,In2O3,PbO,Sb2O3などをはじめと
する酸化物や、HfR2,ZrB2,LaB6,CeB
6,YB4,GdB4などをはじめとするホウ化物や、
TiC,ZrC,HfC,TaC,SiC,WCなどを
はじめとする炭化物や、TiN,ZrN,HfNなどを
はじめとする窒化物や、Si,Geなどをはじめとする
半導体や、カーボンなどがあげられ、これらの中から適
宜選択される。
微粒子膜で形成したが、そのシート抵抗値については、
103〜107Ω/□の範囲に含まれるように設定し
た。なお、導電性薄膜4104と素子電極4102及び
4103とは、電気的に良好に接続されるのが望ましい
ため、互いの一部が重なりあうような構造をとってい
る。その重なり方は、図72の例においては、下から、
基板、素子電極、導電性薄膜の順序で積層したが、場合
によっては下から基板、導電性薄膜、素子電極の順序で
積層しても差し支えない。
4104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜4104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数nmから数十nmの粒径の微粒子を配置する
場合がある。なお、実際の電子放出部の位置や形状を精
密かつ正確に図示するのは困難なため、図72において
は模式的に示した。
化合物よりなる薄膜で、電子放出部4105及びその近
傍を被覆している。薄膜1113は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。
結晶グラファイト、悲晶質カーボンのいずれか、もしく
はその混合物であり、膜厚は50nm以下とするが、3
0nm以下とするのがさらに好ましい。なお、実際の薄
膜4113の位置や形状を精密に図示するのは困難なた
め、図72においては模式的に示した。また、平面図7
2Aにおいては、薄膜4113の電子放出部4105付
近の一部を除去した素子を図示した。
が、実施形態においては以下のような素子を用いた。す
なわち、基板4011には背板ガラスを用い、素子電極
4102と4103にはNi薄膜を用いた。素子電極の
厚さdは100nm、電極間隔Lは2μmとした。微粒
子膜の主要材料としてPdもしくはPdOを用い、微粒
子膜の厚さは約10nm、幅Wは100μmとした。
の製造方法について説明する。図73A〜図73Dは、
表面伝導型放出素子の製造工程を説明するための断面図
で、各部材の表記は図72と同一である。
011上に素子電極4102及び4103を形成する。
形成するにあたっては、あらかじめ基板4011を洗
剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の
材料を堆積させる(堆積する方法としては、たとえば、
蒸着法やスパッタ法などの真空威膜技術を用いればよ
い。)。その後、堆積した電極材料を、フォトリソグラ
フィー、エッチング技術を用いてパターニングし、図7
3Aに示した一対の素子電極4102,4103を形成
する。
薄膜4104を形成する。形成するにあたっては、まず
図73Aの基板に有機金属溶液を塗布して乾燥し、加熱
焼成処理して微粒子膜を成膜した後、フォトリソグラフ
ィー、エッチングにより所定の形状にパターニングす
る。ここで、有機金属溶液とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る(具体的には、本実施形態では主要元素としてPdを
用いた。また、実施形態では塗布方法として、ディッピ
ング法を用いたが、それ以外のたとえばスピンナー法や
スプレー法を用いてもよい。)。
腹方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
ミング用電源4110から素子電極4102と4103
の間に適宜の電圧を印加し、通電フォーミング処理を行
って、電子放出部4105を形成する。
られた導電性薄膜4104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部410
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部4105が形成される前と比較する
と、形成された後は素子電極4102と4103の間で
計測される電気抵抗は大幅に増加する。
74に、フォーミング用電源4110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部4105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
4111で計測した。
0−3Pa程度の真空雰囲気下において、たとえばパル
ス幅T1を1msec、パルス間隔T2を10msec
とし、波高値Vpfを1パルス毎に0.1Vずつ昇圧し
た。そして、三角波を5パルス印加するたびに1回の割
りで、モニターパルスPmを挿入した。フォーミング処
理に悪影響を及ぼすことがないように、モニターパルス
の電圧Vpmは0.1Vに設定した。そして、素子電極
4102と4103の間に電気抵抗が1×106Ωにな
った段階、すなわちモニターパルス印加時に電流計41
11で計測される電流が1×10−7A以下になった段
階で、フォーミング処理にかかわる通電を終了した。
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
用電源4112から素子電極4102と4103の間に
適宜の電圧を印加し、通電活性化処理を行って、電子放
出特性の改善を行う。
理により形成された電子放出部4105に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである(図においては、炭素もし
くは炭素化合物よりなる堆積物を部材4113として模
式的に示した。)。なお、通電活性化処理を行うことに
より、行う前と比較して、同じ印加電圧における放出電
流を典型的には100倍以上に増加させることができ
る。
10−3Paの範囲内の真空雰囲気中で、電圧パルスを
定期的に印加することにより、真空雰囲気中に存在する
有機化合物を起源とする炭素もしくは炭素化合物を堆積
させる。堆積物4113は、単結晶グラファイト、多結
晶グラファイ下、非晶質カーボンのいずれか、もしくは
その混合物であり、膜厚は50nm以下、より好ましく
は30nm以下である。
75Aに、活性化用電源4112から印加する適宜の電
圧波形の一例を示す。本実施形態においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には、矩形波の電圧Vacは14V、パルス
幅T3は1msec、パルス間隔T4は10msecと
した。なお、上述の通電条件は、本実施形態の表面伝導
型放出素子に関する好ましい条件であり、表面伝導型放
出素子の設計を変更した場合には、それに応じて条件を
適宜変更するのが望ましい。
出素子から放出される放出電流Ieを捕捉するためのア
ノード電極で、直流高電圧電源1115及び電流計41
16が接続されている(なお、基板4011を、表示パ
ネルの中に組み込んでから活性化処理を行う場合には、
表示パネルの蛍光面をアノード電極4114として用い
る。)。活性化用電源4112から電圧を印加する間、
電流計4116で放出電流Ieを計測して通電活性化処
理の進行状況をモニターし、活性化用電源4112の動
作を制御する。電流計4116で計測された放出電流I
eの一例を図75Bに示すが、活性化電源4112から
パルス電圧を印加しはじめると、時間の経過とともに放
出電流Ieは増加するが、やがて飽和してほとんど増加
しなくなる。このように、放出電流Ieがほぼ飽和した
時点で活性化用電源4112からの電圧印加を停止し、
通電活性化処理を終了する。
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。以上のようにして、
図73Eに示す平面型の表面伝導型放出素子を製造し
た。
した表面伝導型放出素子のもうひとつの代表的な構成、
すなわち垂直型の表面伝導型放出素子の構成について説
明する。
めの模式的な断面図であり、図中の4011は基板、4
202と4203は素子電極、4206は段差形成部
材、4204は微粒子膜を用いた導電性薄膜、4105
は通電フォーミング処理により形成した電子放出部、4
213は通電活性化処理により形成した薄膜である。
は、素子電極のうちの片方(4202)が段差形成部材
4206上に設けられており、導電性薄膜1204が段
差形成部材4206の側面を被覆している点にある。し
たがって、図72の平面型における素子電極間隔Lは、
垂直型においては段差形成部材1206の段差高Lsと
して設定される。なお、基板4011、素子電極420
2及び4203、微粒子膜を用いた導電性薄膜4204
については、平面型の説明中に列挙した材料を同様に用
いることが可能である。また、段差形成部材4206に
は、たとえばSiO2のような電気的に絶縁性の材料を
用いる。
について説明する。図77A〜図77Fは、製造工程を
説明するための断面図で、各部材の表記は図76と同一
である。
011上に素子電極4203を形成する。 2)次に、図77Bに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばSi
O2 をスハッタ法で積層すればよいが、たとえば真空
蒸着法や印刷法などの他の成腹方法を用いてもよい。 3)次に、図77Cに示すように、絶縁層の上に素子電
極4202を形成する。 4)次に、図77Dに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極4203
を露出させる。 5)次に、図77Eに示すように、微粒子膜を用いた導
電性薄膜4204を形成する。形成するには、平面型の
場合と同じく、たとえば塗布法などの成腰技術を用いれ
ばよい。 6)次に、平面型の場合と同じく、通電フォーミング処
理を行い、電子放出部を形成する(図73Cを用いて説
明した平面型の通電フォーミング処理と同様の処理を行
えばよい。)。 7)次に、平面型の場合と同じく、通電活性化処理を行
い、電子放出部近傍に炭素もしくは炭素化合物を堆積さ
せる(図73Dを用いて説明した平面型の通電活性化処
理と同様の処理を行えばよい。)。 以上のようにして、図77Fに示す垂直型の表面伝導型
放出素子を製造した。
特性) 以上、平面型と垂直型の表面伝導型放出素子について素
子構成と製法を説明したが、次に表示装置を用いた素子
の特性について述べる。
出電流Ie)対(素子印加電圧Vf)特性、及び(素子
電流If)対(素子印加電圧Vf)特性の典型的な例を
示す。なお、放出電流Ieは素子電流Ifに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、2本のグ
ラフは各々任意単位で図示した。
関して以下に述べる3つの特性を有している。第一に、
ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさ
の電圧を索子に印加すると急激に放出電流Ieが増加す
るが、一方、閾値電圧Vth未満の電圧では放出電流I
eはほとんど検出されない。第二に、放出電流Ieは素
子に印加する電圧Vfに依存して変化するため、電圧V
fで放出電流Ieの大きさを制御できる。第三に、素子
に印加する電圧Vfに対して索子から放出される電流I
eの応答速度が速いため、電圧Vfを印加する時間の長
さによって素子から放出される電子の電荷量を制御でき
る。
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
ることにより、発光輝度を制御することができるため、
階調表示を行うことが可能である。
チ電子ビーム源の構造) 次に、上述の表面伝導型放出素子を基板上に配列して単
純マトリクス配線したマルチ電子ビーム源の構造につい
て述べる。
用いたマルチ電子ビーム源の平面図である、基板上に
は、図72で示したものと同様な表面伝導型放出索子が
配列され、これらの素子は行方向配線電極4003と列
方向配線4004により単純マトリクス状に配線されて
いる。行方向配線電極4003と列方向配線電極400
4の交差する部分には、電極間に絶縁層(不図示)が形
成されており、電気的な絶縁が保たれている。
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行方向配線電極4013、列方向配線電
極4014、電極間絶縁層(不図示)、及び表面伝導型
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極4013及び列方向配線電極4014を介して
各素子に給電して通電フォーミング処理と通電活性化処
理を行うことにより製造した。
ジョン表示を行うための駆動回路の概略構成をブロック
図で示したものである。同図中、表示パネル4701は
前述した表示パネルに相当するもので、前述した様に製
造され、動作する。また、走査回路4702は表示ライ
ンを走査し、制御回路4703は走査回路へ入力する信
号等を生成する。シフトレジスタ4704は1ライン毎
のデータをシフトし、ラインメモリ4705は、シフト
レジスタ4704からの1ライン分のデータを変調信号
発生器4707に入力する。同期信号分離回路4706
はNTSC信号から同期信号を分離する。
明する。まず、表示パネル4701は、端子Dx1ない
しDxm及び端子Dy1ないしDyn、及び高圧端子H
vを介して外部の電気回路と接続されている。このう
ち、端子Dx1ないしDxmには、表示パネル4701
内に設けられているマルチ電子ビーム源、すなわちm行
n列の行列状にマトリクス配線された冷陰極素子を1行
(n索子)ずつ順次駆動してゆくための走査信号が印加
される。一方、端子Dy1ないしDynには、走査信号
により選択された1行分のn個の各素子の出力電子ビー
ムを制御するための変調信号が印加される。また、高圧
端子Hvには、直流電圧源Vaより、たとえば5kVの
直流電圧が供給されるが、これはマルチ電子ビーム源よ
り出力される電子ビームに蛍光体を励起するのに十分な
エネルギーを付与するための加速電圧である。
る。同回路は、内部にm個のスイッチング素子(図中、
S1ないしSmで模式的に示されている)を備えるもの
で、各スイッチング素子は、直流電圧源Vxの出力電圧
もしくは0V(グランドレベル)のいずれか一方を選択
し、表示パネル4701の端子Dx1ないしDxmと電
気的に接続するものである。S1ないしSmの各スイッ
チング素子は、制御回路4703が出力する制御信号T
scanに基づいて動作するものだが、実際にはたとえ
ばFETのようなスイッチング素子を組合わせることに
より容易に構成することが可能である。なお、直流電圧
源Vxは、図78に例示した電子放出素子の特性に基づ
き走査されていない素子に印加される駆動電圧が電子放
出閾値電圧Vth電圧以下となるよう、一定電圧を出力
するよう設定されている。
する画像信号に基づいて適切な表示が行われるように各
部の動作を整合させる働きをもつものである。次に説明
する同期信号分離回路4706より送られる同期信号T
syncに基づいて、各部に対してTscan及びTs
ft及びTmryの各制御信号を発生する。同期信号分
離回路4706は、外部から入力されるNTSC方式の
テレビ信号から、同期信号成分と輝度信号成分とを分離
するための回路である。同期信号分離回路4706によ
り分離された同期信号は、良く知られるように垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜
上、Tsync信号として図示した。一方、テレビ信号
から分離された画像の輝度信号成分を便宜上DATA信
号と表すが、同信号はシフトレジスタ4704に入力さ
れる。
リアルに入力されるDATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、制御回路
4703より送られる制御信号Tsftに基づいて動作
する。すなわち、制御信号Tsftは、シフトレジスタ
4704のシフトクロックであると言い換えることもで
きる。シリアル/パラレル変換された画像1ライン分
(電子放出素子n素子分の駆動データに相当する)のデ
ータは、Id1ないしIdnのn個の信号としてシフト
レジスタ4704より出力される。
のデータを必要時間の間だけ記憶するための記憶装置で
あり、制御回路4703より送られる制御信号Tmry
にしたがって適宜Id1ないしIdnの内容を記憶す
る。記憶された内容は、I’d1ないしI’dnとして
出力され、変調信号発生器4707に入力される。
I’d1ないしI’dnの各々に応じて、電子放出素子
4015の各々を適切に駆動変調するための信号源で、
その出力信号は、端子Dy1ないしDynを通じて表示
パネル4701内の電子放出素子4015に印加され
る。
関わる表面伝導型放出素子は放出電流Ieに対して以下
の基本特性を有している。すなわち、電子放出には明確
な閾値電圧Vth(後述する実施形態の表面伝導型放出
素子では8V)があり、閾値Vth以上の電圧を印加さ
れた時のみ電子放出が生じる。また、電子放出閾値Vt
h以上の電圧に対しては、図78のグラフのように電圧
の変化に応じて放出電流Ieも変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、たとえば
電子放出閾値Vth以下の電圧を印加しても電子放出は
生じないが、電子放出閾値Vth以上の電圧を印加する
場合には表面伝導型放出索子から電子ビームが出力され
る。その際、パルスの波高値Vmを変化させることによ
り出力電子ビームの強度を制御することが可能である。
また、パルスの幅Pwを変化させることにより出力され
る電子ビームの電荷の総量を制御することが可能であ
る。
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器4707として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式を用いることがで
きる。また、パルス幅変調方式を実施するに際しては、
変調信号発生器4707として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
705は、デジタル信号式のものでもアナログ信号式の
ものでも採用できる。すなわち、画像信号のシリアル/
パラレル変換や記憶が所定の速度で行われればよいから
である。
号分離回路4706の出力信号DATAをデジタル信号
化する必要があるが、これには同期信号分離回路470
6の出力部にA/D変換器を設ければよい。これに関連
してラインメモリ4705の出力信号がデジタル信号か
アナログ信号がにより、変調信号発生器に用いられる回
路が若干異なったものとなる。すなわち、デジタル信号
を用いた電圧変調方式の場合、変調信号発生器4707
には、例えばD/A変換回路を用い、必要に応じて増幅
回路などを付加する。パルス幅変調方式の場合、変調信
号発生器4707には、例えば高速の発振器及び発振器
の出力する波数を計数する計数器(カウンタ)及び計数
器の出力値とメモリの出力値を比較する比較器(コンパ
レータ)を組み合わせた回路を用いる。必要に応じて、
比較器の出力するパルス幅変調された変調信号を電子放
出素子の駆動電圧にまで電圧増幅するための増幅器を付
加することもできる。
合、変調信号発生器4707には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VCO)
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。
能な画像表示装置においては、各電子放出索子に、容器
外端子Dx1乃至Dxm,Dy1乃至Dynを介して電
圧を印加することにより、電子放出が生じる。高圧端子
Hvを介してメタルバック4019あるいは透明電極
(不図示)に高圧を印加し、電子ビームを加速する。加
速された電子は、蛍光膜4018に衝突し、発光が生じ
て画像が形成される。ここで述べた画像表示装置の構成
は、本発明を適用可能な画像形成装置の一例であり、本
発明の思想に基づいて種々の変形が可能である。入力信
号についてはNTSC方式を挙げたが、入力信号はこれ
に限るものではなく、PAL,SECAM方式など他、
これらより多数の走査線からなるTV信号(例えば、高
品位TV)方式をも採用できる。
ム源として用いたディスプレイパネルに、たとえばテレ
ビジョン放送をはじめとする種々の画像情報源より提供
される画像情報を表示できるように構成した多機能表示
装置の一例を示すための図である。
01はディスプレイパネルの駆動回路、5102はディ
スプレイコントローラ、5103はマルチプレクサ、5
104はデコーダ、5105は入出カインターフェース
回路、5106はCPU,5107は画像生成回路、5
108及び5109及び5110は画像メモリーインタ
ーフェース回路、5111は画像入カインターフェース
回路、5112及び5113はTV信号受信回路、51
14は入力部である。
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶などに関する回路
やスピーカーなどについては説明を省略する。
を説明してゆく。まず、TV信号受信回路5113は、
たとえば電波や空間光通信などのような無線伝送系を用
いて伝送されるTV画像信号を受信するための回路であ
る。受信するTV信号の方式は特に限られるものではな
く、たとえば、NTSC方式、PAL方式、SECAM
方式などの諸方式でもよい。また、これらよりさらに多
数の走査線よりなるTV信号(例えば、高品位TV)
は、大面積化や大画素数化に適したディスプレイパネル
の利点を生かすのに好適な信号源である。TV信号受信
回路5113で受信されたTV信号はデコーダ5104
に出力される。
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。TV信号受信回路5113と同様に、受信す
るTV信号の方式は特に限られるものではなく、また本
回路で受信されたTV信号もデコーダ5104に出力さ
れる。
11は、たとえばTVカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ510
4に出力される。また、画像メモリーインターフェース
回路5110は、ビデオテープレコーダー(以下VTR
と略す)に記憶されている画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ5104に出力
される。また、画像メモリーインターフェース回路51
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
5104に出力される。また、画像メモリーインターフ
ェース回路5108は、いわゆる静止画ディスクのよう
に、静止画像データを記憶している装置から画像信号を
取り込むための回路で、取り込まれた静止画像データは
デコーダ5104に出力される。
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと、場合によ
っては本表示装置の備えるCPU5106と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。
ンターフェース回路5105を介して外部から入力され
る画像データや文字・図形情報や、あるいはCPU51
06より出力される画像データや文字・図形情報にもと
づき表示用画像データを生成するための回路である。本
回路の内部には、たとえば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。
は、デコーダ5104に出力されるが、場合によっては
入出カインターフェース回路5105を介して外部のコ
ンピュータネットワークやプリンタに出力することも可
能である。
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。たとえば、マルチプレクサ5103に制
御信号を出力し、ディスプレイパネルに表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ5102に対して制御信号を発生し、画像表示
周波数や走査方法(たとえばインターレースかノンイン
ターレースか)や一画面の走査線の数など表示装置の動
作を適宜制御する。
データや文字・図形情報を直接出力したり、あるいは入
出カインターフェース回路5105を介して外部のコン
ピュータやメモリをアクセスして画像データや文字・図
形情報を入力する。
の目的の作業にも関わるものであってよい。たとえば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わってもよ
い。あるいは、前述したように入出カインターフェース
回路5105を介して外部のコンピュータネットワーク
と接続し、たとえば数値計算などの作業を外部機器と協
同して行ってもよい。
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、たとえばキーボードやマウス
のほか、ジョイスティック、バーコードリーダー、音声
認識装置など多様な入力機器を用いることが可能であ
る。
し5113より入力される種々の画像信号を3原色信
号、または輝度信号とI信号、Q信号に逆変換するため
の回路である。なお、同図中破線で示すように、デコー
ダ5104は内部に画像メモリを備えるのが望ましい。
これは、たとえばMUSE方式をはじめとして、逆変換
するに際して画像メモリを必要とするようなテレビ信号
を扱うためである。また、画像メモリを備えることによ
り、静止画の表示が容易になる、あるいは画像生成回路
5107及びCPU5106と協同して画像の間引き、
補間、拡大、縮小、合成をはじめとする画像処理や編集
が容易に行えるようになるという利点が生まれるからで
ある。
5106より入力される制御信号に基づき表示画像を適
宜選択するものである。すなわち、マルチプレクサ51
03はデコーダ5104から入力される逆変換された画
像信号のうちから所望の画像信号を選択して駆動回路5
101に出力する。その場合には、一画面表示時間内で
画像信号を切り替えて選択することにより、いわゆる多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。
102は、CPU5106より入力される制御信号にも
とづき駆動回路5101の動作を制御するための回路で
ある。まず、ディスプレイパネルの基本的な動作に関わ
るものとして、たとえばディスプレイパネルの駆動用電
源(図示せず)の動作シーケンスを制御するための信号
を駆動回路5101に対して出力する。
わるものとして、たとえば画面表示周波数や走査方法
(たとえばインターレースかノンインターレースか)を
制御するための信号を駆動回路5101に対して出力す
る。また、場合によっては表示画像の輝度やコントラス
トや色調やシャープネスといった画質の調整に関わる制
御信号を駆動回路5101に対して出力する場合もあ
る。
パネル5100に印加する駆動信号を発生するための回
路であり、マルチプレクサ5103から入力される画像
信号、ディスプレイパネルコントローラ5102より入
力される制御信号に基づいて動作するものである。
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル5
100に表示することが可能である。すなわち、テレビ
ジョン放送をはじめとする各種の画像信号はデコーダ5
104において逆変換された後、マルチプレクサ510
3において適宜選択され、駆動回路5101に入力され
る。一方、ディスプレイパネルコントローラ5102
は、表示する画像信号に応じて駆動回路5101の動作
を制御するための制御信号を発生する。駆動回路510
1は、画像信号と制御信号に基づいてディスプレイパネ
ル5100に駆動信号を印加する。これにより、ディス
プレイパネル5100において画像が表示される。これ
らの一連の動作は、CPU5106により統括的に制御
される。
104に内蔵する画像メモリや、画像生成回路5107
及びCPU5106が関与することにより、単に複数の
画像情報の中から選択したものを表示するだけでなく、
表示する画像情報に対して、たとえば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ換え、はめ込みなどをはじめとする画像
編集を行うことも可能である。また、本実施形態の説明
では特に触れなかったが、画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けてもよい。
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム機などの機能を一台で兼ね備えることが可能で、産業
用あるいな民生用として極めて応用範囲が広い。
子ビーム源とするディスプレイパネルを用いた表示装置
の構成の一例を示したに過ぎず、これのみに限定される
ものでないことは言うまでもない。たとえば、図80の
構成要素のうち使用目的上必要のない機能に関わる回路
は省いても差し支えない。またこれとは逆に、使用目的
によってはさらに構成要素を追加してもよい。たとえ
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路などを構成要素に追加するのが好適である。
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示することが可能である。
う点のみ説明する。実施形態1と異なる点は、印加波形
に交流を用いる点である。本実施形態では、60Hzの
サイン波高電圧を、片側ピーク値が図65と同様になる
ように徐々に昇圧させて印加した。
アプレートに正負両極性の電位を与えることができ、ま
た1サイクル毎に昇圧工程を経ることで、より効果的に
コンディショニング効果を得ることが可能となる。本実
施形態では印加波形に交流を用いたが、正負両極の直流
を交互に、あるいは2度に分けて印加してもよい。
くはインパルス電圧を用いてもよい。この場合、表面伝
導型放出素子への放電の際のダメージをより小さくでき
る効果がある。フェースプレートとリアプレートの間に
高電圧を印加する工程の順序は、実施形態1と同じく通
電フォーミング工程の前である。このようにして製造さ
れた画像表示装置により、放電がない良好な表示画像を
得ることができた。
なる点のみ説明する。実施形態1と異なる点は、高電圧
を印加する際の雰囲気である。実施形態1では真空雰囲
気中で行ったが、本実施形態では、窒素雰囲気中で行
う。
具体的には、パネル内を排気、ベーキング(120℃で
約2時間)後、乾燥窒素ガスを約400Paの圧力にな
るように導入する(ステップS601)。その後、高電
圧を印加する工程に移る(ステップS104)。その後
に排気をし(ステップS602)、電子源プロセスに移
行する。図67は、時間に対する印加電圧と放電回数を
示す模式図である。
250Vまで50V/20分の割合で昇圧し、250V
で、15分間保持した。本実施形態では一定レートで昇
圧したが、階段状に昇圧してもよい。放電は150Vを
少し超えたところから観察されはじめ、250V付近ま
で増加するが、250Vに保持すると減少に転じ、まも
なく0になる。
合と比べ、窒素導入雰囲気中では、非常に低い電圧から
放電がはじまることが分かる。また本実施形態の窒素雰
囲気中250Vまでの高圧印加によって、真空雰囲気中
10kVの場合とほぼ同様のコンディショニング効果が
得られることを、実験的に確かめている。このように本
実施形態によれば、より素子ダメージを少なく、装置も
小型化を図ることができる。
ネオン、アルゴン、水素、酸素、二酸化炭素、空気など
から適宜選択されうる。また、上記圧力は、本発明の画
像表示装置に好適な値であり、設計が変われば適宜変更
するのが望ましい。好ましくは、数Paから数千Paの
圧力である。印加電圧は、実施形態1と同様直流を用い
たが、実施形態2のように交流、パルス等でもよい。
1と同じく通電フォーミング工程の前であるが、通電活
性化工程の前でもよい。このようにして製造された画像
表示装置は、放電がない良好な表示画像を得ることがで
きた。
例示的に詳しく説明する。但し、この実施の形態に記載
されている構成部品の寸法、材質、形状、その相対配置
などは、特に特定的な記載がない限りは、この発明の範
囲をそれらのみに限定する趣旨のものではない。図83
及び図84を参照して、本発明の実施の形態に係る画像
形成装置の製造方法について説明する。
成装置の製造方法を示す模式図であり、図83Aは、第
一のコンディショニング工程について、図83Bは第二
のコンディショニング工程について示している。図中、
6001はコンディショニング工程を施す基板(アノー
ド基板或いはカソード基板)を、6002は第一のコン
ディショニング工程において基板6001に対向して配
置する電極を、6003は第二のコンディショニング工
程において基板6001に対向して配置する電極を、6
004は高圧電源を各々示す。なお、第一のコンディシ
ョニング工程に用いる電極6002のシート抵抗値と、
第二のコンディショニング工程に用いる電極6003の
シート抵抗値は異なっている。
lの薄膜の抵抗RをR=Rs(1/w)とおいた時に現
れるRsである。前記コンディショニング工程に用いる
電極のシート抵抗値によって、異常放電発生時に電子源
基板或いはアノード基板6001と対向する電極間に蓄
積された電荷が放電経路を流れる際の電荷量を制御する
ことができる。すなわち、抵抗値が高いほど電極の部分
での電荷の移動を抑制できるため、これによって放電経
路においても電荷の移動を抑制できるのである。
法によって製造される画像形成装置を説明する模式図で
ある。図84中、6005はカソード基板を、6006
はアノード基板を、6007は高圧電源を各々示す。ま
ず、図84を用いて画像形成装置の動作原理を説明す
る。カソード基板6005には複数の電子放出素子が形
成され、アノード基板6006には蛍光体等の発光手段
が備えられる。カソード基板6005から放出された電
子ビームに十分な加速電圧を与えるために、アノード基
板6006には高圧電源7によりカソード基板6005
に対して数kV〜数十kVの正電位が印加される。
5に形成された電子放出素子から制御された電子が放出
され、アノード基板6006に形成された蛍光体を発光
させる。この場合の電子の流れは、本明細書でいう異常
放電とは区別されるものである。なお、アノード基板6
006とカソード基板6005は、通常真空に保持さ
れ、カソード基板6005とアノード基板6006の距
離は、放出電子の平均自由工程よりも小さくなってい
る。
めに、本実施形態に係る製造方法が適用される。図83
を用いて、製造方法について説明する。本実施形態によ
る製造工程においては、アノード基板或いはカソード基
板を製造する工程の所望の段階で、アノード基板或いは
カソード基板6001表面に電界を印加する工程を設け
る。
に予め電界を印加する目的としては、基板の耐圧を確認
する事、及び基板の耐圧を上昇させること等である。こ
のため、本工程で基板の表面に印加する電界は、後に画
像形成装置として使用する際に印加される電界と同程度
か、あるいはそれよりも高いことが好ましい。基板表面
に印加される電界は、基板に対向して配置された電極6
002,6003と基板6001間に印加される電圧
(高圧電源6004の電圧)、基板6001と電極60
02,6003間の距離等によって決定できる。なお、
電圧の印加は、直流的、パルス状等、どのようなもので
あっても良く、また、印加電圧を漸増させながら実施し
てもよい。
ート抵抗値を有する電極を用いると、上述のように異常
放電発生時に基板6001と対向する電極間に蓄積され
た電荷が放電経路を流れるのを抑制する事ができる。こ
れにより、大規模なアーク放電に至らしめないか、或い
は、その規模を著しく縮小した状態にする事が可能であ
り、二次的に生ずる異常放電をも防止することができ
る。
基板6001上に生ずるダメージを大幅に緩和して基板
1の耐圧を上昇させることが可能となる。製造工程中の
どの工程でコンディショニング工程を行うかは特に限定
されるものではないが、例えば、放電の原因となりうる
異物などが導入されうる工程の後に行うことが考えられ
る。
ど、本工程における放電電流が抑制できる。しかしなが
ら、異物によっては、コンディショニング工程において
効果的に耐圧を上昇させる為には一定以上の放電電流を
必要とすることもある。このため、本工程において用い
る電極のシート抵抗は、基板の構成や想定される異物の
種類等によって適宜選択されるものであり、上述のよう
に、シート抵抗値の異なる電極により行う異なる種類の
コンディショニング工程、すなわち、第一のコンディシ
ョニング工及び第二のコンディショニング工程を適宜選
択して行う。
異常放電の発生を抑制した画像形成装置の製造が可能と
なる。さらに、本実施の形態によるコンディショニング
工程を行うことにより、本工程で発生しうるダメージを
緩和でき、これにより歩留まり良く基板を製造すること
が可能となる。
述の発明の実施の形態に基づいた製造工程を含む工程に
よって、カソード基板(電子源基板)を製造する場合に
ついて説明する。なお、電子放出素子として、表面伝導
型電子放出素子がマトリクス配置された電子源により構
成されているカソード基板を製造した。
式図を図85に示す。図85中、6011はx方向配
線、6012yは方向配線、6013は表面伝導型電子
放出素子である。本実施例においては、y方向720素
子(n=720)、x方向240素子(m=240)か
らなるものを製造した。尚、表面伝導型電子放出素子6
013には、対向する素子電極が設けられており、ま
た、この素子電極間には導電性薄膜が形成されている。
部が形成されている。そして、コンディショニング工程
においては、カソード基板の電子放出部を形成する面が
コンディショニング用電極と対向するように配置する。
また、カソード基板上の配線は接地し、コンディショニ
ング用電極は高圧電源と接続する。なお、カソード基板
とコンディショニング用電極の距離は2mmとなるよう
絶縁体で支持する。
る。 (電極形成工程) まず、カソード基板上に素子電極をフォトリソグラフィ
ーにより、X方向配線、y方向配線及びそれらの交差す
る場所に設けられた層間絶縁層(不図示)を印刷法によ
り形成した。
Ω/□の電極を用いた。高圧電源より正の高圧を電極に
印加し、第1コンディショニング工程を開始する。ここ
で、本実施例ではパルス幅200ms,1Hzの矩形波
を電極に印加、波高値は、30kVまで10V/秒のレ
ートで昇圧した。なお、本工程における異常放電を検知
する目的で、フォトマルを用いて発光測定を同時に行っ
たところ、本工程では3回の異常放電を検知した。
ェット方式(インクジェット方式の一種)によって行う
方法)にて形成した。
Ω/□の電極を用いた。本工程では、第1コンディショ
ニング工程と同様の方法で電界の印加を行った。なお、
本工程においては、5回の異常放電が検知された。
程を実施した。
Ω/□の電極を用いた。本工程では、高圧電源より正の
高圧を電極に印加した。そして、本工程では直流電圧を
25kVまで、10V/秒のレートで昇圧する事により
実施した。なお、本工程においては、異常放電は1回検
知された。
極のシート抵抗は数Ω/□であり、高圧電源より20k
Vの直流電圧を印加し30分間保持した。なお、本工程
では、異常放電は検知されなかった。
製造工程を含む工程によって、アノード基板を製造する
場合について説明する。図86は、本実施例に係る製造
工程によって製造されたアノード基板の構成を示す模式
図であり、図86Aは平面図、図86Bは側面図であ
る。図中、6016は電子線を加速させるために必要な
高圧を印加するための高圧取り出し部、6017はメタ
ルバック、6018は蛍光体を示す。コンディショニン
グ工程においては、アノード基板はメタルバック及び蛍
光膜が形成された面が電極と対向するように配置する。
また、アノード基板は高圧取り出し部を接地し、コンデ
ィショニング用電極は高圧電源と接続する。また、カソ
ード基板とコンディショニング用電極の距離は2mmと
なるよう絶縁体で支持する。
基板に対して、第1コンディショニング工程を行う。こ
こで、このコンディショニング工程においては、シート
抵抗が1010Ω/□の電極を用い、高圧電源より負の
高圧を電極に印加し、第1コンディショニング工程を開
始する。
0kVまで−10V/秒のレートで昇圧し、その後1時
間−30kVで保持する事により実施した。なお、本工
程における異常放電を検知する目的で、フォトマルを用
いて発光測定を同時に行ったところ、本工程では1回の
異常放電を検知した。
は、シート抵抗が数Ω/□の電極を用い、高圧電源より
高圧を印加し、第2コンディショニング工程を行った。
本工程では−20kV直流電圧30分間保持する事によ
り実施した。なお、本工程においては、異常放電は検知
されなかった。
ド基板を用いて、画像表示部を製造した。図87は本発
明の実施の形態に係る製造方法によって製造された画像
形成装置の概略構成図である。図87において、図85
及び図86と同じ部位には、同じ記号を示してある。ま
た、図中、6014はカソード基板10を支えるリアプ
レート、6018は蛍光体、6017はメタルバック、
6019はアノード基板6015とカソード基板601
0を固定する支持枠である。なお、カソード基板とアノ
ード基板の距離は2mmである。
は対向する素子電極が設けられており、この素子電極間
に15V程度の電圧を印加する事により、この電極間に
は素子電流Ifが流れ、同時に電子放出が行われる。
に係る製造方法により製造した画像形成装置の特性を評
価するために、以下の評価実験を行った。まず、アノー
ドに10kVの高電圧を印加し、カソード基板6010
のx方向配線6011、具体的にはDox1,dox
2,…,Dox(m−1)、Doxm、及び、y方向配
線6012、具体的にはDoy1,Doy2,…,Do
y(n−1),Doynに接続された不図示のドライバ
ーユニットを駆動する事により、画像を表示させ、画素
欠陥の有無を調査した。
素欠陥は見付からず、即ち、コンディショニング工程で
ダメージを与えていないことが判明した。続いてこの状
態で、様々な画像を表示させながら、300時間の耐久
試験を行った。その結果、異常放電を一度も生ずる事は
なく、良好な画像を保持していた。
態について、以下に説明する。図88は、本実施形態の
製造装置を用い、本実施形態の製造方法により製造され
る画像形成装置の主要構成を示す概略斜視図である。
基板7001及びカソード基板7002を備えて構成さ
れており、カソード基板7002は、図89に示すよう
に、電子源として用いられる表面伝導型の電子放出素子
7015(図中、円内に示す。)がマトリクス状(行列
状)に多数配されて構成されている。アノード基板70
01は、カラー表示を行うためのR,G,B用の蛍光体
面7018、この蛍光体面7018を覆うアルミニウム
を材料とした厚み100(nm)程度のメタルバック面
7019がガラス基体7017に埋設固定されて構成さ
れている。更に、7012はx方向配線、7013はy
方向配線であり、7016はカソード基板7002を支
えるリアプレート、7020はアノード基板7001と
カソード基板7002を固定する支持枠である。
15を示す模式図であり、図90Aが平面図、図90B
が断面図である。この電子放出素子7015は、カソー
ド基板7002上で隣接する一対の素子電極7021,
7022と、これら素子電極7021,7022に接続
されて一部位に電子放出部7023を有する導電性薄膜
7024とを有してなる素子である。電子放出部702
3は、導電性薄膜7024の一部が、破壊、変形ないし
変質され、高抵抗状態とされた部分である。また、電子
放出部7023及びその周辺には、電子放出を制御する
ため、炭素あるいは炭素化合物を主成分とする堆積膜7
025が形成されている場合がある。
021,7022間に7015(V)程度の電圧を印加
することにより当該素子電極7021,7022間に素
子電流Ifを供給し、電子放出部7023から電子を放
出させることができる。本実施形態は、上述した構成の
画像形成装置を製造する過程において、カソード基板7
002を作製する際の工程を対象とする。
置の主要構成を示す模式図である。なお、図92では図
91と同じ部位には同じ数字を記す。図91において、
7001はアノード基板、7002はカソード基板、7
003は異常放電を検知する検知手段、7004はアノ
ードとカソードを短絡させる切替スイッチ、7005は
高圧電源、7006は切替スイッチ7004の短絡時の
抵抗、7008は検知手段7003から切替スイッチ7
004を制御するために送られる信号を各々示す。他
方、図89において、7007はアノードと高圧電源の
間の切替スイッチ、7009は検知手段7003から切
替スイッチ7007を制御するために送られる信号であ
る。
て説明する。この製造装置は、アノードとカソードの作
る静電容量が大きい場合に特に好適なものである。先
ず、カソード基板7002に電子源となる電子放出素子
7015を形成する工程の所望の段階で、真空中におい
てアノード基板7001’にカソード基板7002と比
較して正の高電位を印加するコンディショニングを実施
する。なお、このアノード基板7001’は、このコン
ディショニングを実施するために使用するものであり、
画像を形成するためのアノード基板7001とは異なる
ものとしてもよい。
ように画像形成用の基板である必要はない。このとき、
例えばアノードに印加する電位を漸増させながら実施す
る。この場合に、所望の電位に到達する前に異常放電が
生じた場合に、検知手段7003により異常放電を検知
し、続いて信号7008を発生させて切替スイッチ70
04を開閉する。
えば、アノードの電位をモニターし、或るしきい値より
も大きな電位変化が見られた場合に切替スイッチ700
4の開閉動作を行う信号を出すものなどが挙げられる。
この信号7008は、異常放電が検知されたと同時に、
一定時間だけ切替スイッチ7004を閉にした後に、再
度開にする信号であることが好ましい。この切替スイッ
チ7004を一定時間閉にする時間は、使用する高圧電
源7005の特性を考慮して選択することが好ましい。
このような高圧電源7005は、通常の、出力の安定性
を向上させる目的でインダクタンスとキャパシタンスな
どが組み合わされて使用されているものが好適である。
圧電源からの電荷の供給を無視しうる状態にできるもの
であればよく、異常放電の瞬間に高圧電源の出力電圧が
ほとんど低下しない安定化直流電源が良いことになる。
即ち、先に述べた切替スイッチ7004を一定時間閉に
する時間は、アノード基板7001’の電位を正規の電
位に回復する過程において、高圧電源の出力電圧がほと
んど低下しない時間で選ばれることになる。上述の制御
を行いつつ、アノードの電位が所望の値になるまで実施
し、コンディショニングの工程を終了する。
て説明する。図92では、アノード基板7001’と高
圧電源の間に切替スイッチ7007が設けられ、検知手
段7003からの信号7009により切替スイッチ70
07が制御される。この図92の製造装置は、二次的に
生ずる異常放電が支配的にダメージを与える場合に好適
である。
電位を印加するコンディショニングを実施する。このと
き、異常放電が検知されたと同時に、切替スイッチ70
07を開にする。これにより、高圧電源に負荷を与える
ことなく、任意の時間だけアノードと高圧電源を電気的
に切断することが可能となる。この状態からアノードと
高圧電源を電気的に接続する場合には、切替スイッチ7
007を開にした後に切替スイッチ7007を閉にすれ
ばよい。上述の制御を行いつつ、アノードの電位が所望
の値になるまで実施し、コンディショニングの工程を終
了する。
べる。画像形成装置として機能させるためには、通常、
アノード基板7001には蛍光対等の発光手段を備えた
基板が用いられ、これに十分な加速電圧を電子ビームに
与えるために、数(kV)〜数十(kV)の高い正電位
が印加される。このような状況下で、カソード基板70
02に形成された電子放出素子から制御された電子が放
出され、アノード基板7001に形成された蛍光体面7
018を発光させる。この場合の電子の流れは、本実施
形態でいう異常放電とは区別されるものである。なお、
アノード基板7001とカソード基板7002は、通常
真空に保持され、アノード基板7001とカソード基板
7002の距離は、放出電子の平均自由工程よりも小さ
くなっている。
めに、本発明は適用される。即ち、本発明は、上述の画
像を形成する前に、アノードに、カソード基板7002
に対して数(kV)〜数十(kV)の高い正電位を印加
するコンディショニングの工程を、下記のように実施す
る。
基板7002に対して、アノード基板7001に高い正
電位、具体的には数(kV)〜数十(kV)程度を印加
する。この電位は、画像形成時に印加する値と同程度
か、あるいはそれよりも高い電位が選ばれる。このと
き、カソード基板7002とアノード基板7001の間
の空間は真空雰囲気に保たれている。なお、このような
電位の印加は、直流的、パルス状等、どのようなもので
あっても良い。また、印加電位を漸増させながら実施し
てもよい。
アノード基板7001’に近接して設けられた電位計に
より、アノード電位の変化を測定することなどにより可
能である。この場合、或るしきい値よりも大きな電位変
化が見られた場合に切替スイッチ7004の閉開動作を
行う信号を出すものが挙げられる。その外にも、異常放
電に関わる発光現象を観察する方法などがある。
る。異常放電が生じ、アノード基板7001’とカソー
ド基板7002間の真空を介した空間に電流が流れ始め
た瞬間に、切替スイッチ7004を閉じてアノードに蓄
えられていた電荷を切替スイッチ7004を介して部分
的に開放する。この場合、異常放電を観測し、切替スイ
ッチ7004を閉じるのに要する時間が十分に短けれ
ば、アノード基板7001’とカソード基板7002の
真空を介した空間に流れる電流を部分的に遮断、或いは
小さく絞ることが可能であり、結果的に、カソード基板
7002上に本来生ずるはずのダメージを大幅に緩和で
きることになる。尚、切替スイッチ7004の短絡時の
抵抗7006は、切替スイッチ7004を保護する目的
で使用されるが、可能な限り小さい値であることが好ま
しい。
る。このとき、アノード基板7001’とカソード基板
7002の真空を介した空間に電流が流れていなけれ
ば、高圧電源7005から流れ込む電流が、アノードの
電位を再度規定の値にまで復活させる充電電流として流
れることになる。
が、図92の構成では、制御の仕方が異なる。異常放電
が生じ、アノード基板7001’とカソード基板700
2の真空を介した空間に電流が流れ始めた瞬間に、切替
スイッチ7007を開いて、アノード基板7001’と
高圧電源7005を電気的に切断する。これにより、ア
ノード基板7001’に蓄積されていた電荷は放電時の
電流として開放されるものの、切替スイッチ7007を
開く動作が入ることにより、任意の時間アノード基板7
001’の電位をカソード基板7002に近づけた状態
で保持できる。この保持する時間を十分にとることによ
り、二次的に生ずる放電をより確実に防止することが可
能となる。また、アノード基板7001’と高圧電源5
が電気的に切断されるので、高圧電源7005に大きな
負荷を与える心配も無い。
実施することも有効である。この場合には、先に生ずる
異常放電に関わり、真空を介して空間に流れる電流を絞
ることが可能であり、二次的に生ずる異常放電をも防止
することができる。
により、カソード基板7002上に本来生ずるはずのダ
メージを大幅に緩和してコンディショニングを実施する
ことが可能となる。また、コンディショニングを実施す
ることにより、異常放電の発生を抑制した画像形成装置
の製造が可能となる。
する。 (実施例1) 図91に模式的に示したアノード基板7001’、カソ
ード基板7002、異常放電の検知手段7003、アノ
ードとカソードを短絡させるスイッチ7004、高圧電
源7005、抵抗7006を配置してコンディショニン
グを実施した。なお、7008は制御信号を示してい
る。異常放電検知手段7003及び制御信号7008
は、アノード基板7001’の近くに設けられた電位計
及び電位の低下が20(V)以上観測された場合にパル
ス幅10(μ秒)のトリガーシグナルを切替スイッチ7
004に送るシステムにより構成されており、制御回数
を調べるためにカウンターも具備している。また、切替
スイッチ7004には高圧用の半導体スイッチを、高圧
電源7005には直流高圧電源を使用し、抵抗7006
は100Ωとした。また、本実施例においては、表面伝
導型の電子放出素子7015がy方向に720個(n=
720)、x方向に240個(m=240)からなるも
のを使用した。
は、カソード基板7002と画像形成用のアノード基板
7001の距離が2(mm)であり、画像形成時にアノ
ードに印加する最大電圧は10(kV)である。従っ
て、コンディショニングの条件は、カソード基板700
2とアノード基板7001’の距離を2(mm)とし、
コンディショニング用のアノード電極7001’に印加
する最大電位を15(kV)とした。以下に、本製造工
程を順に説明する。
板2を陰極として、コンディショニング用のアノード電
極7001’を用いて図91に示すように配置させた。
なお、このコンディショニング用のアノード基板700
1’は、カソード基板7002と対向して配置させたと
きに、カソード基板7002上の導電性部分と少なくと
も重なる部分を有する電極形状のものである。このアノ
ード基板7001’は、コンディショニングを行うため
のものであり、画像形成用のアノード基板7001とは
異なるものである。また、カソード基板7002を陰極
とするために、カソード基板7002上に形成されたX
方向配線7012及びy方向配線7013を接地した。
アノード基板7001’とカソード基板7002の間に
は、不図示の絶縁性ブロックが挿入されており、アノー
ド基板7001’とカソード基板7002の間隔は2
(mm)に保持されている。また、アノード基板700
1’とカソード基板7002及び絶縁性ブロックなど
は、真空容器内に配置されている(不図示)。
よりアノード基板7001’とカソード基板7002の
間は真空状態となる。
a)よりも低くなったところで、高圧電源7005より
アノード基板7001’に高圧を印加し、コンディショ
ニングを開始する。本実施例では直流電圧を5(kV)
から15(kV)まで、10(V/秒)のレートで昇圧
し、その後10分間、15(kV)で保持することによ
り実施した。なお、昇圧しながら、異常放電の検知手段
7003により、異常放電の有無を常時測定し、異常放
電を検知した場合には、制御信号7008を介して切替
スイッチ7004を制御した。本実施例においては、7
回の異常放電を検知し、それに対応して7回の制御が行
われた。
真空容器内を大気圧に戻し、カソード基板7002につ
いては、電子源を完成させるための工程を実施し、最終
的には図88に示す画像表示部を製造した。
より製造した画像形成装置の特性を評価するために、以
下の評価実験を行った。先ず、アノードに10(kV)
の高電圧を印加し、カソード基板7002のx方向配線
7012、具体的にはDxo1,Dox2,・・・・Dxo(m-1),Dox
m及び、y方向配線7013、具体的にはDoy1,Doy2,・
・・・Doy(n-1),Doynに接続された不図示のドライバー
ユニットを駆動することにより、画像を表示させ、画素
欠陥の有無を調査した。その結果、異常放電に関わると
思われる画素欠陥は見付からず、即ち、コンディショニ
ングの工程でダメージを与えていないことが判明した。
続いてこの状態で、様々な画像を表示させながら、30
0時間の耐久試験を行った。その結果、異常放電を一度
も生ずることはなく、良好な画像を保持していた。この
ことから、本発明の画像形成装置の製造方法により製造
される画像形成装置が、異常放電の抑制に有効であるこ
とが示された。
的に示す画像表示装置の組み立て完了後に実施した。な
お、コンディショニング時には、カソード基板7002
とアノード基板7001’の間を真空の状態にしてい
る。
を光検知手段とし、異常放電の有無を検知して切替スイ
ッチ7004を閉開した以外は、実施例1と同様の条件
でコンディショニングを行った。
に関わらずに放出された電子が、蛍光体に照射すること
により発する光を検知するものである。そこで、異常放
電に関わるシグナルを検知したときに、切替スイッチ7
004を閉じて10(μ秒)後に再度切替スイッチ70
04を開くようにした。実施例1と同様に、5(kV)
から15(kV)まで、10(V/秒)のレートで昇圧
し、その後10分間15(kV)で保持する条件でコン
ディショニングを実施したところ、11回の異常放電を
検知し、それに対応して11回の制御が行われた。その
後、必要な工程を経て、また、不図示のドライバーユニ
ット等を接続して、画像形成が可能な装置として完成さ
せた。
7001’に10(kV)の高電圧を印加して評価を行
ったところ、異常放電に関わると思われる画素欠陥は見
付からず、即ち、コンディショニングの工程でダメージ
を与えていないことが判明した。続いてこの状態で、様
々な画像を表示させながら、300時間の耐久試験を行
った。その結果、異常放電を一度も生ずることはなく、
良好な画像を保持していた。このことから、本発明の画
像形成装置の製造方法により製造される画像形成装置
が、異常放電の抑制に有効であることが示された。
ード基板7002、異常放電の検知手段7003、高圧
電源7004、アノードと高圧電源の間の切替スイッチ
7007を配置してコンディショニングを実施した。な
お、7009は制御信号を示している。検知手段700
3は実施例2と同様に光検知手段とし、異常放電の有無
を検知して、異常放電が検知された場合にパルス幅5秒
のトリガーシグナルをスイッチ7007に送るシステム
により構成されている。また制御回数を調べるためにカ
ウンタも具備している。なお、切替スイッチ7007に
は真空スイッチを、高圧電源7005には直流高圧電源
を使用した。
ス幅5秒のトリガーシグナルを切替スイッチ7007に
送るため、異常放電時にはアノード基板7001’と高
圧電源7005は電気的に5秒間程度切断されることに
なる。カソード基板7002には、実施例1と同様に、
電子放出素子として表面伝導型の電子放出素子7015
がマトリクス配置された電子源により構成されているも
のを使用した。但し、本実施例では、電子放出素子70
15がy方向に240個(n=240)、x方向に80
個(m=80)設けられたものを使用した。なお、本実
施例においても、実施例1と同様に、導電性薄膜を形成
した後に実施した。
は、カソード基板7002と画像形成用のアノード基板
7001’の距離が2.5(mm)であり、画像形成時
にアノード電極に印加する最大電圧は12(kV)であ
る。従って、コンディショニングの条件は、カソード基
板7002とアノード基板7001’の距離を2.5
(mm)、コンディショニング用のアノード電極に印加
する最大電位を18(kV)とした。以下に、製造工程
を順に説明する。
板7002を陰極として、コンディショニング用のアノ
ード基板7001’を用いて図92に示すように配置さ
せた。なお、このコンディショニング用のアノード基板
7001’は、カソード基板7002と対向して配置さ
せたときに、カソード基板7002上の導電性部分と少
なくとも重なる部分を有する電極形状のものである。ま
た、カソード基板7002を陰極とするために、カソー
ド基板7002上に形成されたx方向配線7012及び
y方向配線7013を接地した。アノード基板700
1’とカソード基板7002の間には、不図示の絶縁性
ブロックが挿入されており、アノード基板7001’と
カソード基板7002の間隔は2(mm)に保持されて
いる。また、アノード基板7001’とカソード基板7
002及び絶縁性ブロックなどは、真空容器内に配置さ
れている(不図示)。
よりアノード基板7001’とカソード基板7002の
間は真空状態となる。
a)よりも低くなったところで、高圧電源7005より
アノード基板7001’に高圧を印加し、コンディショ
ニングを開始する。本実施例では直流電圧を6(kV)
から18(kV)まで、10(V/秒)のレートで昇圧
し、その後10分間、18(kV)で保持することによ
り実施した。なお、昇圧しながら、検知手段7003に
より、異常放電の有無を常時測定し、異常放電を検知し
た場合には、制御信号7009を介してスイッチ700
7を制御した。このとき、上述したように約5秒間アノ
ード基板7001’と高圧電源7005が電気的に切断
されるので、本実施例においては異常放電を検知した場
合には、上記の制御に加えて高圧電源7005の昇圧を
停止して異常放電検知前の電圧を約5秒間保持する制御
も行った。
源7002の電気的に切断される時間を約5秒間とした
のは、二次的に生ずる異常放電を効果的に防止するため
であり、本条件でコンディショニングを実施したとこ
ろ、本実施例においては、19回の異常放電を検知し、
それに対応して19回の制御が行われた。また、この異
常放電は最も短い間隔でも29秒間離れて生じており、
本実施例においては二次的に生ずる異常放電が効果的に
防止されたものと考えられる。その理由として、異常放
電を検知してから、約5秒間アノード基板7001’と
高圧電源7005を電気的に切断したために、局所的に
アノード基板7001’とカソード基板7002の真空
度が悪化したとしても或程度回復させられるためではな
いかと考えられる。
真空容器内を大気圧に戻し、カソード基板7002につ
いては、電子源を完成させるための工程を実施し、最終
的には図88に模式的に示す画像表示装置を製造した。
より製造した画像形成装置の特性を評価するために、以
下の評価実験を行った。先ず、アノードに12(kV)
の高電圧を印加し、カソード基板7002のx方向配線
7012、具体的にはDox1,Dox2,・・・・Dox(m-1),Dox
m及び、y方向配線7013、具体的にはDoy1,Doy2,・
・・・Doy(n-1),Doynに接続された不図示のドライバー
ユニットを駆動することにより、画像を表示させ、画素
欠陥の有無を調査した。その結果、異常放電に関わると
思われる画素欠陥は見付からず、即ち、コンディショニ
ングの工程でダメージを与えていないことが判明した。
続いてこの状態で、様々な画像を表示させながら、30
0時間の耐久試験を行った。その結果、異常放電を一度
も生ずることはなく、良好な画像を保持していた。この
ことから、本発明の画像形成装置の製造方法により製造
される画像形成装置が、異常放電の抑制に有効であるこ
とが示された。
ンディショニング時の異常放電を抑制する手段として、
アノードの電位をカソードの電位に近づける、或いは、
アノードと高圧電源を電気的に切断する場合の、いずれ
かを実施した場合についてのべたが、組み合わせて使用
してもまったく問題はない。また、異常放電観測手段に
ついても、これらに限られるものではない。
明したが、本願発明を適用できる電子線装置、画像表示
装置としては、表面伝導型放出素子を用いるものに限る
ものではない。例えば、スピント型として知られる電界
放出素子がある。一対の電極として、エミッタコーンと
呼ばれるエミッタ電極と、開口部を有するゲート電極と
を有しており、該開口部内にエミッタが位置しており、
エミッタとゲートの間に電圧を印可することにより電子
を放出するものである。特に、エミッタとして鋭利な端
部を持つものとし、この端部から電子を放出するものが
知られている。このような電界放出型素子を用いる電子
線装置においても本願発明に好適に適用し得る。
及び/又はゲート電極の開口部を形成する前に、これま
で述べてきた各実施形態及びこれらの各実施例で行った
ように、コンディショニングを行えば良い。
工程を施すことにより、電子源内の突起等、画像形成装
置に代表される電子線装置を構成して駆動した際の放電
現象を引き起こす要因が除去されており、よって、長期
間画像表示を行っても表示画像に欠落画素の発生がな
い、表示特性に優れた画像形成装置が実現する。
グ工程において、電極と電子源基板とが形成するコンデ
ンサに蓄えられるエネルギーを導電性薄膜を破壊するエ
ネルギー以下に制限することにより、本工程における放
電時に電子源基板で消費されるエネルギーを制限でき、
導電性薄膜の破壊を抑制することができる。特に、大面
積な電子源基板の製造において、電子源基板上の素子の
破壊なく本工程を実施することができる。
おいてもコンディショニングを行えるため効率よく電子
源の基板を製造できる。
れぞれ異なる電極を用いて行う複数種類のコンティショ
ニング工程を設けることによって、製造工程中や製品化
後の使用時において異常放電の発生を抑制可能とし、信
頼性が向上する。
Claims (17)
- 【請求項1】 電子を放出する電子放出部と、前記電子
放出部に電気的に接続された配線と、が配置されたリア
プレートと、画像形成部材が配置されたフェースプレー
トとを備えた画像形成装置の製造方法であって、 前記リアプレート上に前記配線を形成する配線形成工程
と、 前記リアプレート上に前記電子放出部を形成する電子放
出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
記フェースプレートとの間を封着する封着工程とを備え
るとともに、 前記配線形成工程の完了後、且つ前記電子放出部形成工
程及び前記封着工程の前に、電極を、前記配線が形成さ
れた前記リアプレート基板に対向して配置し、前記電極
と前記リアプレートとの間に電圧を印加する電圧印加工
程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
間で、放電を生ぜしめる工程であることを特徴とする画
像形成装置の製造方法。 - 【請求項2】 電子を放出する電子放出部を有する導電
性膜と、前記導電性膜に電気的に接続された配線と、が
配置されたリアプレートと、画像形成部材が配置された
フェースプレートとを備えた画像形成装置の製造方法で
あって、 前記リアプレート上に前記配線を形成する配線形成工程
と、 前記リアプレート上に前記配線と電気的に接続された前
記導電性膜を形成する導電性膜形成工程と、 前記導電性膜形成工程の後に、前記導電性膜に前記電子
放出部を形成する電子放出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
記フェースプレートとの間を封着する封着工程とを備え
るとともに、 前記配線形成工程及び前記導電性膜形成工程の完了後、
且つ前記電子放出部形成工程及び前記封着工程の前に、
電極を、前記配線及び前記導電性膜が形成された前記リ
アプレート基板に対向して配置し、前記電極と前記リア
プレートとの間に電圧を印加する電圧印加工程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
間で、放電を生ぜしめる工程であることを特徴とする画
像形成装置の製造方法。 - 【請求項3】 一対の素子電極と、前記一対の素子電極
間に配置された、電子を放出する電子放出部を有する導
電性膜と、前記一対の素子電極と電気的に接続された配
線と、が配置されたリアプレートと、画像形成部材が配
置されたフェースプレートとを備えた画像形成装置の製
造方法であって、 前記リアプレート上に配線を形成する配線形成工程と、 前記リアプレート上に前記配線と電気的に接続された前
記一対の素子電極を形成する素子電極形成工程と、 前記リアプレート上の前記一対の素子電極間に前記導電
性膜を形成する導電性膜形成工程と、 前記導電性膜形成工程の後に、前記導電性膜に前記電子
放出部を形成する電子放出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
記フェースプレートとの間を封着する封着工程とを備え
るとともに、 前記配線形成工程及び前記素子電極形成工程の完了後、
且つ前記電子放出部形成工程及び前記封着工程の前に、
電極を、前記配線及び前記素子電極が形成された前記リ
アプレート基板に対向して配置し、前記電極と前記リア
プレートとの間に電圧を印加する電圧印加工程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
間で、放電を生ぜしめる工程であることを特徴とする画
像形成装置の製造方法。 - 【請求項4】 一対の素子電極と、前記一対の素子電極
間に配置された、電子を放出する電子放出部を有する導
電性膜と、前記一対の素子電極と電気的に接続された配
線と、が配置されたリアプレートと、画像形成部材が配
置されたフェースプレートとを備えた画像形成装置の製
造方法であって、 前記リアプレート上に前記配線を形成する配線形成工程
と、 前記リアプレート上に前記配線と電気的に接続された前
記一対の素子電極を形成する素子電極形成工程と、 前記リアプレート上の前記一対の素子電極間に前記導電
性膜を形成する導電性膜形成工程と、 前記導電性膜形成工程の後に、前記導電性膜に前記電子
放出部を形成する電子放出部形成工程と、 前記リアプレートと、前記画像形成部材が配置された前
記フェースプレートとの間を封着する封着工程とを備え
るとともに、 前記配線形成工程、前記素子電極形成工程、及び、前記
導電性膜形成工程の完了後、且つ前記電子放出部形成工
程及び前記封着工程の前に、電極を、前記配線、前記素
子電極、及び、前記導電性膜が形成された前記リアプレ
ート基板に対向して配置し、前記電極と前記リアプレー
トとの間に電圧を印加する電圧印加工程を備え、 前記電圧印加工程は、前記電極と前記リアプレートとの
間で、放電を生ぜしめる工程であることを特徴とする画
像形成装置の製造方法。 - 【請求項5】 前記導電性膜に前記電子放出部を形成す
る工程は、前記導電性膜に間隙を生ぜしめる工程である
ことを特徴とする請求項2〜4のいずれか1項に記載の
画像形成装置の製造方法。 - 【請求項6】 前記導電性膜に間隙を生ぜしめる工程
は、前記導電性膜に通電する工程を含むことを特徴とす
る請求項5に記載の画像形成装置の製造方法。 - 【請求項7】 前記導電性膜に間隙を生ぜしめる工程の
後に、更に、前記電子放出部の近傍又は前記電子放出部
に堆積物を堆積させる工程を有することを特徴とする請
求項5又は6に記載の画像形成装置の製造方法。 - 【請求項8】 前記電圧印加工程は、前記電極と前記リ
アプレートとの間にその強度が1kV/mm以上の電界
を生ぜしめる工程であることを特徴とする請求項1〜7
のいずれか1項に記載の画像形成装置の製造方法。 - 【請求項9】 前記電圧印加工程は、前記電極と前記リ
アプレートとの間に電圧を印加した際に、前記電極と前
記リアプレートとが形成するコンデンサに蓄えられるエ
ネルギーが、前記導電性膜を破壊するエネルギー以下で
行われることを特徴とする請求項2〜4のいずれか1項
に記載の画像形成装置の製造方法。 - 【請求項10】 前記電極と前記リアプレートとの対向
する面積をS、 前記電極と前記リアプレートとの距離をHc、 前記電極と前記リアプレート上の配線との間に印加する
電圧をVc、 真空の誘電率をεとすると、 前記導電性膜が破壊されるエネルギーEthは、 ε×S×Vc2/2Hc<Eth …(1) であることを特徴とする請求項9に記載の画像形成装置
の製造方法。 - 【請求項11】 前記電極と前記リアプレートとの間に
印加される電圧を前記電圧印加工程中に変化させること
を特徴とする請求項1〜10のいずれか1項に記載の画
像形成装置の製造方法。 - 【請求項12】 前記電圧は、低圧から徐々に昇圧して
ゆく直流であることを特徴とする請求項11に記載の画
像形成装置の製造方法。 - 【請求項13】 前記電圧は、低圧から徐々に昇圧して
ゆく交流であることを特徴とする請求項11に記載の画
像形成装置の製造方法。 - 【請求項14】 前記電圧は、低圧から徐々に昇圧して
ゆくパルス電圧であることを特徴とする請求項11に記
載の画像形成装置の製造方法。 - 【請求項15】 前記電極と前記リアプレートとの間の
距離を前記電圧印加工程中に変化させることを特徴とす
る請求項1〜10のいずれか1項に記載の画像形成装置
の製造方法。 - 【請求項16】 前記電圧印加工程は、真空雰囲気下で
行われることを特徴とする請求項1〜15のいずれか1
項に記載の画像形成装置の製造方法。 - 【請求項17】 前記電圧印加工程は、気体の存在する
雰囲気下で行われることを特徴とする請求項1〜15の
いずれか1項に記載の画像形成装置の製造方法。
Applications Claiming Priority (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1110899 | 1999-01-19 | ||
JP11-11108 | 1999-01-19 | ||
JP11-24249 | 1999-02-01 | ||
JP2424999 | 1999-02-01 | ||
JP4186799 | 1999-02-19 | ||
JP11-41867 | 1999-02-19 | ||
JP4708599 | 1999-02-24 | ||
JP11-47085 | 1999-02-24 | ||
JP11-50576 | 1999-02-26 | ||
JP5050899 | 1999-02-26 | ||
JP5057699 | 1999-02-26 | ||
JP11-50508 | 1999-02-26 | ||
PCT/JP2000/000228 WO2000044022A1 (fr) | 1999-01-19 | 2000-01-19 | Canon d'électrons et imageur et procédé de fabrication, procédé et dispositif de fabrication de source d'électrons, et appareil de fabrication d'imageur |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3530823B2 true JP3530823B2 (ja) | 2004-05-24 |
Family
ID=27548314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000595364A Expired - Fee Related JP3530823B2 (ja) | 1999-01-19 | 2000-01-19 | 画像形成装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6802753B1 (ja) |
EP (1) | EP1148532B1 (ja) |
JP (1) | JP3530823B2 (ja) |
KR (1) | KR100472888B1 (ja) |
CN (1) | CN1222975C (ja) |
DE (1) | DE60045812D1 (ja) |
WO (1) | WO2000044022A1 (ja) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3754885B2 (ja) | 1999-11-05 | 2006-03-15 | キヤノン株式会社 | フェースプレートの製造方法、画像形成装置の製造方法及び画像形成装置 |
JP2002270099A (ja) * | 2001-03-07 | 2002-09-20 | Sony Corp | 平面型表示装置におけるノッキング処理方法、及び、平面型表示装置用基板におけるノッキング処理方法 |
JP3842159B2 (ja) * | 2002-03-26 | 2006-11-08 | 株式会社半導体エネルギー研究所 | ドーピング装置 |
WO2004013886A1 (ja) * | 2002-08-05 | 2004-02-12 | Kabushiki Kaisha Toshiba | 画像表示装置の製造方法および製造装置 |
JP3564120B2 (ja) * | 2002-10-30 | 2004-09-08 | キヤノン株式会社 | 表示装置の容器及び電子線装置の各製造方法 |
WO2004075236A1 (ja) * | 2003-02-19 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルおよびそのエージング方法 |
CN1698157B (zh) * | 2003-02-19 | 2010-05-05 | 松下电器产业株式会社 | 等离子体显示板的老化方法 |
CN100447931C (zh) * | 2003-04-18 | 2008-12-31 | 松下电器产业株式会社 | 等离子显示面板的老化方法和老化装置 |
US7138758B2 (en) * | 2003-05-15 | 2006-11-21 | Canon Kabushiki Kaisha | Image forming apparatus having a high-resistance coated spacer in electrical contact with wirings components at predetermined intervals |
EP1484782A3 (en) * | 2003-06-06 | 2009-04-22 | Canon Kabushiki Kaisha | Electron beam apparatus, and method for manufacturing a spacer used for the same |
US7128986B2 (en) * | 2003-10-16 | 2006-10-31 | Seagate Technology, Llc | Nanoclustered magnetic materials for high moment write pole applications |
US7459841B2 (en) * | 2004-01-22 | 2008-12-02 | Canon Kabushiki Kaisha | Electron beam apparatus, display apparatus, television apparatus, and spacer |
JP3740485B2 (ja) * | 2004-02-24 | 2006-02-01 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法 |
JP4586394B2 (ja) * | 2004-04-02 | 2010-11-24 | ソニー株式会社 | 冷陰極電界電子放出表示装置用のカソードパネルの検査方法、及び、冷陰極電界電子放出表示装置の製造方法 |
US7271529B2 (en) * | 2004-04-13 | 2007-09-18 | Canon Kabushiki Kaisha | Electron emitting devices having metal-based film formed over an electro-conductive film element |
JP4366235B2 (ja) | 2004-04-21 | 2009-11-18 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
US7230372B2 (en) * | 2004-04-23 | 2007-06-12 | Canon Kabushiki Kaisha | Electron-emitting device, electron source, image display apparatus, and their manufacturing method |
JP3907667B2 (ja) * | 2004-05-18 | 2007-04-18 | キヤノン株式会社 | 電子放出素子、電子放出装置およびそれを用いた電子源並びに画像表示装置および情報表示再生装置 |
CN100533646C (zh) * | 2004-06-01 | 2009-08-26 | 佳能株式会社 | 图像显示装置 |
JP2006019247A (ja) * | 2004-06-01 | 2006-01-19 | Canon Inc | 画像表示装置 |
US7755267B2 (en) * | 2004-06-03 | 2010-07-13 | Canon Kabushiki Kaisha | Electron emitting device having electroconductive thin film and high resistivity sheet |
JP3927972B2 (ja) * | 2004-06-29 | 2007-06-13 | キヤノン株式会社 | 画像形成装置 |
JP3774723B2 (ja) | 2004-07-01 | 2006-05-17 | キヤノン株式会社 | 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法、該製造方法によって製造された画像表示装置を用いた情報表示再生装置 |
JP4678156B2 (ja) * | 2004-08-11 | 2011-04-27 | ソニー株式会社 | カソードパネルのコンディショニング方法、冷陰極電界電子放出表示装置のコンディショニング方法、及び、冷陰極電界電子放出表示装置の製造方法 |
JP4579630B2 (ja) | 2004-09-22 | 2010-11-10 | キヤノン株式会社 | 電子線装置の製造方法および電子線装置 |
JP4594077B2 (ja) * | 2004-12-28 | 2010-12-08 | キヤノン株式会社 | 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置 |
JP2006209990A (ja) * | 2005-01-25 | 2006-08-10 | Canon Inc | 画像表示装置 |
KR20070044579A (ko) * | 2005-10-25 | 2007-04-30 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
KR20070046666A (ko) * | 2005-10-31 | 2007-05-03 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
JP2007232887A (ja) * | 2006-02-28 | 2007-09-13 | Canon Inc | 画像表示装置 |
JP2008010399A (ja) * | 2006-05-31 | 2008-01-17 | Canon Inc | 画像表示装置 |
JP4143658B2 (ja) * | 2006-07-05 | 2008-09-03 | キヤノン株式会社 | 画像表示装置 |
JP2008097861A (ja) * | 2006-10-06 | 2008-04-24 | Canon Inc | 画像表示装置 |
JP4458380B2 (ja) * | 2008-09-03 | 2010-04-28 | キヤノン株式会社 | 電子放出素子およびそれを用いた画像表示パネル、画像表示装置並びに情報表示装置 |
JP2010092843A (ja) * | 2008-09-09 | 2010-04-22 | Canon Inc | 電子線装置およびそれを用いた画像表示装置 |
JP2010146914A (ja) * | 2008-12-19 | 2010-07-01 | Canon Inc | 電子放出素子の製造方法および画像表示装置の製造方法 |
JP4637233B2 (ja) * | 2008-12-19 | 2011-02-23 | キヤノン株式会社 | 電子放出素子の製造方法及びこれを用いた画像表示装置の製造方法 |
US8130904B2 (en) | 2009-01-29 | 2012-03-06 | The Invention Science Fund I, Llc | Diagnostic delivery service |
US8249218B2 (en) | 2009-01-29 | 2012-08-21 | The Invention Science Fund I, Llc | Diagnostic delivery service |
JP2010182585A (ja) * | 2009-02-06 | 2010-08-19 | Canon Inc | 電子放出素子及びこれを用いた画像表示装置 |
JP2010244933A (ja) * | 2009-04-08 | 2010-10-28 | Canon Inc | 画像表示装置 |
JP2011028977A (ja) * | 2009-07-24 | 2011-02-10 | Canon Inc | 画像表示装置 |
JP2011071099A (ja) * | 2009-08-26 | 2011-04-07 | Canon Inc | 表示装置 |
JP2011048979A (ja) * | 2009-08-26 | 2011-03-10 | Canon Inc | 画像表示装置 |
JP4574730B2 (ja) * | 2009-11-16 | 2010-11-04 | キヤノン株式会社 | 電子線装置の製造方法および電子線装置 |
JP5636342B2 (ja) * | 2011-07-06 | 2014-12-03 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
US8879275B2 (en) * | 2012-02-21 | 2014-11-04 | International Business Machines Corporation | Anti-corrosion conformal coating comprising modified porous silica fillers for metal conductors electrically connecting an electronic component |
US9494697B2 (en) * | 2012-02-28 | 2016-11-15 | Carestream Health, Inc. | Digital radiographic imaging arrays including patterned anti-static protective coating with systems and methods for using the same |
WO2013163452A2 (en) * | 2012-04-26 | 2013-10-31 | Elwha Llc | Field emission device with ac output |
US20140104184A1 (en) * | 2012-10-11 | 2014-04-17 | Qualcomm Mems Technologies, Inc. | Backplate electrode sensor |
CN103474309B (zh) * | 2013-08-07 | 2016-01-20 | 四川长虹电器股份有限公司 | 一种用于玻璃基板支承的金属复合料架 |
JP6418542B2 (ja) * | 2013-12-10 | 2018-11-07 | 株式会社Screenホールディングス | 検査装置および検査方法 |
US10133181B2 (en) * | 2015-08-14 | 2018-11-20 | Kla-Tencor Corporation | Electron source |
CN105355529A (zh) * | 2015-11-19 | 2016-02-24 | 西安交通大学 | 一种多层表面传导电子发射源结构及其制备方法 |
US11161559B2 (en) | 2017-04-07 | 2021-11-02 | Time Marine, Inc. | Tractor trailer gooseneck extension |
CA3127191A1 (en) | 2019-01-21 | 2020-07-30 | Eclipse Medcorp, Llc | Methods, systems and apparatus for separating components of a biological sample |
EP4052034A4 (en) | 2019-10-31 | 2023-12-20 | Crown Laboratories, Inc. | SYSTEMS, METHODS AND APPARATUS FOR SEPARATING CONSTITUENTS FROM A SAMPLE |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0299461B1 (en) | 1987-07-15 | 1995-05-10 | Canon Kabushiki Kaisha | Electron-emitting device |
JPS6431332A (en) | 1987-07-28 | 1989-02-01 | Canon Kk | Electron beam generating apparatus and its driving method |
JP3044382B2 (ja) | 1989-03-30 | 2000-05-22 | キヤノン株式会社 | 電子源及びそれを用いた画像表示装置 |
JPH02257551A (ja) | 1989-03-30 | 1990-10-18 | Canon Inc | 画像形成装置 |
US5682085A (en) | 1990-05-23 | 1997-10-28 | Canon Kabushiki Kaisha | Multi-electron beam source and image display device using the same |
JP2967288B2 (ja) | 1990-05-23 | 1999-10-25 | キヤノン株式会社 | マルチ電子ビーム源及びこれを用いた画像表示装置 |
JPH07105850A (ja) * | 1993-10-01 | 1995-04-21 | Matsushita Electric Ind Co Ltd | 平板型画像表示装置の製造方法 |
JPH07192611A (ja) * | 1993-12-24 | 1995-07-28 | Canon Inc | 電子放出素子の製造方法 |
CA2540606C (en) | 1993-12-27 | 2009-03-17 | Canon Kabushiki Kaisha | Electron-emitting device and method of manufacturing the same as well as electron source and image-forming apparatus |
JP3416266B2 (ja) | 1993-12-28 | 2003-06-16 | キヤノン株式会社 | 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置 |
JP2923841B2 (ja) | 1994-09-29 | 1999-07-26 | キヤノン株式会社 | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 |
US5528108A (en) | 1994-09-22 | 1996-06-18 | Motorola | Field emission device arc-suppressor |
CN1106656C (zh) | 1994-09-22 | 2003-04-23 | 佳能株式会社 | 电子发射器件、电子源及成像设备 |
JP2916887B2 (ja) * | 1994-11-29 | 1999-07-05 | キヤノン株式会社 | 電子放出素子、電子源、画像形成装置の製造方法 |
JP2946182B2 (ja) | 1994-12-02 | 1999-09-06 | キヤノン株式会社 | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 |
JP3062991B2 (ja) * | 1995-07-12 | 2000-07-12 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置の製造方法 |
JPH0945247A (ja) * | 1995-07-26 | 1997-02-14 | Sony Corp | 陰極線管のノッキング処理装置及びその処理方法 |
JP3387710B2 (ja) | 1995-11-06 | 2003-03-17 | キヤノン株式会社 | 電子源基板の製造方法および画像形成装置の製造方法 |
JPH09213224A (ja) * | 1996-02-07 | 1997-08-15 | Canon Inc | 画像形成パネルの製造方法及びその脱ガス装置及び前記画像形成パネルを用いた画像形成装置 |
US5857882A (en) * | 1996-02-27 | 1999-01-12 | Sandia Corporation | Processing of materials for uniform field emission |
CN1115708C (zh) * | 1996-04-26 | 2003-07-23 | 佳能株式会社 | 电子发射器件、电子源和图像形成装置的制造方法 |
JP3230432B2 (ja) * | 1996-05-10 | 2001-11-19 | 双葉電子工業株式会社 | 電界放出素子及びその製造方法 |
JP3091158B2 (ja) * | 1997-03-05 | 2000-09-25 | 岡谷電機産業株式会社 | ガス放電表示パネルの製造方法 |
JPH1154038A (ja) * | 1997-08-05 | 1999-02-26 | Canon Inc | 電子放出素子、電子源及び画像形成装置の製造方法 |
JP3075535B2 (ja) * | 1998-05-01 | 2000-08-14 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置の製造方法 |
JP3102787B1 (ja) * | 1998-09-07 | 2000-10-23 | キヤノン株式会社 | 電子放出素子、電子源、及び画像形成装置の製造方法 |
-
2000
- 2000-01-19 CN CNB008013047A patent/CN1222975C/zh not_active Expired - Fee Related
- 2000-01-19 JP JP2000595364A patent/JP3530823B2/ja not_active Expired - Fee Related
- 2000-01-19 DE DE60045812T patent/DE60045812D1/de not_active Expired - Lifetime
- 2000-01-19 KR KR10-2001-7003522A patent/KR100472888B1/ko not_active IP Right Cessation
- 2000-01-19 WO PCT/JP2000/000228 patent/WO2000044022A1/ja active IP Right Grant
- 2000-01-19 EP EP00900820A patent/EP1148532B1/en not_active Expired - Lifetime
- 2000-11-28 US US09/722,454 patent/US6802753B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1148532A1 (en) | 2001-10-24 |
WO2000044022A1 (fr) | 2000-07-27 |
CN1335999A (zh) | 2002-02-13 |
KR20010089266A (ko) | 2001-09-29 |
EP1148532A4 (en) | 2008-07-09 |
DE60045812D1 (de) | 2011-05-19 |
US6802753B1 (en) | 2004-10-12 |
CN1222975C (zh) | 2005-10-12 |
KR100472888B1 (ko) | 2005-03-08 |
EP1148532B1 (en) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3530823B2 (ja) | 画像形成装置の製造方法 | |
JP3548533B2 (ja) | 電子線装置 | |
JP2967334B2 (ja) | 電子放出素子の製造方法、並びにそれを用いた電子源及び画像形成装置の製造方法 | |
US6144350A (en) | Electron generating apparatus, image forming apparatus, and method of manufacturing and adjusting the same | |
JPH08180821A (ja) | 電子線装置 | |
JP2000155555A (ja) | 電子放出素子の駆動方法及び、該電子放出素子を用いた電子源の駆動方法、並びに該電子源を用いた画像形成装置の駆動方法 | |
JP3684173B2 (ja) | 画像表示装置の製造方法 | |
US6259422B1 (en) | Method for producing image-forming apparatus | |
JP3466870B2 (ja) | 画像形成装置の製造方法 | |
JP3740296B2 (ja) | 画像形成装置 | |
JP3768697B2 (ja) | 画像形成装置 | |
JP3402891B2 (ja) | 電子源および表示パネル | |
JPH11317183A (ja) | 画像表示装置 | |
JPH11233005A (ja) | 電子源、画像形成装置及びこれらの製造方法、製造装置 | |
JP2001332194A (ja) | 電子線発生装置及び画像形成装置 | |
JP2000243252A (ja) | 電子源、画像形成装置、及びこれらの製造方法 | |
JP2000285829A (ja) | 画像形成装置 | |
JPH09298030A (ja) | 電子放出素子及び電子源及び画像形成装置 | |
JPH09330676A (ja) | 電子放出素子、電子源、及び画像形成装置 | |
JP2000251667A (ja) | 電子放出素子、電子源及び画像形成装置並びにこれらの製造方法 | |
JPH09330651A (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法 | |
JP2000208030A (ja) | 電子放出素子、電子源、画像形成装置、およびこれらの製造方法 | |
JPH09265925A (ja) | 画像形成装置 | |
JP2000149770A (ja) | 表面伝導型電子放出素子、電子源、画像形成装置の製造方法 | |
JP2000021290A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |