JP3529241B2 - ディスプレイパネルの中間調表示方法 - Google Patents

ディスプレイパネルの中間調表示方法

Info

Publication number
JP3529241B2
JP3529241B2 JP12353797A JP12353797A JP3529241B2 JP 3529241 B2 JP3529241 B2 JP 3529241B2 JP 12353797 A JP12353797 A JP 12353797A JP 12353797 A JP12353797 A JP 12353797A JP 3529241 B2 JP3529241 B2 JP 3529241B2
Authority
JP
Japan
Prior art keywords
bit
video signal
sub
input video
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12353797A
Other languages
English (en)
Other versions
JPH10301531A (ja
Inventor
哲也 重田
斉 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP12353797A priority Critical patent/JP3529241B2/ja
Priority to US09/060,365 priority patent/US6088012A/en
Publication of JPH10301531A publication Critical patent/JPH10301531A/ja
Application granted granted Critical
Publication of JP3529241B2 publication Critical patent/JP3529241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示方
式のプラズマディスプレイパネル（ＰＤＰ）や液晶ディ
スプレイパネル（ＬＣＤ）等のディスプレイパネルにお
いて、単位表示期間（１フレーム又は１フィールド）を
表示階調に対応した複数のサブフレーム（サブフィール
ド）に分割し、各サブフレームの表示パルス（維持放電
パルス）数に各ビット桁に対応した重み付けをすること
によって階調表示を行う中間調表示方法に関する。
【０００２】
【従来の技術】近年、表示装置の大型化に伴い、薄型の
表示装置が要求され、各種の薄型の表示装置が提供され
ている。その１つにＡＣＰＤＰが知られている。係るＡ
ＣＰＤＰは、列電極及び列電極と直交し一対にて１行
（１走査ライン）を構成する行電極対を備えており、こ
れら列電極及び行電極対各々は放電空間に対して誘電体
層で覆われており、列電極及び行電極対の各交点に放電
セル（画素）が形成されている。
【０００３】係るＰＤＰを階調表示させる方法の一つと
して１フレーム（１フィールド）の表示期間を、Ｎビッ
トの表示データの各ビット桁の重み付けに対応した時間
だけ発光するＮ個のサブフレーム（サブフィールド）に
分割して表示する方法（いわゆるサブフレーム法）があ
る。
【０００４】このサブフレーム法とは、例えば画素駆動
データが６ビットの場合、１フレームの表示期間をＳＦ
１、ＳＦ２、……、ＳＦ６なる６個のサブフレームに分
割する。この際、各サブフレームＳＦ１〜ＳＦ６では、
例えば、順に１回、２回、４回、８回、１６回、３２回
の維持放電発光が行われる。これら６個のサブフレーム
により、６４階調の表示がなされる。
【０００５】
【発明が解決しようとする課題】ところで、ＮＴＳＣ方
式のような飛越走査の映像信号は、通常動画であるがパ
ーソナルコンピュータの映像出力のような非飛越走査の
コンピュータ画像は、動画がなく静止画だけの映像信号
の場合と静止画がなく動画だけの場合とがある。このよ
うな静止画と動画の両方の信号を表示させる場合、上述
した階調表示方法では、サブフレームの表示順番が一定
（固定）であるため、静止画、動画にかかわらず偽輪郭
が視認される。
【０００６】静止画偽輪郭は、同一画素（放電セル）の
時間的揺らぎがフリッカ状に視認されるものであり、動
画偽輪郭は、例えば平坦な画像が動くとその階調レベル
が２のｎ乗境界を横切る付近で、あたかも階調が失われ
た映像のような明線又は暗線が視認されものであり、表
示品質を著しく損ねてしまう。本発明は、上記の問題を
解決するためになされたものであり、静止画及び動画の
両方に対して表示品質を向上させたディスプレイパネル
の中間調表示方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による請求項１に
記載の発明は、入力映像信号を複数ビットの画素データ
に変換し、単位表示期間を前記画素データの各ビット桁
の重み付けに対応した発光時間を有する複数のサブフレ
ームに分割して階調表示を行うディスプレイパネルの中
間調表示方法であって、入力映像信号を判別回路により
静止画像が動画像かを判別し、入力映像信号が静止画像
と判別された場合、単位表示期間内の複数のサブフレー
ムを重み付けが最も大きいビットに対応するサブフレー
ムの前後に重み付けが最も大きいビットより重み付けが
小さいビットに対応するサブフレームが存在するように
配置し、入力映像信号が動画像と判別された場合、重み
付けが最も大きいビットを含む単位表示期間内の複数の
サブフレームのうちの重み付けが大きい上位ビットに対
応するサブフレームの各々を複数の分割サブフレームに
分割し、単位表示期間内の複数の分割サブフレームの各
々を重み付けが最も大きいビットに対応する分割サブフ
レームの前後に重み付けが最も大きいビットより重み付
けが小さい上位ビットに対応する分割サブフレームが存
在するように配置したことを特徴とする。
【０００８】また、請求項２の発明は、請求項１記載の
ディスプレイパネルの中間調表示方法であって、入力映
像信号が静止画像と判別された場合、単位表示期間内の
複数のサブフレームを、重み付けが最も大きいビットに
対応するサブフレームを１フレームの表示期間の中心に
配置するとともに重み付けが最も大きいビットに対応す
るサブフレームの前後に重み付けが最も大きいビットよ
り重み付けが小さいビットに対応するサブフレームを重
み付けが大きい順に順次振り分けて配置し、入力映像信
号が動画像と判別された場合、重み付けが最も大きいビ
ットを含む単位表示期間内の複数のサブフレームのうち
の重み付けが大きい上位ビットに対応するサブフレーム
の各々を２つの分割サブフレームに分割し、単位表示期
間内の分割サブフレームの各々を１フレームの表示期間
の中心に対して対称にかつ重み付けが最も大きいビット
に対応する分割サブフレームの各々の前後に重み付けが
最も大きいビットより重み付けが小さい上位ビットに対
応する分割サブフレームを重み付けが大きい順に順次振
り分けて配置しことを特徴とする。
【０００９】また、請求項３に記載の発明は、請求項１
又は２記載のディスプレイパネルの中間調表示方法であ
って、入力映像信号が静止画像でかつ非飛越走査によっ
て生成された映像信号と判別された場合、ディスプレイ
パネルを線順次で駆動することを特徴とする。
【００１０】また、請求項４に記載の発明は、請求項１
又は２記載のディスプレイパネルの中間調表示方法であ
って、入力映像信号が動画像でかつ飛越走査によって生
成された映像信号と判別された場合、ディスプレイパネ
ルの連続した２ラインの行電極を１走査単位として線順
次にて駆動するとともに、第１フィールドと第２フィー
ルドで同時に駆動する１走査単位の行電極を１行電極だ
けずらすようにしたことを特徴とする。
【００１１】また、請求項５に記載の発明は、請求項１
又は２記載のディスプレイパネルの中間調表示方法であ
って、入力映像信号が動画像と判別された場合、発光期
間が等しい分割サブフレームの発光実施位置が互いに異
なる位置となる発光パターンを複数個用意し、画素毎に
発光パターンを変えることを特徴とする。
【００１２】
【作用】本発明によれば、入力映像信号が動画像か又は
静止画像かを判別し、異なる偽輪郭補正処理を行うこと
により、画像の種類に応じて最適な表示品質を得ること
ができる。
【００１３】また、入力映像信号が動画像でかつ飛越走
査によって生成された映像信号と判別された場合、ディ
スプレイパネルの連続した２ラインの行電極を１走査単
位として線順次にて駆動するとともに、第１フィールド
と第２フィールドで同時に駆動する１走査単位の行電極
を行電極だけずらすことにより、書き込み走査時間を短
縮し偽輪郭補正処理のためにサブフレームを増やすため
の時間を得ることができる。
【００１４】また、入力映像信号が静止画像でかつ非飛
越走査によって生成された映像信号と判別された場合、
ディスプレイパネルを線順次で駆動することにより非飛
越走査の画像に対して表示品質の低下を生じることがな
い。
【００１５】また、入力映像信号が動画像と判別された
場合、発光期間が等しい分割サブフレームの発光実施位
置が互いに異なる位置となる発光パターンを複数個用意
し、画素毎に発光パターンを変えることにより、動きの
速い動画像に対してさらに偽輪郭を軽減することができ
る。
【００１６】
【発明の実施の形態】図１は、本発明の一実施形態にお
けるディスプレイパネルの中間調表示方法で表示される
３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
図１に示されるように放電空間７を介して対向配置され
た一対のガラス基板１，２の表示面側のガラス基板１の
内面に互いに平行に隣接配置された一対の行電極（維持
電極）Ｘ，Ｙ、行電極Ｘ，Ｙを覆う壁電荷形成用の誘電
体層５、誘電体層５を覆うＭｇＯからなる保護層６がそ
れぞれ設けられている。なお、行電極Ｘ，Ｙは、それぞ
れ幅の広い帯状の透明導電膜からなる透明電極４とその
導電性を補うために積層された幅の狭い帯状の金属膜か
らなるバス電極（金属電極）３とから構成されている。
【００１７】一方、背面側のガラス基板２の内面上に行
電極Ｘ，Ｙと交差する方向に設けられ、放電空間７を区
画する障壁１０、各障壁１０間のガラス基板２上に行電
極Ｘ，Ｙと交差する方向に配列された列電極（アドレス
電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の
発光色の蛍光体層８がそれぞれ設けられている。そし
て、放電空間７にはネオンに少量のキセノンを混合した
放電ガスが封入されている。上記の列電極及び行電極対
の各交点において放電セル（画素）が形成される。
【００１８】次に図１のＰＤＰを使用した本発明の一実
施形態のディスプレイパネルの中間調表示方法を実施す
る駆動装置について図２を参照して説明する。映像信号
識別回路２８は、入力映像信号が、動画像か又は静止画
像かを識別して第１の識別信号を発生するとともに入力
映像信号が、１フィールドの走査線がＮライン（例え
ば、２６２．５ライン）で第１の水平走査周波数（例え
ば１５．７５ｋＨｚ）を有する飛越走査によって生成さ
れた映像信号（例えばＮＴＳＣ方式のような飛越走査に
よって生成されたインターレース映像信号）か又は１フ
レームの走査線がＭライン（Ｍ＞Ｎ、例えば５２５ライ
ン）で第１の水平走査周波数より高い第２の水平走査周
波数（例えば３１．５ｋＨｚ）を有する非飛越走査によ
って生成された第２の映像信号（例えばパーソナルコン
ピュータの映像出力、ノンインターレース映像信号）か
を識別して第２の識別信号を発生し、これらを後述する
制御回路２２に供給する。また、映像信号識別回路２８
は、入力映像信号が、動画像である場合、動きの速い動
画像であるか否かを検出して動き検出信号を発生し、こ
れを後述する制御回路２２に供給する。
【００１９】Ａ／Ｄ変換器２１は、入力されるＮＴＳＣ
方式のような飛越走査によって生成された映像信号（イ
ンターレースコンポーネント映像信号）、または、パー
ソナルコンピュータの映像出力のような映像信号（ノン
インターレースコンポーネント映像信号）を制御回路２
２から供給されるクロック信号に応じてサンプリングす
ることにより、１画素に対応したｎビット（例えば８ビ
ット）の画素データを得、これを順次画像データ処理回
路２３に供給する。
【００２０】画像データ処理回路２３は、制御回路２２
から供給されるクロック信号、水平及び垂直同期信号、
及び選択信号等に応じてデータ処理を行う偽輪郭補正デ
ータ変換回路から構成される。偽輪郭補正データ変換回
路は、偽輪郭を補償した（ｎ＋ｍ）ビット（例えば１２
ビット）の偽輪郭補正画素データを生成し、これを信号
切換回路２７（中継手段）に供給する。
【００２１】走査線補間処理回路２９は、Ａ／Ｄ変換器
２１から供給される画像データに対して走査線補間処理
を行い、例えばインターレースコンポーネント映像信号
をノンインターレースコンポーネント映像信号に変換し
てこれを信号切換回路２７に供給する。
【００２２】信号切換回路２７は、制御回路２２から供
給される切換信号に応答して、入力映像信号が静止画像
のみのノンインターレース映像信号又は動きの遅い動画
像である場合、ａ側の端子に接続して、Ａ／Ｄ変換器２
１から出力される画素データを、また、入力映像信号が
動きの速い動画像である場合、画像データ処理回路２３
から出力される偽輪郭補正画素データを、また入力映像
信号が静止画像のみのインターレース映像信号である場
合、ｃ側の端子に接続して、走査線補間処理回路２９か
ら出力される画素データを、選択的にフレームメモリ２
４に供給する。
【００２３】フレームメモリ２４は、制御回路２２から
供給される書き込み制御信号に応じて、信号切換回路２
７から供給される画素データを順次書き込まれる。この
際、入力映像信号が動画像でかつノンインターレースコ
ンポーネント映像信号である場合、垂直方向にデータを
圧縮するように（間引くように）書き込みアドレスが制
御される。
【００２４】さらにフレームメモリ２４は、書き込まれ
た画素データを制御回路２２から供給される読み出し制
御信号に応じて読み出され、これを列電極ドライバ２６
に供給する。ここで、フレームメモリ２４から、サブフ
レームの表示順に従って各サブフレームに対応するビッ
ト桁のビットデータが順次読み出される。また、フレー
ムメモリ２４は、少なくとも上記非飛越走査の映像信号
の１フレーム分の画素データを記憶する容量を有する。
【００２５】制御回路２２は、映像信号識別回路２８か
ら供給される第１及び第２の識別信号、動き検出信号に
応答して、フレームメモリ２４の割り当てを変えるよう
に書き込み及び読み出しアドレスを制御する。また、制
御回路２２は、入力される水平及び垂直同期信号に応じ
てリセットタイミング信号、走査タイミング信号、維持
タイミング信号、消去タイミング信号を発生し、リセッ
トタイミング信号、走査タイミング信号、維持タイミン
グ信号、消去タイミング信号を行電極Ｘドライバ２５ａ
に、またリセットタイミング信号、維持タイミング信号
を行電極Ｙドライバ２５ｂに供給する。
【００２６】プラズマディスプレイパネル（ＰＤＰ）１
１において、対となる行電極Ｘ，Ｙは、一対にて１行
（１走査ライン）を構成している。行電極Ｘ1 〜Ｘn に
対応して行電極Ｘドライバ２５ａが設けられている。一
方、他方の行電極Ｙに対応して行電極Ｙドライバ２５ｂ
が設けられている。
【００２７】行電極Ｘドライバ２５ａは、上記各種のタ
イミング信号に応じて、全放電セルの壁電荷量を一斉に
初期化するためのリセットパルス、画素データに応じて
壁電荷を選択的に形成又は消去し点灯画素（セル）及び
消灯画素（セル）を選択するための走査パルス（選択書
き込みパルス又は選択消去パルス）、点灯画素及び消灯
画素を維持する（すなわち、放電発光状態を維持する）
ための維持パルス、全放電セルの壁電荷を消去するため
の消去パルスを発生し、これらを行電極Ｘ1 〜Ｘn に供
給する。この際、走査パルスは、行電極Ｘ1 から行電極
Ｘn へと順次走査にて印加されて行く。
【００２８】行電極Ｙドライバ２５ｂは、上記各種のタ
イミング信号に応じて、全放電セルの壁電荷量を一斉に
初期化するためのリセットパルス、点灯画素及び消灯画
素を維持する（すなわち、放電発光状態を維持する）た
めの維持パルスを行電極Ｙ1〜Ｙn に供給する。この
際、行電極Ｙ1 〜Ｙn には同一タイミングでリセットパ
ルス、維持パルスがそれぞれ印加される。
【００２９】列電極ドライバ２６は、上記フレームメモ
リ２４から順次供給される各サブフレームに対応するビ
ット桁のビットデータ（画素駆動データ）の論理値
「１」及び「０」に対応した電圧値を有する画素データ
パルスを発生してＰＤＰ１１の列電極Ｄ1 〜Ｄm に供給
する。
【００３０】図３は、上記の偽輪郭補正データ変換回路
の内部構成を示す図である。第１変換回路３１は、上記
Ａ／Ｄ変換器２１から供給されてくる例えば８ビットの
画素データＺを、図４〜図７に示す如き第１変換テーブ
ルに基づいて１２ビットの画像データに変換し、これを
偽輪郭補正画素データＡＺとしてセレクタ３３に供給す
る。
【００３１】一方、第２変換回路３２は、上記Ａ／Ｄ変
換器２１から供給されてくる例えば８ビットの画素デー
タＺを、図８〜図１１に示す如き第２変換テーブルに基
づいて１２ビットの画像データに変換し、これを偽輪郭
補正画素データＢＺとしてセレクタ３３に供給する。
【００３２】なお、図４〜図７及び図８〜図１１に示さ
れる偽輪郭補正画素データＡＺ（ＢＺ）の各ビットの論
理値「０（空欄）」は、非発光、論理値「１」は、発光
を指定するものである。ここで、１２ビットの偽輪郭補
正画素データＡＺ（ＢＺ）の各ビットデータＤ０、Ｄ
１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｄ
９、ＤＡ、ＤＢは、８ビットの画素データの各ビット桁
に対応して１フレームの表示期間をＳＦ０〜ＳＦ７なる
８個のサブフレームに分割し、さらに、重み付けの大き
い上位４ビットに対応する各サブフレームＳＦ４〜ＳＦ
７を２分割した１２個のサブフレームＳＦ０、ＳＦ１、
ＳＦ２、ＳＦ３、ＳＦ４ａ、ＳＦ４ｂ、ＳＦ５ａ、ＳＦ
５ｂ、ＳＦ６ａ、ＳＦ６ｂ、ＳＦ７ａ、ＳＦ７ｂに対応
し、各サブフレームＳＦ０〜ＳＦ７ｂでは、例えば、順
に１回、２回、４回、８回、８回、８回、１６回、１６
回、３２回、３２回、６４回、６４回の維持放電発光が
行われる。
【００３３】セレクタ３３は、第１変換回路３１から供
給された偽輪郭補正画素データＡＺ、及び第２変換回路
３２から供給された偽輪郭補正画素データＢＺを制御回
路２２から供給される選択信号に応じて画素毎に選択
し、これを信号切換回路２７に供給する。
【００３４】このように、１フレームの表示期間内での
輝度レベルが等しくかつ発光実施位置が異なる２つの変
換パターン（発光パターン）を第１及び第２変換テーブ
ルにて用意し、画素毎にその発光パターンを変更するこ
とにより、偽輪郭の軽減を図ることができる。次に、図
２の駆動装置を用いた本発明による一実施形態の中間調
表示方法を説明する。
【００３５】入力映像信号が静止画像でかつノンインタ
ーレース映像信号と判別された場合、信号切換回路２７
は、制御回路２２から供給される切換信号に応答して、
ａ側の端子に接続され、Ａ／Ｄ変換器２１から出力され
る８ビットの画素データをフレームメモリ２４に供給す
る。この画素データはそのままフレームメモリ２４に書
き込まれ、図４〜図７に示される１フレームの表示期間
におけるサブフレームの表示順番となるように各サブフ
レームに対応するビット桁のビットデータが順次読み出
され、ＰＤＰ１１は、線順次走査で駆動される。
【００３６】すなわち、図１２に示すように、８ビット
の画素データの各ビット桁に対応して１フレームの表示
期間をＳＦ０〜ＳＦ７なる８個のサブフレームに分割
し、各サブフレームＳＦ０〜ＳＦ７では、例えば、順に
１回、２回、４回、８回、１６回、３２回、６４回、１
２８回の維持放電発光が行われる。そして、１フレーム
表示期間内の複数のサブフレームの表示順番は、ＳＦ
０、ＳＦ２、ＳＦ４、ＳＦ６、ＳＦ７、ＳＦ５、ＳＦ
３、ＳＦ１となっており、重み付けが最も大きいビット
（最上位ビット）に対応するサブフレームＳＦ７を１フ
レームの表示期間の中心に配置するとともに重み付けが
最も大きいビットに対応するサブフレームの前後に前記
重み付けが最も大きいビットより重み付けが小さいビッ
トに対応するサブフレームＳＦ６〜ＳＦ０を重み付けが
大きい順に順次振り分けて配置している。
【００３７】次に、入力映像信号が静止画像でかつイン
ターレース映像信号と判別された場合、信号切換回路２
７は、制御回路２２から供給される切換信号に応答し
て、ａ側の端子又はｃ側の端子に接続され、Ａ／Ｄ変換
器２１又は走査線補間処理回路２９から出力される８ビ
ットの画素データをフレームメモリ２４に供給する。
【００３８】この画素データはそのままフレームメモリ
２４に書き込まれ、図１２に示される１フレームの表示
期間におけるサブフレームの表示順番となるように各サ
ブフレームに対応するビット桁のビットデータがフレー
ムメモリ２４に順次読み出され、Ａ／Ｄ変換器２１から
出力される画素データを用いる場合、ＰＤＰは後述する
２ライン同時書き込み走査により駆動され、走査線補間
処理回路２９から出力される画素データを用いる場合、
ＰＤＰは線順次走査で駆動される。
【００３９】次に、入力映像信号が動きの遅い動画像で
かつノンインターレース映像信号と判別された場合、信
号切換回路２７は、制御回路２２から供給される選択信
号に応答して、ａ側の端子に接続され、Ａ／Ｄ変換器２
１から出力される８ビットの画素データをフレームメモ
リ２４に供給する。
【００４０】この画素データはそのままフレームメモリ
２４に書き込まれ、図１３に示される１フレームの表示
期間におけるサブフレームの表示順番となるように各サ
ブフレームに対応するビット桁のビットデータが順次読
み出され、ＰＤＰ１１は、後述する２ライン同時書き込
み走査により駆動される。この時フレームメモリ２４に
対する書き込みが制御されて垂直方向にデータが１／２
に圧縮される（間引かれる）。
【００４１】すなわち、図８〜図１１に示すように、８
ビットの画素データの各ビット桁に対応して１フレーム
の表示期間をＳＦ０〜ＳＦ７なる８個のサブフレームに
分割し、さらに、重み付けの大きい上位４ビットに対応
する各サブフレームＳＦ４〜ＳＦ７を２分割し、ＳＦ
０、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４ａ、ＳＦ４ｂ、Ｓ
Ｆ５ａ、ＳＦ５ｂ、ＳＦ６ａ、ＳＦ６ｂ、ＳＦ７ａ、Ｓ
Ｆ７ｂからなる１２サブフレームで構成し、各サブフレ
ームＳＦ０〜ＳＦ７ｂでは、例えば、順に１回、２回、
４回、８回、８回、８回、１６回、１６回、３２回、３
２回、６４回、６４回の維持放電発光が行われる。
【００４２】そして、１フレーム表示期間内の複数のサ
ブフレームの表示順番は、ＳＦ０、ＳＦ４ａ、ＳＦ６
ａ、ＳＦ７ａ、ＳＦ５ａ、ＳＦ２、ＳＦ３、ＳＦ５ｂ、
ＳＦ７ｂ、ＳＦ６ｂ、ＳＦ４ｂ、ＳＦ１となっており、
分割サブフレームの各々ＳＦ４ａ〜ＳＦ７ａ、ＳＦ４ｂ
〜ＳＦ７ｂを１フレームの表示期間の中心に対して対称
にかつ重み付けが最も大きいビットに対応する２つの分
割サブフレームＳＦ７ａ、ＳＦ７ｂの前後に重み付けが
最も大きいビットより重み付けが小さいビットに対応す
る分割サブフレームＳＦ４ａ〜ＳＦ６ａ、ＳＦ４ｂ〜Ｓ
Ｆ６ｂを重み付けが大きい順に順次振り分けて配置され
ている。
【００４３】次に、入力映像信号が動きの遅い動画像で
かつインターレース映像信号と判別された場合、信号切
換回路２７は、制御回路２２から供給される選択信号に
応答して、ａ側の端子に接続され、Ａ／Ｄ変換器２１か
ら出力される８ビットの画素データをフレームメモリ２
４に供給する。
【００４４】この画素データはそのままフレームメモリ
２４に書き込まれ、図１３に示される１フレームの表示
期間におけるサブフレームの表示順番となるように各サ
ブフレームに対応するビット桁のビットデータが順次読
み出され、ＰＤＰ１１は、後述する２ライン同時書き込
み走査により駆動される。
【００４５】次に、入力映像信号が動きの速い動画像で
かつノンインターレース映像信号と判別された場合、信
号切換回路２７は、制御回路２２から供給される選択信
号に応答して、ｂ側の端子に接続され、画像データ処理
回路２３から出力される１２ビットの偽輪郭補正画素デ
ータをフレームメモリ２４に供給する。
【００４６】この画素データはそのままフレームメモリ
２４に書き込まれ、図１３に示される１フレームの表示
期間におけるサブフレームの表示順番となるように各サ
ブフレームに対応するビット桁のビットデータが順次読
み出され、ＰＤＰ１１は、後述する２ライン同時書き込
み走査により駆動される。この時フレームメモリ２４に
対する書き込みが制御されて垂直方向にデータが１／２
に圧縮される（間引かれる）。
【００４７】次に、入力映像信号が動きの速い動画像で
かつインターレース映像信号と判別された場合、信号切
換回路２７は、制御回路２２から供給される選択信号に
応答して、ｂ側の端子に接続され、画像データ処理回路
２３から出力される１２ビットの偽輪郭補正画素データ
をフレームメモリ２４に供給する。
【００４８】この画素データはそのままフレームメモリ
２４に書き込まれ、図１３に示される１フレームの表示
期間におけるサブフレームの表示順番となるように各サ
ブフレームに対応するビット桁のビットデータが順次読
み出され、ＰＤＰ１１は、後述する２ライン同時書き込
み走査により駆動される。
【００４９】このような動きの速い動画の映像信号を表
示する際、発光期間が等しい分割サブフレームの発光実
施位置が互いに異なる位置となる発光パターンを複数個
用意し、画素毎に発光パターンを変更することにより、
偽輪郭の軽減を図ることができる。
【００５０】上述のような動画の映像信号を表示する
際、フレームメモリ２４は、各サブフレームの表示期間
毎に、画素データを第１ラインに相当するものから順に
読み出して列電極ドライバ２６に供給して行く。
【００５１】ここで、動画の映像信号を表示する場合、
図１４に示すように、プラズマディスプレイパネルの連
続した２ラインの行電極を１走査単位として線順次にて
駆動するとともに、第１フィールド（奇数フィールド）
と第２フィールド（偶数フィールド）で同時に駆動する
１走査単位の行電極を１行電極だけずらすようにして走
査する。
【００５２】図１４（ａ）〜図１４（ｃ）は、第１フィ
ールドにおける走査のために選択された書き込みを行う
行電極の１水平走査期間毎の変化を、（ｄ）〜（ｆ）
は、第２フィールドにおける走査のために選択された書
き込みを行う行電極の１水平走査期間毎の変化を示して
いる。ここで、１水平走査期間において、２ライン（隣
接する２本の行電極）に同じ画素データが書き込まれ
る。
【００５３】このように、動画のインターレース映像信
号の場合、画素データのビット数が同じでかつ例えば上
記のような２ライン同時書き込みを行うことにより、ノ
ンインターレース映像信号に比して画素データ量が半分
となり、アドレス期間も半分となるので、上記のように
サブフィールド数（ビット数）を増やして偽輪郭を低減
しようとしても、フレームメモリ２４の容量を増やさな
くても良い。
【００５４】また、動画のノンインターレース映像信号
の場合でも、走査線数を圧縮し、２ライン同時書き込み
を行うことにより、静止画のノンインターレース映像信
号に比して画素データ量が半分となり、アドレス期間も
半分となるので、上記と同様フレームメモリ２４の容量
の増大を抑制することができる。
【００５５】また、サブフィールド数（ビット数）を増
やして、例えば６４階調（６ビット）から２５６階調
（８ビット）に階調数を増やすこともできる。さらに、
余ったメモリ容量を用いて画像データの一時記憶にも利
用することも可能である。
【００５６】上記の中間調表示方法では、入力映像信号
が動画像か又は静止画像かを識別し、異なる偽輪郭補正
処理を行うように構成した例を示したが、ユーザが手動
操作により、入力映像信号に対して偽輪郭補正処理（及
び２ライン同時書き込み走査）を行うか否か選択できる
ようにしても良い。
【００５７】また、上述の中間調表示方法では、入力映
像信号が動きの速い動画像の場合、発光期間が等しい分
割サブフレームの発光実施位置が互いに異なる位置とな
る発光パターンを複数個用意し、画素毎に発光パターン
を変更するようにしたが、動きの速さにかかわらず入力
映像信号が動画像の場合には、上述の入力映像信号が動
きの遅い動画像の場合、又は動きの速い場合のどちらか
一方の偽輪郭補正処理を一様に適用するようにしても良
い。
【００５８】上記の駆動装置では、３電極構造の反射型
ＡＣＰＤＰを用いた例を示したが、これに限らず、例え
ばＤＣ（直流）型ＰＤＰ等の他の形式のＰＤＰや液晶表
示パネル等にも適用できる。
【００５９】
【発明の効果】本発明のディスプレイパネルの中間調表
示方法によれば、入力映像信号が動画像か又は静止画像
かに応じて異なる偽輪郭補正処理を行うことにより、画
像内容に最適な処理を行い、表示品質を向上することが
できる。
【００６０】また、入力映像信号が動画像でかつ飛越走
査によって生成された映像信号と判別された場合、ディ
スプレイパネルの連続した２ラインの行電極を１走査単
位として線順次にて駆動するとともに、第１フィールド
と第２フィールドで同時に駆動する１走査単位の行電極
を行電極だけずらすことにより、書き込み走査時間を短
縮し偽輪郭補正処理のためにサブフレームを増やすため
の時間を得ることができる。
【００６１】また、入力映像信号が静止画像でかつ非飛
越走査によって生成された映像信号と判別された場合、
ディスプレイパネルを線順次で駆動することにより非飛
越走査の画像に対して表示品質の低下を生じることがな
い。
【００６２】また、入力映像信号が動画像と判別された
場合、発光期間が等しい分割サブフレームの発光実施位
置が互いに異なる位置となる発光パターンを複数個用意
し、画素毎に発光パターンを変えることにより、動きの
速い動画像に対してさらに偽輪郭を軽減することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるディスプレイパネ
ルの中間調表示方法で駆動される３電極構造の反射型Ａ
ＣＰＤＰの構造を示す図である。
【図２】図１のＰＤＰを使用した本発明の一実施形態の
ディスプレイパネルの中間調表示方法を実施する駆動装
置を示す図である。
【図３】本発明の偽輪郭補正データ変換回路の内部構成
を示す図である。
【図４】本発明の一実施形態において用いられる画像デ
ータ変換テーブルである。
【図５】本発明の一実施形態において用いられる画像デ
ータ変換テーブルである。
【図６】本発明の一実施形態において用いられる画像デ
ータ変換テーブルである。
【図７】本発明の一実施形態において用いられる画像デ
ータ変換テーブルである。
【図８】本発明の一実施形態において用いられる画像デ
ータ変換テーブルである。
【図９】本発明の一実施形態において用いられる画像デ
ータ変換テーブルである。
【図１０】本発明の一実施形態において用いられる画像
データ変換テーブルである。
【図１１】本発明の一実施形態において用いられる画像
データ変換テーブルである。
【図１２】本発明の一実施形態において用いられる１フ
レーム表示期間内の各ビット桁に対応したサブフレーム
の配列を示す図である。
【図１３】本発明の一実施形態において用いられる１フ
レーム表示期間内の各ビット桁に対応したサブフレーム
の配列の他の例を示す図である。
【図１４】本発明の一実施形態におけるプラズマディス
プレイパネルの第１フィールドと第２フィールドでの駆
動電極の推移を示す図である。
【符号の説明】
１，２ ・・・・・ ガラス基板 ３ ・・・・・ バス電極（金属電極） ４ ・・・・・ 透明電極 ５ ・・・・・ 誘電体層 ６ ・・・・・ 保護層 ７ ・・・・・ 放電空間 ８ ・・・・・ 蛍光体層 １０ ・・・・・ 障壁 １１ ・・・・・ ＰＤＰ Ｘ，Ｙ ・・・・・ 行電極（維持電極） Ｄ ・・・・・ 列電極（アドレス電極） ２１ ・・・・・ Ａ／Ｄ変換器 ２２ ・・・・・ 制御回路 ２３ ・・・・・ 画像データ処理回路 ２４ ・・・・・ フレームメモリ ２５ａ ・・・・・ 行電極Ｘドライバ ２５ｂ ・・・・・ 行電極Ｙドライバ ２６ ・・・・・ 列電極ドライバ ２７ ・・・・・ 信号切換回路（中継手段） ２８ ・・・・・ 映像信号識別回路 ２９ ・・・・・ 走査線補間処理回路 ３１ ・・・・・ 第１変換回路 ３２ ・・・・・ 第２変換回路 ３３ ・・・・・ セレクタ ＡＺ，ＢＺ ・・・・・ 偽輪郭補正画素データ ＳＦ０〜ＳＦ７ ・・・・・ サブフレーム Ｚ ・・・・・ 画素データ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/28 Ｋ (56)参考文献 特開 平10−274961（ＪＰ，Ａ) 特開 平10−39831（ＪＰ，Ａ) 特開 平10−171401（ＪＰ，Ａ) 特開 平９−198006（ＪＰ，Ａ) 特開 平５−127612（ＪＰ，Ａ) 特開 平８−254965（ＪＰ，Ａ) 特開 平３−145691（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力映像信号を複数ビットの画素データ
    に変換し、単位表示期間を前記画素データの各ビット桁
    の重み付けに対応した発光時間を有する複数のサブフレ
    ームに分割して階調表示を行うディスプレイパネルの中
    間調表示方法であって、前記入力映像信号を判別回路により静止画像が動画像か
    を判別し、 前記入力映像信号が静止画像と判別された場合、 前記単位表示期間内の前記複数のサブフレームを重み付
    けが最も大きいビットに対応するサブフレームの前後に
    前記重み付けが最も大きいビットより重み付けが小さい
    ビットに対応するサブフレームが存在するように配置
    し、 前記入力映像信号が動画像と判別された場合、 重み付けが最も大きいビットを含む前記単位表示期間内
    の前記複数のサブフレームのうちの重み付けが大きい上
    位ビットに対応するサブフレームの各々を複数の分割サ
    ブフレームに分割し、前記単位表示期間内の前記複数の
    分割サブフレームの各々を前記重み付けが最も大きいビ
    ットに対応する分割サブフレームの前後に前記重み付け
    が最も大きいビットより重み付けが小さい前記上位ビッ
    トに対応する分割サブフレームが存在するように配置し
    たことを特徴とするディスプレイパネルの中間調表示方
    法。
  2. 【請求項２】 前記入力映像信号が静止画像と判別され
    た場合、 前記単位表示期間内の前記複数のサブフレームを、重み
    付けが最も大きいビットに対応するサブフレームを前記
    １フレームの表示期間の中心に配置するとともに前記重
    み付けが最も大きいビットに対応するサブフレームの前
    後に前記重み付けが最も大きいビットより重み付けが小
    さいビットに対応するサブフレームを重み付けが大きい
    順に順次振り分けて配置し、 前記入力映像信号が動画像と判別された場合、 重み付けが最も大きいビットを含む前記単位表示期間内
    の前記複数のサブフレームのうちの重み付けが大きい上
    位ビットに対応するサブフレームの各々を２つの分割サ
    ブフレームに分割し、前記単位表示期間内の前記分割サ
    ブフレームの各々を前記１フレームの表示期間の中心に
    対して対称にかつ前記重み付けが最も大きいビットに対
    応する分割サブフレームの各々の前後に前記重み付けが
    最も大きいビットより重み付けが小さい前記上位ビット
    に対応する分割サブフレームを重み付けが大きい順に順
    次振り分けて配置しことを特徴とする請求項１記載のデ
    ィスプレイパネルの中間調表示方法。
  3. 【請求項３】 前記入力映像信号が静止画像でかつ非飛
    越走査によって生成された映像信号と判別された場合、
    前記ディスプレイパネルを線順次で駆動することを特徴
    とする請求項１又は２記載のディスプレイパネルの中間
    調表示方法。
  4. 【請求項４】 前記入力映像信号が動画像でかつ飛越走
    査によって生成された映像信号と判別された場合、前記
    ディスプレイパネルの連続した２ラインの行電極を１走
    査単位として線順次にて駆動するとともに、第１フィー
    ルドと第２フィールドで同時に駆動する１走査単位の行
    電極を１行電極だけずらすようにしたことを特徴とする
    請求項１又は２記載のディスプレイパネルの中間調表示
    方法。
  5. 【請求項５】 前記入力映像信号が動画像と判別された
    場合、発光期間が等しい前記分割サブフレームの発光実
    施位置が互いに異なる位置となる発光パターンを複数個
    用意し、画素毎に発光パターンを変えることを特徴とす
    る請求項１又は２記載のディスプレイパネルの中間調表
    示方法。
JP12353797A 1997-04-26 1997-04-26 ディスプレイパネルの中間調表示方法 Expired - Fee Related JP3529241B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12353797A JP3529241B2 (ja) 1997-04-26 1997-04-26 ディスプレイパネルの中間調表示方法
US09/060,365 US6088012A (en) 1997-04-26 1998-04-15 Half tone display method for a display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12353797A JP3529241B2 (ja) 1997-04-26 1997-04-26 ディスプレイパネルの中間調表示方法

Publications (2)

Publication Number Publication Date
JPH10301531A JPH10301531A (ja) 1998-11-13
JP3529241B2 true JP3529241B2 (ja) 2004-05-24

Family

ID=14863065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12353797A Expired - Fee Related JP3529241B2 (ja) 1997-04-26 1997-04-26 ディスプレイパネルの中間調表示方法

Country Status (2)

Country Link
US (1) US6088012A (ja)
JP (1) JP3529241B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0896317B1 (en) 1997-08-07 2008-05-28 Hitachi, Ltd. Color image display apparatus and method
US6741227B2 (en) 1997-08-07 2004-05-25 Hitachi, Ltd. Color image display apparatus and method
EP0982707A1 (en) * 1998-08-19 2000-03-01 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
EP1022714A3 (en) * 1999-01-18 2001-05-09 Pioneer Corporation Method for driving a plasma display panel
EP1049068A1 (en) * 1999-04-28 2000-11-02 THOMSON multimedia S.A. Method and apparatus for processing video signals
CN1168288C (zh) 1999-11-06 2004-09-22 三星电子株式会社 图像显示***中的假轮廓校正装置和假轮廓校正方法
JP2001350453A (ja) * 2000-06-08 2001-12-21 Hitachi Ltd 画像表示方法および画像表示装置
EP1336170A2 (en) * 2000-10-31 2003-08-20 Koninklijke Philips Electronics N.V. Sub-field driven display device and method
JP2002221934A (ja) * 2001-01-25 2002-08-09 Fujitsu Hitachi Plasma Display Ltd 表示装置の駆動方法及びプラズマディスプレイ装置
TW582000B (en) * 2001-04-20 2004-04-01 Semiconductor Energy Lab Display device and method of driving a display device
EP1415296B1 (en) * 2001-07-20 2009-12-23 Koninklijke Philips Electronics N.V. Partial line doubling driving method and display device using the same
EP1291835A1 (en) * 2001-08-23 2003-03-12 Deutsche Thomson-Brandt Gmbh Method and device for processing video pictures
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
KR100489445B1 (ko) * 2001-11-29 2005-05-17 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
JP2003271099A (ja) * 2002-03-13 2003-09-25 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の駆動方法
KR100842163B1 (ko) * 2002-04-24 2008-06-27 오리온피디피주식회사 플라즈마 디스플레이 패널에서의 서브필드 조합 방법
KR100486715B1 (ko) * 2002-10-09 2005-05-03 삼성전자주식회사 펄스수 변조방식 디지털 디스플레이 패널에서 의사 윤곽감소를 위한 방법 및 장치
TWI359394B (en) * 2002-11-14 2012-03-01 Semiconductor Energy Lab Display device and driving method of the same
KR100472483B1 (ko) * 2002-11-29 2005-03-10 삼성전자주식회사 의사 윤곽 제거 방법 및 이에 적합한 장치
KR100495301B1 (ko) * 2003-02-21 2005-06-14 삼성에스디아이 주식회사 플라즈마 표시 패널의 영상 데이터 보정 방법과 장치, 그장치를 갖는 플라즈마 표시 패널 장치
US7391391B2 (en) * 2003-11-13 2008-06-24 Victor Company Of Japan, Limited Display apparatus
JP4341839B2 (ja) * 2003-11-17 2009-10-14 シャープ株式会社 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
KR100764075B1 (ko) 2003-11-17 2007-10-09 샤프 가부시키가이샤 화상 표시 장치, 전자 장치, 액정 ｔｖ, 액정 모니터 장치,화상 표시 방법, 및 컴퓨터-판독가능 기록 매체
KR100763623B1 (ko) 2003-11-17 2007-10-05 샤프 가부시키가이샤 화상 표시 장치, 전자 장치, 액정 ｔｖ, 액정 모니터 장치,화상 표시 방법, 및 컴퓨터-판독가능 기록 매체
JP4591081B2 (ja) * 2004-02-02 2010-12-01 日本ビクター株式会社 画像表示装置の駆動方法
JP2005275315A (ja) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd 表示装置、その駆動方法及びそれを用いた電子機器
KR100551016B1 (ko) * 2004-05-25 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 계조 표현 방법 및 플라즈마 표시장치
JP2006221060A (ja) * 2005-02-14 2006-08-24 Sony Corp 映像信号処理装置、映像信号の処理方法、映像信号の処理プログラム及び映像信号の処理プログラムを記録した記録媒体
EP1720149A3 (en) * 2005-05-02 2007-06-27 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102394049B (zh) * 2005-05-02 2015-04-15 株式会社半导体能源研究所 显示装置的驱动方法
US7636078B2 (en) * 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
EP1724751B1 (en) * 2005-05-20 2013-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus
US20070001954A1 (en) * 2005-07-04 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP2007086347A (ja) * 2005-09-21 2007-04-05 Eastman Kodak Co 表示装置
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
US20070296667A1 (en) * 2006-06-26 2007-12-27 Chun-Lun Pan Driving device and driving method of plasma display panel
CN100578584C (zh) * 2006-07-17 2010-01-06 中华映管股份有限公司 等离子显示面板的驱动装置及其驱动方法
JP6540720B2 (ja) * 2017-01-19 2019-07-10 日亜化学工業株式会社 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009330A (en) * 1976-04-05 1977-02-22 Bell Telephone Laboratories, Incorporated Circuit for selecting frames indicative of still pictures
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
US5943032A (en) * 1993-11-17 1999-08-24 Fujitsu Limited Method and apparatus for controlling the gray scale of plasma display device
JP3555995B2 (ja) * 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
US5940142A (en) * 1995-11-17 1999-08-17 Matsushita Electronics Corporation Display device driving for a gray scale expression, and a driving circuit therefor
JP3719783B2 (ja) * 1996-07-29 2005-11-24 富士通株式会社 中間調表示方法および表示装置

Also Published As

Publication number Publication date
JPH10301531A (ja) 1998-11-13
US6088012A (en) 2000-07-11

Similar Documents

Publication Publication Date Title
JP3529241B2 (ja) ディスプレイパネルの中間調表示方法
JP3689519B2 (ja) プラズマディスプレイパネルの駆動装置
JP3417246B2 (ja) 階調表示方法
KR100362694B1 (ko) 플라즈마 표시 패널 구동 방법
US6127991A (en) Method of driving flat panel display apparatus for multi-gradation display
EP0903718A1 (en) AC plasma display panel and method of driving the same
JP4126577B2 (ja) 表示装置及び表示装置の駆動方法
JPH11352925A (ja) Ｐｄｐの駆動方法
JPH07261696A (ja) 階調表示方法
JP2000259121A (ja) ディスプレイパネルの駆動方法
JP2005321442A (ja) ディスプレイ装置のディザ処理回路
JP2001005422A (ja) プラズマディスプレイ装置駆動方法およびプラズマディスプレイ装置
JP3591623B2 (ja) プラズマディスプレイパネルの駆動方法
EP1591989A1 (en) Display panel drive method
CN101101725B (zh) 等离子显示装置、等离子显示装置用驱动电路和等离子显示装置的图像显示方法
JP4703892B2 (ja) ディスプレイパネルの駆動方法
JP3734244B2 (ja) ディスプレイパネルの駆動方法
JP2000347620A (ja) 表示装置
JP2000098972A (ja) プラズマディスプレイパネル駆動装置
JPH077702A (ja) プラズマディスプレイ表示装置
JPH07264515A (ja) 階調表示方法
US7109950B2 (en) Display apparatus
JP3559135B2 (ja) プラズマディスプレイパネルの駆動方法
JP2900744B2 (ja) マトリックス型ディスプレイパネルの中間調画像表示方法
JP2001236037A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040224

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees