JP3523593B2 - 改良型パワー・オン・リセット回路 - Google Patents
改良型パワー・オン・リセット回路Info
- Publication number
- JP3523593B2 JP3523593B2 JP2000541775A JP2000541775A JP3523593B2 JP 3523593 B2 JP3523593 B2 JP 3523593B2 JP 2000541775 A JP2000541775 A JP 2000541775A JP 2000541775 A JP2000541775 A JP 2000541775A JP 3523593 B2 JP3523593 B2 JP 3523593B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- input
- node
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Description
【０００１】（発明の分野）
本発明は、パワー・オン・リセット（power on reset）
回路に関する。より詳しくは、本発明は、漏れ電流が少
なく、高い信頼性で動作するパワー・オン・リセット回
路を提供する。
回路に関する。より詳しくは、本発明は、漏れ電流が少
なく、高い信頼性で動作するパワー・オン・リセット回
路を提供する。
【０００２】（関連する技術の説明）
パワー・オン・リセット回路は、集積回路において、電
源電圧が動作レベルに達したときに、リセット信号を生
成するのに用いられている。たとえば、米国特許第５，
３４５，４２４号では、その図３にパワー・オン・リセ
ット回路が例示されている。この米国特許第５，３４
５，４２４号に説明されている回路の欠点の一つは、電
源をオンにしたときに回路を通して直流漏れ電流が生じ
るという点である。低電力の集積回路がより重要になっ
ていていることから、このような直流漏れ電流は許され
ない。
源電圧が動作レベルに達したときに、リセット信号を生
成するのに用いられている。たとえば、米国特許第５，
３４５，４２４号では、その図３にパワー・オン・リセ
ット回路が例示されている。この米国特許第５，３４
５，４２４号に説明されている回路の欠点の一つは、電
源をオンにしたときに回路を通して直流漏れ電流が生じ
るという点である。低電力の集積回路がより重要になっ
ていていることから、このような直流漏れ電流は許され
ない。
【０００３】従来の集積回路において採用されている別
の方法を図１に示す。この回路には、トランジスタＭ１
〜Ｍ５からなる入力ドライバが含まれている。この入力
ドライバは、トランジスタＭ７及びＭ８から形成される
インバータの入力となるノード１において電圧を駆動す
る。クランプトランジスタＭ６は、インバータの入力と
給電電位との間に接続されている。トランジスタＭ９か
らなるキャパシタは、給電電位と、トランジスタＭ７及
びＭ８から構成されるインバータの出力との間に接続さ
れている。キャパシタ接続されたトランジスタＭ９は、
インバータの入力がトランジスタＭ８のトリガー点に達
するまで、インバータの出力を給電電位のレベルに接続
する役割を果たす。Ｍ８がオンになると、キャパシタは
放電されてグランド電位となる。したがって、パワー・
アップシーケンスのときは、インバータの出力は、給電
電位が増大するのに従ってプルアップされる。ノード１
（ＮＯＤＥ１）における電圧がトランジスタＭ８のター
ン・オン電位に達すると、ノード２（ＮＯＤＥ２）のプ
ルアップによって生成されるパルスは終了する。このパ
ルスは、直列接続された二つのインバータからなるバッ
ファによって、パワー・オン・リセット信号に変換され
る。トランジスタＭ６は、パワー・ダウンシーケンスの
ときに、トランジスタＭ７及びＭ８から構成されるイン
バータの入力を、給電電位に近いレベルにクランプする
という役割を果たす。したがって、給電電位がグランド
へ近づくときに、ノード１は、給電電位より高いトラン
ジスタＭ６のしきい値以上になることはできい。このよ
うにして、これに続くパワー・アップシーケンスのあい
だ、ノード１は十分に低く、インバータの入力がトラン
ジスタＭ８のトリップ点以下となることを保障し、これ
により、トランジスタＭ９を介する容量結合が、パワー
・オンパルスの形成において作用するようにする。しか
しながらこの回路は、回路の通常の動作時に、インバー
タの入力（ノード１と呼ぶ）が給電電位のレベルまでド
ライブされないという欠点がある。これは、低電力デバ
イスでは許されないトランジスタＭ７を通る漏れ電流を
引き起こす。
の方法を図１に示す。この回路には、トランジスタＭ１
〜Ｍ５からなる入力ドライバが含まれている。この入力
ドライバは、トランジスタＭ７及びＭ８から形成される
インバータの入力となるノード１において電圧を駆動す
る。クランプトランジスタＭ６は、インバータの入力と
給電電位との間に接続されている。トランジスタＭ９か
らなるキャパシタは、給電電位と、トランジスタＭ７及
びＭ８から構成されるインバータの出力との間に接続さ
れている。キャパシタ接続されたトランジスタＭ９は、
インバータの入力がトランジスタＭ８のトリガー点に達
するまで、インバータの出力を給電電位のレベルに接続
する役割を果たす。Ｍ８がオンになると、キャパシタは
放電されてグランド電位となる。したがって、パワー・
アップシーケンスのときは、インバータの出力は、給電
電位が増大するのに従ってプルアップされる。ノード１
（ＮＯＤＥ１）における電圧がトランジスタＭ８のター
ン・オン電位に達すると、ノード２（ＮＯＤＥ２）のプ
ルアップによって生成されるパルスは終了する。このパ
ルスは、直列接続された二つのインバータからなるバッ
ファによって、パワー・オン・リセット信号に変換され
る。トランジスタＭ６は、パワー・ダウンシーケンスの
ときに、トランジスタＭ７及びＭ８から構成されるイン
バータの入力を、給電電位に近いレベルにクランプする
という役割を果たす。したがって、給電電位がグランド
へ近づくときに、ノード１は、給電電位より高いトラン
ジスタＭ６のしきい値以上になることはできい。このよ
うにして、これに続くパワー・アップシーケンスのあい
だ、ノード１は十分に低く、インバータの入力がトラン
ジスタＭ８のトリップ点以下となることを保障し、これ
により、トランジスタＭ９を介する容量結合が、パワー
・オンパルスの形成において作用するようにする。しか
しながらこの回路は、回路の通常の動作時に、インバー
タの入力（ノード１と呼ぶ）が給電電位のレベルまでド
ライブされないという欠点がある。これは、低電力デバ
イスでは許されないトランジスタＭ７を通る漏れ電流を
引き起こす。
【０００４】図１の回路は、パワー・ダウンレベルが完
全にグランドレベルに達しないことによって、別の欠点
も生じる。最終的なパワー・ダウンレベルが約０．５ボ
ルトで、クランプトランジスタＭ６のしきい値が約０．
８ボルトだとすると、ノード１は、次のパワー・アップ
シーケンスが開始されたときに、トランジスタＭ８のト
リップ点よりも高くなり得る。このような状況では、ト
ランジスタＭ８は、給電電位が直線的に上昇するあい
だ、インバータの出力においてキャパシタを放電する。
この場合には、パワー・オン・パルスは生成されない。
全にグランドレベルに達しないことによって、別の欠点
も生じる。最終的なパワー・ダウンレベルが約０．５ボ
ルトで、クランプトランジスタＭ６のしきい値が約０．
８ボルトだとすると、ノード１は、次のパワー・アップ
シーケンスが開始されたときに、トランジスタＭ８のト
リップ点よりも高くなり得る。このような状況では、ト
ランジスタＭ８は、給電電位が直線的に上昇するあい
だ、インバータの出力においてキャパシタを放電する。
この場合には、パワー・オン・パルスは生成されない。
【０００５】図２は改善された回路を例示しており、こ
れも従来技術で使われているものである。図２の例で
は、トランジスタＭ７とトランジスタＭ８から構成され
るインバータの入力と、グランドとの間に、しきい値の
低いトランジスタＭ１０が追加的に接続されている。し
きい値の低いトランジスタＭ１０は、インバータの入力
における電圧を確実に０．６ボルト以下にプルダウンす
る。これはＭ１０のしきい値であり、パワー・ダウンの
状況ではトランジスタＭ８のしきい値よりも低い。この
ことは、給電電位が完全にはグランドに落ちないパワー
・ダウンの状況で、回路が動作することを保証する。し
かしながら、図２の回路は、トランジスタＭ７及びＭ８
から構成されるインバータの入力におけるノード１の電
位が、通常動作時に給電電位に達しないという欠点があ
る。この場合トランジスタＭ７を通る漏れ電流が生じる
が、これは許されない。
れも従来技術で使われているものである。図２の例で
は、トランジスタＭ７とトランジスタＭ８から構成され
るインバータの入力と、グランドとの間に、しきい値の
低いトランジスタＭ１０が追加的に接続されている。し
きい値の低いトランジスタＭ１０は、インバータの入力
における電圧を確実に０．６ボルト以下にプルダウンす
る。これはＭ１０のしきい値であり、パワー・ダウンの
状況ではトランジスタＭ８のしきい値よりも低い。この
ことは、給電電位が完全にはグランドに落ちないパワー
・ダウンの状況で、回路が動作することを保証する。し
かしながら、図２の回路は、トランジスタＭ７及びＭ８
から構成されるインバータの入力におけるノード１の電
位が、通常動作時に給電電位に達しないという欠点があ
る。この場合トランジスタＭ７を通る漏れ電流が生じる
が、これは許されない。
【０００６】したがって、パワー・アップサイクルとパ
ワー・アップサイクルの間で給電電位が完全にはグラン
ドまで落ちないときに確実に動作し、漏れ電流が生じな
いよう改善されたパワー・オン・リセット回路が提供さ
れることがが望まれている。
ワー・アップサイクルの間で給電電位が完全にはグラン
ドまで落ちないときに確実に動作し、漏れ電流が生じな
いよう改善されたパワー・オン・リセット回路が提供さ
れることがが望まれている。
【０００７】（発明の概要）
本発明は、望ましくない直流漏れ電流の問題を解決する
とともに、給電電位が完全にグランドまで低下しないと
きでも動作するパワー・オン・リセット回路を提供す
る。
とともに、給電電位が完全にグランドまで低下しないと
きでも動作するパワー・オン・リセット回路を提供す
る。
【０００８】すなわち、本発明は、給電電位の給電ノー
ドと参照ノードの間におけるパワー・ダウンレベルから
パワー・オンレベルまでの変化に応答して、パワー・オ
ン・リセット信号を生成するための回路を提供する。こ
の回路は、給電ノードに接続された第一の端子と、第二
の端子とを含んでいる。インバータなどの出力ドライバ
は、給電ノードと参照ノードの間に接続される。出力ド
ライバは入力と、キャパシタの第二の端子に接続された
出力とを有している。
ドと参照ノードの間におけるパワー・ダウンレベルから
パワー・オンレベルまでの変化に応答して、パワー・オ
ン・リセット信号を生成するための回路を提供する。こ
の回路は、給電ノードに接続された第一の端子と、第二
の端子とを含んでいる。インバータなどの出力ドライバ
は、給電ノードと参照ノードの間に接続される。出力ド
ライバは入力と、キャパシタの第二の端子に接続された
出力とを有している。
【０００９】出力ドライバは、第一のｎチャンネルＭＯ
Ｓトランジスタなどからなる第一のトランジスタを含ん
でおり、第一のトランジスタは、それより高いときはオ
ンとなり、低いときはオフとなる第一のしきい値を有し
ている。第一のトランジスタのしきい値は、回路内の他
のトランジスタのそれよりも高いレベルに設定される。
第一のトランジスタのゲートは、出力ドライバの入力に
接続される。第一のトランジスタのドレインは出力ドラ
イバの出力に接続され、第一のトランジスタのソースは
参照ノードに接続される。したがって、出力は、入力が
第一のしきい値より高いときには、参照ノード電圧とさ
れる。出力ドライバは、ｐチャンネルＭＯＳトランジス
タなどからなる第二のトランジスタを含んでいる。第二
のトランジスタは、それより高いときはオフとなり、低
いときはオンとなる第二のしきい値を有している。第二
のトランジスタのゲートは、出力ドライバの入力に接続
されている。第二のトランジスタのドレインは、出力ド
ライバの出力に接続されている。第二のトランジスタの
ソースは、給電ノードに接続されている。したがって第
二のトランジスタは、出力ドライバの入力が第二のしき
い値を下回ったときに、出力ドライバの出力を給電ノー
ド電圧とする。
Ｓトランジスタなどからなる第一のトランジスタを含ん
でおり、第一のトランジスタは、それより高いときはオ
ンとなり、低いときはオフとなる第一のしきい値を有し
ている。第一のトランジスタのしきい値は、回路内の他
のトランジスタのそれよりも高いレベルに設定される。
第一のトランジスタのゲートは、出力ドライバの入力に
接続される。第一のトランジスタのドレインは出力ドラ
イバの出力に接続され、第一のトランジスタのソースは
参照ノードに接続される。したがって、出力は、入力が
第一のしきい値より高いときには、参照ノード電圧とさ
れる。出力ドライバは、ｐチャンネルＭＯＳトランジス
タなどからなる第二のトランジスタを含んでいる。第二
のトランジスタは、それより高いときはオフとなり、低
いときはオンとなる第二のしきい値を有している。第二
のトランジスタのゲートは、出力ドライバの入力に接続
されている。第二のトランジスタのドレインは、出力ド
ライバの出力に接続されている。第二のトランジスタの
ソースは、給電ノードに接続されている。したがって第
二のトランジスタは、出力ドライバの入力が第二のしき
い値を下回ったときに、出力ドライバの出力を給電ノー
ド電圧とする。
【００１０】入力ドライバは、出力ドライバの入力に接
続される。これは、出力ドライバの入力を、給電電位に
おける変化に追随するレベルにドライブする回路を含ん
でいる。
続される。これは、出力ドライバの入力を、給電電位に
おける変化に追随するレベルにドライブする回路を含ん
でいる。
【００１１】ｎチャンネルＭＯＳトランジスタなどから
なるクランプトランジスタは、出力ドライバの入力と給
電電位との間に接続され、一つの実施例では、回路内の
通常のトランジスタのしきい値より低いか或いはこれと
等しいしきい値を有する。クランプトランジスタは、給
電電位がパワー・ダウンレベルにあるときに、出力ドラ
イバの入力を、出力ドライバ内の第一のトランジスタの
第一のしきい値よりも低いドライバ・レディーレベル
（driver ready level）にクランプする。
なるクランプトランジスタは、出力ドライバの入力と給
電電位との間に接続され、一つの実施例では、回路内の
通常のトランジスタのしきい値より低いか或いはこれと
等しいしきい値を有する。クランプトランジスタは、給
電電位がパワー・ダウンレベルにあるときに、出力ドラ
イバの入力を、出力ドライバ内の第一のトランジスタの
第一のしきい値よりも低いドライバ・レディーレベル
（driver ready level）にクランプする。
【００１２】さらに、たとえば第二のトランジスタのし
きい値よりも低いしきい値を有する、ｐチャンネルＭＯ
Ｓトランジスタなどからなるフィードバックトランジス
タが含まれている。フィードバックトランジスタは、出
力ドライバの出力に接続されたゲート、出力ドライバの
入力に接続されたドレイン、および給電ノードに接続さ
れたソースを有している。フィードバックトランジスタ
は、出力ドライバの出力がフィードバックトランジスタ
のしきい値を下回ったときに、出力ドライバの入力を第
二のしきい値よりも高いドライバーオフレベルとする。
きい値よりも低いしきい値を有する、ｐチャンネルＭＯ
Ｓトランジスタなどからなるフィードバックトランジス
タが含まれている。フィードバックトランジスタは、出
力ドライバの出力に接続されたゲート、出力ドライバの
入力に接続されたドレイン、および給電ノードに接続さ
れたソースを有している。フィードバックトランジスタ
は、出力ドライバの出力がフィードバックトランジスタ
のしきい値を下回ったときに、出力ドライバの入力を第
二のしきい値よりも高いドライバーオフレベルとする。
【００１３】一つの実施例において、クランプトランジ
スタは、出力ドライバ内の第一のトランジスタのしきい
値よりも少なくとも１ボルト小さいしきい値を有してい
る。このようにすると、パワー・ダウンレベルは、たと
えばグランドまで１ボルトという広い範囲を有し、パワ
ー・オン・リセット回路の安全な動作が確保される。ま
た、給電電位がオンである期間のあいだに、フィードバ
ックトランジスタは出力ドライバの入力を、出力ドライ
バ内の第二のトランジスタのターンオンしきい値よりも
高いレベルに維持する。これにより、出力ドライバを通
る漏れ電流が流れないことを保障する。
スタは、出力ドライバ内の第一のトランジスタのしきい
値よりも少なくとも１ボルト小さいしきい値を有してい
る。このようにすると、パワー・ダウンレベルは、たと
えばグランドまで１ボルトという広い範囲を有し、パワ
ー・オン・リセット回路の安全な動作が確保される。ま
た、給電電位がオンである期間のあいだに、フィードバ
ックトランジスタは出力ドライバの入力を、出力ドライ
バ内の第二のトランジスタのターンオンしきい値よりも
高いレベルに維持する。これにより、出力ドライバを通
る漏れ電流が流れないことを保障する。
【００１４】本発明の他の観点にれば、入力ドライバ
は、出力ドライバの入力に接続された第一の端子、およ
び参照ノードに接続された第二の端子を有するキャパシ
タを含んでいる。パストランジスタは、出力ドライバの
入力と、ｐチャンネルトランジスタのゲート及びドレイ
ン及びｎチャンネルトランジスタのソース及びゲートと
の間に接続されている。ｐチャンネルトランジスタのソ
ース及びｎチャンネルトランジスタのドレインは、給電
ノードに接続されている。
は、出力ドライバの入力に接続された第一の端子、およ
び参照ノードに接続された第二の端子を有するキャパシ
タを含んでいる。パストランジスタは、出力ドライバの
入力と、ｐチャンネルトランジスタのゲート及びドレイ
ン及びｎチャンネルトランジスタのソース及びゲートと
の間に接続されている。ｐチャンネルトランジスタのソ
ース及びｎチャンネルトランジスタのドレインは、給電
ノードに接続されている。
【００１５】本発明の他の観点にれば、出力ドライバの
出力は、バッファを介して接続されており、このバッフ
ァは、出力において生成されるパルスを給電電位近傍の
大きさの信号に変換する。このバッファは、パルスに応
答して、給電電位からグランド電位に切り換えるインバ
ータからなる。他の具体例では、パワー・オン・リセッ
ト信号の極性を変えるための第二のインバータが含まれ
ている。
出力は、バッファを介して接続されており、このバッフ
ァは、出力において生成されるパルスを給電電位近傍の
大きさの信号に変換する。このバッファは、パルスに応
答して、給電電位からグランド電位に切り換えるインバ
ータからなる。他の具体例では、パワー・オン・リセッ
ト信号の極性を変えるための第二のインバータが含まれ
ている。
【００１６】本発明の他の観点及び利点は図面、詳細な
説明、クレームを参照することによって理解される。
説明、クレームを参照することによって理解される。
【００１７】（詳細な説明）図３及び図４Ａ〜図４Ｃを
参照して、本発明を詳細に説明する。図１及び図２につ
いては、発明の背景との関連で既に説明してある。
参照して、本発明を詳細に説明する。図１及び図２につ
いては、発明の背景との関連で既に説明してある。
【００１８】図３は、本発明のパワー・オン・リセット
回路の好適な実施例の回路図である。この回路は、入力
ドライバ２００、出力ドライバ２０１、Ｍ１３２によっ
て実現されているキャパシタ２０２、フィードバックト
ランジスタＭ２２２、およびクランプトランジスタＭ０
を含んでいる。出力ドライバ２０１は、出力ノード１０
２及び入力ノード１０１を有している。パルスは出力ノ
ード１０２において生成され、これは入力としてバッフ
ァ２０３に供給される。バッファ２０３は、直列接続さ
れたインバータ２０４及びインバータ２０５からなる。
回路の好適な実施例の回路図である。この回路は、入力
ドライバ２００、出力ドライバ２０１、Ｍ１３２によっ
て実現されているキャパシタ２０２、フィードバックト
ランジスタＭ２２２、およびクランプトランジスタＭ０
を含んでいる。出力ドライバ２０１は、出力ノード１０
２及び入力ノード１０１を有している。パルスは出力ノ
ード１０２において生成され、これは入力としてバッフ
ァ２０３に供給される。バッファ２０３は、直列接続さ
れたインバータ２０４及びインバータ２０５からなる。
【００１９】入力ドライバ２００は、ノード１０１を、
給電電位ＶＤＤの変化に追随させるという役割を果た
す。この実施例では、入力ドライバは、ｎチャンネルＭ
ＯＳトランジスタＭ１１７からなるキャパシタ２０６を
含んでおり、そのゲートはノード１０１に接続され、ソ
ース及びドレインは参照ノード（この実施例ではグラン
ドである）に接続されている。入力ドライバ２００はま
た、パストランジスタＭ１１３含んでおり、そのソース
はノード１０１に接続され、ゲートは給電ノードＶＤＤ
に接続され、ドレインはノード２０７に接続されてい
る。ｎチャンネルＭＯＳトランジスタＭ１１０は、ソー
ス及びゲートがノード２０７に接続され、ドレインは給
電ノードＶＤＤに接続されている。ｐチャンネルＭＯＳ
トランジスタＭ１１１は、ゲート及びドレインがノード
２０７に接続され、ソースは給電ノードＶＤＤに接続さ
れている。ｎチャンネルＭＯＳトランジスタＭ１１７及
びＭ１１３は、これらがこの実施例のデバイスを実現し
ようとしている集積回路上で、論理回路と同じしきい値
を有するものとされている。すなわち、このトランジス
タの、たとえばゲート−ソース間のしきい値電圧は、約
０．８ボルトである。この例におけるｎチャンネルＭＯ
ＳトランジスタＭ１１０は、チャンネルのドーピング濃
度を小さくしてある。これはネイティブモードと呼ばれ
る。これによりゲート−ソース間のしきい値は、標準的
なしきい値よりも小さくなる。すなわち、この例では、
たとえばトランジスタＭ１１０のゲート−ソース間しき
い値は、約０．４ボルトである。同様に、ｐチャンネル
トランジスタＭ１１１も、このデバイスにおける標準的
なｐチャンネルトランジスタとは異なるしきい値を有し
ている。このデバイスにおける標準的なｐチャンネルト
ランジスタ（たとえばトランジスタＭ１３０）はしきい
値が約−０．９ボルトであるのに対し、トランジスタＭ
１１１のゲート−ソース間しきい値は約−１．２ボルト
である。
給電電位ＶＤＤの変化に追随させるという役割を果た
す。この実施例では、入力ドライバは、ｎチャンネルＭ
ＯＳトランジスタＭ１１７からなるキャパシタ２０６を
含んでおり、そのゲートはノード１０１に接続され、ソ
ース及びドレインは参照ノード（この実施例ではグラン
ドである）に接続されている。入力ドライバ２００はま
た、パストランジスタＭ１１３含んでおり、そのソース
はノード１０１に接続され、ゲートは給電ノードＶＤＤ
に接続され、ドレインはノード２０７に接続されてい
る。ｎチャンネルＭＯＳトランジスタＭ１１０は、ソー
ス及びゲートがノード２０７に接続され、ドレインは給
電ノードＶＤＤに接続されている。ｐチャンネルＭＯＳ
トランジスタＭ１１１は、ゲート及びドレインがノード
２０７に接続され、ソースは給電ノードＶＤＤに接続さ
れている。ｎチャンネルＭＯＳトランジスタＭ１１７及
びＭ１１３は、これらがこの実施例のデバイスを実現し
ようとしている集積回路上で、論理回路と同じしきい値
を有するものとされている。すなわち、このトランジス
タの、たとえばゲート−ソース間のしきい値電圧は、約
０．８ボルトである。この例におけるｎチャンネルＭＯ
ＳトランジスタＭ１１０は、チャンネルのドーピング濃
度を小さくしてある。これはネイティブモードと呼ばれ
る。これによりゲート−ソース間のしきい値は、標準的
なしきい値よりも小さくなる。すなわち、この例では、
たとえばトランジスタＭ１１０のゲート−ソース間しき
い値は、約０．４ボルトである。同様に、ｐチャンネル
トランジスタＭ１１１も、このデバイスにおける標準的
なｐチャンネルトランジスタとは異なるしきい値を有し
ている。このデバイスにおける標準的なｐチャンネルト
ランジスタ（たとえばトランジスタＭ１３０）はしきい
値が約−０．９ボルトであるのに対し、トランジスタＭ
１１１のゲート−ソース間しきい値は約−１．２ボルト
である。
【００２０】出力ドライバ２０１は、ｐチャンネルトラ
ンジスタＭ１３０とｎチャンネルトＭＯＳトランジスタ
Ｍ１３１から構成されている。好適な実施例におけるｎ
チャンネルＭＯＳトランジスタＭ１３１は、チャンネル
に追加のｐ型ドーパントを注入することによって、約
１．８ボルトという高いゲート−ソース間しきい値電圧
を有している。トランジスタＭ１３１は、ソースが参照
ノードのグランドに接続され、ドレインが出力ノード１
０２に接続されている。トランジスタＭ１３１のゲート
は、入力ノード１０１に接続されている。トランジスタ
Ｍ１３０は、標準的なしきい値のｐチャンネルＭＯＳト
ランジスタであり、そのドレインは出力ノード１０２に
接続され、そのソースは給電ノードＶＤＤに接続されて
いる。トランジスタＭ１３０のゲートは、入力ノード１
０１に接続されている。
ンジスタＭ１３０とｎチャンネルトＭＯＳトランジスタ
Ｍ１３１から構成されている。好適な実施例におけるｎ
チャンネルＭＯＳトランジスタＭ１３１は、チャンネル
に追加のｐ型ドーパントを注入することによって、約
１．８ボルトという高いゲート−ソース間しきい値電圧
を有している。トランジスタＭ１３１は、ソースが参照
ノードのグランドに接続され、ドレインが出力ノード１
０２に接続されている。トランジスタＭ１３１のゲート
は、入力ノード１０１に接続されている。トランジスタ
Ｍ１３０は、標準的なしきい値のｐチャンネルＭＯＳト
ランジスタであり、そのドレインは出力ノード１０２に
接続され、そのソースは給電ノードＶＤＤに接続されて
いる。トランジスタＭ１３０のゲートは、入力ノード１
０１に接続されている。
【００２１】トランジスタＭ０はクランプトランジスタ
であり、そのソース及びゲートはノード１０１に接続さ
れ、ドレインは給電ノードＶＤＤに接続されている。ト
ランジスタＭ０のしきい値は、この例では０．４ボルト
という低いしきい値であり、望ましくは、トランジスタ
Ｍ１３１のしきい値よりも少なくとも１ボルト低くす
る。典型的には、トランジスタＭ０のしきい値は、チッ
プ上の標準的なｎチャンネルトランジスタのしきい値よ
りも低くするか又は等しくする。
であり、そのソース及びゲートはノード１０１に接続さ
れ、ドレインは給電ノードＶＤＤに接続されている。ト
ランジスタＭ０のしきい値は、この例では０．４ボルト
という低いしきい値であり、望ましくは、トランジスタ
Ｍ１３１のしきい値よりも少なくとも１ボルト低くす
る。典型的には、トランジスタＭ０のしきい値は、チッ
プ上の標準的なｎチャンネルトランジスタのしきい値よ
りも低くするか又は等しくする。
【００２２】フィードバックトランジスタＭ２２２は、
ｐチャンネルＭＯＳトランジスタで、そのゲートは出力
ノード１０２に接続され、そのドレインは入力ノード１
０１に接続され、ソースは給電ノードＶＤＤに接続され
ている。トランジスタＭ２２２のゲート−ソース間しき
い値は−１．２ボルト近傍である。別の回路では、トラ
ンジスタＭ２２２のしきい値を、チップ上の標準的なｐ
チャンネルトランジスタのしきい値と同じにすることも
できる。
ｐチャンネルＭＯＳトランジスタで、そのゲートは出力
ノード１０２に接続され、そのドレインは入力ノード１
０１に接続され、ソースは給電ノードＶＤＤに接続され
ている。トランジスタＭ２２２のゲート−ソース間しき
い値は−１．２ボルト近傍である。別の回路では、トラ
ンジスタＭ２２２のしきい値を、チップ上の標準的なｐ
チャンネルトランジスタのしきい値と同じにすることも
できる。
【００２３】最後に、キャパシタ２０２は、ｐチャンネ
ルＭＯＳトランジスタＭ１３２からなり、そのソース及
びドレインは給電ノードＶＤＤに接続され、そのゲート
は出力ノード１０２に接続されている。
ルＭＯＳトランジスタＭ１３２からなり、そのソース及
びドレインは給電ノードＶＤＤに接続され、そのゲート
は出力ノード１０２に接続されている。
【００２４】図３の回路の動作は、図４Ａ〜図４Ｃを参
照することによって理解される。図４Ａは、給電ノード
ＶＤＤにおいて時間経過に対する電圧の変化の様子を例
示したものであり、ここではパワー・アップシーケンス
の次にパワー・ダウンシーケンスが続き、ここで約０．
５ボルトの最低電圧となり、その後さらにパワー・アッ
プシーケンスとなる場合を示している。図４Ｂは、図３
に示した出力ドライバの入力のノード１０１の時間経過
に対する電圧の変化の様子を示している。図４Ｃは、図
３に示した出力ドライバの出力のノード１０２における
信号についての時間経過に対する電圧の変化の様子を示
している。
照することによって理解される。図４Ａは、給電ノード
ＶＤＤにおいて時間経過に対する電圧の変化の様子を例
示したものであり、ここではパワー・アップシーケンス
の次にパワー・ダウンシーケンスが続き、ここで約０．
５ボルトの最低電圧となり、その後さらにパワー・アッ
プシーケンスとなる場合を示している。図４Ｂは、図３
に示した出力ドライバの入力のノード１０１の時間経過
に対する電圧の変化の様子を示している。図４Ｃは、図
３に示した出力ドライバの出力のノード１０２における
信号についての時間経過に対する電圧の変化の様子を示
している。
【００２５】図４Ａから分かるように、この例では、給
電ノードＶＤＤの電圧は、時刻ゼロ（０）におけるゼロ
ボルトから時刻Ｔ１における約５ボルトまで直線的に上
昇する。時刻Ｔ２において給電ノードの電圧ＶＤＤは低
下し始め、時刻Ｔ３において約０．５ボルトになる。時
刻Ｔ３において、電圧は再び上昇し、時刻Ｔ４において
約５ボルトの給電電位に達する。
電ノードＶＤＤの電圧は、時刻ゼロ（０）におけるゼロ
ボルトから時刻Ｔ１における約５ボルトまで直線的に上
昇する。時刻Ｔ２において給電ノードの電圧ＶＤＤは低
下し始め、時刻Ｔ３において約０．５ボルトになる。時
刻Ｔ３において、電圧は再び上昇し、時刻Ｔ４において
約５ボルトの給電電位に達する。
【００２６】図４Ｂは、ノード１０１を示している。時
刻Ｔ１からＴ４までがグラフに示されている。ノード１
０１における電圧は、時刻ゼロにおけるゼロボルトから
始まって、時刻ＴＡまではゼロボルトのままである。時
刻ＴＡにおいて、トランジスタＭ１１１がオンになり、
トランジスタＭ１１３及びＭ１１７に、ノード１０１
を、給電電位よりも約しきい値電圧一つ分低いレベルで
ドライブさせる。ＲＣ遅延は、トランジスタＭ１１３の
チャンネル抵抗及びトランジスタＭ１１７のゲートキャ
パシタンスによって決まる。時刻ＴＢにおいて、ノード
１０１はトランジスタ１３１のしきい値に達する。トラ
ンジスタ１３１はオンとなり、ノード１０２における電
圧をトランジスタＭ２２２のしきい値電圧よりも下げ
る。トランジスタＭ２２２はオンとなり、ノード１０１
を給電電位レベルとする。すると、ノード１０１は時刻
Ｔ１まで給電電位に追随し、時刻Ｔ２から時刻ＴＣまで
パワー・ダウンシーケンスとともに低下する。ノード１
０１は、Ｍ２２２がオフになる約１．２ボルトまで、ト
ランジスタＭ２２２を通して給電電位に従う。そして、
時刻ＴＣでノード１０１の電圧がしきい値電圧よりも低
くなるので、トランジスタＭ１３１はオフになる。トラ
ンジスタＭ２２２がオフとなり、給電電位が０．８ボル
ト以下に低下すると、ノード１０１は、図４Ａの時刻Ｔ
３に対応する時刻ＴＤまで、トランジスタＭ０を通して
給電電位に追随する。すなわちノード１０１は、この例
では約０．４ボルトの１しきい値電圧差を伴って、クラ
ンプトランジスタＭ０を介して給電電位に追随する。ト
ランジスタＭ０の低いしきい値は、追加のＶＣＣ動作を
与えるが、これは実施形態によっては必要でない。時刻
ＴＤにおいて給電電位が上昇し始めると、ノード１０１
は、時刻ＴＥにおいて給電電位に追随し始め、トランジ
スタＭ１３１のトリップ点に達する時刻ＴＦまで上昇し
続ける。トランジスタＭ１３１のトリップ点に達する
と、出力ノードはグランドまで低下し、フィードバック
トランジスタＭ２２２をオンとし、ノード１０１のレベ
ルを給電電位のレベルまで引き上げる。ノード１０１
は、時刻Ｔ４まで給電ノードにおける電圧に追随し、Ｖ
ＤＤレベルにおいて水平になる。
刻Ｔ１からＴ４までがグラフに示されている。ノード１
０１における電圧は、時刻ゼロにおけるゼロボルトから
始まって、時刻ＴＡまではゼロボルトのままである。時
刻ＴＡにおいて、トランジスタＭ１１１がオンになり、
トランジスタＭ１１３及びＭ１１７に、ノード１０１
を、給電電位よりも約しきい値電圧一つ分低いレベルで
ドライブさせる。ＲＣ遅延は、トランジスタＭ１１３の
チャンネル抵抗及びトランジスタＭ１１７のゲートキャ
パシタンスによって決まる。時刻ＴＢにおいて、ノード
１０１はトランジスタ１３１のしきい値に達する。トラ
ンジスタ１３１はオンとなり、ノード１０２における電
圧をトランジスタＭ２２２のしきい値電圧よりも下げ
る。トランジスタＭ２２２はオンとなり、ノード１０１
を給電電位レベルとする。すると、ノード１０１は時刻
Ｔ１まで給電電位に追随し、時刻Ｔ２から時刻ＴＣまで
パワー・ダウンシーケンスとともに低下する。ノード１
０１は、Ｍ２２２がオフになる約１．２ボルトまで、ト
ランジスタＭ２２２を通して給電電位に従う。そして、
時刻ＴＣでノード１０１の電圧がしきい値電圧よりも低
くなるので、トランジスタＭ１３１はオフになる。トラ
ンジスタＭ２２２がオフとなり、給電電位が０．８ボル
ト以下に低下すると、ノード１０１は、図４Ａの時刻Ｔ
３に対応する時刻ＴＤまで、トランジスタＭ０を通して
給電電位に追随する。すなわちノード１０１は、この例
では約０．４ボルトの１しきい値電圧差を伴って、クラ
ンプトランジスタＭ０を介して給電電位に追随する。ト
ランジスタＭ０の低いしきい値は、追加のＶＣＣ動作を
与えるが、これは実施形態によっては必要でない。時刻
ＴＤにおいて給電電位が上昇し始めると、ノード１０１
は、時刻ＴＥにおいて給電電位に追随し始め、トランジ
スタＭ１３１のトリップ点に達する時刻ＴＦまで上昇し
続ける。トランジスタＭ１３１のトリップ点に達する
と、出力ノードはグランドまで低下し、フィードバック
トランジスタＭ２２２をオンとし、ノード１０１のレベ
ルを給電電位のレベルまで引き上げる。ノード１０１
は、時刻Ｔ４まで給電ノードにおける電圧に追随し、Ｖ
ＤＤレベルにおいて水平になる。
【００２７】図４Ｃは、出力ノード１０２の電圧を示
す。この出力ノードは、時刻Ｔ０から、トランジスタ１
３１がオンになる時刻ＴＢまでは、給電電位に従う。こ
れは、出力ノード１０２と給電ノードＶＤＤの間のトラ
ンジスタＭ１３２を介した容量結合による。トランジス
タ１３１がオンになると、出力ノード１０２における電
圧は、トランジスタＭ１３１を介してグランド電位に引
き下げられる。出力ノードの電位は、トランジスタＭ１
３１がオフになる時刻ＴＣまで、グランド電位のままで
ある。この時刻から、ここの電位は、容量結合によって
給電電位とともに上昇し始める。出力ノード１０２にお
ける電圧は、トランジスタ１３１が再びオンとなる時刻
ＴＦにおいて再びグランド電位に引き下げられる。
す。この出力ノードは、時刻Ｔ０から、トランジスタ１
３１がオンになる時刻ＴＢまでは、給電電位に従う。こ
れは、出力ノード１０２と給電ノードＶＤＤの間のトラ
ンジスタＭ１３２を介した容量結合による。トランジス
タ１３１がオンになると、出力ノード１０２における電
圧は、トランジスタＭ１３１を介してグランド電位に引
き下げられる。出力ノードの電位は、トランジスタＭ１
３１がオフになる時刻ＴＣまで、グランド電位のままで
ある。この時刻から、ここの電位は、容量結合によって
給電電位とともに上昇し始める。出力ノード１０２にお
ける電圧は、トランジスタ１３１が再びオンとなる時刻
ＴＦにおいて再びグランド電位に引き下げられる。
【００２８】図３の回路のノード１０２において生成さ
れるパルス３００及び３０１は、バッファ２０３に入力
として供給される。バッファ２０３は第一のインバータ
２０４を含んでおり、これはパルス３００を給電電圧レ
ベルの信号に変換し、インバータ２０４の出力をＶＤＤ
レベルからグランドレベルへ切り換える。第二のインバ
ータ２０５はパワー・オン・リセット信号の極性を適切
な極性に切り換えるのに用いられる。
れるパルス３００及び３０１は、バッファ２０３に入力
として供給される。バッファ２０３は第一のインバータ
２０４を含んでおり、これはパルス３００を給電電圧レ
ベルの信号に変換し、インバータ２０４の出力をＶＤＤ
レベルからグランドレベルへ切り換える。第二のインバ
ータ２０５はパワー・オン・リセット信号の極性を適切
な極性に切り換えるのに用いられる。
【００２９】図４Ａ〜図４Ｃに例示した一連の事象は、
図３に示した回路が、パワー・ダウンシーケンスにおい
て完全にグランド電位に達しなくても、パワー・ダウン
シーケンスにおいてトランジスタＭ１３１が確実にオフ
の状態になることを示している。
図３に示した回路が、パワー・ダウンシーケンスにおい
て完全にグランド電位に達しなくても、パワー・ダウン
シーケンスにおいてトランジスタＭ１３１が確実にオフ
の状態になることを示している。
【００３０】同様に、本発明は、トランジスタＭ２２２
の動作によって、パワー・オン状態の間の漏れ電流が止
められることを示している。すなわち、時刻ＴＢ及び時
刻ＴＦにおいて、トランジスタＭ２２２が出力ドライバ
の入力を給電電位ＶＤＤにドライブし、これによりトラ
ンジスタＭ１３０はオフとなり、漏れ電流が防止され
る。
の動作によって、パワー・オン状態の間の漏れ電流が止
められることを示している。すなわち、時刻ＴＢ及び時
刻ＴＦにおいて、トランジスタＭ２２２が出力ドライバ
の入力を給電電位ＶＤＤにドライブし、これによりトラ
ンジスタＭ１３０はオフとなり、漏れ電流が防止され
る。
【００３１】したがって、本発明は、従来のシステムに
おける望ましくない直流漏れ電流に対する解決策を提供
する。特に、好適な実施例において約−１．２ボルトの
ゲート−ソースしきい値電圧を有するｐ型デバイスのＭ
２２２がフィードバックデバイスとして用いられてお
り、このゲートは出力に接続され、ソース及びドレイン
はそれぞれ給電電位及び出力ドライバの入力に接続され
ている。他の実施例として、トランジスタＭ２２２の代
わりに標準的なしきい値のトランジスタを使用すること
もできる。特別なしきい値電圧を有するフィードバック
トランジスタの機能は、パワー・アップ時にＶＤＤが非
常にゆっくりと上昇したときに、図３のノード１０２が
ＶＤＤに結合されないようにすることである。このよう
な状況で、図３のデバイスＭ２２２のしきい値電圧（Ｖ
ｔ＝−１．２ｖ）がデバイスＭ１３０のしきい値（Ｖｔ
＝−０．８ｖ）よりも低ければ、図３のノード１０２は
やはりＶＤＤまで充電され、図３のデバイス２２２をオ
フにする。しかし、このような状況が起こるのは希であ
る。したがって、フィードバックトランジスタは、ある
実施例においては、特別のしきい値電圧である必要はな
い。パワー・アップ時には、出力ドライバに対する入力
がトランジスタＭ１３１のトリガー点に達し、トランジ
スタＭ１３１をオンにするので、出力はグランドとさ
れ、出力ドライバの入力における電圧は、トランジスタ
Ｍ２２２を通して給電電位まで上昇し続けることにな
る。その結果、トランジスタＭ１３０は完全にオフとさ
れるので、望ましくない漏れ電流は生じない。
おける望ましくない直流漏れ電流に対する解決策を提供
する。特に、好適な実施例において約−１．２ボルトの
ゲート−ソースしきい値電圧を有するｐ型デバイスのＭ
２２２がフィードバックデバイスとして用いられてお
り、このゲートは出力に接続され、ソース及びドレイン
はそれぞれ給電電位及び出力ドライバの入力に接続され
ている。他の実施例として、トランジスタＭ２２２の代
わりに標準的なしきい値のトランジスタを使用すること
もできる。特別なしきい値電圧を有するフィードバック
トランジスタの機能は、パワー・アップ時にＶＤＤが非
常にゆっくりと上昇したときに、図３のノード１０２が
ＶＤＤに結合されないようにすることである。このよう
な状況で、図３のデバイスＭ２２２のしきい値電圧（Ｖ
ｔ＝−１．２ｖ）がデバイスＭ１３０のしきい値（Ｖｔ
＝−０．８ｖ）よりも低ければ、図３のノード１０２は
やはりＶＤＤまで充電され、図３のデバイス２２２をオ
フにする。しかし、このような状況が起こるのは希であ
る。したがって、フィードバックトランジスタは、ある
実施例においては、特別のしきい値電圧である必要はな
い。パワー・アップ時には、出力ドライバに対する入力
がトランジスタＭ１３１のトリガー点に達し、トランジ
スタＭ１３１をオンにするので、出力はグランドとさ
れ、出力ドライバの入力における電圧は、トランジスタ
Ｍ２２２を通して給電電位まで上昇し続けることにな
る。その結果、トランジスタＭ１３０は完全にオフとさ
れるので、望ましくない漏れ電流は生じない。
【００３２】第二に、図２におけるｎチャンネルＭＯＳ
トランジスタＭ８を、本発明では、約１．８ボルトとい
う非常に高いしきい値のｎチャンネルトランジスタＭ１
３１に置き換える。さらに、図２におけるトランジスタ
Ｍ６を、約０．４ボルトという非常に低いしきい値のｎ
チャンネルＭＯＳトランジスタＭ０に置き換える。この
ようにすると、給電電位が約１ボルトに低下したとき
に、出力ドライバの入力における電圧は、デバイスＭ２
２２がオフとなるまで、約１．２ボルトに低下するまで
給電電位に追随する。給電電位が１．２ボルト以下まで
低下し続ける場合は、ノード１は、給電電位よりも約ト
ランジスタＭ０のしきい値分だけ高い差を伴ってトラン
ジスタＭ０を介して給電電位に追随する。どのような場
合も、トランジスタＭ１３１はオフである。次のパワー
・アップサイクルでは、トランジスタＭ１３１が前のパ
ワー・ダウン時にオフの状態になっていたので、リセッ
ト信号が作動する。
トランジスタＭ８を、本発明では、約１．８ボルトとい
う非常に高いしきい値のｎチャンネルトランジスタＭ１
３１に置き換える。さらに、図２におけるトランジスタ
Ｍ６を、約０．４ボルトという非常に低いしきい値のｎ
チャンネルＭＯＳトランジスタＭ０に置き換える。この
ようにすると、給電電位が約１ボルトに低下したとき
に、出力ドライバの入力における電圧は、デバイスＭ２
２２がオフとなるまで、約１．２ボルトに低下するまで
給電電位に追随する。給電電位が１．２ボルト以下まで
低下し続ける場合は、ノード１は、給電電位よりも約ト
ランジスタＭ０のしきい値分だけ高い差を伴ってトラン
ジスタＭ０を介して給電電位に追随する。どのような場
合も、トランジスタＭ１３１はオフである。次のパワー
・アップサイクルでは、トランジスタＭ１３１が前のパ
ワー・ダウン時にオフの状態になっていたので、リセッ
ト信号が作動する。
【００３３】本発明を利用しようとする集積回路上の論
理回路は約±０．８ボルトというしきい値を有している
場合があるので、上記の回路に、給電電位が約１ボルト
になったときにパワー・オン・リセット信号を生成させ
るようにしている点は重要である。すなわち、給電電位
が１ボルト以下に低下したときに論理回路は動作を停止
する。１ボルトより上では、集積回路の論理回路は動作
し続け、リセット条件は必要でない。
理回路は約±０．８ボルトというしきい値を有している
場合があるので、上記の回路に、給電電位が約１ボルト
になったときにパワー・オン・リセット信号を生成させ
るようにしている点は重要である。すなわち、給電電位
が１ボルト以下に低下したときに論理回路は動作を停止
する。１ボルトより上では、集積回路の論理回路は動作
し続け、リセット条件は必要でない。
【００３４】したがって、本発明は、漏れ電流が少な
く、信頼性が高い、集積回路での使用に適した、改善さ
れたパワー・オン・リセット回路を提供する。
く、信頼性が高い、集積回路での使用に適した、改善さ
れたパワー・オン・リセット回路を提供する。
【００３５】これまでに述べてきた本発明の好適な実施
例の説明は、例示及び説明を目的としており、開示され
た形態と同一のものに発明を限定することを意図したも
のではない。当該技術分野の実務者にとって、種々の変
形や修正が可能であることは明らかである。発明の範囲
として意図されているのは、特許請求の範囲及びその均
等の範囲である。 ［図面の簡単な説明］
例の説明は、例示及び説明を目的としており、開示され
た形態と同一のものに発明を限定することを意図したも
のではない。当該技術分野の実務者にとって、種々の変
形や修正が可能であることは明らかである。発明の範囲
として意図されているのは、特許請求の範囲及びその均
等の範囲である。 ［図面の簡単な説明］
【図１】従来技術のパワー・オン・リセット回路の回路
図である。
図である。
【図２】他の従来技術のパワー・オン・リセット回路の
回路図である。
回路図である。
【図３】本発明に基づいたパワー・オン・リセット回路
の回路図である。
の回路図である。
【図４Ａ】図３の回路のノードＶＤＤにおける電圧の時
間経過に対する変化の様子を例示したグラフである。
間経過に対する変化の様子を例示したグラフである。
【図４Ｂ】図３の回路のノード１０１における電圧の時
間経過に対する変化の様子を例示したグラフである。
間経過に対する変化の様子を例示したグラフである。
【図４Ｃ】図３の回路のノード１０２における電圧の時
間経過に対する変化の様子を例示したグラフである。
間経過に対する変化の様子を例示したグラフである。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ワン レイ リン
アメリカ合衆国 カリフォルニア州
94539 フリーモント ウィッチタウ
ドライヴ 709
(56)参考文献 特開 平10−145209（ＪＰ，Ａ)
特開 平７−312542（ＪＰ，Ａ)
特開 平６−97796（ＪＰ，Ａ)
特開 平６−90154（ＪＰ，Ａ)
特開 平３−154422（ＪＰ，Ａ)
特開 平３−123217（ＪＰ，Ａ)
特開 平２−130021（ＪＰ，Ａ)
特開 平２−3264（ＪＰ，Ａ)
実開 平６−48238（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 17/22
Claims (10)
- 【請求項１】 給電ノードと参照ノードとの間のパワー
・ダウンレベルからパワー・オンレベルまでの給電電位
の変化に応じてパワー・オン信号を生成する回路であっ
て、 給電ノードに接続された第一の端子と、第二の端子とを
有するキャパシタと、 給電ノードと参照ノードとの間に接続された出力ドライ
バであって、入力と、キャパシタの第二の端子に接続さ
れた出力を有し、また、第一のしきい値を有する第一の
トランジスタを有し、そのゲートは入力に接続され、そ
のドレインは出力に接続され、そのソースは、入力が第
一のしきい値を越えたときに出力を参照ノード電圧とす
る参照ノードに接続されており、また、第二のしきい値
を有する第二のトランジスタを有し、そのゲートは入力
に接続され、そのドレインは出力に接続され、そのソー
スは、入力が第二のしきい値を下回ったときに出力を給
電ノード電圧とする給電ノードに接続されている、その
ような出力ドライバと、 給電ノードと出力ドライバの入力との間に接続され、給
電電位の変化に追随する回路を含んでいる入力ドライバ
と、 出力ドライバの入力に接続されたゲート及びソースと給
電ノードに接続されたドレインを有し、給電電位がパワ
ー・ダウンレベルのときに、出力ドライバへの入力を第
一の入力よりも低いドライバ・レディー（driver-read
y）レベルでクランプするクランプトランジスタしきい
値を有するクランプトランジスタと、 出力ドライバの出力に接続されたゲート、出力ドライバ
の入力に接続されたドレイン、給電ノードに接続された
ソースを有するとともに、出力ドライバの出力が第四の
しきい値を下回ったときに出力ドライバの入力を第二の
しきい値より高いドライバオフ・レベルとするフィード
バックトランジスタしきい値を有するフィードバックト
ランジスタと、 を有することを特徴とする回路。 - 【請求項２】 前記キャパシタは、ドレイン及びソース
が給電ノードに接続され、ゲートが出力に接続されたｐ
チャンネルＭＯＳトランジスタからなることを特徴とす
る請求項１記載の回路。 - 【請求項３】 第一のトランジスタはｎチャンネルＭＯ
Ｓトランジスタからなり、クランプトランジスタはｎチ
ャンネルＭＯＳトランジスタからなり、第一のしきい値
は前記クランプトランジスタしきい値よりも高いことを
特徴とする請求項１記載の回路。 - 【請求項４】 第一のしきい値は、１ボルトと前記クラ
ンプトランジスタしきい値の和よりも大きいことを特徴
とする請求項１記載の回路。 - 【請求項５】 フィードバックトランジスタはｐチャン
ネルＭＯＳトランジスタからなり、フィードバックトラ
ンジスタしきい値は第二のしきい値よりも大きいことを
特徴とする請求項１記載の回路。 - 【請求項６】 前記入力ドライバは、 第一の端子が出力ドライバの入力に接続され、第二の端
子が参照ノードに接続されたキャパシタと、 給電ノードに接続されたゲートと、出力ドライバの入力
に接続されたソースと、ドレインとを有するパストラン
ジスタと、 前記パストランジスタのドレインに接続されたゲート及
びドレインと、給電ノードに接続されたソースとを有す
るｐチャンネルトランジスタと、 前記パストランジスタのドレインに接続されたゲート及
びソースと、給電ノードに接続されたドレインとを有す
るｎチャンネルトランジスタと、 有することを特徴とする請求項１記載の回路。 - 【請求項７】 パワー・ダウンレベルは、約１ボルトか
らグランドの範囲であることを特徴とする請求項１記載
の回路。 - 【請求項８】 出力ドライバの出力に接続され、当該出
力のパルスを給電電位に近い大きさの信号に変換するバ
ッファを含むことを特徴する請求項１記載の回路。 - 【請求項９】 前記バッファは、その入力が出力ドライ
バの出力に接続されているインバータからなることを特
徴とする請求項８記載の回路。 - 【請求項１０】 給電ノードと参照ノードとの間のパワ
ー・ダウンレベルからパワー・オンレベルまでの給電電
位の変化に応じてパワー・オン信号を生成する回路であ
って、 給電ノードに接続された第一の端子と、第二の端子とを
有するキャパシタと、 給電ノードと参照ノードとの間に接続された出力ドライ
バであって、入力と、キャパシタの第二の端子に接続さ
れた出力を有し、また、第一のしきい値を有する第一の
ｎチャンネルＭＯＳトランジスタを有し、そのゲートは
入力に接続され、そのドレインは出力に接続され、その
ソースは、入力が第一のしきい値を越えたときに出力を
参照ノード電圧とする参照ノードに接続されており、ま
た、第二のしきい値を有する第二のｐチャンネルＭＯＳ
トランジスタを有し、そのゲートは入力に接続され、そ
のドレインは出力に接続され、そのソースは、入力が第
二のしきい値電圧を下回ったときに出力を給電電圧とす
る給電ノードに接続されている、そのような出力ドライ
バと、 給電ノードと出力ドライバの入力との間に接続され、給
電電位の変化に追随する回路を含んでいる入力ドライバ
と、 出力ドライバの入力に接続されたゲート及びソースと給
電ノードに接続されたドレインを有し、給電電位がパワ
ー・ダウンレベルのときに、出力ドライバへの入力を第
一の入力よりも低いドライバ・レディー（driver-read
y）レベルでクランプする第一のしきい値よりも少なく
とも１ボルト小さい第三のしきい値を有するｎチャンネ
ルＭＯＳトランジスタと、 出力ドライバの出力に接続されたゲート、出力ドライバ
の入力に接続されたドレイン、給電ノードに接続された
ソースを有するとともに、出力ドライバの出力が第四の
しきい値を下回ったときに、出力ドライバの入力を第二
のしきい値より高いドライバオフ・レベルとする、第二
のしきい値より高い第四のしきい値を有するフィードバ
ックｐチャンネルＭＯＳトランジスタと、 を有することを特徴とする回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US1998/006255 WO1999050962A1 (en) | 1998-03-30 | 1998-03-30 | Improved power on reset circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002510890A JP2002510890A (ja) | 2002-04-09 |
| JP3523593B2 true JP3523593B2 (ja) | 2004-04-26 |
Family
ID=22266714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000541775A Expired - Lifetime JP3523593B2 (ja) | 1998-03-30 | 1998-03-30 | 改良型パワー・オン・リセット回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1066685B1 (ja) |
| JP (1) | JP3523593B2 (ja) |
| DE (1) | DE69841873D1 (ja) |
| WO (1) | WO1999050962A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101751097B (zh) * | 2008-12-02 | 2011-12-14 | 盛群半导体股份有限公司 | 电源开启重置控制电路及其操作方法 |
| TWI504143B (zh) * | 2012-12-11 | 2015-10-11 | Princeton Technology Corp | 上電復位電路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5203867A (en) * | 1989-10-02 | 1993-04-20 | Texas Instruments Incorporated | Method for generating power-up pulse |
| IT1253679B (it) * | 1991-08-30 | 1995-08-22 | Sgs Thomson Microelectronics | Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo. |
| ATE179530T1 (de) * | 1992-09-30 | 1999-05-15 | Siemens Ag | Integrierte schaltung zur erzeugung eines reset- signals |
| JP3037031B2 (ja) * | 1993-08-02 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | パワーオン信号発生回路 |
| DE69430525T2 (de) * | 1994-05-31 | 2002-11-28 | Stmicroelectronics S.R.L., Agrate Brianza | Niedrige Verlustleistungsinitialisierungsschaltung, insbesondere für Speicherregister |
| JP3938410B2 (ja) * | 1996-04-16 | 2007-06-27 | 三菱電機株式会社 | 半導体集積回路 |
-
1998
- 1998-03-30 WO PCT/US1998/006255 patent/WO1999050962A1/en active Application Filing
- 1998-03-30 EP EP98913299A patent/EP1066685B1/en not_active Expired - Lifetime
- 1998-03-30 JP JP2000541775A patent/JP3523593B2/ja not_active Expired - Lifetime
- 1998-03-30 DE DE69841873T patent/DE69841873D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1066685A4 (en) | 2004-07-14 |
| WO1999050962A1 (en) | 1999-10-07 |
| EP1066685A1 (en) | 2001-01-10 |
| DE69841873D1 (de) | 2010-10-14 |
| EP1066685B1 (en) | 2010-09-01 |
| JP2002510890A (ja) | 2002-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534804A (en) | CMOS power-on reset circuit using hysteresis | |
| US6005423A (en) | Low current power-on reset circuit | |
| JPH08181591A (ja) | パワーオンリセット回路 | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| US5323067A (en) | Self-disabling power-up detection circuit | |
| KR100593565B1 (ko) | 전력오프의매우빠른검출을사용하는전력온검출및인에이블링회로 | |
| US6204703B1 (en) | Power on reset circuit with power noise immunity | |
| US7482847B2 (en) | Power-on reset circuit | |
| JP2816508B2 (ja) | 電源投入検出回路 | |
| KR100323193B1 (ko) | 파워온리세트회로 | |
| US6084446A (en) | Power on reset circuit | |
| US20070103210A1 (en) | Power-on reset circuit for an integrated circuit | |
| JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
| JP3575920B2 (ja) | 半導体集積回路 | |
| US11711079B2 (en) | Integrated bus interface fall and rise time accelerator method | |
| US7221199B2 (en) | Circuit and method for generating level-triggered power up reset signal | |
| US6198318B1 (en) | Power-on-reset circuit | |
| JP3523593B2 (ja) | 改良型パワー・オン・リセット回路 | |
| US6414522B1 (en) | Bias generating circuit for use with an oscillating circuit in an integrated circuit charge pump | |
| JPH06204832A (ja) | 電源立上り検出回路 | |
| JP2000252808A (ja) | 集積回路 | |
| KR100642402B1 (ko) | 반도체 장치의 초기화 신호 발생회로 | |
| CN117060364B (zh) | 静电钳位电路和芯片 | |
| JP4147174B2 (ja) | パワーオンリセット回路 | |
| KR100452176B1 (ko) | 전류원-숏회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040206 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |