JP3505774B2 - Imaging signal defect detection and correction apparatus and imaging signal defect detection and correction method - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、複数の画素が配列配置
された撮像面形成部を備えた撮像部から、撮像面形成部
における複数の画素の夫々からの出力信号に基づいて得
られる撮像信号に含まれる、撮像面形成部における欠陥
画素からの出力信号に基づく欠陥部分を検出するととも
に、欠陥部分を含んだ撮像信号に対して欠陥補正を施
す、撮像信号欠陥検出及び補正装置並びに撮像信号欠陥
検出及び補正方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pick-up obtained from an image pick-up section having an image pick-up surface forming section in which a plurality of pixels are arranged in an array based on output signals from each of the plurality of pixels in the image pick-up surface forming section. contained in the signal, and detects a defect portion based on an output signal from a defective pixel in the imaging plane forming unit performs defect correction on the image pickup signal including the defect portion, the imaging signal defect detection and correction unit and an imaging signal defect
The present invention relates to a detection and correction method .

【０００２】[0002]

【従来の技術】映像信号を形成するビデオカメラ等を構
成すべく用いられる固体撮像部は、半導体基体に、光電
変換を行う多数の画素が多数の並行列を形成して配列形
成されるとともに、各画素で得られた信号電荷を転送す
る電荷結合素子（ＣＣＤ）等で形成された電荷転送領域
が設けられて成る撮像面形成部を備えたものとされる。
このような固体撮像部における撮像面形成部は、その製
造過程において極めて多数の画素の全てが適正に機能す
るものとなるようにされることは容易ではなく、例え
ば、半導体の局部的な結晶欠陥等に起因して異常な動作
を行うことになる欠陥画素が含まれるものとなり易い。
また、固体撮像部が実際の使用に供された後において
も、静電破壊等に起因して、部分的に欠陥画素を含むも
のとされてしまう虞もある。2. Description of the Related Art In a solid-state image pickup section used for forming a video camera for forming a video signal, a large number of pixels for photoelectric conversion are formed in a parallel array on a semiconductor substrate, and The image pickup surface forming unit is provided with a charge transfer region formed of a charge coupled device (CCD) or the like for transferring the signal charge obtained in each pixel.
It is not easy for the image pickup surface forming unit in such a solid-state image pickup unit to have all of a very large number of pixels properly function in the manufacturing process thereof. It is likely that defective pixels will be included due to abnormal operation.
Further, even after the solid-state imaging unit is actually used, there is a possibility that the defective pixels may be partially included due to electrostatic breakdown or the like.

【０００３】そして、欠陥画素を含む撮像面形成部を備
えるものとされた固体撮像部が使用される場合には、そ
の撮像面形成部における画素の各々からの出力信号につ
いての、画素が形成する多数の並行列のうちの選択され
たものとされる読出列に従ったサンプリング読出しが行
われ、それにより順次得られる撮像信号中に、欠陥画素
からの出力信号がノイズ成分として混入して、撮像信号
の欠陥部分を形成することになるので、固体撮像部から
の撮像信号が供給されてそれに基づく撮像出力信号を形
成する信号処理回路部において、斯かる欠陥画素に起因
する撮像信号の欠陥部分に対する処置、即ち、欠陥補正
が行われることが要求される。When a solid-state image pickup section having an image pickup plane forming section including defective pixels is used, the pixel forms an output signal from each pixel in the image pickup plane forming section. Sampling and reading are performed according to the selected reading column of a large number of parallel columns, and the output signal from the defective pixel is mixed as a noise component in the image pickup signal sequentially obtained by this, and image pickup is performed. Since the defective portion of the signal is formed, in the signal processing circuit portion which is supplied with the image pickup signal from the solid-state image pickup portion and forms the image pickup output signal based on the signal, the defective portion of the image pickup signal caused by the defective pixel is detected. Treatment, that is, defect correction is required to be performed.

【０００４】それゆえ、固体撮像部に備えられる撮像面
形成部にあっては、その製造工程中における各画素が適
正に作動すべき状態とされた段階において、それに含ま
れる欠陥画素を検出してその位置を特定するためのテス
トが行われ、そのテストにより判明した欠陥画素の撮像
面形成部における位置が、例えば、撮像面形成部上にお
いて多数の画素により形成される並行列の夫々を特定す
る垂直方向アドレスデータ及び並行列の各々における画
素の夫々を特定する水平方向アドレスデータをもってあ
らわされるものとされて格納されたリード・オンリー・
メモリ（ＲＯＭ）が用意され、その欠陥画素データを内
蔵したＲＯＭが撮像面形成部に付随せしめられようにさ
れることが提案されている。このように、欠陥画素デー
タを内蔵したＲＯＭが付随せしめられた撮像面形成部
は、実際の使用に供されるにあたっては、それにおける
画素の各々からの出力信号に基づいて得られる、欠陥画
素に起因する欠陥部分を含んだ撮像信号に対して、ＲＯ
Ｍから読み出された欠陥画素データに応じた欠陥補正が
施され、それにより、撮像信号における欠陥部分の除去
あるいは低減が図られるものとされることになる。Therefore, in the image pickup surface forming section provided in the solid-state image pickup section, a defective pixel included in the image pickup surface forming section is detected at a stage in which each pixel is in a proper operating state during its manufacturing process. A test for specifying the position is performed, and the position of the defective pixel found in the test in the imaging surface forming unit specifies, for example, each of parallel rows formed by a large number of pixels on the imaging surface forming unit. Read only stored as represented by vertical address data and horizontal address data identifying each of the pixels in each of the parallel columns.
It has been proposed that a memory (ROM) be prepared and a ROM containing defective pixel data be attached to the imaging surface forming unit. In this way, the imaging surface forming unit, which is associated with the ROM having the defective pixel data incorporated therein, can be used as a defective pixel obtained based on the output signal from each of the pixels in the actual use. RO is applied to the imaging signal including the defective portion caused by
Defect correction is performed according to the defective pixel data read from M, whereby the defective portion in the image pickup signal can be removed or reduced.

【０００５】しかしながら、上述の如くに、撮像面形成
部が欠陥画素データを内蔵したＲＯＭが付随せしめられ
るものとされるにあたっては、その製造工程中における
各画素が適正に作動すべき状態とされた段階において行
われる欠陥画素を検出してその位置を特定するためのテ
ストが、極めて複雑で高価なテスト・システムが構築さ
れたもとで行われることになる。そのため、テスト・シ
ステムの構築に多額の費用が要されるとともに、それを
用いてのテストに充てられる工数が比較的多とされて、
撮像面形成部の製造コストが嵩むことになってしまうと
いう問題がある。However, as described above, when the image pickup surface forming section is to be associated with the ROM containing the defective pixel data, each pixel in the manufacturing process is in a state in which it should properly operate. The tests for detecting and locating defective pixels performed in stages will be done under the construction of a very complex and expensive test system. Therefore, a large amount of cost is required to build a test system, and the number of man-hours dedicated to testing using it is considered to be relatively large.
There is a problem in that the manufacturing cost of the imaging surface forming unit will increase.

【０００６】さらに、固体撮像部に備えられる撮像面形
成部における画素の各々からの出力信号に基づいて得ら
れる撮像信号に含まれた欠陥画素に起因する欠陥部分に
対して、ＲＯＭから読み出された欠陥画素データに応じ
た欠陥補正を施すようになす対処は、撮像面形成部の製
造過程において発生した欠陥画素に関しては有効である
が、撮像面形成部が実際の使用に供された後において、
例えば、静電破壊等に起因して生じた欠陥画素に対して
は、効力を発揮することはできない。Further, the defective portion caused by the defective pixel included in the image pickup signal obtained based on the output signal from each pixel in the image pickup surface forming portion provided in the solid-state image pickup portion is read from the ROM. Although the countermeasure to perform the defect correction according to the defective pixel data is effective for the defective pixel generated in the manufacturing process of the image pickup surface forming unit, it can be corrected after the image pickup surface forming unit is actually used. ,
For example, the effect cannot be exerted on a defective pixel caused by electrostatic breakdown or the like.

【０００７】そこで、このような問題に対処すべく、本
願の出願人によって先に出願された特願平5-307477号に
記載されている如くの、固体撮像部における実際の撮像
動作に先立って、撮像面形成部に配列配置された複数の
画素の夫々からの出力信号に基づいて形成される撮像信
号に含まれる、欠陥画素からの出力信号に基づく欠陥部
分を検出するとともに、撮像面形成部における各画素を
特定するアドレスデータのうちの検出された欠陥部分の
原因をなす欠陥画素に対応するものとされる欠陥アドレ
スデータをメモリ手段に格納する動作を行い、固体撮像
部における実際の撮像動作が行なわれる際に、メモリ手
段から読み出された欠陥アドレスデータに基づいて、撮
像信号についての欠陥補正を行なう欠陥補正部に欠陥補
正動作制御信号を送出するものとされる撮像信号欠陥検
出及び補正装置が提案されている。斯かる撮像信号欠陥
検出及び補正装置によれば、固体撮像部から得られる撮
像信号に基づいて、撮像面形成部における欠陥画素の検
出及びその位置の特定が、そのための複雑で高価なテス
ト・システム等を要することなく、また、撮像面形成部
が実際の使用に供された後において生じた欠陥画素も含
めて、適宜、容易かつ確実に行われるとともにその結果
が保存され、その後においては、検出された欠陥画素に
起因する撮像信号の欠陥部分の補正が、保存された欠陥
画素の位置の特定結果に基づくタイミング設定がなされ
るもとで、適正に行われることになる。Therefore, in order to deal with such a problem, prior to the actual image pickup operation in the solid-state image pickup unit as described in Japanese Patent Application No. 5-307477 previously filed by the applicant of the present application. The imaging surface forming unit detects the defective portion based on the output signal from the defective pixel included in the imaging signal formed based on the output signal from each of the plurality of pixels arranged in the imaging surface forming unit. In the solid-state image pickup unit, an actual image pickup operation is performed by performing an operation of storing defective address data corresponding to a defective pixel causing a detected defective portion in the address data specifying each pixel in the memory means, When the defect correction operation control signal is transmitted to the defect correction section for correcting the defect of the image pickup signal, based on the defect address data read from the memory means. Imaging signal is assumed to defect detection and correction system has been proposed. According to such an image pickup signal defect detection and correction device, a complex and expensive test system for detecting and specifying the position of a defective pixel in the image pickup surface formation unit based on the image pickup signal obtained from the solid-state image pickup unit And the like, and including the defective pixels that have occurred after the imaging surface forming unit has been used for actual use, it is performed easily and surely and the result is saved, and after that, the detection is performed. The defective portion of the image pickup signal caused by the defective pixel is corrected appropriately while the timing is set based on the stored result of specifying the position of the defective pixel.

【０００８】[0008]

【発明が解決しようとする課題】上述の如くにして、固
体撮像部から得られる撮像信号における欠陥部分の検出
及び検出された欠陥部分に対応する欠陥アドレスデータ
のメモリ手段への格納が行われるにあたっては、メモリ
容量の制約上、メモリ手段に格納される欠陥アドレスデ
ータの数は所定の最大数以下に制限される。そして、検
出がなされてもそれに対応する欠陥アドレスデータのメ
モリ手段への書込みがなされなかった欠陥部分について
は、それに対する補正は行なわれない。As described above, when the defective portion in the image pickup signal obtained from the solid-state image pickup portion is detected and the defective address data corresponding to the detected defective portion is stored in the memory means. However, due to the memory capacity limitation, the number of defective address data stored in the memory means is limited to a predetermined maximum number or less. Then, even if the detection is made, the defective portion for which the corresponding defective address data is not written in the memory means is not corrected.

【０００９】そこで、固体撮像部から得られる撮像信号
における欠陥部分が検出されたときには、その検出され
た欠陥部分のレベルが検出され、メモリ手段への欠陥ア
ドレスデータの格納が、対応する欠陥部分のレベルが大
である程優先的になされるようにされ、格納される欠陥
アドレスデータの数が制限されるメモリ手段に対して、
所定の最大数以下の欠陥アドレスデータが、各々に対応
する欠陥部分のレベル順に格納されたものとなるように
することが考えられる。このようなもとでは、メモリ容
量の制約上、検出がなされてもそれに対応する欠陥アド
レスデータのメモリ手段への格納がなされない欠陥部分
のレベルが、対応する欠陥アドレスデータがメモリ手段
に格納された欠陥部分のレベルより大であるという事態
の発生が回避される。Therefore, when a defective portion in the image pickup signal obtained from the solid-state image pickup portion is detected, the level of the detected defective portion is detected, and the defective address data is stored in the memory means as the corresponding defective portion. With respect to the memory means in which the number of defective address data to be stored is limited, as the level becomes larger,
It is conceivable that a predetermined maximum number or less of defective address data are stored in the order of the level of the defective portion corresponding to each defective address data. Under such a condition, the level of the defective portion in which the defective address data corresponding to the detection is not stored in the memory means even if the detection is performed due to the memory capacity constraint, the corresponding defective address data is stored in the memory means. The occurrence of a situation where the level is higher than the level of the defective portion is avoided.

【００１０】しかしながら、斯かる際には、メモリ手段
に格納された欠陥アドレスデータの夫々についてのメモ
リ手段におけるアドレス順は、固体撮像部から得られる
撮像信号における各欠陥アドレスデータに対応する欠陥
部分の出現順に対応するものとはされないことになる。
それゆえ、メモリ手段における欠陥アドレスデータの格
納が終了した後、固体撮像部から得られる撮像信号にお
ける欠陥部分に対しての、メモリ手段に格納された欠陥
アドレスデータに基づく補正が行われるに際して、順次
到来する撮像信号における欠陥部分に対応する欠陥アド
レスデータのメモリ手段からの読み出し、及び、読み出
された欠陥アドレスデータの処理を適切に行うために
は、使用回路素子数が極めて多数とされる、複雑な構成
をとる、大規模な回路構成が要求されることになってし
まう。However, in such a case, the address order in the memory means for each of the defective address data stored in the memory means is such that the defective portion corresponding to each defective address data in the image pickup signal obtained from the solid-state image pickup section. It does not correspond to the order of appearance.
Therefore, after the storage of the defective address data in the memory means is completed, the defective portion in the image pickup signal obtained from the solid-state image pickup unit is sequentially corrected when the correction based on the defective address data stored in the memory means is performed. In order to properly read the defective address data corresponding to the defective portion in the incoming image pickup signal from the memory means, and to properly process the read defective address data, the number of circuit elements used is extremely large. A large-scale circuit configuration having a complicated configuration is required.

【００１１】斯かる点に鑑み、本発明は、撮像面形成部
に投影される画像に基づく撮像信号に含まれる欠陥部分
を検出するとともに、検出された欠陥部分に対応する撮
像面形成部についての欠陥アドレスデータをメモリ手段
に格納し、その後、メモリ手段から読み出された欠陥ア
ドレスデータに基づいて、撮像信号についての欠陥補正
を行なう欠陥補正部に欠陥補正動作制御信号を送出する
動作が、検出がなされてもそれに対応する欠陥アドレス
データのメモリ手段への格納がメモリ容量の制約上なさ
れないものとされる欠陥部分のレベルが、対応する欠陥
アドレスデータがメモリ手段に格納された欠陥部分のレ
ベルより大であるという事態の発生が回避されるととも
に、固体撮像部から得られる撮像信号における欠陥部分
に対しての、メモリ手段に格納された欠陥アドレスデー
タに基づく補正が行われるに際して、順次到来する撮像
信号における欠陥部分に対応する欠陥アドレスデータの
メモリ手段からの読み出し、及び、読み出された欠陥ア
ドレスデータの処理を適切に行うための回路構成が、比
較的簡単な構成を有する小規模なもので足りることにな
る、撮像信号欠陥検出及び補正装置並びに撮像信号欠陥
検出及び補正方法を提供することを目的とする。In view of the above point, the present invention detects a defective portion included in an image pickup signal based on an image projected on the image pickup surface forming portion, and also relates to an image pickup surface forming portion corresponding to the detected defective portion. The operation of storing the defect address data in the memory means and then sending the defect correction operation control signal to the defect correction section for correcting the defect of the image pickup signal is detected based on the defect address data read from the memory means. Even if the defective address data corresponding to the defective address data is stored in the memory means, the level of the defective portion is such that the memory capacity does not limit the level of the defective portion where the corresponding defective address data is stored in the memory means. The occurrence of the situation of being larger is avoided, and a memo for the defective portion in the image pickup signal obtained from the solid-state image pickup unit. When the correction based on the defective address data stored in the means is performed, it is appropriate to read the defective address data corresponding to the defective portion in the image signal that sequentially arrives from the memory means and to process the read defective address data. circuit configuration, will be sufficient for small ones having a relatively simple configuration, the image pickup signal defect detection and correction unit and the imaging signal defects for performing the
It is an object to provide a detection and correction method .

【００１２】[0012]

【課題を解決するための手段】上述の目的を達成すべ
く、本発明に係る撮像信号欠陥検出及び補正装置は、複
数の画素が配列配置されて成るものとされた撮像面形成
部を有し、その撮像面形成部に投影される画像に基づく
撮像信号が得られる撮像部からの撮像信号に含まれる、
撮像面形成部における欠陥画素からの出力信号に基づく
欠陥部分を検出する信号欠陥検出部と、信号欠陥検出部
により欠陥部分が検出されるとき、撮像面形成部におけ
る各画素を特定するアドレスデータのうちの、欠陥部分
の原因をなす欠陥画素に対応するものとされる欠陥アド
レスデータを格納するデータメモリ手段と、欠陥アドレ
スデータのデータメモリ手段への格納状態を制御する欠
陥データ格納制御部と、データメモリ手段から読み出さ
れた欠陥アドレスデータに基づいて、撮像信号に対する
欠陥補正部に欠陥補正動作制御信号を送出する制御信号
形成部とを備え、欠陥データ格納制御部が、データメモ
リ手段における欠陥アドレスデータの格納をデータメモ
リ手段におけるアドレス順に順次行われるものとなす第
１の制御，データメモリ手段に格納された欠陥アドレス
データのうちの、対応する欠陥部分のレベルが最小であ
るものを特定する最小レベル識別データを形成して保持
し、信号欠陥検出部により新たに検出された欠陥部分の
レベルと最小レベル識別データにより特定された欠陥ア
ドレスデータに対応する欠陥部分のレベルとの比較結果
に応じて、新たに検出された欠陥部分に対応する欠陥ア
ドレスデータについての、最小レベル識別データにより
特定された欠陥アドレスデータに代えてのデータメモリ
手段への格納を選択的に行う第２の制御、及び、データ
メモリ手段への新たに検出された欠陥部分に対応する欠
陥アドレスデータについての格納をデータメモリ手段に
おけるアドレス順に順次行われるものとすべく、データ
メモリ手段に格納された欠陥アドレスデータについての
アドレス位置を必要に応じて移転させる第３の制御を行
う行うものとされて、構成される。そして、欠陥データ
格納制御部による第２の制御は、例えば、データメモリ
手段に格納された欠陥アドレスデータに対応する欠陥部
分のレベルと信号欠陥検出部により新たに検出された欠
陥部分のレベルとを比較するレベル比較部からの比較出
力信号に基づき、新たに検出された欠陥部分のレベル
が、最小レベル識別データにより特定された欠陥アドレ
スデータに対応する欠陥部分のレベルより大であること
が判明したとき、最小レベル識別データにより特定され
た欠陥アドレスデータに代えて、新たに検出された欠陥
部分に対応する欠陥アドレスデータがデータメモリ手段
に格納される状態となすとともに、新たな最小レベル識
別データの形成及び保持を行うことによりなされる。In order to achieve the above-mentioned object, an image pickup signal defect detecting and correcting apparatus according to the present invention has an image pickup surface forming section in which a plurality of pixels are arranged. Included in the image pickup signal from the image pickup unit that obtains an image pickup signal based on the image projected on the image pickup plane forming unit,
A signal defect detection unit that detects a defective portion based on an output signal from a defective pixel in the imaging surface formation unit, and address data that specifies each pixel in the imaging surface formation unit when the defective portion is detected by the signal defect detection unit. A data memory means for storing defect address data corresponding to a defective pixel causing a defective portion, and a defect data storage control section for controlling a storage state of the defective address data in the data memory means, A defect signal storage control unit for transmitting a defect correction operation control signal to a defect correction unit for an imaging signal based on the defect address data read from the data memory unit, which sequentially performed to store the address data in address order in the data memory means and forming a first control, data Of the defective address data stored in the memory means holds the level of the corresponding defective portion by forming a minimum level identification data that identifies what is the minimum, newly detected defective portion by the signal defect detector of
Defects identified by level and minimum level identification data
Result of comparison with the level of the defective part corresponding to the dress data
Depending on the
By minimum level identification data for dress data
Data memory in place of specified defective address data
Second control for selectively storing in the means and data
The memory means has a missing portion corresponding to the newly detected defective portion.
Storing address data in the data memory means
Data in order of address
The defective address data stored in the memory means
It is configured to perform a third control for transferring the address position as necessary . Then, the second control by the defect data storage control unit determines, for example, the level of the defective portion corresponding to the defective address data stored in the data memory means and the level of the defective portion newly detected by the signal defect detection unit. Based on the comparison output signal from the level comparison unit to be compared, it was found that the level of the newly detected defective portion is higher than the level of the defective portion corresponding to the defective address data specified by the minimum level identification data. At this time, in place of the defective address data specified by the minimum level identification data, the defective address data corresponding to the newly detected defective portion is stored in the data memory means, and the new minimum level identification data This is done by forming and holding.

【００１３】さらに、本発明に係る撮像信号欠陥検出及
び補正方法は、複数の画素が配列配置されて成るものと
された撮像面形成部を有し、その撮像面形成部に投影さ
れる画像に基づく撮像信号が得られる撮像部からの撮像
信号に含まれる、撮像面形成部における欠陥画素からの
出力信号に基づく欠陥部分を検出する第１のステップ
と、第１のステップにおいて欠陥部分が検出されると
き、撮像面形成部における各画素を特定するアドレスデ
ータのうちの、欠陥部分の原因をなす欠陥画素に対応す
るものとされる欠陥アドレスデータのデータメモリ手段
への格納を、当該データメモリ手段におけるアドレス順
に順次行われるものとなし、データメモリ手段に格納さ
れた欠陥アドレスデータのうちの、対応する欠陥部分の
レベルが最小であるものを特定する最小レベル識別デー
タを形成して保持し、信号欠陥検出部により新たに検出
された欠陥部分のレベルと最小レベル識別データにより
特定された欠陥アドレスデータに対応する欠陥部分のレ
ベルとの比較結果に応じて、新たに検出された欠陥部分
に対応する欠陥アドレスデータについての、最小レベル
識別データにより特定された欠陥アドレスデータに代え
てのデータメモリ手段への格納を選択的に行い、データ
メモリ手段への新たに検出された欠陥部分に対応する欠
陥アドレスデータについての格納をデータメモリ手段に
おけるアドレス順に順次行われるものとすべく、データ
メモリ手段に格納された欠陥アドレスデータについての
アドレス位置を必要に応じて移転させる第２のステップ
と、データメモリ手段から読み出された欠陥アドレスデ
ータに基づいて、撮像信号に対する欠陥補正部に欠陥補
正動作制御信号を送出する第３のステップと、を含む。
そして、第２のステップにおいては、例えば、第１のス
テップにより新たに検出された欠陥部分のレベルと最小
レベル識別データにより特定された欠陥アドレスデータ
に対応する欠陥部分のレベルとを比較し、新たに検出さ
れた欠陥部分のレベルが、最小レベル識別データにより
特定された欠陥アドレスデータに対応する欠陥部分のレ
ベルより大であることが判明したとき、最小レベル識別
データにより特定された欠陥アドレスデータに代えて、
新たに検出された欠陥部分に対応する欠陥アドレスデー
タをデータメモリ手段に格納するとともに、新たな最小
レベル識別データの形成及び保持を行う。Furthermore, the image pickup signal defect detection and correction method according to the present invention has an image pickup plane forming section in which a plurality of pixels are arranged and arranged, and an image projected on the image pickup plane forming section is formed. A first step of detecting a defective portion based on an output signal from a defective pixel in the image pickup surface formation portion included in the image pickup signal from the image pickup portion from which the image pickup signal based on the defective portion is detected in the first step. At this time, of the address data specifying each pixel in the imaging surface forming section, the storage of the defective address data corresponding to the defective pixel causing the defective portion in the data memory means is performed by the data memory means. sequentially carried out one without and the address order of, among the defective address data stored in the data memory means, the level of the corresponding defect is minimal And held to form a minimum level identification data that identifies the newly detected by the signal defect detector
Depending on the level of the defective part and the minimum level identification data
The defective portion corresponding to the specified defective address data
Newly detected defect according to the comparison result with the bell
Minimum level for defective address data corresponding to
Instead of defective address data specified by identification data
Data in all data memory means
The memory means has a missing portion corresponding to the newly detected defective portion.
Storing address data in the data memory means
Data in order of address
The defective address data stored in the memory means
A second step of transferring the address position as necessary, and a third step of sending a defect correction operation control signal to a defect correction section for the image pickup signal based on the defect address data read from the data memory means. ,including.
Then, in the second step, for example, the level of the defective portion newly detected in the first step is compared with the level of the defective portion corresponding to the defective address data specified by the minimum level identification data, When it is found that the level of the defective portion detected in step S1 is higher than the level of the defective portion corresponding to the defective address data specified by the minimum level identification data, the defect address data specified by the minimum level identification data is added. Instead to,
The defective address data corresponding to the newly detected defective portion is stored in the data memory means, and new minimum level identification data is formed and held.

【００１４】[0014]

【作用】このようにされる本発明に係る撮像信号欠陥検
出及び補正装置並びに撮像信号欠陥検出及び補正方法に
あっては、信号欠陥検出部もしくは第１のステップにお
いて、撮像面形成部に投影される画像に基づいて形成さ
れる撮像信号についての欠陥部分の検出がなされ、欠陥
部分が検出されると、その欠陥部分に対応する欠陥アド
レスデータがデータメモリ手段に格納される動作が選択
的に行われる。その際、欠陥データ格納制御部もしくは
第２のステップにおいて、例えば、データメモリ手段に
おけるデータ格納メモリ容量に余裕がある場合には、信
号欠陥検出部により新たに検出された欠陥部分に対応す
る欠陥アドレスデータがデータメモリ手段にそれにおけ
るアドレス順に順次格納される状態とされ、また、デー
タメモリ手段におけるデータ格納メモリ容量に余裕が無
い場合には、信号欠陥検出部もしくは第１のステップに
おいて新たに検出された欠陥部分のレベルが、最小レベ
ル識別データにより特定された欠陥アドレスデータに対
応する欠陥部分のレベルより大であるとき、最小レベル
識別データにより特定された欠陥アドレスデータに代え
て、新たに検出された欠陥部分に対応する欠陥アドレス
データがデータメモリ手段にそれにおけるアドレス順に
順次格納される状態とされるとともに、新たな最小レベ
ル識別データの形成及び保持が行われる。その後、制御
信号形成部もしくは第３のステップにおいて、データメ
モリ手段から読み出された欠陥アドレスデータに基づい
て、撮像信号に対する欠陥補正部に欠陥補正動作制御信
号が送出される。In the image signal defect detecting and correcting apparatus and the image signal defect detecting and correcting method according to the present invention thus configured, the image defect is detected on the image plane forming section in the signal defect detecting section or the first step. When a defective portion is detected in the image pickup signal formed based on the image that is detected, and the defective portion is detected, the operation of selectively storing the defective address data corresponding to the defective portion in the data memory means is performed. Be seen. At this time, in the defect data storage control unit or in the second step, for example, when the data storage memory capacity in the data memory means has a margin, the defect address corresponding to the defective portion newly detected by the signal defect detection unit. When the data is sequentially stored in the data memory means in the order of addresses in the data memory means, and when the data storage memory capacity in the data memory means has no margin, it is newly detected in the signal defect detecting section or the first step. When the level of the defective portion is higher than the level of the defective portion corresponding to the defect address data specified by the minimum level identification data, the defect address data specified by the minimum level identification data is newly detected. defect address data corresponding to the defective portion it in the data memory means The definitive address order
The data is sequentially stored, and new minimum level identification data is formed and held. Thereafter, in the control signal forming unit or in the third step, the defect correction operation control signal is sent to the defect correction unit for the image pickup signal based on the defect address data read from the data memory means.

【００１５】それにより、信号欠陥検出部もしくは第１
のステップにおいて検出されてもそれに対応する欠陥ア
ドレスデータのデータメモリ手段への格納がなされない
ものとされる欠陥部分のレベルが、対応する欠陥アドレ
スデータがデータメモリ手段に格納された欠陥部分のレ
ベルより大であるという事態の発生が回避されるととも
に、欠陥補正部に順次到来する撮像信号における欠陥部
分に対応する欠陥アドレスデータのデータメモリ手段か
らの読み出し、及び、読み出された欠陥アドレスデータ
に対する欠陥補正動作制御信号を得るための処理を適切
に行うための回路構成が、比較的簡単な構成を有する小
規模なもので足りることになる。As a result, the signal defect detecting section or the first
The level of the defective portion in which the corresponding defective address data is stored in the data memory means is the level of the defective portion in which the corresponding defective address data is not stored in the data memory means. The occurrence of the situation of being larger is avoided, and the defective address data corresponding to the defective portion in the image pickup signal sequentially arriving at the defect correction unit is read from the data memory means, and the read defective address data is read. The circuit configuration for appropriately performing the process for obtaining the defect correction operation control signal may be a small-scale one having a relatively simple configuration.

【００１６】[0016]

【実施例】図２は、本発明に係る撮像信号欠陥検出及び
補正装置の一例が適用されて、本発明に係る撮像信号欠
陥検出及び補正方法の一例が実施される、固体撮像部を
備えるビデオカメラを示す。FIG. 2 shows an example of an image pickup signal defect detection and correction device according to the present invention, which is applied to an image pickup signal defect detection device according to the present invention.
1 illustrates a video camera with a solid-state imager in which an example of a trough detection and correction method is implemented .

【００１７】図２においては、光電変換を行う多数の画
素が多数の並行列を形成して配列形成されるとともに、
各画素で得られた信号電荷を転送するＣＣＤにより形成
された電荷転送領域が設けられて成る撮像面形成部を備
えるものとされた固体撮像部１０が備えられている。固
体撮像部１０の前方には、レンズ・システム１１及び絞
り機構１２を含んで構成される光学系が配されており、
この光学系は、固体撮像部１０が有する撮像面形成部
に、撮像対象像を投影する。In FIG. 2, a large number of pixels for photoelectric conversion are formed in parallel rows to form an array.
The solid-state image pickup unit 10 is provided that is provided with an image pickup surface forming unit including a charge transfer region formed by a CCD that transfers the signal charges obtained in each pixel. An optical system including a lens system 11 and a diaphragm mechanism 12 is arranged in front of the solid-state imaging unit 10.
The optical system projects an image to be captured on an image capturing surface forming unit included in the solid-state image capturing unit 10.

【００１８】固体撮像部１０は、例えば、図３に示され
る如くの撮像面形成部を有した、インターライン転送型
のものとなされる。図３に示される撮像面形成部におい
ては、半導体基体１３上に、各々が個々の画素を構成す
る多数の光電変換素子部１５が、多数の水平方向（矢印
ｈの方向）に伸びる並行列（画素水平列）を形成するも
のとされて配列配置されている。多数の画素水平列の夫
々を形成する光電変換素子部１５は、また、多数の垂直
方向（矢印ｖの方向）に伸びる並行列（画素垂直列）を
も形成しており、このような光電変換素子部１５が形成
する各画素垂直列に沿って、ＣＣＤ群により形成された
垂直電荷転送部１６が配されている。各垂直電荷転送部
１６は、例えば、２相の垂直転送駆動信号φＶ１及びφ
Ｖ２により駆動されて電荷転送動作を行う。The solid-state image pickup section 10 is of an interline transfer type having an image pickup surface forming section as shown in FIG. 3, for example. In the image pickup surface forming unit shown in FIG. 3, a large number of photoelectric conversion element units 15 each of which constitutes an individual pixel are arranged in parallel rows (horizontal rows (direction of arrow h)) on the semiconductor substrate 13. Pixel horizontal columns) are arranged and arranged. The photoelectric conversion element portion 15 forming each of a large number of pixel horizontal columns also forms a large number of parallel columns (pixel vertical columns) extending in the vertical direction (direction of arrow v). A vertical charge transfer unit 16 formed of a CCD group is arranged along each pixel vertical column formed by the element unit 15. Each of the vertical charge transfer units 16 has, for example, two-phase vertical transfer drive signals φV1 and φV1.
It is driven by V2 to perform a charge transfer operation.

【００１９】各画素垂直列を形成する複数の光電変換素
子部１５の夫々とその垂直列に対応する垂直電荷転送部
１６との間には、電荷読出ゲート部１７が設けられてい
る。そして、電荷読出ゲート部１７は、画素水平列のう
ちの奇数番目のもの（奇数画素水平列）を形成する光電
変換素子部１５に関わるものが、読出ゲート駆動信号φ
ＧＯによって電荷読出状態をとるものとされ、また、画
素水平列のうちの偶数番目のもの（偶数画素水平列）を
形成する光電変換素子部１５に関わるものが、読出ゲー
ト駆動信号φＧＥによって電荷読出状態をとるものとさ
れる。A charge read gate section 17 is provided between each of the plurality of photoelectric conversion element sections 15 forming a vertical column of each pixel and the vertical charge transfer section 16 corresponding to the vertical column. In the charge read gate section 17, the read gate drive signal φ is associated with the photoelectric conversion element section 15 forming an odd-numbered pixel horizontal row (an odd pixel horizontal row).
The charge read state is set by GO, and the charge conversion is performed by the read gate drive signal φGE for the photoelectric conversion element portion 15 forming an even-numbered pixel horizontal column (even pixel horizontal column). It is assumed to be in a state.

【００２０】複数の垂直電荷転送部１６の夫々の一端部
側は、半導体基体１３の端縁部において、ＣＣＤ群によ
り形成されて水平方向に伸びるものとされた水平電荷転
送部１８に連結されている。水平電荷転送部１８は、例
えば、２相の水平転送駆動信号φＨ１及びφＨ２により
駆動されて電荷転送動作を行う。そして、水平電荷転送
部１８には、電荷出力部１９が設けられており、電荷出
力部１９からは出力端子２０が導出されている。One end side of each of the plurality of vertical charge transfer portions 16 is connected to a horizontal charge transfer portion 18 which is formed by a CCD group and extends in the horizontal direction at the edge portion of the semiconductor substrate 13. There is. The horizontal charge transfer unit 18 is driven by, for example, two-phase horizontal transfer drive signals φH1 and φH2 to perform a charge transfer operation. Further, the horizontal charge transfer section 18 is provided with a charge output section 19, and an output terminal 20 is derived from the charge output section 19.

【００２１】このような図３に示される撮像面形成部を
有した固体撮像部１０において撮像動作が行われる際に
は、先ず、所定の受光期間が設定され、その受光期間に
おいて、レンズ・システム１１及び絞り機構１２を含ん
で構成される光学系１２により、撮像対象像が投影され
る。それにより、受光期間において、各々が画素を構成
する複数の光電変換素子部１５の夫々が、撮像対象像に
応じた光電変換を行って電荷を蓄積する。When an image pickup operation is performed in the solid-state image pickup section 10 having the image pickup surface forming section shown in FIG. 3, first, a predetermined light receiving period is set, and the lens system is set in the light receiving period. An image pickup target image is projected by an optical system 12 configured to include 11 and a diaphragm mechanism 12. As a result, in the light receiving period, each of the plurality of photoelectric conversion element units 15 each forming a pixel performs photoelectric conversion according to the image to be captured and accumulates charges.

【００２２】その後、第１の電荷読出期間において、駆
動信号形成部２５から固体撮像部１０における撮像面形
成部に供給される読出ゲート駆動信号φＧＯによって、
奇数画素水平列を形成する光電変換素子部１５に関わる
電荷読出ゲート部１７の夫々が電荷読出状態をとるもの
とされ、電荷読出状態をとる電荷読出ゲート部１７の夫
々を通じて、それに対応する光電変換素子部１５に蓄積
された電荷が対応する垂直電荷転送部１６に読み出され
る。続いて、第１の電荷読出期間に続く第１の電荷転送
期間において、各垂直電荷転送部１６に読み出された電
荷が、駆動信号形成部２５から固体撮像部１０における
撮像面形成部に供給される、２相の垂直転送駆動信号φ
Ｖ１及びφＶ２によって駆動される各垂直電荷転送部１
６の電荷転送動作により、各奇数画素水平列を形成する
複数の光電変換素子部１５により得られた分宛、順次、
水平電荷転送部１８に向けて転送されていく。Thereafter, in the first charge reading period, the read gate drive signal φGO supplied from the drive signal forming section 25 to the image pickup surface forming section of the solid-state image pickup section 10 causes
Each of the charge read gate sections 17 related to the photoelectric conversion element section 15 forming the odd-numbered pixel horizontal column is assumed to be in the charge read state, and the photoelectric conversion corresponding to each of the charge read gate sections 17 taking the charge read state is performed. The charges accumulated in the element unit 15 are read out to the corresponding vertical charge transfer unit 16. Subsequently, in the first charge transfer period subsequent to the first charge read period, the charges read to each vertical charge transfer unit 16 are supplied from the drive signal forming unit 25 to the image pickup surface forming unit in the solid-state image pickup unit 10. 2-phase vertical transfer drive signal φ
Each vertical charge transfer unit 1 driven by V1 and φV2
By the charge transfer operation of 6, the portions obtained by the plurality of photoelectric conversion element units 15 forming each odd pixel horizontal column are sequentially addressed,
The charges are transferred toward the horizontal charge transfer unit 18.

【００２３】そして、水平電荷転送部１８においては、
駆動信号形成部２５から固体撮像部１０における撮像面
形成部に供給される、２相の水平転送駆動信号φＨ１及
びφＨ２によって駆動されることにより行われる電荷転
送動作により、水平電荷転送部１８に順次転送される、
奇数画素水平列の一つを形成する複数の光電変換素子部
１５で得られた分の電荷が、電荷出力部１９へと転送さ
れる。電荷出力部１９においては、水平電荷転送部１８
により転送されてくる電荷が順次信号化されて出力端子
２０に導出される。In the horizontal charge transfer section 18,
By the charge transfer operation performed by being driven by the two-phase horizontal transfer drive signals φH1 and φH2 supplied from the drive signal forming unit 25 to the imaging surface forming unit of the solid-state imaging unit 10, the horizontal charge transfer unit 18 is sequentially operated. Transferred,
The charges obtained by the plurality of photoelectric conversion element units 15 forming one of the odd-numbered pixel horizontal columns are transferred to the charge output unit 19. In the charge output unit 19, the horizontal charge transfer unit 18
The charges transferred by are sequentially converted into signals and led to the output terminal 20.

【００２４】次に、第１の電荷転送期間に続く第２の電
荷読出期間において、駆動信号形成部２５から固体撮像
部１０における撮像面形成部に供給される読出ゲート駆
動信号φＧＥによって、偶数画素水平列を形成する光電
変換素子部１５に関わる電荷読出ゲート部１７の夫々が
電荷読出状態をとるものとされ、電荷読出状態をとる電
荷読出ゲート部１７の夫々を通じて、それに対応する光
電変換素子部１５に蓄積された電荷が対応する垂直電荷
転送部１６に読み出される。続いて、第２の電荷読出期
間に続く第２の電荷転送期間において、各垂直電荷転送
部１６に読み出された電荷が、駆動信号形成部２５から
固体撮像部１０における撮像面形成部に供給される、２
相の垂直転送駆動信号φＶ１及びφＶ２によって駆動さ
れる各垂直電荷転送部１６の電荷転送動作により、各偶
数画素水平列を形成する複数の光電変換素子部１５によ
り得られた分宛、順次、水平電荷転送部１８に向けて転
送されていく。Next, in the second charge read period following the first charge transfer period, the read gate drive signal φGE supplied from the drive signal formation unit 25 to the image pickup surface formation unit of the solid-state image pickup unit 10 causes the even-numbered pixels. Each of the charge read gate sections 17 related to the photoelectric conversion element sections 15 forming a horizontal column is assumed to be in a charge read state, and the photoelectric conversion element section corresponding to each of the charge read gate sections 17 in the charge read state is taken. The charges accumulated in 15 are read out to the corresponding vertical charge transfer unit 16. Subsequently, in the second charge transfer period subsequent to the second charge read period, the charges read by each vertical charge transfer unit 16 are supplied from the drive signal forming unit 25 to the image pickup surface forming unit of the solid-state image pickup unit 10. Will be 2
By the charge transfer operation of each vertical charge transfer section 16 driven by the vertical transfer drive signals φV1 and φV2 of the phase, the portions obtained by the plurality of photoelectric conversion element sections 15 forming each even pixel horizontal column are sequentially and horizontally delivered. The charge is transferred toward the charge transfer unit 18.

【００２５】そして、水平電荷転送部１８においては、
駆動信号形成部２５から固体撮像部１０における撮像面
形成部に供給される、２相の水平転送駆動信号φＨ１及
びφＨ２によって駆動されることにより行われる電荷転
送動作により、水平電荷転送部１８に順次転送される、
偶数画素水平列の一つを形成する複数の光電変換素子部
１５で得られた分の電荷が、電荷出力部１９へと転送さ
れる。電荷出力部１９においては、水平電荷転送部１８
により転送されてくる電荷が順次信号化されて出力端子
２０に導出される。In the horizontal charge transfer section 18,
By the charge transfer operation performed by being driven by the two-phase horizontal transfer drive signals φH1 and φH2 supplied from the drive signal forming unit 25 to the imaging surface forming unit of the solid-state imaging unit 10, the horizontal charge transfer unit 18 is sequentially operated. Transferred,
The charges obtained by the plurality of photoelectric conversion element units 15 forming one of the even-numbered pixel horizontal columns are transferred to the charge output unit 19. In the charge output unit 19, the horizontal charge transfer unit 18
The charges transferred by are sequentially converted into signals and led to the output terminal 20.

【００２６】以下、上述の第１の電荷読出期間における
電荷読出し、第１の電荷転送期間における電荷転送、第
２の電荷読出期間における電荷読出し、及び、第２の電
荷転送期間における電荷転送が順次繰り返される。そし
て、出力端子２０に、複数の光電変換素子部１５に蓄積
された電荷に基づく、撮像対象像に応じた撮像信号ＩＰ
が得られる。Hereinafter, the charge read in the first charge read period, the charge transfer in the first charge transfer period, the charge read in the second charge read period, and the charge transfer in the second charge transfer period are sequentially performed. Repeated. Then, the image pickup signal IP corresponding to the image to be picked up, which is based on the charges accumulated in the plurality of photoelectric conversion element units 15, is output to the output terminal 20.
Is obtained.

【００２７】斯かる場合、固体撮像部１０を構成する撮
像面形成部における、奇数画素水平列の夫々を形成する
複数の光電変換素子部１５で得られた電荷についての１
画素水平列分宛の、各垂直電荷転送部１６による水平電
荷転送部１８への転送が、奇数フィールド期間内におい
て終了するとともに、偶数画素水平列の夫々を形成する
複数の光電変換素子部１５で得られた電荷についての１
画素水平列分宛の、各垂直電荷転送部１６による水平電
荷転送部１８への転送が、偶数フィールド期間内におい
て終了し、また、水平電荷転送部１８の夫々に順次転送
される１画素水平列を形成する複数の光電変換素子部１
５で得られた分の電荷の、水平電荷転送部１８による電
荷出力部１９への供給は、各ライン期間内において終了
するものとされるように、２相の垂直転送駆動信号φＶ
１及びφＶ２及び２相の水平転送駆動信号φＨ１及びφ
Ｈ２の夫々が設定される。それゆえ、固体撮像部１０を
構成する撮像面形成部の出力端子２０に導出される撮像
信号ＩＰは、ライン期間分を単位とするものが連なって
形成されることになる奇数フィールド期間分及び偶数フ
ィールド期間分が順次繰り返されるものとされることに
なる。In such a case, in the image pickup surface forming section which constitutes the solid-state image pickup section 10, one of the charges obtained by the plurality of photoelectric conversion element sections 15 forming each of the odd-numbered pixel horizontal columns is set.
The transfer to the horizontal charge transfer unit 18 by each vertical charge transfer unit 16 for the pixel horizontal columns is completed within the odd field period, and at the same time, the plurality of photoelectric conversion element units 15 forming each of the even pixel horizontal columns. 1 about the obtained charge
The transfer of the vertical charge transfer units 16 to the horizontal charge transfer units 18 addressed to the horizontal pixel transfer columns is completed within the even field period, and the horizontal charge transfer units 18 are sequentially transferred to each horizontal pixel transfer unit. A plurality of photoelectric conversion element parts 1 forming a
The supply of the charges obtained in 5 to the charge output unit 19 by the horizontal charge transfer unit 18 is completed within each line period so that the two-phase vertical transfer drive signal φV
1 and φV2 and two-phase horizontal transfer drive signals φH1 and φ
Each of H2 is set. Therefore, the image pickup signal IP derived to the output terminal 20 of the image pickup surface forming unit forming the solid-state image pickup unit 10 is formed by a series of line period units and odd field period and even number. The field period will be sequentially repeated.

【００２８】従って、撮像面形成部からは、奇数フィー
ルド期間において、奇数画素水平列の夫々を形成する複
数の光電変換素子部１５で得られた電荷に基づくライン
期間分の撮像信号が奇数画素水平列の数だけ連なって形
成される、１フィールド期間分の撮像信号ＩＰが得ら
れ、また、偶数フィールド期間において、偶数画素水平
列の夫々を形成する複数の光電変換素子部１５で得られ
た電荷に基づくライン期間分の撮像信号が偶数画素水平
列の数だけ連なって形成される、１フィールド期間分の
撮像信号ＩＰが得られる。Therefore, from the image pickup surface forming unit, in the odd field period, the image pickup signal for the line period based on the charges obtained by the plurality of photoelectric conversion element units 15 forming each of the odd pixel horizontal columns is supplied to the odd pixel horizontal line. The image pickup signal IP for one field period, which is formed in a row for the number of columns, is obtained, and the charges obtained by the plurality of photoelectric conversion element units 15 forming each of the even pixel horizontal columns in the even field period are obtained. The image pickup signal IP for one field period is obtained in which the image pickup signals for the line period based on the above are continuously formed by the number of even pixel horizontal columns.

【００２９】駆動信号形成部２５は、タイミング信号形
成部２６からの垂直方向クロック信号ＣＬＶ，水平方向
クロック信号ＣＬＨ、及び、読出指令信号ＣＲＯ及びＣ
ＲＥが供給され、読出ゲート駆動信号φＧＯを読出指令
信号ＣＲＯに応じて形成するとともに、読出ゲート駆動
信号φＧＥを読出指令信号ＣＲＥに応じて形成し、ま
た、２相の垂直転送駆動信号φＶ１及びφＶ２の夫々を
垂直方向クロック信号ＣＬＶに基づいて形成し、さら
に、２相の水平転送駆動信号φＨ１及びφＨ２の夫々を
水平方向クロック信号ＣＬＨに基づいて形成する。そし
て、駆動信号形成部２５は、読出ゲート駆動信号φＧ
Ｏ，垂直転送駆動信号φＶ１及びφＶ２、及び、水平転
送駆動信号φＨ１及びφＨ２を読出指令信号ＣＲＯに応
じて、また、読出ゲート駆動信号φＧＥ，垂直転送駆動
信号φＶ１及びφＶ２、及び、水平転送駆動信号φＨ１
及びφＨ２を読出指令信号ＣＲＥに応じて、夫々、固体
撮像部１０における撮像面形成部に供給する。The drive signal forming section 25 includes a vertical clock signal CLV, a horizontal clock signal CLH, and read command signals CRO and C from the timing signal forming section 26.
RE is supplied to form the read gate drive signal φGO according to the read command signal CRO, the read gate drive signal φGE according to the read command signal CRE, and the two-phase vertical transfer drive signals φV1 and φV2. Are formed based on the vertical clock signal CLV, and the two-phase horizontal transfer drive signals φH1 and φH2 are formed based on the horizontal clock signal CRH. Then, the drive signal forming unit 25 causes the read gate drive signal φG.
O, vertical transfer drive signals φV1 and φV2, and horizontal transfer drive signals φH1 and φH2 according to the read command signal CRO, and read gate drive signal φGE, vertical transfer drive signals φV1 and φV2, and horizontal transfer drive signal φH1
And φH2 are supplied to the image pickup surface forming unit of the solid-state image pickup unit 10 in accordance with the read command signal CRE.

【００３０】タイミング信号形成部２６は、同期信号発
生部２７からの垂直同期信号ＳＶ及び水平同期信号ＳＨ
が供給され、さらに、後述される欠陥検出部３５からの
蓄積指令信号ＣＣＯ及びＣＣＥが供給されるもとで、垂
直方向クロック信号ＣＬＶを水平同期信号ＳＨに基づい
て形成し、また、水平方向クロック信号ＣＬＨを、水平
同期信号ＳＨより著しく高い周波数を有するが、水平同
期信号ＳＨに同期したものとして形成するとともに、読
出指令信号ＣＲＯ及びＣＲＥを、夫々、蓄積指令信号Ｃ
ＣＯ及びＣＣＥに基づき、奇数フィールド期間及び偶数
フィールド期間に対応するものとして形成し、それらを
駆動信号形成部２５に供給するものとされている。The timing signal forming section 26 includes a vertical synchronizing signal SV and a horizontal synchronizing signal SH from the synchronizing signal generating section 27.
Is supplied, and further storage command signals CCO and CCE are supplied from the defect detection unit 35 described later, the vertical clock signal CLV is formed based on the horizontal synchronization signal SH, and the horizontal clock signal CLV is generated. The signal CLH is formed as a signal having a frequency significantly higher than that of the horizontal synchronizing signal SH, but synchronized with the horizontal synchronizing signal SH, and the read command signals CRO and CRE are respectively stored in the storage command signal C.
Based on CO and CCE, they are formed to correspond to the odd field period and the even field period, and they are supplied to the drive signal forming unit 25.

【００３１】図４及び図５は、上述の如くにして固体撮
像部１０における撮像面形成部から得られる撮像信号Ｉ
Ｐの状態を示す。図４は、主として奇数フィールド期間
における様子を示し、図４のＡに示される如くの、図４
のＢに示される垂直同期信号ＳＶの前縁部から始まる奇
数フィールド期間Ｏ−Ｆにおいては、例えば、図４のＣ
に示される水平同期信号ＳＨの奇数フィールド期間Ｏ−
Ｆの開始時点から数えて１３番目のもの以降において、
図４のＤに示される如く、奇数画素水平列の夫々を形成
する光電変換素子部１５で得られた分の電荷に基づくラ
イン期間分の撮像信号が連なって形成される撮像信号Ｉ
Ｐが得られる。撮像信号ＩＰにおける各ライン期間分に
付された奇数数字は、当該ライン期間分の撮像信号を形
成する電荷が得られた撮像面形成部における奇数画素水
平列の水平電荷転送部１８側からの番号をあらわす。な
お、この例にあっては、当該奇数フィールド期間Ｏ−Ｆ
の開始時点より３ライン期間だけ先立つ時点から当該奇
数フィールド期間Ｏ−Ｆの開始時点から１７ライン期間
だけ経過するまでの２０ライン期間に相当する期間は、
実際には垂直ブランキング期間ＴＢＬＫとされる。FIGS. 4 and 5 show the image pickup signal I obtained from the image pickup surface forming section of the solid-state image pickup section 10 as described above.
The state of P is shown. FIG. 4 mainly shows the state in the odd field period, and as shown in FIG.
In the odd field period OF starting from the leading edge of the vertical synchronizing signal SV shown in B of FIG.
O- of the horizontal sync signal SH shown in FIG.
After the thirteenth from the start of F,
As shown in D of FIG. 4, the imaging signal I formed by a series of imaging signals for a line period based on the charges obtained by the photoelectric conversion element units 15 forming each of the odd-numbered pixel horizontal columns is formed.
P is obtained. The odd number given to each line period in the image pickup signal IP is the number from the horizontal charge transfer unit 18 side of the odd pixel horizontal column in the image pickup plane forming unit where the charge forming the image pickup signal for the line period is obtained. Represents In this example, the odd field period OF
The period corresponding to the 20-line period from the time point preceding the start time point of 3 lines period to the 17-line period from the start time point of the odd field period OF is
Actually, the vertical blanking period TBLK is set.

【００３２】同様に、図５は、主として偶数フィールド
期間における様子を示し、図５のＡに示される如くの、
図５のＢに示される垂直同期信号ＳＶの前縁部から始ま
る偶数フィールド期間Ｅ−Ｆにおいては、例えば、図５
のＣに示される水平同期信号ＳＨ（奇数フィールド期間
Ｏ−Ｆの場合に比して０．５ライン期間分のズレを生じ
ている）の偶数フィールド期間Ｅ−Ｆの開始時点から数
えて１４番目のもの以降において、図５のＤに示される
如く、偶数画素水平列の夫々を形成する光電変換素子部
１５で得られた分の電荷に基づくライン期間分の撮像信
号が連なって形成される撮像信号ＩＰが得られる。撮像
信号ＩＰにおける各ライン期間分に付された偶数数字
は、当該ライン期間分の撮像信号を形成する電荷が得ら
れた撮像面形成部における偶数画素水平列の水平電荷転
送部１８側からの番号をあらわす。なお、ここにおいて
も、当該偶数フィールド期間Ｅ−Ｆの開始時点より３ラ
イン期間だけ先立つ時点から当該偶数フィールド期間Ｅ
−Ｆの開始時点から１７ライン期間だけ経過するまでの
２０ライン期間に相当する期間は、実際には垂直ブラン
キング期間ＴＢＬＫとされる。Similarly, FIG. 5 mainly shows a state in the even field period, and as shown in A of FIG.
In the even field period EF starting from the leading edge of the vertical synchronizing signal SV shown in FIG. 5B, for example, as shown in FIG.
14th from the start point of the even field period E-F of the horizontal synchronization signal SH shown in C (having a shift of 0.5 line period compared to the case of the odd field period OF). After that, as shown in D of FIG. 5, the imaging is formed by a series of imaging signals for a line period based on the charges obtained by the photoelectric conversion element units 15 forming each of the even pixel horizontal columns. The signal IP is obtained. The even number given to each line period in the image pickup signal IP is the number from the horizontal charge transfer unit 18 side of the even pixel horizontal column in the image pickup plane forming unit where the charges forming the image pickup signal for the line period are obtained. Represents Note that, even in this case, the even field period E is started from a time point preceding the start time of the even field period E-F by three line periods.
The period corresponding to the 20-line period until the 17-line period elapses from the start of -F is actually the vertical blanking period TBLK.

【００３３】固体撮像部１０における撮像面形成部から
夫々得られる撮像信号ＩＰは、サンプリング・ホールド
部３０に供給される。サンプリング・ホールド部３０に
おいては、撮像信号ＩＰに対する所定の短周期毎のレベ
ル・サンプリング及びサンプル・レベルの保持が行われ
てサンプリング・ホールド出力信号ＳＩが得られ、それ
がアナログ／ディジタル（Ａ／Ｄ）変換部３１に供給さ
れる。Ａ／Ｄ変換部３１においては、サンプリング・ホ
ールド出力信号ＳＩに基づいての撮像信号ＩＰのディジ
タル化が図られ、Ａ／Ｄ変換部３１から、撮像信号ＩＰ
に対応するディジタル撮像信号ＤＩが得られて、それが
欠陥補正部３２に供給される。The image pickup signals IP obtained from the image pickup surface forming section of the solid-state image pickup section 10 are supplied to the sampling and holding section 30. In the sampling / holding unit 30, the sampling / holding output signal SI is obtained by carrying out level sampling and holding of the sampling level for each predetermined short period with respect to the image pickup signal IP, which is an analog / digital (A / D) signal. ) Is supplied to the conversion unit 31. In the A / D conversion unit 31, the image pickup signal IP is digitized based on the sampling and holding output signal SI, and the A / D conversion unit 31 outputs the image pickup signal IP.
A digital image pickup signal DI corresponding to is obtained and is supplied to the defect correction section 32.

【００３４】欠陥補正部３２には、欠陥検出部３５から
送出される欠陥補正指示信号ＣＤも供給される。欠陥補
正部３２においては、欠陥補正指示信号ＣＤに応じて、
ディジタル撮像信号ＤＩに含まれる、固体撮像部１０の
撮像面形成部における多数の光電変換素子部１５のうち
の動作不良を生じているもの、即ち、欠陥画素に起因し
てもたらされた欠陥部分についての補正が行われる。欠
陥補正部３２における欠陥補正指示信号ＣＤに応じたデ
ィジタル撮像信号ＤＩにおける欠陥部分の補正について
は、既に提案されている撮像部から得られる撮像信号に
ついての欠陥補正方式が適宜採用される。The defect correction section 32 is also supplied with the defect correction instruction signal CD sent from the defect detection section 35. In the defect correction section 32, according to the defect correction instruction signal CD,
One of a large number of photoelectric conversion element units 15 in the image pickup surface forming unit of the solid-state image pickup unit 10, which is included in the digital image pickup signal DI, causing a malfunction, that is, a defective portion caused by a defective pixel. Is corrected. Regarding the correction of the defective portion in the digital image pickup signal DI according to the defect correction instruction signal CD in the defect correction unit 32, a defect correction method for the image pickup signal obtained from the image pickup unit that has been already proposed is appropriately adopted.

【００３５】そして、欠陥補正部３２から、ディジタル
撮像信号ＤＩに対してそれに含まれる欠陥部分に応じた
欠陥補正が施されて得られるディジタル撮像信号ＤＩＣ
が送出され、信号処理部３３に供給される。信号処理部
３３においては、ディジタル撮像信号ＤＩＣについての
各種の処理が行われて、固体撮像部１０における撮像面
形成部から得られた撮像信号ＩＰに基づく映像信号ＤＶ
が形成され、それが出力端子３４に導出される。Then, the digital image pickup signal DIC obtained by performing the defect correction according to the defective portion included in the digital image pickup signal DI from the defect correction section 32.
Is transmitted and supplied to the signal processing unit 33. In the signal processing unit 33, various processes are performed on the digital image pickup signal DIC, and the video signal DV based on the image pickup signal IP obtained from the image pickup surface forming unit in the solid-state image pickup unit 10.
Is formed and is led to the output terminal 34.

【００３６】欠陥検出部３５には、Ａ／Ｄ変換部３１か
らのディジタル撮像信号ＤＩ，タイミング信号形成部２
６からの垂直方向クロック信号ＣＬＶ，水平方向クロッ
ク信号ＣＬＨ，読出指令信号ＣＲＯ及び読出指令信号Ｃ
ＲＥ，同期信号発生部２７からの垂直同期信号ＳＶ及び
水平同期信号ＳＨ、及び、制御ユニット３６からのリセ
ット信号ＣＲＳ及び欠陥検出指令信号ＣＳＴが供給され
る。そして、欠陥検出部３５は、ディジタル撮像信号Ｄ
Ｉが固体撮像部１０の撮像面形成部における欠陥画素に
起因してもたらされる欠陥部分を含むものであるとき、
そのディジタル撮像信号ＤＩにおける欠陥部分を検出
し、検出された欠陥部分の原因をなしている撮像面形成
部における欠陥画素を、撮像面形成部に関する垂直方向
アドレスＡＶ及び水平方向アドレスＡＨによって特定す
るとともに、欠陥画素を特定する垂直方向アドレスＡＶ
及び水平方向アドレスＡＨの夫々をあらわす欠陥アドレ
スデータを、内蔵するデータメモリ部に格納する動作、
及び、内蔵するデータメモリ部に格納された欠陥アドレ
スデータに基づき、適切なタイミングをとるものとされ
る欠陥補正指示信号ＣＤを形成して、それを欠陥補正部
３２に供給する動作を行う。The defect detection section 35 includes a digital image pickup signal DI from the A / D conversion section 31 and a timing signal forming section 2.
6, a vertical clock signal CLV, a horizontal clock signal CHL, a read command signal CRO, and a read command signal C
RE, the vertical synchronizing signal SV and the horizontal synchronizing signal SH from the synchronizing signal generator 27, and the reset signal CRS and the defect detection command signal CST from the control unit 36 are supplied. Then, the defect detection unit 35 determines that the digital imaging signal D
When I includes a defective portion caused by defective pixels in the imaging surface forming portion of the solid-state imaging portion 10,
The defective portion in the digital image pickup signal DI is detected, and the defective pixel in the image pickup surface forming portion which causes the detected defective portion is specified by the vertical address AV and the horizontal address AH related to the image pickup surface forming portion. , Vertical address AV for identifying defective pixel
And an operation of storing defective address data representing each of the horizontal address AH in a built-in data memory unit,
Also, an operation of forming a defect correction instruction signal CD that takes appropriate timing based on the defect address data stored in the built-in data memory unit and supplying it to the defect correction unit 32 is performed.

【００３７】固体撮像部１０における撮像面形成部に関
する垂直方向アドレスＡＶ及び水平方向アドレスＡＨ
は、垂直方向アドレスＡＶが、撮像面形成部における多
数の画素水平列の各々を特定するアドレスであって、水
平方向アドレスＡＨが、撮像面形成部における各画素水
平列内における画素の各々の位置を特定するアドレスで
あるものとされる。従って、欠陥アドレスデータがあら
わすアドレスは、撮像面形成部における欠陥画素が属す
る画素水平列を特定する垂直方向アドレスＡＶと、その
垂直方向アドレスＡＶによって特定された画素水平列内
における欠陥画素の位置を特定する水平方向アドレスＡ
Ｈとを含むものとされる。A vertical address AV and a horizontal address AH relating to the image pickup surface forming section of the solid-state image pickup section 10.
Is a vertical address AV that identifies each of a large number of pixel horizontal columns in the imaging surface forming unit, and the horizontal address AH is the position of each pixel in each pixel horizontal column in the imaging surface forming unit. Is an address that identifies Therefore, the address represented by the defective address data includes the vertical direction address AV that identifies the pixel horizontal column to which the defective pixel belongs in the imaging surface forming unit and the position of the defective pixel in the pixel horizontal column identified by the vertical address AV. Horizontal address to specify A
H is included.

【００３８】さらに、欠陥検出部３５は、このような動
作を通じて、タイミング信号形成部２６に対する蓄積指
令信号ＣＣＯ及びＣＣＥの供給を行うとともに、ディジ
タル撮像信号ＤＩにおける欠陥部分を検出し、検出され
た欠陥部分の原因をなしている撮像面形成部における欠
陥画素を特定する欠陥アドレスデータを内蔵するデータ
メモリ部に格納する動作が終了したとき、検出終了信号
ＣＥを制御ユニット３６に送出する。Further, the defect detecting section 35 supplies the accumulation command signals CCO and CCE to the timing signal forming section 26 through such an operation, detects a defective portion in the digital image pickup signal DI, and detects the detected defect. When the operation of storing the defective address data for specifying the defective pixel in the imaging surface forming portion, which is the cause of the portion, in the built-in data memory portion is completed, the detection end signal CE is sent to the control unit 36.

【００３９】制御ユニット３６は、欠陥検出部３５に、
ディジタル撮像信号ＤＩにおける欠陥部分を検出し、検
出された欠陥部分の原因をなしている撮像面形成部にお
ける欠陥画素を特定する欠陥アドレスデータを、内蔵す
るデータメモリ部に格納する動作を行わせるべく操作さ
れる欠陥検出動作スイッチ３７が設けられたものとされ
ている。そして、制御ユニット３６は、欠陥検出動作ス
イッチ３７が操作されてオン状態をとるものとされる
と、先ず、リセット信号ＣＲＳを欠陥検出部３５に供給
し、続いて、欠陥検出指令信号ＣＳＴを、その後欠陥検
出部３５から検出終了信号ＣＥが到来するまで、欠陥検
出部３５及び駆動信号形成部２５の夫々に供給する。The control unit 36 controls the defect detector 35 to
In order to perform an operation of detecting a defective portion in the digital image pickup signal DI and storing defective address data for specifying a defective pixel in the image pickup surface forming portion which causes the detected defective portion in a built-in data memory portion. A defect detection operation switch 37 to be operated is provided. When the defect detection operation switch 37 is turned on by operating the defect detection operation switch 37, the control unit 36 first supplies the reset signal CRS to the defect detection unit 35, and then the defect detection command signal CST. After that, until the detection end signal CE arrives from the defect detection unit 35, it is supplied to each of the defect detection unit 35 and the drive signal formation unit 25.

【００４０】駆動信号形成部２５は、制御ユニット３６
からの欠陥検出指令信号ＣＳＴが供給されるとき、それ
に応じて、絞り機構１２に供給される絞り機構駆動信号
ＣＩを、絞り機構１２に全絞り状態をとらせるものとな
す。絞り機構１２が全絞り状態をとるもとにあっては、
固体撮像部１０における撮像面形成部が、実質的に外光
が入射しない状態に維持される。その後、駆動信号形成
部２５に対する制御ユニット３６からの欠陥検出指令信
号ＣＳＴの供給が停止されると、駆動信号形成部２５
は、絞り機構１２に供給される絞り機構駆動信号ＣＩ
を、絞り機構１２に欠陥検出指令信号ＣＳＴの供給前の
状態をとらせるものに戻す。The drive signal forming section 25 includes a control unit 36.
When the defect detection command signal CST from is supplied, the diaphragm mechanism drive signal CI supplied to the diaphragm mechanism 12 is caused to cause the diaphragm mechanism 12 to assume the full aperture state. When the diaphragm mechanism 12 is in the full diaphragm state,
The image pickup surface forming unit of the solid-state image pickup unit 10 is maintained in a state in which substantially no external light is incident. After that, when the supply of the defect detection command signal CST from the control unit 36 to the drive signal forming unit 25 is stopped, the drive signal forming unit 25
Is a diaphragm mechanism drive signal CI supplied to the diaphragm mechanism 12.
Is returned to that which causes the diaphragm mechanism 12 to assume the state before the supply of the defect detection command signal CST.

【００４１】欠陥検出部３５は、制御ユニット３６から
のリセット信号ＣＲＳが供給されると、それに応じて、
それまで内蔵されたデータメモリ部に格納されていた欠
陥アドレスデータを消去して、内蔵されたデータメモリ
部に対する新たな欠陥アドレスデータの書込みに備え
る。そして、続いて制御ユニット３６から到来する欠陥
検出指令信号ＣＳＴに応じ、絞り機構１２が全絞り状態
をとるものとされたもとにおいて、ディジタル撮像信号
ＤＩにおける欠陥部分を検出し、検出された欠陥部分の
原因をなしている撮像面形成部における欠陥画素を特定
する欠陥アドレスデータを内蔵するデータメモリ部に格
納する動作を開始する。When the reset signal CRS is supplied from the control unit 36, the defect detecting section 35 responds to the reset signal CRS.
The defective address data stored in the built-in data memory unit is erased to prepare for writing new defective address data in the built-in data memory unit. Then, subsequently, in response to the defect detection command signal CST coming from the control unit 36, under the condition that the diaphragm mechanism 12 takes the full diaphragm state, the defective portion in the digital image pickup signal DI is detected, and the detected defective portion is detected. The operation of storing the defective address data for specifying the defective pixel in the imaging surface forming unit which is the cause in the built-in data memory unit is started.

【００４２】図１及び図６は、欠陥検出部３５の具体構
成の一例を示す。この例においては、信号入力端子４０
（図６）に、同期信号発生部２７からの垂直同期信号Ｓ
Ｖが供給される。垂直同期信号ＳＶは、図７のＡに示さ
れる如く、その各周期によって、図７のＢに示される如
くに、奇数フィールド期間Ｏ−Ｆと偶数フィールド期間
Ｅ−Ｆとが交互に設定されるものとされる。また、信号
入力端子４１及び４２（図６）には、タイミング信号形
成部２６からの垂直方向クロック信号ＣＬＶ及び水平方
向クロック信号ＣＬＨが夫々供給される。FIG. 1 and FIG. 6 show an example of a specific configuration of the defect detecting section 35. In this example, the signal input terminal 40
The vertical sync signal S from the sync signal generator 27 is shown in FIG.
V is supplied. As shown in FIG. 7A, the vertical synchronizing signal SV is alternately set with an odd field period OF and an even field period EF as shown in FIG. 7B by each cycle thereof. To be taken. Further, the vertical direction clock signal CLV and the horizontal direction clock signal CLH from the timing signal forming unit 26 are supplied to the signal input terminals 41 and 42 (FIG. 6), respectively.

【００４３】制御ユニット３６に設けられた欠陥検出動
作スイッチ３７が操作されてオン状態をとるものとさ
れ、それに応じて、制御ユニット３６からリセット信号
ＣＲＳ及びそれに続く欠陥検出指令信号ＣＳＴが送出さ
れると、その欠陥検出指令信号ＣＳＴが、信号入力端子
４３（図６）に、例えば、図７のＣに示される如くのタ
イミングをもって供給される。図７のＣに示される如く
にして欠陥検出指令信号ＣＳＴが信号入力端子４３に供
給される場合には、欠陥検出指令信号ＣＳＴの供給開始
時点は、固体撮像部１０における撮像面形成部から得ら
れた撮像信号ＩＰに基づくディジタル撮像信号ＤＩが形
成され、そのディジタル撮像信号ＤＩに基づいて形成さ
れる映像信号ＤＶが出力端子３４に導出される動作が行
われる期間である、映像信号出力期間ＴＣＯ内にあるも
のとされる。斯かる映像信号出力期間ＴＣＯにおいて
は、信号入力端子４４（図１）に、ディジタル撮像信号
ＤＩが、図７のＧに示される如くに供給される。The defect detection operation switch 37 provided in the control unit 36 is operated to be turned on, and accordingly, the reset signal CRS and the subsequent defect detection command signal CST are sent from the control unit 36. Then, the defect detection command signal CST is supplied to the signal input terminal 43 (FIG. 6) at a timing as shown in C of FIG. 7, for example. When the defect detection command signal CST is supplied to the signal input terminal 43 as shown in FIG. 7C, the supply start time of the defect detection command signal CST is obtained from the imaging surface forming unit of the solid-state imaging unit 10. A video signal output period TCO, which is a period during which a digital image pickup signal DI is formed based on the obtained image pickup signal IP and a video signal DV formed based on the digital image pickup signal DI is derived to the output terminal 34. It is supposed to be inside. In the video signal output period TCO, the digital image pickup signal DI is supplied to the signal input terminal 44 (FIG. 1) as shown by G in FIG.

【００４４】信号入力端子４４に供給されるディジタル
撮像信号ＤＩは、奇数フィールド期間Ｏ−Ｆにおいて
は、撮像面形成部における奇数画素水平列の夫々を形成
する光電変換素子部１５で得られた電荷に基づくライン
期間分の撮像信号が連なって形成された奇数ラインフィ
ールド期間信号 O.L.F. とされ、また、偶数フィールド
期間Ｅ−Ｆにおいては、撮像面形成部における偶数画素
水平列の夫々を形成する光電変換素子部１５で得られた
電荷に基づくライン期間分の撮像信号が連なって形成さ
れた偶数ラインフィールド期間信号 E.L.F. とされる。In the odd field period OF, the digital image pickup signal DI supplied to the signal input terminal 44 is charged by the photoelectric conversion element portion 15 forming each of the odd pixel horizontal columns in the image pickup surface forming portion. Is set as an odd line field period signal OLF formed by a series of image pickup signals for line periods, and in the even field period EF, photoelectric conversion for forming each of the even pixel horizontal columns in the image pickup surface forming unit is performed. The even line field period signal ELF is formed by a series of imaging signals for line periods based on the charges obtained in the element unit 15.

【００４５】さらに、映像信号出力期間ＴＣＯにおける
欠陥検出指令信号ＣＳＴの供給前にあっては、信号入力
端子４０を通じて垂直同期信号ＳＶが供給される蓄積指
令信号発生部４５に、信号入力端子４３を通じての欠陥
検出指令信号ＣＳＴの供給がなされず、それにより、蓄
積指令信号発生部４５から得られる蓄積指令信号ＣＣＯ
及びＣＣＥが、図７のＤ及びＥに夫々示される如くに、
各々が垂直同期信号ＳＶの周期の２倍の周期を有し、垂
直同期信号ＳＶに同期して交互にあらわれるパルス信号
とされる。Further, before the defect detection command signal CST is supplied during the video signal output period TCO, the accumulation command signal generator 45 to which the vertical synchronizing signal SV is supplied through the signal input terminal 40 is supplied to the storage command signal generation unit 45 via the signal input terminal 43. The defect detection command signal CST is not supplied, so that the accumulation command signal CCO obtained from the accumulation command signal generation unit 45 is obtained.
And CCE are as shown in D and E of FIG. 7, respectively,
Each of them has a period which is twice as long as that of the vertical synchronizing signal SV and is a pulse signal which appears alternately in synchronization with the vertical synchronizing signal SV.

【００４６】そして、蓄積指令信号発生部４５に、信号
入力端子４３を通じた欠陥検出指令信号ＣＳＴが供給さ
れると、蓄積指令信号発生部４５は、それ以降、欠陥検
出指令信号ＣＳＴの供給開始時点後３個目の垂直同期信
号ＳＶに同期したパルス信号として蓄積指令信号ＣＣＯ
を発生させた後、予め設定された、例えば、ｎフィール
ド期間（ｎ≧６）に相当する期間ＴＣＧＯが経過するま
で、蓄積指令信号ＣＣＯを発生させず、その後、期間Ｔ
ＣＧＯが経過したとき、蓄積指令信号ＣＣＯを、垂直同
期信号ＳＶの周期の２倍の周期を有して垂直同期信号Ｓ
Ｖに同期するパルス信号として発生させ、また、欠陥検
出指令信号ＣＳＴの供給開始時点の直前に、垂直同期信
号ＳＶに同期したパルス信号として蓄積指令信号ＣＣＥ
を発生させた後、予め設定された、例えば、ｎフィール
ド期間に相当する期間ＴＣＧＥが経過するまで、蓄積指
令信号ＣＣＥを発生させず、その後、期間ＴＣＧＥが経
過したとき、蓄積指令信号ＣＣＥを、垂直同期信号ＳＶ
に同期させて発生させ、さらに、その後６フィールド期
間に相当する期間をおいて、それ以後、再び、蓄積指令
信号ＣＣＥを垂直同期信号ＳＶの周期の２倍の周期を有
して垂直同期信号ＳＶに同期するパルス信号として発生
させる。When the defect detection command signal CST via the signal input terminal 43 is supplied to the accumulation command signal generation unit 45, the accumulation command signal generation unit 45 thereafter starts the supply of the defect detection command signal CST. The storage command signal CCO is provided as a pulse signal synchronized with the third vertical synchronization signal SV.
Is generated, the storage command signal CCO is not generated until a preset time, for example, a period TCGO corresponding to an n field period (n ≧ 6) has elapsed, and then the period T
When CGO elapses, the accumulation command signal CCO has a cycle that is twice as long as that of the vertical synchronization signal SV.
The storage command signal CCE is generated as a pulse signal synchronized with V, and immediately before the start of supply of the defect detection command signal CST, as a pulse signal synchronized with the vertical synchronization signal SV.
After generation of the storage command signal CCE, a storage command signal CCE is not generated until a preset period TCGE corresponding to the n-field period elapses, and when the period TCGE elapses thereafter, the storage command signal CCE is Vertical sync signal SV
, And after a period corresponding to 6 field periods, the storage command signal CCE has a period twice that of the vertical synchronization signal SV and then the vertical synchronization signal SV is generated again. It is generated as a pulse signal synchronized with.

【００４７】図７のＤ及びＥに示される如くに、期間Ｔ
ＣＧＯにおいてはあらわれないものとされる蓄積指令信
号ＣＣＯ及び期間ＴＣＧＥにおいてはあらわれないもの
とされる蓄積指令信号ＣＣＥは、メモリ書込制御信号発
生部４６に供給されるとともにタイミング信号形成部２
６に供給される。タイミング信号形成部２６は、読出指
令信号ＣＲＯ及びＣＲＥを、夫々、蓄積指令信号ＣＣＯ
及びＣＣＥに同期して発せられるパルス列信号として送
出する。それゆえ、期間ＴＣＧＯ内においては、駆動信
号形成部２５から固体撮像部１０における撮像面形成部
への読出ゲート駆動信号φＧＯの供給がなされず、撮像
面形成部における奇数画素水平列の夫々を形成する光電
変換素子部１５で得られた電荷の垂直電荷転送部１６へ
の読出しは行われず、また、期間ＴＣＧＥ内において
は、駆動信号形成部２５から固体撮像部１０における撮
像面形成部への、読出ゲート駆動信号φＧＥの供給がな
されず、撮像面形成部における偶数画素水平列の夫々を
形成する光電変換素子部１５で得られた電荷の垂直電荷
転送部１６への読出しは行われない。As shown in D and E of FIG. 7, the period T
The storage command signal CCO that does not appear in CGO and the storage command signal CCE that does not appear in the period TCGE are supplied to the memory write control signal generation unit 46 and the timing signal formation unit 2
6 is supplied. The timing signal forming unit 26 outputs the read command signals CRO and CRE to the storage command signal CCO, respectively.
And a pulse train signal generated in synchronization with CCE. Therefore, within the period TCGO, the read gate drive signal φGO is not supplied from the drive signal forming unit 25 to the image pickup surface forming unit in the solid-state image pickup unit 10, and each odd-numbered pixel horizontal column is formed in the image pickup surface forming unit. The charges obtained by the photoelectric conversion element section 15 are not read out to the vertical charge transfer section 16, and within the period TCGE, the drive signal forming section 25 transfers to the image pickup surface forming section of the solid-state image pickup section 10. The read gate drive signal φGE is not supplied, and the charges obtained in the photoelectric conversion element section 15 forming each of the even pixel horizontal columns in the imaging surface forming section are not read to the vertical charge transfer section 16.

【００４８】このようにして、期間ＴＣＧＯにあって
は、撮像面形成部における奇数画素水平列の夫々を形成
する光電変換素子部１５が電荷蓄積状態におかれ、ま
た、期間ＴＣＧＥにあっては、撮像面形成部における偶
数画素水平列の夫々を形成する光電変換素子部１５が電
荷蓄積状態におかれることになるが、期間ＴＣＧＯ及び
期間ＴＣＧＥの両者が含まれる期間においては、固体撮
像部１０の前方に配された絞り機構１２が全絞り状態を
とるものとされているので、撮像面形成部は実質的に外
光が入射しない状態におかれており、光電変換素子部１
５における外光による電荷の蓄積はなされない。Thus, in the period TCGO, the photoelectric conversion element units 15 forming each of the odd-numbered pixel horizontal columns in the imaging surface forming unit are in the charge accumulation state, and in the period TCGE. The photoelectric conversion element portions 15 forming each of the even-numbered pixel horizontal columns in the image pickup surface forming portion are in the charge storage state, but in the period including both the period TCGO and the period TCGE, the solid-state image pickup portion 10 is included. Since the diaphragm mechanism 12 arranged in front of the image pickup device is in the full diaphragm state, the image pickup surface forming portion is substantially in a state in which outside light does not enter, and the photoelectric conversion element portion 1
No charge accumulation by external light at 5 is made.

【００４９】そして、期間ＴＣＧＯの終端時点が到来す
ると、蓄積指令信号発生部４５から蓄積指令信号ＣＣＯ
が垂直同期信号ＳＶに同期してあらわれるパルス信号と
して発生せしめられ、それがタイミング信号形成部２６
に供給される。それにより、タイミング信号形成部２６
は、期間ＴＣＧＯの終端時点において読出指令信号ＣＲ
Ｏを、蓄積指令信号ＣＣＯに同期して発せられるパルス
列信号として送出する。その結果、駆動信号形成部２５
から固体撮像部１０における撮像面形成部への、読出ゲ
ート駆動信号φＧＯ，垂直転送駆動信号φＶ１及びφＶ
２、及び、水平転送駆動信号φＨ１及びφＨ２の供給
が、期間ＴＣＧＯの終端時点において開始され、撮像面
形成部における奇数画素水平列の夫々を形成する光電変
換素子部１５で得られた電荷の垂直電荷転送部１６への
読出し、及び、読み出された電荷の垂直電荷転送部１６
による転送及び水平電荷転送部１８による転送が、期間
ＴＣＧＯの終端時点において開始される。When the end point of the period TCGO arrives, the storage command signal generator 45 outputs the storage command signal CCO.
Is generated as a pulse signal that appears in synchronism with the vertical synchronizing signal SV, which is generated by the timing signal forming unit 26.
Is supplied to. As a result, the timing signal forming unit 26
Is the read command signal CR at the end of the period TCGO.
O is sent as a pulse train signal that is issued in synchronization with the storage command signal CCO. As a result, the drive signal forming unit 25
To the image pickup surface forming unit of the solid-state image pickup unit 10 from the read gate drive signal φGO and the vertical transfer drive signals φV1 and φV.
2, and the supply of the horizontal transfer drive signals φH1 and φH2 is started at the end of the period TCGO, and the charges obtained by the photoelectric conversion element unit 15 forming each of the odd-numbered pixel horizontal columns in the imaging surface forming unit are perpendicular to each other. Readout to the charge transfer unit 16 and vertical charge transfer unit 16 of the read charges
And the transfer by the horizontal charge transfer unit 18 are started at the end of the period TCGO.

【００５０】同様に、期間ＴＣＧＥの終端時点が到来す
ると、蓄積指令信号発生部４５から蓄積指令信号ＣＣＥ
が垂直同期信号ＳＶに同期してあらわれるパルス信号と
して発生せしめられ、それがタイミング信号形成部２６
に供給される。それにより、タイミング信号形成部２６
は、期間ＴＣＧＥの終端時点において読出指令信号ＣＲ
Ｅを、蓄積指令信号ＣＣＥに同期して発せられるパルス
列信号として送出する。その結果、駆動信号形成部２５
から固体撮像部１０における撮像面形成部への、読出ゲ
ート駆動信号φＧＥ，垂直転送駆動信号φＶ１及びφＶ
２、及び、水平転送駆動信号φＨ１及びφＨ２の供給
が、期間ＴＣＧＥの終端時点において開始され、撮像面
形成部における偶数画素水平列の夫々を形成する光電変
換素子部１５で得られた電荷の垂直電荷転送部１６への
読出し、及び、読み出された電荷の垂直電荷転送部１６
による転送及び水平電荷転送部１８による転送が、期間
ＴＣＧＥの終端時点において開始される。Similarly, when the end time of the period TCGE arrives, the storage command signal generator 45 outputs the storage command signal CCE.
Is generated as a pulse signal that appears in synchronism with the vertical synchronizing signal SV, which is generated by the timing signal forming unit 26.
Is supplied to. As a result, the timing signal forming unit 26
Is the read command signal CR at the end of the period TCGE.
E is sent as a pulse train signal that is issued in synchronization with the storage command signal CCE. As a result, the drive signal forming unit 25
Read drive signal φGE and vertical transfer drive signals φV1 and φV from the solid-state image pickup unit 10 to the image pickup surface forming unit.
2, and the supply of the horizontal transfer drive signals φH1 and φH2 is started at the end of the period TCGE, and the vertical direction of the charges obtained in the photoelectric conversion element unit 15 forming each of the even pixel horizontal columns in the imaging surface forming unit. Readout to the charge transfer unit 16 and vertical charge transfer unit 16 of the read charges
And the transfer by the horizontal charge transfer unit 18 are started at the end of the period TCGE.

【００５１】斯かる際における撮像面形成部における光
電変換素子部１５で得られた電荷の垂直電荷転送部１６
への読出し、及び、読み出された電荷の垂直電荷転送部
１６による転送及び水平電荷転送部１８による転送は、
撮像面形成部における撮像信号ＩＰの形成に直接的に寄
与しない領域からの電荷の読出し及び転送をも含むもの
とされ、通常の１フィールド期間より長い期間に亙って
行われる。それにより、撮像面形成部から、それらが実
質的に外光が入射しない状態におかれたもとで、期間Ｔ
ＣＧＯが経過したときにおける奇数画素水平列の夫々を
形成する光電変換素子部１５の電荷状態をあらわす撮像
信号ＩＰが得られ、それに伴って、信号入力端子４４
に、そのときの撮像信号ＩＰに基づくディジタル撮像信
号ＤＩが、図７のＧに示される如くに、期間ＴＣＧＯの
終端時点から開始される１フィールド期間より長い期間
である期間ＴＤＤＯにおいて供給される。また、同様に
して、撮像面形成部から、それらが実質的に外光が入射
しない状態におかれたもとで、期間ＴＣＧＥが経過した
ときにおける偶数画素水平列の夫々を形成する光電変換
素子部１５の電荷状態をあらわす撮像信号ＩＰが得ら
れ、それに伴って、信号入力端子４４に、そのときの撮
像信号ＩＰに夫々基づくディジタル撮像信号ＤＩが、図
７のＧに示される如くに、期間ＴＣＧＥの終端時点から
開始される１フィールド期間より長い期間である期間Ｔ
ＤＤＥにおいて供給される。In this case, the vertical charge transfer unit 16 of the charges obtained by the photoelectric conversion element unit 15 in the image pickup surface forming unit
To the vertical charge transfer section 16 and the horizontal charge transfer section 18 to transfer the read charges to
It also includes reading and transfer of charges from a region that does not directly contribute to the formation of the image pickup signal IP in the image pickup plane forming unit, which is performed over a period longer than a normal one field period. Thereby, from the imaging surface forming unit, when the external light is not substantially incident on the imaging surface forming unit, the period T
An image pickup signal IP representing the charge state of the photoelectric conversion element portion 15 forming each of the odd-numbered pixel horizontal columns when CGO has elapsed is obtained, and along with that, the signal input terminal 44.
Further, as shown in G of FIG. 7, the digital image pickup signal DI based on the image pickup signal IP at that time is supplied in the period TDDO which is a period longer than one field period started from the end point of the period TCGO. In the same manner, the photoelectric conversion element unit 15 that forms each of the even pixel horizontal columns when the period TCGE elapses from the imaging surface forming unit under the condition that the outside light is not substantially incident on the imaging surface forming unit. The image pickup signal IP representing the electric charge state of the signal is obtained, and accordingly, the digital image pickup signal DI based on the image pickup signal IP at that time is supplied to the signal input terminal 44 as shown in G of FIG. Period T that is longer than one field period starting from the end point
Supplied at DDE.

【００５２】蓄積指令信号発生部４５から発せられる蓄
積指令信号ＣＣＯ及びＣＣＥが供給されるメモリ書込制
御信号発生部４６からは、期間ＴＣＧＥの終端時点にお
いて供給される蓄積指令信号ＣＣＥ、及び、期間ＴＣＧ
Ｏの終端時点において供給される蓄積指令信号ＣＣＯに
応じて、図７のＦに示される如くの、期間ＴＣＧＥの終
端時点から２フィールド期間に亙って、及び、期間ＴＣ
ＧＯの終端時点から２フィールド期間に亙って、夫々、
高レベルをとるメモリ書込制御信号ＣＷＣが送出され
て、それが後述される欠陥データが格納されるデータメ
モリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々におけ
る制御端子に供給される。From the memory write control signal generator 46 to which the accumulation command signals CCO and CCE issued from the accumulation command signal generator 45 are supplied, the accumulation command signal CCE supplied at the end of the period TCGE and the period TCG
In response to the storage command signal CCO supplied at the end point of O, as shown in F of FIG. 7, over the two field periods from the end point of the period TCGE, and the period TC.
Over the two-field period from the end of GO,
The memory write control signal CWC having a high level is sent out and supplied to the control terminals of the respective data memory units 47A, 47B, 47C and 47D in which defective data described later is stored.

【００５３】データメモリ部４７Ａ，４７Ｂ，４７Ｃ及
び４７Ｄは、それらを通してのアドレス順が設定されて
おり、そのアドレス順は、データメモリ部４７Ａ→デー
タメモリ部４７Ｂ→データメモリ部４７Ｃ→データメモ
リ部４７Ｄという順序とされる。また、データメモリ部
４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々は、メモリ書
込制御信号発生部４６から供給されるメモリ書込制御信
号ＣＷＣが、高レベルをとるときのみデータの書込みが
可能とされ、それ以外のときには、データの読出し、あ
るいは、データの消去が可能とされる。従って、信号入
力端子４４に、ディジタル撮像信号ＤＩが、図７のＧに
示される如くに、期間ＴＤＤＥ及び期間ＴＤＤＯにおい
て供給されるもとにあっては、データメモリ部４７Ａ，
４７Ｂ，４７Ｃ及び４７Ｄの夫々がデータの書込みが可
能な状態におかれる。The data memory units 47A, 47B, 47C, and 47D are set in the address order through them, and the address order is data memory unit 47A → data memory unit 47B → data memory unit 47C → data memory unit 47D. That is the order. Further, each of the data memory units 47A, 47B, 47C and 47D is allowed to write data only when the memory write control signal CWC supplied from the memory write control signal generation unit 46 takes a high level, At other times, the data can be read or the data can be erased. Therefore, when the digital image pickup signal DI is supplied to the signal input terminal 44 in the period TDDE and the period TDDO as shown in G of FIG. 7, the data memory unit 47A,
Each of 47B, 47C, and 47D is placed in a state in which data can be written.

【００５４】期間ＴＤＤＥ及び期間ＴＤＤＯにおいて信
号入力端子４４に供給されるディジタル撮像信号ＤＩ
は、クランプ部５０において黒レベルが固定され、さら
に、ブランキング部５１において、固体撮像部１０の撮
像面形成部における各画素水平列を形成する光電変換素
子部１５からの電荷に基づいて得られた部分以外の部分
にブランキングがかけられ、ディジタル撮像信号ＤＩ’
とされてレベル比較部５２に供給される。斯かるディジ
タル撮像信号ＤＩ’は、絞り機構１２が全絞り状態とさ
れて撮像面形成部が実質的に外光が入射しない状態にお
かれたもとで得られた撮像信号ＩＰに基づくものである
ので、撮像面形成部の夫々における画素、即ち、光電変
換素子部１５が適正に動作するもとではレベルが小とさ
れるはずである。換言すれば、ディジタル撮像信号Ｄ
Ｉ’において、比較的大なるレベルをとる部分があれ
ば、その部分は、撮像面形成部における欠陥画素に起因
する欠陥部分であることになる。The digital image pickup signal DI supplied to the signal input terminal 44 in the periods TDDE and TDDO.
The black level is fixed in the clamp section 50, and further, in the blanking section 51, the black level is obtained based on the charges from the photoelectric conversion element section 15 forming each pixel horizontal column in the image pickup surface forming section of the solid-state image pickup section 10. Blanking is applied to the parts other than the above, and the digital image pickup signal DI '
And is supplied to the level comparison unit 52. Such a digital image pickup signal DI ′ is based on the image pickup signal IP obtained under the condition that the diaphragm mechanism 12 is in the full diaphragm state and the image pickup surface forming section is in a state where substantially no external light is incident. The pixel level in each of the image pickup surface forming sections, that is, the photoelectric conversion element section 15 should be set to a small level under the proper operation. In other words, the digital image pickup signal D
In I ′, if there is a portion that takes a relatively large level, that portion is a defective portion due to a defective pixel in the imaging surface forming portion.

【００５５】レベル比較部５２には、基準レベル発生部
５３からの予め設定された基準レベルをあらわす基準レ
ベルデータＤＸが供給される。そして、レベル比較部５
２において、ディジタル撮像信号ＤＩ’のレベルと基準
レベルデータＤＸがあらわす基準レベルとが比較され、
レベル比較部５２から、ディジタル撮像信号ＤＩ’のレ
ベルが基準レベル以下であるとき低レベルをあらわし、
ディジタル撮像信号ＤＩ’のレベルが基準レベルを越え
ているとき高レベルをあらわすレベル比較データＤＤが
得られる。従って、ディジタル撮像信号ＤＩ’が適正で
あって比較的小なるレベルを有するものであるときに
は、低レベルをあらわすレベル比較データＤＤが得ら
れ、ディジタル撮像信号ＤＩ’が比較的大なるレベルを
とるものとされる欠陥部分を含んでいる場合には、その
欠陥部分に対応して、高レベルをあらわすレベル比較デ
ータＤＤが得られることになり、ディジタル撮像信号Ｄ
Ｉ’に含まれる欠陥部分は、レベル比較データＤＤが高
レベルをあらわすものとされることにより検出される。
斯かるレベル比較部５２から得られるレベル比較データ
ＤＤは、レベルデータ比較部５５Ａ，５５Ｂ，５５Ｃ及
び５５Ｄの夫々の制御端子に供給される。The reference level data DX representing the preset reference level from the reference level generation unit 53 is supplied to the level comparison unit 52. And the level comparison unit 5
2, the level of the digital image pickup signal DI ′ is compared with the reference level represented by the reference level data DX,
The level comparing section 52 indicates a low level when the level of the digital image pickup signal DI ′ is equal to or lower than the reference level,
When the level of the digital image pickup signal DI 'exceeds the reference level, level comparison data DD representing a high level is obtained. Therefore, when the digital image pickup signal DI 'is appropriate and has a relatively small level, level comparison data DD representing a low level is obtained, and the digital image pickup signal DI' takes a relatively large level. In the case of including the defective portion described as, the level comparison data DD representing the high level is obtained corresponding to the defective portion, and the digital image pickup signal D is obtained.
The defective portion included in I ′ is detected by the level comparison data DD representing a high level.
The level comparison data DD obtained from the level comparison unit 52 is supplied to the respective control terminals of the level data comparison units 55A, 55B, 55C and 55D.

【００５６】ブランキング部５１から得られるディジタ
ル撮像信号ＤＩ’は、レベルデータ形成部５６にも供給
される。レベルデータ形成部５６においては、ディジタ
ル撮像信号ＤＩ’のレベルをあらわすレベルデータＤＥ
が形成される。そして、レベルデータ形成部５６から得
られるレベルデータＤＥが、レベルデータ比較部５５
Ａ，５５Ｂ，５５Ｃ及び５５Ｄの夫々における比較入力
端の一方に供給されるとともに、ゲート部６０Ａ，６０
Ｂ，６０Ｃ及び６０Ｄの夫々に供給される。ディジタル
撮像信号ＤＩ’は、それに含まれる欠陥部分が高レベル
をとるものとされるので、レベルデータＤＥは、ディジ
タル撮像信号ＤＩ’に含まれる欠陥部分に対応して、比
較的高いレベルをあらわすものとされる。The digital image pickup signal DI ′ obtained from the blanking section 51 is also supplied to the level data forming section 56. In the level data forming unit 56, the level data DE representing the level of the digital image pickup signal DI '
Is formed. Then, the level data DE obtained from the level data forming unit 56 is converted into the level data comparing unit 55.
The gate portions 60A, 60 are supplied to one of the comparison input terminals of A, 55B, 55C, and 55D, respectively.
B, 60C and 60D respectively. Since the digital image pickup signal DI ′ has a high defect level included in the digital image pickup signal DI ′, the level data DE represents a relatively high level corresponding to the defect part included in the digital image pickup signal DI ′. It is said that

【００５７】レベルデータ比較部５５Ａにおける比較入
力端の他方には、レベルデータメモリ部６２Ａに格納さ
れたレベルデータＤＬＡが、レベルデータメモリ部６２
Ａから読み出されて供給され、レベルデータ比較部５５
Ｂにおける比較入力端の他方には、レベルデータメモリ
部６２Ｂに格納されたレベルデータＤＬＢが、レベルデ
ータメモリ部６２Ｂから読み出されて供給され、レベル
データ比較部５５Ｃにおける比較入力端の他方には、レ
ベルデータメモリ部６２Ｃに格納されたレベルデータＤ
ＬＣが、レベルデータメモリ部６２Ｃから読み出されて
供給され、さらに、レベルデータ比較部５５Ｄにおける
比較入力端の他方には、レベルデータメモリ部６２Ｄに
格納されたレベルデータＤＬＤが、レベルデータメモリ
部６２Ｄから読み出されて供給される。レベルデータメ
モリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄも、それらを
通してのアドレス順が設定されたものとなされており、
そのアドレス順は、レベルデータメモリ部６２Ａ→レベ
ルデータメモリ部６２Ｂ→レベルデータメモリ部６２Ｃ
→レベルデータメモリ部６２Ｄという順序とされる。The level data DLA stored in the level data memory unit 62A is connected to the other of the comparison input terminals of the level data comparison unit 55A.
The level data comparison unit 55 is read from A and supplied.
The level data DLB stored in the level data memory unit 62B is read from the level data memory unit 62B and supplied to the other of the comparison input ends of B, and the other of the comparison input ends of the level data comparison unit 55C is supplied to the other. , The level data D stored in the level data memory unit 62C
LC is read from the level data memory unit 62C and supplied, and the level data DLD stored in the level data memory unit 62D is supplied to the other comparison input terminal of the level data comparison unit 55D. It is read from 62D and supplied. The level data memory sections 62A, 62B, 62C and 62D are also set to have the address order through them,
The address order is as follows: level data memory unit 62A → level data memory unit 62B → level data memory unit 62C
→ The order is the level data memory unit 62D.

【００５８】レベルデータ比較部５５Ａ，５５Ｂ，５５
Ｃ及び５５Ｄの夫々における制御端子に供給されるレベ
ル比較部５２から得られるレベル比較データＤＤは、デ
ィジタル撮像信号ＤＩ’に含まれる欠陥部分が検出され
るとき高レベルをあらわすものとされる。そして、レベ
ルデータ比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄの夫
々は、レベル比較部５２からのレベル比較データＤＤが
高レベルをあらわすものとされるとき、即ち、ディジタ
ル撮像信号ＤＩ’に含まれる欠陥部分が検出されると
き、レベル比較動作状態をとるものとされる。Level data comparison units 55A, 55B, 55
The level comparison data DD obtained from the level comparison section 52 supplied to the control terminals of C and 55D respectively represent a high level when a defective portion included in the digital image pickup signal DI ′ is detected. Then, each of the level data comparison units 55A, 55B, 55C, and 55D receives the high level of the level comparison data DD from the level comparison unit 52, that is, the defective portion included in the digital image pickup signal DI '. Is detected, the level comparison operation state is assumed.

【００５９】レベルデータ比較部５５Ａにおいて、高レ
ベルをあらわすものとされたレベル比較部５２からのレ
ベル比較データＤＤに応じてレベル比較動作状態がとら
れる際には、レベルデータ形成部５６からのレベルデー
タＤＥがあらわすレベルと、レベルデータメモリ部６２
Ａから読み出されたレベルデータＤＬＡがあらわすレベ
ルとが相互比較される。そして、レベルデータ比較部５
５Ａから、レベルデータＤＥがあらわすレベルがレベル
データＤＬＡがあらわすレベルより大であるとき、高レ
ベルをとり、その他のとき低レベルをとる比較出力信号
ＣＬＡが得られる。In the level data comparison unit 55A, when the level comparison operation state is taken in accordance with the level comparison data DD from the level comparison unit 52 which represents the high level, the level data formation unit 56 outputs the level. The level represented by the data DE and the level data memory unit 62
The level represented by the level data DLA read from A is mutually compared. Then, the level data comparison unit 5
From 5A, the comparison output signal CLA which takes the high level when the level represented by the level data DE is higher than the level represented by the level data DLA and which takes the low level at other times is obtained.

【００６０】同様に、レベルデータ比較部５５Ｂにおい
て、高レベルをあらわすものとされたレベル比較部５２
からのレベル比較データＤＤに応じてレベル比較動作状
態がとられる際には、レベルデータ形成部５６からのレ
ベルデータＤＥがあらわすレベルと、レベルデータメモ
リ部６２Ｂから読み出されたレベルデータＤＬＢがあら
わすレベルとが相互比較される。そして、レベルデータ
比較部５５Ｂから、レベルデータＤＥがあらわすレベル
がレベルデータＤＬＢがあらわすレベルより大であると
き、高レベルをとり、その他のとき低レベルをとる比較
出力信号ＣＬＢが得られる。Similarly, in the level data comparing section 55B, the level comparing section 52 which is set to represent a high level.
When the level comparison operation state is taken in accordance with the level comparison data DD from, the level represented by the level data DE from the level data forming unit 56 and the level data DLB read from the level data memory unit 62B are represented. Levels are compared with each other. Then, the level data comparison unit 55B obtains a comparison output signal CLB that takes a high level when the level represented by the level data DE is higher than the level represented by the level data DLB, and takes a low level otherwise.

【００６１】また、レベルデータ比較部５５Ｃにおい
て、高レベルをあらわすものとされたレベル比較部５２
からのレベル比較データＤＤに応じてレベル比較動作状
態がとられる際には、レベルデータ形成部５６からのレ
ベルデータＤＥがあらわすレベルと、レベルデータメモ
リ部６２Ｃから読み出されたレベルデータＤＬＣがあら
わすレベルとが相互比較される。そして、レベルデータ
比較部５５Ｃから、レベルデータＤＥがあらわすレベル
がレベルデータＤＬＣがあらわすレベルより大であると
き、高レベルをとり、その他のとき低レベルをとる比較
出力信号ＣＬＣが得られる。Further, in the level data comparing section 55C, the level comparing section 52 which is set to represent a high level.
When the level comparison operation state is taken in accordance with the level comparison data DD from, the level represented by the level data DE from the level data forming unit 56 and the level data DLC read from the level data memory unit 62C are represented. Levels are compared with each other. Then, the level data comparing section 55C obtains a comparison output signal CLC that takes a high level when the level represented by the level data DE is higher than the level represented by the level data DLC, and takes a low level otherwise.

【００６２】さらに、レベルデータ比較部５５Ｄにおい
て、高レベルをあらわすものとされたレベル比較部５２
からのレベル比較データＤＤに応じてレベル比較動作状
態がとられる際には、レベルデータ形成部５６からのレ
ベルデータＤＥがあらわすレベルと、レベルデータメモ
リ部６２Ｄから読み出されたレベルデータＤＬＤがあら
わすレベルとが相互比較される。そして、レベルデータ
比較部５５Ｄから、レベルデータＤＥがあらわすレベル
がレベルデータＤＬＤがあらわすレベルより大であると
き、高レベルをとり、その他のとき低レベルをとる比較
出力信号ＣＬＤが得られる。Further, in the level data comparing section 55D, the level comparing section 52 which is supposed to represent a high level.
When the level comparison operation state is taken in accordance with the level comparison data DD from, the level represented by the level data DE from the level data forming unit 56 and the level data DLD read from the level data memory unit 62D are represented. Levels are compared with each other. Then, the level data comparing section 55D obtains a comparison output signal CLD which takes a high level when the level represented by the level data DE is higher than the level represented by the level data DLD and which takes a low level at other times.

【００６３】レベルデータ比較部５５Ａから得られる比
較出力信号ＣＬＡ，レベルデータ比較部５５Ｂから得ら
れる比較出力信号ＣＬＢ，レベルデータ比較部５５Ｃか
ら得られる比較出力信号ＣＬＣ、及び、レベルデータ比
較部５５Ｄから得られる比較出力信号ＣＬＤは、欠陥デ
ータ格納制御部５７に供給される。欠陥データ格納制御
部５７には、レベルデータメモリ部６２Ａからのレベル
データＤＬＡ，レベルデータメモリ部６２Ｂからのレベ
ルデータＤＬＢ，レベルデータメモリ部６２Ｃからのレ
ベルデータＤＬＣ、及び、レベルデータメモリ部６２Ｄ
からのレベルデータＤＬＤも供給される。From the comparison output signal CLA obtained from the level data comparison unit 55A, the comparison output signal CLB obtained from the level data comparison unit 55B, the comparison output signal CLC obtained from the level data comparison unit 55C, and the level data comparison unit 55D. The obtained comparison output signal CLD is supplied to the defect data storage control unit 57. The defect data storage control unit 57 includes level data DLA from the level data memory unit 62A, level data DLB from the level data memory unit 62B, level data DLC from the level data memory unit 62C, and level data memory unit 62D.
The level data DLD from is also supplied.

【００６４】欠陥データ格納制御部５７からは、レベル
データメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄの夫
々がデータの格納がなされていない状態にあっては、そ
の状態から、レベルデータメモリ部６２Ａ，６２Ｂ，６
２Ｃ及び６２Ｄの夫々にデータが格納された状態となる
まで、レベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及
び６２Ｄにおけるアドレス順に従って、先ず、レベルデ
ータメモリ部６２ＡにレベルデータＤＬＡが格納され、
次に、レベルデータメモリ部６２ＢにレベルデータＤＬ
Ｂが格納され、続いて、レベルデータメモリ部６２Ｃに
レベルデータＤＬＣが格納され、さらに、レベルデータ
メモリ部６２ＤにレベルデータＤＬＤが格納されるよう
に、ゲート部６０Ａ，６０Ｂ，６０Ｃ及び６０Ｄに対す
るゲート制御信号ＧＡ，ＧＢ，ＧＣ及びＧＤが夫々送出
される。From the defect data storage control unit 57, when the level data memory units 62A, 62B, 62C and 62D are not storing data, the level data memory units 62A, 62B are changed from that state. , 6
The level data DLA is first stored in the level data memory unit 62A according to the address order in the level data memory units 62A, 62B, 62C, and 62D until the data is stored in each of the 2C and 62D.
Next, the level data DL is stored in the level data memory unit 62B.
B is stored, then level data DLC is stored in the level data memory unit 62C, and gates for the gate units 60A, 60B, 60C, and 60D are stored so that the level data DLD is stored in the level data memory unit 62D. The control signals GA, GB, GC and GD are sent out respectively.

【００６５】即ち、レベルデータメモリ部６２Ａ，６２
Ｂ，６２Ｃ及び６２Ｄの夫々がデータの格納がなされて
いない状態のもとで、レベル比較部５２から高レベルを
あらわすレベル比較データＤＤが得られ、レベルデータ
比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄから比較出力
信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤが夫々得られる
と、欠陥データ格納制御部５７から、先ず、ゲート制御
信号ＧＡがゲート部６０Ａに供給され、ゲート部６０Ａ
がオン状態とされる。それにより、そのときレベルデー
タ形成部５６から得られるレベルデータＤＥが、ゲート
部６０Ａ及び加算部６１Ａを通じてレベルデータメモリ
部６２Ａに供給され、レベルデータＤＬＡとしてレベル
データメモリ部６２Ａに格納される。That is, the level data memory units 62A and 62A
Under the condition that data is not stored in each of B, 62C and 62D, level comparison data DD representing a high level is obtained from the level comparison unit 52, and from the level data comparison units 55A, 55B, 55C and 55D. When the comparison output signals CLA, CLB, CLC and CLD are respectively obtained, the defect data storage control unit 57 first supplies the gate control signal GA to the gate unit 60A and the gate unit 60A.
Is turned on. As a result, the level data DE obtained from the level data forming unit 56 at that time is supplied to the level data memory unit 62A through the gate unit 60A and the addition unit 61A, and is stored in the level data memory unit 62A as the level data DLA.

【００６６】その後、レベル比較部５２から高レベルを
あらわすレベル比較データＤＤが得られ、レベルデータ
比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄから比較出力
信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤが夫々得られる
毎に、欠陥データ格納制御部５７から、ゲート制御信号
ＧＢがゲート部６０Ｂに供給されてゲート部６０Ｂがオ
ン状態とされる状態，ゲート制御信号ＧＣがゲート部６
０Ｃに供給されてゲート部６０Ｃがオン状態とされる状
態、及び、ゲート制御信号ＧＤがゲート部６０Ｄに供給
されてゲート部６０Ｄがオン状態とされる状態が順次と
られ、レベルデータ形成部５６から得られるレベルデー
タＤＥが、ゲート部６０Ｂ及び加算部６１Ｂを通じてレ
ベルデータメモリ部６２Ｂに供給され、レベルデータＤ
ＬＢとしてレベルデータメモリ部６２Ｂに格納される状
態，レベルデータ形成部５６から得られるレベルデータ
ＤＥが、ゲート部６０Ｃ及び加算部６１Ｃを通じてレベ
ルデータメモリ部６２Ｃに供給され、レベルデータＤＬ
Ｃとしてレベルデータメモリ部６２Ｃに格納される状
態、及び、レベルデータ形成部５６から得られるレベル
データＤＥが、ゲート部６０Ｄを通じてレベルデータメ
モリ部６２Ｄに供給され、レベルデータＤＬＤとしてレ
ベルデータメモリ部６２Ｄに格納される状態とされる。After that, level comparison data DD representing a high level is obtained from the level comparison unit 52, and comparison output signals CLA, CLB, CLC and CLD are obtained from the level data comparison units 55A, 55B, 55C and 55D, respectively. The defect data storage control unit 57 supplies the gate control signal GB to the gate unit 60B to turn on the gate unit 60B, and the gate control signal GC indicates the gate unit 6
0C to turn on the gate unit 60C and a state in which the gate control signal GD is supplied to the gate unit 60D to turn on the gate unit 60D are sequentially taken, and the level data forming unit 56. Is supplied to the level data memory unit 62B through the gate unit 60B and the addition unit 61B, and the level data D
The state stored in the level data memory unit 62B as LB and the level data DE obtained from the level data forming unit 56 are supplied to the level data memory unit 62C through the gate unit 60C and the adding unit 61C, and the level data DL
The state stored in the level data memory unit 62C as C and the level data DE obtained from the level data forming unit 56 are supplied to the level data memory unit 62D through the gate unit 60D, and the level data DLD is supplied as the level data DLD. Will be stored in.

【００６７】このようにして、レベルデータメモリ部６
２Ａ，６２Ｂ，６２Ｃ及び６２ＤにレベルデータＤＬ
Ａ，ＤＬＢ，ＤＬＣ及びＤＬＤが夫々格納されると、欠
陥データ格納制御部５７において、レベルデータメモリ
部６２ＡからのレベルデータＤＬＡ，レベルデータメモ
リ部６２ＢからのレベルデータＤＬＢ，レベルデータメ
モリ部６２ＣからのレベルデータＤＬＣ、及び、レベル
データメモリ部６２ＤからのレベルデータＤＬＤのうち
の、各々があらわすレベルが最小のものが最小レベルデ
ータとして選出され、選出された最小レベルデータを特
定する最小レベル識別データＤＭＩＮが形成される。そ
して、得られた最小レベル識別データＤＭＩＮは、最小
レベル識別データメモリ部５８に格納されて保持され
る。In this way, the level data memory unit 6
Level data DL for 2A, 62B, 62C and 62D
When A, DLB, DLC, and DLD are respectively stored, the defect data storage control unit 57 outputs the level data DLA from the level data memory unit 62A, the level data DLB from the level data memory unit 62B, and the level data memory unit 62C. Of the level data DLC and the level data DLD from the level data memory unit 62D, whichever has the lowest level is selected as the minimum level data, and the minimum level identification data for specifying the selected minimum level data. DMIN is formed. Then, the obtained minimum level identification data DMIN is stored and held in the minimum level identification data memory unit 58.

【００６８】レベルデータメモリ部６２Ａ，６２Ｂ，６
２Ｃ及び６２ＤにレベルデータＤＬＡ，ＤＬＢ，ＤＬＣ
及びＤＬＤが夫々格納された後に、レベル比較部５２か
ら高レベルをあらわすレベル比較データＤＤが得られ、
レベルデータ比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄ
から比較出力信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤが
夫々得られると、欠陥データ格納制御部５７において、
比較出力信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤに基づ
き、そのときレベルデータ形成部５６から得られるレベ
ルデータＤＥがあらわすレベルが、最小レベル識別デー
タメモリ部５８において保持された最小レベル識別デー
タＤＭＩＮにより特定された最小レベルデータ（レベル
データＤＬＡ，ＤＬＢ，ＤＬＣ及びＤＬＤのうちのいず
れか）があらわすレベルより大か否かが判定される。そ
の結果、レベルデータ形成部５６から得られるレベルデ
ータＤＥがあらわすレベルが、最小レベル識別データＤ
ＭＩＮによって特定された最小レベルデータがあらわす
レベル以下であるときには、そのレベルデータＤＥのレ
ベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄ
のいずれへの格納もなされない。Level data memory units 62A, 62B, 6
Level data DLA, DLB, DLC for 2C and 62D
And DLD are respectively stored, level comparison data DD representing a high level is obtained from the level comparison unit 52,
Level data comparison units 55A, 55B, 55C and 55D
When the comparison output signals CLA, CLB, CLC and CLD are respectively obtained from the
Based on the comparison output signals CLA, CLB, CLC and CLD, the level represented by the level data DE obtained from the level data forming unit 56 at that time is specified by the minimum level identification data DMIN held in the minimum level identification data memory unit 58. It is determined whether the minimum level data (any one of the level data DLA, DLB, DLC, and DLD) is higher than the level represented. As a result, the level represented by the level data DE obtained from the level data forming unit 56 is the minimum level identification data D.
When the minimum level data specified by MIN is equal to or lower than the level represented, the level data memory units 62A, 62B, 62C and 62D of the level data DE.
Is not stored in any of the above.

【００６９】一方、レベルデータ形成部５６から得られ
るレベルデータＤＥがあらわすレベルが、最小レベル識
別データＤＭＩＮによって特定された最小レベルデータ
があらわすレベルより大であるときには、最小レベル識
別データＤＭＩＮによって特定された最小レベルデータ
がレベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６
２Ｄのいずれかから消去され、それに代えて、そのとき
レベルデータ形成部５６から得られるレベルデータＤＥ
がレベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６
２Ｄのいずれかに格納される。On the other hand, when the level represented by the level data DE obtained from the level data forming section 56 is higher than the level represented by the minimum level identification data DMIN, it is identified by the minimum level identification data DMIN. The minimum level data is the level data memory units 62A, 62B, 62C and 6
The level data DE which is erased from any of the 2D data and instead is obtained from the level data forming unit 56 at that time.
Are level data memory units 62A, 62B, 62C and 6
It is stored in either 2D.

【００７０】斯かる際、最小レベルデータがレベルデー
タメモリ部６２Ａに格納されたレベルデータＤＬＡであ
る場合には、レベルデータ比較部５５Ａからの比較出力
信号ＣＬＡが高レベルをとるとき、レベルデータ形成部
５６から得られるレベルデータＤＥがあらわすレベルが
最小レベルデータがあらわすレベルより大である状態に
あり、欠陥データ格納制御部５７から、ゲート制御信号
ＪＢ，ＪＣ及びＪＤが夫々ゲート部６３Ｂ，６３Ｃ及び
６３Ｄに供給されて、ゲート部６３Ｂ，６３Ｃ及び６３
Ｄがオン状態とされるとともに、ゲート制御信号ＧＤが
ゲート部６０Ｄに供給されて、ゲート部６０Ｄがオン状
態とされる。それにより、レベルデータメモリ部６２Ｂ
に格納されたレベルデータＤＬＢが、ゲート部６３Ｂ及
び加算部６１Ａを通じてレベルデータメモリ部６２Ａに
移転され、レベルデータメモリ部６２Ａに格納されてい
たレベルデータＤＬＡが消去されて、移転されたレベル
データＤＬＢが新たなレベルデータＤＬＡとして格納さ
れ、また、レベルデータメモリ部６２Ｃに格納されたレ
ベルデータＤＬＣが、ゲート部６３Ｃ及び加算部６１Ｂ
を通じてレベルデータメモリ部６２Ｂに移転されて新た
なレベルデータＤＬＢとして格納され、さらに、レベル
データメモリ部６２Ｄに格納されたレベルデータＤＬＤ
が、ゲート部６３Ｄ及び加算部６１Ｃを通じてレベルデ
ータメモリ部６２Ｃに移転されて新たなレベルデータＤ
ＬＣとして格納されるとともに、レベルデータ形成部５
６から得られるレベルデータＤＥがゲート部６０Ｄを通
じてレベルデータメモリ部６２Ｄに供給され、新たなレ
ベルデータＤＬＤとして格納される。At this time, when the minimum level data is the level data DLA stored in the level data memory section 62A, when the comparison output signal CLA from the level data comparison section 55A takes a high level, level data formation The level represented by the level data DE obtained from the section 56 is higher than the level represented by the minimum level data, and the defect data storage control section 57 outputs the gate control signals JB, JC and JD to the gate sections 63B, 63C and 63D, respectively. 63D, and gate portions 63B, 63C and 63
While D is turned on, the gate control signal GD is supplied to the gate section 60D, and the gate section 60D is turned on. As a result, the level data memory unit 62B
Is transferred to the level data memory unit 62A through the gate unit 63B and the addition unit 61A, the level data DLA stored in the level data memory unit 62A is erased, and the transferred level data DLB is transferred. Is stored as new level data DLA, and the level data DLC stored in the level data memory unit 62C is stored in the gate unit 63C and the addition unit 61B.
Level data DLD stored in the level data memory unit 62D by being transferred to the level data memory unit 62B as new level data DLB.
Is transferred to the level data memory unit 62C through the gate unit 63D and the addition unit 61C to generate new level data D.
The data is stored as LC and the level data forming unit 5
The level data DE obtained from 6 is supplied to the level data memory unit 62D through the gate unit 60D and stored as new level data DLD.

【００７１】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２Ａからの新たなレベルデ
ータＤＬＡ，レベルデータメモリ部６２Ｂからの新たな
レベルデータＤＬＢ，レベルデータメモリ部６２Ｃから
の新たなレベルデータＤＬＣ、及び、レベルデータメモ
リ部６２Ｄからの新たなレベルデータＤＬＤのうちの、
各々があらわすレベルが最小のものが新たな最小レベル
データとして選出され、選出された最小レベルデータを
特定する新たな最小レベル識別データＤＭＩＮが形成さ
れる。そして、新たな最小レベル識別データＤＭＩＮ
が、それまでの最小レベル識別データＤＭＩＮに代え
て、最小レベル識別データメモリ部５８に格納されて保
持される。Then, in the defective data storage control unit 57, new level data DLA from the level data memory unit 62A, new level data DLB from the level data memory unit 62B, new level data from the level data memory unit 62C. Of the DLC and new level data DLD from the level data memory unit 62D,
The minimum level represented by each is selected as new minimum level data, and new minimum level identification data DMIN that specifies the selected minimum level data is formed. Then, new minimum level identification data DMIN
Is stored and held in the minimum level identification data memory section 58 instead of the minimum level identification data DMIN.

【００７２】また、最小レベルデータがレベルデータメ
モリ部６２Ｂに格納されたレベルデータＤＬＢである場
合には、レベルデータ比較部５５Ｂからの比較出力信号
ＣＬＢが高レベルをとるとき、レベルデータ形成部５６
から得られるレベルデータＤＥがあらわすレベルが最小
レベルデータがあらわすレベルより大である状態にあ
り、欠陥データ格納制御部５７から、ゲート制御信号Ｊ
Ｃ及びＪＤが夫々ゲート部６３Ｃ及び６３Ｄに供給され
て、ゲート部６３Ｃ及び６３Ｄがオン状態とされるとと
もに、ゲート制御信号ＧＤがゲート部６０Ｄに供給され
て、ゲート部６０Ｄがオン状態とされる。それにより、
レベルデータメモリ部６２Ａに格納されたレベルデータ
ＤＬＡはそのままとされたもとで、レベルデータメモリ
部６２Ｃに格納されたレベルデータＤＬＣが、ゲート部
６３Ｃ及び加算部６１Ｂを通じてレベルデータメモリ部
６２Ｂに移転され、レベルデータメモリ部６２Ｂに格納
されていたレベルデータＤＬＢが消去されて、移転され
たレベルデータＤＬＣが新たなレベルデータＤＬＢとし
て格納され、また、レベルデータメモリ部６２Ｄに格納
されたレベルデータＤＬＤが、ゲート部６３Ｄ及び加算
部６１Ｃを通じてレベルデータメモリ部６２Ｃに移転さ
れて新たなレベルデータＤＬＣとして格納されるととも
に、レベルデータ形成部５６から得られるレベルデータ
ＤＥがゲート部６０Ｄを通じてレベルデータメモリ部６
２Ｄに供給され、新たなレベルデータＤＬＤとして格納
される。Further, when the minimum level data is the level data DLB stored in the level data memory section 62B, when the comparison output signal CLB from the level data comparing section 55B has a high level, the level data forming section 56.
The level represented by the level data DE obtained from the level data DE is higher than the level represented by the minimum level data.
C and JD are supplied to the gate portions 63C and 63D, respectively, to turn on the gate portions 63C and 63D, and the gate control signal GD is supplied to the gate portion 60D, so that the gate portion 60D is turned on. . Thereby,
The level data DLA stored in the level data memory 62C is transferred to the level data memory 62B through the gate 63C and the adder 61B while the level data DLA stored in the level data memory 62A remains unchanged. The level data DLB stored in the level data memory unit 62B is erased, the transferred level data DLC is stored as new level data DLB, and the level data DLD stored in the level data memory unit 62D is The level data DE transferred from the level data memory unit 62C via the gate unit 63D and the addition unit 61C is stored as new level data DLC, and the level data DE obtained from the level data forming unit 56 is transferred through the gate unit 60D to the level data memory unit 6C.
It is supplied to 2D and stored as new level data DLD.

【００７３】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２ＡからのレベルデータＤ
ＬＡ，レベルデータメモリ部６２Ｂからの新たなレベル
データＤＬＢ，レベルデータメモリ部６２Ｃからの新た
なレベルデータＤＬＣ、及び、レベルデータメモリ部６
２Ｄからの新たなレベルデータＤＬＤのうちの、各々が
あらわすレベルが最小のものが新たな最小レベルデータ
として選出され、選出された最小レベルデータを特定す
る新たな最小レベル識別データＤＭＩＮが形成される。
そして、新たな最小レベル識別データＤＭＩＮが、それ
までの最小レベル識別データＤＭＩＮに代えて、最小レ
ベル識別データメモリ部５８に格納されて保持される。Then, in the defect data storage control unit 57, the level data D from the level data memory unit 62A
LA, new level data DLB from the level data memory unit 62B, new level data DLC from the level data memory unit 62C, and the level data memory unit 6
Of the new level data DLD from 2D, the one having the smallest level represented by each is selected as the new minimum level data, and new minimum level identification data DMIN that specifies the selected minimum level data is formed. .
Then, the new minimum level identification data DMIN is stored and held in the minimum level identification data memory section 58 in place of the existing minimum level identification data DMIN.

【００７４】同様に、最小レベルデータがレベルデータ
メモリ部６２Ｃに格納されたレベルデータＤＬＣである
場合には、レベルデータ比較部５５Ｃからの比較出力信
号ＣＬＣが高レベルをとるとき、レベルデータ形成部５
６から得られるレベルデータＤＥがあらわすレベルが最
小レベルデータがあらわすレベルより大である状態にあ
り、欠陥データ格納制御部５７から、ゲート制御信号Ｊ
Ｄが夫々ゲート部６３Ｄに供給されて、ゲート部６３Ｄ
がオン状態とされるとともに、ゲート制御信号ＧＤがゲ
ート部６０Ｄに供給されて、ゲート部６０Ｄがオン状態
とされる。それにより、レベルデータメモリ部６２Ａに
格納されたレベルデータＤＬＡ及びレベルデータメモリ
部６２Ｂに格納されたレベルデータＤＬＢがそのままと
されたもとで、レベルデータメモリ部６２Ｄに格納され
たレベルデータＤＬＤが、ゲート部６３Ｄ及び加算部６
１Ｃを通じてレベルデータメモリ部６２Ｃに移転され、
レベルデータメモリ部６２Ｃに格納されていたレベルデ
ータＤＬＣが消去されて、移転されたレベルデータＤＬ
Ｄが新たなレベルデータＤＬＣとして格納されるととも
に、レベルデータ形成部５６から得られるレベルデータ
ＤＥがゲート部６０Ｄを通じてレベルデータメモリ部６
２Ｄに供給され、新たなレベルデータＤＬＤとして格納
される。Similarly, when the minimum level data is the level data DLC stored in the level data memory unit 62C, when the comparison output signal CLC from the level data comparison unit 55C has a high level, the level data formation unit 5
6 is in a state in which the level represented by the level data DE obtained from 6 is higher than the level represented by the minimum level data, and the defect data storage control unit 57 outputs the gate control signal J
D is supplied to the gate unit 63D, and the gate unit 63D
Is turned on, the gate control signal GD is supplied to the gate unit 60D, and the gate unit 60D is turned on. As a result, the level data DLA stored in the level data memory unit 62A and the level data DLB stored in the level data memory unit 62B are left unchanged, and the level data DLD stored in the level data memory unit 62D is gated. Unit 63D and addition unit 6
1C is transferred to the level data memory unit 62C,
The level data DL transferred from the level data DLC stored in the level data memory unit 62C is deleted.
D is stored as new level data DLC, and the level data DE obtained from the level data forming unit 56 is supplied to the level data memory unit 6 through the gate unit 60D.
It is supplied to 2D and stored as new level data DLD.

【００７５】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２ＡからのレベルデータＤ
ＬＡ，レベルデータメモリ部６２Ｂからのレベルデータ
ＤＬＢ，レベルデータメモリ部６２Ｃからの新たなレベ
ルデータＤＬＣ、及び、レベルデータメモリ部６２Ｄか
らの新たなレベルデータＤＬＤのうちの、各々があらわ
すレベルが最小のものが新たな最小レベルデータとして
選出され、選出された最小レベルデータを特定する新た
な最小レベル識別データＤＭＩＮが形成される。そし
て、新たな最小レベル識別データＤＭＩＮが、それまで
の最小レベル識別データＤＭＩＮに代えて、最小レベル
識別データメモリ部５８に格納されて保持される。Then, in the defect data storage control unit 57, the level data D from the level data memory unit 62A
LA, the level data DLB from the level data memory unit 62B, the new level data DLC from the level data memory unit 62C, and the new level data DLD from the level data memory unit 62D, the level represented by each is the minimum. Is selected as new minimum level data, and new minimum level identification data DMIN that specifies the selected minimum level data is formed. Then, the new minimum level identification data DMIN is stored and held in the minimum level identification data memory section 58 in place of the existing minimum level identification data DMIN.

【００７６】さらに、最小レベルデータがレベルデータ
メモリ部６２Ｄに格納されたレベルデータＤＬＤである
場合には、レベルデータ比較部５５Ｄからの比較出力信
号ＣＬＤが高レベルをとるとき、レベルデータ形成部５
６から得られるレベルデータＤＥがあらわすレベルが最
小レベルデータがあらわすレベルより大である状態にあ
り、欠陥データ格納制御部５７から、ゲート制御信号Ｇ
Ｄがゲート部６０Ｄに供給されて、ゲート部６０Ｄがオ
ン状態とされる。それにより、レベルデータメモリ部６
２Ａに格納されたレベルデータＤＬＡ，レベルデータメ
モリ部６２Ｂに格納されたレベルデータＤＬＢ、及び、
レベルデータメモリ部６２Ｃに格納されたレベルデータ
ＤＬＣがそのままとされたもとで、レベルデータ形成部
５６から得られるレベルデータＤＥがゲート部６０Ｄを
通じてレベルデータメモリ部６２Ｄに供給され、レベル
データメモリ部６２Ｄに格納されていたレベルデータＤ
ＬＤが消去されて、レベルデータ形成部５６からのレベ
ルデータＤＥが新たなレベルデータＤＬＤとして格納さ
れる。Further, when the minimum level data is the level data DLD stored in the level data memory section 62D, when the comparison output signal CLD from the level data comparing section 55D has a high level, the level data forming section 5
6, the level represented by the level data DE obtained from 6 is higher than the level represented by the minimum level data.
D is supplied to the gate section 60D, and the gate section 60D is turned on. As a result, the level data memory unit 6
2A, the level data DLA stored in 2A, the level data DLB stored in the level data memory unit 62B, and
While the level data DLC stored in the level data memory unit 62C is left as it is, the level data DE obtained from the level data forming unit 56 is supplied to the level data memory unit 62D through the gate unit 60D, and then to the level data memory unit 62D. Stored level data D
The LD is erased and the level data DE from the level data forming unit 56 is stored as new level data DLD.

【００７７】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２ＡからのレベルデータＤ
ＬＡ，レベルデータメモリ部６２Ｂからのレベルデータ
ＤＬＢ，レベルデータメモリ部６２Ｃからのレベルデー
タＤＬＣ、及び、レベルデータメモリ部６２Ｄからの新
たなレベルデータＤＬＤのうちの、各々があらわすレベ
ルが最小のものが新たな最小レベルデータとして選出さ
れ、選出された最小レベルデータを特定する新たな最小
レベル識別データＤＭＩＮが形成される。そして、新た
な最小レベル識別データＤＭＩＮが、それまでの最小レ
ベル識別データＤＭＩＮに代えて、最小レベル識別デー
タメモリ部５８に格納されて保持される。Then, in the defect data storage control unit 57, the level data D from the level data memory unit 62A
LA, the level data DLB from the level data memory unit 62B, the level data DLC from the level data memory unit 62C, and the new level data DLD from the level data memory unit 62D, each of which represents the smallest level. Is selected as new minimum level data, and new minimum level identification data DMIN that specifies the selected minimum level data is formed. Then, the new minimum level identification data DMIN is stored and held in the minimum level identification data memory section 58 in place of the existing minimum level identification data DMIN.

【００７８】このようにされることにより、レベルデー
タメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄの夫々が
データの格納がなされていない状態にあっては、その状
態から、レベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ
及び６２Ｄの夫々にデータが格納された状態となるま
で、期間ＴＤＤＥ及び期間ＴＤＤＯにおいて、ディジタ
ル撮像信号ＤＩ’に含まれる欠陥部分が検出され、レベ
ル比較部５２からのレベル比較データＤＤが高レベルを
とるものとされる毎に、その検出された欠陥部分のレベ
ルをあらわすレベルデータＤＥが、レベルデータメモリ
部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄに、それらについ
てのアドレス順に従って、順次、レベルデータＤＬＡ，
ＤＬＢ，ＤＬＣ及びＤＬＤとして格納され、その後にあ
っては、期間ＴＤＤＥ及び期間ＴＤＤＯにおいて、ディ
ジタル撮像信号ＤＩ’に含まれる欠陥部分が検出され、
レベル比較部５２からのレベル比較データＤＤが高レベ
ルをとるものとされる毎に、その検出された欠陥部分の
レベルが、最小レベル識別データＤＭＩＮによって特定
された最小レベルデータがあらわすレベルより大である
か否かが判定されて、検出された欠陥部分のレベルが最
小レベルデータがあらわすレベルより大であるとき、レ
ベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄ
に夫々格納されたレベルデータＤＬＡ，ＤＬＢ，ＤＬＣ
及びＤＬＤのうちの最小レベルデータ以外のものについ
ての必要に応じた移転が行われて最小レベルデータが消
去され、それに代えて、そのとき検出された欠陥部分の
レベルをあらわすレベルデータＤＥが、レベルデータメ
モリ部６２Ｄに新たなレベルデータＤＬＤとして格納さ
れることになる。By doing so, when each of the level data memory units 62A, 62B, 62C and 62D is not storing data, the level data memory units 62A, 62B, 62B, 62C
And 62D, the defective portion included in the digital image pickup signal DI ′ is detected in the period TDDE and the period TDDO, and the level comparison data DD from the level comparison unit 52 becomes high level. Each time the data is taken, level data DE representing the level of the detected defective portion is sequentially stored in the level data memory units 62A, 62B, 62C and 62D according to the address order of the level data DLA,
It is stored as DLB, DLC, and DLD, and thereafter, in the period TDDE and the period TDDO, a defective portion included in the digital image pickup signal DI ′ is detected,
Each time the level comparison data DD from the level comparison unit 52 is set to a high level, the level of the detected defective portion is higher than the level represented by the minimum level data specified by the minimum level identification data DMIN. If it is determined whether or not the level of the detected defective portion is higher than the level represented by the minimum level data, the level data memory units 62A, 62B, 62C and 62D.
Level data DLA, DLB, DLC respectively stored in
And DLD other than the minimum level data are transferred as necessary to erase the minimum level data, and instead, the level data DE representing the level of the defective portion detected at that time is The new level data DLD will be stored in the data memory unit 62D.

【００７９】また、斯かる際、信号入力端子４１を通じ
た垂直方向クロック信号ＣＬＶが垂直方向アドレスカウ
ンタ（Ｖ−アドレスカウンタ）６５に供給され、また、
信号入力端子４２を通じた水平方向クロック信号ＣＬＨ
が水平方向アドレスカウンタ（Ｈ−アドレスカウンタ）
６６に供給される。さらに、Ｖ−アドレスカウンタ６５
には、信号入力端子６７及び６８に夫々供給される、タ
イミング信号形成部２６により蓄積指令信号ＣＣＯ及び
ＣＣＥに基づいて形成された読出指令信号ＣＲＯ及びＣ
ＲＥが、加算部６９を通じてリセット信号として供給さ
れ、また、Ｈ−アドレスカウンタ６６には、垂直方向ク
ロック信号ＣＬＶがリセット信号として供給される。Further, at this time, the vertical clock signal CLV through the signal input terminal 41 is supplied to the vertical address counter (V-address counter) 65, and
Horizontal clock signal CLH through the signal input terminal 42
Is a horizontal address counter (H-address counter)
66. Further, the V-address counter 65
Of the read command signals CRO and C, which are supplied to the signal input terminals 67 and 68, respectively, which are formed by the timing signal forming section 26 based on the storage command signals CCO and CCE.
RE is supplied as a reset signal through the adder 69, and the vertical clock signal CLV is supplied to the H-address counter 66 as a reset signal.

【００８０】それにより、Ｖ−アドレスカウンタ６５
は、読出指令信号ＣＲＯ及びＣＲＥの到来毎に計数値が
リセッとされるもとで、奇数フィールド期間及び偶数フ
ィールド期間の夫々において垂直方向クロック信号ＣＬ
Ｖを計数し、計数データＤＡＶを送出する。また、Ｈ−
アドレスカウンタ６６は、垂直方向クロック信号ＣＬＶ
の到来毎に計数値がリセッとされるもとで、水平方向ク
ロック信号ＣＬＨを計数して、計数データＤＡＨを送出
する。従って、Ｖ−アドレスカウンタ６５から得られる
計数データＤＡＶの内容は、固体撮像部１０の撮像面形
成部における垂直電荷転送部１６による電荷転送に同期
して変化し、また、Ｈ−アドレスカウンタ６６から得ら
れる計数データＤＡＨの内容は、固体撮像部１０の撮像
面形成部における水平電荷転送部１８による電荷転送に
同期して変化するものとされる。As a result, the V-address counter 65
The vertical direction clock signal CL is set in each of the odd field period and the even field period while the count value is reset each time the read command signals CRO and CRE arrive.
V is counted and count data DAV is sent out. Also, H-
The address counter 66 has a vertical clock signal CLV.
, The horizontal direction clock signal CLH is counted and count data DAH is transmitted. Therefore, the content of the count data DAV obtained from the V-address counter 65 changes in synchronization with the charge transfer by the vertical charge transfer unit 16 in the image pickup surface forming unit of the solid-state image pickup unit 10, and from the H-address counter 66. The content of the obtained count data DAH is supposed to change in synchronization with the charge transfer by the horizontal charge transfer unit 18 in the imaging surface forming unit of the solid-state imaging unit 10.

【００８１】それゆえ、Ｖ−アドレスカウンタ６５から
得られる計数データＤＡＶの内容は、撮像面形成部から
撮像信号ＩＰが得られるとき、撮像面形成部における、
そのとき得られている撮像信号ＩＰを形成するものとさ
れた電荷を提供した画素、即ち、光電変換素子部１５が
属する画素水平列を特定する垂直方向アドレスＡＶをあ
らわし、また、Ｈ−アドレスカウンタ６６から得られる
計数データＤＡＨの内容は、撮像面形成部から撮像信号
ＩＰが得られるとき、撮像面形成部における、そのとき
得られている撮像信号ＩＰを形成するものとされた電荷
を提供した画素、即ち、光電変換素子部１５のそれが属
する画素水平列内における位置を特定する水平方向アド
レスＡＨをあらわすものとされる。Therefore, the content of the count data DAV obtained from the V-address counter 65 is as follows when the image pickup signal IP is obtained from the image pickup surface forming unit.
A vertical address AV that identifies a pixel that has provided a charge that is determined to form the image pickup signal IP obtained at that time, that is, a pixel horizontal column to which the photoelectric conversion element unit 15 belongs, and an H-address counter The content of the count data DAH obtained from 66 provided the electric charge which, when the image pickup signal IP was obtained from the image pickup surface forming unit, formed the image pickup signal IP obtained at that time in the image pickup surface forming unit. It represents a pixel, that is, a horizontal address AH that specifies the position of the photoelectric conversion element unit 15 in the pixel horizontal column to which it belongs.

【００８２】従って、期間ＴＤＤＥ及び期間ＴＤＤＯに
おいて、レベル比較部５２からのレベル比較データＤＤ
が高レベルをあらわすものとされて、ディジタル撮像信
号ＤＩ’に含まれた欠陥部分が検出されたときには、そ
のときＶ−アドレスカウンタ６５から得られている計数
データＤＡＶがあらわす垂直方向アドレスＡＶが、その
欠陥部分の原因をなす撮像面形成部における欠陥画素が
属する画素水平列をあらわしており、また、そのときＨ
−アドレスカウンタ６６から得られている計数データＤ
ＡＨがあらわす水平方向アドレスＡＨが、その欠陥部分
の原因をなす撮像面形成部における欠陥画素のそれが属
する画素水平列内における位置をあらわしている。従っ
て、斯かる際には、計数データＤＡＶと計数データＤＡ
Ｈとが、撮像面形成部についての欠陥アドレスデータを
構成している。Therefore, during the period TDDE and the period TDDO, the level comparison data DD from the level comparison unit 52 is obtained.
Represents a high level, and when a defective portion included in the digital image pickup signal DI 'is detected, the vertical address AV represented by the count data DAV obtained from the V-address counter 65 at that time is It represents a pixel horizontal row to which a defective pixel in the imaging surface forming portion that causes the defective portion belongs, and at that time, H
-Count data D obtained from the address counter 66
The horizontal address AH represented by AH represents the position of the defective pixel in the imaging plane forming portion that causes the defective portion in the pixel horizontal column to which the defective pixel belongs. Therefore, in such a case, the count data DAV and the count data DA
H and H form defect address data for the imaging surface forming portion.

【００８３】Ｖ−アドレスカウンタ６５から送出される
計数データＤＡＶ及びＨ−アドレスカウンタ６６から送
出される計数データＤＡＨは、データ合成部７０に供給
され、データ合成部７０からは、計数データＤＡＶ及び
計数データＤＡＨが合成されて形成される合成データＤ
Ｚが得られ、その合成データＤＺが、ゲート部７１Ａ，
７１Ｂ，７１Ｃ及び７１Ｄに供給される。また、ゲート
部７１Ａ，７１Ｂ，７１Ｃ及び７１Ｄには、夫々、欠陥
データ格納制御部５７からのゲート制御信号ＧＡ，Ｇ
Ｂ，ＧＣ及びＧＤが、信号入力端子８０Ａ，８０Ｂ，８
０Ｃ及び８０Ｄを通じて供給される。さらに、データメ
モリ部４７Ｂ，４７Ｃ及び４７Ｄの夫々の出力側に設け
られたゲート部７３Ｂ，７３Ｃ及び７３Ｄに、夫々、欠
陥データ格納制御部５７からのゲート制御信号ＪＢ，Ｊ
Ｃ及びＪＤが、信号入力端子８１Ｂ，８１Ｃ及び８１Ｄ
を通じて供給される。The count data DAV sent from the V-address counter 65 and the count data Dah sent from the H-address counter 66 are supplied to the data synthesizing section 70, and from the data synthesizing section 70, the count data DAV and the count data DAV are counted. Combined data D formed by combining data DAH
Z is obtained, and the combined data DZ is obtained by the gate section 71A,
71B, 71C and 71D. Further, the gate parts 71A, 71B, 71C and 71D have gate control signals GA and G from the defect data storage controller 57, respectively.
B, GC and GD have signal input terminals 80A, 80B, 8
Supplied through 0C and 80D. Further, the gate control signals JB and J from the defective data storage control unit 57 are supplied to the gate units 73B, 73C and 73D provided on the output side of the data memory units 47B, 47C and 47D, respectively.
C and JD are signal input terminals 81B, 81C and 81D
Supplied through.

【００８４】斯かるもとで、データメモリ部４７Ａ，４
７Ｂ，４７Ｃ及び４７Ｄの夫々がデータの格納がなされ
ていない状態にあるときには、その状態から、データメ
モリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々にデー
タの格納がなされた状態となるまで、期間ＴＤＤＥ及び
期間ＴＤＤＯにおいて、ディジタル撮像信号ＤＩ’に含
まれる欠陥部分が検出され、レベル比較部５２から高レ
ベルをあらわすレベル比較データＤＤが得られる毎に、
欠陥データ格納制御部５７からのゲート制御信号ＧＡ，
ＧＢ，ＧＣ及びＧＤが順次高レベルをとるものとされ
て、ゲート部７１Ａ，７１Ｂ，７１Ｃ及び７１Ｄが順次
オン状態をとるものとされる。それにより、期間ＴＤＤ
Ｅ及び期間ＴＤＤＯにおいてディジタル撮像信号ＤＩ’
に含まれる欠陥部分が検出される毎に、そのときデータ
合成部７０から得られる合成データＤＺが、データメモ
リ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに、それらにつ
いてのアドレス順に従って、欠陥データＤＺＡ，ＤＺ
Ｂ，ＤＺＣ及びＤＺＤとして順次格納される。Under these circumstances, the data memory units 47A, 4A
When each of 7B, 47C and 47D is in a state in which data is not stored, from that state until the state in which data is stored in each of the data memory units 47A, 47B, 47C and 47D, TDDE And in the period TDDO, every time a defective portion included in the digital image pickup signal DI ′ is detected and level comparison data DD representing a high level is obtained from the level comparison unit 52,
A gate control signal GA from the defect data storage controller 57,
GB, GC, and GD are sequentially set to the high level, and the gate portions 71A, 71B, 71C, and 71D are sequentially set to the ON state. Thereby, the period TDD
Digital image pickup signal DI 'in E and period TDDO
Each time a defective portion included in the data is detected, the synthetic data DZ obtained from the data synthesizing unit 70 at that time is stored in the data memory units 47A, 47B, 47C and 47D according to the address order of the defective data DZA, DZ.
Sequentially stored as B, DZC and DZD.

【００８５】即ち、期間ＴＤＤＥ及び期間ＴＤＤＯにお
いてディジタル撮像信号ＤＩ’に含まれる欠陥部分が検
出される毎に、先ず、ゲート制御信号ＧＡが高レベルを
とるものとされてゲート部７１Ａがオン状態とされ、そ
れにより、そのときデータ合成部７０から得られる合成
データＤＺが、ゲート部７１Ａ及び加算部７２Ａを通じ
てデータメモリ部４７Ａに供給され、欠陥データＤＺＡ
としてデータメモリ部４７Ａに格納され、次に、ゲート
制御信号ＧＢが高レベルをとるものとされてゲート部７
１Ｂがオン状態とされ、それにより、そのときデータ合
成部７０から得られる合成データＤＺが、ゲート部７１
Ｂ及び加算部７２Ｂを通じてデータメモリ部４７Ｂに供
給され、欠陥データＤＺＢとしてデータメモリ部４７Ｂ
に格納され、続いて、ゲート制御信号ＧＣが高レベルを
とるものとされてゲート部７１Ｃがオン状態とされ、そ
れにより、そのときデータ合成部７０から得られる合成
データＤＺが、ゲート部７１Ｃ及び加算部７２Ｃを通じ
てデータメモリ部４７Ｃに供給されて、欠陥データＤＺ
Ｃとしてデータメモリ部４７Ｃに格納され、さらに、ゲ
ート制御信号ＧＤが高レベルをとるものとされてゲート
部７１Ｄがオン状態とされ、それにより、そのときデー
タ合成部７０から得られる合成データＤＺが、ゲート部
７１Ｄを通じてデータメモリ部４７Ｄに供給されて、欠
陥データＤＺＤとしてデータメモリ部４７Ｄに格納され
る。That is, every time a defective portion included in the digital image pickup signal DI 'is detected in the period TDDE and the period TDDO, the gate control signal GA is set to the high level and the gate portion 71A is turned on. As a result, the combined data DZ obtained from the data combining section 70 at that time is supplied to the data memory section 47A through the gate section 71A and the adding section 72A, and the defect data DZA is obtained.
Are stored in the data memory unit 47A as the gate control signal GB and then the gate control signal GB is set to the high level.
1B is turned on, so that the combined data DZ obtained from the data combining section 70 at that time is changed to the gate section 71.
B is supplied to the data memory unit 47B through the addition unit 72B and the addition unit 72B, and the data memory unit 47B is provided as defect data DZB
The gate control signal GC is set to a high level and the gate section 71C is turned on, whereby the combined data DZ obtained from the data combining section 70 at that time is changed to the gate section 71C and the gate section 71C. The defect data DZ is supplied to the data memory unit 47C through the adding unit 72C.
The gate control signal GD is stored in the data memory unit 47C as C, and the gate control signal GD is set to a high level to turn on the gate unit 71D, whereby the combined data DZ obtained from the data combining unit 70 at that time is obtained. , Is supplied to the data memory unit 47D through the gate unit 71D and is stored in the data memory unit 47D as defect data DZD.

【００８６】その後においては、期間ＴＤＤＥ及び期間
ＴＤＤＯにおいてディジタル撮像信号ＤＩ’に含まれる
欠陥部分の検出がなされても、そのときレベルデータ形
成部５６から得られるレベルデータＤＥがあらわすレベ
ル、即ち、検出された欠陥部分のレベルが、最小レベル
識別データメモリ部５８において保持された最小レベル
識別データＤＭＩＮにより特定された最小レベルデータ
があらわすレベル以下であるときには、データメモリ部
４７Ａに格納された欠陥データＤＺＡ，データメモリ部
４７Ｂに格納された欠陥データＤＺＢ，データメモリ部
４７Ｃに格納された欠陥データＤＺＣ、及び、データメ
モリ部４７Ｄに格納された欠陥データＤＺＤは、いずれ
もそのままの状態に維持される。After that, even if the defective portion included in the digital image pickup signal DI ′ is detected in the period TDDE and the period TDDO, the level represented by the level data DE obtained from the level data forming unit 56 at that time, that is, the detection When the level of the defective portion is equal to or lower than the level represented by the minimum level data specified by the minimum level identification data DMIN held in the minimum level identification data memory section 58, the defect data DZA stored in the data memory section 47A. , The defect data DZB stored in the data memory unit 47B, the defect data DZC stored in the data memory unit 47C, and the defect data DZD stored in the data memory unit 47D are all maintained as they are.

【００８７】一方、期間ＴＤＤＥ及び期間ＴＤＤＯにお
いてディジタル撮像信号ＤＩ’に含まれる欠陥部分が検
出され、そのときレベルデータ形成部５６から得られる
レベルデータＤＥがあらわすレベル、即ち、検出された
欠陥部分のレベルが、最小レベル識別データＤＭＩＮに
よって特定された最小レベルデータがあらわすレベルよ
り大であるときには、最小レベル識別データＤＭＩＮに
より特定された最小レベルデータに対応するもの、従っ
て、最小レベル識別データＤＭＩＮにより特定されたも
のとされる欠陥データＤＺＡ，ＤＺＢ，ＤＺＣ及びＤＺ
Ｄのいずれかがデータメモリ部４７Ａ，４７Ｂ，４７Ｃ
及び４７Ｄのいずれかから消去され、それに代えて、そ
のときデータ合成部７０から得られる合成データＤＺが
データメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄのい
ずれかに格納される。On the other hand, in the periods TDDE and TDDO, the defective portion included in the digital image pickup signal DI 'is detected, and at that time, the level represented by the level data DE obtained from the level data forming unit 56, that is, the detected defective portion is detected. When the level is higher than the level represented by the minimum level identification data DMIN, the one corresponding to the minimum level identification data DMIN, and thus the minimum level identification data DMIN. Defect data DZA, DZB, DZC and DZ
One of D is data memory unit 47A, 47B, 47C
And erased from any of 47D, alternatively, that when the synthetic data DZ is the data memory unit 47A obtained from the data synthesizer 70, 47B, 47C and 47D Neu
Slightly stored.

【００８８】斯かる際、データメモリ部４７Ａに格納さ
れた欠陥データＤＺＡが最小レベル識別データＤＭＩＮ
により特定されたものである場合には、欠陥データ格納
制御部５７からのゲート制御信号ＪＢ，ＪＣ及びＪＤが
夫々ゲート部７３Ｂ，７３Ｃ及び７３Ｄに供給されて、
ゲート部７３Ｂ，７３Ｃ及び７３Ｄがオン状態とされる
とともに、ゲート制御信号ＧＤがゲート部７１Ｄに供給
されて、ゲート部７１Ｄがオン状態とされる。それによ
り、データメモリ部４７Ｂに格納された欠陥データＤＺ
Ｂが、ゲート部７３Ｂ及び加算部７２Ａを通じてデータ
メモリ部４７Ａに移転されて、データメモリ部４７Ａに
格納されていた欠陥データＤＺＡが消去されて、移転さ
れた欠陥データＤＺＢが新たな欠陥データＤＺＡとして
格納され、また、データメモリ部４７Ｃに格納された欠
陥データＤＺＣが、ゲート部７３Ｃ及び加算部７２Ｂを
通じてデータメモリ部４７Ｂに移転されて新たな欠陥デ
ータＤＺＢとして格納され、さらに、データメモリ部４
７Ｄに格納された欠陥データＤＺＤが、ゲート部７３Ｄ
及び加算部７２Ｃを通じてデータメモリ部４７Ｃに移転
されて新たな欠陥データＤＺＣとして格納されるととも
に、データ合成部７０から得られる合成データＤＺがゲ
ート部７１Ｄを通じてデータメモリ部４７Ｄに供給さ
れ、新たな欠陥データＤＺＤとして格納される。At this time, the defect data DZA stored in the data memory unit 47A is the minimum level identification data DMIN.
, The gate control signals JB, JC, and JD from the defect data storage control unit 57 are supplied to the gate units 73B, 73C, and 73D, respectively.
The gate portions 73B, 73C, and 73D are turned on, and the gate control signal GD is supplied to the gate portion 71D, so that the gate portion 71D is turned on. As a result, the defect data DZ stored in the data memory unit 47B
B is transferred to the data memory unit 47A through the gate unit 73B and the addition unit 72A, the defect data DZA stored in the data memory unit 47A is erased, and the transferred defect data DZB becomes new defect data DZA. The defect data DZC stored in the data memory unit 47C is transferred to the data memory unit 47B through the gate unit 73C and the addition unit 72B and stored as new defect data DZB.
The defect data DZD stored in 7D is the gate portion 73D.
And is added to the data memory unit 47C via the addition unit 72C to be stored as new defect data DZC, and the combined data DZ obtained from the data combining unit 70 is supplied to the data memory unit 47D via the gate unit 71D to generate a new defect. It is stored as data DZD.

【００８９】また、データメモリ部４７Ｂに格納された
欠陥データＤＺＢが最小レベル識別データＤＭＩＮによ
り特定されたものである場合には、欠陥データ格納制御
部５７からのゲート制御信号ＪＣ及びＪＤが夫々ゲート
部７３Ｃ及び７３Ｄに供給されて、ゲート部７３Ｃ及び
７３Ｄがオン状態とされるとともに、ゲート制御信号Ｇ
Ｄがゲート部７１Ｄに供給されて、ゲート部７１Ｄがオ
ン状態とされる。それにより、データメモリ部４７Ａに
格納された欠陥データＤＺＡがそのままに維持されるも
とで、データメモリ部４７Ｃに格納された欠陥データＤ
ＺＣが、ゲート部７３Ｃ及び加算部７２Ｂを通じてデー
タメモリ部４７Ｂに移転され、データメモリ部４７Ｂに
格納されていた欠陥データＤＺＢが消去されて、移転さ
れた欠陥データＤＺＣが新たな欠陥データＤＺＢとして
格納され、また、データメモリ部４７Ｄに格納された欠
陥データＤＺＤが、ゲート部７３Ｄ及び加算部７２Ｃを
通じてデータメモリ部４７Ｃに移転されて新たな欠陥デ
ータＤＺＣとして格納されるとともに、データ合成部７
０から得られる合成データＤＺがゲート部７１Ｄを通じ
てデータメモリ部４７Ｄに供給され、新たな欠陥データ
ＤＺＤとして格納される。If the defect data DZB stored in the data memory unit 47B is specified by the minimum level identification data DMIN, the gate control signals JC and JD from the defect data storage control unit 57 are gated, respectively. The gates 73C and 73D are supplied to turn on the gates 73C and 73D, and the gate control signal G
D is supplied to the gate portion 71D, and the gate portion 71D is turned on. Accordingly, the defect data DZA stored in the data memory unit 47A is maintained and the defect data DZA stored in the data memory unit 47C is maintained.
ZC is transferred to the data memory unit 47B through the gate unit 73C and the addition unit 72B, the defect data DZB stored in the data memory unit 47B is erased, and the transferred defect data DZC is stored as new defect data DZB. The defect data DZD stored in the data memory unit 47D is transferred to the data memory unit 47C through the gate unit 73D and the addition unit 72C and stored as new defect data DZC, and the data synthesizing unit 7 is also included.
The combined data DZ obtained from 0 is supplied to the data memory unit 47D through the gate unit 71D and stored as new defect data DZD.

【００９０】同様に、データメモリ部４７Ｃに格納され
た欠陥データＤＺＣが最小レベル識別データＤＭＩＮに
より特定されたものである場合には、欠陥データ格納制
御部５７からのゲート制御信号ＪＤがゲート部７３Ｄに
供給されて、ゲート部７３Ｄがオン状態とされるととも
に、ゲート制御信号ＧＤがゲート部７１Ｄに供給され
て、ゲート部７１Ｄがオン状態とされる。それにより、
データメモリ部４７Ａに格納された欠陥データＤＺＡ及
びデータメモリ部４７Ｂに格納された欠陥データＤＺＢ
がそのままに維持されるもとで、データメモリ部４７Ｄ
に格納された欠陥データＤＺＤが、ゲート部７３Ｄ及び
加算部７２Ｃを通じてデータメモリ部４７Ｃに移転さ
れ、データメモリ部４７Ｃに格納されていた欠陥データ
ＤＺＣが消去されて、移転された欠陥データＤＺＤが新
たな欠陥データＤＺＣとして格納されるとともに、デー
タ合成部７０から得られる合成データＤＺがゲート部７
１Ｄを通じてデータメモリ部４７Ｄに供給され、新たな
欠陥データＤＺＤとして格納される。Similarly, when the defect data DZC stored in the data memory unit 47C is specified by the minimum level identification data DMIN, the gate control signal JD from the defect data storage control unit 57 is applied to the gate unit 73D. And the gate portion 73D is turned on, and the gate control signal GD is supplied to the gate portion 71D, so that the gate portion 71D is turned on. Thereby,
Defect data DZA stored in the data memory unit 47A and defect data DZB stored in the data memory unit 47B
Is maintained, the data memory unit 47D
The defect data DZD stored in the data memory unit 47C is transferred to the data memory unit 47C through the gate unit 73D and the addition unit 72C, the defect data DZC stored in the data memory unit 47C is erased, and the transferred defect data DZD is newly added. Of the defective data DZC, and the synthetic data DZ obtained from the data synthesis unit 70 is stored in the gate unit 7.
It is supplied to the data memory unit 47D through 1D and is stored as new defect data DZD.

【００９１】さらに、データメモリ部４７Ｄに格納され
た欠陥データＤＺＤが最小レベル識別データＤＭＩＮに
より特定されたものである場合には、欠陥データ格納制
御部５７からのゲート制御信号ＧＤがゲート部７１Ｄに
供給されて、ゲート部７１Ｄがオン状態とされる。それ
により、データメモリ部４７Ａに格納された欠陥データ
ＤＺＡ，データメモリ部４７Ｂに格納された欠陥データ
ＤＺＢ、及び、データメモリ部４７Ｃに格納された欠陥
データＤＺＣがそのままに維持されるもとで、データ合
成部７０から得られる合成データＤＺがゲート部７１Ｄ
を通じてデータメモリ部４７Ｄに供給され、データメモ
リ部４７Ｄに格納されていた欠陥データＤＺＤが消去さ
れて、データ合成部７０からの合成データＤＺが新たな
欠陥データＤＺＤとして格納される。Further, when the defect data DZD stored in the data memory unit 47D is specified by the minimum level identification data DMIN, the gate control signal GD from the defect data storage control unit 57 is supplied to the gate unit 71D. It is supplied and the gate portion 71D is turned on. As a result, the defect data DZA stored in the data memory unit 47A, the defect data DZB stored in the data memory unit 47B, and the defect data DZC stored in the data memory unit 47C are maintained as they are, The combined data DZ obtained from the data combining unit 70 is the gate unit 71D.
The defective data DZD stored in the data memory unit 47D is erased, and the combined data DZ from the data combining unit 70 is stored as new defective data DZD.

【００９２】このようにされることにより、データメモ
リ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々がデータ
の格納がなされていない状態にあっては、その状態か
ら、レベルデータメモリ部４７Ａ，４７Ｂ，４７Ｃ及び
４７Ｄの夫々にデータが格納された状態となるまで、期
間ＴＤＤＥ及び期間ＴＤＤＯにおいて、ディジタル撮像
信号ＤＩ’に含まれる欠陥部分が検出される毎に、その
検出された欠陥部分に対応する合成データＤＺが、デー
タメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに、それ
らについてのアドレス順に従って、順次、欠陥データＤ
ＺＡ，ＤＺＢ，ＤＺＣ及びＤＺＤとして格納され、その
後にあっては、期間ＴＤＤＥ及び期間ＴＤＤＯにおい
て、ディジタル撮像信号ＤＩ’に含まれる欠陥部分が検
出され、その検出された欠陥部分のレベルが、最小レベ
ル識別データＤＭＩＮによって特定された最小レベルデ
ータがあらわすレベルより大であるとき、データメモリ
部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに夫々格納された
欠陥データＤＺＡ，ＤＺＢ，ＤＺＣ及びＤＺＤのうちの
最小レベル識別データＤＭＩＮにより特定されたもの以
外のものについての必要に応じた移転が行われて、最小
レベル識別データＤＭＩＮにより特定されたものが消去
され、それに代えて、そのとき検出された欠陥部分に対
応する合成データＤＺが、データメモリ部４７Ｄに新た
な欠陥データＤＺＤとして格納されることになる。By doing so, when each of the data memory units 47A, 47B, 47C and 47D is not storing data, the level data memory units 47A, 47B and 47C are changed from that state. And 47D until data is stored in each of them, every time a defective portion included in the digital image pickup signal DI ′ is detected in the period TDDE and the period TDDO, the synthetic data corresponding to the detected defective portion is detected. The DZ sequentially transfers the defective data D to the data memory units 47A, 47B, 47C and 47D in the order of the addresses of the defective data D.
It is stored as ZA, DZB, DZC and DZD, and thereafter, in the period TDDE and the period TDDO, the defective portion included in the digital image pickup signal DI ′ is detected, and the level of the detected defective portion is the minimum level. When the minimum level data specified by the identification data DMIN is higher than the level represented, the minimum level identification data of the defect data DZA, DZB, DZC and DZD stored in the data memory units 47A, 47B, 47C and 47D, respectively. Relocations as needed for those other than those specified by DMIN are performed to erase those specified by the minimum level identification data DMIN, and, instead, a composite corresponding to the defective portion detected at that time. The data DZ is stored in the data memory unit 47D as new defect data DZD. Will be stored.

【００９３】次に、期間ＴＤＤＥ及び期間ＴＤＤＯが経
過すると、メモリ書込制御信号発生部４６からのメモリ
書込制御信号ＣＷＣが供給される検出終了信号発生部７
８から、図７のＨに示される如くの、メモリ書込制御信
号ＣＷＣの後縁時点に応じて形成される検出終了信号Ｃ
Ｅが得られ、その検出終了信号ＣＥが制御ユニット３６
に供給される。それにより、制御ユニット３６は、図７
のＣに示される如くに、欠陥検出指令信号ＣＳＴの送出
を検出終了信号ＣＥの前縁時点以降の時点において停止
させる。そして、検出終了信号ＣＥの前縁時点におい
て、欠陥検出部３５は、欠陥検出動作、即ち、ディジタ
ル撮像信号ＤＩ’における欠陥部分を検出し、検出され
た欠陥部分の原因をなしている固体撮像部１０の撮像面
形成部における欠陥画素を特定する欠陥アドレスデータ
を、欠陥データＤＺＡ，ＤＺＢ，ＤＺＣもしくはＤＺＤ
として、データメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４
７Ｄに格納する動作が完了し、その後、例えば、映像信
号出力期間ＴＣＯに戻る。Next, when the period TDDE and the period TDDO elapse, the detection end signal generator 7 to which the memory write control signal CWC from the memory write control signal generator 46 is supplied.
8, the detection end signal C formed in response to the trailing edge of the memory write control signal CWC, as shown by H in FIG.
E is obtained, and the detection end signal CE is output from the control unit 36.
Is supplied to. As a result, the control unit 36 has the configuration shown in FIG.
As indicated by C, the transmission of the defect detection command signal CST is stopped at a time point after the leading edge of the detection end signal CE. Then, at the leading edge of the detection end signal CE, the defect detection unit 35 detects a defect, that is, detects a defective portion in the digital image pickup signal DI ′, and causes the detected defective portion to be the solid-state image pickup unit. Defect data DZA, DZB, DZC, or DZD for identifying defective pixels in the imaging surface forming unit 10
As data memory units 47A, 47B, 47C and 4
The operation of storing in 7D is completed, and thereafter, for example, the process returns to the video signal output period TCO.

【００９４】欠陥検出動作が完了した欠陥検出部３５に
あっては、その後の映像信号出力期間ＴＣＯにおいて、
データメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄか
ら、そこに格納された欠陥データＤＺＡ，ＤＺＢ，ＤＺ
Ｃ及びＤＺＤが順次読み出され、加算部７４を通じて、
読出欠陥データＤＺＺとしてデータ分離部８５に供給さ
れる。データ分離部８５にあっては、読出欠陥データＤ
ＺＺに含まれる、固体撮像部１０の撮像面形成部につい
ての欠陥アドレスデータを形成する計数データＤＡＶ及
びＤＡＨが、読出計数データＤＡＶＲ及びＤＡＨＲとし
て分離されて取り出される。そして、データ分離部８５
から分離されて得られる読出計数データＤＡＶＲ及びＤ
ＡＨＲが、垂直方向アドレス比較部（Ｖ−アドレス比較
部）８７及び水平方向アドレス比較部（Ｈ−アドレス比
較部）８８に夫々供給されてラッチされる。In the defect detecting section 35 for which the defect detecting operation has been completed, in the subsequent video signal output period TCO,
Defect data DZA, DZB, DZ stored therein from the data memory units 47A, 47B, 47C and 47D.
C and DZD are sequentially read, and through the adder 74,
The read defect data DZZ is supplied to the data separation unit 85. In the data separating section 85, the read defect data D
Count data DAV and DAH forming defect address data for the image pickup surface forming unit of the solid-state image pickup unit 10 included in ZZ are separated and fetched as read count data DAVR and DAHR. Then, the data separation unit 85
Read count data DAVR and D obtained separately from
The AHR is supplied and latched to the vertical direction address comparison unit (V-address comparison unit) 87 and the horizontal direction address comparison unit (H-address comparison unit) 88, respectively.

【００９５】Ｖ−アドレス比較部８７には、Ｖ−アドレ
スカウンタ６５からの計数データＤＡＶが、信号供給端
子９０を通じて供給される。そして、Ｖ−アドレスカウ
ンタ６５からの計数データＤＡＶがあらわす垂直方向ア
ドレスデータＡＶがＶ−アドレス比較部８７にラッチさ
れた読出計数データＤＡＶＲがあらわす垂直方向アドレ
スＡＶと一致するとき、Ｖ−アドレス比較部８７から、
高レベルをとる比較出力信号ＣＶＲが得られて、アンド
回路８９の一方の入力端に供給される。The count data DAV from the V-address counter 65 is supplied to the V-address comparison unit 87 through the signal supply terminal 90. When the vertical address data AV represented by the count data DAV from the V-address counter 65 matches the vertical address AV represented by the read count data DAVR latched by the V-address comparison unit 87, the V-address comparison unit From 87,
The comparison output signal CVR having a high level is obtained and supplied to one input terminal of the AND circuit 89.

【００９６】一方、Ｈ−アドレス比較部８８には、Ｈ−
アドレスカウンタ６６からの計数データＤＡＨが、信号
供給端子９１を通じて供給される。そして、Ｈ−アドレ
スカウンタ６６からの計数データＤＡＨがあらわす水平
方向アドレスデータＡＨがＨ−アドレス比較部８８にラ
ッチされた読出計数データＤＡＨＲがあらわす水平方向
アドレスＡＨと一致するとき、Ｈ−アドレス比較部８８
から、高レベルをとる比較出力信号ＣＨＲが得られて、
アンド回路８９の他方の入力端に供給される。On the other hand, the H-address comparison unit 88 displays the H-
Count data DAH from the address counter 66 is supplied through the signal supply terminal 91. When the horizontal address data AH represented by the count data DAH from the H-address counter 66 matches the horizontal address AH represented by the read count data DAHR latched in the H-address comparison unit 88, the H-address comparison unit 88
From which a high-level comparison output signal CHR is obtained,
It is supplied to the other input terminal of the AND circuit 89.

【００９７】アンド回路８９からは、比較出力信号ＣＶ
Ｒと比較出力信号ＣＨＲとの両者が高レベルをとるもの
となるとき、欠陥補正指示信号ＣＤが得られ、それが欠
陥補正部３２に供給される。斯かるもとで、データ分離
部８５，Ｖ−アドレス比較部８７，Ｈ−アドレス比較部
８８及びアンド回路８９を含む回路ブロック部分によ
り、制御信号形成部が構成されている。The comparison output signal CV is output from the AND circuit 89.
When both R and the comparison output signal CHR have a high level, the defect correction instruction signal CD is obtained and supplied to the defect correction section 32. Under such circumstances, the control signal forming unit is configured by the circuit block portion including the data separating unit 85, the V-address comparing unit 87, the H-address comparing unit 88, and the AND circuit 89.

【００９８】上述の例においては、欠陥検出部３５によ
るディジタル撮像信号ＤＩ’における欠陥部分を検出
し、検出された欠陥部分の原因をなしている固体撮像部
１０の撮像面形成部における欠陥画素を特定する欠陥ア
ドレスデータを、データメモリ部４７Ａ，４７Ｂ、４７
Ｃ及び４７Ｄに格納する動作が、絞り機構１２が全絞り
状態とされて、固体撮像部１０の撮像面形成部が実質的
に外光が入射しない状態におかれたもとで行われてい
て、撮像面形成部における、外光を受けないもとにおい
ても比較的大量の電荷を蓄積して送出するという動作不
良を生じる欠陥画素に関しての検出とそれに起因する撮
像信号の欠陥部分の補正が行われている。しかしなが
ら、本発明は斯かる例に限られるものではなく、例え
ば、欠陥検出部３５によるディジタル撮像信号ＤＩ’に
おける欠陥部分を検出し、検出された欠陥部分の原因を
なしている固体撮像部１０の撮像面形成部における欠陥
画素を特定する欠陥アドレスデータを、データメモリ部
４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに格納する動作が、
固体撮像部１０の撮像面形成部が、その有効領域の全体
に亙って外光が略均一に入射する状態におかれたもとで
行われるようにされ、撮像面形成部における、外光を受
けたもとにおいても適正量の電荷を蓄積しないという動
作不良を生じる欠陥画素に関しての検出とそれに起因す
る撮像信号の欠陥部分の補正を行うことができるものと
されてもよい。In the above-described example, the defect detecting section 35 detects a defective portion in the digital image pickup signal DI ', and detects the defective pixel in the image pickup surface forming section of the solid-state image pickup section 10 which causes the detected defective portion. The defective address data to be specified is stored in the data memory units 47A, 47B, 47.
The operation of storing in C and 47D is performed under the condition that the diaphragm mechanism 12 is in the full diaphragm state and the image pickup surface forming portion of the solid-state image pickup portion 10 is substantially free from the incidence of outside light. In the surface forming unit, detection is performed for defective pixels that cause a malfunction in which a relatively large amount of charge is stored and sent out even without receiving external light, and the defective portion of the image pickup signal caused thereby is corrected. There is. However, the present invention is not limited to such an example, and for example, the solid-state imaging unit 10 that detects a defective portion in the digital image pickup signal DI ′ by the defect detection unit 35 and causes the detected defective portion. The operation of storing the defective address data for specifying the defective pixel in the imaging surface forming unit in the data memory units 47A, 47B, 47C and 47D is as follows.
The solid-state image pickup unit 10 is configured so that the image pickup surface forming unit receives the external light in the image pickup surface forming unit while the external light is incident on the entire effective area substantially uniformly. Alternatively, it may be possible to detect a defective pixel that causes a malfunction in which an appropriate amount of electric charge is not accumulated and to correct the defective portion of the image pickup signal caused by the defective pixel.

【００９９】[0099]

【発明の効果】以上の説明から明らかな如く、本発明に
係る撮像信号欠陥検出及び補正装置並びに撮像信号欠陥
検出及び補正方法にあっては、撮像面形成部に投影され
る画像に基づいて形成される撮像信号における欠陥部分
が検出されると、その欠陥部分に対応する欠陥アドレス
データがデータメモリ手段に格納される動作が選択的に
行われ、その際、例えば、データメモリ手段におけるデ
ータ格納メモリ容量に余裕がある場合には、新たに検出
された欠陥部分に対応する欠陥アドレスデータがデータ
メモリ手段にそれにおけるアドレス順に順次格納される
状態とされ、また、データメモリ手段におけるデータ格
納メモリ容量に余裕が無い場合には、新たに検出された
欠陥部分のレベルが、最小レベル識別データにより特定
された欠陥アドレスデータに対応する欠陥部分のレベル
より大であるとき、最小レベル識別データにより特定さ
れた欠陥アドレスデータに代えて、新たに検出された欠
陥部分に対応する欠陥アドレスデータがデータメモリ手
段にそれにおけるアドレス順に順次格納される状態とさ
れるとともに、新たな最小レベル識別データの形成及び
保持が行われる。そして、データメモリ手段から読み出
された欠陥アドレスデータに基づいて、撮像信号に対す
る欠陥補正部に欠陥補正動作制御信号が送出される。As is apparent from the above description, in the image pickup signal defect detection and correction apparatus and the image pickup signal defect detection and correction method according to the present invention, the image formation is performed based on the image projected on the image pickup surface forming unit. When a defective portion in the image pickup signal is detected, the operation of selectively storing the defective address data corresponding to the defective portion in the data memory means is carried out. At that time, for example, the data storage memory in the data memory means. When the capacity is large, the defective address data corresponding to the newly detected defective portion is sequentially stored in the data memory means in the order of addresses in the defective address data, and the data storage memory capacity in the data memory means is increased. If there is no margin, the level of the newly detected defect part is the level of the defect address specified by the minimum level identification data. When it is larger than the level of the defect part corresponding to the data, in place of the defective address data specified by the minimum level identification data, address in it defective address data corresponding to the newly detected defective portion in the data memory means The data is sequentially stored in order , and new minimum level identification data is formed and held. Then, based on the defect address data read from the data memory means, a defect correction operation control signal is sent to the defect correction section for the image pickup signal.

【０１００】従って、検出されてもそれに対応する欠陥
アドレスデータのデータメモリ手段への格納がなされな
いものとされる欠陥部分のレベルが、対応する欠陥アド
レスデータがデータメモリ手段に格納された欠陥部分の
レベルより大であるという事態の発生が回避されるとと
もに、欠陥補正部に順次到来する撮像信号における欠陥
部分に対応する欠陥アドレスデータのデータメモリ手段
からの読み出し、及び、読み出された欠陥アドレスデー
タに対する欠陥補正動作制御信号を得るための処理を適
切に行うための回路構成が、比較的簡単な構成を有する
小規模なもので足りることになる。Therefore, the level of the defective portion which is determined not to store the defective address data corresponding to the detected defective address data in the data memory means is the defective portion in which the corresponding defective address data is stored in the data memory means. Of the defective address data corresponding to the defective portion in the image pickup signal sequentially arriving at the defect correction unit, and the read defective address. The circuit configuration for appropriately performing the process for obtaining the defect correction operation control signal for the data is sufficient for a small-scale circuit configuration having a relatively simple configuration.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係る撮像信号欠陥検出及び補正方法の
一例が実施される、本発明に係る撮像信号欠陥検出及び
補正装置の一例における欠陥検出部の具体構成例の部分
を示すブロック構成図である。FIG. 1 shows a method for detecting and correcting an image signal defect according to the present invention.
It is a block block diagram which shows the part of the specific structural example of the defect detection part in an example of the imaging signal defect detection and correction apparatus which concerns on this invention by which an example is implemented .

【図２】本発明に係る撮像信号欠陥検出及び補正方法の
一例が実施される、本発明に係る撮像信号欠陥検出及び
補正装置の一例を、それが適用される固体撮像部，光学
系等と共に示すブロック構成図である。FIG. 2 shows an image signal defect detection and correction method according to the present invention.
1 is a block configuration diagram showing an example of an image pickup signal defect detection and correction device according to the present invention, in which an example is implemented, together with a solid-state image pickup section, an optical system, and the like to which the example is applied.

【図３】図２に示される例が適用される固体撮像部にお
ける撮像面形成部の説明に供される概略構成図である。FIG. 3 is a schematic configuration diagram provided for explaining an imaging plane forming unit in a solid-state imaging unit to which the example shown in FIG. 2 is applied.

【図４】図２に示される例が適用される固体撮像部の動
作説明に供されるタイムーチャートである。FIG. 4 is a time chart used for explaining the operation of the solid-state imaging unit to which the example shown in FIG. 2 is applied.

【図５】図２に示される例が適用される撮像部の動作説
明に供されるタイムーチャートである。FIG. 5 is a time chart used to explain the operation of the imaging unit to which the example shown in FIG. 2 is applied.

【図６】図２に示される例における欠陥検出部の具体構
成例の部分を示すブロック構成図である。FIG. 6 is a block configuration diagram showing a part of a specific configuration example of a defect detection unit in the example shown in FIG.

【図７】図１及び図６に示される欠陥検出部の具体構成
例の動作説明に供されるタイムーチャートである。FIG. 7 is a time chart used for explaining the operation of a specific configuration example of the defect detection unit shown in FIGS. 1 and 6.

【符号の説明】[Explanation of symbols]

１０ 固体撮像部 １１ レンズ・システム １２ 絞り機構 １３ 半導体基体 １５ 光電変換素子部 １６ 垂直電荷転送部 １７ 電荷読出ゲート部 １８ 水平電荷転送部 １９ 電荷出力部 ２０ 出力端子 ２５ 駆動信号形成部 ２６ タイミング信号形成部 ２７ 同期信号発生部 ３０ サンプリング・ホールド部 ３１ Ａ／Ｄ変換部 ３２ 欠陥補正部 ３３ 信号処理部 ３５ 欠陥検出部 ３６ 制御ユニット ４５ 蓄積指令信号発生部 ４６ メモリ書込制御信号発生部 ４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ データメモリ部 ５２ レベル比較部 ５３ 基準レベル発生部 ５５Ａ，５５Ｂ，５５Ｃ，５５Ｄ レベルデータ比較
部 ５６ レベルデータ形成部 ５７ 欠陥データ格納制御部 ５８ 最小レベル識別データメモリ部 ６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ，６３Ｂ，６３Ｃ，６
３Ｄ，７１Ａ，７１Ｂ，７１Ｃ，７１Ｄ，７３Ｂ，７３
Ｃ，７３Ｄ ゲート部 ６２Ａ，６２Ｂ，６２Ｃ，６２Ｄ レベルデータメモ
リ部 ６５ Ｖ−アドレスカウンタ ６６ Ｈ−アドレスカウンタ ７８ 検出終了信号発生部 ８７ Ｖ−アドレス比較部 ８８ Ｈ−アドレス比較部 ８９ アンド回路Reference Signs List 10 solid-state imaging unit 11 lens system 12 diaphragm mechanism 13 semiconductor substrate 15 photoelectric conversion element unit 16 vertical charge transfer unit 17 charge read gate unit 18 horizontal charge transfer unit 19 charge output unit 20 output terminal 25 drive signal forming unit 26 timing signal formation Unit 27 synchronization signal generation unit 30 sampling and holding unit 31 A / D conversion unit 32 defect correction unit 33 signal processing unit 35 defect detection unit 36 control unit 45 storage command signal generation unit 46 memory write control signal generation units 47A, 47B, 47C, 47D data memory section 52 level comparing section 53 reference level generating sections 55A, 55B, 55C, 55D level data comparing section 56 level data forming section 57 defect data storage control section 58 minimum level identification data memory sections 60A, 60B, 60C, 60D, 63B, 63C, 6
3D, 71A, 71B, 71C, 71D, 73B, 73
C, 73D gate sections 62A, 62B, 62C, 62D level data memory section 65 V-address counter 66 H-address counter 78 detection end signal generating section 87 V-address comparing section 88 H-address comparing section 89 AND circuit

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】複数の画素が配列配置されて成るものとさ
れた撮像面形成部を有し、該撮像面形成部に投影される
画像に基づく撮像信号が得られる撮像部からの上記撮像
信号に含まれる、上記撮像面形成部における欠陥画素か
らの出力信号に基づく欠陥部分を検出する信号欠陥検出
部と、 該信号欠陥検出部により上記欠陥部分が検出されると
き、上記撮像面形成部における各画素を特定するアドレ
スデータのうちの、上記欠陥部分の原因をなす欠陥画素
に対応するものとされる欠陥アドレスデータを格納する
データメモリ手段と、 該データメモリ手段における上記欠陥アドレスデータの
格納を上記データメモリ手段におけるアドレス順に順次
行われるものとなす第１の制御，上記データメモリ手段
に格納された欠陥アドレスデータのうちの、対応する欠
陥部分のレベルが最小であるものを特定する最小レベル
識別データを形成して保持し、上記信号欠陥検出部によ
り新たに検出された欠陥部分のレベルと上記最小レベル
識別データにより特定された欠陥アドレスデータに対応
する欠陥部分のレベルとの比較結果に応じて、上記新た
に検出された欠陥部分に対応する欠陥アドレスデータに
ついての、上記最小レベル識別データにより特定された
欠陥アドレスデータに代えての上記データメモリ手段へ
の格納を選択的に行う第２の制御、及び、上記データメ
モリ手段への上記新たに検出された欠陥部分に対応する
欠陥アドレスデータについての格納を上記データメモリ
手段におけるアドレス順に順次行われるものとすべく、
上記データメモリ手段に格納された欠陥アドレスデータ
についてのアドレス位置を必要に応じて移転させる第３
の制御を行う欠陥データ格納制御部と、 上記データメモリ手段から読み出された上記欠陥アドレ
スデータに基づいて、上記撮像信号に対する欠陥補正部
に欠陥補正動作制御信号を送出する制御信号形成部と、
を備えて構成される撮像信号欠陥検出及び補正装置。1. The image pickup signal from the image pickup section, which has an image pickup plane forming section in which a plurality of pixels are arranged and arranged, and obtains an image pickup signal based on an image projected on the image pickup plane forming section. And a signal defect detection unit for detecting a defective portion based on an output signal from a defective pixel in the imaging surface forming unit, and when the defective portion is detected by the signal defect detection unit, Data memory means for storing defective address data corresponding to a defective pixel causing the defective portion of address data for specifying each pixel, and storing the defective address data in the data memory means. first control form to that sequentially performed in address order in the data memory means, of the defective address data stored in the data memory means, And it held to form a minimum level identification data level of the defect portion to respond to identify what is the minimum, to the signal defect detector
The level of the newly detected defect and the minimum level above
Corresponds to defective address data specified by identification data
Depending on the result of comparison with the level of the defective
To the defective address data corresponding to the defective portion detected in
Of the minimum level identification data specified above.
To the data memory means in place of the defective address data
Control for selectively storing the data and the data
Corresponding to the newly detected defective portion to the memory means
Stores defective address data in the above data memory
To be carried out in order of address in the means,
Defective address data stored in the data memory means
Third, the address position of
A defect data storage control unit for controlling the above, and a control signal forming unit for sending a defect correction operation control signal to the defect correction unit for the image pickup signal based on the defect address data read from the data memory means,
An image pickup signal defect detection and correction device configured to include. 【請求項２】上記データメモリ手段に格納された欠陥ア
ドレスデータに対応する欠陥部分のレベルと上記信号欠
陥検出部により新たに検出された欠陥部分のレベルとを
比較するレベル比較部を備え、上記欠陥データ格納制御
部が、上記レベル比較部の比較出力信号に基づき、上記
新たに検出された欠陥部分のレベルが、上記最小レベル
識別データにより特定された欠陥アドレスデータに対応
する欠陥部分のレベルより大であることが判明したと
き、上記最小レベル識別データにより特定された欠陥ア
ドレスデータに代えて、上記新たに検出された欠陥部分
に対応する欠陥アドレスデータが上記データメモリ手段
に格納される状態となすとともに、新たな最小レベル識
別データの形成及び保持を行うことを特徴とする請求項
１記載の撮像信号欠陥検出及び補正装置。2. A comprises a level comparator for comparing the level of the level and the signal defect detecting unit newly detected defective portion by the defect portion corresponding to the stored defect address data in the data memory means, the The defect data storage control unit, based on the comparison output signal of the level comparison unit, the level of the newly detected defect portion is higher than the level of the defect portion corresponding to the defect address data specified by the minimum level identification data. When it is found to be large, instead of the defective address data specified by the minimum level identification data, defective address data corresponding to the newly detected defective portion is stored in the data memory means. The imaging signal missing according to claim 1, wherein the new minimum level identification data is formed and held at the same time. Detection and correction apparatus. 【請求項３】上記欠陥データ格納制御部が、上記データ
メモリ手段におけるデータ格納メモリ容量に余裕がある
場合には、上記信号欠陥検出部により新たに検出された
欠陥部分に対応する欠陥アドレスデータが上記データメ
モリ手段に該データメモリ手段におけるアドレス順に順
次格納される状態となし、また、上記データメモリ手段
におけるデータ格納メモリ容量に余裕が無い場合には、
上記信号欠陥検出部により新たに検出された欠陥部分の
レベルが、上記最小レベル識別データにより特定された
欠陥アドレスデータに対応する欠陥部分のレベルより大
であるとき、上記最小レベル識別データにより特定され
た欠陥アドレスデータに代えて、上記新たに検出された
欠陥部分に対応する欠陥アドレスデータが上記データメ
モリ手段に格納される状態となすことを特徴とする請求
項２記載の撮像信号欠陥検出及び補正装置。Wherein said defect data storage control unit, the data
There is a margin in the data storage memory capacity in the memory means
In this case, the signal defect detection unit newly detected
The defective address data corresponding to the defective portion is
Memory means in the order of addresses in the data memory means
Next stored state and nothing, and the data memory means
If there is no room in the data storage memory capacity in
Of the defective portion newly detected by the signal defect detection unit
Level was identified by the minimum level identification data above
Greater than the level of the defective part corresponding to the defective address data
Is specified by the above minimum level identification data,
Instead of defective address data, the above newly detected
The defective address data corresponding to the defective portion is
The image signal defect detection and correction device according to claim 2, wherein the image signal defect detection and correction device is in a state of being stored in the memory means . 【請求項４】上記レベル比較部が、上記信号欠陥検出部
により検出される欠陥部分のレベルをあらわす欠陥レベ
ルデータを得るレベルデータ形成部と、該レベルデータ
形成部から得られる欠陥レベルデータを格納するレベル
データメモリ手段と、該レベルデータメモリ手段に格納
された欠陥レベルデータと、上記レベルデータ形成部か
ら得られる上記信号欠陥検出部により新たに検出された
欠陥部分のレベルをあらわす欠陥レベルデータとを比較
するレベルデータ比較部を備えて成ることを特徴とする
請求項２記載の撮像信号欠陥検出及び補正装置。4. The level comparing section is the signal defect detecting section.
The defect level that indicates the level of the defect detected by
Level data forming section for obtaining the level data and the level data
Level for storing defect level data obtained from the forming unit
Data memory means and storage in the level data memory means
Defect level data that has been
Newly detected by the signal defect detection unit obtained from
Compare with the defect level data that shows the level of the defective part
The image signal defect detection and correction apparatus according to claim 2 , further comprising a level data comparison unit that performs 【請求項５】複数の画素が配列配置されて成るものとさ
れた撮像面形成部を有し、該撮像面形成部に投影される
画像に基づく撮像信号が得られる撮像部からの上記撮像
信号に含まれる、上記撮像面形成部における欠陥画素か
らの出力信号 に基づく欠陥部分を検出する第１のステッ
プと、 該第１のステップにおいて上記欠陥部分が検出されると
き、上記撮像面形成部における各画素を特定するアドレ
スデータのうちの、上記欠陥部分の原因をなす欠陥画素
に対応するものとされる欠陥アドレスデータのデータメ
モリ手段への格納を、該データメモリ手段におけるアド
レス順に順次行われるものとなし、上記データメモリ手
段に格納された欠陥アドレスデータのうちの、対応する
欠陥部分のレベルが最小であるものを特定する最小レベ
ル識別データを形成して保持し、上記信号欠陥検出部に
より新たに検出された欠陥部分のレベルと上記最小レベ
ル識別データにより特定された欠陥アドレスデータに対
応する欠陥部分のレベルとの比較結果に応じて、上記新
たに検出された欠陥部分に対応する欠陥アドレスデータ
についての、上記最小レベル識別データにより特定され
た欠陥アドレスデータに代えての上記データメモリ手段
への格納を選択的に行い、該データメモリ手段への上記
新たに検出された欠陥部分に対応する欠陥アドレスデー
タについての格納を上記データメモリ手段におけるアド
レス順に順次行われるものとすべく、上記データメモリ
手段に格納された欠陥アドレスデータについてのアドレ
ス位置を必要に応じて移転させる第２のステップと、 上記データメモリ手段から読み出された上記欠陥アドレ
スデータに基づいて、上記撮像信号に対する欠陥補正部
に欠陥補正動作制御信号を送出する第３のステップと、
を含むことを特徴とする撮像信号欠陥検出及び補正方
法。 5. A plurality of pixels are arranged in an array.
Has an image pickup surface forming unit, and is projected on the image pickup surface forming unit.
The above-mentioned imaging from the imaging unit that can obtain an imaging signal based on the image
Is it a defective pixel included in the signal in the imaging surface formation unit?
The first step for detecting a defective portion based on the output signal from
And when the defective portion is detected in the first step,
Address for identifying each pixel in the imaging surface formation unit.
Defective pixel that causes the above-mentioned defective portion
Corresponding to the defective address data
The storage in the memory means is changed by the addition in the data memory means.
Data memory procedure
Corresponding one of the defective address data stored in the column
Minimum level that identifies the lowest level of defects
Form the identification data and hold it in the signal defect detection section.
The level of the newly detected defect and the minimum level above
The defective address data specified by the
Depending on the result of comparison with the level of the defective
Defect address data corresponding to the defective part detected
Identified by the minimum level identification data above
Data memory means in place of defective address data
To the data memory means to selectively store
The defective address data corresponding to the newly detected defective portion
Storage in the data memory means.
Data memory
Address for defective address data stored in
The second step of transferring the address position as required, and the defect address read from the data memory means.
Defect correction unit for the image pickup signal based on
A third step of sending a defect correction operation control signal to
And method for detecting and correcting image signal defects, including:
Law. 【請求項６】上記第２のステップにおいて、上記新たに
検出された欠陥部分のレベルが上記最小レベル識別デー
タにより特定された欠陥アドレスデータに対応する欠陥
部分のレベルより大であることが判明したとき、上記最
小レベル識別データにより特定された欠陥アドレスデー
タに代えて、上記新たに検出された欠陥部分に対応する
欠陥アドレスデータを上記データメモリ手段に格納する
とともに、新たな最小レベル識別データの形成及び保持
を行うことを特徴とする請求項５記載の撮像信号欠陥検
出及び補正方法。6. In the second step, the newly added
The detected defect level is the minimum level identification data above.
Defect corresponding to the defective address data specified by the data
When it turns out to be greater than the level of the part,
Defective address data identified by the small-level identification data
Corresponding to the newly detected defective portion instead of the data
Store defective address data in the data memory means
Together with the formation and retention of new minimum level identification data
The image signal defect detection and correction method according to claim 5, wherein