JP3505774B2 - 撮像信号欠陥検出及び補正装置並びに撮像信号欠陥検出及び補正方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の画素が配列配置
された撮像面形成部を備えた撮像部から、撮像面形成部
における複数の画素の夫々からの出力信号に基づいて得
られる撮像信号に含まれる、撮像面形成部における欠陥
画素からの出力信号に基づく欠陥部分を検出するととも
に、欠陥部分を含んだ撮像信号に対して欠陥補正を施
す、撮像信号欠陥検出及び補正装置並びに撮像信号欠陥
検出及び補正方法に関する。

【０００２】

【従来の技術】映像信号を形成するビデオカメラ等を構
成すべく用いられる固体撮像部は、半導体基体に、光電
変換を行う多数の画素が多数の並行列を形成して配列形
成されるとともに、各画素で得られた信号電荷を転送す
る電荷結合素子（ＣＣＤ）等で形成された電荷転送領域
が設けられて成る撮像面形成部を備えたものとされる。
このような固体撮像部における撮像面形成部は、その製
造過程において極めて多数の画素の全てが適正に機能す
るものとなるようにされることは容易ではなく、例え
ば、半導体の局部的な結晶欠陥等に起因して異常な動作
を行うことになる欠陥画素が含まれるものとなり易い。
また、固体撮像部が実際の使用に供された後において
も、静電破壊等に起因して、部分的に欠陥画素を含むも
のとされてしまう虞もある。

【０００３】そして、欠陥画素を含む撮像面形成部を備
えるものとされた固体撮像部が使用される場合には、そ
の撮像面形成部における画素の各々からの出力信号につ
いての、画素が形成する多数の並行列のうちの選択され
たものとされる読出列に従ったサンプリング読出しが行
われ、それにより順次得られる撮像信号中に、欠陥画素
からの出力信号がノイズ成分として混入して、撮像信号
の欠陥部分を形成することになるので、固体撮像部から
の撮像信号が供給されてそれに基づく撮像出力信号を形
成する信号処理回路部において、斯かる欠陥画素に起因
する撮像信号の欠陥部分に対する処置、即ち、欠陥補正
が行われることが要求される。

【０００４】それゆえ、固体撮像部に備えられる撮像面
形成部にあっては、その製造工程中における各画素が適
正に作動すべき状態とされた段階において、それに含ま
れる欠陥画素を検出してその位置を特定するためのテス
トが行われ、そのテストにより判明した欠陥画素の撮像
面形成部における位置が、例えば、撮像面形成部上にお
いて多数の画素により形成される並行列の夫々を特定す
る垂直方向アドレスデータ及び並行列の各々における画
素の夫々を特定する水平方向アドレスデータをもってあ
らわされるものとされて格納されたリード・オンリー・
メモリ（ＲＯＭ）が用意され、その欠陥画素データを内
蔵したＲＯＭが撮像面形成部に付随せしめられようにさ
れることが提案されている。このように、欠陥画素デー
タを内蔵したＲＯＭが付随せしめられた撮像面形成部
は、実際の使用に供されるにあたっては、それにおける
画素の各々からの出力信号に基づいて得られる、欠陥画
素に起因する欠陥部分を含んだ撮像信号に対して、ＲＯ
Ｍから読み出された欠陥画素データに応じた欠陥補正が
施され、それにより、撮像信号における欠陥部分の除去
あるいは低減が図られるものとされることになる。

【０００５】しかしながら、上述の如くに、撮像面形成
部が欠陥画素データを内蔵したＲＯＭが付随せしめられ
るものとされるにあたっては、その製造工程中における
各画素が適正に作動すべき状態とされた段階において行
われる欠陥画素を検出してその位置を特定するためのテ
ストが、極めて複雑で高価なテスト・システムが構築さ
れたもとで行われることになる。そのため、テスト・シ
ステムの構築に多額の費用が要されるとともに、それを
用いてのテストに充てられる工数が比較的多とされて、
撮像面形成部の製造コストが嵩むことになってしまうと
いう問題がある。

【０００６】さらに、固体撮像部に備えられる撮像面形
成部における画素の各々からの出力信号に基づいて得ら
れる撮像信号に含まれた欠陥画素に起因する欠陥部分に
対して、ＲＯＭから読み出された欠陥画素データに応じ
た欠陥補正を施すようになす対処は、撮像面形成部の製
造過程において発生した欠陥画素に関しては有効である
が、撮像面形成部が実際の使用に供された後において、
例えば、静電破壊等に起因して生じた欠陥画素に対して
は、効力を発揮することはできない。

【０００７】そこで、このような問題に対処すべく、本
願の出願人によって先に出願された特願平5-307477号に
記載されている如くの、固体撮像部における実際の撮像
動作に先立って、撮像面形成部に配列配置された複数の
画素の夫々からの出力信号に基づいて形成される撮像信
号に含まれる、欠陥画素からの出力信号に基づく欠陥部
分を検出するとともに、撮像面形成部における各画素を
特定するアドレスデータのうちの検出された欠陥部分の
原因をなす欠陥画素に対応するものとされる欠陥アドレ
スデータをメモリ手段に格納する動作を行い、固体撮像
部における実際の撮像動作が行なわれる際に、メモリ手
段から読み出された欠陥アドレスデータに基づいて、撮
像信号についての欠陥補正を行なう欠陥補正部に欠陥補
正動作制御信号を送出するものとされる撮像信号欠陥検
出及び補正装置が提案されている。斯かる撮像信号欠陥
検出及び補正装置によれば、固体撮像部から得られる撮
像信号に基づいて、撮像面形成部における欠陥画素の検
出及びその位置の特定が、そのための複雑で高価なテス
ト・システム等を要することなく、また、撮像面形成部
が実際の使用に供された後において生じた欠陥画素も含
めて、適宜、容易かつ確実に行われるとともにその結果
が保存され、その後においては、検出された欠陥画素に
起因する撮像信号の欠陥部分の補正が、保存された欠陥
画素の位置の特定結果に基づくタイミング設定がなされ
るもとで、適正に行われることになる。

【０００８】

【発明が解決しようとする課題】上述の如くにして、固
体撮像部から得られる撮像信号における欠陥部分の検出
及び検出された欠陥部分に対応する欠陥アドレスデータ
のメモリ手段への格納が行われるにあたっては、メモリ
容量の制約上、メモリ手段に格納される欠陥アドレスデ
ータの数は所定の最大数以下に制限される。そして、検
出がなされてもそれに対応する欠陥アドレスデータのメ
モリ手段への書込みがなされなかった欠陥部分について
は、それに対する補正は行なわれない。

【０００９】そこで、固体撮像部から得られる撮像信号
における欠陥部分が検出されたときには、その検出され
た欠陥部分のレベルが検出され、メモリ手段への欠陥ア
ドレスデータの格納が、対応する欠陥部分のレベルが大
である程優先的になされるようにされ、格納される欠陥
アドレスデータの数が制限されるメモリ手段に対して、
所定の最大数以下の欠陥アドレスデータが、各々に対応
する欠陥部分のレベル順に格納されたものとなるように
することが考えられる。このようなもとでは、メモリ容
量の制約上、検出がなされてもそれに対応する欠陥アド
レスデータのメモリ手段への格納がなされない欠陥部分
のレベルが、対応する欠陥アドレスデータがメモリ手段
に格納された欠陥部分のレベルより大であるという事態
の発生が回避される。

【００１０】しかしながら、斯かる際には、メモリ手段
に格納された欠陥アドレスデータの夫々についてのメモ
リ手段におけるアドレス順は、固体撮像部から得られる
撮像信号における各欠陥アドレスデータに対応する欠陥
部分の出現順に対応するものとはされないことになる。
それゆえ、メモリ手段における欠陥アドレスデータの格
納が終了した後、固体撮像部から得られる撮像信号にお
ける欠陥部分に対しての、メモリ手段に格納された欠陥
アドレスデータに基づく補正が行われるに際して、順次
到来する撮像信号における欠陥部分に対応する欠陥アド
レスデータのメモリ手段からの読み出し、及び、読み出
された欠陥アドレスデータの処理を適切に行うために
は、使用回路素子数が極めて多数とされる、複雑な構成
をとる、大規模な回路構成が要求されることになってし
まう。

【００１１】斯かる点に鑑み、本発明は、撮像面形成部
に投影される画像に基づく撮像信号に含まれる欠陥部分
を検出するとともに、検出された欠陥部分に対応する撮
像面形成部についての欠陥アドレスデータをメモリ手段
に格納し、その後、メモリ手段から読み出された欠陥ア
ドレスデータに基づいて、撮像信号についての欠陥補正
を行なう欠陥補正部に欠陥補正動作制御信号を送出する
動作が、検出がなされてもそれに対応する欠陥アドレス
データのメモリ手段への格納がメモリ容量の制約上なさ
れないものとされる欠陥部分のレベルが、対応する欠陥
アドレスデータがメモリ手段に格納された欠陥部分のレ
ベルより大であるという事態の発生が回避されるととも
に、固体撮像部から得られる撮像信号における欠陥部分
に対しての、メモリ手段に格納された欠陥アドレスデー
タに基づく補正が行われるに際して、順次到来する撮像
信号における欠陥部分に対応する欠陥アドレスデータの
メモリ手段からの読み出し、及び、読み出された欠陥ア
ドレスデータの処理を適切に行うための回路構成が、比
較的簡単な構成を有する小規模なもので足りることにな
る、撮像信号欠陥検出及び補正装置並びに撮像信号欠陥
検出及び補正方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】上述の目的を達成すべ
く、本発明に係る撮像信号欠陥検出及び補正装置は、複
数の画素が配列配置されて成るものとされた撮像面形成
部を有し、その撮像面形成部に投影される画像に基づく
撮像信号が得られる撮像部からの撮像信号に含まれる、
撮像面形成部における欠陥画素からの出力信号に基づく
欠陥部分を検出する信号欠陥検出部と、信号欠陥検出部
により欠陥部分が検出されるとき、撮像面形成部におけ
る各画素を特定するアドレスデータのうちの、欠陥部分
の原因をなす欠陥画素に対応するものとされる欠陥アド
レスデータを格納するデータメモリ手段と、欠陥アドレ
スデータのデータメモリ手段への格納状態を制御する欠
陥データ格納制御部と、データメモリ手段から読み出さ
れた欠陥アドレスデータに基づいて、撮像信号に対する
欠陥補正部に欠陥補正動作制御信号を送出する制御信号
形成部とを備え、欠陥データ格納制御部が、データメモ
リ手段における欠陥アドレスデータの格納をデータメモ
リ手段におけるアドレス順に順次行われるものとなす第
１の制御，データメモリ手段に格納された欠陥アドレス
データのうちの、対応する欠陥部分のレベルが最小であ
るものを特定する最小レベル識別データを形成して保持
し、信号欠陥検出部により新たに検出された欠陥部分の
レベルと最小レベル識別データにより特定された欠陥ア
ドレスデータに対応する欠陥部分のレベルとの比較結果
に応じて、新たに検出された欠陥部分に対応する欠陥ア
ドレスデータについての、最小レベル識別データにより
特定された欠陥アドレスデータに代えてのデータメモリ
手段への格納を選択的に行う第２の制御、及び、データ
メモリ手段への新たに検出された欠陥部分に対応する欠
陥アドレスデータについての格納をデータメモリ手段に
おけるアドレス順に順次行われるものとすべく、データ
メモリ手段に格納された欠陥アドレスデータについての
アドレス位置を必要に応じて移転させる第３の制御を行
う行うものとされて、構成される。そして、欠陥データ
格納制御部による第２の制御は、例えば、データメモリ
手段に格納された欠陥アドレスデータに対応する欠陥部
分のレベルと信号欠陥検出部により新たに検出された欠
陥部分のレベルとを比較するレベル比較部からの比較出
力信号に基づき、新たに検出された欠陥部分のレベル
が、最小レベル識別データにより特定された欠陥アドレ
スデータに対応する欠陥部分のレベルより大であること
が判明したとき、最小レベル識別データにより特定され
た欠陥アドレスデータに代えて、新たに検出された欠陥
部分に対応する欠陥アドレスデータがデータメモリ手段
に格納される状態となすとともに、新たな最小レベル識
別データの形成及び保持を行うことによりなされる。

【００１３】さらに、本発明に係る撮像信号欠陥検出及
び補正方法は、複数の画素が配列配置されて成るものと
された撮像面形成部を有し、その撮像面形成部に投影さ
れる画像に基づく撮像信号が得られる撮像部からの撮像
信号に含まれる、撮像面形成部における欠陥画素からの
出力信号に基づく欠陥部分を検出する第１のステップ
と、第１のステップにおいて欠陥部分が検出されると
き、撮像面形成部における各画素を特定するアドレスデ
ータのうちの、欠陥部分の原因をなす欠陥画素に対応す
るものとされる欠陥アドレスデータのデータメモリ手段
への格納を、当該データメモリ手段におけるアドレス順
に順次行われるものとなし、データメモリ手段に格納さ
れた欠陥アドレスデータのうちの、対応する欠陥部分の
レベルが最小であるものを特定する最小レベル識別デー
タを形成して保持し、信号欠陥検出部により新たに検出
された欠陥部分のレベルと最小レベル識別データにより
特定された欠陥アドレスデータに対応する欠陥部分のレ
ベルとの比較結果に応じて、新たに検出された欠陥部分
に対応する欠陥アドレスデータについての、最小レベル
識別データにより特定された欠陥アドレスデータに代え
てのデータメモリ手段への格納を選択的に行い、データ
メモリ手段への新たに検出された欠陥部分に対応する欠
陥アドレスデータについての格納をデータメモリ手段に
おけるアドレス順に順次行われるものとすべく、データ
メモリ手段に格納された欠陥アドレスデータについての
アドレス位置を必要に応じて移転させる第２のステップ
と、データメモリ手段から読み出された欠陥アドレスデ
ータに基づいて、撮像信号に対する欠陥補正部に欠陥補
正動作制御信号を送出する第３のステップと、を含む。
そして、第２のステップにおいては、例えば、第１のス
テップにより新たに検出された欠陥部分のレベルと最小
レベル識別データにより特定された欠陥アドレスデータ
に対応する欠陥部分のレベルとを比較し、新たに検出さ
れた欠陥部分のレベルが、最小レベル識別データにより
特定された欠陥アドレスデータに対応する欠陥部分のレ
ベルより大であることが判明したとき、最小レベル識別
データにより特定された欠陥アドレスデータに代えて、
新たに検出された欠陥部分に対応する欠陥アドレスデー
タをデータメモリ手段に格納するとともに、新たな最小
レベル識別データの形成及び保持を行う。

【００１４】

【作用】このようにされる本発明に係る撮像信号欠陥検
出及び補正装置並びに撮像信号欠陥検出及び補正方法に
あっては、信号欠陥検出部もしくは第１のステップにお
いて、撮像面形成部に投影される画像に基づいて形成さ
れる撮像信号についての欠陥部分の検出がなされ、欠陥
部分が検出されると、その欠陥部分に対応する欠陥アド
レスデータがデータメモリ手段に格納される動作が選択
的に行われる。その際、欠陥データ格納制御部もしくは
第２のステップにおいて、例えば、データメモリ手段に
おけるデータ格納メモリ容量に余裕がある場合には、信
号欠陥検出部により新たに検出された欠陥部分に対応す
る欠陥アドレスデータがデータメモリ手段にそれにおけ
るアドレス順に順次格納される状態とされ、また、デー
タメモリ手段におけるデータ格納メモリ容量に余裕が無
い場合には、信号欠陥検出部もしくは第１のステップに
おいて新たに検出された欠陥部分のレベルが、最小レベ
ル識別データにより特定された欠陥アドレスデータに対
応する欠陥部分のレベルより大であるとき、最小レベル
識別データにより特定された欠陥アドレスデータに代え
て、新たに検出された欠陥部分に対応する欠陥アドレス
データがデータメモリ手段にそれにおけるアドレス順に
順次格納される状態とされるとともに、新たな最小レベ
ル識別データの形成及び保持が行われる。その後、制御
信号形成部もしくは第３のステップにおいて、データメ
モリ手段から読み出された欠陥アドレスデータに基づい
て、撮像信号に対する欠陥補正部に欠陥補正動作制御信
号が送出される。

【００１５】それにより、信号欠陥検出部もしくは第１
のステップにおいて検出されてもそれに対応する欠陥ア
ドレスデータのデータメモリ手段への格納がなされない
ものとされる欠陥部分のレベルが、対応する欠陥アドレ
スデータがデータメモリ手段に格納された欠陥部分のレ
ベルより大であるという事態の発生が回避されるととも
に、欠陥補正部に順次到来する撮像信号における欠陥部
分に対応する欠陥アドレスデータのデータメモリ手段か
らの読み出し、及び、読み出された欠陥アドレスデータ
に対する欠陥補正動作制御信号を得るための処理を適切
に行うための回路構成が、比較的簡単な構成を有する小
規模なもので足りることになる。

【００１６】

【実施例】図２は、本発明に係る撮像信号欠陥検出及び
補正装置の一例が適用されて、本発明に係る撮像信号欠
陥検出及び補正方法の一例が実施される、固体撮像部を
備えるビデオカメラを示す。

【００１７】図２においては、光電変換を行う多数の画
素が多数の並行列を形成して配列形成されるとともに、
各画素で得られた信号電荷を転送するＣＣＤにより形成
された電荷転送領域が設けられて成る撮像面形成部を備
えるものとされた固体撮像部１０が備えられている。固
体撮像部１０の前方には、レンズ・システム１１及び絞
り機構１２を含んで構成される光学系が配されており、
この光学系は、固体撮像部１０が有する撮像面形成部
に、撮像対象像を投影する。

【００１８】固体撮像部１０は、例えば、図３に示され
る如くの撮像面形成部を有した、インターライン転送型
のものとなされる。図３に示される撮像面形成部におい
ては、半導体基体１３上に、各々が個々の画素を構成す
る多数の光電変換素子部１５が、多数の水平方向（矢印
ｈの方向）に伸びる並行列（画素水平列）を形成するも
のとされて配列配置されている。多数の画素水平列の夫
々を形成する光電変換素子部１５は、また、多数の垂直
方向（矢印ｖの方向）に伸びる並行列（画素垂直列）を
も形成しており、このような光電変換素子部１５が形成
する各画素垂直列に沿って、ＣＣＤ群により形成された
垂直電荷転送部１６が配されている。各垂直電荷転送部
１６は、例えば、２相の垂直転送駆動信号φＶ１及びφ
Ｖ２により駆動されて電荷転送動作を行う。

【００１９】各画素垂直列を形成する複数の光電変換素
子部１５の夫々とその垂直列に対応する垂直電荷転送部
１６との間には、電荷読出ゲート部１７が設けられてい
る。そして、電荷読出ゲート部１７は、画素水平列のう
ちの奇数番目のもの（奇数画素水平列）を形成する光電
変換素子部１５に関わるものが、読出ゲート駆動信号φ
ＧＯによって電荷読出状態をとるものとされ、また、画
素水平列のうちの偶数番目のもの（偶数画素水平列）を
形成する光電変換素子部１５に関わるものが、読出ゲー
ト駆動信号φＧＥによって電荷読出状態をとるものとさ
れる。

【００２０】複数の垂直電荷転送部１６の夫々の一端部
側は、半導体基体１３の端縁部において、ＣＣＤ群によ
り形成されて水平方向に伸びるものとされた水平電荷転
送部１８に連結されている。水平電荷転送部１８は、例
えば、２相の水平転送駆動信号φＨ１及びφＨ２により
駆動されて電荷転送動作を行う。そして、水平電荷転送
部１８には、電荷出力部１９が設けられており、電荷出
力部１９からは出力端子２０が導出されている。

【００２１】このような図３に示される撮像面形成部を
有した固体撮像部１０において撮像動作が行われる際に
は、先ず、所定の受光期間が設定され、その受光期間に
おいて、レンズ・システム１１及び絞り機構１２を含ん
で構成される光学系１２により、撮像対象像が投影され
る。それにより、受光期間において、各々が画素を構成
する複数の光電変換素子部１５の夫々が、撮像対象像に
応じた光電変換を行って電荷を蓄積する。

【００２２】その後、第１の電荷読出期間において、駆
動信号形成部２５から固体撮像部１０における撮像面形
成部に供給される読出ゲート駆動信号φＧＯによって、
奇数画素水平列を形成する光電変換素子部１５に関わる
電荷読出ゲート部１７の夫々が電荷読出状態をとるもの
とされ、電荷読出状態をとる電荷読出ゲート部１７の夫
々を通じて、それに対応する光電変換素子部１５に蓄積
された電荷が対応する垂直電荷転送部１６に読み出され
る。続いて、第１の電荷読出期間に続く第１の電荷転送
期間において、各垂直電荷転送部１６に読み出された電
荷が、駆動信号形成部２５から固体撮像部１０における
撮像面形成部に供給される、２相の垂直転送駆動信号φ
Ｖ１及びφＶ２によって駆動される各垂直電荷転送部１
６の電荷転送動作により、各奇数画素水平列を形成する
複数の光電変換素子部１５により得られた分宛、順次、
水平電荷転送部１８に向けて転送されていく。

【００２３】そして、水平電荷転送部１８においては、
駆動信号形成部２５から固体撮像部１０における撮像面
形成部に供給される、２相の水平転送駆動信号φＨ１及
びφＨ２によって駆動されることにより行われる電荷転
送動作により、水平電荷転送部１８に順次転送される、
奇数画素水平列の一つを形成する複数の光電変換素子部
１５で得られた分の電荷が、電荷出力部１９へと転送さ
れる。電荷出力部１９においては、水平電荷転送部１８
により転送されてくる電荷が順次信号化されて出力端子
２０に導出される。

【００２４】次に、第１の電荷転送期間に続く第２の電
荷読出期間において、駆動信号形成部２５から固体撮像
部１０における撮像面形成部に供給される読出ゲート駆
動信号φＧＥによって、偶数画素水平列を形成する光電
変換素子部１５に関わる電荷読出ゲート部１７の夫々が
電荷読出状態をとるものとされ、電荷読出状態をとる電
荷読出ゲート部１７の夫々を通じて、それに対応する光
電変換素子部１５に蓄積された電荷が対応する垂直電荷
転送部１６に読み出される。続いて、第２の電荷読出期
間に続く第２の電荷転送期間において、各垂直電荷転送
部１６に読み出された電荷が、駆動信号形成部２５から
固体撮像部１０における撮像面形成部に供給される、２
相の垂直転送駆動信号φＶ１及びφＶ２によって駆動さ
れる各垂直電荷転送部１６の電荷転送動作により、各偶
数画素水平列を形成する複数の光電変換素子部１５によ
り得られた分宛、順次、水平電荷転送部１８に向けて転
送されていく。

【００２５】そして、水平電荷転送部１８においては、
駆動信号形成部２５から固体撮像部１０における撮像面
形成部に供給される、２相の水平転送駆動信号φＨ１及
びφＨ２によって駆動されることにより行われる電荷転
送動作により、水平電荷転送部１８に順次転送される、
偶数画素水平列の一つを形成する複数の光電変換素子部
１５で得られた分の電荷が、電荷出力部１９へと転送さ
れる。電荷出力部１９においては、水平電荷転送部１８
により転送されてくる電荷が順次信号化されて出力端子
２０に導出される。

【００２６】以下、上述の第１の電荷読出期間における
電荷読出し、第１の電荷転送期間における電荷転送、第
２の電荷読出期間における電荷読出し、及び、第２の電
荷転送期間における電荷転送が順次繰り返される。そし
て、出力端子２０に、複数の光電変換素子部１５に蓄積
された電荷に基づく、撮像対象像に応じた撮像信号ＩＰ
が得られる。

【００２７】斯かる場合、固体撮像部１０を構成する撮
像面形成部における、奇数画素水平列の夫々を形成する
複数の光電変換素子部１５で得られた電荷についての１
画素水平列分宛の、各垂直電荷転送部１６による水平電
荷転送部１８への転送が、奇数フィールド期間内におい
て終了するとともに、偶数画素水平列の夫々を形成する
複数の光電変換素子部１５で得られた電荷についての１
画素水平列分宛の、各垂直電荷転送部１６による水平電
荷転送部１８への転送が、偶数フィールド期間内におい
て終了し、また、水平電荷転送部１８の夫々に順次転送
される１画素水平列を形成する複数の光電変換素子部１
５で得られた分の電荷の、水平電荷転送部１８による電
荷出力部１９への供給は、各ライン期間内において終了
するものとされるように、２相の垂直転送駆動信号φＶ
１及びφＶ２及び２相の水平転送駆動信号φＨ１及びφ
Ｈ２の夫々が設定される。それゆえ、固体撮像部１０を
構成する撮像面形成部の出力端子２０に導出される撮像
信号ＩＰは、ライン期間分を単位とするものが連なって
形成されることになる奇数フィールド期間分及び偶数フ
ィールド期間分が順次繰り返されるものとされることに
なる。

【００２８】従って、撮像面形成部からは、奇数フィー
ルド期間において、奇数画素水平列の夫々を形成する複
数の光電変換素子部１５で得られた電荷に基づくライン
期間分の撮像信号が奇数画素水平列の数だけ連なって形
成される、１フィールド期間分の撮像信号ＩＰが得ら
れ、また、偶数フィールド期間において、偶数画素水平
列の夫々を形成する複数の光電変換素子部１５で得られ
た電荷に基づくライン期間分の撮像信号が偶数画素水平
列の数だけ連なって形成される、１フィールド期間分の
撮像信号ＩＰが得られる。

【００２９】駆動信号形成部２５は、タイミング信号形
成部２６からの垂直方向クロック信号ＣＬＶ，水平方向
クロック信号ＣＬＨ、及び、読出指令信号ＣＲＯ及びＣ
ＲＥが供給され、読出ゲート駆動信号φＧＯを読出指令
信号ＣＲＯに応じて形成するとともに、読出ゲート駆動
信号φＧＥを読出指令信号ＣＲＥに応じて形成し、ま
た、２相の垂直転送駆動信号φＶ１及びφＶ２の夫々を
垂直方向クロック信号ＣＬＶに基づいて形成し、さら
に、２相の水平転送駆動信号φＨ１及びφＨ２の夫々を
水平方向クロック信号ＣＬＨに基づいて形成する。そし
て、駆動信号形成部２５は、読出ゲート駆動信号φＧ
Ｏ，垂直転送駆動信号φＶ１及びφＶ２、及び、水平転
送駆動信号φＨ１及びφＨ２を読出指令信号ＣＲＯに応
じて、また、読出ゲート駆動信号φＧＥ，垂直転送駆動
信号φＶ１及びφＶ２、及び、水平転送駆動信号φＨ１
及びφＨ２を読出指令信号ＣＲＥに応じて、夫々、固体
撮像部１０における撮像面形成部に供給する。

【００３０】タイミング信号形成部２６は、同期信号発
生部２７からの垂直同期信号ＳＶ及び水平同期信号ＳＨ
が供給され、さらに、後述される欠陥検出部３５からの
蓄積指令信号ＣＣＯ及びＣＣＥが供給されるもとで、垂
直方向クロック信号ＣＬＶを水平同期信号ＳＨに基づい
て形成し、また、水平方向クロック信号ＣＬＨを、水平
同期信号ＳＨより著しく高い周波数を有するが、水平同
期信号ＳＨに同期したものとして形成するとともに、読
出指令信号ＣＲＯ及びＣＲＥを、夫々、蓄積指令信号Ｃ
ＣＯ及びＣＣＥに基づき、奇数フィールド期間及び偶数
フィールド期間に対応するものとして形成し、それらを
駆動信号形成部２５に供給するものとされている。

【００３１】図４及び図５は、上述の如くにして固体撮
像部１０における撮像面形成部から得られる撮像信号Ｉ
Ｐの状態を示す。図４は、主として奇数フィールド期間
における様子を示し、図４のＡに示される如くの、図４
のＢに示される垂直同期信号ＳＶの前縁部から始まる奇
数フィールド期間Ｏ−Ｆにおいては、例えば、図４のＣ
に示される水平同期信号ＳＨの奇数フィールド期間Ｏ−
Ｆの開始時点から数えて１３番目のもの以降において、
図４のＤに示される如く、奇数画素水平列の夫々を形成
する光電変換素子部１５で得られた分の電荷に基づくラ
イン期間分の撮像信号が連なって形成される撮像信号Ｉ
Ｐが得られる。撮像信号ＩＰにおける各ライン期間分に
付された奇数数字は、当該ライン期間分の撮像信号を形
成する電荷が得られた撮像面形成部における奇数画素水
平列の水平電荷転送部１８側からの番号をあらわす。な
お、この例にあっては、当該奇数フィールド期間Ｏ−Ｆ
の開始時点より３ライン期間だけ先立つ時点から当該奇
数フィールド期間Ｏ−Ｆの開始時点から１７ライン期間
だけ経過するまでの２０ライン期間に相当する期間は、
実際には垂直ブランキング期間ＴＢＬＫとされる。

【００３２】同様に、図５は、主として偶数フィールド
期間における様子を示し、図５のＡに示される如くの、
図５のＢに示される垂直同期信号ＳＶの前縁部から始ま
る偶数フィールド期間Ｅ−Ｆにおいては、例えば、図５
のＣに示される水平同期信号ＳＨ（奇数フィールド期間
Ｏ−Ｆの場合に比して０．５ライン期間分のズレを生じ
ている）の偶数フィールド期間Ｅ−Ｆの開始時点から数
えて１４番目のもの以降において、図５のＤに示される
如く、偶数画素水平列の夫々を形成する光電変換素子部
１５で得られた分の電荷に基づくライン期間分の撮像信
号が連なって形成される撮像信号ＩＰが得られる。撮像
信号ＩＰにおける各ライン期間分に付された偶数数字
は、当該ライン期間分の撮像信号を形成する電荷が得ら
れた撮像面形成部における偶数画素水平列の水平電荷転
送部１８側からの番号をあらわす。なお、ここにおいて
も、当該偶数フィールド期間Ｅ−Ｆの開始時点より３ラ
イン期間だけ先立つ時点から当該偶数フィールド期間Ｅ
−Ｆの開始時点から１７ライン期間だけ経過するまでの
２０ライン期間に相当する期間は、実際には垂直ブラン
キング期間ＴＢＬＫとされる。

【００３３】固体撮像部１０における撮像面形成部から
夫々得られる撮像信号ＩＰは、サンプリング・ホールド
部３０に供給される。サンプリング・ホールド部３０に
おいては、撮像信号ＩＰに対する所定の短周期毎のレベ
ル・サンプリング及びサンプル・レベルの保持が行われ
てサンプリング・ホールド出力信号ＳＩが得られ、それ
がアナログ／ディジタル（Ａ／Ｄ）変換部３１に供給さ
れる。Ａ／Ｄ変換部３１においては、サンプリング・ホ
ールド出力信号ＳＩに基づいての撮像信号ＩＰのディジ
タル化が図られ、Ａ／Ｄ変換部３１から、撮像信号ＩＰ
に対応するディジタル撮像信号ＤＩが得られて、それが
欠陥補正部３２に供給される。

【００３４】欠陥補正部３２には、欠陥検出部３５から
送出される欠陥補正指示信号ＣＤも供給される。欠陥補
正部３２においては、欠陥補正指示信号ＣＤに応じて、
ディジタル撮像信号ＤＩに含まれる、固体撮像部１０の
撮像面形成部における多数の光電変換素子部１５のうち
の動作不良を生じているもの、即ち、欠陥画素に起因し
てもたらされた欠陥部分についての補正が行われる。欠
陥補正部３２における欠陥補正指示信号ＣＤに応じたデ
ィジタル撮像信号ＤＩにおける欠陥部分の補正について
は、既に提案されている撮像部から得られる撮像信号に
ついての欠陥補正方式が適宜採用される。

【００３５】そして、欠陥補正部３２から、ディジタル
撮像信号ＤＩに対してそれに含まれる欠陥部分に応じた
欠陥補正が施されて得られるディジタル撮像信号ＤＩＣ
が送出され、信号処理部３３に供給される。信号処理部
３３においては、ディジタル撮像信号ＤＩＣについての
各種の処理が行われて、固体撮像部１０における撮像面
形成部から得られた撮像信号ＩＰに基づく映像信号ＤＶ
が形成され、それが出力端子３４に導出される。

【００３６】欠陥検出部３５には、Ａ／Ｄ変換部３１か
らのディジタル撮像信号ＤＩ，タイミング信号形成部２
６からの垂直方向クロック信号ＣＬＶ，水平方向クロッ
ク信号ＣＬＨ，読出指令信号ＣＲＯ及び読出指令信号Ｃ
ＲＥ，同期信号発生部２７からの垂直同期信号ＳＶ及び
水平同期信号ＳＨ、及び、制御ユニット３６からのリセ
ット信号ＣＲＳ及び欠陥検出指令信号ＣＳＴが供給され
る。そして、欠陥検出部３５は、ディジタル撮像信号Ｄ
Ｉが固体撮像部１０の撮像面形成部における欠陥画素に
起因してもたらされる欠陥部分を含むものであるとき、
そのディジタル撮像信号ＤＩにおける欠陥部分を検出
し、検出された欠陥部分の原因をなしている撮像面形成
部における欠陥画素を、撮像面形成部に関する垂直方向
アドレスＡＶ及び水平方向アドレスＡＨによって特定す
るとともに、欠陥画素を特定する垂直方向アドレスＡＶ
及び水平方向アドレスＡＨの夫々をあらわす欠陥アドレ
スデータを、内蔵するデータメモリ部に格納する動作、
及び、内蔵するデータメモリ部に格納された欠陥アドレ
スデータに基づき、適切なタイミングをとるものとされ
る欠陥補正指示信号ＣＤを形成して、それを欠陥補正部
３２に供給する動作を行う。

【００３７】固体撮像部１０における撮像面形成部に関
する垂直方向アドレスＡＶ及び水平方向アドレスＡＨ
は、垂直方向アドレスＡＶが、撮像面形成部における多
数の画素水平列の各々を特定するアドレスであって、水
平方向アドレスＡＨが、撮像面形成部における各画素水
平列内における画素の各々の位置を特定するアドレスで
あるものとされる。従って、欠陥アドレスデータがあら
わすアドレスは、撮像面形成部における欠陥画素が属す
る画素水平列を特定する垂直方向アドレスＡＶと、その
垂直方向アドレスＡＶによって特定された画素水平列内
における欠陥画素の位置を特定する水平方向アドレスＡ
Ｈとを含むものとされる。

【００３８】さらに、欠陥検出部３５は、このような動
作を通じて、タイミング信号形成部２６に対する蓄積指
令信号ＣＣＯ及びＣＣＥの供給を行うとともに、ディジ
タル撮像信号ＤＩにおける欠陥部分を検出し、検出され
た欠陥部分の原因をなしている撮像面形成部における欠
陥画素を特定する欠陥アドレスデータを内蔵するデータ
メモリ部に格納する動作が終了したとき、検出終了信号
ＣＥを制御ユニット３６に送出する。

【００３９】制御ユニット３６は、欠陥検出部３５に、
ディジタル撮像信号ＤＩにおける欠陥部分を検出し、検
出された欠陥部分の原因をなしている撮像面形成部にお
ける欠陥画素を特定する欠陥アドレスデータを、内蔵す
るデータメモリ部に格納する動作を行わせるべく操作さ
れる欠陥検出動作スイッチ３７が設けられたものとされ
ている。そして、制御ユニット３６は、欠陥検出動作ス
イッチ３７が操作されてオン状態をとるものとされる
と、先ず、リセット信号ＣＲＳを欠陥検出部３５に供給
し、続いて、欠陥検出指令信号ＣＳＴを、その後欠陥検
出部３５から検出終了信号ＣＥが到来するまで、欠陥検
出部３５及び駆動信号形成部２５の夫々に供給する。

【００４０】駆動信号形成部２５は、制御ユニット３６
からの欠陥検出指令信号ＣＳＴが供給されるとき、それ
に応じて、絞り機構１２に供給される絞り機構駆動信号
ＣＩを、絞り機構１２に全絞り状態をとらせるものとな
す。絞り機構１２が全絞り状態をとるもとにあっては、
固体撮像部１０における撮像面形成部が、実質的に外光
が入射しない状態に維持される。その後、駆動信号形成
部２５に対する制御ユニット３６からの欠陥検出指令信
号ＣＳＴの供給が停止されると、駆動信号形成部２５
は、絞り機構１２に供給される絞り機構駆動信号ＣＩ
を、絞り機構１２に欠陥検出指令信号ＣＳＴの供給前の
状態をとらせるものに戻す。

【００４１】欠陥検出部３５は、制御ユニット３６から
のリセット信号ＣＲＳが供給されると、それに応じて、
それまで内蔵されたデータメモリ部に格納されていた欠
陥アドレスデータを消去して、内蔵されたデータメモリ
部に対する新たな欠陥アドレスデータの書込みに備え
る。そして、続いて制御ユニット３６から到来する欠陥
検出指令信号ＣＳＴに応じ、絞り機構１２が全絞り状態
をとるものとされたもとにおいて、ディジタル撮像信号
ＤＩにおける欠陥部分を検出し、検出された欠陥部分の
原因をなしている撮像面形成部における欠陥画素を特定
する欠陥アドレスデータを内蔵するデータメモリ部に格
納する動作を開始する。

【００４２】図１及び図６は、欠陥検出部３５の具体構
成の一例を示す。この例においては、信号入力端子４０
（図６）に、同期信号発生部２７からの垂直同期信号Ｓ
Ｖが供給される。垂直同期信号ＳＶは、図７のＡに示さ
れる如く、その各周期によって、図７のＢに示される如
くに、奇数フィールド期間Ｏ−Ｆと偶数フィールド期間
Ｅ−Ｆとが交互に設定されるものとされる。また、信号
入力端子４１及び４２（図６）には、タイミング信号形
成部２６からの垂直方向クロック信号ＣＬＶ及び水平方
向クロック信号ＣＬＨが夫々供給される。

【００４３】制御ユニット３６に設けられた欠陥検出動
作スイッチ３７が操作されてオン状態をとるものとさ
れ、それに応じて、制御ユニット３６からリセット信号
ＣＲＳ及びそれに続く欠陥検出指令信号ＣＳＴが送出さ
れると、その欠陥検出指令信号ＣＳＴが、信号入力端子
４３（図６）に、例えば、図７のＣに示される如くのタ
イミングをもって供給される。図７のＣに示される如く
にして欠陥検出指令信号ＣＳＴが信号入力端子４３に供
給される場合には、欠陥検出指令信号ＣＳＴの供給開始
時点は、固体撮像部１０における撮像面形成部から得ら
れた撮像信号ＩＰに基づくディジタル撮像信号ＤＩが形
成され、そのディジタル撮像信号ＤＩに基づいて形成さ
れる映像信号ＤＶが出力端子３４に導出される動作が行
われる期間である、映像信号出力期間ＴＣＯ内にあるも
のとされる。斯かる映像信号出力期間ＴＣＯにおいて
は、信号入力端子４４（図１）に、ディジタル撮像信号
ＤＩが、図７のＧに示される如くに供給される。

【００４４】信号入力端子４４に供給されるディジタル
撮像信号ＤＩは、奇数フィールド期間Ｏ−Ｆにおいて
は、撮像面形成部における奇数画素水平列の夫々を形成
する光電変換素子部１５で得られた電荷に基づくライン
期間分の撮像信号が連なって形成された奇数ラインフィ
ールド期間信号 O.L.F. とされ、また、偶数フィールド
期間Ｅ−Ｆにおいては、撮像面形成部における偶数画素
水平列の夫々を形成する光電変換素子部１５で得られた
電荷に基づくライン期間分の撮像信号が連なって形成さ
れた偶数ラインフィールド期間信号 E.L.F. とされる。

【００４５】さらに、映像信号出力期間ＴＣＯにおける
欠陥検出指令信号ＣＳＴの供給前にあっては、信号入力
端子４０を通じて垂直同期信号ＳＶが供給される蓄積指
令信号発生部４５に、信号入力端子４３を通じての欠陥
検出指令信号ＣＳＴの供給がなされず、それにより、蓄
積指令信号発生部４５から得られる蓄積指令信号ＣＣＯ
及びＣＣＥが、図７のＤ及びＥに夫々示される如くに、
各々が垂直同期信号ＳＶの周期の２倍の周期を有し、垂
直同期信号ＳＶに同期して交互にあらわれるパルス信号
とされる。

【００４６】そして、蓄積指令信号発生部４５に、信号
入力端子４３を通じた欠陥検出指令信号ＣＳＴが供給さ
れると、蓄積指令信号発生部４５は、それ以降、欠陥検
出指令信号ＣＳＴの供給開始時点後３個目の垂直同期信
号ＳＶに同期したパルス信号として蓄積指令信号ＣＣＯ
を発生させた後、予め設定された、例えば、ｎフィール
ド期間（ｎ≧６）に相当する期間ＴＣＧＯが経過するま
で、蓄積指令信号ＣＣＯを発生させず、その後、期間Ｔ
ＣＧＯが経過したとき、蓄積指令信号ＣＣＯを、垂直同
期信号ＳＶの周期の２倍の周期を有して垂直同期信号Ｓ
Ｖに同期するパルス信号として発生させ、また、欠陥検
出指令信号ＣＳＴの供給開始時点の直前に、垂直同期信
号ＳＶに同期したパルス信号として蓄積指令信号ＣＣＥ
を発生させた後、予め設定された、例えば、ｎフィール
ド期間に相当する期間ＴＣＧＥが経過するまで、蓄積指
令信号ＣＣＥを発生させず、その後、期間ＴＣＧＥが経
過したとき、蓄積指令信号ＣＣＥを、垂直同期信号ＳＶ
に同期させて発生させ、さらに、その後６フィールド期
間に相当する期間をおいて、それ以後、再び、蓄積指令
信号ＣＣＥを垂直同期信号ＳＶの周期の２倍の周期を有
して垂直同期信号ＳＶに同期するパルス信号として発生
させる。

【００４７】図７のＤ及びＥに示される如くに、期間Ｔ
ＣＧＯにおいてはあらわれないものとされる蓄積指令信
号ＣＣＯ及び期間ＴＣＧＥにおいてはあらわれないもの
とされる蓄積指令信号ＣＣＥは、メモリ書込制御信号発
生部４６に供給されるとともにタイミング信号形成部２
６に供給される。タイミング信号形成部２６は、読出指
令信号ＣＲＯ及びＣＲＥを、夫々、蓄積指令信号ＣＣＯ
及びＣＣＥに同期して発せられるパルス列信号として送
出する。それゆえ、期間ＴＣＧＯ内においては、駆動信
号形成部２５から固体撮像部１０における撮像面形成部
への読出ゲート駆動信号φＧＯの供給がなされず、撮像
面形成部における奇数画素水平列の夫々を形成する光電
変換素子部１５で得られた電荷の垂直電荷転送部１６へ
の読出しは行われず、また、期間ＴＣＧＥ内において
は、駆動信号形成部２５から固体撮像部１０における撮
像面形成部への、読出ゲート駆動信号φＧＥの供給がな
されず、撮像面形成部における偶数画素水平列の夫々を
形成する光電変換素子部１５で得られた電荷の垂直電荷
転送部１６への読出しは行われない。

【００４８】このようにして、期間ＴＣＧＯにあって
は、撮像面形成部における奇数画素水平列の夫々を形成
する光電変換素子部１５が電荷蓄積状態におかれ、ま
た、期間ＴＣＧＥにあっては、撮像面形成部における偶
数画素水平列の夫々を形成する光電変換素子部１５が電
荷蓄積状態におかれることになるが、期間ＴＣＧＯ及び
期間ＴＣＧＥの両者が含まれる期間においては、固体撮
像部１０の前方に配された絞り機構１２が全絞り状態を
とるものとされているので、撮像面形成部は実質的に外
光が入射しない状態におかれており、光電変換素子部１
５における外光による電荷の蓄積はなされない。

【００４９】そして、期間ＴＣＧＯの終端時点が到来す
ると、蓄積指令信号発生部４５から蓄積指令信号ＣＣＯ
が垂直同期信号ＳＶに同期してあらわれるパルス信号と
して発生せしめられ、それがタイミング信号形成部２６
に供給される。それにより、タイミング信号形成部２６
は、期間ＴＣＧＯの終端時点において読出指令信号ＣＲ
Ｏを、蓄積指令信号ＣＣＯに同期して発せられるパルス
列信号として送出する。その結果、駆動信号形成部２５
から固体撮像部１０における撮像面形成部への、読出ゲ
ート駆動信号φＧＯ，垂直転送駆動信号φＶ１及びφＶ
２、及び、水平転送駆動信号φＨ１及びφＨ２の供給
が、期間ＴＣＧＯの終端時点において開始され、撮像面
形成部における奇数画素水平列の夫々を形成する光電変
換素子部１５で得られた電荷の垂直電荷転送部１６への
読出し、及び、読み出された電荷の垂直電荷転送部１６
による転送及び水平電荷転送部１８による転送が、期間
ＴＣＧＯの終端時点において開始される。

【００５０】同様に、期間ＴＣＧＥの終端時点が到来す
ると、蓄積指令信号発生部４５から蓄積指令信号ＣＣＥ
が垂直同期信号ＳＶに同期してあらわれるパルス信号と
して発生せしめられ、それがタイミング信号形成部２６
に供給される。それにより、タイミング信号形成部２６
は、期間ＴＣＧＥの終端時点において読出指令信号ＣＲ
Ｅを、蓄積指令信号ＣＣＥに同期して発せられるパルス
列信号として送出する。その結果、駆動信号形成部２５
から固体撮像部１０における撮像面形成部への、読出ゲ
ート駆動信号φＧＥ，垂直転送駆動信号φＶ１及びφＶ
２、及び、水平転送駆動信号φＨ１及びφＨ２の供給
が、期間ＴＣＧＥの終端時点において開始され、撮像面
形成部における偶数画素水平列の夫々を形成する光電変
換素子部１５で得られた電荷の垂直電荷転送部１６への
読出し、及び、読み出された電荷の垂直電荷転送部１６
による転送及び水平電荷転送部１８による転送が、期間
ＴＣＧＥの終端時点において開始される。

【００５１】斯かる際における撮像面形成部における光
電変換素子部１５で得られた電荷の垂直電荷転送部１６
への読出し、及び、読み出された電荷の垂直電荷転送部
１６による転送及び水平電荷転送部１８による転送は、
撮像面形成部における撮像信号ＩＰの形成に直接的に寄
与しない領域からの電荷の読出し及び転送をも含むもの
とされ、通常の１フィールド期間より長い期間に亙って
行われる。それにより、撮像面形成部から、それらが実
質的に外光が入射しない状態におかれたもとで、期間Ｔ
ＣＧＯが経過したときにおける奇数画素水平列の夫々を
形成する光電変換素子部１５の電荷状態をあらわす撮像
信号ＩＰが得られ、それに伴って、信号入力端子４４
に、そのときの撮像信号ＩＰに基づくディジタル撮像信
号ＤＩが、図７のＧに示される如くに、期間ＴＣＧＯの
終端時点から開始される１フィールド期間より長い期間
である期間ＴＤＤＯにおいて供給される。また、同様に
して、撮像面形成部から、それらが実質的に外光が入射
しない状態におかれたもとで、期間ＴＣＧＥが経過した
ときにおける偶数画素水平列の夫々を形成する光電変換
素子部１５の電荷状態をあらわす撮像信号ＩＰが得ら
れ、それに伴って、信号入力端子４４に、そのときの撮
像信号ＩＰに夫々基づくディジタル撮像信号ＤＩが、図
７のＧに示される如くに、期間ＴＣＧＥの終端時点から
開始される１フィールド期間より長い期間である期間Ｔ
ＤＤＥにおいて供給される。

【００５２】蓄積指令信号発生部４５から発せられる蓄
積指令信号ＣＣＯ及びＣＣＥが供給されるメモリ書込制
御信号発生部４６からは、期間ＴＣＧＥの終端時点にお
いて供給される蓄積指令信号ＣＣＥ、及び、期間ＴＣＧ
Ｏの終端時点において供給される蓄積指令信号ＣＣＯに
応じて、図７のＦに示される如くの、期間ＴＣＧＥの終
端時点から２フィールド期間に亙って、及び、期間ＴＣ
ＧＯの終端時点から２フィールド期間に亙って、夫々、
高レベルをとるメモリ書込制御信号ＣＷＣが送出され
て、それが後述される欠陥データが格納されるデータメ
モリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々におけ
る制御端子に供給される。

【００５３】データメモリ部４７Ａ，４７Ｂ，４７Ｃ及
び４７Ｄは、それらを通してのアドレス順が設定されて
おり、そのアドレス順は、データメモリ部４７Ａ→デー
タメモリ部４７Ｂ→データメモリ部４７Ｃ→データメモ
リ部４７Ｄという順序とされる。また、データメモリ部
４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々は、メモリ書
込制御信号発生部４６から供給されるメモリ書込制御信
号ＣＷＣが、高レベルをとるときのみデータの書込みが
可能とされ、それ以外のときには、データの読出し、あ
るいは、データの消去が可能とされる。従って、信号入
力端子４４に、ディジタル撮像信号ＤＩが、図７のＧに
示される如くに、期間ＴＤＤＥ及び期間ＴＤＤＯにおい
て供給されるもとにあっては、データメモリ部４７Ａ，
４７Ｂ，４７Ｃ及び４７Ｄの夫々がデータの書込みが可
能な状態におかれる。

【００５４】期間ＴＤＤＥ及び期間ＴＤＤＯにおいて信
号入力端子４４に供給されるディジタル撮像信号ＤＩ
は、クランプ部５０において黒レベルが固定され、さら
に、ブランキング部５１において、固体撮像部１０の撮
像面形成部における各画素水平列を形成する光電変換素
子部１５からの電荷に基づいて得られた部分以外の部分
にブランキングがかけられ、ディジタル撮像信号ＤＩ’
とされてレベル比較部５２に供給される。斯かるディジ
タル撮像信号ＤＩ’は、絞り機構１２が全絞り状態とさ
れて撮像面形成部が実質的に外光が入射しない状態にお
かれたもとで得られた撮像信号ＩＰに基づくものである
ので、撮像面形成部の夫々における画素、即ち、光電変
換素子部１５が適正に動作するもとではレベルが小とさ
れるはずである。換言すれば、ディジタル撮像信号Ｄ
Ｉ’において、比較的大なるレベルをとる部分があれ
ば、その部分は、撮像面形成部における欠陥画素に起因
する欠陥部分であることになる。

【００５５】レベル比較部５２には、基準レベル発生部
５３からの予め設定された基準レベルをあらわす基準レ
ベルデータＤＸが供給される。そして、レベル比較部５
２において、ディジタル撮像信号ＤＩ’のレベルと基準
レベルデータＤＸがあらわす基準レベルとが比較され、
レベル比較部５２から、ディジタル撮像信号ＤＩ’のレ
ベルが基準レベル以下であるとき低レベルをあらわし、
ディジタル撮像信号ＤＩ’のレベルが基準レベルを越え
ているとき高レベルをあらわすレベル比較データＤＤが
得られる。従って、ディジタル撮像信号ＤＩ’が適正で
あって比較的小なるレベルを有するものであるときに
は、低レベルをあらわすレベル比較データＤＤが得ら
れ、ディジタル撮像信号ＤＩ’が比較的大なるレベルを
とるものとされる欠陥部分を含んでいる場合には、その
欠陥部分に対応して、高レベルをあらわすレベル比較デ
ータＤＤが得られることになり、ディジタル撮像信号Ｄ
Ｉ’に含まれる欠陥部分は、レベル比較データＤＤが高
レベルをあらわすものとされることにより検出される。
斯かるレベル比較部５２から得られるレベル比較データ
ＤＤは、レベルデータ比較部５５Ａ，５５Ｂ，５５Ｃ及
び５５Ｄの夫々の制御端子に供給される。

【００５６】ブランキング部５１から得られるディジタ
ル撮像信号ＤＩ’は、レベルデータ形成部５６にも供給
される。レベルデータ形成部５６においては、ディジタ
ル撮像信号ＤＩ’のレベルをあらわすレベルデータＤＥ
が形成される。そして、レベルデータ形成部５６から得
られるレベルデータＤＥが、レベルデータ比較部５５
Ａ，５５Ｂ，５５Ｃ及び５５Ｄの夫々における比較入力
端の一方に供給されるとともに、ゲート部６０Ａ，６０
Ｂ，６０Ｃ及び６０Ｄの夫々に供給される。ディジタル
撮像信号ＤＩ’は、それに含まれる欠陥部分が高レベル
をとるものとされるので、レベルデータＤＥは、ディジ
タル撮像信号ＤＩ’に含まれる欠陥部分に対応して、比
較的高いレベルをあらわすものとされる。

【００５７】レベルデータ比較部５５Ａにおける比較入
力端の他方には、レベルデータメモリ部６２Ａに格納さ
れたレベルデータＤＬＡが、レベルデータメモリ部６２
Ａから読み出されて供給され、レベルデータ比較部５５
Ｂにおける比較入力端の他方には、レベルデータメモリ
部６２Ｂに格納されたレベルデータＤＬＢが、レベルデ
ータメモリ部６２Ｂから読み出されて供給され、レベル
データ比較部５５Ｃにおける比較入力端の他方には、レ
ベルデータメモリ部６２Ｃに格納されたレベルデータＤ
ＬＣが、レベルデータメモリ部６２Ｃから読み出されて
供給され、さらに、レベルデータ比較部５５Ｄにおける
比較入力端の他方には、レベルデータメモリ部６２Ｄに
格納されたレベルデータＤＬＤが、レベルデータメモリ
部６２Ｄから読み出されて供給される。レベルデータメ
モリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄも、それらを
通してのアドレス順が設定されたものとなされており、
そのアドレス順は、レベルデータメモリ部６２Ａ→レベ
ルデータメモリ部６２Ｂ→レベルデータメモリ部６２Ｃ
→レベルデータメモリ部６２Ｄという順序とされる。

【００５８】レベルデータ比較部５５Ａ，５５Ｂ，５５
Ｃ及び５５Ｄの夫々における制御端子に供給されるレベ
ル比較部５２から得られるレベル比較データＤＤは、デ
ィジタル撮像信号ＤＩ’に含まれる欠陥部分が検出され
るとき高レベルをあらわすものとされる。そして、レベ
ルデータ比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄの夫
々は、レベル比較部５２からのレベル比較データＤＤが
高レベルをあらわすものとされるとき、即ち、ディジタ
ル撮像信号ＤＩ’に含まれる欠陥部分が検出されると
き、レベル比較動作状態をとるものとされる。

【００５９】レベルデータ比較部５５Ａにおいて、高レ
ベルをあらわすものとされたレベル比較部５２からのレ
ベル比較データＤＤに応じてレベル比較動作状態がとら
れる際には、レベルデータ形成部５６からのレベルデー
タＤＥがあらわすレベルと、レベルデータメモリ部６２
Ａから読み出されたレベルデータＤＬＡがあらわすレベ
ルとが相互比較される。そして、レベルデータ比較部５
５Ａから、レベルデータＤＥがあらわすレベルがレベル
データＤＬＡがあらわすレベルより大であるとき、高レ
ベルをとり、その他のとき低レベルをとる比較出力信号
ＣＬＡが得られる。

【００６０】同様に、レベルデータ比較部５５Ｂにおい
て、高レベルをあらわすものとされたレベル比較部５２
からのレベル比較データＤＤに応じてレベル比較動作状
態がとられる際には、レベルデータ形成部５６からのレ
ベルデータＤＥがあらわすレベルと、レベルデータメモ
リ部６２Ｂから読み出されたレベルデータＤＬＢがあら
わすレベルとが相互比較される。そして、レベルデータ
比較部５５Ｂから、レベルデータＤＥがあらわすレベル
がレベルデータＤＬＢがあらわすレベルより大であると
き、高レベルをとり、その他のとき低レベルをとる比較
出力信号ＣＬＢが得られる。

【００６１】また、レベルデータ比較部５５Ｃにおい
て、高レベルをあらわすものとされたレベル比較部５２
からのレベル比較データＤＤに応じてレベル比較動作状
態がとられる際には、レベルデータ形成部５６からのレ
ベルデータＤＥがあらわすレベルと、レベルデータメモ
リ部６２Ｃから読み出されたレベルデータＤＬＣがあら
わすレベルとが相互比較される。そして、レベルデータ
比較部５５Ｃから、レベルデータＤＥがあらわすレベル
がレベルデータＤＬＣがあらわすレベルより大であると
き、高レベルをとり、その他のとき低レベルをとる比較
出力信号ＣＬＣが得られる。

【００６２】さらに、レベルデータ比較部５５Ｄにおい
て、高レベルをあらわすものとされたレベル比較部５２
からのレベル比較データＤＤに応じてレベル比較動作状
態がとられる際には、レベルデータ形成部５６からのレ
ベルデータＤＥがあらわすレベルと、レベルデータメモ
リ部６２Ｄから読み出されたレベルデータＤＬＤがあら
わすレベルとが相互比較される。そして、レベルデータ
比較部５５Ｄから、レベルデータＤＥがあらわすレベル
がレベルデータＤＬＤがあらわすレベルより大であると
き、高レベルをとり、その他のとき低レベルをとる比較
出力信号ＣＬＤが得られる。

【００６３】レベルデータ比較部５５Ａから得られる比
較出力信号ＣＬＡ，レベルデータ比較部５５Ｂから得ら
れる比較出力信号ＣＬＢ，レベルデータ比較部５５Ｃか
ら得られる比較出力信号ＣＬＣ、及び、レベルデータ比
較部５５Ｄから得られる比較出力信号ＣＬＤは、欠陥デ
ータ格納制御部５７に供給される。欠陥データ格納制御
部５７には、レベルデータメモリ部６２Ａからのレベル
データＤＬＡ，レベルデータメモリ部６２Ｂからのレベ
ルデータＤＬＢ，レベルデータメモリ部６２Ｃからのレ
ベルデータＤＬＣ、及び、レベルデータメモリ部６２Ｄ
からのレベルデータＤＬＤも供給される。

【００６４】欠陥データ格納制御部５７からは、レベル
データメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄの夫
々がデータの格納がなされていない状態にあっては、そ
の状態から、レベルデータメモリ部６２Ａ，６２Ｂ，６
２Ｃ及び６２Ｄの夫々にデータが格納された状態となる
まで、レベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及
び６２Ｄにおけるアドレス順に従って、先ず、レベルデ
ータメモリ部６２ＡにレベルデータＤＬＡが格納され、
次に、レベルデータメモリ部６２ＢにレベルデータＤＬ
Ｂが格納され、続いて、レベルデータメモリ部６２Ｃに
レベルデータＤＬＣが格納され、さらに、レベルデータ
メモリ部６２ＤにレベルデータＤＬＤが格納されるよう
に、ゲート部６０Ａ，６０Ｂ，６０Ｃ及び６０Ｄに対す
るゲート制御信号ＧＡ，ＧＢ，ＧＣ及びＧＤが夫々送出
される。

【００６５】即ち、レベルデータメモリ部６２Ａ，６２
Ｂ，６２Ｃ及び６２Ｄの夫々がデータの格納がなされて
いない状態のもとで、レベル比較部５２から高レベルを
あらわすレベル比較データＤＤが得られ、レベルデータ
比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄから比較出力
信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤが夫々得られる
と、欠陥データ格納制御部５７から、先ず、ゲート制御
信号ＧＡがゲート部６０Ａに供給され、ゲート部６０Ａ
がオン状態とされる。それにより、そのときレベルデー
タ形成部５６から得られるレベルデータＤＥが、ゲート
部６０Ａ及び加算部６１Ａを通じてレベルデータメモリ
部６２Ａに供給され、レベルデータＤＬＡとしてレベル
データメモリ部６２Ａに格納される。

【００６６】その後、レベル比較部５２から高レベルを
あらわすレベル比較データＤＤが得られ、レベルデータ
比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄから比較出力
信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤが夫々得られる
毎に、欠陥データ格納制御部５７から、ゲート制御信号
ＧＢがゲート部６０Ｂに供給されてゲート部６０Ｂがオ
ン状態とされる状態，ゲート制御信号ＧＣがゲート部６
０Ｃに供給されてゲート部６０Ｃがオン状態とされる状
態、及び、ゲート制御信号ＧＤがゲート部６０Ｄに供給
されてゲート部６０Ｄがオン状態とされる状態が順次と
られ、レベルデータ形成部５６から得られるレベルデー
タＤＥが、ゲート部６０Ｂ及び加算部６１Ｂを通じてレ
ベルデータメモリ部６２Ｂに供給され、レベルデータＤ
ＬＢとしてレベルデータメモリ部６２Ｂに格納される状
態，レベルデータ形成部５６から得られるレベルデータ
ＤＥが、ゲート部６０Ｃ及び加算部６１Ｃを通じてレベ
ルデータメモリ部６２Ｃに供給され、レベルデータＤＬ
Ｃとしてレベルデータメモリ部６２Ｃに格納される状
態、及び、レベルデータ形成部５６から得られるレベル
データＤＥが、ゲート部６０Ｄを通じてレベルデータメ
モリ部６２Ｄに供給され、レベルデータＤＬＤとしてレ
ベルデータメモリ部６２Ｄに格納される状態とされる。

【００６７】このようにして、レベルデータメモリ部６
２Ａ，６２Ｂ，６２Ｃ及び６２ＤにレベルデータＤＬ
Ａ，ＤＬＢ，ＤＬＣ及びＤＬＤが夫々格納されると、欠
陥データ格納制御部５７において、レベルデータメモリ
部６２ＡからのレベルデータＤＬＡ，レベルデータメモ
リ部６２ＢからのレベルデータＤＬＢ，レベルデータメ
モリ部６２ＣからのレベルデータＤＬＣ、及び、レベル
データメモリ部６２ＤからのレベルデータＤＬＤのうち
の、各々があらわすレベルが最小のものが最小レベルデ
ータとして選出され、選出された最小レベルデータを特
定する最小レベル識別データＤＭＩＮが形成される。そ
して、得られた最小レベル識別データＤＭＩＮは、最小
レベル識別データメモリ部５８に格納されて保持され
る。

【００６８】レベルデータメモリ部６２Ａ，６２Ｂ，６
２Ｃ及び６２ＤにレベルデータＤＬＡ，ＤＬＢ，ＤＬＣ
及びＤＬＤが夫々格納された後に、レベル比較部５２か
ら高レベルをあらわすレベル比較データＤＤが得られ、
レベルデータ比較部５５Ａ，５５Ｂ，５５Ｃ及び５５Ｄ
から比較出力信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤが
夫々得られると、欠陥データ格納制御部５７において、
比較出力信号ＣＬＡ，ＣＬＢ，ＣＬＣ及びＣＬＤに基づ
き、そのときレベルデータ形成部５６から得られるレベ
ルデータＤＥがあらわすレベルが、最小レベル識別デー
タメモリ部５８において保持された最小レベル識別デー
タＤＭＩＮにより特定された最小レベルデータ（レベル
データＤＬＡ，ＤＬＢ，ＤＬＣ及びＤＬＤのうちのいず
れか）があらわすレベルより大か否かが判定される。そ
の結果、レベルデータ形成部５６から得られるレベルデ
ータＤＥがあらわすレベルが、最小レベル識別データＤ
ＭＩＮによって特定された最小レベルデータがあらわす
レベル以下であるときには、そのレベルデータＤＥのレ
ベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄ
のいずれへの格納もなされない。

【００６９】一方、レベルデータ形成部５６から得られ
るレベルデータＤＥがあらわすレベルが、最小レベル識
別データＤＭＩＮによって特定された最小レベルデータ
があらわすレベルより大であるときには、最小レベル識
別データＤＭＩＮによって特定された最小レベルデータ
がレベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６
２Ｄのいずれかから消去され、それに代えて、そのとき
レベルデータ形成部５６から得られるレベルデータＤＥ
がレベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６
２Ｄのいずれかに格納される。

【００７０】斯かる際、最小レベルデータがレベルデー
タメモリ部６２Ａに格納されたレベルデータＤＬＡであ
る場合には、レベルデータ比較部５５Ａからの比較出力
信号ＣＬＡが高レベルをとるとき、レベルデータ形成部
５６から得られるレベルデータＤＥがあらわすレベルが
最小レベルデータがあらわすレベルより大である状態に
あり、欠陥データ格納制御部５７から、ゲート制御信号
ＪＢ，ＪＣ及びＪＤが夫々ゲート部６３Ｂ，６３Ｃ及び
６３Ｄに供給されて、ゲート部６３Ｂ，６３Ｃ及び６３
Ｄがオン状態とされるとともに、ゲート制御信号ＧＤが
ゲート部６０Ｄに供給されて、ゲート部６０Ｄがオン状
態とされる。それにより、レベルデータメモリ部６２Ｂ
に格納されたレベルデータＤＬＢが、ゲート部６３Ｂ及
び加算部６１Ａを通じてレベルデータメモリ部６２Ａに
移転され、レベルデータメモリ部６２Ａに格納されてい
たレベルデータＤＬＡが消去されて、移転されたレベル
データＤＬＢが新たなレベルデータＤＬＡとして格納さ
れ、また、レベルデータメモリ部６２Ｃに格納されたレ
ベルデータＤＬＣが、ゲート部６３Ｃ及び加算部６１Ｂ
を通じてレベルデータメモリ部６２Ｂに移転されて新た
なレベルデータＤＬＢとして格納され、さらに、レベル
データメモリ部６２Ｄに格納されたレベルデータＤＬＤ
が、ゲート部６３Ｄ及び加算部６１Ｃを通じてレベルデ
ータメモリ部６２Ｃに移転されて新たなレベルデータＤ
ＬＣとして格納されるとともに、レベルデータ形成部５
６から得られるレベルデータＤＥがゲート部６０Ｄを通
じてレベルデータメモリ部６２Ｄに供給され、新たなレ
ベルデータＤＬＤとして格納される。

【００７１】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２Ａからの新たなレベルデ
ータＤＬＡ，レベルデータメモリ部６２Ｂからの新たな
レベルデータＤＬＢ，レベルデータメモリ部６２Ｃから
の新たなレベルデータＤＬＣ、及び、レベルデータメモ
リ部６２Ｄからの新たなレベルデータＤＬＤのうちの、
各々があらわすレベルが最小のものが新たな最小レベル
データとして選出され、選出された最小レベルデータを
特定する新たな最小レベル識別データＤＭＩＮが形成さ
れる。そして、新たな最小レベル識別データＤＭＩＮ
が、それまでの最小レベル識別データＤＭＩＮに代え
て、最小レベル識別データメモリ部５８に格納されて保
持される。

【００７２】また、最小レベルデータがレベルデータメ
モリ部６２Ｂに格納されたレベルデータＤＬＢである場
合には、レベルデータ比較部５５Ｂからの比較出力信号
ＣＬＢが高レベルをとるとき、レベルデータ形成部５６
から得られるレベルデータＤＥがあらわすレベルが最小
レベルデータがあらわすレベルより大である状態にあ
り、欠陥データ格納制御部５７から、ゲート制御信号Ｊ
Ｃ及びＪＤが夫々ゲート部６３Ｃ及び６３Ｄに供給され
て、ゲート部６３Ｃ及び６３Ｄがオン状態とされるとと
もに、ゲート制御信号ＧＤがゲート部６０Ｄに供給され
て、ゲート部６０Ｄがオン状態とされる。それにより、
レベルデータメモリ部６２Ａに格納されたレベルデータ
ＤＬＡはそのままとされたもとで、レベルデータメモリ
部６２Ｃに格納されたレベルデータＤＬＣが、ゲート部
６３Ｃ及び加算部６１Ｂを通じてレベルデータメモリ部
６２Ｂに移転され、レベルデータメモリ部６２Ｂに格納
されていたレベルデータＤＬＢが消去されて、移転され
たレベルデータＤＬＣが新たなレベルデータＤＬＢとし
て格納され、また、レベルデータメモリ部６２Ｄに格納
されたレベルデータＤＬＤが、ゲート部６３Ｄ及び加算
部６１Ｃを通じてレベルデータメモリ部６２Ｃに移転さ
れて新たなレベルデータＤＬＣとして格納されるととも
に、レベルデータ形成部５６から得られるレベルデータ
ＤＥがゲート部６０Ｄを通じてレベルデータメモリ部６
２Ｄに供給され、新たなレベルデータＤＬＤとして格納
される。

【００７３】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２ＡからのレベルデータＤ
ＬＡ，レベルデータメモリ部６２Ｂからの新たなレベル
データＤＬＢ，レベルデータメモリ部６２Ｃからの新た
なレベルデータＤＬＣ、及び、レベルデータメモリ部６
２Ｄからの新たなレベルデータＤＬＤのうちの、各々が
あらわすレベルが最小のものが新たな最小レベルデータ
として選出され、選出された最小レベルデータを特定す
る新たな最小レベル識別データＤＭＩＮが形成される。
そして、新たな最小レベル識別データＤＭＩＮが、それ
までの最小レベル識別データＤＭＩＮに代えて、最小レ
ベル識別データメモリ部５８に格納されて保持される。

【００７４】同様に、最小レベルデータがレベルデータ
メモリ部６２Ｃに格納されたレベルデータＤＬＣである
場合には、レベルデータ比較部５５Ｃからの比較出力信
号ＣＬＣが高レベルをとるとき、レベルデータ形成部５
６から得られるレベルデータＤＥがあらわすレベルが最
小レベルデータがあらわすレベルより大である状態にあ
り、欠陥データ格納制御部５７から、ゲート制御信号Ｊ
Ｄが夫々ゲート部６３Ｄに供給されて、ゲート部６３Ｄ
がオン状態とされるとともに、ゲート制御信号ＧＤがゲ
ート部６０Ｄに供給されて、ゲート部６０Ｄがオン状態
とされる。それにより、レベルデータメモリ部６２Ａに
格納されたレベルデータＤＬＡ及びレベルデータメモリ
部６２Ｂに格納されたレベルデータＤＬＢがそのままと
されたもとで、レベルデータメモリ部６２Ｄに格納され
たレベルデータＤＬＤが、ゲート部６３Ｄ及び加算部６
１Ｃを通じてレベルデータメモリ部６２Ｃに移転され、
レベルデータメモリ部６２Ｃに格納されていたレベルデ
ータＤＬＣが消去されて、移転されたレベルデータＤＬ
Ｄが新たなレベルデータＤＬＣとして格納されるととも
に、レベルデータ形成部５６から得られるレベルデータ
ＤＥがゲート部６０Ｄを通じてレベルデータメモリ部６
２Ｄに供給され、新たなレベルデータＤＬＤとして格納
される。

【００７５】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２ＡからのレベルデータＤ
ＬＡ，レベルデータメモリ部６２Ｂからのレベルデータ
ＤＬＢ，レベルデータメモリ部６２Ｃからの新たなレベ
ルデータＤＬＣ、及び、レベルデータメモリ部６２Ｄか
らの新たなレベルデータＤＬＤのうちの、各々があらわ
すレベルが最小のものが新たな最小レベルデータとして
選出され、選出された最小レベルデータを特定する新た
な最小レベル識別データＤＭＩＮが形成される。そし
て、新たな最小レベル識別データＤＭＩＮが、それまで
の最小レベル識別データＤＭＩＮに代えて、最小レベル
識別データメモリ部５８に格納されて保持される。

【００７６】さらに、最小レベルデータがレベルデータ
メモリ部６２Ｄに格納されたレベルデータＤＬＤである
場合には、レベルデータ比較部５５Ｄからの比較出力信
号ＣＬＤが高レベルをとるとき、レベルデータ形成部５
６から得られるレベルデータＤＥがあらわすレベルが最
小レベルデータがあらわすレベルより大である状態にあ
り、欠陥データ格納制御部５７から、ゲート制御信号Ｇ
Ｄがゲート部６０Ｄに供給されて、ゲート部６０Ｄがオ
ン状態とされる。それにより、レベルデータメモリ部６
２Ａに格納されたレベルデータＤＬＡ，レベルデータメ
モリ部６２Ｂに格納されたレベルデータＤＬＢ、及び、
レベルデータメモリ部６２Ｃに格納されたレベルデータ
ＤＬＣがそのままとされたもとで、レベルデータ形成部
５６から得られるレベルデータＤＥがゲート部６０Ｄを
通じてレベルデータメモリ部６２Ｄに供給され、レベル
データメモリ部６２Ｄに格納されていたレベルデータＤ
ＬＤが消去されて、レベルデータ形成部５６からのレベ
ルデータＤＥが新たなレベルデータＤＬＤとして格納さ
れる。

【００７７】そして、欠陥データ格納制御部５７におい
て、レベルデータメモリ部６２ＡからのレベルデータＤ
ＬＡ，レベルデータメモリ部６２Ｂからのレベルデータ
ＤＬＢ，レベルデータメモリ部６２Ｃからのレベルデー
タＤＬＣ、及び、レベルデータメモリ部６２Ｄからの新
たなレベルデータＤＬＤのうちの、各々があらわすレベ
ルが最小のものが新たな最小レベルデータとして選出さ
れ、選出された最小レベルデータを特定する新たな最小
レベル識別データＤＭＩＮが形成される。そして、新た
な最小レベル識別データＤＭＩＮが、それまでの最小レ
ベル識別データＤＭＩＮに代えて、最小レベル識別デー
タメモリ部５８に格納されて保持される。

【００７８】このようにされることにより、レベルデー
タメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄの夫々が
データの格納がなされていない状態にあっては、その状
態から、レベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ
及び６２Ｄの夫々にデータが格納された状態となるま
で、期間ＴＤＤＥ及び期間ＴＤＤＯにおいて、ディジタ
ル撮像信号ＤＩ’に含まれる欠陥部分が検出され、レベ
ル比較部５２からのレベル比較データＤＤが高レベルを
とるものとされる毎に、その検出された欠陥部分のレベ
ルをあらわすレベルデータＤＥが、レベルデータメモリ
部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄに、それらについ
てのアドレス順に従って、順次、レベルデータＤＬＡ，
ＤＬＢ，ＤＬＣ及びＤＬＤとして格納され、その後にあ
っては、期間ＴＤＤＥ及び期間ＴＤＤＯにおいて、ディ
ジタル撮像信号ＤＩ’に含まれる欠陥部分が検出され、
レベル比較部５２からのレベル比較データＤＤが高レベ
ルをとるものとされる毎に、その検出された欠陥部分の
レベルが、最小レベル識別データＤＭＩＮによって特定
された最小レベルデータがあらわすレベルより大である
か否かが判定されて、検出された欠陥部分のレベルが最
小レベルデータがあらわすレベルより大であるとき、レ
ベルデータメモリ部６２Ａ，６２Ｂ，６２Ｃ及び６２Ｄ
に夫々格納されたレベルデータＤＬＡ，ＤＬＢ，ＤＬＣ
及びＤＬＤのうちの最小レベルデータ以外のものについ
ての必要に応じた移転が行われて最小レベルデータが消
去され、それに代えて、そのとき検出された欠陥部分の
レベルをあらわすレベルデータＤＥが、レベルデータメ
モリ部６２Ｄに新たなレベルデータＤＬＤとして格納さ
れることになる。

【００７９】また、斯かる際、信号入力端子４１を通じ
た垂直方向クロック信号ＣＬＶが垂直方向アドレスカウ
ンタ（Ｖ−アドレスカウンタ）６５に供給され、また、
信号入力端子４２を通じた水平方向クロック信号ＣＬＨ
が水平方向アドレスカウンタ（Ｈ−アドレスカウンタ）
６６に供給される。さらに、Ｖ−アドレスカウンタ６５
には、信号入力端子６７及び６８に夫々供給される、タ
イミング信号形成部２６により蓄積指令信号ＣＣＯ及び
ＣＣＥに基づいて形成された読出指令信号ＣＲＯ及びＣ
ＲＥが、加算部６９を通じてリセット信号として供給さ
れ、また、Ｈ−アドレスカウンタ６６には、垂直方向ク
ロック信号ＣＬＶがリセット信号として供給される。

【００８０】それにより、Ｖ−アドレスカウンタ６５
は、読出指令信号ＣＲＯ及びＣＲＥの到来毎に計数値が
リセッとされるもとで、奇数フィールド期間及び偶数フ
ィールド期間の夫々において垂直方向クロック信号ＣＬ
Ｖを計数し、計数データＤＡＶを送出する。また、Ｈ−
アドレスカウンタ６６は、垂直方向クロック信号ＣＬＶ
の到来毎に計数値がリセッとされるもとで、水平方向ク
ロック信号ＣＬＨを計数して、計数データＤＡＨを送出
する。従って、Ｖ−アドレスカウンタ６５から得られる
計数データＤＡＶの内容は、固体撮像部１０の撮像面形
成部における垂直電荷転送部１６による電荷転送に同期
して変化し、また、Ｈ−アドレスカウンタ６６から得ら
れる計数データＤＡＨの内容は、固体撮像部１０の撮像
面形成部における水平電荷転送部１８による電荷転送に
同期して変化するものとされる。

【００８１】それゆえ、Ｖ−アドレスカウンタ６５から
得られる計数データＤＡＶの内容は、撮像面形成部から
撮像信号ＩＰが得られるとき、撮像面形成部における、
そのとき得られている撮像信号ＩＰを形成するものとさ
れた電荷を提供した画素、即ち、光電変換素子部１５が
属する画素水平列を特定する垂直方向アドレスＡＶをあ
らわし、また、Ｈ−アドレスカウンタ６６から得られる
計数データＤＡＨの内容は、撮像面形成部から撮像信号
ＩＰが得られるとき、撮像面形成部における、そのとき
得られている撮像信号ＩＰを形成するものとされた電荷
を提供した画素、即ち、光電変換素子部１５のそれが属
する画素水平列内における位置を特定する水平方向アド
レスＡＨをあらわすものとされる。

【００８２】従って、期間ＴＤＤＥ及び期間ＴＤＤＯに
おいて、レベル比較部５２からのレベル比較データＤＤ
が高レベルをあらわすものとされて、ディジタル撮像信
号ＤＩ’に含まれた欠陥部分が検出されたときには、そ
のときＶ−アドレスカウンタ６５から得られている計数
データＤＡＶがあらわす垂直方向アドレスＡＶが、その
欠陥部分の原因をなす撮像面形成部における欠陥画素が
属する画素水平列をあらわしており、また、そのときＨ
−アドレスカウンタ６６から得られている計数データＤ
ＡＨがあらわす水平方向アドレスＡＨが、その欠陥部分
の原因をなす撮像面形成部における欠陥画素のそれが属
する画素水平列内における位置をあらわしている。従っ
て、斯かる際には、計数データＤＡＶと計数データＤＡ
Ｈとが、撮像面形成部についての欠陥アドレスデータを
構成している。

【００８３】Ｖ−アドレスカウンタ６５から送出される
計数データＤＡＶ及びＨ−アドレスカウンタ６６から送
出される計数データＤＡＨは、データ合成部７０に供給
され、データ合成部７０からは、計数データＤＡＶ及び
計数データＤＡＨが合成されて形成される合成データＤ
Ｚが得られ、その合成データＤＺが、ゲート部７１Ａ，
７１Ｂ，７１Ｃ及び７１Ｄに供給される。また、ゲート
部７１Ａ，７１Ｂ，７１Ｃ及び７１Ｄには、夫々、欠陥
データ格納制御部５７からのゲート制御信号ＧＡ，Ｇ
Ｂ，ＧＣ及びＧＤが、信号入力端子８０Ａ，８０Ｂ，８
０Ｃ及び８０Ｄを通じて供給される。さらに、データメ
モリ部４７Ｂ，４７Ｃ及び４７Ｄの夫々の出力側に設け
られたゲート部７３Ｂ，７３Ｃ及び７３Ｄに、夫々、欠
陥データ格納制御部５７からのゲート制御信号ＪＢ，Ｊ
Ｃ及びＪＤが、信号入力端子８１Ｂ，８１Ｃ及び８１Ｄ
を通じて供給される。

【００８４】斯かるもとで、データメモリ部４７Ａ，４
７Ｂ，４７Ｃ及び４７Ｄの夫々がデータの格納がなされ
ていない状態にあるときには、その状態から、データメ
モリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々にデー
タの格納がなされた状態となるまで、期間ＴＤＤＥ及び
期間ＴＤＤＯにおいて、ディジタル撮像信号ＤＩ’に含
まれる欠陥部分が検出され、レベル比較部５２から高レ
ベルをあらわすレベル比較データＤＤが得られる毎に、
欠陥データ格納制御部５７からのゲート制御信号ＧＡ，
ＧＢ，ＧＣ及びＧＤが順次高レベルをとるものとされ
て、ゲート部７１Ａ，７１Ｂ，７１Ｃ及び７１Ｄが順次
オン状態をとるものとされる。それにより、期間ＴＤＤ
Ｅ及び期間ＴＤＤＯにおいてディジタル撮像信号ＤＩ’
に含まれる欠陥部分が検出される毎に、そのときデータ
合成部７０から得られる合成データＤＺが、データメモ
リ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに、それらにつ
いてのアドレス順に従って、欠陥データＤＺＡ，ＤＺ
Ｂ，ＤＺＣ及びＤＺＤとして順次格納される。

【００８５】即ち、期間ＴＤＤＥ及び期間ＴＤＤＯにお
いてディジタル撮像信号ＤＩ’に含まれる欠陥部分が検
出される毎に、先ず、ゲート制御信号ＧＡが高レベルを
とるものとされてゲート部７１Ａがオン状態とされ、そ
れにより、そのときデータ合成部７０から得られる合成
データＤＺが、ゲート部７１Ａ及び加算部７２Ａを通じ
てデータメモリ部４７Ａに供給され、欠陥データＤＺＡ
としてデータメモリ部４７Ａに格納され、次に、ゲート
制御信号ＧＢが高レベルをとるものとされてゲート部７
１Ｂがオン状態とされ、それにより、そのときデータ合
成部７０から得られる合成データＤＺが、ゲート部７１
Ｂ及び加算部７２Ｂを通じてデータメモリ部４７Ｂに供
給され、欠陥データＤＺＢとしてデータメモリ部４７Ｂ
に格納され、続いて、ゲート制御信号ＧＣが高レベルを
とるものとされてゲート部７１Ｃがオン状態とされ、そ
れにより、そのときデータ合成部７０から得られる合成
データＤＺが、ゲート部７１Ｃ及び加算部７２Ｃを通じ
てデータメモリ部４７Ｃに供給されて、欠陥データＤＺ
Ｃとしてデータメモリ部４７Ｃに格納され、さらに、ゲ
ート制御信号ＧＤが高レベルをとるものとされてゲート
部７１Ｄがオン状態とされ、それにより、そのときデー
タ合成部７０から得られる合成データＤＺが、ゲート部
７１Ｄを通じてデータメモリ部４７Ｄに供給されて、欠
陥データＤＺＤとしてデータメモリ部４７Ｄに格納され
る。

【００８６】その後においては、期間ＴＤＤＥ及び期間
ＴＤＤＯにおいてディジタル撮像信号ＤＩ’に含まれる
欠陥部分の検出がなされても、そのときレベルデータ形
成部５６から得られるレベルデータＤＥがあらわすレベ
ル、即ち、検出された欠陥部分のレベルが、最小レベル
識別データメモリ部５８において保持された最小レベル
識別データＤＭＩＮにより特定された最小レベルデータ
があらわすレベル以下であるときには、データメモリ部
４７Ａに格納された欠陥データＤＺＡ，データメモリ部
４７Ｂに格納された欠陥データＤＺＢ，データメモリ部
４７Ｃに格納された欠陥データＤＺＣ、及び、データメ
モリ部４７Ｄに格納された欠陥データＤＺＤは、いずれ
もそのままの状態に維持される。

【００８７】一方、期間ＴＤＤＥ及び期間ＴＤＤＯにお
いてディジタル撮像信号ＤＩ’に含まれる欠陥部分が検
出され、そのときレベルデータ形成部５６から得られる
レベルデータＤＥがあらわすレベル、即ち、検出された
欠陥部分のレベルが、最小レベル識別データＤＭＩＮに
よって特定された最小レベルデータがあらわすレベルよ
り大であるときには、最小レベル識別データＤＭＩＮに
より特定された最小レベルデータに対応するもの、従っ
て、最小レベル識別データＤＭＩＮにより特定されたも
のとされる欠陥データＤＺＡ，ＤＺＢ，ＤＺＣ及びＤＺ
Ｄのいずれかがデータメモリ部４７Ａ，４７Ｂ，４７Ｃ
及び４７Ｄのいずれかから消去され、それに代えて、そ
のときデータ合成部７０から得られる合成データＤＺが
データメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄのい
ずれかに格納される。

【００８８】斯かる際、データメモリ部４７Ａに格納さ
れた欠陥データＤＺＡが最小レベル識別データＤＭＩＮ
により特定されたものである場合には、欠陥データ格納
制御部５７からのゲート制御信号ＪＢ，ＪＣ及びＪＤが
夫々ゲート部７３Ｂ，７３Ｃ及び７３Ｄに供給されて、
ゲート部７３Ｂ，７３Ｃ及び７３Ｄがオン状態とされる
とともに、ゲート制御信号ＧＤがゲート部７１Ｄに供給
されて、ゲート部７１Ｄがオン状態とされる。それによ
り、データメモリ部４７Ｂに格納された欠陥データＤＺ
Ｂが、ゲート部７３Ｂ及び加算部７２Ａを通じてデータ
メモリ部４７Ａに移転されて、データメモリ部４７Ａに
格納されていた欠陥データＤＺＡが消去されて、移転さ
れた欠陥データＤＺＢが新たな欠陥データＤＺＡとして
格納され、また、データメモリ部４７Ｃに格納された欠
陥データＤＺＣが、ゲート部７３Ｃ及び加算部７２Ｂを
通じてデータメモリ部４７Ｂに移転されて新たな欠陥デ
ータＤＺＢとして格納され、さらに、データメモリ部４
７Ｄに格納された欠陥データＤＺＤが、ゲート部７３Ｄ
及び加算部７２Ｃを通じてデータメモリ部４７Ｃに移転
されて新たな欠陥データＤＺＣとして格納されるととも
に、データ合成部７０から得られる合成データＤＺがゲ
ート部７１Ｄを通じてデータメモリ部４７Ｄに供給さ
れ、新たな欠陥データＤＺＤとして格納される。

【００８９】また、データメモリ部４７Ｂに格納された
欠陥データＤＺＢが最小レベル識別データＤＭＩＮによ
り特定されたものである場合には、欠陥データ格納制御
部５７からのゲート制御信号ＪＣ及びＪＤが夫々ゲート
部７３Ｃ及び７３Ｄに供給されて、ゲート部７３Ｃ及び
７３Ｄがオン状態とされるとともに、ゲート制御信号Ｇ
Ｄがゲート部７１Ｄに供給されて、ゲート部７１Ｄがオ
ン状態とされる。それにより、データメモリ部４７Ａに
格納された欠陥データＤＺＡがそのままに維持されるも
とで、データメモリ部４７Ｃに格納された欠陥データＤ
ＺＣが、ゲート部７３Ｃ及び加算部７２Ｂを通じてデー
タメモリ部４７Ｂに移転され、データメモリ部４７Ｂに
格納されていた欠陥データＤＺＢが消去されて、移転さ
れた欠陥データＤＺＣが新たな欠陥データＤＺＢとして
格納され、また、データメモリ部４７Ｄに格納された欠
陥データＤＺＤが、ゲート部７３Ｄ及び加算部７２Ｃを
通じてデータメモリ部４７Ｃに移転されて新たな欠陥デ
ータＤＺＣとして格納されるとともに、データ合成部７
０から得られる合成データＤＺがゲート部７１Ｄを通じ
てデータメモリ部４７Ｄに供給され、新たな欠陥データ
ＤＺＤとして格納される。

【００９０】同様に、データメモリ部４７Ｃに格納され
た欠陥データＤＺＣが最小レベル識別データＤＭＩＮに
より特定されたものである場合には、欠陥データ格納制
御部５７からのゲート制御信号ＪＤがゲート部７３Ｄに
供給されて、ゲート部７３Ｄがオン状態とされるととも
に、ゲート制御信号ＧＤがゲート部７１Ｄに供給され
て、ゲート部７１Ｄがオン状態とされる。それにより、
データメモリ部４７Ａに格納された欠陥データＤＺＡ及
びデータメモリ部４７Ｂに格納された欠陥データＤＺＢ
がそのままに維持されるもとで、データメモリ部４７Ｄ
に格納された欠陥データＤＺＤが、ゲート部７３Ｄ及び
加算部７２Ｃを通じてデータメモリ部４７Ｃに移転さ
れ、データメモリ部４７Ｃに格納されていた欠陥データ
ＤＺＣが消去されて、移転された欠陥データＤＺＤが新
たな欠陥データＤＺＣとして格納されるとともに、デー
タ合成部７０から得られる合成データＤＺがゲート部７
１Ｄを通じてデータメモリ部４７Ｄに供給され、新たな
欠陥データＤＺＤとして格納される。

【００９１】さらに、データメモリ部４７Ｄに格納され
た欠陥データＤＺＤが最小レベル識別データＤＭＩＮに
より特定されたものである場合には、欠陥データ格納制
御部５７からのゲート制御信号ＧＤがゲート部７１Ｄに
供給されて、ゲート部７１Ｄがオン状態とされる。それ
により、データメモリ部４７Ａに格納された欠陥データ
ＤＺＡ，データメモリ部４７Ｂに格納された欠陥データ
ＤＺＢ、及び、データメモリ部４７Ｃに格納された欠陥
データＤＺＣがそのままに維持されるもとで、データ合
成部７０から得られる合成データＤＺがゲート部７１Ｄ
を通じてデータメモリ部４７Ｄに供給され、データメモ
リ部４７Ｄに格納されていた欠陥データＤＺＤが消去さ
れて、データ合成部７０からの合成データＤＺが新たな
欠陥データＤＺＤとして格納される。

【００９２】このようにされることにより、データメモ
リ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄの夫々がデータ
の格納がなされていない状態にあっては、その状態か
ら、レベルデータメモリ部４７Ａ，４７Ｂ，４７Ｃ及び
４７Ｄの夫々にデータが格納された状態となるまで、期
間ＴＤＤＥ及び期間ＴＤＤＯにおいて、ディジタル撮像
信号ＤＩ’に含まれる欠陥部分が検出される毎に、その
検出された欠陥部分に対応する合成データＤＺが、デー
タメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに、それ
らについてのアドレス順に従って、順次、欠陥データＤ
ＺＡ，ＤＺＢ，ＤＺＣ及びＤＺＤとして格納され、その
後にあっては、期間ＴＤＤＥ及び期間ＴＤＤＯにおい
て、ディジタル撮像信号ＤＩ’に含まれる欠陥部分が検
出され、その検出された欠陥部分のレベルが、最小レベ
ル識別データＤＭＩＮによって特定された最小レベルデ
ータがあらわすレベルより大であるとき、データメモリ
部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに夫々格納された
欠陥データＤＺＡ，ＤＺＢ，ＤＺＣ及びＤＺＤのうちの
最小レベル識別データＤＭＩＮにより特定されたもの以
外のものについての必要に応じた移転が行われて、最小
レベル識別データＤＭＩＮにより特定されたものが消去
され、それに代えて、そのとき検出された欠陥部分に対
応する合成データＤＺが、データメモリ部４７Ｄに新た
な欠陥データＤＺＤとして格納されることになる。

【００９３】次に、期間ＴＤＤＥ及び期間ＴＤＤＯが経
過すると、メモリ書込制御信号発生部４６からのメモリ
書込制御信号ＣＷＣが供給される検出終了信号発生部７
８から、図７のＨに示される如くの、メモリ書込制御信
号ＣＷＣの後縁時点に応じて形成される検出終了信号Ｃ
Ｅが得られ、その検出終了信号ＣＥが制御ユニット３６
に供給される。それにより、制御ユニット３６は、図７
のＣに示される如くに、欠陥検出指令信号ＣＳＴの送出
を検出終了信号ＣＥの前縁時点以降の時点において停止
させる。そして、検出終了信号ＣＥの前縁時点におい
て、欠陥検出部３５は、欠陥検出動作、即ち、ディジタ
ル撮像信号ＤＩ’における欠陥部分を検出し、検出され
た欠陥部分の原因をなしている固体撮像部１０の撮像面
形成部における欠陥画素を特定する欠陥アドレスデータ
を、欠陥データＤＺＡ，ＤＺＢ，ＤＺＣもしくはＤＺＤ
として、データメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４
７Ｄに格納する動作が完了し、その後、例えば、映像信
号出力期間ＴＣＯに戻る。

【００９４】欠陥検出動作が完了した欠陥検出部３５に
あっては、その後の映像信号出力期間ＴＣＯにおいて、
データメモリ部４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄか
ら、そこに格納された欠陥データＤＺＡ，ＤＺＢ，ＤＺ
Ｃ及びＤＺＤが順次読み出され、加算部７４を通じて、
読出欠陥データＤＺＺとしてデータ分離部８５に供給さ
れる。データ分離部８５にあっては、読出欠陥データＤ
ＺＺに含まれる、固体撮像部１０の撮像面形成部につい
ての欠陥アドレスデータを形成する計数データＤＡＶ及
びＤＡＨが、読出計数データＤＡＶＲ及びＤＡＨＲとし
て分離されて取り出される。そして、データ分離部８５
から分離されて得られる読出計数データＤＡＶＲ及びＤ
ＡＨＲが、垂直方向アドレス比較部（Ｖ−アドレス比較
部）８７及び水平方向アドレス比較部（Ｈ−アドレス比
較部）８８に夫々供給されてラッチされる。

【００９５】Ｖ−アドレス比較部８７には、Ｖ−アドレ
スカウンタ６５からの計数データＤＡＶが、信号供給端
子９０を通じて供給される。そして、Ｖ−アドレスカウ
ンタ６５からの計数データＤＡＶがあらわす垂直方向ア
ドレスデータＡＶがＶ−アドレス比較部８７にラッチさ
れた読出計数データＤＡＶＲがあらわす垂直方向アドレ
スＡＶと一致するとき、Ｖ−アドレス比較部８７から、
高レベルをとる比較出力信号ＣＶＲが得られて、アンド
回路８９の一方の入力端に供給される。

【００９６】一方、Ｈ−アドレス比較部８８には、Ｈ−
アドレスカウンタ６６からの計数データＤＡＨが、信号
供給端子９１を通じて供給される。そして、Ｈ−アドレ
スカウンタ６６からの計数データＤＡＨがあらわす水平
方向アドレスデータＡＨがＨ−アドレス比較部８８にラ
ッチされた読出計数データＤＡＨＲがあらわす水平方向
アドレスＡＨと一致するとき、Ｈ−アドレス比較部８８
から、高レベルをとる比較出力信号ＣＨＲが得られて、
アンド回路８９の他方の入力端に供給される。

【００９７】アンド回路８９からは、比較出力信号ＣＶ
Ｒと比較出力信号ＣＨＲとの両者が高レベルをとるもの
となるとき、欠陥補正指示信号ＣＤが得られ、それが欠
陥補正部３２に供給される。斯かるもとで、データ分離
部８５，Ｖ−アドレス比較部８７，Ｈ−アドレス比較部
８８及びアンド回路８９を含む回路ブロック部分によ
り、制御信号形成部が構成されている。

【００９８】上述の例においては、欠陥検出部３５によ
るディジタル撮像信号ＤＩ’における欠陥部分を検出
し、検出された欠陥部分の原因をなしている固体撮像部
１０の撮像面形成部における欠陥画素を特定する欠陥ア
ドレスデータを、データメモリ部４７Ａ，４７Ｂ、４７
Ｃ及び４７Ｄに格納する動作が、絞り機構１２が全絞り
状態とされて、固体撮像部１０の撮像面形成部が実質的
に外光が入射しない状態におかれたもとで行われてい
て、撮像面形成部における、外光を受けないもとにおい
ても比較的大量の電荷を蓄積して送出するという動作不
良を生じる欠陥画素に関しての検出とそれに起因する撮
像信号の欠陥部分の補正が行われている。しかしなが
ら、本発明は斯かる例に限られるものではなく、例え
ば、欠陥検出部３５によるディジタル撮像信号ＤＩ’に
おける欠陥部分を検出し、検出された欠陥部分の原因を
なしている固体撮像部１０の撮像面形成部における欠陥
画素を特定する欠陥アドレスデータを、データメモリ部
４７Ａ，４７Ｂ，４７Ｃ及び４７Ｄに格納する動作が、
固体撮像部１０の撮像面形成部が、その有効領域の全体
に亙って外光が略均一に入射する状態におかれたもとで
行われるようにされ、撮像面形成部における、外光を受
けたもとにおいても適正量の電荷を蓄積しないという動
作不良を生じる欠陥画素に関しての検出とそれに起因す
る撮像信号の欠陥部分の補正を行うことができるものと
されてもよい。

【００９９】

【発明の効果】以上の説明から明らかな如く、本発明に
係る撮像信号欠陥検出及び補正装置並びに撮像信号欠陥
検出及び補正方法にあっては、撮像面形成部に投影され
る画像に基づいて形成される撮像信号における欠陥部分
が検出されると、その欠陥部分に対応する欠陥アドレス
データがデータメモリ手段に格納される動作が選択的に
行われ、その際、例えば、データメモリ手段におけるデ
ータ格納メモリ容量に余裕がある場合には、新たに検出
された欠陥部分に対応する欠陥アドレスデータがデータ
メモリ手段にそれにおけるアドレス順に順次格納される
状態とされ、また、データメモリ手段におけるデータ格
納メモリ容量に余裕が無い場合には、新たに検出された
欠陥部分のレベルが、最小レベル識別データにより特定
された欠陥アドレスデータに対応する欠陥部分のレベル
より大であるとき、最小レベル識別データにより特定さ
れた欠陥アドレスデータに代えて、新たに検出された欠
陥部分に対応する欠陥アドレスデータがデータメモリ手
段にそれにおけるアドレス順に順次格納される状態とさ
れるとともに、新たな最小レベル識別データの形成及び
保持が行われる。そして、データメモリ手段から読み出
された欠陥アドレスデータに基づいて、撮像信号に対す
る欠陥補正部に欠陥補正動作制御信号が送出される。

【０１００】従って、検出されてもそれに対応する欠陥
アドレスデータのデータメモリ手段への格納がなされな
いものとされる欠陥部分のレベルが、対応する欠陥アド
レスデータがデータメモリ手段に格納された欠陥部分の
レベルより大であるという事態の発生が回避されるとと
もに、欠陥補正部に順次到来する撮像信号における欠陥
部分に対応する欠陥アドレスデータのデータメモリ手段
からの読み出し、及び、読み出された欠陥アドレスデー
タに対する欠陥補正動作制御信号を得るための処理を適
切に行うための回路構成が、比較的簡単な構成を有する
小規模なもので足りることになる。

【図面の簡単な説明】

【図１】本発明に係る撮像信号欠陥検出及び補正方法の
一例が実施される、本発明に係る撮像信号欠陥検出及び
補正装置の一例における欠陥検出部の具体構成例の部分
を示すブロック構成図である。

【図２】本発明に係る撮像信号欠陥検出及び補正方法の
一例が実施される、本発明に係る撮像信号欠陥検出及び
補正装置の一例を、それが適用される固体撮像部，光学
系等と共に示すブロック構成図である。

【図３】図２に示される例が適用される固体撮像部にお
ける撮像面形成部の説明に供される概略構成図である。

【図４】図２に示される例が適用される固体撮像部の動
作説明に供されるタイムーチャートである。

【図５】図２に示される例が適用される撮像部の動作説
明に供されるタイムーチャートである。

【図６】図２に示される例における欠陥検出部の具体構
成例の部分を示すブロック構成図である。

【図７】図１及び図６に示される欠陥検出部の具体構成
例の動作説明に供されるタイムーチャートである。

【符号の説明】

１０ 固体撮像部 １１ レンズ・システム １２ 絞り機構 １３ 半導体基体 １５ 光電変換素子部 １６ 垂直電荷転送部 １７ 電荷読出ゲート部 １８ 水平電荷転送部 １９ 電荷出力部 ２０ 出力端子 ２５ 駆動信号形成部 ２６ タイミング信号形成部 ２７ 同期信号発生部 ３０ サンプリング・ホールド部 ３１ Ａ／Ｄ変換部 ３２ 欠陥補正部 ３３ 信号処理部 ３５ 欠陥検出部 ３６ 制御ユニット ４５ 蓄積指令信号発生部 ４６ メモリ書込制御信号発生部 ４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ データメモリ部 ５２ レベル比較部 ５３ 基準レベル発生部 ５５Ａ，５５Ｂ，５５Ｃ，５５Ｄ レベルデータ比較
部 ５６ レベルデータ形成部 ５７ 欠陥データ格納制御部 ５８ 最小レベル識別データメモリ部 ６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ，６３Ｂ，６３Ｃ，６
３Ｄ，７１Ａ，７１Ｂ，７１Ｃ，７１Ｄ，７３Ｂ，７３
Ｃ，７３Ｄ ゲート部 ６２Ａ，６２Ｂ，６２Ｃ，６２Ｄ レベルデータメモ
リ部 ６５ Ｖ−アドレスカウンタ ６６ Ｈ−アドレスカウンタ ７８ 検出終了信号発生部 ８７ Ｖ−アドレス比較部 ８８ Ｈ−アドレス比較部 ８９ アンド回路

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】複数の画素が配列配置されて成るものとさ
   れた撮像面形成部を有し、該撮像面形成部に投影される
   画像に基づく撮像信号が得られる撮像部からの上記撮像
   信号に含まれる、上記撮像面形成部における欠陥画素か
   らの出力信号に基づく欠陥部分を検出する信号欠陥検出
   部と、 該信号欠陥検出部により上記欠陥部分が検出されると
   き、上記撮像面形成部における各画素を特定するアドレ
   スデータのうちの、上記欠陥部分の原因をなす欠陥画素
   に対応するものとされる欠陥アドレスデータを格納する
   データメモリ手段と、 該データメモリ手段における上記欠陥アドレスデータの
   格納を上記データメモリ手段におけるアドレス順に順次
   行われるものとなす第１の制御，上記データメモリ手段
   に格納された欠陥アドレスデータのうちの、対応する欠
   陥部分のレベルが最小であるものを特定する最小レベル
   識別データを形成して保持し、上記信号欠陥検出部によ
   り新たに検出された欠陥部分のレベルと上記最小レベル
   識別データにより特定された欠陥アドレスデータに対応
   する欠陥部分のレベルとの比較結果に応じて、上記新た
   に検出された欠陥部分に対応する欠陥アドレスデータに
   ついての、上記最小レベル識別データにより特定された
   欠陥アドレスデータに代えての上記データメモリ手段へ
   の格納を選択的に行う第２の制御、及び、上記データメ
   モリ手段への上記新たに検出された欠陥部分に対応する
   欠陥アドレスデータについての格納を上記データメモリ
   手段におけるアドレス順に順次行われるものとすべく、
   上記データメモリ手段に格納された欠陥アドレスデータ
   についてのアドレス位置を必要に応じて移転させる第３
   の制御を行う欠陥データ格納制御部と、 上記データメモリ手段から読み出された上記欠陥アドレ
   スデータに基づいて、上記撮像信号に対する欠陥補正部
   に欠陥補正動作制御信号を送出する制御信号形成部と、
   を備えて構成される撮像信号欠陥検出及び補正装置。
2. 【請求項２】上記データメモリ手段に格納された欠陥ア
   ドレスデータに対応する欠陥部分のレベルと上記信号欠
   陥検出部により新たに検出された欠陥部分のレベルとを
   比較するレベル比較部を備え、上記欠陥データ格納制御
   部が、上記レベル比較部の比較出力信号に基づき、上記
   新たに検出された欠陥部分のレベルが、上記最小レベル
   識別データにより特定された欠陥アドレスデータに対応
   する欠陥部分のレベルより大であることが判明したと
   き、上記最小レベル識別データにより特定された欠陥ア
   ドレスデータに代えて、上記新たに検出された欠陥部分
   に対応する欠陥アドレスデータが上記データメモリ手段
   に格納される状態となすとともに、新たな最小レベル識
   別データの形成及び保持を行うことを特徴とする請求項
   １記載の撮像信号欠陥検出及び補正装置。
3. 【請求項３】上記欠陥データ格納制御部が、上記データ
   メモリ手段におけるデータ格納メモリ容量に余裕がある
   場合には、上記信号欠陥検出部により新たに検出された
   欠陥部分に対応する欠陥アドレスデータが上記データメ
   モリ手段に該データメモリ手段におけるアドレス順に順
   次格納される状態となし、また、上記データメモリ手段
   におけるデータ格納メモリ容量に余裕が無い場合には、
   上記信号欠陥検出部により新たに検出された欠陥部分の
   レベルが、上記最小レベル識別データにより特定された
   欠陥アドレスデータに対応する欠陥部分のレベルより大
   であるとき、上記最小レベル識別データにより特定され
   た欠陥アドレスデータに代えて、上記新たに検出された
   欠陥部分に対応する欠陥アドレスデータが上記データメ
   モリ手段に格納される状態となすことを特徴とする請求
   項２記載の撮像信号欠陥検出及び補正装置。
4. 【請求項４】上記レベル比較部が、上記信号欠陥検出部
   により検出される欠陥部分のレベルをあらわす欠陥レベ
   ルデータを得るレベルデータ形成部と、該レベルデータ
   形成部から得られる欠陥レベルデータを格納するレベル
   データメモリ手段と、該レベルデータメモリ手段に格納
   された欠陥レベルデータと、上記レベルデータ形成部か
   ら得られる上記信号欠陥検出部により新たに検出された
   欠陥部分のレベルをあらわす欠陥レベルデータとを比較
   するレベルデータ比較部を備えて成ることを特徴とする
   請求項２記載の撮像信号欠陥検出及び補正装置。
5. 【請求項５】複数の画素が配列配置されて成るものとさ
   れた撮像面形成部を有し、該撮像面形成部に投影される
   画像に基づく撮像信号が得られる撮像部からの上記撮像
   信号に含まれる、上記撮像面形成部における欠陥画素か
   らの出力信号 に基づく欠陥部分を検出する第１のステッ
   プと、 該第１のステップにおいて上記欠陥部分が検出されると
   き、上記撮像面形成部における各画素を特定するアドレ
   スデータのうちの、上記欠陥部分の原因をなす欠陥画素
   に対応するものとされる欠陥アドレスデータのデータメ
   モリ手段への格納を、該データメモリ手段におけるアド
   レス順に順次行われるものとなし、上記データメモリ手
   段に格納された欠陥アドレスデータのうちの、対応する
   欠陥部分のレベルが最小であるものを特定する最小レベ
   ル識別データを形成して保持し、上記信号欠陥検出部に
   より新たに検出された欠陥部分のレベルと上記最小レベ
   ル識別データにより特定された欠陥アドレスデータに対
   応する欠陥部分のレベルとの比較結果に応じて、上記新
   たに検出された欠陥部分に対応する欠陥アドレスデータ
   についての、上記最小レベル識別データにより特定され
   た欠陥アドレスデータに代えての上記データメモリ手段
   への格納を選択的に行い、該データメモリ手段への上記
   新たに検出された欠陥部分に対応する欠陥アドレスデー
   タについての格納を上記データメモリ手段におけるアド
   レス順に順次行われるものとすべく、上記データメモリ
   手段に格納された欠陥アドレスデータについてのアドレ
   ス位置を必要に応じて移転させる第２のステップと、 上記データメモリ手段から読み出された上記欠陥アドレ
   スデータに基づいて、上記撮像信号に対する欠陥補正部
   に欠陥補正動作制御信号を送出する第３のステップと、
   を含むことを特徴とする撮像信号欠陥検出及び補正方
   法。
6. 【請求項６】上記第２のステップにおいて、上記新たに
   検出された欠陥部分のレベルが上記最小レベル識別デー
   タにより特定された欠陥アドレスデータに対応する欠陥
   部分のレベルより大であることが判明したとき、上記最
   小レベル識別データにより特定された欠陥アドレスデー
   タに代えて、上記新たに検出された欠陥部分に対応する
   欠陥アドレスデータを上記データメモリ手段に格納する
   とともに、新たな最小レベル識別データの形成及び保持
   を行うことを特徴とする請求項５記載の撮像信号欠陥検
   出及び補正方法。