JP3495244B2 - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JP3495244B2 JP3495244B2 JP03281898A JP3281898A JP3495244B2 JP 3495244 B2 JP3495244 B2 JP 3495244B2 JP 03281898 A JP03281898 A JP 03281898A JP 3281898 A JP3281898 A JP 3281898A JP 3495244 B2 JP3495244 B2 JP 3495244B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- package
- lid
- base
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1617—Cavity coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電子部品を収納する
ための電子部品収納用パッケージに関するものである。
ための電子部品収納用パッケージに関するものである。
【０００２】
【従来の技術】従来の電子部品収納用パッケージは、内
部にタングステンやモリブデン等で形成された電源線、
グランド線、信号線を有し、且つ上面に電子部品を搭載
するための搭載部を有するアルミナセラミックス等の電
気絶縁材料より成る基体と、同じくアルミナセラミック
ス等の電気絶縁材料より成り、前記基体の搭載部に搭載
される半導体素子等の電子部品を収容する空所を形成す
るための凹部を有する蓋体とから構成されており、基体
の搭載部に半導体素子等の電子部品を搭載固定するとと
もに該電子部品の各端子を基体に設けた電源線、グラン
ド線、信号線にボンディングワイヤを介し電気的に接続
し、しかる後、基体上に蓋体を内部に電子部品を収容す
るようにしてガラス等の封止材により接合させ、これに
よって最終製品としての電子装置が完成する。
部にタングステンやモリブデン等で形成された電源線、
グランド線、信号線を有し、且つ上面に電子部品を搭載
するための搭載部を有するアルミナセラミックス等の電
気絶縁材料より成る基体と、同じくアルミナセラミック
ス等の電気絶縁材料より成り、前記基体の搭載部に搭載
される半導体素子等の電子部品を収容する空所を形成す
るための凹部を有する蓋体とから構成されており、基体
の搭載部に半導体素子等の電子部品を搭載固定するとと
もに該電子部品の各端子を基体に設けた電源線、グラン
ド線、信号線にボンディングワイヤを介し電気的に接続
し、しかる後、基体上に蓋体を内部に電子部品を収容す
るようにしてガラス等の封止材により接合させ、これに
よって最終製品としての電子装置が完成する。
【０００３】しかしながら、従来、基体や蓋体に使用さ
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、タングステンやモリブデン等からな
る信号線は高調波のノイズを伝搬させ易いこと、及び近
時、半導体素子等の電子部品は高速駆動が行われるよう
になってきており、ノイズの影響を極めて受け易いもの
となってきていること等から外部近接位置にノイズ発生
源があると内部に収容する半導体素子等の電子部品や基
体に設けた信号線にノイズが極めて容易に入り込み、そ
の結果、前記入り込んだノイズによって半導体素子等の
電子部品に誤動作を発生させてしまうという欠点を有し
ていた。
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、タングステンやモリブデン等からな
る信号線は高調波のノイズを伝搬させ易いこと、及び近
時、半導体素子等の電子部品は高速駆動が行われるよう
になってきており、ノイズの影響を極めて受け易いもの
となってきていること等から外部近接位置にノイズ発生
源があると内部に収容する半導体素子等の電子部品や基
体に設けた信号線にノイズが極めて容易に入り込み、そ
の結果、前記入り込んだノイズによって半導体素子等の
電子部品に誤動作を発生させてしまうという欠点を有し
ていた。
【０００４】また高速駆動を行う電子部品はそれ自体が
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
【０００５】そこで上記欠点を解消するために、本願出
願人は先に、基体に形成されている信号線をグランド線
で挟み、かつ蓋体の凹部内壁に金属層を被着させるとと
もに該金属層を基体のグランド線に電気的に接続させた
電子部品収納用パッケージを提案した（特願平４ー２０
３６４６号参照）。
願人は先に、基体に形成されている信号線をグランド線
で挟み、かつ蓋体の凹部内壁に金属層を被着させるとと
もに該金属層を基体のグランド線に電気的に接続させた
電子部品収納用パッケージを提案した（特願平４ー２０
３６４６号参照）。
【０００６】かかる電子部品収納用パッケージによれ
ば、基体の信号線をグランド線で挟み、かつ蓋体の凹部
内壁に金属層を被着させるとともに該金属層を前記基体
のグランド線に電気的に接続させたことから基体に形成
した信号線及びパッケージの内部に収容する電子部品の
両方はグランド線で完全にシールドされることとなって
基体に形成した信号線及びパッケージの内部に収容する
電子部品に外部ノイズが入り込むことはなく、その結
果、内部に収容する電子部品を正常、且つ安定に作動さ
せることが可能となる。
ば、基体の信号線をグランド線で挟み、かつ蓋体の凹部
内壁に金属層を被着させるとともに該金属層を前記基体
のグランド線に電気的に接続させたことから基体に形成
した信号線及びパッケージの内部に収容する電子部品の
両方はグランド線で完全にシールドされることとなって
基体に形成した信号線及びパッケージの内部に収容する
電子部品に外部ノイズが入り込むことはなく、その結
果、内部に収容する電子部品を正常、且つ安定に作動さ
せることが可能となる。
【０００７】また同時に内部に収容する電子部品等が発
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
【０００８】
【発明が解決しようとする課題】しかしながら、この電
子部品収納用パッケージにおいては、パッケージ内部に
収容する電子部品への外部ノイズの影響及びパッケージ
内部に収容する電子部品が発したノイズの外部装置への
影響は有効に防止し得るもののパッケージ内部に収容す
る電子部品が発したノイズはその一部が蓋体の凹部内壁
に被着させた金属層で反射して元の電子部品に入り込む
こと、及び信号線を電気信号が伝搬した際、信号線の屈
曲部で反射すること等により発生するノイズは防止でき
ず、電子部品がそれ自信の発したノイズや信号線の屈曲
部で発生したノイズによって誤動作を起こしてしまうと
いう解決すべき問題を有していた。
子部品収納用パッケージにおいては、パッケージ内部に
収容する電子部品への外部ノイズの影響及びパッケージ
内部に収容する電子部品が発したノイズの外部装置への
影響は有効に防止し得るもののパッケージ内部に収容す
る電子部品が発したノイズはその一部が蓋体の凹部内壁
に被着させた金属層で反射して元の電子部品に入り込む
こと、及び信号線を電気信号が伝搬した際、信号線の屈
曲部で反射すること等により発生するノイズは防止でき
ず、電子部品がそれ自信の発したノイズや信号線の屈曲
部で発生したノイズによって誤動作を起こしてしまうと
いう解決すべき問題を有していた。
【０００９】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する電子部品にノイズが入り
込むのを有効に防止し、電子部品を長期間にわたり正
常、かつ安定に作動させることができる電子部品収納用
パッケージを提供することにある。
で、その目的は内部に収容する電子部品にノイズが入り
込むのを有効に防止し、電子部品を長期間にわたり正
常、かつ安定に作動させることができる電子部品収納用
パッケージを提供することにある。
【００１０】
【課題を解決するための手段】本発明は、信号線、グラ
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体と、該搭載部に搭載される電子部品を内部に
収容するための凹部を有する蓋体とから成り、基体と蓋
体とを封止材を介し取着することによって内部に電子部
品を気密に収容するようになした電子部品収納用パッケ
ージであって、前記基体はガラスセラミックス焼結体か
ら成るとともに前記信号線と同時焼成によって形成さ
れ、前記基体の信号線の少なくとも一部に磁性粉末を含
有させるとともに信号線をグランド線で挟み、かつ蓋体
の凹部内壁に三角柱形状の電波吸収材から成る突起が複
数個配列された金属層を被着させるとともに該金属層を
前記基体のグランド線に電気的に接続させたことを特徴
とするものである。
ンド線を有し、且つ電子部品を搭載するための搭載部を
有する基体と、該搭載部に搭載される電子部品を内部に
収容するための凹部を有する蓋体とから成り、基体と蓋
体とを封止材を介し取着することによって内部に電子部
品を気密に収容するようになした電子部品収納用パッケ
ージであって、前記基体はガラスセラミックス焼結体か
ら成るとともに前記信号線と同時焼成によって形成さ
れ、前記基体の信号線の少なくとも一部に磁性粉末を含
有させるとともに信号線をグランド線で挟み、かつ蓋体
の凹部内壁に三角柱形状の電波吸収材から成る突起が複
数個配列された金属層を被着させるとともに該金属層を
前記基体のグランド線に電気的に接続させたことを特徴
とするものである。
【００１１】また本発明は、前記突起を有機樹脂中に黒
鉛の粉末を分散含有させて形成したことを特徴とするも
のである。
鉛の粉末を分散含有させて形成したことを特徴とするも
のである。
【００１２】更に本発明は、前記突起を底辺の長さが
０．２乃至１．０ｍｍ、幅が０．２乃至１．０ｍｍ、高
さが０．３乃至１．０ｍｍの三角柱形状と成したことを
特徴とするものである。
０．２乃至１．０ｍｍ、幅が０．２乃至１．０ｍｍ、高
さが０．３乃至１．０ｍｍの三角柱形状と成したことを
特徴とするものである。
【００１３】本発明の電子部品収納用パッケージによれ
ば、基体の信号線をグランド線で挟むとともに凹部を有
する蓋体の凹部内壁に金属層を被着させ、該グランド線
と蓋体の金属属とを電気的に接続させたことから基体に
形成した信号線及びパッケージ内部に収容する電子部品
はグランド線及び金属層で完全にシールドされることと
なり、その結果、基体に形成した信号線及びパッケージ
の内部に収容する電子部品に外部ノイズが入り込むこと
はなく、内部に収容する電子部品を正常、かつ安定に作
動させることが可能となる。
ば、基体の信号線をグランド線で挟むとともに凹部を有
する蓋体の凹部内壁に金属層を被着させ、該グランド線
と蓋体の金属属とを電気的に接続させたことから基体に
形成した信号線及びパッケージ内部に収容する電子部品
はグランド線及び金属層で完全にシールドされることと
なり、その結果、基体に形成した信号線及びパッケージ
の内部に収容する電子部品に外部ノイズが入り込むこと
はなく、内部に収容する電子部品を正常、かつ安定に作
動させることが可能となる。
【００１４】また本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
【００１５】更に本発明の電子部品収納用パッケージに
よれば、信号線の少なくとも一部に磁性粉末を含有させ
たことから、信号線を電気信号が伝搬した際、信号線の
屈曲部で反射すること等により発生するノイズは信号線
の磁性粉末で熱エネルギーに変換されて吸収され、その
結果、信号線の屈曲部で発生したノイズによる電子部品
の誤動作を有効に防止し、電子部品を正常、かつ安定に
作動させることが可能となる。
よれば、信号線の少なくとも一部に磁性粉末を含有させ
たことから、信号線を電気信号が伝搬した際、信号線の
屈曲部で反射すること等により発生するノイズは信号線
の磁性粉末で熱エネルギーに変換されて吸収され、その
結果、信号線の屈曲部で発生したノイズによる電子部品
の誤動作を有効に防止し、電子部品を正常、かつ安定に
作動させることが可能となる。
【００１６】
【発明の実施の形態】次に本発明を添付の図面に基づき
詳細に説明する。図１乃至図３は本発明の電子部品収納
用パッケージとして半導体素子を収容する半導体素子収
納用パッケージを例に示す図であり、半導体素子収納用
パッケージ１は、主に、基体２と蓋体３とから構成され
ている。
詳細に説明する。図１乃至図３は本発明の電子部品収納
用パッケージとして半導体素子を収容する半導体素子収
納用パッケージを例に示す図であり、半導体素子収納用
パッケージ１は、主に、基体２と蓋体３とから構成され
ている。
【００１７】 前記基体２は、概ね四角形の板状の部材
であり、ＳｉＯ２−Ａｌ２Ｏ３−ＭｇＯ−ＺｎＯ−Ｂ２
Ｏ３系結晶性ガラス等のガラスセラミックス焼結体で構
成されている。
であり、ＳｉＯ２−Ａｌ２Ｏ３−ＭｇＯ−ＺｎＯ−Ｂ２
Ｏ３系結晶性ガラス等のガラスセラミックス焼結体で構
成されている。
【００１８】また前記基体２の上面中央部には半導体素
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定される。
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定される。
【００１９】 前記基体２は、ＳｉＯ２−Ａｌ２Ｏ３−
ＭｇＯ−ＺｎＯ−Ｂ２Ｏ３系結晶性ガラス等のガラスセ
ラミックス焼結体から成り、酸化珪素（ＳｉＯ２）、酸
化アルミニウム（Ａｌ２Ｏ３）、酸化マグネシウム（Ｍ
ｇＯ）、酸化亜鉛（ＺｎＯ）、酸化ビスマス（Ｂ
２Ｏ３）に適当な有機溶剤、溶媒、可塑剤等を添加混合
して泥漿状となすとともに、該泥漿物をドクターブレー
ド法やカレンダーロール法等によりシート状に成形して
複数枚のグリーンシート（生シート）を得、しかる後、
前記グリーンシートに適当な打ち抜き加工を施すととも
に所定の順に上下に積層し、８００〜１０５０℃の温度
で焼成することによって製作される。
ＭｇＯ−ＺｎＯ−Ｂ２Ｏ３系結晶性ガラス等のガラスセ
ラミックス焼結体から成り、酸化珪素（ＳｉＯ２）、酸
化アルミニウム（Ａｌ２Ｏ３）、酸化マグネシウム（Ｍ
ｇＯ）、酸化亜鉛（ＺｎＯ）、酸化ビスマス（Ｂ
２Ｏ３）に適当な有機溶剤、溶媒、可塑剤等を添加混合
して泥漿状となすとともに、該泥漿物をドクターブレー
ド法やカレンダーロール法等によりシート状に成形して
複数枚のグリーンシート（生シート）を得、しかる後、
前記グリーンシートに適当な打ち抜き加工を施すととも
に所定の順に上下に積層し、８００〜１０５０℃の温度
で焼成することによって製作される。
【００２０】前記基体２はまたその内部及び上下面に信
号線５ａ及びグランド線５ｂが被着形成されており、該
信号線５ａ及びグランド線５ｂの基体２上面部に導出す
る部位には半導体素子４の各電極がボンディングワイヤ
６を介して電気的に接続され、また基体２の下面部に導
出する部位には外部リードピン７がロウ材を介し取着さ
れている。
号線５ａ及びグランド線５ｂが被着形成されており、該
信号線５ａ及びグランド線５ｂの基体２上面部に導出す
る部位には半導体素子４の各電極がボンディングワイヤ
６を介して電気的に接続され、また基体２の下面部に導
出する部位には外部リードピン７がロウ材を介し取着さ
れている。
【００２１】前記信号線５ａ及びグランド線５ｂは半導
体素子４の各電極（信号電極及び電源グランド電極等）
を外部電気回路と接続される外部リードピン７に電気的
に接続させる作用を為し、該信号線５ａ及びグランド線
５ｂは、銅、銀、金等の金属粉末によって形成されてい
る。
体素子４の各電極（信号電極及び電源グランド電極等）
を外部電気回路と接続される外部リードピン７に電気的
に接続させる作用を為し、該信号線５ａ及びグランド線
５ｂは、銅、銀、金等の金属粉末によって形成されてい
る。
【００２２】前記信号線５ａ及びグランド線５ｂは、具
体的には銅等の金属粉末に適当な有機溶剤、溶媒を添加
混合して得た金属ペーストを基体２となるグリーンシー
トの表面に予め従来周知のスクリーン印刷法等の厚膜手
法を採用し印刷塗布しておくことによって基体２の内部
及び上下面に被着形成される。
体的には銅等の金属粉末に適当な有機溶剤、溶媒を添加
混合して得た金属ペーストを基体２となるグリーンシー
トの表面に予め従来周知のスクリーン印刷法等の厚膜手
法を採用し印刷塗布しておくことによって基体２の内部
及び上下面に被着形成される。
【００２３】なお、前記信号線５ａやグランド線５ｂ等
を銅、銀、金等の金属粉末で形成した場合、該銅、銀、
金等はその電気抵抗率が３μΩ・ｃｍ以下と低いことか
ら信号線５ａを電気信号が伝搬しても電気信号に大きな
減衰を生じることはなく、これによって半導体素子４に
対し電気信号を確実に出し入れすることができる。
を銅、銀、金等の金属粉末で形成した場合、該銅、銀、
金等はその電気抵抗率が３μΩ・ｃｍ以下と低いことか
ら信号線５ａを電気信号が伝搬しても電気信号に大きな
減衰を生じることはなく、これによって半導体素子４に
対し電気信号を確実に出し入れすることができる。
【００２４】 また前記銅、銀、金等の金属粉末はその
融点が９６０〜１０８０℃であるものの基体２を構成す
るＳｉＯ２−Ａｌ２Ｏ３−ＭｇＯ−ＺｎＯ−Ｂ２Ｏ３系
結晶性ガラス等のガラスセラミックス焼結体の焼成温度
が低いことから基体２を焼成して形成する際に同時に信
号線５ａやグランド線５ｂ等を形成することが可能とな
る。
融点が９６０〜１０８０℃であるものの基体２を構成す
るＳｉＯ２−Ａｌ２Ｏ３−ＭｇＯ−ＺｎＯ−Ｂ２Ｏ３系
結晶性ガラス等のガラスセラミックス焼結体の焼成温度
が低いことから基体２を焼成して形成する際に同時に信
号線５ａやグランド線５ｂ等を形成することが可能とな
る。
【００２５】更に前記基体２の内部及び上下面に被着さ
せた信号線５ａ及びグランド線５ｂは信号線５ａがグラ
ンド線５ｂに挟まれた状態で基体２に形成されており、
信号線５ａを周囲のグランド線５ｂによって完全にシー
ルドした状態となっている。
せた信号線５ａ及びグランド線５ｂは信号線５ａがグラ
ンド線５ｂに挟まれた状態で基体２に形成されており、
信号線５ａを周囲のグランド線５ｂによって完全にシー
ルドした状態となっている。
【００２６】そのため信号線５ａに外部からノイズが入
り込もうとしても該ノイズはグランド線５ｂで遮断さ
れ、信号線５ａにノイズが入り込んで半導体素子４を誤
動作させることはない。
り込もうとしても該ノイズはグランド線５ｂで遮断さ
れ、信号線５ａにノイズが入り込んで半導体素子４を誤
動作させることはない。
【００２７】また更に前記信号線５ａにはその少なくと
も一部に磁性粉末が含有された磁性領域を有しており、
信号線５ａを伝搬するノイズが信号線５ａの屈曲部にお
いて反射すること等によりノイズを発生したとしてもそ
のノイズは前記磁性領域の磁性粉末によって半導体素子
４に入り込む前に熱エネルギーに変換されて吸収され、
その結果、半導体素子４にノイズが入り込むことはな
く、半導体素子４を常に正常に作動させることが可能と
なる。
も一部に磁性粉末が含有された磁性領域を有しており、
信号線５ａを伝搬するノイズが信号線５ａの屈曲部にお
いて反射すること等によりノイズを発生したとしてもそ
のノイズは前記磁性領域の磁性粉末によって半導体素子
４に入り込む前に熱エネルギーに変換されて吸収され、
その結果、半導体素子４にノイズが入り込むことはな
く、半導体素子４を常に正常に作動させることが可能と
なる。
【００２８】 前記信号線５ａの少なくとも一部に含有
される磁性粉末としてはＺｎＦｅ２Ｏ４、ＭｎＦｅ２Ｏ
４、ＦｅＦ２Ｏ４、ＣｏＦｅ２Ｏ４、ＮｉＦｅ２Ｏ４、
ＣｕＦｅ２Ｏ４や六方晶フェライト（Ｂａ−Ｓｒ−Ｃｏ
−Ｚｎ−Ｆｅ−Ｏ）の少なくとも１種が好適に使用され
る。
される磁性粉末としてはＺｎＦｅ２Ｏ４、ＭｎＦｅ２Ｏ
４、ＦｅＦ２Ｏ４、ＣｏＦｅ２Ｏ４、ＮｉＦｅ２Ｏ４、
ＣｕＦｅ２Ｏ４や六方晶フェライト（Ｂａ−Ｓｒ−Ｃｏ
−Ｚｎ−Ｆｅ−Ｏ）の少なくとも１種が好適に使用され
る。
【００２９】 前記ＺｎＦｅ２Ｏ４、ＭｎＦｅ２Ｏ４等
から成る磁性粉末は中性または還元性雰囲気中にて１２
００℃の温度で磁性を失うが、基体２を形成するＳｉＯ
２−Ａｌ２Ｏ３−ＭｇＯ−ＺｎＯ−Ｂ２Ｏ３系結晶性ガ
ラス等のガラスセラミックス焼結体の焼成温度は１０５
０℃以下と低いことから磁性領域を有する信号線５ａを
基体２と同時焼成によって形成しても磁性粉末が磁性を
失うことはなく、これによって信号線５ａを伝搬する電
気信号が信号線５ａの屈曲部において反射すること等に
より発生したノイズは磁性粉末によって確実に熱エネル
ギーに変換されて吸収することができる。
から成る磁性粉末は中性または還元性雰囲気中にて１２
００℃の温度で磁性を失うが、基体２を形成するＳｉＯ
２−Ａｌ２Ｏ３−ＭｇＯ−ＺｎＯ−Ｂ２Ｏ３系結晶性ガ
ラス等のガラスセラミックス焼結体の焼成温度は１０５
０℃以下と低いことから磁性領域を有する信号線５ａを
基体２と同時焼成によって形成しても磁性粉末が磁性を
失うことはなく、これによって信号線５ａを伝搬する電
気信号が信号線５ａの屈曲部において反射すること等に
より発生したノイズは磁性粉末によって確実に熱エネル
ギーに変換されて吸収することができる。
【００３０】前記信号線５ａの内部に含有される磁性粉
末はその量が１０重量％未満であると信号線５ａを伝搬
する電気信号が信号線５ａの屈曲部において反射するこ
と等により発生したノイズを良好に吸収するのが困難と
なり、また７０重量％を超えると信号線５ａの導通抵抗
が高くなり、信号線５ａに電気信号を良好に伝搬させる
ことが困難となる。従って、前記信号線５ａの内部に含
有される磁性粉末はその量を１０乃至７０重量％の範囲
としておくことが好ましい。
末はその量が１０重量％未満であると信号線５ａを伝搬
する電気信号が信号線５ａの屈曲部において反射するこ
と等により発生したノイズを良好に吸収するのが困難と
なり、また７０重量％を超えると信号線５ａの導通抵抗
が高くなり、信号線５ａに電気信号を良好に伝搬させる
ことが困難となる。従って、前記信号線５ａの内部に含
有される磁性粉末はその量を１０乃至７０重量％の範囲
としておくことが好ましい。
【００３１】更に前記信号線５ａ及びグランド線５ｂは
その露出する表面にニッケル、金等から成る耐蝕性に優
れ、且つ良導電性の金属を従来周知のメッキ法によリ
１．０乃至２０．０μｍの厚みに被着させておけば信号
線５ａ及びグランド線５ｂが酸化腐蝕して断線等をする
のを有効に防止することができるとともに信号線５ａ及
びグランド線５ｂへのボンディングワイヤ６の接続及び
外部リードピンの取着を確実となすことができる。従っ
て、前記信号線５ａ及びグランド線５ｂはその露出する
表面にニッケル、金等から成る耐蝕性に優れ、且つ良導
電性の金属を１．０乃至２０．０μｍの厚みに被着させ
ておくことが好ましい。
その露出する表面にニッケル、金等から成る耐蝕性に優
れ、且つ良導電性の金属を従来周知のメッキ法によリ
１．０乃至２０．０μｍの厚みに被着させておけば信号
線５ａ及びグランド線５ｂが酸化腐蝕して断線等をする
のを有効に防止することができるとともに信号線５ａ及
びグランド線５ｂへのボンディングワイヤ６の接続及び
外部リードピンの取着を確実となすことができる。従っ
て、前記信号線５ａ及びグランド線５ｂはその露出する
表面にニッケル、金等から成る耐蝕性に優れ、且つ良導
電性の金属を１．０乃至２０．０μｍの厚みに被着させ
ておくことが好ましい。
【００３２】 また更に前記信号線５ａ及びグランド線
５ｂには外部リードピン７が取着されており、該外部リ
ードピン７は内部に収容する半導体素子４の各電極を外
部電気回路に電気的に接続する作用を為し、コバール金
属（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ
合金）等の金属を板状に加工したものが使用されてい
る。
５ｂには外部リードピン７が取着されており、該外部リ
ードピン７は内部に収容する半導体素子４の各電極を外
部電気回路に電気的に接続する作用を為し、コバール金
属（Ｆｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ
合金）等の金属を板状に加工したものが使用されてい
る。
【００３３】前記外部リードピン７はまたその露出表面
にニッケル、金等を従来周知のメッキ法によリ１．０乃
至２０．０μｍの厚みに被着させておけば外部リードピ
ン７を外部電気回路に確実、且つ強固に接続させること
ができる。従って、外部リードピン７の露出表面にもニ
ッケル、金等を１．０乃至２０．０μｍの厚みに被着さ
せておくことが好ましい。
にニッケル、金等を従来周知のメッキ法によリ１．０乃
至２０．０μｍの厚みに被着させておけば外部リードピ
ン７を外部電気回路に確実、且つ強固に接続させること
ができる。従って、外部リードピン７の露出表面にもニ
ッケル、金等を１．０乃至２０．０μｍの厚みに被着さ
せておくことが好ましい。
【００３４】更に前記基体２はその上面に後述する蓋体
３がガラス等から成る封止材８を介して接合され、これ
によって基体２と蓋体３とから成る容器内部に半導体素
子４が気密に収容される。
３がガラス等から成る封止材８を介して接合され、これ
によって基体２と蓋体３とから成る容器内部に半導体素
子４が気密に収容される。
【００３５】前記蓋体３は、酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子４を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子４を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
【００３６】前記蓋体３は例えば酸化アルミニウム質焼
結体から成る場合、酸化アルミニウム（Ａｌ2 Ｏ3 ）、
酸化珪素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、
酸化亜鉛カルシウム（ＣａＯ）等に適当な有機溶剤、溶
媒を添加混合して得た原料粉末を所定形状のプレス金型
内に充填するとともに一定圧力を印加して成形し、しか
る後、前記成形品を約１５００℃の温度で焼成すること
によって製作される。
結体から成る場合、酸化アルミニウム（Ａｌ2 Ｏ3 ）、
酸化珪素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、
酸化亜鉛カルシウム（ＣａＯ）等に適当な有機溶剤、溶
媒を添加混合して得た原料粉末を所定形状のプレス金型
内に充填するとともに一定圧力を印加して成形し、しか
る後、前記成形品を約１５００℃の温度で焼成すること
によって製作される。
【００３７】前記蓋体３はまたその凹部Ｂの内壁から下
面の一部にかけて銀、パラジウム等の金属から成る金属
層９が形成されており、該金属層９はその一部を基体２
の上面に形成したグランド線５ｂ上に直接接合させるこ
とによってグランド線５ｂに電気的に接続される。この
場合、内部に収容される半導体素子４は基体２に設けた
グランド線５ｂと該グランド線５ｂと電気的に接続する
蓋体３の金属層９とで完全に囲まれてシールドされ、外
部ノイズが蓋体３を介して入り込むことはなく、内部に
収容する半導体素子４を正常、かつ安定に作動させるこ
とが可能となる。同時に内部に収容した半導体素子４が
発生するノイズは蓋体３を介して外部に漏れることも無
くなり、外部装置に悪影響を与えることもない。
面の一部にかけて銀、パラジウム等の金属から成る金属
層９が形成されており、該金属層９はその一部を基体２
の上面に形成したグランド線５ｂ上に直接接合させるこ
とによってグランド線５ｂに電気的に接続される。この
場合、内部に収容される半導体素子４は基体２に設けた
グランド線５ｂと該グランド線５ｂと電気的に接続する
蓋体３の金属層９とで完全に囲まれてシールドされ、外
部ノイズが蓋体３を介して入り込むことはなく、内部に
収容する半導体素子４を正常、かつ安定に作動させるこ
とが可能となる。同時に内部に収容した半導体素子４が
発生するノイズは蓋体３を介して外部に漏れることも無
くなり、外部装置に悪影響を与えることもない。
【００３８】前記金属層９は銀粉末、パラジウム粉末に
適当な有機溶剤、溶媒を添加混合することによって得た
金属ペーストを蓋体３の凹部Ｂ内壁及び下面一部に従来
周知のスクリーン印刷法等により塗布させ、しかる後、
これを９００℃の温度で焼き付けることによって蓋体３
の凹部Ｂ内壁及び下面一部に被着される。
適当な有機溶剤、溶媒を添加混合することによって得た
金属ペーストを蓋体３の凹部Ｂ内壁及び下面一部に従来
周知のスクリーン印刷法等により塗布させ、しかる後、
これを９００℃の温度で焼き付けることによって蓋体３
の凹部Ｂ内壁及び下面一部に被着される。
【００３９】更に前記蓋体３の凹部Ｂ内壁に被着させた
金属層９には図２に示すように三角柱形状の電波吸収材
から成る突起１０が複数個配列されている。
金属層９には図２に示すように三角柱形状の電波吸収材
から成る突起１０が複数個配列されている。
【００４０】前記突起１０は内部に収容する半導体素子
４が作動時に発するノイズの放射方向を制御するととも
にノイズを吸収する作用をなし、半導体素子４が作動時
にノイズを発したとしてもそのノイズは突起１０で放射
角度が制御されるとともに吸収されて元の半導体素子４
に入り込むことはなく、これよって半導体素子４を常に
正常、かつ安定に作動させることが可能となる。
４が作動時に発するノイズの放射方向を制御するととも
にノイズを吸収する作用をなし、半導体素子４が作動時
にノイズを発したとしてもそのノイズは突起１０で放射
角度が制御されるとともに吸収されて元の半導体素子４
に入り込むことはなく、これよって半導体素子４を常に
正常、かつ安定に作動させることが可能となる。
【００４１】前記電波吸収材から成る突起１０は例え
ば、発泡ポリスチロール、発泡ポリウレタン等から成る
有機樹脂中に粒径が１〜５μｍ程度の黒鉛粉末を分散含
有させてなり、エポキシ樹脂等の接着材を介して蓋体３
の凹部Ｂ内壁に被着させた金属層９に取着される。
ば、発泡ポリスチロール、発泡ポリウレタン等から成る
有機樹脂中に粒径が１〜５μｍ程度の黒鉛粉末を分散含
有させてなり、エポキシ樹脂等の接着材を介して蓋体３
の凹部Ｂ内壁に被着させた金属層９に取着される。
【００４２】また前記突起１０は底辺の長さを０．２乃
至１．０ｍｍ、幅を０．２乃至１．０ｍｍ、高さを０．
３乃至１．０ｍｍの範囲とした三角柱形状を成してお
り、底辺の長さを０．２乃至１．０ｍｍ、幅を０．２乃
至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲とし
ておくと、側面の角度が金属層９の面に対して３０乃至
８５゜となり、突起１０が半導体素子４の作動時に発し
たノイズの放射角度を効率よく制御し、ノイズが該ノイ
ズを発した元の半導体素子４に入り込むのを完全に防止
して、半導体素子４をより正常、かつ安定に作動させる
ことができる。従って、前記三角柱形状を成す突起１０
はその底辺の長さを０．２乃至１．０ｍｍ、幅を０．２
乃至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲と
しておくことが好ましい。
至１．０ｍｍ、幅を０．２乃至１．０ｍｍ、高さを０．
３乃至１．０ｍｍの範囲とした三角柱形状を成してお
り、底辺の長さを０．２乃至１．０ｍｍ、幅を０．２乃
至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲とし
ておくと、側面の角度が金属層９の面に対して３０乃至
８５゜となり、突起１０が半導体素子４の作動時に発し
たノイズの放射角度を効率よく制御し、ノイズが該ノイ
ズを発した元の半導体素子４に入り込むのを完全に防止
して、半導体素子４をより正常、かつ安定に作動させる
ことができる。従って、前記三角柱形状を成す突起１０
はその底辺の長さを０．２乃至１．０ｍｍ、幅を０．２
乃至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲と
しておくことが好ましい。
【００４３】なお、前記蓋体３に被着させた金属層９は
その露出表面を酸化アルミニウム、ムライト、窒化アル
ミニウム、炭化珪素等の電気絶縁材料から成る被覆層で
覆っておくと基体２に形成した信号線５ａ及びグランド
線５ｂに半導体素子４の各電極をボンディングワイヤ６
を介して接続する際、ボンディングワイヤ６の一部が蓋
体３に被着させた金属層９に接触して短絡するのを有効
に防止することができる。従って、前記蓋体３に被着さ
せた金属層９はその露出表面を電気絶縁材料から成る被
覆層で覆っておくほうが好ましい。
その露出表面を酸化アルミニウム、ムライト、窒化アル
ミニウム、炭化珪素等の電気絶縁材料から成る被覆層で
覆っておくと基体２に形成した信号線５ａ及びグランド
線５ｂに半導体素子４の各電極をボンディングワイヤ６
を介して接続する際、ボンディングワイヤ６の一部が蓋
体３に被着させた金属層９に接触して短絡するのを有効
に防止することができる。従って、前記蓋体３に被着さ
せた金属層９はその露出表面を電気絶縁材料から成る被
覆層で覆っておくほうが好ましい。
【００４４】更に前記被覆層はその材質を蓋体３と実質
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が発生することは殆どなく、被覆層を蓋体
３に強固に被着させて金属層９を常に被覆することがで
きる。従って、前記被覆層は蓋体３と実質的に同一の材
質で形成しておくことが好ましい。
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が発生することは殆どなく、被覆層を蓋体
３に強固に被着させて金属層９を常に被覆することがで
きる。従って、前記被覆層は蓋体３と実質的に同一の材
質で形成しておくことが好ましい。
【００４５】 また一方、蓋体３を基体２上に接合させ
る封止材８はガラス、樹脂等から成り、例えば、ガラス
から成る場合、酸化鉛（ＰｂＯ）７５．０重量％、酸化
チタン（ＴｉＯ２）１０．０重量％、酸化ホウ素（Ｂ２
０３）５．０重量％、フッ素（Ｆ２）２．０重量％等を
含む低融点のガラスを準備し、該ガラスから成る封止材
８を基体２と蓋体３との間に配置させるとともにこれを
約３００℃の温度で溶融させることによって基体２と蓋
体３とは強固に接合される。また同時に封止材８がガラ
スから成る場合には基体２と蓋体３とから成る容器内部
への水分等の入り込みを有効に防止することができる。
る封止材８はガラス、樹脂等から成り、例えば、ガラス
から成る場合、酸化鉛（ＰｂＯ）７５．０重量％、酸化
チタン（ＴｉＯ２）１０．０重量％、酸化ホウ素（Ｂ２
０３）５．０重量％、フッ素（Ｆ２）２．０重量％等を
含む低融点のガラスを準備し、該ガラスから成る封止材
８を基体２と蓋体３との間に配置させるとともにこれを
約３００℃の温度で溶融させることによって基体２と蓋
体３とは強固に接合される。また同時に封止材８がガラ
スから成る場合には基体２と蓋体３とから成る容器内部
への水分等の入り込みを有効に防止することができる。
【００４６】なお、前記封止材８は蓋体３を基体２上に
接合させる際の作業性を考慮して予め蓋体３の下面に枠
状に被着されており、封止材８がガラスから成る場合に
はガラス粉末に有機溶剤、溶媒を添加混合することによ
って得たガラスペーストを蓋体３の下面に従来周知のス
クリーン印刷法等により所定厚みに印刷塗布しておくこ
とによって蓋体３の下面に予め枠状に被着される。この
場合、枠状の封止材８はその幅が０．６ｍｍ未満である
と封止材８を介して基体２と蓋体３とを接合させ基体２
と蓋体３とから成る容器内部に半導体素子４を気密に収
容する際、容器の気密封止の信頼性が劣化し、内部に収
容する半導体素子４を長期間にわたり、正常、且つ安定
に作動させるのが困難となる傾向にある。従って、前記
枠状の封止材８はその幅を０．６ｍｍ以上としておくこ
とが好ましい。
接合させる際の作業性を考慮して予め蓋体３の下面に枠
状に被着されており、封止材８がガラスから成る場合に
はガラス粉末に有機溶剤、溶媒を添加混合することによ
って得たガラスペーストを蓋体３の下面に従来周知のス
クリーン印刷法等により所定厚みに印刷塗布しておくこ
とによって蓋体３の下面に予め枠状に被着される。この
場合、枠状の封止材８はその幅が０．６ｍｍ未満である
と封止材８を介して基体２と蓋体３とを接合させ基体２
と蓋体３とから成る容器内部に半導体素子４を気密に収
容する際、容器の気密封止の信頼性が劣化し、内部に収
容する半導体素子４を長期間にわたり、正常、且つ安定
に作動させるのが困難となる傾向にある。従って、前記
枠状の封止材８はその幅を０．６ｍｍ以上としておくこ
とが好ましい。
【００４７】かくして上述のパッケージによれば、基体
２の搭載部Ａに半導体素子４を取着搭載した後、半導体
素子４の各電極を基体２に形成した信号線５ａ及びグラ
ンド線５ｂにボンディングワイヤ６を介して接続し、最
後に基体２の上面に蓋体３を、該蓋体３の凹部内壁に被
着させた金属層９が基体２に形成したグランド線５ｂに
電気的に接続するようにしてガラス等から成る封止材８
を介して接合させ、基体２と蓋体３から成る容器内部に
半導体素子４を気密に封止することによって最終製品と
しての半導体装置となる。
２の搭載部Ａに半導体素子４を取着搭載した後、半導体
素子４の各電極を基体２に形成した信号線５ａ及びグラ
ンド線５ｂにボンディングワイヤ６を介して接続し、最
後に基体２の上面に蓋体３を、該蓋体３の凹部内壁に被
着させた金属層９が基体２に形成したグランド線５ｂに
電気的に接続するようにしてガラス等から成る封止材８
を介して接合させ、基体２と蓋体３から成る容器内部に
半導体素子４を気密に封止することによって最終製品と
しての半導体装置となる。
【００４８】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では蓋体
３に被着させた金属層を銀、パラジウムの金属粉末で形
成したが、タングステン、モリブデン等の他の金属粉末
で形成してもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では蓋体
３に被着させた金属層を銀、パラジウムの金属粉末で形
成したが、タングステン、モリブデン等の他の金属粉末
で形成してもよい。
【００４９】 また、蓋体３に被着させた金属層９と基
体２に形成したグランド線５ｂとの間に図３に示す如
く、コバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）等の金属部
材１１を介在させ、該金属部材１１を介して金属層９と
グランド線５ｂとを電気的に接続するようにしておけば
基体２と蓋体３との間に前記金属部材１１によって所定
の大きさの間隙が形成され、該間隙内に多量の封止材８
が介入されて基体２と蓋体３とから成る容器の気密封止
が完全となる。従って、前記基体２と蓋体３とから成る
容器の気密封止をより完全なものとするには蓋体３に被
着させた金属層９と基体２に形成したグランド線５ｂと
の間にコバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）等の金属
部材１１を介在させておくことが好ましい。
体２に形成したグランド線５ｂとの間に図３に示す如
く、コバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）等の金属部
材１１を介在させ、該金属部材１１を介して金属層９と
グランド線５ｂとを電気的に接続するようにしておけば
基体２と蓋体３との間に前記金属部材１１によって所定
の大きさの間隙が形成され、該間隙内に多量の封止材８
が介入されて基体２と蓋体３とから成る容器の気密封止
が完全となる。従って、前記基体２と蓋体３とから成る
容器の気密封止をより完全なものとするには蓋体３に被
着させた金属層９と基体２に形成したグランド線５ｂと
の間にコバール金属（Ｆｅ−Ｎｉ−Ｃｏ合金）等の金属
部材１１を介在させておくことが好ましい。
【００５０】更に前記実施例では半導体素子収納用パッ
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルタ等の他の種類の電子部品を収容するパッケージに
も適用可能である。
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルタ等の他の種類の電子部品を収容するパッケージに
も適用可能である。
【００５１】
【発明の効果】本発明の電子部品収納用パッケージによ
れば、基体の信号線をグランド線で挟むとともに凹部を
有する蓋体の凹部内壁に金属層を被着させ、該グランド
線と蓋体の金属属とを電気的に接続させたことから基体
に形成した信号線及びパッケージ内部に収容する電子部
品はグランド線及び金属層で完全にシールドされること
となり、その結果、基体に形成した信号線及びパッケー
ジの内部に収容する電子部品に外部ノイズが入り込むこ
とはなく、内部に収容する電子部品を正常、かつ安定に
作動させることが可能となる。
れば、基体の信号線をグランド線で挟むとともに凹部を
有する蓋体の凹部内壁に金属層を被着させ、該グランド
線と蓋体の金属属とを電気的に接続させたことから基体
に形成した信号線及びパッケージ内部に収容する電子部
品はグランド線及び金属層で完全にシールドされること
となり、その結果、基体に形成した信号線及びパッケー
ジの内部に収容する電子部品に外部ノイズが入り込むこ
とはなく、内部に収容する電子部品を正常、かつ安定に
作動させることが可能となる。
【００５２】また本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなし、有機樹脂中に黒鉛の粉末を分散含有させ
て形成した電波吸収材から成る突起を複数個配列させた
ことからパッケージ内部に収容する電子部品が作動時に
ノイズを発したとしてもそのノイズは突起で放射角度が
制御されるとともに吸収されて元の電子部品に入り込む
ことはなく、その結果、電子部品を正常、かつ安定に作
動させることが可能となる。
【００５３】更に本発明の電子部品収納用パッケージに
よれば、信号線の少なくとも一部に磁性粉末を含有させ
たことから、信号線を電気信号が伝搬した際、信号線の
屈曲部で反射すること等により発生するノイズは信号線
の磁性粉末で熱エネルギーに変換されて吸収され、その
結果、信号線の屈曲部で発生したノイズによる電子部品
の誤動作を有効に防止し、電子部品を正常、かつ安定に
作動させることが可能となる。
よれば、信号線の少なくとも一部に磁性粉末を含有させ
たことから、信号線を電気信号が伝搬した際、信号線の
屈曲部で反射すること等により発生するノイズは信号線
の磁性粉末で熱エネルギーに変換されて吸収され、その
結果、信号線の屈曲部で発生したノイズによる電子部品
の誤動作を有効に防止し、電子部品を正常、かつ安定に
作動させることが可能となる。
【図１】本発明の電子部品収納用パッケージを半導体素
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
【図２】図１に示す半導体素子収納用パッケージに使用
される突起を説明するための斜視図である。
される突起を説明するための斜視図である。
【図３】図１に示す半導体素子収納用パッケージの部分
拡大断面図である。
拡大断面図である。
１・・・半導体素子収納用パッケージ
２・・・基体
３・・・蓋体
４・・・半導体素子
５ａ・・信号線
５ｂ・・グランド線
８・・・封止材
９・・・金属層
１０・・・突起
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/04
H01L 23/00
H01L 23/12
H01L 23/14
H05K 9/00
Claims (3)
- 【請求項１】 信号線、グランド線を有し、且つ電子部
品を搭載するための搭載部を有する基体と、該搭載部に
搭載される電子部品を内部に収容するための凹部を有す
る蓋体とから成り、基体と蓋体とを封止材を介し取着す
ることによって内部に電子部品を気密に収容するように
なした電子部品収納用パッケージであって、前記基体は
ガラスセラミックス焼結体から成るとともに前記信号線
と同時焼成によって形成され、前記基体の信号線の少な
くとも一部に磁性粉末を含有させるとともに信号線をグ
ランド線で挟み、かつ蓋体の凹部内壁に三角柱形状の電
波吸収材から成る突起が複数個配列された金属層を被着
させるとともに該金属層を前記基体のグランド線に電気
的に接続させたことを特徴とする電子部品収納用パッケ
ージ。 - 【請求項２】 前記突起は有機樹脂中に黒鉛の粉末を分
散含有させて形成されていることを特徴とする請求項１
記載の電子部品収納用パッケージ。 - 【請求項３】 前記突起は底辺の長さが０．２乃至１．
０ｍｍ、幅が０．２乃至１．０ｍｍ、高さが０．３乃至
１．０ｍｍの三角柱形状を成していることを特徴とする
請求項１記載の電子部品収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03281898A JP3495244B2 (ja) | 1998-02-16 | 1998-02-16 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03281898A JP3495244B2 (ja) | 1998-02-16 | 1998-02-16 | 電子部品収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233658A JPH11233658A (ja) | 1999-08-27 |
| JP3495244B2 true JP3495244B2 (ja) | 2004-02-09 |
Family
ID=12369424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03281898A Expired - Fee Related JP3495244B2 (ja) | 1998-02-16 | 1998-02-16 | 電子部品収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495244B2 (ja) |
-
1998
- 1998-02-16 JP JP03281898A patent/JP3495244B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233658A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495246B2 (ja) | 電子部品収納用パッケージ | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JPH0653355A (ja) | 電子部品収納用パッケージ | |
| JP3495244B2 (ja) | 電子部品収納用パッケージ | |
| JP3495245B2 (ja) | 電子部品収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JPH11233661A (ja) | 電子部品収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JPH11150202A (ja) | 電子部品収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3716111B2 (ja) | 電子部品収納用容器 | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP3495247B2 (ja) | 電子部品収納用容器 | |
| JPH11150201A (ja) | 電子部品収納用パッケージ | |
| JP2514908Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JPH0538897U (ja) | 電子部品収納用パツケージ | |
| JP2000252385A (ja) | 半導体素子収納用パッケ−ジ | |
| JP3470034B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP2828531B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |