JP3491291B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、直流電源の電圧を必要
とする電圧に変換して負荷回路に供給する電源装置に関
するものである。 【０００２】 【従来の技術】直流電圧を必要とする電圧に変換して負
荷回路に供給する電源装置の回路としては図１７に示す
ものが従来からあった。この電源装置の電圧変換部１は
フライバック型の所謂ＤＣ−ＤＣコンバータであり、通
常出力電圧V_Cが図１８（ｄ）に示すようになるべくフラ
ットとなるような制御が為される。 【０００３】次にこの従来例装置の具体的動作を説明す
る。直流電源５にトランスＴの１次巻線ｎ_１を介して接
続してあるスイッチング素子Ｑ_０は制御回路３からの駆
動信号がドライブ回路４を通じて与えられて図１８
（ａ）に示すようにスイッチング動作し、そのデューテ
ィ又はスイッチング周波数が調整されることにより調整
してトランスＴの２次巻線ｎ_２にダイオードＤ_１を介し
て接続したコンデンサＣの両端電圧V_Cが所定電圧となる
ように制御される。制御回路３は、コンデンサＣに並列
に接続した抵抗Ｒ_１ ，Ｒ_２の直列回路でコンデンサＣ
の両端電圧Ｖ_Ｃを分圧し、その分圧出力と基準電圧Ｖre
f との差電圧をエラーアンプ３Ａで得て、この差電圧と
発振器３Ｂの三角波出力とをコンパレータ３Ｃで比較
し、その比較結果に従ってドライブ回路４を通じて駆動
信号をスイッチング素子Ｑ_０に与えるもので、所謂ＰＷ
Ｍ制御を行うようになっている。つまりコンデンサＣの
電圧Ｖ_Ｃが所定値より下がると、スイッチング素子Ｑ_０
のオンデュティを大きくし、上がるとオンデュティを小
さくするような制御が為され、電圧Ｖ_Ｃ を略一定の所
定電圧に保つのである。 【０００４】而して図１８に示す時点ｔ_１にてスイッチ
ング素子Ｑ_０がオンすると、トランスＴの１次巻線ｎ_１
には図１８（ｂ）に示すｉ_１なる電流が直流電源５より
流れ、トランスＴには磁気エネルギとしてエネルギが蓄
積される。次に時点ｔ_２においてスイッチング素子Ｑ_０
がオフとすると、蓄積エネルギがトランスＴの２次側か
らダイオードＤ_１を介して電流ｉ２が図１８（ｃ）に示
すように流れてキャパシタンス要素であるコンデンサＣ
を充電する。時点ｔ_３にてスイッチング素子Ｑ_０が再び
オンし、上述の動作を繰り返すことになる。これらの動
作により、直流電源５から図１８（ｄ）に示す所定電圧
Ｖ_Ｃを得る。この電圧Ｖ_Ｃが負荷回路２に供給される。 【０００５】ところで、このときのスイッチング素子Ｑ
_０の両端電圧Ｖ_Ｑ０は図１８（ｅ）に示すような波形と
なる。ここでスイッチング素子Ｑ_０におけるスイッチン
グロスは電流ｉ_１と、電圧Ｖ_Ｑ０の瞬時時間的な積の時
間平均値により得られるが、理想的な回路ではスイッチ
ングロスは無い。しかし従来例では次の理由によりスイ
ッチングロスが生じる。 【０００６】つまりスイッチング素子Ｑ_０がオフしてい
るときの両端電圧Ｖ_Ｑ０（トランスＴに電流ｉ_２が流れ
ている期間においては）はコンデンサＣの電圧Ｖ_Ｃと直
流電源５の電圧Ｖ_Ｓにより決まり、トランスＴの１次巻
線ｎ_１の巻き数をＮ_１、２次巻線ｎ_２の巻き数をＮ_２と
すると、電圧Ｖ_Ｑ０はほぼＶ_S ＋Ｎ_１／Ｎ_２・Ｖ_Ｃとな
る。そして電圧Ｖ_Ｃ は略一定に保たれるので電圧Ｖ_Ｓ
を一定とすると、電圧Ｖ_Ｑ０の波形は図１８（ｅ）に示
すように矩形波状のものとなり、スイッチング素子Ｑ_０
がオフするスイッチング動作のときにおいて、スイッチ
ング素子Ｑ_０に流れる電流ｉ_１との重なりにより大きな
スイッチングロスを生じる。 【０００７】そして図１８（ｂ）と（ｄ）の電流ｉ_１と
電圧Ｖ_Ｑ０の波形で最もロスが生じるのは電流ｉ_１が最
も大きいとき、つまり、時点ｔ_２ のときである。この
時点におけるスイッチングロスの発生をなるべく少なく
することは回路の効率を上昇させ、装置の小型化につな
がる。またフラットな電圧Ｖ_Ｃを必要としない負荷回路
においては電圧Ｖ_Ｃは脈動してもかまわない。以上のこ
とは直流電圧を所定電圧に変換且つ交流化して負荷回路
に供給する電源装置においても同様である。 【０００８】 【発明が解決しようとする課題】上述のように従来この
種の電源装置では、高周波動作するスイッチング素子の
スイッチングロスの低減という課題があり。これにより
従来の電源装置は高効率化、小型化がしにくいという問
題があった。 【０００９】本発明は上記の問題点に鑑みて為されたも
ので、その目的とするところは電圧変換部のスイッチン
グ素子のスイッチングロスの低減を図ることにより高効
率で小型に製作できる電源装置を提供するにある。 【００１０】 【課題を解決するための手段】請求項１の発明では、直
流電源と、スイッチング素子のスイッチング動作を利用
して上記直流電源の電圧を所定の電圧に変換するフライ
バックタイプの電圧変換部と、上記電圧変換部の出力側
に設けられ脈動電圧を発生させるためのキャパシタンス
要素と、該キャパシタンス要素の両端に入力端間を接続
したフルブリッジ型インバータ回路と、該フルブリッジ
型インバータ回路の出力端間にインダクタンス要素を介
して接続した放電灯と、上記インダクタンス要素と上記
放電灯との間に並列接続したコンデンサと、上記キャパ
シタンス要素の両端に発生する脈動電圧の所定レベル以
下を検出する検出手段とを備え、上記脈動電圧の所定レ
ベル以下を上記検出手段が検出して検出信号を発生した
ときに上記スイッチング動作での上記スイッチング素子
をオフする時点とするものである。 【００１１】 【作用】本発明によれば、直流電源と、スイッチング素
子のスイッチング動作を利用して上記直流電源の電圧を
所定の電圧に変換するフライバックタイプの電圧変換部
と、上記電圧変換部の出力側に設けられ脈動電圧を発生
させるためのキャパシタンス要素と、該キャパシタンス
要素の両端に入力端間を接続したフルブリッジ型インバ
ータ回路と、該フルブリッジ型インバータ回路の出力端
間にインダクタンス要素を介して接続した放電灯と、上
記インダクタンス要素と上記放電灯との間に並列接続し
たコンデンサと、上記キャパシタンス要素の両端に発生
する脈動電圧の所定レベル以下を検出する検出手段とを
備え、上記脈動電圧の所定レベル以下を上記検出手段が
検出して検出信号を発生したときに上記スイッチング動
作での上記スイッチング素子をオフする時点とするの
で、電圧変換部の出力側のキャパシタンス要素の電圧の
大きな脈動により、高周波動作するスイッチング素子に
おけるオフ時のスイッチングロスを低減することがで
き、これにより高効率で小型な電源装置を実現できる。 【００１２】 【実施例】以下、本発明の基本例、実施例を図面を参照
して説明する。 【００１３】（基本例１） 図１は本基本例の回路構成を示しており、本基本例の回
路は、直流電源５と、スイッチング素子Ｑ_０のスイッチ
ング動作を利用して上記直流電源の電圧を所定の電圧に
変換する電圧変換部１と、上記電圧変換部１の出力側に
設けられたキャパシタンス要素たるコンデンサＣと、コ
ンデンサＣに並列接続した負荷回路２とから構成されて
いる点では図１７の従来例構成と同じであるが、キャパ
シタンス要素として用いたコンデンサＣの容量値が従来
例の場合と異なり、また制御回路３の構成が異なってい
る。 【００１４】つまり図１７の従来例では比較的大容量の
ものを用いて電圧Ｖ_Ｃがフラットな所定電圧になるべく
保つようにしていたのに対し、本基本例ではコンデンサ
Ｃの容量を小容量（例えば数μＦ以下）とし、コンデン
サＣの両端電圧Ｖ_Ｃを所定電圧に保つのではなく、意図
的に脈動電圧となるようにした点に特徴がある。尚スイ
ッチング素子Ｑ_０にはＭＯＳＦＥＴを用いている。 【００１５】また制御回路３は、コンデンサＣの両端電
圧Ｖ_Ｃを検出する手段を構成する抵抗Ｒ_１ 、Ｒ_２で分
圧して得られた脈動する電圧を平均化回路３ａで平均化
し、出力電圧Ｖｏ（電圧Ｖ_Ｃの平均値）を所定の電圧に
保つために基準電圧Ｖref_１との差電圧をエラーアンプ
３ｂで得、この差電圧と、Ｖ／Ｆコンバータ３ｃからの
三角波出力電圧とを、コンパーレタ３ｄで比較し、その
比較出力をもってドライバ回路４を通じてスイッチング
素子Ｑ_０を駆動することにより、電圧Ｖ_Ｃの平均値Ｖｏ
を所定電圧に保つように制御する。 【００１６】ここで抵抗Ｒ_１ 、Ｒ_２で分圧された電圧
はコンパレータ３ｄの出力の立ち下がりでトリガされて
所定期間出力は発するワンショットマルチバイブレータ
３ｅの出力を受けてオンするスイッチ素子ＳＷ_２を経
て、コンパレータ３ｆで基準電圧Ｖref_２と比較され
る。コンパレータ３ｆの出力は積分器３ｇにより積分さ
れた後、エラーアンプ３ｈで基準電圧Ｖref_３との差が
とられ、Ｖ／Ｆコンバータ３ｃに入力される。ここで基
準電圧Ｖref_２は電圧ＶＣが略零の状態かどうかを判断
するための基準電圧であり、電圧Ｖ_Ｃが略零であると
き、コンパレータ３ｆは”Ｈ”を出力する。また基準電
圧Ｖref_３はＶ／Ｆコンバータ３ｃに回路が始動した時
点で入力される電圧を決定するものであり、即ち基準電
圧Ｖref３により初期のスイッチング素子Ｑ_０のスイッ
チング周波数が決定される。 【００１７】ところで、この制御系は電圧Ｖ_Ｃが略零ま
で脈動する状態において均衡が取れて落ちつく動作をと
り、望むところの動作が得られる。この場合、スイッチ
ング素子Ｑ_０のスイッチング周波数を変えることによ
り、本発明で述べるところの動作を可能としている。こ
の場合電圧Ｖ_Ｃを所定電圧とするようにしたが、出力電
流を検出し、出力電力の平均値を求め、其を所定とする
ような制御としても良い等、他の場合も考えられる。ま
た検出しなくても予め本発明の動作が得られるようにし
て置くこともできる。 【００１８】而して時点ｔ_１で図２（ａ）に示すように
スイッチング素子Ｑ０がオンとなると、電圧変換部１の
トランスＴの１次巻線ｎ_１に電流ｉ_１が図２（ｂ）のよ
うに流れる。これによりトランスＴに磁気エネルギが蓄
積される。時点ｔ_１−ｔ_２ 間では、図２（ｃ）に示す
ようにトランスＴの２次巻線ｎ_２には電流ｉ２が流れな
いため、コンデンサＣからは負荷回路２にエネルギが放
出されるのみとなり、出力電圧Ｖ_Ｃは図２（ｄ）に示す
ように低下する。図示例では零電位まで低下する場合を
示しているが、零まで低下しない場合もある。 【００１９】次にｔ_２ にてスイッチング素子Ｑ_０がオ
フとなると、トランスＴに蓄積されたエネルギは電流ｉ
_２として放出され、これによりコンデンサＣの電圧Ｖ_Ｃ
は図２（ｄ）のように上昇する。次に時点ｔ_３にて再び
スイッチング素子Ｑ_０がオンとなり、上述の動作を以後
繰り返すことになる。 【００２０】ところで、スイッチング素子Ｑ_０にかかる
電圧Ｖ_Ｑ０の波形は時点ｔ_２ では低い値を取ってコン
デンサＣが充電され、電圧Ｖ_Ｃが上昇するに従って次第
に上昇し、時点ｔ３の時点でスイッチング素子Ｑ_０がオ
ンとなることにより、再び略零となる。具体的に述べる
と、スイッチング素子Ｑ_０のオフ時における電圧Ｖ _Ｑ０
はトランスＴの１次巻線ｎ_１の巻き数をＮ_１、２次巻線
ｎ_２の巻き数をＮ_２とするとほぼＶ_Ｓ＋Ｎ_１／Ｎ_２・Ｖ
_Ｃ となる。即ち時点ｔ_２において、電圧Ｖ_Ｃが零若し
くは低い値であるならば、電圧Ｖ _Ｑ０も直流電源５の電
圧Ｖ_S 程度の低い値となり、この時点（スイッチング素
子Ｑ_０のオフ時）におけるスイッチングロスを低くする
ことができる。 【００２１】このことにより回路の効率の上昇が図れる
とともに、装置の小型化が可能となる。またここではト
ランスＴに流れる電流が連続となる場合（ｉ_１若しくは
ｉ_２が常に流れている場合）について述べたが、不連続
となる場合においても同様の効果が得られる。またスイ
ッチング素子Ｑ_０にＭＯＳＦＥＴを用いているが、トラ
ンジスタ、ＩＧＢＴ等他のスイッチング素子を用いても
良い。 【００２２】（基本例２） 本基本例は図３に示すように電圧変換部１を昇降圧チョ
ッパからなるＤＣーＤＣコンバータで構成しており、基
本例１と同様にキャパシタンス要素であるコンデンサＣ
の容量を、例えば数μＦ以下とすることにより、基本例
１と同様な効果を得るようにしたものである。電圧変換
部１は直流電源５にスイッチング素子Ｑ_０を介してイン
ダクタンス要素であるインダクタＬ_０を接続し、このイ
ンダクタＬ_０には直流電源５に対して逆方向となるダイ
オードＤ_１ を介してコンデンサＣを接続してある。 【００２３】本基本例の場合ではスイッチング素子Ｑ_０
のオフ時にインダクタＬ_０に流れる電流が常に零となら
ない場合においては、電圧ＶＱ_０はほぼＶ_Ｓ ＋Ｖ_Ｃで
表され、各部の動作波形は図２と同様になる。 【００２４】またオフ時においてインダクタＬ_０に流れ
る電流が零となる動作の場合も同様になる。尚スイッチ
ング素子Ｑ_０の制御回路は基本例１の制御回路３の構成
に準ずるものを使用する。 【００２５】（基本例３） 本基本例は電圧変換部１を図４に示すように昇圧チョッ
パからなるＤＣ−ＤＣコンバータで構成し、出力側に設
けたコンデンサＣの両端電圧Ｖ_Ｃを脈動させるようにな
っている。図５は本基本例の各部の動作波形を示してお
り、図５（ａ）に示すようにインダクタＬ０を介して直
流電源５に接続したスイッチング素子Ｑ_０がオンするｔ
_１−ｔ_２ （ｔ_３−ｔ_４ ）の間ではインダクタＬ_０には
図５（ｂ）に示す電流ｉ_１が流れてインダクタＬ_０に磁
気エネルギを蓄積し、スイッチング素子Ｑ_０がオフした
ときにインダクタＬ_０に蓄積したエネルギをダイオード
Ｄ_１を介して放電させて、図５（ｃ）に示すようにコン
デンサＣを充電する電流ｉ_２が流れる。 【００２６】コンデンサＣは上記スイッチング素子Ｑ_０
のオン時に図５（ｄ）に示すように充電電荷を放電して
その両端電圧Ｖ_Ｃを低下し、スイッチング素子Ｑ_０のオ
フ時に充電されてその両端電圧Ｖ_Ｃを上昇させる。つま
りコンデンサＣの両端電圧Ｖ_Ｃが脈動するのである。ス
イッチング素子Ｑ_０の両端電圧Ｖ_Ｑ０は略電源電圧Ｖ_Ｃ
と等しくなって低くなり、基本例１、２と同様な効果が
得られる。 （基本例４） 本基本例は図６に示すように図１に示す基本例１におけ
るトランスＴをオートトランス構造としたものであり、
この場合、スイッチング素子Ｑ_０のオフ時のスイッチン
グ素子Ｑ_０の両端電圧Ｖ_Ｑ０はほぼＶ_Ｓ＋Ｎ_１／（Ｎ_１
＋Ｎ_２）・（Ｖ_Ｃ−Ｖ_S ）＝Ｎ_２／（Ｎ_１＋Ｎ_２）Ｖ_S
＋ Ｎ_１／（Ｎ_１＋Ｎ_２）Ｖ_Ｃと等しくなり、１次側、
２次側の巻線ｎ_１、ｎ_２の巻き数Ｎ_１、Ｎ_２の比によ
り、電圧Ｖ_Ｑ０の値を低く抑えることができるなどの利
点がある。この場合においても基本例１と同様の効果が
得られる。 【００２７】(基本例５） 本基本例は図７に示すように基本例１と同様な電圧変換
部１を用いて直流電源５の電圧Ｖ_Ｓを必要とする電圧に
変換する点では同様であるが、その出力電圧の極性を交
番させながら、交流として負荷回路２に供給するインバ
ータ回路６を負荷回路２とコンデンサＣとの間に挿入し
たものである。 【００２８】本基本例ではこの場合もコンデンサＣの両
端電圧Ｖ_Ｃを脈動させる。 【００２９】而して基本例１と同様にスイッチング素子
Ｑ_０は高周波でスイッチング動作し、トランスＴを介し
てコンデンサＣへエネルギを供給する。スイッチング素
子Ｑ_１〜Ｑ_４で構成されるフルブリッジ型のインバータ
回路６をは低周波でスイッチング素子Ｑ_１，Ｑ_４と
Ｑ_３，Ｑ_２とを制御回路（図示せず）からの駆動信号で
交互にオンオフさせ、負荷回路２へ交流電圧を供給す
る。 【００３０】この基本例においてもスイッチング素子Ｑ
_０の両端電圧Ｖ_Ｑ０はスイッチング素子Ｑ_０がオフした
とき、略零から上昇し、スイッチング素子Ｑ_０のオフ時
におけるスイッチングロスを少なくすることができ、高
効率で小型な電源装置を実現することことができる。 （基本例６） 本基本例は図８に示すようにコンデンサＣをインバータ
回路６内において、負荷回路２と並列に接続したもので
あるが、この場合も例えばコンデンサＣを小容量のもの
にしたり、スイッチング素子Ｑ_０のスイッチング周波数
を低くしたりすることにより、コンデンサＣの両端電圧
Ｖ_Ｃを脈動させ、上記各基本例と同様の効果を得るよう
にしたものである。 【００３１】ところで、本基本例と基本例５は電圧変換
部１をフライバック型のコンバータで構成したものであ
るが、基本例２、３と同様にチョッパ等の他のタイプの
コンバータで構成しても良い。 （基本例７）本基本例は図１４に示すように図１の基本例と基本的に
同じ構成の電圧変換部１を用いる共にコンデンサＣの容
量を小容量としてコンデンサＣの両端電圧Ｖ _Ｃ を脈動さ
せるが、負荷回路２が抵抗成分Ｒと、インダクタンス成
分Ｌとの直列回路からなり、インダクタンス成分Ｌが比
較的大きな場合は、インダクタンス成分Ｌの定電流作用
により電圧Ｖ _Ｃ が低下して零となった後も負荷回路２に
は電流が流れ続け、そのためコンデンサＣの両端電圧Ｖ
_Ｃ が図１５（ｃ）で破線で示すように負となる場合があ
る。電圧Ｖ _Ｃ がある程度以上負になると、図１５（ｂ）
で破線で示すような現象が電流ｉ _１ に発生する。そこ
で、図１４ の実施例回路では、コンデンサＣの電圧Ｖ _Ｃ
が負とならないようにダイオードＤ _２ をコンデンサＣに
並列に接続してある。このようにすることにより負荷回
路２に流れ続けようとする電流は電圧Ｖ _Ｃ が略零となっ
た後には、ダイオードＤ _２ を介して還流するので、電圧
Ｖ _Ｃ は負とならない。具体的に述べると、図１４のフラ
イバック型の電圧変換部１の回路でダイオードＤ _２ が無
く、コンデンサＣの電圧Ｖ _Ｃ が負の値となった場合には
その絶対値が略Ｎ _２ ／Ｎ _１ ・Ｖ _Ｓ となったときから電圧
Ｖ _Ｃ がトランスＴの１次側に影響を及ぼし、そのため図
１５のｔ _２ −ｔ _３ の間で図１５（ｂ）において破線で
示すように電流ｉ _１ が下降を始める。これにより仮に更
に負荷回路２へ電力を供給したい場合に図１５（ａ）に
示すスイッチング素子Ｑ _０ のオンデュティを広げても電
流ｉ _１ の頭打ちが生じるため、２次側へエネルギを伝達
できない現象が発生する等の問題が生じる。 【００３２】本基本例では、ダイオードＤ _２ を設けるこ
とにより、電流ｉ１及び電圧Ｖ _Ｃ は図１５（ｂ）、
（ｃ）に示すように実線のような形となる。 【００３３】（基本例８）本基本例は、図１６に示すよ
うにフルブリッジ型のインバータ回路６を用いた上記基
本例５と基本的に同じ構成を持つものであるが、スイッ
チング素子Ｑ _２ 、Ｑ _４ と逆並列にダイオードＤ _２ 、Ｄ _３
を夫々接続している。 【００３４】今仮にスイッチング素子Ｑ ^１ ，Ｑ _４ がオン
の状態であろうとすると、仮にコンデンサＣの電圧Ｖ _Ｃ
が負になろうとしても、ダイオードＤ _２ ，Ｄ _３ により、
負荷電流は、インダクタンス成分Ｌ→抵抗成分Ｒ→スイ
ッチング素子Ｑ _４ →インダクタンス成分Ｌの経路で還流
するので、電圧Ｖ _Ｃ は負にはならない。尚スイッチング
素子Ｑ _１ 、Ｑ _３ にダイオードを逆並列に接続しても同様
の効果が得られる。 【００３５】（実施例１） 本実施例は、図９に示すようにフルブリッジ型のインバ
ータ回路６に接続する負荷回路２としてメタルハライド
ランプ等の放電灯ＬＰを用いたものであり、放電灯ＬＰ
と直列にインダクタンス要素Ｌ_２を接続してある。この
インダクタンス要素Ｌ_２は例えばランプ始動用イグナイ
ター（図示せず）のパルストランスの２次側のインダク
タンスで構成し、またこの直列回路に並列接続するコン
デンサＣ_１はランプ始動時のイグナイターが出力するパ
ルス電圧をバイパスするためのものである。 【００３６】コンデンサＣ_１ は、電圧変換部１の出力
側に接続されるキャパシタンス要素を構成するコンデン
サＣに比べて小容量のもので良く、例えば、コンデンサ
Ｃが０．数μＦ程度であるに対して、コンデンサＣ_１
は０．０数μＦ程度で良い。インダクタンス要素Ｌ_１は
インバータ回路６のスイッチング素子Ｑ_１，Ｑ_４と、Ｑ
_３，Ｑ_２との極性反転動作時におけるコンデンサＣとＣ
_１ との短絡を防ぐ役割をすると共にフィルタの働きを
し、スイッチング素子Ｑ_１〜Ｑ_４に流れる電流のリップ
ル成分を減少させ、素子におけるロスを低減するととも
に、ランプ電流の高周波リップル分を低減させる。 【００３７】因みにランプ電流の高周波リップル分が多
いと、音響的共鳴現象と呼ばれる放電の不安定化を引き
起こす場合がある。本実施例の動作を説明すると、図１
０において、ｔ_１−ｔ_２ の間ではスイッチング素子Ｑ
_２，Ｑ_３が図１０（ｃ）に示すようにオンで、図１０
（ｂ）に示すようにスイッチング素子Ｑ１，Ｑ４がオフ
であり、このときスイッチング素子Ｑ０を図１０（ａ）
に示すように高周波でスイッチング動作させることによ
り、直流電源５からトランスＴを介してコンデンサＣに
エネルギが供給される。このときのコンデンサＣの両端
電圧ＶＣの波形はコンデンサＣが小容量なので、図１０
（ｄ）のような波形となる。 【００３８】次に時点ｔ_２ において、スイッチング素
子Ｑ_２，Ｑ_３のオンからスイッチング素子Ｑ１，Ｑ_４の
オンの状態へ移行し、極性反転を行う。ｔ_２ −ｔ_３の
間では上記ｔ_１−ｔ_２ の間と同じくスイッチング素子
Ｑ_０が高周波でスイッチング動作し、直流電源５よりコ
ンデンサＣ_１にエネルギを供給する。 【００３９】次の時点ｔ_３ではスッチングＱ_１，Ｑ_４の
オンからスイッチング素子Ｑ２，Ｑ３のオンの状態へ移
行して極性反転を行う。以上のような動作を以後繰り返
すことにより、コンデンサＣ_１ には図１０（ｅ）に示
すような略矩形波状の電圧Ｖ_Ｃ１が発生し、インダクタ
ンス要素Ｌ_２を介して放電灯ＬＰにはより高周波リップ
ル分の除かれた電流が供給され、放電灯ＬＰは安定に点
灯する。 【００４０】ところで、本実施例においてもコンデンサ
Ｃの両端電圧ＶＣは脈動するので上述の各基本例と同様
にスイッチング素子Ｑ_０のスイッチングロスは低減さ
れ、高効率化、小型化が図られる。またメタルハライド
ランプ等の放電灯ＬＰの始動時における急速な光束の立
ち上げを行うためには、放電灯ＬＰの定格以上の電力を
放電灯ＬＰに供給する必要がある。 【００４１】そこで、放電灯ＬＰが始動して安定した後
の定格電力での点灯時にはランプ電流の高周波リップル
分低減等の観点から電圧Ｖ_Ｃの脈動分を少なくするよう
にし、少なくとも多大な電力を必要とするランプ始動時
において本発明の効果が得られる動作をとるようにして
も良い。このような動作を行うためには始動時はスイッ
チング素子Ｑ_０のスイッチング周波数を定常時に比べて
低くするなどの方法もある。ここでは電圧Ｖ_Ｃ１が略矩
形波をなる場合を示ししたが、略正弦波等でも良い。 【００４２】（実施例２） 上記のようにメタルハライドランプ等の放電灯ＬＰを始
動するためには始動時に百数十Ｖ乃至数百Ｖ程度、例え
ば３００Ｖ程度の電圧を必要とする。放電灯ＬＰは始動
前は非常に高インピーダンスであり、流れるランプ電流
は略零である。 【００４３】本実施例はこのようなメタルハライドラン
プからなる放電灯ＬＰを負荷回路２に用いたもので、図
１１に示すようにインバータ回路６のスイッチング素子
Ｑ^１〜Ｑ_４及び電圧変換部１のスイッチング素子Ｑ_０に
ＦＥＴを用い、基本的には実施例１と同様な動作を為
す。 【００４４】ところで装置の小型化の観点からインダク
タンス要素Ｌ_１ はなるべく小さくしたい。しかしなが
ら、インバータ回路６のスイッチングを、今仮にスイッ
チング素子Ｑ_３，Ｑ_２のオンの状態からスイッチング素
子Ｑ_１，Ｑ_４のオンの状態へ極性反転する場合を考える
と、単にスイッチング素子Ｑ_３，Ｑ_２をオフし、Ｑ_１〜
Ｑ_４のデッドタイムを設けた後、スイッチング素子
Ｑ_１，Ｑ_４をオンとする動作をさせるだけでは、コンデ
ンサＣの電圧ＶＣ並びにコンデンサＣ_１ の電圧Ｖ_Ｃ１
が数百Ｖ程度のときには、スイッチング素子Ｑ_１，Ｑ_４
をオンした時点で電圧Ｖ_Ｃと電圧Ｖ_Ｃ１とが加極性とな
ることにより、過大で急峻な電流が、コンデンサＣ１→
スイッチング素子Ｑ_４→コンデンサＣ→スイッチング素
子Ｑ１→インダクタンス要素Ｌ_１ →コンデンサＣ_１ の
経路で流れる。そのため電流容量の大きなスイッチング
素子を用いなければならない。また逆に電流を抑えよう
とすると、インダクタンス要素Ｌ_１を大きくしなければ
ならない等の問題が生じ、装置の大型化、コストアップ
につながる。 【００４５】そこで図１２に示すようなスイッチング動
作を行うことにより、極性反転時における過大で急峻な
電流の発生を解決できる。 【００４６】図１２には例としてスイッチング素子
Ｑ_３，Ｑ_２のオンからスイッチング素子Ｑ_１，Ｑ４のオ
ンの状態への極性反転時におけるスイッチング動作を示
している。次にこの動作を説明する。 【００４７】まず時点ｔ_１にて、それまで図１２
（ｃ）、（ｄ）に示すようにオンしていたトランジスタ
Ｑ_３，Ｑ_２をオフとし、Ｑ_１〜Ｑ_４全てがオフとなるデ
ッドタイムを設ける。 【００４８】このとき負荷が始動前の放電灯ＬＰの場合
においては電流ｉａは図１２（ｆ）に示すように殆ど流
れず、コンデンサＣ_１ の両端電圧Ｖ_Ｃ１は数百Ｖの略
一定の電位を保つ。 【００４９】次に時点ｔ_２ にてスイッチング素子Ｑ_４
を図１２（ｂ）に示すようにオンとする。これによりｔ
_２ −ｔ_３の間ではコンデンサＣ_１ に蓄積された電荷
が、コンデンサＣ_１ →スイッチング素子Ｑ_４→スイッ
チング素子Ｑ_２の寄生ダイオードＤ_Ｑ２→インダクタン
ス要素Ｌ_１ →コンデンサＣ_１ の経路で、コンデンサＣ
_１ とインダクタンス要素Ｌ_１ との共振に従って電流ｉ
ａとして流れ、コンデンサＣ_１ とインダクタンス要素
Ｌ_１との共振周期の半分の期間（π√Ｌ _１ Ｃ _１ ）電流
が流れる。図１２（ｅ）はこのときのダイオードＤ02の
状態を示す。 【００５０】時点ｔ_３にて電流ｉａが流れなくなった時
点で、図１２（ｇ）に示すように電圧Ｖ_Ｃ１は元と逆の
極性の略同電位の値を取っている。次に時点ｔ_４ にて
スイッチングＱ_１を図１２（ａ）に示すようにオンとす
る。この時点で電圧Ｖ_Ｃ１の極性は元と逆の極性となっ
ているので、前述したような過大な電流は流れない。 【００５１】以上のようなスイッチング動作をすること
により、反転時の過大で急峻な電流の発生を防ぐことが
できるので、スイッチング素子の容量を小さくすること
ができ、またインダクタンス要素Ｌ_１ の値を小さくす
ることができ、その結果装置の小型化、低コスト化が可
能となる。また本実施例ではスイッチング素子として、
ＭＯＳＦＥＴを用いたがトランジスタ、ＩＧＢＴ等他の
スイッチング素子でも良い。但しＭＯＳＦＥＴの寄生ダ
イオードの代わりに、スイッチング素子Ｑ_２，Ｑ_４には
逆並列にダイオードを接続しなければならない。 【００５２】また本実施例ではインバータ回路６におけ
るスイッチング素子Ｑ_１〜Ｑ_４の下側辺の経路でコンデ
ンサＣ_１ の反転を行っているが、上側辺の経路でコン
デンサＣ_１ の反転を行うことも同様に可能である。又
本反転法は電圧変換部１がチョッパやフォワード等のタ
イプの場合でも効果がある。 【００５３】尚上記インバータ回路６のスイッチング素
子Ｑ_１〜Ｑ_４の制御を行う制御回路は図１３に示すよう
な構成のものが使用される。 【００５４】この実施例では発振器７ａからの発振信号
の立ち下がりでトリガされるワンショットマルチバイブ
レータ７ｂの出力と発振信号との否定論理和を取るノア
ゲートＮ_１の出力信号でトリガされるフリップフロップ
ＦＦのＱ出力と上記ノアゲートＮ_１の出力信号の反転信
号との論理積出力をドライブ回路４_２を通じてスイッチ
ング素子Ｑ_２のトリガ信号として与え、上記ノアゲート
Ｎ_１の出力信号の反転信号とフリップフロップＦＦの反
転Ｑ出力との論理積出力をドライブ回路４_４ を通じて
スイッチング素子Ｑ_４のトリガ信号として与え、発振器
７ａからの発振信号の立ち上がりでトリガされるワンシ
ョットマルチバイブレータ７ｃの出力と上記ノアゲート
Ｎ_１の出力信号との否定論理和を取るノアゲートＮ_２の
出力信号とフリップフロップＦＦのＱ出力との論理積出
力をドライブ回路４_３を通じてスイッチング素子Ｑ_３の
トリガ信号として与え、更にノアゲートＮ_２の出力信号
と、フリップフロップＦＦの反転Ｑ出力との論理積出力
をドライブ回路４_１を通じてスイッチング素子Ｑ_１のト
リガ信号として与えるようになっている。 【００５５】ところで上記各基本例、実施例に用いる直
流電源５としては交流電源を整流若しくは整流平滑した
ものや、ＤＣ−ＤＣコンバータの出力、自動車の搭載バ
ッテリー等を用いても良い。 【００５６】 【発明の効果】本発明は、直流電源と、スイッチング素
子のスイッチング動作を利用して上記直流電源の電圧を
所定の電圧に変換するフライバックタイプの電圧変換部
と、上記電圧変換部の出力側に設けられ脈動電圧を発生
させるためのキャパシタンス要素と、該キャパシタンス
要素の両端に入力端間を接続したフルブリッジ型インバ
ータ回路と、該フルブリッジ型インバータ回路の出力端
間にインダクタンス要素を介して接続した放電灯と、上
記インダクタンス要素と上記放電灯との間に並列接続し
たコンデンサと、上記キャパシタンス要素の両端に発生
する脈動電圧の所定レベル以下を検出する検出手段とを
備え、上記脈動電圧の所定レベル以下を上記検出手段が
検出して検出信号を発生したときに上記スイッチング動
作での上記スイッチング素子をオフする時点とするの
で、電圧変換部の出力側のキャパシタンス要素の電圧を
大きく脈動させることにより、高周波動作するスイッチ
ング素子におけるオフ時のスイッチングロスを低減する
ことができ、これにより高効率で小型な放電灯を点灯さ
せる電源装置を実現できるという効果がある。

【図面の簡単な説明】 【図１】本発明の基本例１の回路構成図である。 【図２】同上の動作説明用波形図である。 【図３】本発明の基本例２の回路構成図である。 【図４】本発明の基本例３の回路構成図である。 【図５】同上の動作説明用波形図である。 【図６】本発明の基本例４の回路構成図である。 【図７】本発明の基本例５の回路構成図である。 【図８】本発明の基本例６の回路構成図である。 【図９】本発明の実施例１の回路構成図である。 【図１０】同上の動作説明用波形図である。 【図１１】本発明の実施例２の回路構成図である。 【図１２】同上の動作説明用波形図である。 【図１３】同上の制御回路の回路構成図である。 【図１４】本発明の基本例７の回路構成図である。 【図１５】同上の動作説明用波形図である。 【図１６】本発明の基本例８の回路構成図である。 【図１７】従来例の回路構成図である。 【図１８】同上の動作説明用波形図である。 【符号の説明】 １ 電圧変換部 ２ 負荷回路 ３ 制御回路 ４ ドライブ回路 ５ 直流電源 Ｃ コンデンサ Ｑ_０ スイッチング素子 Ｄ_１ ダイオード Ｒ_１ 、Ｒ_２ 抵抗 Ｖ_Ｃ 電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 俊朗 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平４−127872（ＪＰ，Ａ) 特開 平１−206868（ＪＰ，Ａ) 特開 平５−49248（ＪＰ，Ａ) 特開 昭61−85066（ＪＰ，Ａ) 特開 平５−122930（ＪＰ，Ａ) 特開 昭62−239859（ＪＰ，Ａ) 特開 平３−141596（ＪＰ，Ａ) 実開 昭61−195785（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/00 - 3/44 H02M 7/42 - 7/98

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】直流電源と、スイッチング素子のスイッチ
   ング動作を利用して上記直流電源の電圧を所定の電圧に
   変換するフライバックタイプの電圧変換部と、上記電圧
   変換部の出力側に設けられ脈動電圧を発生させるための
   キャパシタンス要素と、該キャパシタンス要素の両端に
   入力端間を接続したフルブリッジ型インバータ回路と、
   該フルブリッジ型インバータ回路の出力端間にインダク
   タンス要素を介して接続した放電灯と、上記インダクタ
   ンス要素と上記放電灯との間に並列接続したコンデンサ
   と、上記キャパシタンス要素の両端に発生する脈動電圧
   の所定レベル以下を検出する検出手段とを備え、上記脈
   動電圧の所定レベル以下を上記検出手段が検出して検出
   信号を発生したときに上記スイッチング動作での上記ス
   イッチング素子をオフする時点とすることを特徴とする
   電源装置。