JP3491291B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3491291B2 JP3491291B2 JP13965993A JP13965993A JP3491291B2 JP 3491291 B2 JP3491291 B2 JP 3491291B2 JP 13965993 A JP13965993 A JP 13965993A JP 13965993 A JP13965993 A JP 13965993A JP 3491291 B2 JP3491291 B2 JP 3491291B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- switching
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y02B20/183—
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
とする電圧に変換して負荷回路に供給する電源装置に関
するものである。 【0002】 【従来の技術】直流電圧を必要とする電圧に変換して負
荷回路に供給する電源装置の回路としては図17に示す
ものが従来からあった。この電源装置の電圧変換部1は
フライバック型の所謂DC−DCコンバータであり、通
常出力電圧VCが図18(d)に示すようになるべくフラ
ットとなるような制御が為される。 【0003】次にこの従来例装置の具体的動作を説明す
る。直流電源5にトランスTの1次巻線n1を介して接
続してあるスイッチング素子Q0は制御回路3からの駆
動信号がドライブ回路4を通じて与えられて図18
(a)に示すようにスイッチング動作し、そのデューテ
ィ又はスイッチング周波数が調整されることにより調整
してトランスTの2次巻線n2にダイオードD1を介し
て接続したコンデンサCの両端電圧VCが所定電圧となる
ように制御される。制御回路3は、コンデンサCに並列
に接続した抵抗R1 ,R2の直列回路でコンデンサC
の両端電圧VCを分圧し、その分圧出力と基準電圧Vre
f との差電圧をエラーアンプ3Aで得て、この差電圧と
発振器3Bの三角波出力とをコンパレータ3Cで比較
し、その比較結果に従ってドライブ回路4を通じて駆動
信号をスイッチング素子Q0に与えるもので、所謂PW
M制御を行うようになっている。つまりコンデンサCの
電圧VCが所定値より下がると、スイッチング素子Q0
のオンデュティを大きくし、上がるとオンデュティを小
さくするような制御が為され、電圧VC を略一定の所
定電圧に保つのである。 【0004】而して図18に示す時点t1にてスイッチ
ング素子Q0がオンすると、トランスTの1次巻線n1
には図18(b)に示すi1なる電流が直流電源5より
流れ、トランスTには磁気エネルギとしてエネルギが蓄
積される。次に時点t2においてスイッチング素子Q0
がオフとすると、蓄積エネルギがトランスTの2次側か
らダイオードD1を介して電流i2が図18(c)に示
すように流れてキャパシタンス要素であるコンデンサC
を充電する。時点t3にてスイッチング素子Q0が再び
オンし、上述の動作を繰り返すことになる。これらの動
作により、直流電源5から図18(d)に示す所定電圧
VCを得る。この電圧VCが負荷回路2に供給される。 【0005】ところで、このときのスイッチング素子Q
0の両端電圧VQ0は図18(e)に示すような波形と
なる。ここでスイッチング素子Q0におけるスイッチン
グロスは電流i1と、電圧VQ0の瞬時時間的な積の時
間平均値により得られるが、理想的な回路ではスイッチ
ングロスは無い。しかし従来例では次の理由によりスイ
ッチングロスが生じる。 【0006】つまりスイッチング素子Q0がオフしてい
るときの両端電圧VQ0(トランスTに電流i2が流れ
ている期間においては)はコンデンサCの電圧VCと直
流電源5の電圧VSにより決まり、トランスTの1次巻
線n1の巻き数をN1、2次巻線n2の巻き数をN2と
すると、電圧VQ0はほぼVS +N1/N2・VCとな
る。そして電圧VC は略一定に保たれるので電圧VS
を一定とすると、電圧VQ0の波形は図18(e)に示
すように矩形波状のものとなり、スイッチング素子Q0
がオフするスイッチング動作のときにおいて、スイッチ
ング素子Q0に流れる電流i1との重なりにより大きな
スイッチングロスを生じる。 【0007】そして図18(b)と(d)の電流i1と
電圧VQ0の波形で最もロスが生じるのは電流i1が最
も大きいとき、つまり、時点t2 のときである。この
時点におけるスイッチングロスの発生をなるべく少なく
することは回路の効率を上昇させ、装置の小型化につな
がる。またフラットな電圧VCを必要としない負荷回路
においては電圧VCは脈動してもかまわない。以上のこ
とは直流電圧を所定電圧に変換且つ交流化して負荷回路
に供給する電源装置においても同様である。 【0008】 【発明が解決しようとする課題】上述のように従来この
種の電源装置では、高周波動作するスイッチング素子の
スイッチングロスの低減という課題があり。これにより
従来の電源装置は高効率化、小型化がしにくいという問
題があった。 【0009】本発明は上記の問題点に鑑みて為されたも
ので、その目的とするところは電圧変換部のスイッチン
グ素子のスイッチングロスの低減を図ることにより高効
率で小型に製作できる電源装置を提供するにある。 【0010】 【課題を解決するための手段】請求項1の発明では、直
流電源と、スイッチング素子のスイッチング動作を利用
して上記直流電源の電圧を所定の電圧に変換するフライ
バックタイプの電圧変換部と、上記電圧変換部の出力側
に設けられ脈動電圧を発生させるためのキャパシタンス
要素と、該キャパシタンス要素の両端に入力端間を接続
したフルブリッジ型インバータ回路と、該フルブリッジ
型インバータ回路の出力端間にインダクタンス要素を介
して接続した放電灯と、上記インダクタンス要素と上記
放電灯との間に並列接続したコンデンサと、上記キャパ
シタンス要素の両端に発生する脈動電圧の所定レベル以
下を検出する検出手段とを備え、上記脈動電圧の所定レ
ベル以下を上記検出手段が検出して検出信号を発生した
ときに上記スイッチング動作での上記スイッチング素子
をオフする時点とするものである。 【0011】 【作用】本発明によれば、直流電源と、スイッチング素
子のスイッチング動作を利用して上記直流電源の電圧を
所定の電圧に変換するフライバックタイプの電圧変換部
と、上記電圧変換部の出力側に設けられ脈動電圧を発生
させるためのキャパシタンス要素と、該キャパシタンス
要素の両端に入力端間を接続したフルブリッジ型インバ
ータ回路と、該フルブリッジ型インバータ回路の出力端
間にインダクタンス要素を介して接続した放電灯と、上
記インダクタンス要素と上記放電灯との間に並列接続し
たコンデンサと、上記キャパシタンス要素の両端に発生
する脈動電圧の所定レベル以下を検出する検出手段とを
備え、上記脈動電圧の所定レベル以下を上記検出手段が
検出して検出信号を発生したときに上記スイッチング動
作での上記スイッチング素子をオフする時点とするの
で、電圧変換部の出力側のキャパシタンス要素の電圧の
大きな脈動により、高周波動作するスイッチング素子に
おけるオフ時のスイッチングロスを低減することがで
き、これにより高効率で小型な電源装置を実現できる。 【0012】 【実施例】以下、本発明の基本例、実施例を図面を参照
して説明する。 【0013】(基本例1) 図1は本基本例の回路構成を示しており、本基本例の回
路は、直流電源5と、スイッチング素子Q0のスイッチ
ング動作を利用して上記直流電源の電圧を所定の電圧に
変換する電圧変換部1と、上記電圧変換部1の出力側に
設けられたキャパシタンス要素たるコンデンサCと、コ
ンデンサCに並列接続した負荷回路2とから構成されて
いる点では図17の従来例構成と同じであるが、キャパ
シタンス要素として用いたコンデンサCの容量値が従来
例の場合と異なり、また制御回路3の構成が異なってい
る。 【0014】つまり図17の従来例では比較的大容量の
ものを用いて電圧VCがフラットな所定電圧になるべく
保つようにしていたのに対し、本基本例ではコンデンサ
Cの容量を小容量(例えば数μF以下)とし、コンデン
サCの両端電圧VCを所定電圧に保つのではなく、意図
的に脈動電圧となるようにした点に特徴がある。尚スイ
ッチング素子Q0にはMOSFETを用いている。 【0015】また制御回路3は、コンデンサCの両端電
圧VCを検出する手段を構成する抵抗R1 、R2で分
圧して得られた脈動する電圧を平均化回路3aで平均化
し、出力電圧Vo(電圧VCの平均値)を所定の電圧に
保つために基準電圧Vref1との差電圧をエラーアンプ
3bで得、この差電圧と、V/Fコンバータ3cからの
三角波出力電圧とを、コンパーレタ3dで比較し、その
比較出力をもってドライバ回路4を通じてスイッチング
素子Q0を駆動することにより、電圧VCの平均値Vo
を所定電圧に保つように制御する。 【0016】ここで抵抗R1 、R2で分圧された電圧
はコンパレータ3dの出力の立ち下がりでトリガされて
所定期間出力は発するワンショットマルチバイブレータ
3eの出力を受けてオンするスイッチ素子SW2を経
て、コンパレータ3fで基準電圧Vref2と比較され
る。コンパレータ3fの出力は積分器3gにより積分さ
れた後、エラーアンプ3hで基準電圧Vref3との差が
とられ、V/Fコンバータ3cに入力される。ここで基
準電圧Vref2は電圧VCが略零の状態かどうかを判断
するための基準電圧であり、電圧VCが略零であると
き、コンパレータ3fは”H”を出力する。また基準電
圧Vref3はV/Fコンバータ3cに回路が始動した時
点で入力される電圧を決定するものであり、即ち基準電
圧Vref3により初期のスイッチング素子Q0のスイッ
チング周波数が決定される。 【0017】ところで、この制御系は電圧VCが略零ま
で脈動する状態において均衡が取れて落ちつく動作をと
り、望むところの動作が得られる。この場合、スイッチ
ング素子Q0のスイッチング周波数を変えることによ
り、本発明で述べるところの動作を可能としている。こ
の場合電圧VCを所定電圧とするようにしたが、出力電
流を検出し、出力電力の平均値を求め、其を所定とする
ような制御としても良い等、他の場合も考えられる。ま
た検出しなくても予め本発明の動作が得られるようにし
て置くこともできる。 【0018】而して時点t1で図2(a)に示すように
スイッチング素子Q0がオンとなると、電圧変換部1の
トランスTの1次巻線n1に電流i1が図2(b)のよ
うに流れる。これによりトランスTに磁気エネルギが蓄
積される。時点t1−t2 間では、図2(c)に示す
ようにトランスTの2次巻線n2には電流i2が流れな
いため、コンデンサCからは負荷回路2にエネルギが放
出されるのみとなり、出力電圧VCは図2(d)に示す
ように低下する。図示例では零電位まで低下する場合を
示しているが、零まで低下しない場合もある。 【0019】次にt2 にてスイッチング素子Q0がオ
フとなると、トランスTに蓄積されたエネルギは電流i
2として放出され、これによりコンデンサCの電圧VC
は図2(d)のように上昇する。次に時点t3にて再び
スイッチング素子Q0がオンとなり、上述の動作を以後
繰り返すことになる。 【0020】ところで、スイッチング素子Q0にかかる
電圧VQ0の波形は時点t2 では低い値を取ってコン
デンサCが充電され、電圧VCが上昇するに従って次第
に上昇し、時点t3の時点でスイッチング素子Q0がオ
ンとなることにより、再び略零となる。具体的に述べる
と、スイッチング素子Q0のオフ時における電圧V Q0
はトランスTの1次巻線n1の巻き数をN1、2次巻線
n2の巻き数をN2とするとほぼVS+N1/N2・V
C となる。即ち時点t2において、電圧VCが零若し
くは低い値であるならば、電圧V Q0も直流電源5の電
圧VS 程度の低い値となり、この時点(スイッチング素
子Q0のオフ時)におけるスイッチングロスを低くする
ことができる。 【0021】このことにより回路の効率の上昇が図れる
とともに、装置の小型化が可能となる。またここではト
ランスTに流れる電流が連続となる場合(i1若しくは
i2が常に流れている場合)について述べたが、不連続
となる場合においても同様の効果が得られる。またスイ
ッチング素子Q0にMOSFETを用いているが、トラ
ンジスタ、IGBT等他のスイッチング素子を用いても
良い。 【0022】(基本例2) 本基本例は図3に示すように電圧変換部1を昇降圧チョ
ッパからなるDCーDCコンバータで構成しており、基
本例1と同様にキャパシタンス要素であるコンデンサC
の容量を、例えば数μF以下とすることにより、基本例
1と同様な効果を得るようにしたものである。電圧変換
部1は直流電源5にスイッチング素子Q0を介してイン
ダクタンス要素であるインダクタL0を接続し、このイ
ンダクタL0には直流電源5に対して逆方向となるダイ
オードD1 を介してコンデンサCを接続してある。 【0023】本基本例の場合ではスイッチング素子Q0
のオフ時にインダクタL0に流れる電流が常に零となら
ない場合においては、電圧VQ0はほぼVS +VCで
表され、各部の動作波形は図2と同様になる。 【0024】またオフ時においてインダクタL0に流れ
る電流が零となる動作の場合も同様になる。尚スイッチ
ング素子Q0の制御回路は基本例1の制御回路3の構成
に準ずるものを使用する。 【0025】(基本例3) 本基本例は電圧変換部1を図4に示すように昇圧チョッ
パからなるDC−DCコンバータで構成し、出力側に設
けたコンデンサCの両端電圧VCを脈動させるようにな
っている。図5は本基本例の各部の動作波形を示してお
り、図5(a)に示すようにインダクタL0を介して直
流電源5に接続したスイッチング素子Q0がオンするt
1−t2 (t3−t4 )の間ではインダクタL0には
図5(b)に示す電流i1が流れてインダクタL0に磁
気エネルギを蓄積し、スイッチング素子Q0がオフした
ときにインダクタL0に蓄積したエネルギをダイオード
D1を介して放電させて、図5(c)に示すようにコン
デンサCを充電する電流i2が流れる。 【0026】コンデンサCは上記スイッチング素子Q0
のオン時に図5(d)に示すように充電電荷を放電して
その両端電圧VCを低下し、スイッチング素子Q0のオ
フ時に充電されてその両端電圧VCを上昇させる。つま
りコンデンサCの両端電圧VCが脈動するのである。ス
イッチング素子Q0の両端電圧VQ0は略電源電圧VC
と等しくなって低くなり、基本例1、2と同様な効果が
得られる。 (基本例4) 本基本例は図6に示すように図1に示す基本例1におけ
るトランスTをオートトランス構造としたものであり、
この場合、スイッチング素子Q0のオフ時のスイッチン
グ素子Q0の両端電圧VQ0はほぼVS+N1/(N1
+N2)・(VC−VS )=N2/(N1+N2)VS
+ N1/(N1+N2)VCと等しくなり、1次側、
2次側の巻線n1、n2の巻き数N1、N2の比によ
り、電圧VQ0の値を低く抑えることができるなどの利
点がある。この場合においても基本例1と同様の効果が
得られる。 【0027】(基本例5) 本基本例は図7に示すように基本例1と同様な電圧変換
部1を用いて直流電源5の電圧VSを必要とする電圧に
変換する点では同様であるが、その出力電圧の極性を交
番させながら、交流として負荷回路2に供給するインバ
ータ回路6を負荷回路2とコンデンサCとの間に挿入し
たものである。 【0028】本基本例ではこの場合もコンデンサCの両
端電圧VCを脈動させる。 【0029】而して基本例1と同様にスイッチング素子
Q0は高周波でスイッチング動作し、トランスTを介し
てコンデンサCへエネルギを供給する。スイッチング素
子Q1〜Q4で構成されるフルブリッジ型のインバータ
回路6をは低周波でスイッチング素子Q1,Q4と
Q3,Q2とを制御回路(図示せず)からの駆動信号で
交互にオンオフさせ、負荷回路2へ交流電圧を供給す
る。 【0030】この基本例においてもスイッチング素子Q
0の両端電圧VQ0はスイッチング素子Q0がオフした
とき、略零から上昇し、スイッチング素子Q0のオフ時
におけるスイッチングロスを少なくすることができ、高
効率で小型な電源装置を実現することことができる。 (基本例6) 本基本例は図8に示すようにコンデンサCをインバータ
回路6内において、負荷回路2と並列に接続したもので
あるが、この場合も例えばコンデンサCを小容量のもの
にしたり、スイッチング素子Q0のスイッチング周波数
を低くしたりすることにより、コンデンサCの両端電圧
VCを脈動させ、上記各基本例と同様の効果を得るよう
にしたものである。 【0031】ところで、本基本例と基本例5は電圧変換
部1をフライバック型のコンバータで構成したものであ
るが、基本例2、3と同様にチョッパ等の他のタイプの
コンバータで構成しても良い。 (基本例7)本基本例は図14に示すように図1の基本例と基本的に
同じ構成の電圧変換部1を用いる共にコンデンサCの容
量を小容量としてコンデンサCの両端電圧V C を脈動さ
せるが、負荷回路2が抵抗成分Rと、インダクタンス成
分Lとの直列回路からなり、インダクタンス成分Lが比
較的大きな場合は、インダクタンス成分Lの定電流作用
により電圧V C が低下して零となった後も負荷回路2に
は電流が流れ続け、そのためコンデンサCの両端電圧V
C が図15(c)で破線で示すように負となる場合があ
る。電圧V C がある程度以上負になると、図15(b)
で破線で示すような現象が電流i 1 に発生する。そこ
で、図14 の実施例回路では、コンデンサCの電圧V C
が負とならないようにダイオードD 2 をコンデンサCに
並列に接続してある。このようにすることにより負荷回
路2に流れ続けようとする電流は電圧V C が略零となっ
た後には、ダイオードD 2 を介して還流するので、電圧
V C は負とならない。具体的に述べると、図14のフラ
イバック型の電圧変換部1の回路でダイオードD 2 が無
く、コンデンサCの電圧V C が負の値となった場合には
その絶対値が略N 2 /N 1 ・V S となったときから電圧
V C がトランスTの1次側に影響を及ぼし、そのため図
15のt 2 −t 3 の間で図15(b)において破線で
示すように電流i 1 が下降を始める。これにより仮に更
に負荷回路2へ電力を供給したい場合に図15(a)に
示すスイッチング素子Q 0 のオンデュティを広げても電
流i 1 の頭打ちが生じるため、2次側へエネルギを伝達
できない現象が発生する等の問題が生じる。 【0032】本基本例では、ダイオードD 2 を設けるこ
とにより、電流i1及び電圧V C は図15(b)、
(c)に示すように実線のような形となる。 【0033】(基本例8)本基本例は、図16に示すよ
うにフルブリッジ型のインバータ回路6を用いた上記基
本例5と基本的に同じ構成を持つものであるが、スイッ
チング素子Q 2 、Q 4 と逆並列にダイオードD 2 、D 3
を夫々接続している。 【0034】今仮にスイッチング素子Q 1 ,Q 4 がオン
の状態であろうとすると、仮にコンデンサCの電圧V C
が負になろうとしても、ダイオードD 2 ,D 3 により、
負荷電流は、インダクタンス成分L→抵抗成分R→スイ
ッチング素子Q 4 →インダクタンス成分Lの経路で還流
するので、電圧V C は負にはならない。尚スイッチング
素子Q 1 、Q 3 にダイオードを逆並列に接続しても同様
の効果が得られる。 【0035】(実施例1) 本実施例は、図9に示すようにフルブリッジ型のインバ
ータ回路6に接続する負荷回路2としてメタルハライド
ランプ等の放電灯LPを用いたものであり、放電灯LP
と直列にインダクタンス要素L2を接続してある。この
インダクタンス要素L2は例えばランプ始動用イグナイ
ター(図示せず)のパルストランスの2次側のインダク
タンスで構成し、またこの直列回路に並列接続するコン
デンサC1はランプ始動時のイグナイターが出力するパ
ルス電圧をバイパスするためのものである。 【0036】コンデンサC1 は、電圧変換部1の出力
側に接続されるキャパシタンス要素を構成するコンデン
サCに比べて小容量のもので良く、例えば、コンデンサ
Cが0.数μF程度であるに対して、コンデンサC1
は0.0数μF程度で良い。インダクタンス要素L1は
インバータ回路6のスイッチング素子Q1,Q4と、Q
3,Q2との極性反転動作時におけるコンデンサCとC
1 との短絡を防ぐ役割をすると共にフィルタの働きを
し、スイッチング素子Q1〜Q4に流れる電流のリップ
ル成分を減少させ、素子におけるロスを低減するととも
に、ランプ電流の高周波リップル分を低減させる。 【0037】因みにランプ電流の高周波リップル分が多
いと、音響的共鳴現象と呼ばれる放電の不安定化を引き
起こす場合がある。本実施例の動作を説明すると、図1
0において、t1−t2 の間ではスイッチング素子Q
2,Q3が図10(c)に示すようにオンで、図10
(b)に示すようにスイッチング素子Q1,Q4がオフ
であり、このときスイッチング素子Q0を図10(a)
に示すように高周波でスイッチング動作させることによ
り、直流電源5からトランスTを介してコンデンサCに
エネルギが供給される。このときのコンデンサCの両端
電圧VCの波形はコンデンサCが小容量なので、図10
(d)のような波形となる。 【0038】次に時点t2 において、スイッチング素
子Q2,Q3のオンからスイッチング素子Q1,Q4の
オンの状態へ移行し、極性反転を行う。t2 −t3の
間では上記t1−t2 の間と同じくスイッチング素子
Q0が高周波でスイッチング動作し、直流電源5よりコ
ンデンサC1にエネルギを供給する。 【0039】次の時点t3ではスッチングQ1,Q4の
オンからスイッチング素子Q2,Q3のオンの状態へ移
行して極性反転を行う。以上のような動作を以後繰り返
すことにより、コンデンサC1 には図10(e)に示
すような略矩形波状の電圧VC1が発生し、インダクタ
ンス要素L2を介して放電灯LPにはより高周波リップ
ル分の除かれた電流が供給され、放電灯LPは安定に点
灯する。 【0040】ところで、本実施例においてもコンデンサ
Cの両端電圧VCは脈動するので上述の各基本例と同様
にスイッチング素子Q0のスイッチングロスは低減さ
れ、高効率化、小型化が図られる。またメタルハライド
ランプ等の放電灯LPの始動時における急速な光束の立
ち上げを行うためには、放電灯LPの定格以上の電力を
放電灯LPに供給する必要がある。 【0041】そこで、放電灯LPが始動して安定した後
の定格電力での点灯時にはランプ電流の高周波リップル
分低減等の観点から電圧VCの脈動分を少なくするよう
にし、少なくとも多大な電力を必要とするランプ始動時
において本発明の効果が得られる動作をとるようにして
も良い。このような動作を行うためには始動時はスイッ
チング素子Q0のスイッチング周波数を定常時に比べて
低くするなどの方法もある。ここでは電圧VC1が略矩
形波をなる場合を示ししたが、略正弦波等でも良い。 【0042】(実施例2) 上記のようにメタルハライドランプ等の放電灯LPを始
動するためには始動時に百数十V乃至数百V程度、例え
ば300V程度の電圧を必要とする。放電灯LPは始動
前は非常に高インピーダンスであり、流れるランプ電流
は略零である。 【0043】本実施例はこのようなメタルハライドラン
プからなる放電灯LPを負荷回路2に用いたもので、図
11に示すようにインバータ回路6のスイッチング素子
Q1〜Q4及び電圧変換部1のスイッチング素子Q0に
FETを用い、基本的には実施例1と同様な動作を為
す。 【0044】ところで装置の小型化の観点からインダク
タンス要素L1 はなるべく小さくしたい。しかしなが
ら、インバータ回路6のスイッチングを、今仮にスイッ
チング素子Q3,Q2のオンの状態からスイッチング素
子Q1,Q4のオンの状態へ極性反転する場合を考える
と、単にスイッチング素子Q3,Q2をオフし、Q1〜
Q4のデッドタイムを設けた後、スイッチング素子
Q1,Q4をオンとする動作をさせるだけでは、コンデ
ンサCの電圧VC並びにコンデンサC1 の電圧VC1
が数百V程度のときには、スイッチング素子Q1,Q4
をオンした時点で電圧VCと電圧VC1とが加極性とな
ることにより、過大で急峻な電流が、コンデンサC1→
スイッチング素子Q4→コンデンサC→スイッチング素
子Q1→インダクタンス要素L1 →コンデンサC1 の
経路で流れる。そのため電流容量の大きなスイッチング
素子を用いなければならない。また逆に電流を抑えよう
とすると、インダクタンス要素L1を大きくしなければ
ならない等の問題が生じ、装置の大型化、コストアップ
につながる。 【0045】そこで図12に示すようなスイッチング動
作を行うことにより、極性反転時における過大で急峻な
電流の発生を解決できる。 【0046】図12には例としてスイッチング素子
Q3,Q2のオンからスイッチング素子Q1,Q4のオ
ンの状態への極性反転時におけるスイッチング動作を示
している。次にこの動作を説明する。 【0047】まず時点t1にて、それまで図12
(c)、(d)に示すようにオンしていたトランジスタ
Q3,Q2をオフとし、Q1〜Q4全てがオフとなるデ
ッドタイムを設ける。 【0048】このとき負荷が始動前の放電灯LPの場合
においては電流iaは図12(f)に示すように殆ど流
れず、コンデンサC1 の両端電圧VC1は数百Vの略
一定の電位を保つ。 【0049】次に時点t2 にてスイッチング素子Q4
を図12(b)に示すようにオンとする。これによりt
2 −t3の間ではコンデンサC1 に蓄積された電荷
が、コンデンサC1 →スイッチング素子Q4→スイッ
チング素子Q2の寄生ダイオードDQ2→インダクタン
ス要素L1 →コンデンサC1 の経路で、コンデンサC
1 とインダクタンス要素L1 との共振に従って電流i
aとして流れ、コンデンサC1 とインダクタンス要素
L1との共振周期の半分の期間(π√L 1 C 1 )電流
が流れる。図12(e)はこのときのダイオードD02の
状態を示す。 【0050】時点t3にて電流iaが流れなくなった時
点で、図12(g)に示すように電圧VC1は元と逆の
極性の略同電位の値を取っている。次に時点t4 にて
スイッチングQ1を図12(a)に示すようにオンとす
る。この時点で電圧VC1の極性は元と逆の極性となっ
ているので、前述したような過大な電流は流れない。 【0051】以上のようなスイッチング動作をすること
により、反転時の過大で急峻な電流の発生を防ぐことが
できるので、スイッチング素子の容量を小さくすること
ができ、またインダクタンス要素L1 の値を小さくす
ることができ、その結果装置の小型化、低コスト化が可
能となる。また本実施例ではスイッチング素子として、
MOSFETを用いたがトランジスタ、IGBT等他の
スイッチング素子でも良い。但しMOSFETの寄生ダ
イオードの代わりに、スイッチング素子Q2,Q4には
逆並列にダイオードを接続しなければならない。 【0052】また本実施例ではインバータ回路6におけ
るスイッチング素子Q1〜Q4の下側辺の経路でコンデ
ンサC1 の反転を行っているが、上側辺の経路でコン
デンサC1 の反転を行うことも同様に可能である。又
本反転法は電圧変換部1がチョッパやフォワード等のタ
イプの場合でも効果がある。 【0053】尚上記インバータ回路6のスイッチング素
子Q1〜Q4の制御を行う制御回路は図13に示すよう
な構成のものが使用される。 【0054】この実施例では発振器7aからの発振信号
の立ち下がりでトリガされるワンショットマルチバイブ
レータ7bの出力と発振信号との否定論理和を取るノア
ゲートN1の出力信号でトリガされるフリップフロップ
FFのQ出力と上記ノアゲートN1の出力信号の反転信
号との論理積出力をドライブ回路42を通じてスイッチ
ング素子Q2のトリガ信号として与え、上記ノアゲート
N1の出力信号の反転信号とフリップフロップFFの反
転Q出力との論理積出力をドライブ回路44 を通じて
スイッチング素子Q4のトリガ信号として与え、発振器
7aからの発振信号の立ち上がりでトリガされるワンシ
ョットマルチバイブレータ7cの出力と上記ノアゲート
N1の出力信号との否定論理和を取るノアゲートN2の
出力信号とフリップフロップFFのQ出力との論理積出
力をドライブ回路43を通じてスイッチング素子Q3の
トリガ信号として与え、更にノアゲートN2の出力信号
と、フリップフロップFFの反転Q出力との論理積出力
をドライブ回路41を通じてスイッチング素子Q1のト
リガ信号として与えるようになっている。 【0055】ところで上記各基本例、実施例に用いる直
流電源5としては交流電源を整流若しくは整流平滑した
ものや、DC−DCコンバータの出力、自動車の搭載バ
ッテリー等を用いても良い。 【0056】 【発明の効果】本発明は、直流電源と、スイッチング素
子のスイッチング動作を利用して上記直流電源の電圧を
所定の電圧に変換するフライバックタイプの電圧変換部
と、上記電圧変換部の出力側に設けられ脈動電圧を発生
させるためのキャパシタンス要素と、該キャパシタンス
要素の両端に入力端間を接続したフルブリッジ型インバ
ータ回路と、該フルブリッジ型インバータ回路の出力端
間にインダクタンス要素を介して接続した放電灯と、上
記インダクタンス要素と上記放電灯との間に並列接続し
たコンデンサと、上記キャパシタンス要素の両端に発生
する脈動電圧の所定レベル以下を検出する検出手段とを
備え、上記脈動電圧の所定レベル以下を上記検出手段が
検出して検出信号を発生したときに上記スイッチング動
作での上記スイッチング素子をオフする時点とするの
で、電圧変換部の出力側のキャパシタンス要素の電圧を
大きく脈動させることにより、高周波動作するスイッチ
ング素子におけるオフ時のスイッチングロスを低減する
ことができ、これにより高効率で小型な放電灯を点灯さ
せる電源装置を実現できるという効果がある。
Claims (1)
- (57)【特許請求の範囲】 【請求項1】直流電源と、スイッチング素子のスイッチ
ング動作を利用して上記直流電源の電圧を所定の電圧に
変換するフライバックタイプの電圧変換部と、上記電圧
変換部の出力側に設けられ脈動電圧を発生させるための
キャパシタンス要素と、該キャパシタンス要素の両端に
入力端間を接続したフルブリッジ型インバータ回路と、
該フルブリッジ型インバータ回路の出力端間にインダク
タンス要素を介して接続した放電灯と、上記インダクタ
ンス要素と上記放電灯との間に並列接続したコンデンサ
と、上記キャパシタンス要素の両端に発生する脈動電圧
の所定レベル以下を検出する検出手段とを備え、上記脈
動電圧の所定レベル以下を上記検出手段が検出して検出
信号を発生したときに上記スイッチング動作での上記ス
イッチング素子をオフする時点とすることを特徴とする
電源装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13965993A JP3491291B2 (ja) | 1993-06-10 | 1993-06-10 | 電源装置 |
FR9406953A FR2707051B1 (ja) | 1993-06-10 | 1994-06-07 | |
US08/257,141 US5384518A (en) | 1993-06-10 | 1994-06-09 | Power source device |
DE4420182A DE4420182B4 (de) | 1993-06-10 | 1994-06-09 | Stromversorgungsvorrichtung |
KR1019940013100A KR0131169B1 (ko) | 1993-06-10 | 1994-06-10 | 전력원 장치 |
CN94105689A CN1042686C (zh) | 1993-06-10 | 1994-06-10 | 电源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13965993A JP3491291B2 (ja) | 1993-06-10 | 1993-06-10 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06351240A JPH06351240A (ja) | 1994-12-22 |
JP3491291B2 true JP3491291B2 (ja) | 2004-01-26 |
Family
ID=15250425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13965993A Expired - Fee Related JP3491291B2 (ja) | 1993-06-10 | 1993-06-10 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3491291B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081976A (ja) * | 2007-09-27 | 2009-04-16 | Fuji Electric Systems Co Ltd | 電力変換装置 |
-
1993
- 1993-06-10 JP JP13965993A patent/JP3491291B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06351240A (ja) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6670779B2 (en) | High power factor electronic ballast with lossless switching | |
JP2793435B2 (ja) | 多出力コンバータ | |
JP2808190B2 (ja) | 力率が改善された電源装置 | |
US5666279A (en) | Voltage resonance inverter circuit for dimable cold cathode tubes | |
JPH06153512A (ja) | 電源装置 | |
JPH11150875A (ja) | 二次電池ユニット | |
JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
CN115378266A (zh) | 适用于宽范围输出电压的变换器及其控制方法 | |
JP2004201373A (ja) | スイッチング電源回路 | |
JPH06113534A (ja) | 電源装置 | |
JPH08130871A (ja) | Dc−dcコンバータ | |
JP3491291B2 (ja) | 電源装置 | |
JP2009071997A (ja) | 電力変換装置および車両用灯具 | |
JP2004304885A (ja) | スイッチング電源装置 | |
JPH0564432A (ja) | 電源装置 | |
JP3232741B2 (ja) | 電源装置 | |
JP4649729B2 (ja) | 電源装置及び放電灯点灯装置 | |
JP4649728B2 (ja) | 電源装置及び放電灯点灯装置 | |
JPH06111978A (ja) | 放電灯点灯装置 | |
JP3346443B2 (ja) | スイッチング電源装置 | |
JP3427142B2 (ja) | 電源装置 | |
WO2002039570A1 (en) | Switching mode power supply | |
JPH08237961A (ja) | 電源装置 | |
JP2906056B2 (ja) | 放電灯点灯回路 | |
TW521538B (en) | Single-stage electronic ballast circuit having emergency illumination function |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |