JP3486420B2 - Method for manufacturing thin film semiconductor device - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明はアクティブマトリックス
液晶ディスプレイや、ＳＲＡＭ等に適応されるのに好適
な薄膜半導体装置とその製造方法に関する。 【０００２】 【従来の技術】近年、液晶ディスプレイの大画面化、高
解像度化に伴い、その駆動方式は単純マトリックス方式
からアクティブマトリックス方式へと移行し、大容量の
情報を表示出来る様になりつつある。アクティブマトリ
ックス方式は数十万を超える画素を有する液晶ディスプ
レイが可能であり、各画素毎にスイッチングトランジス
タを形成するものである。各種液晶ディスプレイの基板
としては、透過型ディスプレイを可能ならしめる溶融石
英板やガラスなどの透明絶縁基板が使用されている。 【０００３】しかしながら、表示画面の拡大化や低価格
化を進める場合には絶縁基板として安価な通常ガラスを
使用するのが必要不可欠である。従って、この経済性を
維持して尚、アクティブマトリックス方式の液晶ディス
プレイを動作させる薄膜トランジスタを安価なガラス基
板上に安定した性能で形成する事が可能な技術が望まれ
ていた。 【０００４】薄膜トランジスタの能動層としては、通常
アモルファスシリコンや多結晶シリコンが用いられる
が、駆動回路まで一体化して薄膜トランジスタで形成し
ようとする場合には動作速度の速い多結晶シリコンが有
利である。 【０００５】この様に通常のガラス基板を使用し得る如
き６００℃程度以下の低温で、高品質なシリコン薄膜を
絶縁性物質上に形成する技術が薄膜半導体装置作成に求
められている。この技術は同時にＳＲＡＭなどの集積化
やＬＳＩの多層化などにも適応され、非常に有用的で有
る。しかるに従来の減圧ＣＶＤ法にて、６００℃以下で
堆積したシリコン薄膜では低品質なシリコン薄膜しか形
成出来なかった為、半導体装置としては不適切で有り、
それ故種々の方法をもってシリコン膜質の改善が試みら
れ、薄膜半導体装置の能動層が形成されている。 【０００６】例えば第一には減圧ＣＶＤ法にて、可能な
最高プロセス温度に近い温度（６１０℃〜６４０℃）迄
堆積温度を上げ、堆積圧力を４０ｍｔｏｒｒから７５０
ｍｔｏｒｒとしてシリコン薄膜を堆積し、薄膜半導体装
置の能動層とするものである（Ａｐｐｌ．Ｐｈｙｓ．Ｌ
ｅｔｔ．５０（２６）Ｐ．１８９４（１９８７）。第二
に絶縁性基板上に５７０℃以下の温度で減圧ＣＶＤ法に
依り能動層となるシリコン膜を堆積し、しかる後、６４
０℃以下の温度で２４時間程度の熱処理を施して堆積膜
の配向、結晶性を改変し、薄膜半導体装置の特性を高め
ている（特開昭６３−３０７７７６）。第三にはＲＦマ
グネトロン・スパッタリングやプラズマＣＶＤ法で３０
０℃程度以下の温度にアモルファス・シリコン薄膜を堆
積した後、各種レーザー照射を行う事で薄膜半導体装置
の能動層とするものである（Ｊｐｎ．Ｊ．Ａｐｐｌ．ｐ
ｈｙｓ．２８Ｐ．１８７１（１９８９）や電子情報通信
学会技術研究報告ＥＩＤ−８８−５８など）。 【０００７】 【発明が解決しようとする課題】しかしながら、前述の
従来技術には其々種々の問題が内在している。第二、第
三のシリコン薄膜を堆積した後熱処理やレーザー照射で
シリコン薄膜の膜質を高めて薄膜半導体装置の特性向上
をはかる方法では、第一の減圧ＣＶＤ法に依る製造方法
に比較して、製造工程が著しく煩雑冗長と化し、生産性
の低下や高価な加工装置の購入、製品価格の上昇をまね
くと言った問題点が有る。一方、従来の減圧ＣＶＤ法で
能動層となるシリコン膜を堆積する方法では、まず第一
に堆積温度が高過ぎるとの問題が有る。例えば安価なガ
ラス基板上に薄膜半導体装置を作成する場合、製造工程
最高温度は６００℃程度で最高温度に維持される時間も
数時間以内に限られる。又三次元ＬＳＩやＳＲＡＭ等に
薄膜半導体装置を適応する場合も、下層部トランジスタ
や配線を保護するとの立場から６００℃程度以下の工程
最高温度で薄膜半導体装置を製造する事が望ましい。加
えて従来の減圧ＣＶＤ法で堆積したシリコン薄膜は低品
質なシリコン薄膜しか形成出来なかった為、半導体装置
としての特性が優れず、液晶ディスプレイのスイッチン
グ素子とは成り得なかったり、三次元ＬＳＩやＳＲＡＭ
などへの応用が出来ないとの問題が有った。 【０００８】そこで本発明はこの様な諸問題の解決を目
差し、その目的は薄膜半導体装置の特性を向上させる為
の構造、取り分け薄膜半導体装置の能動層に使用される
シリコン薄膜の膜質を提供し、良好な半導体特性を示す
薄膜半導体装置を６００℃以下の低温工程で、しかも能
動層の形成は減圧ＣＶＤ法のみで行なうと言う簡略な工
程で形成する事が出来る薄膜半導体装置の製造方法を提
供する事に有る。 【０００９】 【課題を解決するための手段】本発明の薄膜半導体装置
の製造方法は、基板に形成されたシリコン酸化膜上に多
結晶シリコン膜を形成し、前記多結晶シリコン膜をトラ
ンジスタの能動層としている薄膜半導体装置の製造方法
において、該多結晶シリコン膜を、堆積温度が６００℃
以下の減圧化学気相堆積法（減圧ＣＶＤ法）にて堆積す
る際、原料ガスとしてモノシラン（ＳｉＨ₄）を使用
し、反応炉内圧力を４．６ｍｔｏｒｒ以上、８．８ｍｔ
ｏｒｒ以下とし、且つ４００℃シラン代替のシラン分圧
を４．１ｍｔｏｒｒ以上、６．８ｍｔｏｒｒ以下とし、
且つ堆積速度を９．８１Å／ｍｉｎ以上、１３．４０Å
／ｍｉｎ以下として多結晶シリコン膜を堆積する工程を
含むことを特徴とする。 【００１０】 【００１１】 【作用】本発明は、トランジスタの能動層となる多結晶
シリコン膜を、６００℃以下の低温減圧化学気相堆積法
（減圧ＣＶＤ法）にて堆積する場合であっても、反応炉
内圧力を４．６ｍｔｏｒｒ以上、８．８ｍｔｏｒｒ以下
とし、且つ４００℃シラン代替のシラン分圧を４．１ｍ
ｔｏｒｒ以上、６．８ｍｔｏｒｒ以下とし、且つ堆積速
度を９．８１Å／ｍｉｎ以上、１３．４０Å／ｍｉｎ以
下とすることにより、該多結晶シリコン膜の結晶化率を
高め、その膜質を改めることにより薄膜半導体装置の特
性を向上させたものである。 【００１２】 【実施例】（実施例１）以上本発明の実施例を説明する
が、本発明が以下の実施例に限定される物では無い。 【００１３】図１（ａ）〜（ｆ）はＭＩＳ型電界効果ト
ランジスタを形成する多結晶シリコン薄膜トランジスタ
の製造プロセスを断面で示した図で有る。 【００１４】本実施例１では絶縁基板１０１として２３
５ｍｍ口の石英ガラスを用いたが、６００℃の温度に耐
え得る基板又は下地物質で有るならば、その種類や大き
さは無論問われない。例えばシリコンウエハー上に形成
された三次元ＬＳＩなども下地基板として可能で有る。 【００１５】まず沸騰している濃度６０％の硝酸中に５
分間浸す事で洗浄した石英ガラス基板上に常圧化学気相
堆積法（常圧ＣＶＤ法）で下地保護膜となる二酸化珪素
膜（ＳｉＯ₂膜）１０２を２０００Å堆積した。この下
地ＳｉＯ₂膜１０２は後に堆積されるシリコン膜の膜質
を安定化する為に必要で有ると同時に、絶縁基板１０１
として通常ガラスを用いた際、ガラス中に含まれている
ボロンやナトリウムなどの可動イオンがトランジスタ部
に拡散混入するのを防ぐ役割をも演じている。或いは三
次元ＬＳＩ素子製造の際にはトランジスタ間での層間絶
縁膜に対応している物で有る。下地ＳｉＯ₂膜１０２堆
積時の基板温度は３００℃で、窒素に依り２０％に希釈
されたシラン混合ガス６００_SCCMを８４０ _SCCMの酸素と
共に常圧ＣＶＤ法で堆積した。この時のＳｉＯ₂膜の堆
積速度は３．９Å／ｓｅｃで有った。 【００１６】続いてドナー又はアクセプターとなる不純
物を含んだシリコン薄膜１０３を減圧ＣＶＤ法にて堆積
した。（図１（ａ））本実施例１では不純物としてリン
を選び、フォスフィン（ＰＨ₃）とシランを混合したガ
スを用いて、減圧ＣＶＤ法により前記シリコン薄膜を
１，５００Å堆積した。このシリコン膜はいずれソース
・ドレイン領域となる部位で、本実施例１の如く不純物
をＣＶＤ法で添加する方法の他、シリコン膜に後からイ
オン打ち込みをする方法などが有る。本実施例１では１
８４．５ ｌの容積を有する減圧ＣＶＤ炉内にモノシラ
ンを２００_SCCM、ヘリウム９９．５％・ホスフィン０．
５％のヘリウム・ホスフィン混合ガスを６_SCCM、更にヘ
リウムを１００_SCCM流し、堆積温度６００℃で堆積し
た。この時減圧ＣＶＤ装置の排気系に取りつけたバタフ
ライ・バルブの開閉を調節する事で反応炉内圧力を任意
の値に設定し得る自動圧力調整装置を作動させ、反応炉
内圧力を１００ｍＴｏｒｒに保っていた。この条件での
堆積速度は２９．０Å／ｍｉｎで、成膜直後のシート抵
抗値は１７１２Ω／□で有った。 【００１７】次に前記シリコン膜上にレジストを形成
し、四弗化炭素（ＣＦ₄）と酸素（Ｏ₂）の混合プラズマ
に依り前記薄膜をパターニングし、沸騰硫酸中に２０分
間浸してレジストを剥離してソース・ドレイン領域１０
４を形成した。（図１（ｂ））続いて沸騰硝酸中に基板
を５分間浸す洗浄で残留レジストなどの汚れを取り除
き、更に１．６７％フッ化水素酸に１５秒から２５秒浸
してソース・ドレイン領域１０４表面上の自然酸化膜を
除去した後４時間以内に窒素などの不活性ガスが充満し
ている減圧ＣＶＤ炉内に該基板を挿入し、チャンネル部
となるシリコン膜の堆積を開始した。 【００１８】本実施例１に於ける減圧ＣＶＤ装置反応炉
の容積は１８４．５ ｌで、基板は反応炉中央付近に水
平に設置される。原料ガスで有るシラン及びヘリウム・
窒素・アルゴン・水素等の希釈ガスは必要に応じて反応
炉下部より炉内に導入され、反応炉上部から排気され
る。石英ガラスで作成された反応炉の外側には３ゾーン
に分れたヒーターが設けられて居り、それらを独立に調
整する事で反応炉内中央部付近に所望の温度で均熱帯を
形成する。この均熱帯は約３５０ｍｍの長さで垂直方向
に拡がり、その範囲内での温度のずれは、例えば６００
℃に設定した時０．２℃以内で有る。従って挿入基板間
隔を１０ｍｍとすれば、１バッチで３５枚の基板に成膜
が可能で有る。本実施例１では２０ｍｍ間隔で１７枚の
基板を均熱帯内に設置した。尚、基板挿入時には気相中
より降るゴミの混入を防ぐ目的で、基板の表側を下向と
して設定するのが望ましい。 【００１９】排気はロータリーポンプとメカニカル・ブ
ースターポンプを直結して行った。炉内温度６００℃に
於いて両ポンプを運転した状態でヘリウムを２_SCCM流し
た時の炉内平衡圧は１．３６ｍＴｏｒｒで有り、１０
_SCCM流した時は５．３６ｍＴｏｒｒとなる。この間のガ
ス流量に対して炉内平衡圧はほぼ線型に変化するが、広
い流量範囲では線型からのずれを生ずる。例えば、矢張
６００℃で両ポンプを運転した状態でヘリウムを７０
_SCCM流すと平衡圧は２３．９６ｍＴｏｒｒとなり、先の
１０_SCCMから７０_SCCM間は線型変化を示すが、初めの２
_SCCMから１０_SCCM間の流量域とは異った流量依存性を示
している。圧力はガス種に測定値が依存しない隔膜式圧
力計（ＭＫＳバラトロンマノメーター）を用いて測定し
た。 【００２０】ソース・ドレイン領域が形成され、該領域
表面上の自然酸化膜を取り除かれた基板は表て側を下向
として直ちに減圧ＣＶＤ炉内に挿入された。挿入時の反
応炉内温度は３９５℃から４００℃の間で有り、反応炉
内には約４_SLMの窒素が流されて、炉内を窒素雰囲気に
保っている。又反応炉入口付近には約２０_SLMの窒素で
窒素カーテンを形成し、基板挿入時に空気が反応炉内に
流れ込む事を最小限に止めている。これらは皆ソース・
ドレイン領域の酸化を防ぐ為で有る。基板挿入時反応炉
内温度は低ければ低い程ソース・ドレイン領域表面上の
酸化を押えられるが、余り低過ぎると基板挿入後堆積温
度迄昇温するのに長時間費し、スループットを著しく悪
化させる。 【００２１】基板挿入後、真空引き、漏洩検査を施し、
異常が無ければ挿入温度の４００℃から堆積温度迄反応
炉内温度を上げる。本実施例１では６００℃でチャネル
部となるシリコン膜を堆積した為、昇温するのに一時間
費した。この昇温時間は堆積温度に応じて変える必要が
有り、例えば６３０℃で堆積する場合には一時間半程度
必要で有り、５５０℃で堆積するには３５分位でも可能
で有る。この昇温期間中、二つのポンプは運転状態に有
り、少なくとも純度が９９．９９％以上の不活性又は還
元性ガスを流し続ける。これらのガス種としては水素・
ヘリウム・窒素・ネオン・アルゴン・キセノン・クリプ
トン等の純ガスの他、これらの混合ガスも可能で有る。
本実施例の如く純度９９．９９９５％の窒素を９００
_SCCM流し続ける場合、反応炉内圧は９５％の信頼係数で
１５８．５ｍＴｏｒｒ±２．１ｍＴｏｒｒに保たれる。
本実施例では昇温期間の反応炉内圧は１５７．９ｍＴｏ
ｒｒで有った。 【００２２】堆積温度の６００℃に到達後、原料ガスで
有るシランを１３．５_SCCM反応炉内に導入し、シリコン
膜を堆積した。この時反応炉内圧力は８．８ｍＴｏｒｒ
で有った。反応炉内圧力は原料ガスで有るシランの分圧
と反応生成物で有る水素の分圧の和になる為本実施例の
シラン分圧は厳密に決定出来ない。そこで不活性ガスの
ヘリウムを全く同じ条件下でシランに代り１３．５_SCCM
流した時の炉内平衡圧力で、およそのシラン分圧を推定
する事にする。この方法に依る本実施例のシラン分圧は
７．１ｍＴｏｒｒで有った。シラン分圧を知る別な方法
として、シランの熱分解が生じない温度領域での炉内圧
を６００℃に於けるシラン分圧と想定出来る。本実施例
１の減圧ＣＶＤ装置の排気速度は反応炉の温度に対して
独立で有る。両ポンプ運転状態で少なくとも反応炉内が
２５℃の時と４００℃の時、シラン流量に対して全く同
等な排気速度を示している。この時シリコン膜は全く堆
積されてなかったから、シランの熱分解は生じて居ら
ず、４００℃で測定された反応炉内圧は未反応シランの
分圧と解釈し得る。この考えに従い４００℃の反応炉に
１３．５_SCCMのシランを流した時に観測された炉内圧
６．８ｍＴｏｒｒを６００℃に於けるシラン分圧と見な
した。この時、チャンネル部となるシリコン膜は１３．
４０Å／ｍｉｎの堆積速度で２５７Åの膜厚に堆積し
た。 【００２３】こうして堆積されたシリコン薄膜は、レジ
ストでパターニングされた後、四弗化炭素と酸素の混合
プラズマに依りエッチングされ、チャンネル部シリコン
薄膜１０５を形成した。（図１−（ｃ））次に９７℃濃
度９６％の硫酸２０分間の洗浄と濃度６０％の沸騰硝酸
中３０分間の漬浸処理後、常圧ＣＶＤ法にてゲート絶縁
膜１０６を堆積した。（図１−（ｄ））本実施例では基
板温度３００℃、窒素中に２０％シランを含んだ窒素・
シラン混合ガスを３００_SCCM、酸素を４２０_SCCM流して
ＳｉＯ₂膜を１，５００Å堆積した。堆積速度は１．８
５Å／ｓｅｃで有った。この膜の屈折率は波長６，３２
８Åで１．４５５で、１．６７％弗化水素酸水溶液に依
るエッチング速度は液温２５℃で２１．３Å／ｓｅｃで
有った。 【００２４】次にゲート電極となる薄膜１０７をスパッ
ター法、蒸着法或いはＣＶＤ法などで堆積する。本実施
例ではゲート電極材料としてインジウム・錫酸化物（Ｉ
ＴＯ）を選択し、スパッター法で１９２０Å堆積し、そ
のシート抵抗値は２１．６５Ω／□で有った。ゲート電
極材料としてはこの他、アルミニウムやクロムなどの金
属材料や、シリコン膜及びシリコン金属化合物なども可
能で有る。ゲート電極となる薄膜を堆積後パターニング
を行い（図１−（ｅ））、その後ゲート絶縁膜にコンタ
クトホールを開け、ソース・ドレイン取り出し電極をス
パッター法などで形成し、トランジスタが完成する。
（図１−（ｆ））この様にして試作した薄膜トランジス
タ（ＴＦＴ）の特性の一例Ｖ_gs−Ｉ_ds曲線を図２（ａ）
に示した。ここでＩ_dsはソース・ドレイン電流、Ｖ_gsは
ゲート電圧で、ソース・ドレイン電圧Ｖ_ds＝４Ｖ、温度
２５℃で測定した。トランジスタ・サイズはチャンネル
部の長さＬ＝１０μｍ、幅Ｗ＝１００μｍで有った。Ｖ
_ds＝４Ｖ、Ｖ_gs＝１５Ｖでトランジスタをオンさせた時
のオン電流はＩ_ds＝２２．１μＡ、Ｉ_dsが最小となるオ
フ電流はＶ_ds＝４Ｖ、Ｖ_gs＝−４ＶでＩ_ds＝２．２ｐＡ
となり、オン・オフ比は７桁以上の良好なトランジスタ
特性を有する薄膜トランジスタが得られた。又このトラ
ンジスタの飽和電流領域から求めた電界効果移動度は
４．６１ｃｍ² ／ｖ．ｓｅｃで有った。 【００２５】（実施例２） 単結晶シリコン・ウェハー上にＳｉＯ₂膜を堆積した
後、シリコン膜を形成してその膜質を調査した。基板と
なる単結晶シリコン・ウェハーは結晶面方位として＜１
００＞を有し、リンがドープされている為ｎ型半導体と
なり、その抵抗率は３．０Ω・ｃｍで有った。この基板
を沸騰している濃度６０％の硝酸中に５分間浸して基板
表面の汚れを取り、更に５％弗化水素酸水溶液に１０秒
間浸して基板表面の自然酸化膜を除去した後、直ちに常
圧ＣＶＤ法で２，０００ÅのＳｉＯ₂膜を堆積した。こ
の堆積条件は実施例１にて下地ＳｉＯ₂膜１０２を堆積
する条件と厳密に一致している。続いて沸騰硝酸中に基
板を５分間浸し、更に１．６７％フッ化水素酸水溶液に
１５秒から２５秒浸した後、シリコン膜を前記ＳｉＯ₂
膜上に減圧ＣＶＤ法で堆積した。この堆積は実施例１で
チャンネル部となるシリコン膜の堆積と同様に行った。
実施例１と実施例２で基板の種類・大きさの他に唯一異
なっている点は実施例２では表側を上向きにして基板を
反応炉に挿入した点だけである。従って実施例１のチャ
ンネル部シリコン膜と実施例２で堆積したシリコン膜は
同一な膜質を保有している。 【００２６】この様にして作成したシリコン膜を多波長
偏光解析法（多波長分光エリプソメトリー：ソープラ社
ＭＯＳＳ−ＥＳ４Ｇ）にて測定した。多波長分光エリプ
ソメトリーは回転偏光子を用い、波長領域２５０ｎｍか
ら８５０ｎｍ迄走査した。入射光角は７５．１０°で有
った。こうして得られたｔａｎψとｃｏｓ△のスペクト
ルは予め測定されて有ったアモルファスシリコン・スペ
クトルと結晶シリコンスペクトルを複素屈折率に関する
ＢＲＵＧＧＥＭＡＮの公式（Ｄ．Ａ．Ｇ．ＢＲＵＧＧＥ
ＭＡＮ，Ａｎｎ．Ｐｈｙｓ．（Ｌｅｉｐｚｉｇ）２４，
６３６（１９３５））に従って得られた合成スペクトル
と比較された。この際アモルファスシリコンと結晶シリ
コンの体積混合比を任意の割合に設定する事が可能な
為、それらの割合の内、最も良く測定スペクトルと一致
する体積混合比を持って堆積シリコン膜の結晶化率と定
義した。この定義に依る本実施例２の結晶化率は７６．
１％で有った。 【００２７】（実施例３）直径３インチの溶融石英ガラ
ス基板上にＳｉＯ₂ 膜を堆積した後、シリコン膜を形成
してその光学特性を調査した。まず石英基板を沸騰して
いる濃度６０％の硝酸中に５分間浸して基板表面の汚れ
を取り、更に５％弗化水素酸水溶液に１０秒間浸して基
板表面の不定形酸化膜を除去した後、直ちに常圧ＣＶＤ
法で２，０００ÅのＳｉＯ₂ 膜を堆積した。この堆積条
件は実施例１にて下地ＳｉＯ₂ 膜１０２を堆積する条件
と厳密に一致している。続いて沸騰硝酸中に基板を５分
間浸し、更に１．６７％弗化水素酸水溶液に１５秒から
２５秒浸した後、シリコン膜を前記ＳｉＯ₂ 膜上に減圧
ＣＶＤ法で堆積した。この堆積は実施例１でチャンネル
部となるシリコン膜の堆積と全く同じ条件で行った。但
し本実施例３では直径３インチの石英ガラスを表側を上
向きとして、２３５ｍｍ口の石英ガラス板上に乗せて反
応炉に挿入した。従って実施例１のチャンネル部シリコ
ン膜と本実施例３で堆積したシリコン膜は同一な膜質を
保有している。 【００２８】この様にして作成したシリコン膜の光学特
性を多波長偏光解析法（多波長分光エリプソメトリー：
ソープラ社ＭＯＳＳ−ＥＳ４Ｇ）にて測定した。測定に
際し、入射光をスリットにて幅約１ｍｍの狭細光とし、
基板表面からの反射光と基板裏面からの反射光を分離
し、更に裏面からの反射光のみを遮光板を用いて取り除
いてシリコン膜の光学特性を測定した。測定は波長領域
２５０ｎｍから８５０ｎｍに渡って行い、その後実施例
２で述べた回帰法に依りシリコン膜の膜厚を求めた所、
本実施例３の膜厚は２５９Åで有った。次にシリコン膜
上にレジストでパターニングを行い、四弗化炭素と酸素
の混合プラズマでシリコン膜の一部のみをエッチング
し、堆積シリコン膜の段差を作成した。この段差を表面
粗さ計（タリステップ：ランク・テーラー・ホブソン
社）にて１０ヶ所測定した所、その膜厚の平均値は２６
５．３Åで標準偏差は６．５Åで有った。混合プラズマ
に依るエッチングの際下地ＳｉＯ₂ が僅かにエッチング
された事を考慮すると、エリプソメトリーの回帰法で求
めた２５９Åと云う値は合理的と結論付けられる。こう
して求めたシリコン膜の膜厚値を用いて先に測定したｔ
ａｎψとｃｏｓ△のスペクトルより、屈折率Ｎと吸光係
数（消衰係数）Ｋを計算した。本実施例３に於けるシリ
コン膜の３０８ｎｍの空気に対する屈折率は４．３８９
で有った。又この膜の３０８ｎｍに於ける吸光係数は
３．５４８で有り、４０４．７ｎｍの空気に対する屈折
率は５．１６３、５８９．３ｎｍの空気に対する屈折率
は４．０５４で有った。 【００２９】（実施例４）チャンネル部シリコン膜を堆
積する工程を除いてその他の工程は全て実施例１と同じ
工程で薄膜トランジスタを作成した。本実施例４ではチ
ャンネル部シリコン膜を堆積する際、昇温時間に一時間
費し、その間純度９９．９９９５％以上の窒素を９００
_SCCM流し続けた。堆積温度は６００℃で希釈ガスは用い
ず、シラン流量を１１．２５_SCCMから２．２５_SCCM迄
２．２５_SCCMおきに設定し、チャンネル部シリコン膜の
膜厚が２５０Åから３５０Å程度になる様に堆積して薄
膜トランジスタを作成した。こうして得られた薄膜トラ
ンジスタの飽和電流領域から求めた電界効果移動度を表
１に揚げる。 【表１】又本実施例の一例として、チャンネル部シリコン膜を形
成する際のシラン流量が２．２５_SCCMで反応炉内圧１．
７ｍｔｏｒｒの試料のＶ_gs−Ｉ_ds曲線を図２、図２−ｂ
に示す。トランジスタ・サイズ及び測定条件は実施例１
の測定と同一で有る。 【００３０】本実施例４にて各種条件のチャンネル部シ
リコン膜を堆積する際、実施例２でシリコン膜を堆積す
る工程以外は全く同じ工程を辿り、シリコン・ウェハー
上のＳｉＯ₂膜上にシリコン膜を同様に堆積して、多波
長偏光解析法にて堆積シリコン膜の結晶化率を測定し
た。この値も表１に挙げる。又、実施例３にてシリコン
膜を堆積する工程以外は全く同じ工程を辿り、溶融石英
ガラス基板上のＳｉＯ₂膜上に、本実施例４の各種条件
のシリコン膜を堆積し、実施例３にて述べた方法で各シ
リコン膜の屈折率・吸光係数等の光学特性を測定した。 【００３１】一般に堆積シリコン膜の膜質はその膜厚に
依存して変化する為、この光学特性測定用のシリコン膜
は、本実施例４の各種条件のチャンネル部シリコン膜を
堆積する条件と全く同一にして行った。即ち挿入基板位
置、昇温方法、堆積時間、原料ガス流量、反応炉内圧力
等を完全に一致させた。その結果、各種堆積条件に於け
るチャンネル部シリコン膜の膜厚と光学特性測定用のシ
リコン膜厚は約７Åの測定誤差内で一致して居り、更に
両者は同じ膜質を保有していると言える。こうして得ら
れたこれらの光学特性値も表１に揚げる。更に表１は、
各種チャンネル部シリコン膜堆積時の反応炉内圧力・ヘ
リウム代替に依る推定シラン分圧、４００℃シラン代替
に依る推定シラン分圧堆積シリコン膜厚、堆積速度をも
共に示して有る。 【００３２】表１を見ると、チャンネル部シリコン膜堆
積時の反応炉内圧又はシラン分圧が低い程、電界効果移
動度や結晶化率は向上するが、反応炉内圧が４ｍｔｏｒ
ｒ以下となるか或いはシラン分圧が３ｍｔｏｒｒ以下と
なると急激に両者の値は低下する事が分る。図−２を見
ても、このしきい値圧力の上下でトランジスタ特性が大
きく異なる様子が認められる。 【００３３】又、これに伴い、堆積シリコン膜の光学特
性も急変する。即ち、波長３０８ｎｍに対する屈折率が
３．１０以上、４．３８９以下であり、波長３０８ｎｍ
における吸光係数が２．３０以上、３．５４８以下であ
り、波長４０４．７ｎｍの空気に対する屈折率が３．８
０以上、５．１６３以下であり、波長５８９．３ｎｍの
空気に対する屈折率が３．１０以上、４．０５４以下で
ある様なシリコン膜をチャンネル部に用いる事に依り、
作成された薄膜トランジスタの特性は著しく向上する事
が認められる。更にトランジスタの電界効果移動度は結
晶化率が６０％を超えていると高い値を示し、トランジ
スタとして良好な働きを示す事も伺える。 【００３４】 【発明の効果】以上述べて来た様に、本発明に依れば、
基板に形成されたシリコン酸化膜上に多結晶シリコン膜
を形成し、該多結晶シリコン膜をトランジスタの能動層
とする薄膜半導体装置の製造方法に於いて、電界効果移
動度の大きい良好な薄膜半導体装置を得る事が可能とな
る。こうした良好な薄膜半導体装置は、チャンネル部を
構成する多結晶シリコン膜を堆積温度が６００℃以下の
減圧ＣＶＤ法にて堆積する際、原料ガスとしてモノシラ
ン（ＳｉＨ₄）を使用し、反応炉内圧力を４．６ｍｔｏ
ｒｒ以上、８．８ｍｔｏｒｒ以下とし、且つ４００℃シ
ラン代替のシラン分圧を４．１ｍｔｏｒｒ以上、６．８
ｍｔｏｒｒ以下とし、且つ堆積速度を９．８１Å／ｍｉ
ｎ以上、１３．４０Å／ｍｉｎ以下とする事に依って作
成される。従って、本発明に依り、良好なトランジスタ
特性を有する薄膜半導体装置を製造する事が可能とな
り、ＬＳＩの多層化や集積化、或いは薄膜トランジスタ
を用いたアクティブ・マトリックス液晶ディスプレイの
高性能化、低価格化をもたらすと云う多大な効果を有す
る。DETAILED DESCRIPTION OF THE INVENTION [0001] The present invention relates to an active matrix.
Suitable for liquid crystal display, SRAM, etc.
And a method of manufacturing the same. [0002] 2. Description of the Related Art In recent years, the screen size of a liquid crystal display has been increased,
As the resolution increases, the driving method is a simple matrix method
From active matrix to high capacity
Information is being displayed. Active matri
The liquid crystal display has hundreds of thousands of pixels.
Ray switching is possible, and a switching transistor is provided for each pixel.
To form the data. Substrates for various liquid crystal displays
Is a molten stone that enables transmission-type displays
A transparent insulating substrate such as an English board or glass is used. [0003] However, the display screen is enlarged and the price is low.
In order to promote the use of inexpensive ordinary glass,
It is essential to use. Therefore, this economic
Maintain the active matrix liquid crystal display.
A thin-film transistor that operates the play
Technology that can be formed on board with stable performance is desired
I was As an active layer of a thin film transistor,
Amorphous silicon or polycrystalline silicon is used
However, the drive circuit is integrated with a thin film transistor.
If this is the case, use polycrystalline silicon with a high operating speed.
It is profitable. [0005] In this way, a normal glass substrate can be used.
High-quality silicon thin film at a low temperature of about 600 ° C or less
Technology for forming on insulating materials is required for thin film semiconductor device fabrication
Is being used. This technology is also integrated with SRAM etc.
Very useful and useful
You. However, by using the conventional low pressure CVD method,
Only low-quality silicon thin film forms in deposited silicon thin film
Because it could not be achieved, it is inappropriate as a semiconductor device,
Therefore, various methods have been used to improve silicon film quality.
Thus, an active layer of the thin film semiconductor device is formed. For example, first, a low pressure CVD method is possible.
Up to a temperature close to the maximum process temperature (610 ° C to 640 ° C)
Raise the deposition temperature and increase the deposition pressure from 40 mtorr to 750
mtorr, a silicon thin film is deposited,
(Appl. Phys. L)
ett. 50 (26) P. 1894 (1987). second
To a low pressure CVD method at a temperature of 570 ° C or less on an insulating substrate.
Then, a silicon film serving as an active layer is deposited.
Heat treatment at a temperature of 0 ° C or less for about 24 hours to deposit
The orientation and crystallinity of GaN to enhance the characteristics of thin-film semiconductor devices
(JP-A-63-307776). Third, RF
30 by guntron sputtering or plasma CVD
Deposit an amorphous silicon thin film at a temperature of about 0 ° C or less.
After stacking, various types of laser irradiation are performed to produce thin-film semiconductor devices.
(Jpn.J. Appl.p.)
hys. 28P. 1871 (1989) and electronic information communication
Academic Research Report EID-88-58). [0007] However, the above-mentioned problem is not solved.
Various problems are inherent in the prior art. Second, second
After depositing three silicon thin films, heat treatment or laser irradiation
Improve the characteristics of thin film semiconductor devices by improving the quality of silicon thin films
Is a manufacturing method based on the first reduced pressure CVD method.
The production process is significantly more complicated and redundant than in
Lower prices, purchase expensive processing equipment, and increase product prices
There is a problem mentioned above. On the other hand, the conventional low pressure CVD method
The first method of depositing a silicon film to be the active layer is
There is a problem that the deposition temperature is too high. For example, cheap moths
When manufacturing a thin film semiconductor device on a glass substrate, the manufacturing process
The maximum temperature is around 600 ° C and the time to maintain the maximum temperature
Limited to a few hours. Also for 3D LSI and SRAM etc.
When applying a thin film semiconductor device, the lower layer transistor
Process of about 600 ° C or less from the standpoint of protecting wiring and wiring
It is desirable to manufacture thin film semiconductor devices at the highest temperature. Addition
The silicon thin film deposited by the conventional low pressure CVD method is low quality
Since only high quality silicon thin films could be formed, semiconductor devices
Characteristics are not as good as
Or three-dimensional LSI or SRAM
There was a problem that it could not be applied to such applications. Therefore, the present invention aims to solve these problems.
The purpose is to improve the characteristics of thin film semiconductor devices.
Structure, especially used for the active layer of thin film semiconductor devices
Provides silicon thin film quality and shows good semiconductor properties
The thin film semiconductor device can be processed in a low temperature process of
A simple process in which the moving layer is formed only by the low pressure CVD method
To provide a method for fabricating thin film semiconductor devices
It is in offering. [0009] SUMMARY OF THE INVENTION A thin film semiconductor device according to the present invention
The manufacturing method ofThere is a large amount of silicon on the silicon oxide film formed on the substrate.
Forming a crystalline silicon film, the polycrystalline silicon filmThe tiger
Method of manufacturing thin film semiconductor device as active layer of transistor
In thePolycrystallineA silicon film is deposited at a temperature of 600 ° C.
Deposited by the following low pressure chemical vapor deposition method (low pressure CVD method)
When monosilane (SiH_Four)use
And the pressure inside the reactor4.6mtorr or more, 8.8mt
orr or lessAnd 400 ° C alternative to silaneSilane partial pressure
To4.1mtorr or more and 6.8 mtorr or less,
And the deposition rate9.81Å / min or more, 13.40Å
/ Min or lessPolycrystallineThe process of depositing the silicon film
It is characterized by including. [0010] [0011] According to the present invention, there is provided a polycrystal which is used as an active layer of a transistor.
Low pressure chemical vapor deposition of silicon film at a low temperature of 600 ° C. or less
(Reduced pressure CVD method)
Internal pressure4.6mtorr or more and 8.8 mtorr or less
And 400 ° C alternative to silaneSilane partial pressure4.1m
not less than Torr and not more than 6.8 mtorr, and the deposition rate
Degree9.81Å / min or more, 13.40 Å / min or less
By setting it below, the crystallization rate of the polycrystalline silicon film is reduced.
The characteristics of thin-film semiconductor devices can be improved by improving
It is the one with improved characteristics. [0012] (Embodiment 1) An embodiment of the present invention will be described above.
However, the present invention is not limited to the following examples. FIGS. 1A to 1F show MIS type field effect transistors.
Polycrystalline silicon thin film transistor forming transistor
2 is a diagram showing a cross section of the manufacturing process of FIG. In the first embodiment, as the insulating substrate 101, 23
Quartz glass with a 5 mm opening was used, but withstands temperatures of 600 ° C.
If it is a possible substrate or substrate, its type and size
Of course it doesn't matter. For example, formed on a silicon wafer
A three-dimensional LSI or the like can be used as a base substrate. First, 5% in boiling 60% nitric acid
Atmospheric pressure chemical vapor on quartz glass substrate washed by immersion for
Silicon dioxide to be used as a protective underlayer by deposition (normal pressure CVD)
Film (SiO_TwoThe film 102 was deposited at 2000 °. Under this
Ground SiO_TwoThe film 102 is a film quality of a silicon film to be deposited later.
Is necessary to stabilize the
When used as normal glass, contained in the glass
Mobile ions such as boron and sodium are in the transistor section
It also plays a role in preventing diffusion and incorporation. Or three
In the manufacture of two-dimensional LSI devices, interlayer insulation between transistors
It corresponds to the rim. Base SiO_TwoMembrane 102
Substrate temperature at the time of stacking is 300 ° C, diluted to 20% by nitrogen
Silane mixed gas 600_SCCMTo840 _SCCMWith oxygen
Both were deposited by normal pressure CVD. SiO at this time_TwoMembrane pile
The integration speed was 3.9 ° / sec. Subsequently,donorOr an impurity that becomes an acceptor
Of silicon thin film 103 containing material by low pressure CVD
did. (FIG. 1A) In Example 1, phosphorus was used as an impurity.
Choose phosphine (PH_Three) And silane
The silicon thin film by a low pressure CVD method
1,500 ° deposited. This silicon film will eventually source
The impurity as in the first embodiment in the portion to be the drain region
In addition to the method of adding
There is a method of performing on-drive. In the first embodiment, 1
Monosila in a reduced pressure CVD furnace having a volume of 84.5 l
200_SCCM, Helium 99.5%, phosphine 0.1.
5% helium-phosphine mixed gas_SCCMAnd even f
100 lium_SCCMSink and deposit at a deposition temperature of 600 ° C.
Was. At this time, the baffle attached to the exhaust system of the reduced pressure CVD system
Arbitrary pressure inside the reactor by adjusting the opening and closing of the lie valve
Activate the automatic pressure regulator that can be set to the value of
The internal pressure was kept at 100 mTorr. In this condition
The deposition rate was 29.0 ° / min.
The resistance was 1712 Ω / □. Next, a resist is formed on the silicon film.
And carbon tetrafluoride (CF_Four) And oxygen (O_Two) Mixed plasma
Depends on the thin filmToPattern and boil in sulfuric acid for 20 minutes
The source / drain regions 10 are removed by immersion to remove the resist.
4 was formed. (FIG. 1 (b)) Subsequently, the substrate was placed in boiling nitric acid.
Remove residual resist and other stains by cleaning by soaking for 5 minutes
1.67% moreConversionImmerse in hydrogen acid for 15 to 25 seconds
To form a natural oxide film on the surface of the source / drain region 104
Filled with inert gas such as nitrogen within 4 hours after removal
The substrate is inserted into a low pressure CVD furnace
The deposition of a silicon film was started. [0018] Reactor of reduced pressure CVD apparatus in Embodiment 1
Is 184.5 l, and the substrate is located near the center of the reactor.
Installed flat. Silane and helium as raw material gases
Diluent gas such as nitrogen, argon, hydrogen reacts as needed
It is introduced into the furnace from the lower part of the furnace and exhausted from the upper part of the reactor.
You. Three zones outside the reactor made of quartz glass
Separate heaters are provided, and they can be adjusted independently.
So that a uniform temperature can be achieved at the desired temperature near the center of the reactor.
Form. This tropics is about 350mm long and vertical
And the temperature deviation within that range is, for example, 600
It is within 0.2 ° C when set to ° C. Therefore, between the insertion boards
If the distance is 10 mm, 1batchWith 35 substrates
Is possible. In the first embodiment, 17 sheets at 20 mm intervals are used.
The substrate was placed in the tropics. In addition, when inserting the substrate,
Turn the front side of the board downward to prevent the
It is desirable to set. Exhaust air is supplied from a rotary pump and mechanical
This was done by directly connecting a star pump. Furnace temperature 600 ℃
Helium 2 with both pumps running_SCCMsink
The furnace equilibrium pressure at the time of
_SCCMWhen flowing, it becomes 5.36 mTorr. Moth during this time
The equilibrium pressure in the furnace changes almost linearly with the
The deviation from the linear shape occurs in a large flow rate range. For example, Yabari
While operating both pumps at 600 ° C., 70
_SCCMWhen flowing, the equilibrium pressure becomes 23.96 mTorr,
10_SCCMFrom 70_SCCMA linear change occurs between the two, but the first two
_SCCMFrom 10_SCCMShows flow rate dependence different from the flow rate range between
are doing. The pressure is a diaphragm type pressure whose measured value does not depend on the gas type.
Using a force meter (MKS Ballatron Manometer)
Was. A source / drain region is formed, and the region
Substrate with natural oxide film on the surface removed, face down
Was immediately inserted into the reduced pressure CVD furnace. Anti-insertion
The temperature inside the furnace is between 395 ° C and 400 ° C,
About 4 in_SLMOf nitrogen is flowed, and the inside of the furnace is turned into a nitrogen atmosphere.
I keep it. Approximately 20_SLMWith nitrogen
A nitrogen curtain is formed and air enters the reactor when the substrate is inserted.
It minimizes inflow. These are all source
This is to prevent oxidation of the drain region. Reactor for substrate insertion
The lower the internal temperature, the higher the
Oxidation can be suppressed, but if it is too low, the deposition temperature after inserting the substrate
It takes a long time to raise the temperature to
To make After the substrate is inserted, vacuum evacuation and leakage inspection are performed.
If there is no abnormality, reaction from insertion temperature of 400 ℃ to deposition temperature
Raise the furnace temperature. In the first embodiment, the channel is set at 600 ° C.
1 hour to raise the temperature due to the deposition of the silicon film
Spent. This heating time must be changed according to the deposition temperature.
Yes, for example, about one hour and a half when depositing at 630 ° C
Necessary, it is possible for about 35 minutes to deposit at 550 ° C
It is. During this heating period, the two pumps are in operation.
Inactive or purified with a purity of at least 99.99%
Keep flowing the original gas. These gas species include hydrogen and
Helium / nitrogen / neon / argon / xenon / clip
In addition to pure gas such as tons, a mixed gas of these gases is also possible.
As in the present embodiment, nitrogen having a purity of 99.9995%
_SCCMWhen flowing continuously, the reactor pressure is 95% reliable
It is kept at 158.5 mTorr ± 2.1 mTorr.
In this embodiment, the reactor internal pressure during the heating period is 157.9 mTo.
rr. After reaching the deposition temperature of 600 ° C., the raw material gas
There is 13.5 silane_SCCMSilicon introduced into reactor
The film was deposited. At this time, the pressure in the reactor was 8.8 mTorr.
It was. The reactor pressure is the partial pressure of silane, which is the source gas.
And the partial pressure of hydrogen, which is a reaction product,
The silane partial pressure cannot be determined exactly. So the inert gas
Replace helium with silane under exactly the same conditions 13.5_SCCM
Approximate silane partial pressure is estimated from the equilibrium pressure in the furnace when flowing
I will do it. The silane partial pressure of this example according to this method is
It was 7.1 mTorr. Another way to know silane partial pressure
Furnace pressure in a temperature range where thermal decomposition of silane does not occur.
Can be assumed to be the silane partial pressure at 600 ° C. This embodiment
The pumping speed of the low-pressure CVD apparatus 1 depends on the temperature of the reactor.
Be independent. When both pumps are operating, at least
At 25 ° C and 400 ° C, the silane flow rate is completely the same.
It shows the same pumping speed. At this time, no silicon film is deposited
Silane thermal decomposition has occurred
And the reactor internal pressure measured at 400 ° C.
Can be interpreted as partial pressure. According to this idea, a 400 ° C reactor
13.5_SCCMPressure observed when flowing silane
6.8 mTorr is regarded as the partial pressure of silane at 600 ° C.
did. At this time, the silicon film serving as the channel portion is 13.
Deposit at a deposition rate of 40 ° / min to a thickness of 257 °
Was. The silicon thin film thus deposited is
After patterning with a strike, a mixture of carbon tetrafluoride and oxygen
Etched by plasma, channel silicon
A thin film 105 was formed. (FIG. 1- (c)) Then, at 97 ° C.
96% sulfuric acid washing for 20 minutes and boiling 60% nitric acid
After 30 minutes of immersion in the gate, gate insulation by normal pressure CVD
Membrane 106ToDeposited. (FIG. 1- (d)) In this embodiment,
Plate temperature 300 ° C, nitrogen containing 20% silane in nitrogen
300 silane mixed gas_SCCM420 oxygen_SCCMShed
SiO_TwoThe film was deposited at 1500 °. The deposition rate is 1.8
It was 5ｓｅ / sec. The refractive index of this film is 6,32
1.455 at 8 °, depending on 1.67% aqueous hydrofluoric acid
The etching rate is 21.3Å / sec at a liquid temperature of 25 ° C.
There was. Next, a thin film 107 serving as a gate electrode is sputtered.
It is deposited by a sputtering method, an evaporation method or a CVD method. This implementation
In the example, indium tin oxide (I
TO) and deposited 1920 ° by sputtering.
Was 21.65Ω / □. Gate power
Other electrode materials include gold such as aluminum and chrome.
Metals, silicon films and silicon metal compounds
Noh. Patterning after depositing thin film to be gate electrode
(FIG. 1- (e)), and then a contour is formed on the gate insulating film.
Holes, and connect the source and drain extraction electrodes.
The transistor is completed by forming by a putter method or the like.
(Fig. 1- (f)) Prototype thin film transistor
Of characteristics of TFT (TFT) V_gs-I_dsThe curve is shown in FIG.
It was shown to. Where I_dsIs the source-drain current, V_gsIs
Source voltage and drain voltage V_ds= 4V, temperature
It was measured at 25 ° C. Transistor size is channel
The length L of the part was 10 μm and the width W was 100 μm. V
_ds= 4V, V_gs= 15V when the transistor is turned on
The ON current of I_ds= 22.1 μA, I_dsIs the minimum
Current is V_ds= 4V, V_gs= I at -4V_ds= 2.2pA
A good transistor with an on / off ratio of 7 digits or more
A thin film transistor having characteristics was obtained. Also this tiger
The field-effect mobility obtained from the transistor saturation current region is
4.61cm^Two / V. sec. (Embodiment 2) SiO on single crystal silicon wafer_TwoDeposited film
Thereafter, a silicon film was formed and its film quality was investigated. Board and
Has a crystal plane orientation of <1
00> and phosphorusButDoped with n-type semiconductor
The resistivity was 3.0 Ω · cm. This board
The substrate was immersed in boiling 60% nitric acid for 5 minutes.
Remove dirt from the surface, and further dipped in 5% hydrofluoric acid aqueous solution for 10 seconds
Immediately after immersion to remove the native oxide film on the substrate surface, immediately
2,000Å SiO by pressure CVD_TwoThe film was deposited. This
The deposition conditions of the underlayer SiO in Example 1 were_TwoDeposit film 102
Strictly match your requirements. Then the base in boiling nitric acid
Let the plate soak for 5 minutes and add 1.67%ConversionHydrogen acid aqueous solution
After immersion for 15 to 25 seconds, the silicon film is_Two
The film was deposited on the film by a low pressure CVD method. This deposition was performed in Example 1.
Deposition of silicon film to be channel partLikewisewent.
The only difference between the first and second embodiments in addition to the type and size of the substrate
The difference is that in Example 2, the substrate is
Only at the point where it was inserted into the reactor. Therefore, the first embodiment
The silicon film deposited in the channel portion and the silicon film deposited in Example 2
Has the same film quality. The silicon film formed in this manner is used for multi-wavelength
Ellipsometry (Multiwavelength spectroscopic ellipsometry: Sopra, Inc.)
MOSS-ES4G). Multi-wavelength spectroscopic ellipse
The measurement uses a rotating polarizer, and the wavelength range is 250 nm.
850 nm. Incident light angle is 75.10 °
Was. The tanψ and cos △ spectra thus obtained
Is the previously measured amorphous silicon spectrum.
Vector and crystalline silicon spectra related to complex refractive index
BRUGGEMAN's formula (DAG BRUGGE
MAN, Ann. Phys. (Leipzig)24,
636 (1935)).
Was compared to At this time, amorphous silicon and crystalline silicon
It is possible to set the volume mixing ratio of concrete to any ratio
Therefore, of those ratios, it best matches the measured spectrum
Crystallization and Deposition of Deposited Silicon Film with Variable Volume Mixing Ratio
Justified. According to this definition, the crystallization ratio of Example 2 is 76.
It was 1%. (Example 3) Fused quartz glass having a diameter of 3 inches
SiO on the substrate_Two After depositing the film, a silicon film is formed
Then, its optical characteristics were investigated. First, boil the quartz substrate
Dirt in 60% nitric acid for 5 minutes
And immerse it in a 5% aqueous hydrofluoric acid solution for 10 seconds.
Normal pressure CVD immediately after removing the irregular oxide film on the plate surface
2,000Å SiO2 by the method_Two The film was deposited. This pile
The case is the underlayer SiO in Example 1._Two Conditions for depositing film 102
And exactly match. Subsequently, the substrate is placed in boiling nitric acid for 5 minutes.
Soak and then in a 1.67% hydrofluoric acid aqueous solution from 15 seconds
After immersion for 25 seconds, the silicon film was_TwoDecompression on membrane
It was deposited by the CVD method. This deposition was performed in Example 1
The deposition was performed under exactly the same conditions as the deposition of the silicon film. However
In the third embodiment, quartz glass having a diameter of 3 inches is placed on the front side.
Orientation on a 235 mm quartz glass plate
It was inserted into the furnace. Therefore, the silicon in the channel part of the first embodiment
And the silicon film deposited in the third embodiment have the same film quality.
I have. The optical characteristics of the silicon film thus prepared
Multi-wavelength ellipsometry (multi-wavelength spectroscopic ellipsometry:
It was measured by Sopra MOSS-ES4G). For measurement
At this time, the incident light is converted into narrow light with a width of about 1 mm by a slit,
Separates the reflected light from the substrate surface and the reflected light from the substrate back surface
And remove only the reflected light from the back surface using a light shielding plate.
Then, the optical characteristics of the silicon film were measured. Measurement is in the wavelength range
Performed from 250 nm to 850 nm, then
When the thickness of the silicon film was determined by the regression method described in 2,
The film thickness of Example 3 was 259 °. Next, silicon film
Pattern with resist on top, carbon tetrafluoride and oxygen
Etching only part of silicon film with mixed plasma
Then, a step of the deposited silicon film was formed. Surface this step
Roughness gauge (Taristep: Rank Taylor Hobson
Company), the average value of the film thickness was 26.
The standard deviation was 5.3 ° at 6.5 °. Mixed plasma
SiO2 under etching_Two Is slightly etched
Taking into account that this was done, the regression method of ellipsometry
It is concluded that the value of 259 ° is reasonable. like this
Measured previously using the thickness of the silicon film obtained
From the anψ and cos △ spectra, the relationship between the refractive index N and the absorption
The number (extinction coefficient) K was calculated. Example 3
The refractive index of the cone film for 308 nm air is 4.389.
It was. The extinction coefficient of this film at 308 nm is
3.548, refraction for 404.7 nm air
The refractive index is 5.163, 589.3 nm, the refractive index for air.
Was 4.054. (Embodiment 4) A silicon film is deposited on a channel portion.
All other steps are the same as in Example 1 except for the step of stacking
A thin film transistor was formed in the process. In the fourth embodiment,
When depositing the silicon film in the channel, one hour for the temperature rise time
Spent 900,900% nitrogen over 99.9995%
_SCCMContinued to shed. Deposition temperature is 600 ° C and diluent gas is used.
And the silane flow rate was 11.25_SCCMFrom 2.25_SCCMUntil
2.25_SCCMSet every other time
Deposited to a thickness of about 250 to 350
A membrane transistor was created. The thin film tiger thus obtained
The field-effect mobility calculated from the saturation current region of the transistor
Fry to 1 [Table 1]Further, as an example of the present embodiment, the channel portion silicon film is formed.
The silane flow rate during formation is 2.25_SCCMAt the reactor pressure 1.
V of 7 mtorr sample_gs-I_dsThe curves are shown in FIGS.
Shown in Example 1: transistor size and measurement conditions
It is the same as the measurement of In the fourth embodiment, the channel section under various conditions
When depositing a silicon film, a silicon film is deposited in Example 2.
Other than the processAbsolutelyFollowing the same process, silicon wafer
SiO on_TwoSilicon film on the filmLikewisePiled up, multi-wave
The crystallization rate of the deposited silicon film was measured by long ellipsometry.
Was. This value is also shown in Table 1.CeremonyI'm sorry. Also, in Example 3, silicon
Except for the step of depositing the film, the process is exactly the same,
SiO on glass substrate_TwoVarious conditions of Example 4 were applied on the film.
A silicon film is deposited, and each silicon film is deposited by the method described in the third embodiment.
Optical characteristics such as a refractive index and an absorption coefficient of the recon film were measured. In general, the quality of a deposited silicon film depends on its thickness.
This silicon film for measuring optical characteristics
Indicates that the channel portion silicon film under various conditions of the fourth embodiment is
The deposition was performed under exactly the same conditions. That is, the insertion board position
Installation, heating method, deposition time, raw material gas flow rate, reactor pressure
Etc. were perfectly matched. As a result, under various deposition conditions
Of the channel silicon film and the optical characteristics
The thickness of the recon film is consistent within the measurement error of about 7mm.
It can be said that both have the same film quality. Thus obtained
These optical property values obtained are also listed in Table 1. Further, Table 1 shows that
Pressure and pressure inside the reactor when depositing various channel silicon films
Estimated silane partial pressure due to substitution of lithium, substitution of silane at 400 ° C
Estimated silane partial pressure deposition silicon film thickness and deposition rate
Both are shown. Referring to Table 1, the channel portion silicon film deposit is shown.
The lower the internal pressure of the reactor or the partial pressure of silane during
Although the mobility and the crystallization rate are improved, the internal pressure of the reactor is 4 mtorr.
r or the silane partial pressure is 3 mtorr or less.
Then, it can be seen that both values decrease sharply. See Figure-2
However, transistor characteristics are large above and below this threshold pressure.
A distinctly different appearance is observed. In addition, the optical characteristics of the deposited silicon film
Sex changes suddenly. That is, the refractive index for a wavelength of 308 nm is
3.10 or more and 4.389 or less, wavelength 308 nm
The extinction coefficient at 2.30 or more and 3.548 or less
Has a refractive index of 3.8 for air having a wavelength of 404.7 nm.
0 or more and 5.163 or less and having a wavelength of 589.3 nm.
When the refractive index for air is 3.10 or more and 4.054 or less
By using a certain silicon film for the channel part,
The characteristics of the thin-film transistor produced are significantly improved
Is recognized. In addition, the transistorWorldEffective mobility is
When the crystallization ratio exceeds 60%, a high value
It can be said that it shows good work as a star. [0034] As described above, according to the present invention,
Polycrystalline silicon film on silicon oxide film formed on substrate
Is formed, and the polycrystalline silicon film isActive layer
Field effect transfer in the manufacturing method of the thin film semiconductor device
It is possible to obtain good thin film semiconductor devices with high mobility.
You. Such a good thin film semiconductor device has a channel portion.
The deposition temperature of the constituent polycrystalline silicon film is 600 ° C. or less.
When depositing by low pressure CVD method, monosilas
(SiH_Four) And increase the pressure inside the reactor4.6mto
rr or more and 8.8 mtorr or lessAnd 400 ° C
Orchid alternativeSilane partial pressure4.1mtorr or more, 6.8
mtorr or less, and the deposition rate9.81Å / mi
It is made by setting n to 13.40 ° / min or less.
Is done. Therefore, according to the present invention, a good transistor
It is possible to manufacture thin film semiconductor devices with characteristics
LSI, multi-layer and integration, or thin film transistor
Of active matrix liquid crystal display using
Has a great effect of bringing high performance and low price
You.

【図面の簡単な説明】 【図１】（ａ）〜（ｆ）は本発明の一実施例を示すシリ
コン薄膜半導体装置製造の各工程に於ける素子断面図。 【図２】本発明の効果を示す図。 【符号の説明】 １０１ 絶縁基板 １０２ 下地二酸化硅素膜 １０３ 不純物を含んだシリコン膜 １０４ ソース・ドレイン領域 １０５ チャンネル部シリコン膜 １０６ ゲート絶縁膜 １０７ ゲート電極 １０８ ソース・ドレイン電極端子BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1A to 1F are cross-sectional views of an element in each step of manufacturing a silicon thin film semiconductor device according to an embodiment of the present invention. FIG. 2 is a diagram showing the effect of the present invention. DESCRIPTION OF SYMBOLS 101 Insulating substrate 102 Underlying silicon dioxide film 103 Silicon film containing impurity 104 Source / drain region 105 Channel silicon film 106 Gate insulating film 107 Gate electrode 108 Source / drain electrode terminal

Claims (1)

(57)【特許請求の範囲】 【請求項１】 基板に形成されたシリコン酸化膜上に多
結晶シリコン膜を形成し、前記多結晶シリコン膜をトラ
ンジスタの能動層としている薄膜半導体装置の製造方法
において、 該多結晶シリコン膜を、堆積温度が６００℃以下の減圧
化学気相堆積法（減圧ＣＶＤ法）にて堆積する際、原料
ガスとしてモノシラン（ＳｉＨ₄）を使用し、反応炉内
圧力を４．６ｍｔｏｒｒ以上、８．８ｍｔｏｒｒ以下と
し、且つ４００℃シラン代替のシラン分圧を４．１ｍｔ
ｏｒｒ以上、６．８ｍｔｏｒｒ以下とし、且つ堆積速度
を９．８１Å／ｍｉｎ以上、１３．４０Å／ｍｉｎ以下
として多結晶シリコン膜を堆積する工程を含むことを特
徴とする薄膜半導体装置の製造方法。(57) [Claims 1] A large number of layers are formed on a silicon oxide film formed on a substrate.
Forming a crystalline silicon film, the polycrystalline silicon film a method of manufacturing a thin film semiconductor device which has an active layer of a transistor, the polycrystalline silicon film, the deposition temperature of 600 ° C. or less of pressure chemical vapor deposition (low pressure CVD Method), monosilane (SiH ₄ ) is used as a source gas, and the pressure in the reactor is set to 4.6 mtorr or more and 8.8 mtorr or less .
And a silane partial pressure of 4.1 mt instead of 400 ° C. silane.
a method of manufacturing a thin film semiconductor device, comprising: depositing a polycrystalline silicon film at a deposition rate of not less than orr and not more than 6.8 mtorr and a deposition rate of not less than 9.81 ° / min and not more than 13.40 ° / min.