JP3485229B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、行列状に配列され
た複数の画素により表示を行う表示装置に関し、特に画
素への画像信号を記録するメモリ回路を画素毎に有し、
前記メモリ回路から画素への画像信号書き込みを制御信
号に従って制御する表示装置に関する。

【０００２】

【従来の技術】近年パーソナルコンピュータ等のディジ
タル情報機器の高性能化は目覚しく、それら機器の情報
処理能力は飛躍的に向上してきている。それに伴い、そ
れら機器の情報処理結果を表示する表示装置も、表示容
量が拡大してきている。

【０００３】しかしながら、従来から使用されてきたＣ
ＲＴ（cathode ray tube）表示装置は画面のサイズや表
示容量が多くなるにつれて大型になり、特に奥行きと重
量増加および消費電力増加が問題となっている。これら
の問題を軽減する手段として、フラットパネルディスプ
レイ、特にＬＣＤ（liquid crystal display）が使用さ
れているが、ＬＣＤは製造技術の困難さからＣＲＴ並の
大型化や高精細化には至っていない。

【０００４】また、ＬＣＤではディジタル情報機器との
表示信号接続をディジタル信号で行うため、ＣＲＴのよ
うにアナログ信号で接続する場合に比較して、接続する
信号線の本数が格段に多く、また高速で画像信号を伝送
する必要がある。このような高速で多ビットの画像信号
伝送は電磁ノイズの発生や信号伝送電力の増加という問
題を発生させている。

【０００５】さらに、画像信号の伝送量が増加した場合
には、一画面の画像信号の更新に多くの時間を必要と
し、画面の一部分のみの画像信号更新の場合と比較して
画面全体の画像信号更新は遅くなるため、表示画像の動
きの低下による動画像表示劣化等の問題を起こしてい
る。

【０００６】また、近年、１画面に複数の画像を表示す
るマルチウインドウ化が進んでいるが、一度表示しても
裏側に隠れて見えなくなったウインドウ画像は、動画と
同様に再度、画像をビデオメモリを通して転送し直さな
ければならないので、画像を切り換える毎に消費電力を
増加させ、また切り替え時の時間差が大きくなるという
問題が生じている。

【０００７】このような状況の中で、ＬＣＤに関しては
駆動電圧の低電圧化や駆動周波数の低減により低消費電
力化が進められているが、さらに低消費電力化できる構
造として、１画素毎にメモリを備えた構造が提案されて
いる（特開昭５８−１９６５８２または特開平３ー７７
９２２）。

【０００８】この技術を採用することにより、静止画に
ついては１度画像信号を各画素に転送してしまえば、そ
の後はその画素のメモリに保持された信号でその画素を
常時表示すれば良いため、消費電力は理論上、極性反転
の為の消費電力だけになることから、“０”に限りなく
近づいてきている。

【０００９】しかし、近年、マルチメディア化が進み、
動画像を表示する必要が増大している。動画像は画素情
報が速い速度で逐次変化する画像であるので、画素毎に
メモリを持たせていても、そのメモリには高頻度で画素
の信号を書き替える必要が生じる。そして、このように
高頻度で画素の書き替えを行うことになると、従来と同
様に大幅に電力を消費してしまう。

【００１０】

【発明が解決しようとする課題】以上のように、従来の
液晶表示装置では、表示画像の表示信号を画素毎に保持
できるようにした画素メモリ付き液晶表示装置とする
と、静止画表示に供する場合に、駆動周波数や静的消費
電力を低減する効果が期待できるが、動画表示の場合に
そのような消費電力低減効果が全く期待できないという
問題があった。

【００１１】特に近年のように、マルチメディアの浸透
に伴い、動画表示は必須の要件であり、また、液晶表示
装置は、ノートパソコンや、ハンディターミナル、携帯
ＴＶ、携帯電話、電子手帳、ゲーム機などのような携帯
機器に用いられることが多いから、消費電力の問題は解
決しなければならない大きな課題の一つである。

【００１２】すなわち、可般性の観点から、携帯機器の
主電源はバッテリーとならざるを得ないことから、小型
軽量化を図り、長時間、装置を使用できるようにするに
は、動画表示の際の消費電力低減は避けて通れない課題
である。

【００１３】また、近年、１画面に複数の画像を表示す
るマルチウインドウ化が進んでいるが、一度表示しても
裏側に隠れて見えなくなったウインドウ画像は、動画と
同様に再度、画像をビデオメモリを通して転送し直さな
ければならないので、画像を切り換える毎に消費電力増
加させていた。

【００１４】そこで、この発明の目的とするところは、
動画表示やマルチウインドウ表示にあたっても消費電力
を低減でき、バッテリー駆動時間をより長くできる表示
装置を提供することにある。

【００１５】上記に付随して、複数の表示画像によって
グレイレベルを表示する場合に、画質が大幅に改善され
た表示装置を提供する。

【００１６】また、消費電力が低減されたペン入力表示
装置を提供する。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の態様の表示装置（請求項１）は、基
板と、前記基板上に行列状に配列された複数の画素と、
前記複数の画素に、前記列毎に画像信号を供給する複数
の信号線と、前記複数の画素に、前記行毎にアドレス信
号を供給する複数のアドレス線と、前記複数の画素に、
列毎に書換信号を供給する複数の書換信号線と、前記複
数の画素の各々に設けられ、前記複数の書換信号線のう
ちの対応する１つから前記書換信号を受ける書換指示手
段とを具備し、前記複数の画素の各々は、前記複数の信
号線の対応する１つから供給される前記画像信号を保持
するための複数のメモリ素子と、前記複数のメモリ素子
のうちの１つを選択するための選択手段と、選択された
前記複数のメモリ素子のうちの前記１つが保持する前記
画像信号に応じた輝度でドット表示をする表示素子とを
具備し、前記選択手段は、前記複数のアドレス線のうち
の対応する１つから活性化信号を受ける時に、同時に前
記複数の信号線のうちの対応する１つから受ける信号に
基づき、前記複数のメモリ素子の前記１つを選択し、前
記書換指示手段は、前記複数の書換信号線のうちの対応
する１つから活性化信号を受ける時、前記複数のメモリ
素子の書換指示を行うことを特徴とする。

【００１８】

【００１９】

【００２０】あるいは、上記表示装置は、前記複数の画
素に、前記行毎に行アドレス信号を供給する複数の行ア
ドレス線と、前記列毎に列アドレス信号を供給する複数
の列アドレス線と、それぞれが前記選択手段を駆動する
選択信号を供給する複数のメモリ選択信号線と、前記複
数のメモリ選択信号線を駆動するメモリ選択制御回路と
をさらに具備し、前記メモリ選択制御回路は、前記複数
の行アドレス線と前記複数の列アドレス線の活性化信号
に同期して、前記選択手段を駆動する選択信号を前記複
数のメモリ選択信号線に供給するようにしてもよい。

【００２１】前記選択手段は、前記複数のメモリ素子の
前記１つに、前フレームの１画素の第１の画像信号が保
持され、現フレームの前記１画素に対応する画素の第２
の画像信号が前記第１の画像信号と実質的に同じとき
は、前記複数のメモリ素子の前記１つを選択し、前記第
１の画像信号が前記表示素子に供給されるようにするこ
とができる。

【００２２】前記複数のメモリ素子の前記１つに保持さ
れている前記画像信号を、背景画像の画像信号とするこ
とができる。

【００２３】前記複数のメモリ素子の少なくとも１つに
保持されている画像信号を、マルチウィンドウ画像の現
在表示されている画像以外の画像の画像信号とすること
もできる。

【００２４】前記複数のメモリ素子の少なくとも１つ
が、前記画像信号を供給するホストシステム側でバック
グラウンド処理された、現画像信号以外のデータを保持
するようにしてもよい。

【００２５】前記複数のメモリ素子が、前記複数の画素
の総数よりも大きい画素数に相当する画像信号を保持で
きるメモリ容量を有し、前記複数のメモリ素子に保持さ
れた前記画像信号を、実質的に前記複数の画素の前記総
数毎に切り替えて表示することにより、前記複数の画素
の前記総数よりも多い前記画像信号を表示することがで
きる。

【００２６】前記複数のメモリ素子が、少なくとも１つ
のメモリ素子より成る第１のメモリ回路と、少なくとも
１つのメモリ素子より成る第２のメモリ回路とを形成
し、前記第１のメモリ回路が右目用の画像信号を、前記
第２のメモリ回路が左目用の画像信号を保持し、前記選
択手段が前記第１および第２のメモリ回路を高速で切り
替えることにより、立体表示用の画像を表示することが
できる。

【００２７】本発明の第１の態様の表示装置は、各画素
に複数のメモリを有しており、各画素に画像信号とメモ
リ選択信号および書換指示信号を与えることにより、選
択されたメモリの画像信号書換えや、保持している画像
信号による液晶セルの駆動などが出来る。

【００２８】動画像の場合、主として動くのはオブジェ
クト画像であり、シーンが変わったり、アングルが変わ
ったり、あるいは、ズーミングやテレワイドを行うとい
ったことが無ければ、一般的には背景は変化が無いか、
変化があってもその変化は少ない。また、マルチウイン
ドウの場合でも、基本的にはもともと前面にある画面へ
の書き換えが頻繁に発生するが、裏側のウインドウ画面
は前面に来るまで殆ど書き換えが発生しない。

【００２９】本発明では、このことに着目し、背景（ま
たは裏面のウインドウ画像）とオブジェクト画像（また
は前面のウインドウ画像）は画素毎に別のメモリに保持
させ、その画素での画像表示がオブジェクトであるか、
背景であるかにより、メモリを切換えて画素表示に供す
るようにする。これにより、その画素で表示していたオ
ブジェクト画像が他へ移動した場合に、その画素の背景
用のメモリをつぎに選択できる。背景用のメモリに保持
している以前の背景画像の画像信号をそのまま利用でき
るときは、その背景画像信号をそのまま利用することに
より、従来ならばオブジェクト画像から背景画像にメモ
リ内容を書換えて改めなければならないものを、書換え
を行わずに済むようになる。

【００３０】従って、本発明によれば、画素の表示内容
が変わる場合でも、画素毎にそれぞれ複数設けたメモリ
に蓄えられている信号と同じものを利用することが出来
る画像であれば、それらを選択する信号のみ与えれば良
いので、画像が変化した場合でも、液晶パネルをリフレ
ッシュする回数を大幅に低減することができ、省電力化
を図ることが出来るようになる。

【００３１】さらに、表示素子に画像信号を供給してい
るメモリ以外の画像信号保持メモリが、表示装置に画像
信号を供給しているホストシステム側でバックグラウン
ド実行された結果により、メモリ内容の更新が行われ
る。これにより、ホストシステム側でアプリケーション
の切り替えが行われたときでも、高速に表示画像を切り
替えることができ、画面更新時間が短縮される。

【００３２】また、表示素子に画像信号を供給している
メモリ以外の画像信号保持メモリを、仮想スクリーンと
して使用することができ、表示素子の総数よりも大容量
の表示信号をメモリすることができる。この仮想スクリ
ーンの画像信号と現画像信号とを高速に切り替えて表示
素子を駆動することにより、等価的に表示素子総数より
も多い表示画素数の画像を表示することが可能となり、
高精細で低消費電力の表示装置が実現される。

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】

【００３８】

【００３９】

【００４０】

【００４１】

【００４２】

【００４３】

【００４４】

【００４５】

【００４６】

【００４７】

【００４８】

【００４９】

【００５０】

【００５１】

【００５２】

【００５３】

【００５４】

【００５５】

【００５６】

【発明の実施の形態】本発明の実施例の説明に先立ち、
液晶表示装置の消費電力の問題について説明する。

【００５７】一般的な液晶表示装置は、図２７（ａ）の
ブロック図に示すように、液晶表示パネル１０と、信号
線駆動回路１１と、アドレス線駆動回路１２と、バッフ
ァ回路１３と、コモン駆動回路１４と制御信号発生回路
１５とを具備する。

【００５８】液晶表示パネル１０には、図２７（ｂ）に
示すように、複数個の微小な液晶表示セルＣＥＬが行列
状に配設されており、行毎の行走査線Ｌa1〜Ｌamと、列
毎の画素信号線Ｌb1〜Ｌbnにそれぞれ接続されている。
各液晶表示セルＣＥＬには、対応する行走査線によりス
イッチＳＷが駆動されることにより、画素信号線からの
画素信号が印加される。液晶表示セルＣＥＬは、この画
素信号線からの印加電位と、コモン電源ＶCOM の電位と
の電位差分の電圧が加えられることにより、その電圧に
対応して画素濃度を変化させる。

【００５９】コモン電源ＶCOM は液晶表示セルの共通電
位の電源であり、これは図２７（ａ）に示すコモン駆動
回路１４により発生される。また、制御信号発生回路１
５は表示動作に必要な各種の制御信号を発生して各部に
与へ、所要の動作を行えるように制御している。

【００６０】また、各液晶表示セルＣＥＬに対応して設
けられたスイッチＳＷは、ＴＦＴ（Thin Film Transist
or）で構成されており、そのゲート端子は対応する行の
行走査線Ｌa1〜Ｌamに接続され、この行走査線の信号に
よりスイッチはオンオフ制御される。

【００６１】また、各スイッチＳＷは、対応する列の画
素信号線Ｌb1〜Ｌbnと液晶表示セルＣＥＬとの間に、そ
のソースとドレインが接続され、ゲートに接続された行
走査線によりオンに駆動された時、信号線駆動回路１１
の出力を液晶表示セルＣＥＬに与える。

【００６２】アドレス線駆動回路１２は、行走査線Ｌa1
〜Ｌamに順次駆動信号Ｇ１〜Ｇｍを出力することによ
り、行単位で各液晶表示セルのスイッチＳＷ（ＴＦＴ）
のゲートに信号を与え、これらスイッチＳＷを駆動制御
する。このようにして、アドレス線駆動回路１２によ
り、各行走査線が順次走査される。

【００６３】一方、画像信号がバッファ回路１３を介し
て信号線駆動回路１１に与えられると、信号線駆動回路
１１は、行走査線の走査に対応してその走査中の行の各
画素の状態を、画像信号に応じて制御する。すなわち、
その走査中の行の各画素の画像信号がそれぞれ各画素に
対応して出力されるように、この画像信号が画素信号線
Ｌb1〜Ｌbnに順次出力される。

【００６４】このように図２７（ｂ）に示すような液晶
パネルにおいては、行走査線にＯＮ信号を出力すること
によって、その行対応の液晶セルの各ＳＷをＯＮさせる
と共に、信号線駆動回路１１から、走査中の行の各画素
対応の画像信号を与えることによって、コモン駆動回路
１４から与えられるコモン電圧と前記画像信号との電位
差分の電圧が、液晶セルＣＥＬに印加されて画素表示が
なされる。

【００６５】ここで、液晶表示装置の駆動回路の消費電
力が、どの様な要因で決まるかを検討する。この場合、
消費電力は、直流的に流れるバイアス電流による消費電
力は含めないものとする。

【００６６】液晶表示装置の駆動回路は上述したよう
に、基本的に、信号線駆動回路、バッファ回路、制御信
号発生回路、コモン駆動回路、アドレス線駆動回路に分
けられる。以下、それぞれについて詳細に述べる。

【００６７】１）信号線駆動回路 信号線駆動回路は、デジタル方式とアナログ方式に大別
されるが、コンピュータ等の画像がデジタル方式による
ものであることから、整合性の良いデジタル方式につい
て消費電力を検討する。

【００６８】デジタル方式の駆動ＩＣは、基本的に信号
のサンプリング時間を決めるシフトレジスタ、デジタル
信号をラッチするラッチ回路、デジタル信号をアナログ
信号に変換するＤ／Ａ変換回路、信号線を駆動する出力
バッファからなる。この場合、消費電力を決める要因
は、ラッチ回路と出力バッファであるので、この２つの
みを考える。

【００６９】ラッチ回路の最大消費電力Ｐ₁ 、画像信号
に関する入力等価容量をＣ₁ 、サンプリングクロックに
関する入力等価容量をＣck、画像のサンプリング周波数
をｆs 、ラッチ回路電源電圧をＶ₁ でそれぞれ表すと以
下のようになる。

【００７０】 Ｐ₁ ＝（Ｃ₁ ＋２Ｃck）×ｆs ／２×Ｖ₁ ² …（１） 出力バッファの最大消費電力Ｐobは、信号線容量をＣs
s、水平駆動周波数をｆh 、水平の画素数をＮh 、信号
線電圧をＶs でそれぞれ表すと以下のようになる。

【００７１】 Ｐob＝Ｎh ×Ｃss×ｆh ×Ｖs ² ／２ …（２） ２）バッファ回路 バッファ回路は、入力のテジタル信号を受けてノイズ除
去や波形整形をして信号線駆動回路に安定な信号を供給
するための回路で、省略される場合もあるが基本的に必
要であるので考慮しておく。バッファ回路の最大消費電
力Ｐb は、クロックｆs に関する回路の入力等価容量を
Ｃbc、画像信号に関する回路の入力等価容量をＣbp、バ
ッファ回路の電源電圧をＶb でそれぞれ表すと以下のよ
うになる。

【００７２】 Ｐb ＝（２Ｃbc＋Ｃbp）×ｆs ／２×Ｖb ² …（３） ３）制御信号発生回路 制御信号発生回路は、基本的にはゲートアレイで構成さ
れており、信号により内部の周波数が異なるが、主に画
像のサンプリングクロックｆs に関係する消費電力が重
要なファクターと考えられる。ゲートアレイ全体の最大
消費電力Ｐgaは、クロックｆs に関する回路の等価内部
容量をＣgac 、画像信号に関する回路の入力等価容量を
Ｃgap 、ゲートアレイの電源電圧をＶgaでそれぞれ表す
と以下のようになる。

【００７３】 Ｐga＝（２Ｃgac ＋Ｃgap ）×ｆs ／２×Ｖga² …（４） ４）コモン駆動回路 コモン駆動回路は、コモン容量Ｃc を駆動するためのも
ので、コモン駆動回路の最大消費電力Ｐc は、コモンの
駆動周波数をｆc 、コモン駆動回路の電源電圧をＶc で
表すと以下のようになる。なお、コモン反転の場合、ｆ
c は水平駆動周波数ｆh の半分である。

【００７４】 Ｐc ＝Ｃc ×ｆc ×Ｖc ² …（５） ５）アドレス線駆動回路 アドレスト線駆動回路は、アドレス線（ゲート線）の容
量Ｃg を駆動するためのもので、アドレスト線駆動回路
の最大消費電力Ｐg は、アドレス線の駆動周波数をｆg
、アドレス線駆動回路の電源電圧をＶg で表すと以下
のようになる。なお、アドレス線の駆動周波数ｆg は、
通常、水平駆動周波数ｆh である。

【００７５】 Ｐg ＝Ｃg ×ｆh ×Ｖg ² …（６） ６）回路全体の消費電力Ｐall 以上より、回路全体の消費電力Ｐall は、以下のように
なる。

【００７６】 Ｐall ＝Ｐ₁ ＋Ｐob＋Ｐb ＋Ｐga＋ＰC ＋Ｐg ＝（Ｃ₁ ＋２Ｃck）×ｆs ／２×Ｖ₁ ² ＋Ｎh ×Ｃs ×ｆh ×Ｖs ² ／２＋（２Ｃbc＋Ｃbp）×ｆs ／２×Ｖb ² ＋（２Ｃgac ＋Ｃgap ） ×ｆs ／２×Ｖga² ＋Ｃc ×ｆc ×Ｖc ² ＋Ｃg ×ｆh ×Ｖg ² この場合、コモンは一定電圧でＮh ×Ｃss＞＞Ｃg とす
ると、 Ｐall ＝（Ｃ₁ ＋２Ｃck＋２Ｃbc＋Ｃbp＋２Ｃgac ＋Ｃgap ） ×（ｆs ／２）×Ｖ² ＋Ｎh ×Ｃss×（ｆh ／２）×Ｖ² ＝Ｐall （Ｃ、ｆ、Ｖ） …（７） となり、容量Ｃと駆動周波数ｆ（水平周波数と画像のク
ロック周波数）とデジタル系の電源電圧Ｖの関数とな
る。

【００７７】この場合、上記容量Ｃはデバイス構造、ま
た、上記電圧Ｖはプロセスおよび液晶のＶ−Ｔ特性など
ＩＣおよび液晶パネル構造で決まる。しかし、周波数ｆ
は画像の水平走査周波数やフリッカ特性など、システム
及び画質から決まるもので、駆動法により下げることが
可能である。

【００７８】次に、液晶パネルの消費電力がどのような
要因で決まるかを検討する。液晶パネルは、基本的に図
２７（ａ）と（ｂ）に示すように、画素信号線と行走査
線（アドレス線）によってそれぞれ画像信号と走査信号
が伝達され、対応する画素が表示される。この時、画素
信号線と行走査線の容量Ｃsig 、Ｃg を駆動するため
に、それぞれＣsig ×ｆ×Ｖ² 、Ｃg ×ｆ×Ｖ² の電力
が消費される。この電力消費分は液晶セルＣＥＬの表示
に直接的に寄与するものでないから損失分である。

【００７９】これを低減するには容量Ｃ、周波数ｆ、電
圧Ｖを下げる必要がある。そして、静止画であれば、周
波数ｆを“０”にすることができるが、動画であれば通
常これを“０”にすることはできないし、複雑な画像で
あれば各液晶セルＣＥＬの表示濃度が頻繁に変わること
になるので、そのために駆動する電力も増加してしま
う。

【００８０】先に提案されている画素メモリ付きＬＣＤ
は、スイッチＳＷを介して得た表示信号をこれら画素メ
モリに保持させ、このメモリ内容を用いて画素の表示に
供するものであるが、これは静止画表示に供する場合
に、駆動周波数ｆや静的消費電力を低減する効果のある
技術であるものの、動画表示に供される場合には、当
然、駆動周波数ｆを上げる必要があり、そのために全体
の消費電力は増加してしまう。

【００８１】以上のように、従来の液晶表示装置では、
表示画像の表示信号を画素毎に保持できるようにした画
素メモリ付き液晶表示装置とすると、静止画表示に供す
る場合に、駆動周波数ｆや静的消費電力を低減する効果
が期待できるが、動画表示の場合にそのような消費電力
低減効果が全く期待できないという問題があった。

【００８２】そこで、この発明では、動画表示やマルチ
ウインドウ表示においても消費電力を低減でき、かつ表
示画面を高速に切り替えることができる液晶表示装置を
提供する。以下、本発明の実施の形態を具体的に説明す
る。

【００８３】（第１の実施形態）図１と図２は、本発明
の第１の実施形態に係わる液晶表示装置の概略構成図、
図３は図２の構造における１画素分の要素を抽出してよ
り詳細に記述した構成図、図（ａ）と図４（ｂ）は図３
の構成における動作例の詳細を示した図である。

【００８４】図１、図２において、１１０は液晶パネル
（ＬＣＤパネル）、１１１は信号線駆動回路、１１２は
アドレス線駆動回路、Ｌa1〜Ｌamは行走査線、Ｌb1〜Ｌ
bnは画像信号線、Ｌc1〜Ｌcnは本実施例の特徴部分であ
る書換制御信号線である。

【００８５】信号線駆動回路１１１は、画素毎にその表
示すべき画像が背景画像かオブジェクト画像かにより、
それに対応したメモリ選択信号をそれぞれの画素に発生
して画像素信号線Ｌb1〜Ｌbnに出力する。また、信号線
駆動回路１１１は、メモリ選択信号を発生するのと同じ
タイミングで、画素毎にその表示すべき画像の書換えの
要求により、書換え指示信号を発生して、それぞれ対応
する書換制御信号線Ｌc1〜Ｌcnに出力し、続いてつぎの
タイミングで各画素毎にその表示すべき画像の信号を、
画像信号線Ｌb1〜Ｌbnに出力する。

【００８６】どの画素の表示画像が、背景画像である
か、オブジェクト画像であるか、また、書換えが必要な
のか不要であるのかといった情報は、ホストコンピュー
タ側で各画素毎に事前に処理して、画像信号と共に信号
線駆動制御回路１１１に与える。信号線駆動回路１１１
は、この情報と画像信号とを受けて、第１のタイミング
では書換指示信号とメモリ選択信号を各画素に出力し、
第２のタイミングでは画像信号を各画素に出力する。

【００８７】また、アドレス線駆動回路１１２は、全行
走査線Ｌa1〜Ｌamを走査するに要する時間を周期とし
て、アドレス線（ゲート線）駆動信号Ｇ１〜Ｇｍを順次
発生するもので、基本的には従来のものと変わりはな
い。なお、信号線駆動回路１１１は、このアドレス線駆
動回路１１２の動作に同期して動作する。

【００８８】液晶パネル１１０は図２に示すように、複
数個の微小な液晶表示セルＣＥＬを行列状に配設したも
のであり、行方向に整列された表示セルを行単位で駆動
する行走査線Ｌa1〜Ｌamと、列方向に配列された表示セ
ルに列単位で画素信号を供給する画素信号線Ｌb1〜Ｌbn
が配列されている。各液晶表示セルＣＥＬは、それぞれ
対応する行走査線、画素信号線から信号を受ける。

【００８９】さらに、書換制御信号線Ｌc1〜Ｌcnは、画
素信号線Ｌb1〜Ｌbnにそれぞれにペアで配置されてお
り、これにより、対応画素に書換制御信号を与えること
ができるようになっている。

【００９０】各液晶表示セルＣＥＬには、画素表示制御
回路ＰＤＣ１２０が設けられている。各ＰＤＣ１２０に
は図３に示すように、画像信号（画素表示データ）を記
憶する複数のメモリが設けられている。この例では、説
明を簡単にするために、オブジェクト画像用の第１のメ
モリ素子１２１ａと、背景画像用の第２のメモリ素子１
２１ｂとの２メモリ素子構成を示してあるが、図５に示
すように、３メモリ素子以上の構成とすることも可能で
ある。

【００９１】また、画素表示制御回路１２０は、メモリ
選択制御回路１２３と書換指示回路１２４と、メモリ出
力切換回路１２５を有している。

【００９２】第１および第２のメモリ素子１２１ａ，１
２１ｂは、画像信号線Ｌb1〜Ｌbnのうち、自己の所属す
る画素の列位置に対応する画像信号線より画像信号を受
取り、これを保持し、その書換え制御は書換指示回路１
２４により行われる。

【００９３】メモリ選択制御回路１２３は、行走査線Ｌ
a1〜Ｌamのうち、自己の所属する画素の行位置に対応す
る行走査線からゲート駆動信号を受けて、前記第１のタ
イミングの期間において、画像信号線Ｌb1〜Ｌbnのうち
の対応する画像信号線から信号Ｓｂを取り込み、これよ
り、第１および第２のメモリ素子１２１ａ，１２１ｂの
うちのどのメモリ素子を選択するかを指示する信号Ｓｓ
を出力して、第１および第２のメモリ素子１２１ａ，１
２１ｂおよびメモリ出力切換回路１２５に与える。

【００９４】この例の場合、信号Ｓｓが論理レベル
“Ｌ”の信号の場合は第１のメモリ素子１２１ａの選択
指示であり、信号Ｓｓが論理レベル“Ｈ”の信号の場合
は第２のメモリ素子１２１ｂの選択指示である。また、
信号Ｓｒが論理レベル“Ｌ”の信号の場合は“書換え
る”の指示であり、信号Ｓｒが論理レベル“Ｈ”の信号
の場合は“書換えない”の指示であるとする。

【００９５】画素表示制御回路１２０のメモリ出力切換
回路１２５は、信号Ｓｓを受けて第１のメモリ素子１２
１ａと第２のメモリ素子１２１ｂの出力のうち、一方を
選択するものであり、信号Ｓｓが論理レベル“Ｌ”の信
号の場合は第１のメモリ素子１２１ａを、信号Ｓｓが論
理レベル“Ｈ”の信号の場合は第２のメモリ素子１２１
ｂを選択するように切り換える。

【００９６】このメモリ出力切換回路１２５を介して得
られる第１または第２のメモリ素子の出力により、液晶
セルＣＥＬは、その出力に応じた画素表示を行う。液晶
表示セルＣＥＬはこの画像信号線からの印加電位と、コ
モン電源ＶCOM の電位との電位差分の電圧が加えられる
ことにより、その電圧に応じて画素濃度を変化させる。

【００９７】本システムでは、図３に示すように各画素
はそれぞれ複数のメモリ素子を具備している。そして、
この複数のメモリ素子には、背景画像用の画素表示に供
する画像信号（画像データ）と、オブジェクト画像用の
画素表示に供する画像信号のうちのいずれか一つをそれ
ぞれ保持させるようにし、また、これらメモリ素子のい
ずれかを選択する信号を外部から与えてメモリ素子を選
択することによって、その選択したメモリ素子の内容を
画素の表示内容とするようにしている。

【００９８】いずれのメモリ素子を選択するかは、各液
晶セルあてに出力される画像信号の出力動作に先立ち、
書換えの指示信号と共に信号線駆動回路１１１から各液
晶セルあてに出力され、その後に、画素別に画像信号が
各メモリ素子に供給される。

【００９９】画像が変化する場合には、その変化を画素
に反映させるようにするため、選択されているメモリ素
子に対してその画像信号を書き込み、その書き込んだ画
像信号を用いて液晶セルＣＥＬを表示させ、また、画像
が変化しない場合には書き込みは行わず、その変化しな
い画像の画像信号を既に保持しているメモリ素子から読
出して、液晶セルＣＥＬの表示に供するようにする。

【０１００】つぎの画面に１部分でも画像の変化部分が
ある場合、従来は外部からその画面用の画像信号（１画
面分）を入力し、それを用いて各液晶セルＣＥＬのメモ
リの内容を書換えると共に、その書換えた画像信号によ
り、液晶セルＣＥＬの画像表示を行うようにしていた。

【０１０１】本発明では、上記各液晶セルＣＥＬが有し
ている複数のメモリ素子のうちで、つぎに表示すべき画
像信号の内容に近い信号を保持したメモリ素子があれ
ば、そのメモリ素子が選択される。すなわち、変更の無
い画像信号の場合は、１画面分の画像信号の各メモリ素
子への書換えを行わずに、変更のあった画素についての
み、画像信号が書換えられる。

【０１０２】これにより、動画像のように画面内の多く
の部分は変わらず、１部分の画素のみが変化するような
画像の表示の場合に、変化のない画素は書換えを行わず
に前に保持している画像信号をそのまま流用するように
することになるので、各画素のメモリ内容を無用に書換
えし直す無駄を省くことができる。この結果、動画像表
示においても、電力消費の大きい書換え動作を行わずに
済む画素が多数にのぼることから、低消費電力化を図る
ことができるようになる。

【０１０３】次に、本実施例のさらに詳しい動作を例に
基づいて説明する。図３のように、各画素に持たせるメ
モリ素子を、第１のメモリ素子１２１ａと第２のメモリ
素子１２１ｂの２つとし、第２のメモリ素子１２１ｂは
背景画像の情報を保持するためのメモリ素子として用い
た場合について考える。

【０１０４】まず、表示画像としては図４（ａ）に示す
ように、画面の背景Ｂが白の画像中において、画面位置
Ｐijにある１画素相当の黒の点ＯＢＪが（Ｉ）の状態か
ら、（II）の状態の画面右位置Ｐklに移動する場合につ
いて説明する。

【０１０５】液晶パネルには前述のように、各行に行走
査線Ｌa1〜Ｌamがあり、また、列方向にメモリ選択信号
と画像信号の伝達に用いられる第１の信号線Ｌb1〜Ｌbn
と書き換え信号伝達用の第２の信号線Ｌc1〜Ｌcnとがあ
る。

【０１０６】図４（ｂ）に液晶セルにおける各信号のタ
イミングチャートをに示す。この場合、時刻ｔ1 におい
て画面位置Ｐijに黒の画素が表示されている。白画面に
おいて、１画素の黒点が移動する例であるから、背景画
像としては最後まで白である。従って、各画素位置の液
晶セルの２つのメモリ素子１２１ａ，１２１ｂのうち、
背景用メモリ素子である第２のメモリ素子１２１ｂの内
容は、最初に背景画像用として与えられた白の画像信号
を保持した後は、背景用として書換える必要がない。

【０１０７】また、移動するオブジェクト画像である黒
の点の画像信号は、表示位置にある液晶セルの持つオブ
ジェクト画像用の第１のメモリ素子１２１ａに書き込ま
れ、表示に供されることになるが、その前のフィールド
での黒の点（オブジェクト画像）の表示位置にある液晶
セルの第１のメモリ素子１２１ａにも、さらにその前の
段階で既に黒の点の画像信号は書き込まれていて、背景
画像に戻すために、従来ならばこれを白に書換える必要
があった。

【０１０８】本発明では、このような背景画像への書き
戻しを不要にするために、液晶セル毎のメモリ素子を２
つ設けて、１つをオブジェクト画像用に、もう１つを背
景用に使用し、切換えて利用する。

【０１０９】図４（ａ）の例では、（Ｉ）において画面
位置Ｐijにおける画素は、その前のフィ−ルドでの黒表
示の状態をそのまま継続し、つぎのフィ−ルド（II）で
は黒の画像は画面位置Ｐklに移り、画面位置Ｐijにおけ
る画素は、黒の表示から白に変わる。各信号のシーケン
スを、図４（ｂ）に従って説明する。画面位置Ｐijの画
素に対応する行走査線はＬai、第１および第２の信号線
はＬbj，Ｌcjであるとする。

【０１１０】画面位置Ｐijにおける画素は、ここに黒点
が表示される前に、既に背景画像の表示状態を経ている
とすれば、この画素位置における液晶セルの持つ第２の
メモリ素子１２１ｂには背景画像の画像信号が保持され
ている。そして、その後、この画面位置Ｐijにおける画
素に黒点表示がなされて図４（ａ）の（Ｉ）の状態に至
ったとすると、この画素位置における第１のメモリ素子
１２１ａにはオブジェクト像の画像信号である黒の画像
信号がその時点で書き込まれ、保持されていることにな
る。

【０１１１】そして、時刻ｔ1 時ではまだ画面位置Ｐij
に黒点を表示し、その後に、図４（ａ）の（II）の状態
に移るとすると、ｔ1 時には第１のメモリ素子１２１ａ
の画像信号をそのまま表示に使用し、次にｔ2 時には第
２のメモリ素子１２１ｂに切換えて、この第２のメモリ
素子１２１ｂの保持している画像信号を使用して背景画
像の画素表示を行う。

【０１１２】この様子を図４（ｂ）に従って詳細に説明
する。まず始めに、走査線Ｌaiに行走査用のゲート駆動
信号が選択パルスＰ1 として入力されると（時刻ｔ1
）、これに同期して第１の信号線Ｌbjには、第１のメ
モリ素子１２１ａを選択するのか第２のメモリ素子１２
１ｂを選択するのかを指示するための選択信号Ｓｂが、
１水平走査期間の前半１／２周期の間に入力され、そし
て、時刻ｔ2 の時点から始まる１水平走査期間の後半１
／２周期の間に、信号線Ｌcjにはメモリを書き換えるか
書き換えないかを決める書き換え信号Ｓｃが入力され、
また、この後半１／２周期の間には、第１の信号線Ｌbj
にこの水平走査位置に対応する画像信号が入力されるこ
とになる。

【０１１３】本発明では、画像信号を保持する第１およ
び第２のメモリ素子１２１ａ，１２１ｂの選択指令を信
号線Ｌbj上に出力した後、画像信号を信号線Ｌbj上に出
力するといった信号供給形態をとる。

【０１１４】そして、上述の時刻ｔ1 においては、画面
位置Ｐijの画素は、それまでと同様に黒表示のままであ
るから、オブジェクト画像用の第１のメモリ素子１２１
ａを選択するようにするために、メモリ選択回路１２３
は選択信号Ｓｓとして第１のメモリ素子１２１ａ選択用
の信号である“Ｌ”なる信号を、そして、メモリ内容を
書換えないようにするために、書き換え指示回路１２４
は、信号Ｓｒとして書換えないことを意味する信号であ
る“Ｈ”なる信号を出力する。そして、その画素での画
像信号は、１水平走査期間の後半に、信号線Ｌbjに出力
される。

【０１１５】この画像信号は第１のメモリ素子１２１ａ
に与えらえるが、信号Ｓｒとして書換えないことを意味
する“Ｈ”なる信号が与えられているために、第１のメ
モリ素子１２１ａの内容は書き変わらない。選択信号Ｓ
ｓである“Ｌ”の信号はメモリ出力切換回路１２５にも
与えられ、メモリ出力切換回路１２５は第１のメモリ素
子１２１ａを選択することになる。

【０１１６】これらの動作により、前に保持した第１の
メモリ素子１２１ａの内容が、メモリ出力切換回路１２
５を介して液晶セルに与えられ、液晶セルはこの第１の
メモリ素子１２１ａの内容に対応する階調で画素を表示
することになる。

【０１１７】つぎに、時刻ｔ3 になると走査線Ｌaiに行
走査用のゲート駆動信号が、選択パルスＰ1 として再び
入力される。そして、これに同期して第１の信号線Ｌbj
には第１／第２のメモリ素子１２１ａ，１２１ｂの選択
指示のための選択信号Ｓｂが１水平走査期間の前半１／
２周期の間に出力され、そして、時刻ｔ4 の時点から始
まる１水平走査期間の後半１／２周期の間に、信号線Ｌ
cjにはメモリ素子の書換え可否を決める書き換え信号Ｓ
ｒが、そして、第１の信号線Ｌbjにはその水平走査位置
対応の画像信号が入力されることになる。

【０１１８】ｔ3 時点での画面位置Ｐijには、黒点は既
に移動して背景の画像表示に戻った状態の表示がなされ
ねばならないので、画面位置Ｐijにおける画素表示は背
景画像の白である。従って、第１／第２のメモリ素子の
選択信号Ｓｓは、背景画像を保持している第２のメモリ
素子１２１ｂを選択する選択信号である“Ｈ”となる。
この信号はメモリ出力切換回路１２５にも与えられ、メ
モリ出力切換回路１２５は第２のメモリ素子１２１ｂを
選択することになる。

【０１１９】この結果、第２のメモリ素子１２１ｂが選
択され、このメモリ素子の保持している画像信号が液晶
セルに与えられ、この液晶セルを白画素として表示する
ことになる。

【０１２０】また、このとき、メモリ内容を書換えない
ようにするために、書換指示回路１２４は信号Ｓｒとし
て“Ｈ”を信号線Ｌcjに出力する。そして、１水平走査
期間の後半に、信号線Ｌbjにその画素での画像信号が入
力されるが、この画像信号は第１のメモリ素子１２１ａ
に与えらえるものの、信号Ｓｒとして“Ｈ”が与えられ
ているために、第１のメモリ素子１２１ａの内容は書き
変わらない。

【０１２１】従って、液晶セルを白画素表示するために
使用された画像信号は、背景画像用の第２のメモリ素子
１２１ｂに保持されていた過去の画像信号であり、新た
に書換えをしない分、書換えに要する電力を消費せずに
済むようになる。

【０１２２】メモリ内容を書換えるときは、信号Ｓｒと
して“Ｌ”を与えると、第１および第２のメモリ素子１
２１ａ，１２１ｂのうち、そのときに選択されているメ
モリ素子に、そのときに第１の信号線Ｌbjに出力されて
いる画像信号が与えられて書き込まれることになる。こ
の場合には、その選択されているメモリ素子に書き込ま
れた画像信号により画素の表示がなされることになる。

【０１２３】このように、動画像の場合、主として動く
のはオブジェクト画像であり、シーンが変わったり、ア
ングルが変わったり、あるいは、ズーミングやテレワイ
ドを行うといったことが無ければ、一般的には背景は変
化が無いか、変化があってもその変化は少ない。

【０１２４】本発明はこれに着目し、背景とオブジェク
ト画像は画素毎に別のメモリに保持させ、その画素での
画像表示がオブジェクトであるか、背景であるかによ
り、メモリを切換えて画素表示に供するようにしてい
る。

【０１２５】オブジェクト画像が動いた場合にも、保持
している背景画像の画像信号をそのまま利用できるとき
はその背景画像信号をそのまま利用することにより、従
来ならばオブジェクト画像から背景画像にメモリ内容を
書換えて改めなければならなかったものを、書換えを行
わずに済むようにしている。

【０１２６】その結果、液晶表示装置の周辺回路として
の信号線駆動回路やゲートアレイなどを、メモリ書換え
のための信号が通過するのを抑制できるようになるた
め、書替え頻度が頻繁な画像になればなる程、消費電力
を大幅に低減する効果が期待できる。

【０１２７】なお、本発明は上述した具体例に限定され
るものではなく、種々変形して利用可能である。例え
ば、マルチウインドウ化した場合に、隠れて見えなくな
ったウインドウ画面を複数のメモリに蓄積することによ
り、ビデオメモリからの読出しを行わずに、瞬時に前記
メモリより読出してウインドウを切り換えるという構成
も考えられる。また、さらに全く別の画像を入れておく
ことにより、見せたくない背景画像を自分好みの背景に
したりすることも可能である。

【０１２８】（第２の実施形態）図６に、本発明の第２
の実施形態に係わる液晶表示装置の構成を示す。本実施
形態の液晶表示装置は、通常の駆動回路に比較して、任
意の画素に対して独立に画像信号の書き込みを行うため
の行アドレス線駆動回路２１２と列アドレス線駆動回路
２０５を有し、これらのアドレス線駆動回路２１２、２
０５を制御するためのアドレスデコーダ２０３、さらに
表示画像を切り換えを行うためのメモリ切換制御回路２
０６を有していることが特徴である。

【０１２９】まず、液晶表示装置に画像信号を供給して
いるコンピュータなどの情報機器側（以下ホストシステ
ム側と称する）から供給された入力信号は、表示制御回
路２０１により信号線駆動回路２０２に供給される画像
信号と、アドレスデコーダ２０３に供給される制御信号
とに分離される。

【０１３０】信号線駆動回路２０２に供給された画像信
号は、表示に必要な所定の電圧に昇圧された画像信号２
２１として表示パネル２１０に供給され、画像信号２２
１は表示パネル２１０に内蔵されているメモリ回路に供
給される。制御信号は、アドレスデコーダー２０３に入
力され、そこで画像信号２２１を表示パネル２１０の中
のいずれの画素に書き込むかが決定される。また、この
アドレスデコーダ２０３により、表示パネル２１０内の
画像信号保持用メモリ回路のいずれのメモリに書き込む
かが決定される。

【０１３１】行アドレス線駆動回路２１２、列アドレス
線駆動回路２０５、メモリ切換制御回路２０６は、いず
れも信号線駆動回路２０２と同様に、アドレスデコーダ
２０３のデコード結果に従い入力された制御信号を、表
示パネル２１０の中のメモリ回路の内容更新に必要な電
圧に昇圧して、表示パネル２１０内部のメモリ回路に各
々制御信号を供給する。

【０１３２】図７に表示パネル２１０内部の回路構成の
一例を示す。この例では、信号線駆動回路２０２から供
給された画像信号２２１は、画像信号スイッチ２７１の
一方の端子に接続されている。画像信号スイッチ２７１
は、行アドレス線駆動信号２４１により導通状態（Ｏ
Ｎ）となる。

【０１３３】また、画像信号スイッチ２７１の他方の端
子は、列アドレス線駆動信号２５１により制御されるス
イッチ２７２の一方の端子に接続されている。従って、
スイッチ２７１および２７２が同時にＯＮしないと、画
像信号２２１は画素内部のメモリ回路２７３に供給され
ない。換言すれば、行アドレスと列アドレスの組み合わ
せにより、任意の位置の画素に画像信号を書き込むこと
ができる。

【０１３４】また、メモリ回路内部のいずれのメモリ素
子を更新するか、またいずれのメモリ素子の値で液晶セ
ル２１０を駆動するかが、メモリ切換制御回路２０６か
ら供給される切換信号２６１により決定される。

【０１３５】図８にメモリ回路２７３の第１の構成例を
示す。この例のメモリ回路２７３では、スイッチ２７２
から供給される画像信号２７５が、切換信号２６１がハ
イレベルの場合にＯＮするトランスファゲート２３２
ａ、２３２ｂと、切換信号２６１がローレベルの場合に
ＯＮするトランスファゲート２３３ａ、２３３ｂに供給
される。切換信号２６１はトランスファゲート２３２
ａ、２３２ｂのゲート電極とインバータ回路２３１に供
給されている。インバータ回路２３１は切換信号２６１
を反転し、その反転信号はトランスファゲート２３３
ａ、２３３ｂのゲート電極に供給されている。

【０１３６】図８の例では、切換信号２６１がハイレベ
ルの場合、メモリ素子２３０ａの表示信号の更新が行わ
れ、液晶セル２７６を駆動する液晶駆動信号２７４は、
メモリ素子２３０ｂの内容により決定される。また、メ
モリ素子２３０ａ、２３０ｂは、いずれもトランジスタ
とコンデンサで構成されたＤＲＡＭ型であり、メモリ素
子の正確な動作のためには、ある一定周期でメモリ素子
２３０ａ、２３０ｂの内容を更新（リフレッシュ）する
必要がある。

【０１３７】図９にメモリ回路２７３の第２の構成例を
示す。この構成例はスタティック型で構成されているた
めリフレッシュの必要がない。従って、一度メモリ回路
２７３に画像信号の書込みを行えば、その状態が次の画
像信号更新まで保持される。なお、図９の構成例におい
ても書込みや液晶セル駆動については、図８の例と同様
に行われ、切換信号２６１がハイレベルの場合、メモリ
素子２３０ａ’の画像信号の更新が行われ、液晶セル２
７６を駆動する液晶駆動信号２７４はメモリ素子２３０
ｂ’の内容により決定される。

【０１３８】メモリ回路２７３が図９の構成例のような
スタティック型であれば、メモリ回路２７３に書込まれ
た画像信号は、表示画像内容が変更されたときのみに行
うことができる。従って、ホストシステム側から表示装
置側に伝送される画像データも画像信号が更新されると
きのみに行えばよい。

【０１３９】図１０に画像信号伝送の例を示すタイミン
グチャートを示す。通常の表示では、表示装置を駆動す
るための同期信号に、画像信号を同期させて信号伝送を
行う必要があり、画像信号の伝送は常に行われている
が、メモリ回路２７３がスタティック型の場合は、同期
信号に合わせて画像信号を伝送する時間は、ＣＰＵ側
（ホストシステム側）で画像信号更新が発生した後のみ
でよい。

【０１４０】従って、通常の表示装置に画像信号を伝送
する場合に比べて画像信号伝送時間は短時間で済むた
め、画像信号の伝送電力が削減でき、また画像信号の伝
送時に発生する電磁ノイズも低減することができる。

【０１４１】図９に示すように、液晶表示装置に画像を
表示する動作は、同期信号に同期して行われる画像信号
のリフレッシュや極性反転などとして、常に行われてい
るが、実質的な画像信号の更新の実行は、ホストシステ
ム側で表示データを格納しているビデオメモリを更新す
る時間と回数に依存する。従って実質的に表示画像を更
新するための更新スピードはホストシステム側のビデオ
メモリ更新速度に依存している。

【０１４２】ホストシステム側で有するビデオメモリ
が、液晶表示装置にある表示画素総数以上の容量を有す
る場合、ホストシステム側のビデオメモリ更新と同時
に、液晶パネルに内蔵されている画像信号メモリの中の
表示に使用していない画像信号メモリの内容を、表示で
きない、つまり表示画素総数以上に相当するビデオメモ
リのデータで更新することにより、見かけ上ホストシス
テム側のビデオメモリの更新速度以上の速度で画像信号
の切換が可能となる。

【０１４３】１例として図１１に、画像信号の高速切換
を行う場合の画像信号伝送のタイミングチャートを示
す。例えば、フォアグラウンドでホストシステムのユー
ザーがワードプロセッサーなどを実行して、バックグラ
ウンドで通信を行いながらデータベースの検索を行うよ
うなマルチタスク処理を行っているとする。ワードプロ
セッサでの文書作成の場合などは、ユーザーからのキー
入力オフ時にはバックグラウンドのタスクが実行され
る。

【０１４４】バックグラウンドで前述のようなデータベ
ースの検索などを行った場合には、その実行結果を画面
に表示する必要がある。そのため、図１１に示すよう
に、バックグラウンド処理のプログラムが計算処理（デ
ータベースの検索マッチングやその結果の取り出しなど
の処理）を終了した結果が、液晶表示装置側で内蔵され
ている画像信号メモリの中の表示に使用していない画像
信号メモリへ、バックグラウンドの画像信号として伝送
される。

【０１４５】つまり、ホストシステム側のバックグラウ
ンド処理では、液晶表示装置の画素内のメモリを仮想ス
クリーンとして、通常の液晶表示装置の画像信号更新と
同様な書込手段により、メモリ内容の更新が行われる。
途中でユーザーがシステムのアプリケーションをバック
グラウンドとフォアグラウンドで入れ替えを行った場合
には、図１１に示すように、ＣＰＵがバックグラウンド
表示データ更新に要する時間よりも短い時間で、場合に
よっては時間差を生じることなく、ユーザーのアプリケ
ーション切換要求で表示画像の高速切換が可能になる。

【０１４６】このように、液晶パネルの画素内部のメモ
リをバックグラウンド表示画像により更新を行う場合で
も、画像信号自体の伝送は同期信号に同期させて常時行
う必要はなく、図１１に示すように画像信号の更新が必
要なときだけ表示を行えば良い。従って、通常の表示装
置に画像信号を伝送する場合に比べて、画像信号伝送時
間は短時間で済む。このため、画像信号の伝送電力が削
減でき、また画像信号の伝送時に発生する電磁ノイズも
低減することができる。

【０１４７】次に、本発明の応用例として、液晶シャッ
タ付き眼鏡を利用した立体画像（３Ｄ）表示に付いて説
明を行う。一画面を時分割で右目用画像と左目用画像を
表示し、その表示タイミングに合わせてユーザーが掛け
ている液晶シャッター付き眼鏡の液晶シャッターを切換
動作させることにより、３Ｄ画像表示ができる。

【０１４８】３Ｄ画像の表示の場合には、例えば図１２
に示すように、右目用画像または左目用画像のどちらか
一方を実スクリーン画像、他方を仮想スクリーン画像と
してホストシステム側で予め割付を決めておく。

【０１４９】ホストシステム側では、変更する必要の生
じた画像についてのみ書換を行えば良いので、従来の液
晶シャッター付き眼鏡のように右目用画像と左目用画像
の全画面を常時書換を行う必要が無く、液晶表示装置の
垂直同期信号タイミングにとらわれない画像信号の更新
が可能となる。

【０１５０】従来ならば、右目用画像と左目用画像の画
像信号の切換えは、ホストシステム側から送られてくる
垂直同期信号に同期した周期でなければ、画面の切換え
ができなかった。

【０１５１】通常は垂直同期信号は６０Ｈｚであるた
め、右目用画像または左目用画像は、それぞれ単独では
３０Ｈｚでしか表示できない。そのため、液晶表示装置
自体は６０Ｈｚで表示を行っているにも拘らず、３０Ｈ
ｚのフリッカが視認されてしまうという問題があった
が、液晶表示装置表示画像を切換えるメモリ切換制御信
号２６１を高速に切り換えることにより、フリッカの無
い３Ｄ画像の表示が可能になる。

【０１５２】なお、メモリの切換制御や一画面の画像信
号の更新は、ホストシステム側の制御に従って行われる
必要がある。つまり、図８あるいは図９のメモリ回路構
成例の場合は、右目用画像が表示されている場合は、左
目用画像の更新しかできないため、ホストシステム側か
ら供給される画像信号の更新は、液晶表示装置で表示が
行われている表示画像とは逆の画像信号である必要があ
る。

【０１５３】この問題は、液晶表示装置の１画素内部の
メモリを、２組よりも多く持つことにより回避できる。
すなわち、１枚目と２枚目のメモリで切換表示する右目
用画像と左目用画像を保持しておき、この２枚に付いて
高速に切り換えて表示を行い、３枚目と４枚目のメモリ
について、次に表示を行う右目用と左目用画像の更新を
行えば、表示画像の切り換えスイッチの動作タイミング
に、画像信号の更新タイミングは制限を受けなくなる。

【０１５４】このようにしてメモリ切換制御信号２６１
を高速にするに従い、観察される画像は滑らかになり、
常時右目用画像と左目用画像の表示を行っている場合と
同等な表示が可能となる。

【０１５５】つまり、この様に高速にメモリを切り換え
て表示を切り換えることにより、等価的に液晶パネルの
画素数が、右目用画像と左目用画像の両方に対応した画
素数（２倍）まで増加したように観察され、表示品位が
向上する。従って、右目用画像と左目用画像を、表示装
置の同期信号に左右されず高速に切換えることにより、
フリッカーのない高品質な３Ｄ画像が表示可能になる。

【０１５６】以上のように本実施例によれば、表示素子
に画像信号を供給しているメモリ以外のメモリの画像信
号保持内容が、表示装置に画像信号を供給しているホス
トシステム側でバックグラウンド実行されている実行結
果により更新される。これにより、ホストシステム側で
アプリケーションの切替えが行われたときには、表示画
像とメモリ内画像信号を高速に切替えることができ、画
面更新時間を短縮することが可能となる。

【０１５７】また、行列状に配置された表示素子の素子
総数よりも、大容量の画像信号をメモリに保持し、その
メモリの画像信号と現画像信号とを高速に切替えて表示
素子を駆動することにより、等価的に表示素子総数より
も多い表示画素数の表示画像を表示することが可能とな
り、高精細でかつ低消費電力の表示装置が実現できる。

【０１５８】（第３の実施形態）図１３は、本発明の第
３の実施形態に係わる液晶表示装置の要部の構成を示
す。本実施形態の液晶表示装置は、図に示すように、液
晶表示パネル３１０、信号線駆動回路３１１、アドレス
線駆動回路３１２、アドレス線カウンタ回路３２４、ア
ドレス線選択信号発生回路３２５、制御線駆動回路３２
６、制御線カウンタ回路３２７、制御線選択信号発生回
路３２８を具備する。

【０１５９】信号線駆動回路３１１に画像信号Ｓ1 が入
力され、それに同期してアドレス線カウンタ回路３２４
の信号Ｃ1 に合わせて、アドレス線（不図示）が順次選
択されていく。任意のアドレス線の選択／非選択は、ア
ドレス線選択信号発生回路３２５より出力されたアドレ
ス線選択信号Ｓ2 によって決定される。同様にして、制
御線カウンタ回路３２７の信号Ｃ2 に合わせて、制御線
（不図示）が順次選択される。任意の制御線の選択／非
選択は、制御線選択信号発生回路３２８より出力された
制御線選択信号Ｓ3 によって決定される。

【０１６０】図１４は、本実施形態の液晶表示パネルの
概略のセル構成を示している。基本的なセル構成は、液
晶容量ＣLCと、補助容量Ｃs とからなる液晶セルＣＥＬ
と、メモリ回路３２１と、スイッチＳＷ1 、ＳＷ2 とか
ら成っている。

【０１６１】ＦＥＴより成るスイッチＳＷ1 のゲート電
極はアドレス線３０２に、ソース電極は信号線３０１に
夫々接続しており、スイッチＳＷ1 のドレイン電極とス
イッチＳＷ2 のソース電極との間にメモリ回路３２１が
接続され、スイッチＳＷ2 のゲート電極が制御線３０６
に接続されている。

【０１６２】これにより、アドレス線駆動回路３１２よ
り各アドレス線３０２にＯＮ電圧が印加され、引き続き
制御線駆動回路３１６より制御線３０６にＯＮ電圧が印
加され、スイッチＳＷ2 がＯＮとなった画素ＣＥＬへ
は、メモリ回路３２１より画素信号が印加される。

【０１６３】従来、行列状に配列された画素に画像信号
を書き込む場合、行方向に配列された複数のアドレス線
を上から順に走査していき走査されたアドレス線に接続
されている横１列の全スイッチがオンとなり、信号線か
らの信号が画素に書き込まれていた。

【０１６４】この場合、同一のアドレス線に接続されて
いる同一行のスイッチはすべてオンとなり、同一行に配
設された全ての画素に所望の信号を与えなければならな
い。つまり、前フィールドと次フィールドにおいて同じ
画像を表示する場合においても、同一の画像信号を供給
しなければならなかった。

【０１６５】本実施形態の構成であれば、制御線３０６
および制御線駆動回路３１６を設けて、画像情報が変わ
らない画素へのコンピュータ側からの画像信号の送信を
無くすことができるので、液晶セルおよび周辺回路の消
費電力を大幅に低減することができる。信号線を駆動す
るための電力は、液晶セルの表示電力に比べて格段に大
きいので、信号線の不必要な駆動を抑制できることの効
果は大きい。

【０１６６】図１５は、本実施形態の液晶表示パネルの
セル構成の変形例として、メモリ回路毎に選択的に書き
込みを行える液晶パネルのセル構成を示す。本実施形態
では、列アドレス線３３５、列アドレス線駆動回路３１
７、スイッチＳＷ1 とメモリ回路３３１の間に挿入され
列アドレス線３３５でその導通が制御されるスイッチＳ
Ｗ3 をさらに具備するところに特徴がある。

【０１６７】メモリ回路３３１への書き込みは、行アド
レス線３３２および列アドレス線３３５に共にＯＮ電圧
が印加された交点の画素のメモリ素子について行われ
る。これにより行方向に配列したメモリ素子内において
も、選択的に書き込み動作をさせることができる。ま
た、連続した複数の行アドレス線３３２および連続した
複数の列アドレス線を駆動することにより、複数個のメ
モリ回路にブロック単位で選択的に書込むこともでき
る。

【０１６８】図１６に、表示素子毎に選択的に書き込み
を行える液晶パネルのセル構成を示す。本例では、スイ
ッチＳＷ3 がメモリ回路３４１とスイッチＳＷ2 の間に
挿入されている。表示素子ＣＥＬへの書込みは、ともに
ＯＮ電圧が印加された行制御線３４４および列制御線３
４５の交点の表示素子に対して行われる。これにより行
方向に配列された複数の表示素子についても、選択的に
書込み動作をさせることができる。また、ブロック単位
で制御することで複数個の表示素子に選択的に書込むこ
ともできる。

【０１６９】上記図１５と図１６の実施形態において、
スイッチＳＷ1 、ＳＷ2 、ＳＷ3 を適宜動作させること
により、表示素子への直接書込み、メモリ回路のみへの
書込み、書き込み無しなどの選択を任意に行うことがで
きる。

【０１７０】（第４の実施形態）第４の実施形態は、第
３の実施形態を応用して、表示色Ａ、Ｂを切り換えるこ
とにより中間調を表示するＦＲＣ（Frame Rate Contro
l）に関するものであり、図１７に概略のセル構成を示
す。第３の実施形態と同一箇所には同一番号を付して重
複する説明を省略する。

【０１７１】メモリ回路３５１内には、少なくとも２つ
以上の表示色を記録できる複数のメモリ素子を持ち、複
合同期信号３５５（以下ＥＮＡＢと呼ぶ）を変えること
によって、各メモリ素子には信号線３５３より表示色
Ａ、もしくは表示色Ｂが印加される。

【０１７２】メモリ回路からの出力はクロック信号３５
６の周波数に合わせて行われるが、書込み動作は制御線
３５４によってコントロールされる。よってメモリ素子
のクロックＣＬＫを変えることで、ＦＲＣの切り換え周
波数も変えられるため、例えば切り換え周波数を１２０
Ｈｚとすると、切り換えによるフリッカは６０Ｈｚとな
るため、フリッカが視認されない領域とすることができ
る。

【０１７３】また、画像情報は同じだが極性の異なる信
号を表示色ＡおよびＢとすることでクロックに同期した
極性反転を行わせることもできる。

【０１７４】（第５の実施形態）第５の実施形態は、第
４の実施形態の変形例であり、表示色Ａ、Ｂを空間的に
変調することにより中間調を表示するディザや誤差拡散
法等において、隣接するメモリ素子間で表示色の送受信
を行う場合に関するもので、図１８に概略のセル構成を
示す。

【０１７５】隣接する画素ＣＥＬ1 、ＣＥＬ2 に付属す
るメモリ回路３６１、３６７において、ＥＮＡＢによっ
て画素への書き込み表示色が選択される。また、ＣＬＫ
より発せられるクロック信号に同期して、メモリ回路３
６１から３６７への画像情報のシフト、もしくはメモリ
回路３６７から３６１への画像情報のシフトが行われ
る。

【０１７６】これにより、例えば隣接画素間で空間変調
によって中間調をつくるディザー方式において、市松模
様を表示した場合に、従来では図１９（ｂ）のように一
方の表示色Ａのみが表示されることになる。しかし、本
実施例では表示色Ｂを隣接画素から受け取ることができ
るため、表示色Ａ、Ｂとも表示することができる（図１
９（ａ））。但しこの場合、変調は時間軸方向で行われ
る。

【０１７７】また、第４および第５の実施形態を組み合
わせることにより、画質をさらに改善することができ
る。

【０１７８】（第６の実施形態）第６の実施形態は、シ
フトレジスタ機能をもつメモリ回路と、画素電極へ画像
信号を入力できる別の手段を画素毎に持つ構成に関する
ものであり、図２０は本実施例に係わるセル構成図であ
る。

【０１７９】シフトレジスタ機能を持つメモリ回路３８
１は、クロック信号線３８８のクロックに同期して、デ
ータ転送線３８９によって隣接画素間でデータの送受信
を行う。この場合セレクト信号線３９０のセレクト信号
よって、左右もしくは上下でのデータの転送を選択す
る。

【０１８０】メモリ回路３８１への記録動作は、信号線
駆動回路３１１から信号線３８３を通して画像信号を受
け、アドレス線３８２にＯＮ電圧が印加されるとメモリ
回路３８１への記録が行われる。画素電極への書き込み
は、行制御線３８７および第１の列制御線３８５にＯＮ
電圧が印加された場合は、メモリ回路３８１からの画像
情報が書き込まれるが、行制御線３８７及び第２の列制
御線３８６にＯＮ電圧が印加された場合は、信号線３８
４からの画像信号が直接書き込まれる。

【０１８１】換言すれば、本実施例の表示装置は１画素
に対して２つの画像入力手段を持つ。これにより背景画
像をメモリ回路に記録し、動体は第２の入力手段を用い
て直接画素へ書き込むようにすることができる。

【０１８２】また、静止画内に動画のウィンドウを表示
した場合において、静止画の画像情報はメモリ回路内に
記録し、動画は第２の入力手段を用いて直接表示素子に
書き込むことができる。このようにすれば、静止画は駆
動周波数を下げて表示し、動画は高い周波数で表示する
ことができるので、消費電力を下げられるばかりでな
く、画質をより改善することができる。

【０１８３】また、メモリ回路内に記録した画像に関し
ては、クロック信号とセレクト信号によって容易にスク
ロールすることができる。

【０１８４】（第７の実施形態）第３ないし第６の実施
形態において、メモリ回路内にいくつかのレジスタ部を
設ければ、ウィンドウ画像、初期画面、コンピュータの
立ち下げ時の画面を記録することができる。

【０１８５】第７の実施形態はこのような例で、この方
式を用いれば、スクリーンセーブ効果を持つ表示画像を
記録することによって、長時間にわたり書き込みを行わ
ない場合、メモリ回路内の画像情報を画素電極に書き込
むことで、スクリーンの焼き付きを防ぐこともできる。
この場合、コンピュータからの画像信号は送らずに、図
１７に示したＥＮＡＢ信号によって制御できるため、消
費電力を低減することができる。

【０１８６】以上本発明の第３乃至第７に実施形態によ
れば、一旦メモリ回路内に記録した画像情報を用いて表
示素子への書き込み信号を決めるため、前フィールドと
次フィールドの間で画像情報が変わらない場合、ホスト
システム（コンピュータ）と液晶表示装置周辺回路間で
のデータの送信が無くなり、消費電力を低減することが
できる。また、メモリ回路に画像情報が保存されてお
り、表示素子への書込み回数を減らすことなく消費電力
の低減が行われる。

【０１８７】また、ＦＲＣまたはディザなど複数の表示
色によって中間調を表示する駆動方法において、ある一
定のパターンで駆動した場合に画像によってフリッカま
たは誤表示が生じる場合に、表示色を１画素内で切り換
えて表示することができるため、画質劣化を生じさせる
ことなく画質を改善できる。

【０１８８】また、スクロールする画像をメモリ素子内
に記録し、動体については直接表示素子への書き込みが
できるため、スクロールする画像に対するコンピュータ
から表示装置周辺回路への信号送信を大幅に低減でき、
消費電力を低減できるばかりでなく、動体については最
適の駆動周波数で書換えが行われるため、よりリアルな
表示を行うことができる。

【０１８９】また、色々な画像情報をメモリ素子内に記
録しておくことができるため、高速な画面の書換えが行
える。これは画像情報をホストシステム内のメモリから
呼び出し、表示装置周辺回路に送信する動作に伴う時間
差が、ウィンドウの切り換えなどで発生する場合に、一
旦表示画面の切り換えを行ってから画像情報をアクセス
するという構成を取れるため、ユーザーの使いやすさを
より改善する。

【０１９０】（第８の実施形態）これまでの実施例で
は、画像は１フレーム前の画像か背景画像等のように、
全く同じ画像が存在する時のみ消費電力を低減できる
が、第８の実施形態では、複数のメモリに保持された画
像の内最も相関の強い画像を選択するだけでなく、その
画像との違い、すなわち差分を伝送する方法について説
明する。画像が全く同じでなくとも差分のみ伝送すれば
よいので、駆動する電圧を大幅に低減でき、消費電力も
低減できる。

【０１９１】図２１は、本発明の第８の実施形態に係わ
る液晶表示装置の概略の構成を示した図である。液晶表
示パネル４１０には、複数の画素が行列状に配列され、
列方向に画像信号を供給する信号線駆動回路４１１、行
単位にアドレス線を走査するアドレス線駆動回路４１
２、画素内のメモリ回路を選択するメモリ選択信号を供
給する選択信号駆動回路４１８が具備されている。

【０１９２】液晶パネル４１０の中には、簡略化のため
に、１画素分のみが描かれている。各画素には、２つの
メモリ回路ＰＭ1 、ＰＭ2 と、第１および第２のメモリ
選択回路４２１、４２２、加算器４２５、信号線と加算
器４２５の間に挿入されたスイッチ４２６、選択信号駆
動回路４１８と第２のメモリ選択回路４２２の間に挿入
されたスイッチ４２７が含まれる。

【０１９３】液晶パネルの外部回路として、２つのメモ
リ回路ＦＭ1 、ＦＭ2 、第３および第４のメモリ選択回
路４０１、４０２、減算器４０５が設けられている。

【０１９４】まず始めに、画像を伝送する側の外部回路
で、複数の画像の内、最も相関の強い画像が選択され
る。この場合、２つの画像を考え、メモリ回路ＦＭ1 と
ＦＭ2にそれぞれが記憶されており、メモリ回路ＦＭ2
には例えば背景がメモリされているとする。２つの画像
から選択された画像と、入力された画像との違い（差
分）が減算器４０５により作成され、どの信号を選択し
たかが分かるような選択信号と差分信号が信号線駆動回
路４１１に伝送される。

【０１９５】受け側の液晶パネル４１０では、各画素の
メモリ回路ＰＭ1 ，ＰＭ2 の対応する１つに記憶された
画像信号と伝送された差分信号とを加算器４２５で加算
して、画像信号を再生する。メモリ回路ＰＭ1 、ＰＭ2
の選択は、第４のメモリ選択回路４０２より送られた選
択信号を受けた選択信号駆動回路４１８により、第２の
メモリ選択回路４２２が駆動されることにより行われ
る。この場合、再生された信号が背景である場合には、
背景メモリのデータが更新される。

【０１９６】このような外部回路で複数の画像の１つを
選択してその差分を伝送する方式は、現在伝送方式とし
て標準化された画像圧縮方式ＭＰＥＧ２等では既に行わ
れており、この画像圧縮方式と外部回路を共通にするこ
とも可能である。

【０１９７】従来は、このような圧縮方式を用いた画像
を再生する場合は、再生された信号を液晶パネルに加え
ているため、折角伝送信号として圧縮された信号がきて
も、表示する段階では通常の画像信号になってしまうた
めに無駄な情報量が増え、その分消費電力が増加してい
た。しかしながら本発明によれば、差分信号として圧縮
された信号が、画素に行き着くまで伝送されるので、無
駄な情報量の増加を防ぐことができる。

【０１９８】この実施例では、背景画像あるいは１フレ
ーム前の画像と、現画像とを比較して、相関のある方と
の差分を作成したが、１フレーム前の画像でも同じ位置
の画像だけでなく、別の位置の画像と動きベクトルを伝
送するＭＰＥＧ方式と同様なプロセスで画像圧縮をし
て、それを画素内で再生する図２２の方法でも実施する
ことができる。図２２において、４０８は液晶パネル外
部に設けられた画像圧縮エンコーダであり、４３１は液
晶パネル４１０内の各画素に設けられたデコーダであ
る。

【０１９９】（第９の実施形態）各画素に複数のメモリ
を有する本発明の表示装置の構成は、ペン入力表示装置
に応用することができる。従来のペン入力表示装置の場
合、時間分解能が最低でも１秒当たり６０ポイント必要
なため、ペン入力情報を約１７ｍｓｅｃ毎にＣＰＵに転
送する必要があった。このため、ＣＰＵが転送動作時間
の数％をペン入力に使用するとともに、ペン座標をＣＰ
Ｕに転送するための駆動回路も１７ｍｓｅｃ毎に動作し
なくてはならず低消費電力化の妨げとなっていた。（SI
D87 DIGESTAn Electronic Podium for the Classroom,
and SID94 DIJEST Electric Ink-ing System Performan
ce 参照）第９の実施形態は、ＣＰＵの負担を軽減さ
せ、ペン入力装置の低消費電力化を図った表示装置の例
である。

【０２００】図２３は本発明の第９の実施形態に係わる
ペン入力表示装置の構成図である。５１０は画素内部に
光センサーおよび複数のメモリ回路を有し、ペン入力機
能を備えた液晶表示パネル、５１１は表示パネル５１０
に信号電圧を印加する信号線駆動回路、５１２は表示パ
ネル５１０に配置されたスイッチング素子（図示せず）
をオンオフするアドレス線駆動回路、５０４は座標デー
タを表示パネル５１０より取り出す水平走査回路、５０
５は表示パネル５１０に配置されたスイッチング素子
（図示せず）をオンオフする垂直走査回路、５０６は信
号線駆動回路５１１およびアドレス線駆動回路５１２を
制御する第１の制御回路、５０７は水平走査回路５０４
および垂直走査回路５０５を制御する第２の制御回路、
５０８は第１の制御回路５０６に表示情報を転送するＣ
ＰＵで、第２の制御回路５０７からは座標情報を受け取
っている。

【０２０１】図２３における基本的動作を説明すると以
下の通りである。表示パネル５１０にライトペン（図示
せず）などにより座標が指定され、表示パネル５１０が
備えたメモリ回路にその座標の位置データが保持され
る。垂直走査回路５０５により垂直走査線（図示せず）
が順次選択され、水平走査回路５０４によりメモリ回路
に保持された座標データが取り出される。

【０２０２】取り出された座標データは第２の制御回路
５０７に送られ、転送用の信号にフォーマットされＣＰ
Ｕ５０８に転送される。ＣＰＵ５０８では座標データお
よびその他の信号を処理して表示パネル５１０の画像情
報を作成し、第１の制御回路５０６へ転送する。

【０２０３】第１の制御回路５０６では画像情報を受け
取り、その画像情報に基づき表示パネル５１０を駆動す
るべき信号（信号線データ、アドレス線データ）を作成
し、信号線駆動回路５１１およびアドレス線駆動回路５
１２へ信号を送る。表示パネル５１０では各画素が複数
のメモリ回路を持っており（図示せず）、各画素に対応
した画像信号がこれらのメモリ回路に保持される。

【０２０４】図２４（ａ）と（ｂ）に、表示パネル５１
０が複数メモリ回路を持たない場合（従来技術）におけ
る動作タイミングと、表示パネル５１０が複数のメモリ
回路を持つ場合（本発明）における動作タイミングを比
較して示す。

【０２０５】表示パネル５１０の各画素が複数のメモリ
回路を持たない場合、ＤＲＡＭと同様にデータを常にリ
フレッシュしなくてはならず、またフレーム毎に、画像
信号を第１の制御回路５０６に、座標データをＣＰＵ５
０８に転送しなくてはならない。

【０２０６】しかし表示パネル５１０の各画素が複数の
メモリ回路を持つ場合、表示パネル５１０に入力された
画像信号は、各画素のメモリ回路に保持されるので、画
像信号が変化するまで、毎回画像信号を転送する必要が
ない。この間、表示パネル５１０では、保持された画像
信号に基づいた静止画の表示を行っている。

【０２０７】図２４（ｂ）のように第（ｎ＋６）番目の
フレームで画像信号が変化する場合、新しい画像信号が
転送される。また、表示パネル５１０が座標データ保持
用メモリを持っているので、時間分解能を上げるために
フレーム毎に座標データを転送する必要がない。時間分
解能は座標データをメモリ回路に保持するまでの動作速
度に依存しており、表示パネル５１０の座標データ検出
用光センサーにフォトダイオード等を使用すれば数ｍｓ
ｅｃ以下で保持することが可能である。

【０２０８】しかも座標データの転送を低速にできるの
で、水平走査回路５０４、垂直走査回路５０５および第
２の制御回路５０７における消費電力を低減することが
可能である。さらに、本発明では、表示パネル５１０に
保持されている画像信号と座標データの論理和信号を瞬
時に表示する機能があるので、以下に説明するように表
示上も全く問題ない。

【０２０９】図２５に、表示パネル５１０の各画素の具
体的な構成例を示す。なお、図２３と同一の部分には同
一符号をつけ、重複する説明を省略する。図２３におい
て、ＣＰＵ５０８より出力された画像情報は、第１の制
御回路５０６および信号線駆動回路５１１、アドレス線
駆動回路５１２によって各画素に対応した画像信号およ
び走査信号に変化する。

【０２１０】上記の画像信号は、図２５に示すように、
信号線Ｓ1 、Ｓ2 を介して各画素制御回路（ＰＣ）５２
１および各表示セル（ＣＥＬ）５２２に送られる。なお
画素制御回路５２１と表示セル５２２とを合わせて画素
と称する。またＧ1 、Ｇ2 はゲート線（アドレス線）で
あり、アドレス線駆動回路５１２より選択された（オン
電圧が印加された）ゲートにつながった画素制御回路５
２１に信号線駆動回路５１１より画像信号が送られ、画
素制御回路５２１に保持される。

【０２１１】Ｄ1 、Ｄ2 は水平走査線であり、それぞれ
水平走査回路５０４および画素制御回路５２１につなが
っている。Ａ1 、Ａ2 は垂直制御線であり、それぞれ垂
直走査回路５０５および画素制御回路５２１につながっ
ている。垂直走査回路５０５より選択された垂直走査線
（垂直走査線電圧がオン電圧になる）につながった画素
制御回路５２１に保持されていた座標データが、水平走
査回路５０４へ送られ、さらに第２の制御回路５０７を
経由してＣＰＵ５０８へと送られる。

【０２１２】図２６に画素制御回路５２１の具体的な構
成例を示す。５３１は第１のメモリ回路であり、アドレ
ス線Ｇ1 が選択された場合、信号線Ｓ1 に送られている
表示信号を内部メモリ（不図示）に保持する。信号線Ｓ
1 から送られる表示信号はアナログ信号であるが、第１
のメモリ回路５３１での保持形態はデジタルまたはアナ
ログのどちらでもよい。第１のメモリ回路５３１に保持
された画像信号は、再度アドレス線Ｇ1 が選択され、新
たな画像信号が信号線Ｓ1 から送られるまで保持され
る。

【０２１３】５３２は第２のメモリ回路であり、ライト
ペン等（図示せず）より表示パネル５１０に与えられた
座標データを内部メモリ（不図示）に保持し、垂直走査
線Ａ1 が選択されると保持された座標データを水平走査
線Ｄ1 を介して水平走査回路５０４へ転送する。５３３
はＯＲ回路であり、第１のメモリ回路５３１および第２
のメモリ回路５３２にそれぞれ保持されている画像信号
と座標データの論理和をとる。その出力は、ＤＡコンバ
ータ５３４を介してアナログ電圧に変換後、表示セル５
２２に印加される。

【０２１４】本実施例では、画像信号および座標データ
とも２値信号（”１”または”０”）であるとし、”
１”の時黒を（一般的にペン座標では入力されたことを
意味することが多い）、”０”の時は白を表示するもの
とする。第１のメモリ回路５３１に”１”が、第２のメ
モリ回路５３２に”０”が保持されていれば、ＯＲ回路
５３３より表示セル５２２に”１”に対応した電圧を印
加しようとする。より正確に言えば、ＯＲ回路５３３の
次段のＤＡコンバータ５３４より、表示セル５２２を駆
動するのに適切な電圧が表示セル５２２に印加される
（たとえばＴＮ液晶では５Ｖ）。

【０２１５】従って、第２のメモリ回路５３２の保持状
態が”１”であれば、その座標データが水平走査回路５
０４に読み出されているか否かに拘らず、ＯＲ回路５３
３、ＤＡコンバータ５３４を介して表示セル５２２に５
Ｖ（ＴＮ液晶では）が印加されるので、水平走査回路５
０４の読出し速度が遅くとも、表示特性上の不都合は生
じない。

【０２１６】また、第２のメモリ回路５３２に保持され
た座標データは、第１のメモリ回路５３１と同様に、垂
直走査線Ａ1 が選択され第２のメモリ回路５３２に保持
された座標データが水平走査回路５０４に読み出される
と消去される。

【０２１７】第２のメモリ回路５３２には、ライトペン
（図示せず）より与えられた光エネルギーを電気エネル
ギーに変換するフォトダイオード５３５が接続されてお
り、ライトペンの座標データを提供する。メモリ素子５
３２は、フォトダイオード５３５から得た座標データを
保持する。保持形態はアナログまたはデジタルのどちら
でもよく、デジタルの場合はフォトダイオード５３５の
信号をＡＤコンバータ（図示せず）にてＡＤ変換して保
持する。

【０２１８】以上説明したように、本発明に係わるペン
入力表示装置では、同一基板上に形成された光センサと
複数のメモリ回路を各画素に有し、光センサが座標デー
タを検出する。光センサにより検出された座標データ
は、複数のメモリ回路の１つに保存されるので、走査期
間中に行われる座標データの読出しの速度は遅くともよ
く、読出し回路（水平走査回路）およびデータ転送回路
の低消費電力化が実現される。

【０２１９】また、画像信号が複数のメモリ回路の１つ
に保存されており、座標データと画像信号の論理和の電
圧を表示素子に印加するので、読出し駆動周波数が遅い
にも拘らず瞬時に座標位置を表示することが可能であ
る。

【０２２０】以上本発明の実施例をフラットパネルディ
スプレイの一例として液晶表示装置を用いて説明してき
たが、本発明は液晶表示装置に限られるものではなく、
画素が行列状に状に配置されている表示装置ならば、プ
ラズマディスプレイ、ＥＬディスプレイ、フィールドエ
ミッションディスプレイ（ＦＥＤ）、あるいはメカニカ
ルなディスプレイであっても適用可能であり、さらにフ
ラットパネルディスプレイを構成する材料や、種類で制
限されるものではない。

【０２２１】

【発明の効果】以上詳細に説明してきたように、本発明
によれば、次の様な効果が得られる。

【０２２２】（１）一旦メモリ回路内に記録した画像情
報を用いて表示素子への書き込み信号を決めるため、前
フィールドと次フィールドの間で画像情報が変わらない
場合、ホストシステム（コンピュータ）と液晶表示装置
周辺回路間でのデータの送信が無くなるため、消費電力
を低減することができる。また、メモリ回路に画像情報
が保存されており、表示素子への書込み回数を減らすこ
となく消費電力の低減が為される。

【０２２３】（２）上記により、背景などの情報を１画
素毎に設けられた複数のメモリの１つに蓄えておくこと
ができるので、背景の前に動画像が表示され、１度消え
た後、新たに背景が出てきた場合、背景については信号
供給源をメモリを切り換えることにより再度表示するこ
とができ、新たに画像信号を伝送する必要がない。その
結果、消費電力を大幅に低減することが出来る。

【０２２４】特に動画像の場合、室内や背景が遠景であ
るといったような場合等では、一般的に、背景の状態は
変わらないか、変化が少ないのが普通である。変化のあ
るのは、オブジェクト、つまり、人物等の中心的な被写
体となるので、オブジェクトについて画像信号の通りに
変化をさせれば、背景は多少の変化があっても余り問題
とならない。

【０２２５】（３）テキストや動画をマルチウインドウ
化して表示する場合に、見えなくなったウインドウ画面
を１画素毎のメモリに蓄積しておくことにより、瞬時に
ウインドウを切り換えることができる。この場合、ビデ
オメモリからウインドウを変える毎に信号を伝送する必
要がないので、大幅に低消費電力化することができる。

【０２２６】（４）ＴＶ電話等で見せたくない背景を取
り除き、その代わりに自分好みの背景を表示するように
したり、アプリケーション実行時における計算処理等の
最中での待ち時間に、オペレータに退屈させないような
画面を表示させるようにしてユーザサービスを図ること
もできる。

【０２２７】（５）表示素子に画像信号を供給している
メモリ以外のメモリの画像信号保持内容を、ホストシス
テム側でバックグラウンド実行されている実行結果で更
新することができる。これにより、ホストシステム側で
アプリケーションの切替えが行われたときには、表示画
像とメモリ内画像信号を高速に切替えることができ、画
面更新時間を短縮することが可能となる。

【０２２８】（６）行列状に配置された表示素子の素子
総数よりも、大容量の画像信号をメモリに保持し、その
メモリの画像信号と現画像信号とを高速に切替えて表示
素子を駆動することにより、等価的に表示素子総数より
も多い表示画素数の表示画像を表示することが可能とな
り、高精細でかつ低消費電力の表示装置が実現できる。

【０２２９】（７）ＦＲＣまたはディザなど複数の表示
色によって中間調を表示する駆動方法において、ある一
定のパターンで駆動した場合に画像によってフリッカま
たは誤表示が生じる場合に、表示色を１画素内で切り換
えて表示することができるため、画質劣化を生じさせる
ことなく画質を改善できる。

【０２３０】（８）スクロールする画像をメモリ素子内
に記録し、動体については直接表示素子への書き込みが
できるため、スクロールする画像に対するコンピュータ
から表示装置周辺回路への信号送信を大幅に低減でき、
消費電力を低減できるばかりでなく、動体については最
適の駆動周波数で書換えが行われるため、よりリアルな
表示を行うことができる。

【０２３１】（９）色々な画像情報をメモリ素子内に記
録しておくことができるため、高速な画面の書換えが行
える。これは画像情報をホストシステム内のメモリから
呼び出し、表示装置周辺回路に送信する動作に伴う時間
差が、ウィンドウの切り換えなどで発生する場合に、一
旦表示画面の切り換えを行ってから画像情報をアクセス
するという構成を取れるため、ユーザーの使いやすさを
より改善する。

【０２３２】（１０）本発明に係わるペン入力表示装置
では、各画素毎に設けられた光センサが座標データを検
出し、そのデータは各画素毎に設けられた複数のメモリ
回路の１つに保存される。このため、座標データの読出
しの速度は遅くともよく、読出し回路（水平走査回路）
およびデータ転送回路の低消費電力化が実現される。

【０２３３】また、画像信号が複数のメモリ回路の１つ
に保存されており、座標データと画像信号の論理和の電
圧を表示素子に印加するので、読出し駆動周波数が遅い
にも拘らず瞬時に座標位置を表示することが可能であ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係わる液晶表示装置
の概略構成図

【図２】第１の実施形態における表示パネルの概略構成
図。

【図３】第１の実施形態における画素表示制御回路の回
路図。

【図４】第１の実施形態の動作を説明するための図で、
（ａ）は画像の変化を表した図、（ｂ）は各信号のタイ
ミングチャート。

【図５】第１の実施形態における画素表示制御回路の変
形例の回路図。

【図６】本発明の第２の実施形態に係わる液晶表示装置
の概略構成図。

【図７】第２の実施形態における液晶表示パネルの１画
素の回路図。

【図８】第２の実施形態における液晶表示パネルのメモ
リ回路の回路図の１例で、ダイナミック型の例。

【図９】第２の実施形態における液晶表示パネルのメモ
リ回路の回路図の他の１例で、スタティック型の例。

【図１０】第２の実施形態における液晶表示装置の表示
信号伝送方式の第１の例を示すタイミングチャート。

【図１１】第２の実施形態における液晶表示装置の表示
信号伝送方式の第２の例を示すタイミングチャート。

【図１２】第２の実施形態を液晶シャッタ付き３Ｄ眼鏡
に応用した例を説明する為の図で、左右の眼用のメモリ
イメージを示す図。

【図１３】本発明の第３の実施形態に係わる液晶表示装
置の概略構成図。

【図１４】第３の実施形態における基本的な液晶表示パ
ネルの概略構成図。

【図１５】第３の実施形態において、メモリ回路毎に選
択的に書き込みができるようにした液晶表示パネルの概
略構成図。

【図１６】第３の実施形態において、画素毎に選択的に
書き込みができるようにした液晶表示パネルの概略構成
図。

【図１７】本発明の第４の実施形態に係わる液晶表示パ
ネルの概略構成図。

【図１８】本発明の第５の実施形態に係わる液晶表示パ
ネルの概略構成図。

【図１９】市松模様の表示を第５の実施形態と従来技術
を比較して示したもので、（ａ）は第５の実施形態によ
る表示、（ｂ）は従来の表示。

【図２０】本発明の第６の実施形態に係わる液晶表示パ
ネルの概略構成図。

【図２１】本発明の第８の実施形態に係わる液晶表示装
置の概略構成図。

【図２２】第８の実施形態の変形例に係わる液晶表示装
置の概略構成図。

【図２３】本発明の第９の実施形態に係わるペン入力付
き液晶表示装置の概略構成図。

【図２４】ペン入力付き表示装置のデータ転送方式を、
従来技術と本発明とを比較して説明するための図で、
（ａ）が従来技術、（ｂ）が本発明のタイミングチャー
ト。

【図２５】第９の実施形態における液晶表示パネルの各
画素の概略構成図。

【図２６】第９の実施形態における液晶表示パネルの画
素制御回路の回路図。

【図２７】従来の液晶表示装置を説明する為の図で、
（ａ）は表示装置の概略構成図、（ｂ）は表示パネルの
概略構成図。

【符号の説明】

１１０…液晶パネル（ＬＣＤパネル） １１１…信号線駆動制御回路 １１２…アドレス線駆動回路 １１３…バッファ回路 １１４…コモン駆動回路 １１５…制御信号発生回路 Ｌa1〜Ｌam…行走査線 Ｌb1〜Ｌbn…画素信号線 Ｌc1〜Ｌcn…書換制御信号線 １２０…画素表示制御回路 １２１ａ…第１のメモリ素子 １２１ｂ…第２のメモリ素子 １２３…メモリ選択制御回路 １２４…書換指示回路 １２５…メモリ出力切換回路。 ＣＥＬ…液晶表示セル Ｓｓ …メモリ選択用の指示信号 Ｓｒ …メモリ書換え可否指示用の信号。

フロントページの続き (72)発明者 伊藤 剛 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (56)参考文献 特開 平７−92935（ＪＰ，Ａ) 特開 昭57−120992（ＪＰ，Ａ) 特開 平７−199149（ＪＰ，Ａ) 特開 平10−26945（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H04N 5/66 - 5/74

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 基板と、 前記基板上に行列状に配列された複数の画素と、 前記複数の画素に、前記列毎に画像信号を供給する複数
   の信号線と、 前記複数の画素に、前記行毎にアドレス信号を供給する
   複数のアドレス線と、 前記複数の画素に、列毎に書換信号を供給する複数の書
   換信号線と、 前記複数の画素の各々に設けられ、前記複数の書換信号
   線のうちの対応する１つから前記書換信号を受ける書換
   指示手段とを具備し、 前記複数の画素の各々は、 前記複数の信号線の対応する１つから供給される前記画
   像信号を保持するための複数のメモリ素子と、 前記複数のメモリ素子のうちの１つを選択するための選
   択手段と、 選択された前記複数のメモリ素子のうちの前記１つが保
   持する前記画像信号に応じた輝度でドット表示をする表
   示素子と、 を具備し、 前記選択手段は、前記複数のアドレス線のうちの対応す
   る１つから活性化信号を受ける時に、同時に前記複数の
   信号線のうちの対応する１つから受ける信号に基づき、
   前記複数のメモリ素子の前記１つを選択し、 前記書換指示手段は、前記複数の書換信号線のうちの対
   応する１つから活性化信号を受ける時、前記複数のメモ
   リ素子の書換指示を行うことを特徴とする表示装置。
2. 【請求項２】 基板と、 前記基板上に行列状に配列された複数の画素と、 前記複数の画素に、前記列毎に画像信号を供給する複数
   の信号線と、 前記複数の画素に、前記行毎に行アドレス信号を供給す
   る複数の行アドレス線と、 前記複数の画素に、前記列毎に列アドレス信号を供給す
   る複数の列アドレス線と、 を具備し、 前記複数の画素の各々は、 前記複数の信号線の対応する１つから供給される前記画
   像信号を保持するための複数のメモリ素子と、 前記複数のメモリ素子のうちの１つを選択するための選
   択手段と、 選択された前記複数のメモリ素子のうちの前記１つが保
   持する前記画像信号に応じた輝度でドット表示をする表
   示素子と、 を含み、それぞれが前記選択手段を駆動する選択信号を供給する
   複数のメモリ選択信号線と、 前記複数のメモリ選択信号線を駆動するメモリ選択制御
   回路と、 をさらに具備し、 前記メモリ選択制御回路は、前記複数の行アドレス線お
   よび前記複数の列アドレス線の活性化信号に同期して、
   前記選択手段を駆動する選択信号を前記複数のメモリ選
   択信号線に供給することを特徴とする表示装置。
3. 【請求項３】 前記メモリ選択制御回路は、前記複数の
   列アドレス線のうちの対応する１つから前記活性化信号
   を受ける時、前記複数のメモリ素子の書換指示を行うこ
   とを特徴とする請求項２に記載の表示装置。