JPH11340434A

JPH11340434A - 半導体装置及びその製造方法

Info

Publication number: JPH11340434A
Application number: JP10141218A
Authority: JP
Inventors: Manabu Kimura; 学木村; Mie Matsuo; 美恵松尾; Keiichi Sasaki; 圭一佐々木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-05-22
Filing date: 1998-05-22
Publication date: 1999-12-10
Anticipated expiration: 2018-05-22
Also published as: JP3347057B2

Abstract

(57)【要約】【課題】物理的・熱的衝撃からリダンダンシヒューズ下
面の素子又は配線を保護する。【解決手段】素子２及び配線４の上に層間絶縁膜層３ａ
を介して形成された層間絶縁膜層１１間に埋め込まれた
高熱伝導性金属からなるヒートシンク層１３ａと、この
ヒートシンク層１３ａの上に形成された熱抵抗層１３ｂ
と、この熱抵抗層１３ｂの上に堆積した層間絶縁膜層１
４中に埋め込み形成されたリダンダンシヒューズ６から
なる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リダンダンシヒュ
ーズが用いられる半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】近年、ＤＲＡＭをはじめとする半導体デ
バイスについて、高集積化のためにリダンダンシヒュー
ズ本数が増大してきている。リダンダンシとは、メモリ
の高歩留まりを確保するための技術で、チップ内の部分
的な欠陥をチップ上に設けた予備回路で置き換え救済す
る技術である。リダンダンシの一般的な方式としてヒュ
ーズカット方式がある。この方式による救済方法は、チ
ップ上のメモリセルに欠陥があれば、ウェハ状態でのテ
ストシステム時に不良セル数とセルアドレスを記憶し、
それが予備セルで救済可能かチェックする。もし可能で
あれば、テストシステムで記憶した不良アドレスをレー
ザカットマシンに転送後、レーザでリダンダンシヒュー
ズを切り離し、予備セルで構成したワード又はカラム線
と置き換える。

【０００３】従来の半導体デバイスにおいては、このリ
ダンダンシヒューズ下にはヒューズのレーザカット時の
損傷を防ぐため、例えばＭＯＳＦＥＴ等を構成する素子
や配線は一切形成されていなかった。このようにリダン
ダンシヒューズ直下を避けて素子や配線を形成すること
は、チップにおけるヒューズの占有面積を増大させ、こ
れによりチップサイズが増大することとなる。

【０００４】しかし、今後の半導体デバイスのさらなる
高集積化の促進のためには、このようなリダンダンシヒ
ューズ下面にも素子や配線の形成を行うことが必要とな
る。また、リダンダンシヒューズの材料もシリサイド膜
からＡｌ系合金へと代わり、リダンダンシヒューズ自体
のデザインルールもサブミクロンのオーダー、例えばヒ
ューズのピッチは２μｍ以下となる。従って、リダンダ
ンシヒューズをカットするのに用いるレーザも従来のも
のより短波長化（１μｍ以下）し、そのエネルギー密度
も増加する。

【０００５】図５は、リダンダンシヒューズ下面に素子
及び配線の形成を行った半導体装置を示す斜視図であ
る。図５に示すように、リダンダンシヒューズ６下面に
は層間絶縁膜層５を介して素子２及び配線４が形成され
ている。レーザ７によるヒューズカットを行う場合、リ
ダンダンシヒューズ６上面に向けてレーザ７を照射す
る。このレーザ７の照射により、上記の素子２及び配線
４はレーザカット時の熱衝撃、カットヒューズの溶融物
等の汚染物の拡散等により、例えば配線４同士のショー
ト８や断線９を引き起こす。これらショート８や断線９
が生じると、素子２は正常に動作できなくなる。このよ
うに、素子２及び配線４が物理的、電気的等の各種損傷
を受けることとなるが、その損傷は、用いられるレーザ
７のエネルギー密度の増加に伴い深刻となる。

【０００６】

【発明が解決しようとする課題】上記従来の半導体装置
では、半導体デバイスのさらなる高集積化を達成するた
め、リダンダンシヒューズ６自体のデザインルールの微
細化に伴って、ヒューズ６をカットするためのレーザ７
も短波長化（１μｍ以下）する。このレーザ７を用いた
半導体装置の加工においては、リダンダンシヒューズ６
下面に素子２及び配線４を形成した場合、レーザカット
時の熱衝撃、物理的衝撃がヒューズ６下面の素子２及び
配線４に影響を及ぼし、素子２又は配線４の正常な動作
を妨げる。

【０００７】本発明は上記課題を解決するためになされ
たもので、その目的とするところは、リダンダンシヒュ
ーズカット時の熱的・物理的衝撃からリダンダンシヒュ
ーズ下面に設けられた素子又は配線を保護する半導体装
置及びその製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明の請求項１に係る
半導体装置は、配線及び素子が形成された半導体層と、
この半導体層上に形成された絶縁層と、この絶縁層中に
形成された複数のリダンダンシヒューズとを具備してな
り、前記半導体層と前記リダンダンシヒューズとの間で
かつ前記複数のリダンダンシヒューズの少なくとも直下
領域には前記リダンダンシヒューズ材料よりも高融点の
物質からなる衝撃遮断層が形成されていることを特徴と
する。

【０００９】本発明の望ましい形態を以下に示す。（１）衝撃遮断層は、リダンダンシヒューズに対応して
複数設けられ、かつリダンダンシヒューズの直下に配置
されている。

【００１０】また、本発明の請求項２に係る半導体装置
は、前記リダンダンシヒューズ材料よりも高融点の物質
からなり、前記複数のリダンダンシヒューズのうち、１
つあるいは複数の該ヒューズ側面を前記絶縁層を介して
覆い、前記衝撃遮断層に達するように埋め込み形成され
た衝撃遮断壁を具備してなることを特徴とする。

【００１１】また、本発明の請求項３に係る半導体装置
は、前記衝撃遮断層の下層又は前記リダンダンシヒュー
ズから見て前記衝撃遮断壁の外周には、前記衝撃遮断層
又は衝撃遮断壁よりも高い熱伝導率を有する金属からな
るヒートシンク層が前記衝撃遮断層又は前記衝撃遮断壁
に対応して設けられていることを特徴とする。

【００１２】本発明の望ましい形態を以下に示す。（１）衝撃遮断層又は衝撃遮断壁はＮｂ、Ｍｏ、Ｔａ、
Ｗ、Ｗ−Ｃｕ、Ｃからなる。

【００１３】（２）ヒートシンク層はＣｕ、Ａｌからな
る。また、本発明の請求項４に係る半導体装置の製造方
法は、第１の配線及び素子が形成された半導体層上に絶
縁層を形成し、この絶縁層に複数のリダンダンシヒュー
ズ及び第２の配線を形成する半導体装置の製造方法であ
って、前記第１の配線を形成すると同時に、又は前記絶
縁層中に前記第１及び第２の配線を電気的に接続する導
電層を形成すると同時に、前記第１の配線又は前記導電
層と同質の材料からなり、かつ前記リダンダンシヒュー
ズ材料よりも高い融点を有する衝撃遮断層を、前記複数
のリダンダンシヒューズの少なくとも直下領域に形成す
ることを特徴とする。

【００１４】（作用）本発明では、複数のリダンダンシ
ヒューズの下方に第２の絶縁層を介して衝撃遮断層が設
けられている。また、この衝撃遮断層の下方に第１の絶
縁層を介して素子又は配線が形成される。この衝撃遮断
層は、リダンダンシヒューズ材料よりも高融点の物質か
らなるため、リダンダンシヒューズのレーザカット時に
おいて発生する熱的衝撃や、カットヒューズの溶融物の
拡散等の物理的衝撃を受け止めることができ、その下方
に形成された素子又は配線にこれら衝撃が伝わるのを遮
断し、素子又は配線を保護することができる。また、絶
縁層中のコンタクト層又は配線層と同一の材料及び同一
の工程により衝撃遮断層を形成することにより、工程の
短縮が図れる。

【００１５】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。（第１実施形態）図１は、本発明の第１実施形態に係る
半導体装置の全体構成を示す横断面図である。図１に示
すようにこの半導体装置は、半導体基板１上に形成さ
れ、ゲート電極２ａ及び拡散層２ｂからなるＭＯＳＦＥ
Ｔを構成する素子２と、この素子２の上に層間絶縁膜層
３ａを介して形成された配線４と、この配線４の直上に
層間絶縁膜層５を介して層間絶縁膜層１１，１２中に選
択的に形成されたカバーレイヤー１３と、このカバーレ
イヤー１３の直上に層間絶縁膜層１４を介して形成され
た複数のリダンダンシヒューズ６から構成される。素子
２の拡散層２ｂと配線４はコンタクト層３ｂにより電気
的に接続されている。また、リダンダンシヒューズ６の
上面は、パッシベーション膜１５で保護されている。

【００１６】カバーレイヤー１３は、上層の熱抵抗層１
３ｂおよびその下層のヒートシンク層１３ａの二層構造
からなる。この構造においては、上層の熱抵抗層１３ｂ
において、まず、レーザカット時のヒューズの溶融物が
その下層の素子２又は配線４へ拡散するのを遮断する。
また、レーザ照射時の熱衝撃もこの熱抵抗層１３ｂにお
いて受けとめる。ヒューズカット時には高エネルギー密
度のレーザ照射による熱衝撃により、上記熱抵抗層１３
ｂは相当の高温にさらされることとなる。このため、熱
抵抗層１３ｂには相当の耐熱性が求められることにな
る。

【００１７】この耐熱性を満足するため、この熱抵抗層
１３ｂを構成する材料を、リダンダンシヒューズ材料よ
りも高い融点を有する物質、例えばＮｂ、Ｍｏ、Ｔａ、
Ｗ、Ｗ−Ｃｕ、Ｃを用いる。これら材料を用いることに
より十分な耐熱性を持たせることができる。また、レー
ザ照射の熱を受け、熱抵抗層４はその内部に相当の発熱
が生じる。熱抵抗層として、多結晶シリコンを用いる場
合、この発熱歪によりその周辺の素子等に劣化が起こ
り、その対策として多結晶シリコンの一部を半導体基板
に接続し、多結晶シリコンからの熱を半導体基板に放出
することが考えられるが、この場合には工程数が増加す
る。従って、ここではこの発熱による熱の放出を行うた
め、上記の熱抵抗層１３ｂの下層にヒートシンク層１３
ａが形成される。このヒートシンク層１３ａの材料を、
その上層を構成する熱抵抗層１３ｂよりも高い熱伝導度
を有する金属、例えばＣｕ、Ａｌを用いることにより、
上記の熱放出を効率よく行う事が出来る。

【００１８】上記実施形態に係る半導体装置の製造プロ
セスを説明する。まず、半導体基板１上に複数のゲート
電極２ａを形成する。そして、基板１中にイオン注入法
によりＡｓ等の不純物を基板１に添加して拡散層２ｂを
形成し、これらゲート電極２ａと拡散層２ｂによりＭＯ
ＳＦＥＴが完成する。そして、これらゲート電極２ａ及
び拡散層２ｂの形成された半導体基板１上に層間絶縁膜
層３ａを堆積する。次いで、この層間絶縁膜層３ａにデ
ュアルダマシンプロセス等を用いて配線４を形成し、こ
の配線４と素子２をコンタクト層３ｂで接続する。

【００１９】次いで、プラズマＣＶＤ（化学的気相成長
法）によりプラズマシリコン酸化膜等を堆積し、層間絶
縁膜層５を形成する。次いで、この層間絶縁膜層５の形
成後、さらに層間絶縁膜層１１を堆積した後、ＲＩＥ
（反応性イオンエッチング）によりこの層間絶縁膜層１
１を加工し、層間絶縁膜層５が露出した複数の溝部を形
成する。そして、この溝部にスパッタ、ＣＶＤ法等によ
り高い熱伝導度を有する金属を埋め込む。そして、この
埋め込まれた高熱伝導性金属上の残さをＣＭＰ（化学機
械研磨）により削り取り、複数のヒートシンク層１３ａ
を形成する。

【００２０】さらに、ヒートシンク層１３ａ形成と同様
のプロセスにより、ヒートシンク層１３ａと同じピッ
チ、幅の複数の熱抵抗層１３ｂを形成する。すなわち、
ヒートシンク層１３ａの形成された層間絶縁膜層１１上
に層間絶縁膜層１２を堆積した後、ＲＩＥによりヒート
シンク層１３ａの形成された領域の層間絶縁膜層１２を
ヒートシンク層１３ａが露出するまでエッチングし、ヒ
ートシンク層１３ａと同じ幅で、ヒートシンク層１３ａ
とずれのない溝を形成する。そして、この溝にスパッタ
若しくはＣＶＤ法により高融点物質を埋め込む。そし
て、この埋め込まれた高融点物質上の残さをＣＭＰによ
り削り取り、ヒートシンク層１３ａに対応した熱抵抗層
１３ｂを形成する。

【００２１】なお、熱抵抗層１３ｂもヒートシンク層１
３ａと同程度の膜厚であり、これらヒートシンク層１３
ａと熱抵抗層１３ｂからなるカバーレイヤー１３の幅に
ついて、このカバーレイヤー１３とヒューズ６の幅の比
は、ヒューズ６の形成されるピッチにより定められるも
ので、カバーレイヤー１３の幅はヒューズ６のピッチに
より種々変更される。

【００２２】熱抵抗層１３ｂを形成した後、１μｍ程度
の層間絶縁膜層１４を堆積する。この層間絶縁膜層１４
をＲＩＥにより加工し、カバーレイヤー１３の直上に位
置する複数の溝部を形成する。そして、この溝部にスパ
ッタ法等によりＡｌ−Ｃｕ等のメタルを埋め込む。次い
で、この埋め込まれたメタル上の残さをＣＭＰにより削
り取り、複数のリダンダンシヒューズ６を形成する。メ
タルヒューズ６形成後、プラズマＣＶＤにより、Ｓｉ₃
Ｎ₄ 等の絶縁層を堆積させることにより、パッシベーシ
ョン膜１５を形成する。

【００２３】上記実施形態に係る半導体装置の動作を説
明する。チップ上のメモリセルに欠陥があった場合、不
良セル数に応じたリダンダンシヒューズ６をレーザでカ
ットする。レーザのビーム径は１μｍ以下、レーザ波長
は１μｍ以下の高エネルギー密度レーザによる。レーザ
カットに際して、リダンダンシヒューズ６に向けてレー
ザが照射される。

【００２４】このレーザ照射に伴い、リダンダンシヒュ
ーズ６は発熱し、発生した熱は層間絶縁膜層１４を介し
てその下層に配置された熱抵抗層１３ｂに達する。熱抵
抗層１３ｂは高融点物質からなるため、伝えられた熱衝
撃を受け止め、ヒートシンク層１３ａに伝えられる。ヒ
ートシンク層１３ａは高熱伝導性の金属からなるため、
受け止めた熱衝撃をその周辺に放出する。従って、リダ
ンダンシヒューズ６から熱衝撃が直接伝わることはな
く、カバーレイヤー１３で一旦受け止められた後に拡散
されるため、素子２及び配線４が急激に発熱することが
ない。

【００２５】一方、レーザカット時には、リダンダンシ
ヒューズ６をカットしたことにより溶融物等が生じる。
この溶融物等の発生による物理的衝撃は、熱的衝撃と同
様に層間絶縁膜層１４を介してその下層に配置された熱
抵抗層１３ｂに達する。熱抵抗層１３ｂはこの物理的衝
撃を受け止める。例えば溶融物は熱抵抗層１３ｂに付着
するため、その下層に配置された素子２及び配線４には
拡散することなく、素子２及び配線４の動作に何ら影響
を及ぼさない。

【００２６】このように、上記２層構造のカバーレイヤ
ー１３を用いることにより、高エネルギー密度レーザに
よりヒューズカットを行っても、カバーレイヤー１３下
面の素子２および配線４にヒューズカットによる物理
的、電気的損傷が生じることはない。従って、従来のよ
うに素子２及び配線４の配置としてヒューズ６直下を避
ける必要がなく、半導体装置のさらなる高集積化が可能
となる。

【００２７】なお、本実施形態においてはカバーレイヤ
ー１３が熱抵抗層１３ｂとヒートシンク層１３ａの２層
構造からなる場合を示したが、熱抵抗層１３ｂのみから
なる場合でも本発明を適用可能である。また、１つのリ
ダンダンシヒューズ６に対応して１つのカバーレイヤー
１３を設ける場合を示したが、その対応関係は１：１に
限らず、複数のリダンダンシヒューズ６に対応してカバ
ーレイヤー１３を設ける場合や、全てのリダンダンシヒ
ューズ６の下面に対して連続したカバーレイヤー１３を
設ける場合であっても本発明を適用可能である。（第２実施形態）図２は、本発明の第２実施形態に係る
半導体装置の全体構成を示す横断面図である。図２に示
すようにこの半導体装置は、ゲート電極２ａ及び拡散層
２ｂからなるＭＯＳＦＥＴを構成する素子２と、この素
子２の上に絶縁層３を介して形成された配線４と、この
配線４の上に層間絶縁膜層５を介して形成されたカバー
レイヤー２１と、このカバーレイヤー２１の上に層間絶
縁膜層１４を介して形成されたリダンダンシヒューズ６
から構成される。素子２の拡散層２ｂと配線４はコンタ
クト層３ｂにより接続されており、またリダンダンシヒ
ューズ６の上面は、パッシベーション膜１５で保護され
ている。

【００２８】また、本実施形態に係る半導体装置が第１
実施形態におけるものと顕著に相違するのは、カバーレ
イヤー２１がリダンダンシヒューズ６の下面のみならず
その側面まで覆うように形成されている点にある。すな
わち、図２に示すように本実施形態に係る半導体装置に
おいて、カバーレイヤー２１は熱抵抗層２１ａ及び熱抵
抗層２１ｂから構成され、これらにより４つのリダンダ
ンシヒューズ６の周辺は全てカバーレイヤー２１で覆わ
れており、レーザカット時の物理的・熱的衝撃のうち、
この半導体装置の垂直方向以外の斜め方向あるいは横方
向への拡散をも完全に受け止めることができる構造とな
っている。

【００２９】また、この物理的・熱的衝撃を遮断するた
め、カバーレイヤー２１の材料を、リダンダンシヒュー
ズ材料よりも高い融点を有する物質、例えばＮｂ、Ｔ
ａ、Ｍｏ、Ｗ、Ｗ−Ｃｕ、Ｃ等とする。こうすることに
より、レーザ照射時の熱衝撃の耐性を持たせる。レーザ
カット時のヒューズ溶融物のその下面の素子２及び配線
４への拡散を完全に遮断する。

【００３０】上記実施形態に係る半導体装置の製造プロ
セスを説明する。リダンダンシヒューズ６下面に配置す
る素子２及び配線４を形成後、層間絶縁膜層３ａを形成
する。これは配線４の形成後、プラズマＣＶＤによりプ
ラズマシリコン酸化膜等の形成にて行う。層間絶縁膜層
３ａ形成後、ＲＩＥにより同絶縁膜層３ａを加工し、ス
パッタ、ＣＶＤ法等により高融点物質を埋め込み、その
上の残さをＣＭＰにより削り取り、熱抵抗層２１ａを形
成する。次に、この熱抵抗層２１ａの形成された層間絶
縁膜層５の上に、さらに層間絶縁膜層１４を形成し、熱
抵抗層２１ａの両端部分に相当する位置をＲＩＥによる
エッチングを熱抵抗層２１ａが露出するまで行って溝部
を形成し、この溝部にスパッタ若しくはＣＶＤ法により
熱抵抗層２１ａと同種の物質を埋め込みリダンダンシヒ
ューズ６の保護壁となる熱抵抗壁２１ｂを形成する。

【００３１】ここで、この熱抵抗壁２１ｂの幅はリダン
ダンシヒューズ６の幅の７０〜９５％程度、膜厚、すな
わち壁の高さはヒューズ６の厚さの２〜１０倍程度とす
る。そして、熱抵抗壁２１ｂの埋め込み後、熱抵抗壁２
１ｂ上面の残さをＣＭＰにより削り取る。さらに、この
熱抵抗壁２１ｂの間の層間絶縁膜層１４にＲＩＥにより
エッチングを行うことにより溝部を形成し、この溝部に
Ａｌ−Ｃｕ等のメタルを埋め込む。そして、埋め込まれ
たメタル上面の残さをＣＭＰ等により削り取り、リダン
ダンシヒューズ６を形成する。リダンダンシヒューズ６
形成後、これらヒューズ６，熱抵抗壁２１ｂの形成され
た層間絶縁膜層１４上に、プラズマＣＶＤによりＳｉ₃
Ｎ₄ 等の絶縁物を堆積することによりパッシベーション
膜１５を形成する。

【００３２】上記実施形態に係る半導体装置の動作を説
明する。チップ状のメモリセルに欠陥があった場合、不
良セル数に応じたリダンダンシヒューズ６をレーザでカ
ットする。レーザのビーム系は１μｍ以下、レーザ波長
は２６６ｎｍの高エネルギー密度レーザによる。レーザ
カットに際して、リダンダンシヒューズ６に向けてレー
ザが照射される。

【００３３】このレーザ照射に伴いリダンダンシヒュー
ズ６は発熱し、発生した熱は層間絶縁膜層１４を介して
その下層に配置された熱抵抗層２１ａ及び側面に配置さ
れた熱抵抗壁２１ｂに達する。熱抵抗層２１ａ及び熱抵
抗壁２１ｂは高融点物質からなるため、伝えられた熱衝
撃を受け止める。従って、リダンダンシヒューズ６から
熱衝撃が直接伝わることはなく、カバーレイヤー２１で
一旦受け止められた後に拡散されるため、素子２及び配
線４が急激に発熱することがない。

【００３４】一方、レーザカット時には、リダンダンシ
ヒューズ６をカットしたことにより溶融物等が生じる。
この溶融物等の発生による物理的衝撃は、熱的衝撃と同
様に層間絶縁膜層１４を介してその下層及び側壁に配置
された熱抵抗層２１ａ及び熱抵抗壁２１ｂに達する。こ
れら熱抵抗層２１ａ及び熱抵抗壁２１ｂからなるカバー
レイヤー２１はこの物理的衝撃を受け止める。例えばカ
バーレイヤー２１に達した溶融物はカバーレイヤー２１
に付着するため、その下層に配置された素子２及び配線
４には拡散することなく、素子２及び配線４の動作に何
ら影響を及ぼさない。また、このカバーレイヤー２１は
リダンダンシヒューズ６周辺部を完全に覆うため、素子
２及び配線４に到達する物理的衝撃を完全に遮断するこ
とができる。

【００３５】このように、リダンダンシヒューズ６の周
辺を完全に覆う構造のカバーレイヤー２１を用いること
により、高エネルギー密度レーザによりヒューズカット
を行っても、リダンダンシヒューズ６下面に設けられた
素子２および配線４に物理的、電気的損傷が生じること
はなく、素子２及び配線４の動作に何ら影響を及ぼさな
い。従って、従来のように素子２及び配線４の配置とし
てヒューズ直下を避ける必要がなく、半導体装置のさら
なる高集積化が可能となる。

【００３６】なお、本実施形態においてはカバーレイヤ
ー２１を高融点物質のみで形成したが、リダンダンシヒ
ューズ６から見て高融点物質の層の外周にヒートシンク
層を設けてカバーレイヤー２１を第１実施形態と同じ２
層構造にすることもできる。ここで、４つのリダンダン
シヒューズ６を覆うように熱抵抗壁２１ｂを設ける場合
を示したが、熱抵抗壁２１ｂが覆うヒューズ６の数には
限定されない。また、本カバーレイヤー構造は熱抵抗層
２１ａのみでもよい。この場合においても、ヒューズ６
に対しカバーレイヤーの面積を十分にとれば、物理的衝
撃の十分な遮断が可能となる。（第３実施形態）図３及び図４は本発明の第３実施形態
に係る半導体装置の製造工程を示す横断面図である。図
４（ｃ）に示すようにこの半導体装置は、ゲート電極２
ａおよび拡散層２ｂからなるＭＯＳＦＥＴを構成する素
子２と、この素子２の上に層間絶縁膜層３ａを介して形
成された配線４と、この配線４の上に層間絶縁膜層５を
介して形成されるカバーレイヤー３１及びコンタクト層
３２、その層間絶縁膜層５上にバリアメタル３４ａ，３
４ｂを介して形成されたメタル配線層３４ｃ、および層
間絶縁膜層３３、その層間絶縁膜層３３を介して形成さ
れたメタル配線層３７、およびリダンダンシヒューズ６
からなる。素子２の拡散層２ｂと配線４はコンタクト層
３ｂにより接続されており、またメタル配線層３７およ
びリダンダンシヒューズ６の上面は、パッシベーション
膜１５で保護されている。

【００３７】ここで、カバーレイヤー３１はリダンダン
シヒューズ材料よりも高い融点を有する金属からなり、
本実施形態ではＷとする。このカバーレイヤー３１によ
りレーザ照射時の熱衝撃の耐性を持たせ、またレーザカ
ット時のヒューズ溶融物のその下面の素子２への拡散を
遮断する。また、ＣＶＤ法若しくはスパッタ法によるコ
ンタクト層３２とカバーレイヤー３１との同時形成が可
能となる。

【００３８】上記実施形態に係る半導体装置の製造プロ
セスを説明する。Ｓｉからなる半導体基板１にゲート電
極２ａ，拡散層２ｂからなる素子２を形成した後、ＢＰ
ＳＧ等の層間絶縁膜層３ａを堆積する。次いで、この層
間絶縁膜層３ａにダマシンプロセス等を用いて配線４を
形成し、この配線４と素子２をコンタクト層３ｂにて接
続する。次いで、配線４上にプラズマＣＶＤによりプラ
ズマシリコン酸化膜等の絶縁材料を堆積し、層間絶縁膜
層５を形成する。ここまでは第１実施形態と同様であ
る。

【００３９】次いで、ＲＩＥ（反応性イオンエッチン
グ）により、この層間絶縁膜層５をパターニングして層
間絶縁膜層３ａが露出した複数の溝部を形成する（図３
（ａ））。そして、この溝部にＣＶＤ法によりＷを埋め
込む。そして、このとき埋め込まれたＷの残渣をＣＭＰ
により削り取り、コンタクト層３２とカバーレイヤー３
１を同時に形成する（図３（ｂ））。

【００４０】次いで、コンタクト層３２とカバーレイヤ
ー３１の形成後、スパッタ法等により例えばＴｉＮ／Ｔ
ｉ等からなるバリアメタル３４ａ，３４ｂを形成し、次
いでスパッタ法等により例えばＡｌ−Ｃｕ等からなるメ
タル配線材料を堆積する。このメタル配線材料上にスパ
ッタ法等によりＴｉＮ層を形成後、リソグラフィ法によ
り配線のパターニングを行った後にＲＩＥにより加工
し、メタル配線層３４ｃ及びバリアメタル３４ｄを形成
する。なお、配線層３４ｃの加工はダマシンプロセスに
よる埋め込みでもよい。

【００４１】次いで、メタル配線層３４ｃ上にプラズマ
ＣＶＤによりプラズマシリコン酸化膜等の絶縁材料を堆
積して層間絶縁膜層３３を形成する。次いで、メタル配
線層３４ｃの形成と同様のプロセスにより、バリアメタ
ル３６ａ，３６ｂ上にメタル配線層３７およびリダンダ
ンシヒューズ６を形成する。このメタル配線層３７とリ
ダンダンシヒューズ６の形成は、同一材料を用いて同一
の工程により行っても、別工程により行ってもよい。こ
のとき、メタル配線層３７とメタル配線層３４ｃとはコ
ンタクト層３５により接続される。

【００４２】次いで、メタル配線３７、リダンダンシヒ
ューズ６の表面にバリアメタル３６ｄを形成した後、プ
ラズマＣＶＤにより、Ｓｉ₃ Ｎ₄ 等の絶縁膜を堆積させ
ることによりパッシベーション膜１５を形成し、半導体
装置が完成する。

【００４３】このように、素子２及びヒューズ６間に高
融点金属からなるカバーレイヤー３１を設けることによ
り、レーザ照射時の熱衝撃及びレーザカット時のヒュー
ズ溶融物の素子２への拡散を遮断することができる。ま
た、カバーレイヤー３１の形成はコンタクト層３２の形
成工程と同じ工程で行うため、両工程を別工程により行
う場合に比較してプロセスが短縮される。

【００４４】なお、本実施形態ではコンタクト層３２と
同一材料及び同一工程によりカバーレイヤー３１を形成
したが、配線４，メタル配線層３４ｃと同一材料及び同
一工程により形成するものであってもよい。

【００４５】

【発明の効果】以上説明したように本発明によれば、ヒ
ューズの下面に配置された素子又は配線をレーザカット
時の損傷から保護するための衝撃遮断層をヒューズ直下
に設置し、ヒューズのレーザカット時の物理的・熱的衝
撃をこの衝撃遮断層により受け止めることにより、これ
ら物理的・熱的衝撃が素子又は配線に伝わることがな
く、素子又は配線を保護することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る半導体装置の全体
構成を示す横断面図。

【図２】本発明の第２実施形態に係る半導体装置の全体
構成を示す横断面図。

【図３】本発明の第３実施形態に係る半導体装置の製造
工程を示す横断面図。

【図４】同実施形態における半導体装置の製造工程を示
す横断面図。

【図５】従来の半導体装置の全体構成を示す斜視図。

【符号の説明】

１基板２素子２ａゲート電極２ｂ拡散層３ａ，５，１１，１２，１４，３３層間絶縁膜層３ｂ，３２，３５コンタクト層４配線６リダンダンシヒューズ１３，２１カバーレイヤー１３ａヒートシンク層１３ｂ，２１ａ熱抵抗層１５パッシベーション膜２１ｂ熱抵抗壁３４ａ，３４ｂ，３４ｄ，３６ａ，３６ｂ，３６ｄバ
リアメタル３４ｃ，３７メタル配線層

Claims

【特許請求の範囲】

【請求項１】配線及び素子が形成された半導体層と、この半導体層上に形成された絶縁層と、この絶縁層中に形成された複数のリダンダンシヒューズ
とを具備してなり、前記半導体層と前記リダンダンシヒューズとの間でかつ
前記複数のリダンダンシヒューズの少なくとも直下領域
には前記リダンダンシヒューズ材料よりも高融点の物質
からなる衝撃遮断層が形成されていることを特徴とする
半導体装置。
【請求項２】前記リダンダンシヒューズ材料よりも高
融点の物質からなり、前記複数のリダンダンシヒューズ
のうち、１つあるいは複数の該ヒューズ側面を前記絶縁
層を介して覆い、前記衝撃遮断層に達するように埋め込
み形成された衝撃遮断壁を具備してなることを特徴とす
る請求項１記載の半導体装置。
【請求項３】前記衝撃遮断層の下層又は前記リダンダ
ンシヒューズから見て前記衝撃遮断壁の外周には、前記
衝撃遮断層又は衝撃遮断壁よりも高い熱伝導率を有する
金属からなるヒートシンク層が前記衝撃遮断層又は前記
衝撃遮断壁に対応して設けられていることを特徴とする
請求項１又は２記載の半導体装置。
【請求項４】第１の配線及び素子が形成された半導体
層上に絶縁層を形成し、この絶縁層に複数のリダンダン
シヒューズ及び第２の配線を形成する半導体装置の製造
方法であって、前記第１の配線を形成すると同時に、又は前記絶縁層中
に前記第１及び第２の配線を電気的に接続する導電層を
形成すると同時に、前記第１の配線又は前記導電層と同
質の材料からなり、かつ前記リダンダンシヒューズ材料
よりも高い融点を有する衝撃遮断層を、前記複数のリダ
ンダンシヒューズの少なくとも直下領域に形成すること
を特徴とする半導体装置の製造方法。