JP3667507B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3667507B2 JP3667507B2 JP29410597A JP29410597A JP3667507B2 JP 3667507 B2 JP3667507 B2 JP 3667507B2 JP 29410597 A JP29410597 A JP 29410597A JP 29410597 A JP29410597 A JP 29410597A JP 3667507 B2 JP3667507 B2 JP 3667507B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- laser beam
- members
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関し、特に、レーザ光により切断可能な金属のヒューズ部材を備えた半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、冗長回路置き換え用のヒューズは、メタル配線層よりも下層のポリシリコン又はシリサイドからなる配線層により形成されていた。
【0003】
近年、メモリの高集積化とともに、配線層の多層化が進んできており、例えば、1Mega−bit Dynamic Random Access Memory(以下、「1MDRAM」と呼ぶ。)の場合には3層のポリシリコン配線層と1層のAl配線層(3Poly−Si/1Metal構造)を備え、4MDRAM及び16MDRAMにおいては、4層のポリシリコン配線層と2層のAL配線層(4Poly−Si/2Metal構造)を備え、64MDRAM以降の世代においては、5層のポリシリコン配線層と3層のAL配線層(5Poly−Si/3Metal構造)を備える可能性が出てきている。
【0004】
こうした配線層の増加につれて、これまで冗長回路置き換え用のヒューズとして用いてきたポリシリコン又はシリサイドからなる配線層においては、その上層に積層される絶縁膜の膜厚が厚く、そのため、レーザ光による安定したブローが困難となり、結果として、当該配線層のヒューズとしての利用が困難になるという問題が発生していた。
【0005】
具体的には、上記厚い絶縁膜の存在により、レーザ光によるブローには大きなレーザ光エネルギーが必要となる。そして、この大きなレーザ光エネルギーにより、ヒューズの下層に位置する絶縁膜、又は、その下のシリコン基板にもダメージが与えられ、ひいては、ヒューズと基板間に電気的なリークが発生し、冗長回路の誤動作が発生するといった問題が発生していた。
【0006】
このような問題点を解決するため、例えば、ヒューズの直下に絶縁膜の厚い部分を設ける技術が知られている。このような技術によれば、ヒューズ直下の絶縁膜の体積がその他の部分に比べ相対的に大きくなるため、比較的大きなレーザ光を照射した場合においても、上記の問題は発生しない。
【0007】
しかし、このような技術においては、絶縁層の厚い部分を形成するために特別な製造工程を必要とするとともに、レーザ光の照射エネルギーの低減を図ることはできない。
【0008】
そこで、これを解決するため、即ち、特別な製造工程を増加することなく、比較的小さなエネルギーのレーザ光により切断可能なヒューズ部材を備えた半導体装置を得るため、特開平8−213465号公報に記載された発明がなされている。
【0009】
以下に、特開平8−213465号公報に記載された発明を図6に基づいて説明する。
図6は上記発明に係る半導体装置の原理構成図であり、特に、図6(a)はこの半導体装置の要部平面図であり、図6(b)は図6(a)のB−B線断面図である。
【0010】
図6において71はレーザ光により切断可能な例えばアルミニウム等の金属からなるヒューズ部材(長さL1)、72はヒューズ部材71の両端部において下層の配線層73との電気的接続を行うためのコンタクトホール、74はヒューズ部材71と各配線層73を包含するように形成された絶縁層、75はヒューズ部材71を切断するためのレーザ光(照射スポット径D1)を示す。
ここで、ヒューズ部材71は、その長さL1がレーザ光75の照射スポット径D1と同等の大きさ又はそれ以下の大きさ(L1≦D1)となるように設けられている。
【0011】
従来の半導体装置においては、上記のように構成されているので、特別な製造工程を追加することなく、比較的小エネルギーのレーザ光75を用いても、ヒューズ部材71を切断することができるという効果を有する。
【0012】
【発明が解決しようとする課題】
しかるに、上記のような従来の半導体装置においては、金属配線をヒューズ部材として用いた場合には、レーザブロー後においても当該ヒューズ部材の一部、即ち金属の一部が残留して、耐湿性試験においてこの残留した金属が腐食され、隣接するヒューズにもその影響を及ぼし、そのため、冗長回路の誤動作が発生するという問題があった。
【0013】
又、上記腐食の防止を図るために、ヒューズ部材のブロー後にシリコン窒化膜などで被覆する方法も考えられているが、この場合は製造工程の増加を免れないという問題があった。
【0014】
この発明は、上記した点に鑑みてなされたものであり、特別な製造工程を追加することなく比較的小さなエネルギーで切断可能であり、かつ腐食の防止が可能なヒューズを備え、そのため、高い信頼性を有することのできる半導体装置を得ることを目的とするものである。
【0015】
【課題を解決するための手段】
本発明における半導体装置は、半導体基板上に形成されたレーザ光により切断可能な金属のヒューズ部材を備え、上記ヒューズ部材の長さが上記レーザ光のスポット径から当該レーザ光の位置合わせ誤差を差し引いた値よりも短いことを特徴とするものである。
【0016】
又、半導体基板上に形成されたレーザ光により切断可能な金属からなる複数のヒューズ部材を備え、上記複数のヒューズ部材のそれぞれは、互いに上記レーザ光のスポット径の半分に当該レーザ光の位置合わせ誤差を加えた値よりも広い間隔を開けて設けられていることを特徴とするものである。
【0017】
本発明における半導体装置の製造方法は、半導体基板上に、複数対の非金属の導電性部材、及び、この複数対の導電性部材の対をなす導電性部材をそれぞれ接続する、レーザ光により切断可能な金属からなる複数のヒューズ部材を形成する工程と、上記複数のヒューズ部材の内の少なくとも1つを上記レーザ光により完全に除去する工程とを含むものである。
【0018】
又、上記複数のヒューズ部材を形成する工程において、上記複数のヒューズ部材の長さを、それぞれレーザ光のスポット径から当該レーザ光の位置合わせ誤差を差し引いた値よりも短くなるように形成することを特徴とするものである。
【0019】
又、上記複数のヒューズ部材を形成する工程において、上記複数のヒューズ部材の相互の間隔を、それぞれレーザ光のスポット径の半分に当該レーザ光の位置合わせ誤差を加えた値よりも広くなるように形成することを特徴とするものである。
又、本発明における半導体装置は、半導体基板上に形成されたレーザ光により切断可能な金属のヒューズ部材と、前記ヒューズ部材の下層に設けられ、前記ヒューズ部材と電気的に接続される非金属の配線とを備え、上記ヒューズ部材の長さが上記レーザ光のスポット径から当該レーザ光の位置合わせ誤差を差し引いた値よりも短く、かつ前記非金属の配線の幅が前記ヒューズ部材の幅の3分の2以下であることを特徴とするものである。
【0020】
【発明の実施の形態】
実施の形態1.
図1は本発明の実施の形態1における半導体装置の原理構成図であり、特に、図1(a)はこの半導体装置の要部平面図であり、図1(b)は図1(a)のA−A線断面図である。又、図2は図1(b)のヒューズ部材と非金属の導電性部材が接触している部分の拡大図であり、ヒューズ部材と非金属の導電性部材の具体的構造を表す。
【0021】
本実施の形態1は、1Poly−Si/2Metal構造の配線層を有する場合について示す。但し、図1において、上層金属配線(2Metal)層はヒューズ部材の近傍に位置していないため図示されていない。ここで、Poly−Si配線層は1層に限らず何層重ねても良く、又、2Metal構造に限らず1Metal構造であっても良く、これらの場合においてその原理に変わるところはない。
【0022】
図1において1a、1bはそれぞれ、レーザ光により切断可能な、例えばAlCu、AlSiCu、Cu又はW等からなり、場合によりTi又はTiNとの積層構造をなすヒューズ部材(長さL、幅Wm)であり、下層金属配線(1Metal)層により構成されている。3a、3bはこのヒューズ部材1a、1bの下層に形成され、それぞれコンタクトホール2a、2bを介して該ヒューズ部材1a、1bに電気的接続する、例えば、不純物が添加された多結晶又は非晶質のシリコン膜とWSi膜との積層膜からなる非金属の導電性部材であり、最下層の配線(1Poly−Si)層により構成されている。
【0023】
ここで、ヒューズ部材1a、1b及び非金属の導電性部材3a、3bは、例えば、図2(a)に示されるように、不純物が添加された多結晶又は非晶質のシリコン膜7とWSi膜8との積層膜からなる非金属の導電性部材3a、3bと、コンタクトホール2a、2bの内部に充填されたTiN/Ti膜9とW層10との積層物と、該積層物の上面に接し層間絶縁膜60上に延在するAlCu膜11とTiN膜12との積層膜からなるヒューズ部材1a、1bから形成されても良い。
【0024】
又、同様に、図2(b)に示されるように、不純物が添加された多結晶又は非晶質のシリコン膜7とWSi膜8との積層膜からなる非金属の導電性部材3a、3bと、コンタクトホール2a、2bの内部に充填されるとともに層間絶縁膜60上に延在する、TiN/Ti膜15とW膜16との積層物からなるヒューズ部材1a、1bから形成されても良い。
【0025】
又、同様に、図2(c)に示されるように、不純物が添加された多結晶又は非晶質のシリコン膜7とWSi膜8との積層膜からなる非金属の導電性部材3a、3bと、コンタクトホール2a、2bの壁面を覆うとともに層間絶縁膜60上に延在するTiN/Ti膜19と、このTiN/Ti膜19により壁面を覆われたコンタクトホール2a、2bに充填されたW層20と、このW層20の上面に接しTiN/Ti膜19上に延在するAlCu膜21とTiN膜22との積層膜からなるヒューズ部材1a、1bから形成されても良い。
【0026】
又、図1において、4はヒューズ部材1a、1bを切断するためのレーザ光(照射スポット径D)を示す。ここで、本実施の形態1においては、説明を簡単にするため、該レーザ光によりヒューズ部材1aを切断することとする。言うまでもなく、ヒューズ部材1bを切断することとしても、その原理は何ら変わるところはない。
【0027】
ここで、ヒューズ部材1aは、その長さLがレーザ光5の照射スポット径Dから当該レーザ光の位置合わせ誤差αを差し引いた値と同等又はそれより短く(L≦D−α)なるように形成されている。具体的には、レーザのスポット径Dは5μmであり、レーザの位置合わせ誤差αが±0.5μmであるため、ヒューズの長さLは4μm以下とする。
【0028】
又、ここで、ヒューズ部材1aを上記レーザ光(照射スポット径5μm)により、レーザブローして良好に除去するためには、該ヒューズ部材1aの幅Wmは1.5μm以下にすることが望ましい。
【0029】
又、隣接するヒューズ部材1a、1bは少なくともレーザ光のスポット径Dの半分に位置合わせ距離αを加えた距離(D/2+α)を開けて配置する。具体的には、レーザのスポット径Dが5μm、レーザの位置合わせ誤差αが±0.5μmである場合、隣接するヒューズ部材の間隔lは3μm以上とする。
【0030】
又、上記レーザブローの際に、非金属の導電部材3aの一部が溶出するが、この溶出が良好に行われ、レーザブローにより爆発が起こらないようにするためには、当該非金属の導電部材3aの幅Wpを1.0μm以下にするのが好適である。
【0031】
又、ここで、上記のように、非金属の導電部材3aの幅Wpを1.0μm以下にした場合においても、ヒューズ部材1aの両端にそれぞれ接続されている該非金属の導電性部材3aの間隔βが2μmより小さい場合は、該非金属の導電部材3aがレーザーブローにより爆発し、ブロー痕が大きくなり、隣接するヒューズ部材1bに影響が出てしまうので、該間隔βは2μm以上とする。
【0032】
又、図1において、5は非金属の導電性部材3a、3bの下層に位置する半導体基板であり、具体的には、シリコン単結晶基板本体とその上に形成された半導体素子及び層間絶縁膜などからなり、非金属の導電性部材3a、3bの直下の層を、例えば、TEOS(Tetra−Ethyl Ortho−Silicate)又はBPTEOS(Boro−Phospho−TEOS)膜等の層間絶縁膜とすることが望ましい。
【0033】
6は絶縁膜であり、非金属の導電性部材3a、3bが形成されている最下層の配線(1Poly−Si)層と、ヒューズ部材1a、1bが形成されている下層金属配線(1Metal)層との間の層間絶縁膜60として、例えば、TEOS膜61とBPTEOS又はBPSG(Boro−Phospho−Silicate Glass)膜62が形成されており、又、図示されない上層金属配線(2Metal)層と、ヒューズ部材1a、1bが形成されている下層金属配線(1Metal)層との間の層間絶縁膜として、プラズマ酸化膜63、SOG(Spin on Glass)膜64及びプラズマ酸化膜65の積層膜が形成されており、更に、図示されない上層金属配線(2Metal)層上にプラズマ窒化膜66と感光性のポリイミド層67が形成されている。
【0034】
ここで、プラズマ窒化膜66及び感光性のポリイミド層67には、ヒューズ部材1a、1b上において、レーザのスポット径Dにその位置合わせ誤差αを加えた大きさと同等か、それより大きな開口径を有する開口部23a、23bが形成されている。これにより、ヒューズ部材1a、1b上の絶縁膜の膜厚は厚くならず、そのため、レーザ光による安定したブローが実現できる。但し、図1(a)においては、図が複雑になることを避けるため、開口部23a、23bは省略している。
【0035】
図3は、上記に示したような好適な条件の下において、レーザブローした直後のA−A線断面図である。この図に示されるように、非金属の導電性部材3aはその一部が溶出し、符号24にて示される形状となる。又、ヒューズ部材1aはその全てが飛散し、コンタクトホール2a内部においても金属が完全に除去されている。又、この時、層間絶縁膜63、64、65の一部も同時に飛散し、その結果、図中の符号63a、64a、65aにて示される形状となる。
【0036】
その後、飛散した金属を除去するため省略可能な超音波洗浄を行っても良く、続いて、ポストテスト工程、及び、ダイシング工程、ワイヤボンディング工程、樹脂モールド工程などのアセンブリ工程を施すことにより、上記のような構造を有するチップを実装したパッケージを製造することができる。
【0037】
実施の形態1においては、レーザブローにより、コンタクトホール2a内部に充填されている金属をも含め、ヒューズ部材1aを完全に除去しているので、特別な製造工程を追加することなく比較的小さなエネルギーで切断可能で、かつ、腐食の防止が可能なヒューズを備える、高い信頼性を有する半導体装置を提供できる。
【0038】
又、本実施の形態における半導体装置は、ヒューズ部材1aの長さLを、レーザ光のスポット径Dから当該レーザ光の位置合わせ誤差αを差し引いた値よりも短くしているので、特別な製造工程を追加することなく比較的小さなエネルギーで切断可能で、かつ、腐食の防止が可能なヒューズを備え、高い信頼性を有することとなる。
【0039】
又、本実施の形態における半導体装置は、複数のヒューズ部材1a、1bのそれぞれが、互いに上記レーザ光のスポット径Dの半分に当該レーザ光の位置合わせ誤差αを加えた値よりも広い間隔を開けて設けられているので、特別な製造工程を追加することなく比較的小さなエネルギーで切断可能で、かつ、腐食の防止が可能なヒューズを備え、高い信頼性を有することとなる。
【0040】
実施の形態2.
前述の実施の形態1においては、1Poly−Si/2Metal構造の場合を示したが、本実施の形態は、1Poly−Si/3Metal構造である点において実施の形態1と異なり、他の点においては実施の形態1と同様である。したがって、平面図により表される主要な位置関係は、前述の実施の形態1の図1(a)にて示される位置関係と変わるところがなく、同一の符号で表される部分は同一の位置関係を有するものである。ここで、Poly−Si配線は1層に限らず何層であっても良く、前述の実施の形態1と同様、その原理に変わるところはない。
【0041】
図4は本発明の実施の形態2における半導体装置の構造を示す要部断面図である。但し、実施の形態1と同様、下から2層目の金属配線(2Metal)層は、ヒューズ部材1a、1bの近傍に位置しないため、図示されていない。加えて、最上層の金属配線(3Metal)層も同様に図示されていない。
ここで、図からわかるように、本実施の形態においては、最下層の金属配線(1Metal)層からヒューズ部材1a、1bが形成されている。
【0042】
図4を用いて、実施の形態2に特有な部分に関し説明する。本実施の形態における3層金属配線(nPoly−Si/3Metal:nは1以上の整数)構造において、実施の形態1と同様の条件にてレーザブローを行うためには、第2のスルーホール形成工程、即ち、最上層の金属配線(3Metal)層と中間の金属配線(2Metal)層との間の層間絶縁膜30、31、32に、それら金属配線どうしを電気的に接続するためのコンタクトホールをエッチングにより開口する工程において、ヒューズ部材1a、1b上に位置する当該層間絶縁膜30、31、32も同時にエッチングすることにより除去し、ヒューズ部材1a、1b上に開口部33a、33b(ここで、33bは図示していない。)を形成する。
【0043】
これにより、ヒューズ部材1a、1b上の絶縁膜の厚さは実施の形態1の場合と同様の厚さにすることができ、安定したレーザブローを実現できる。
ここで、層間絶縁膜30、31、32は、例えば、層間絶縁膜63、64、65と同様に、プラズマ酸化膜30、SOG膜31、プラズマ酸化膜32とすればよい。
【0044】
又、ここで、図4に示されているように、最上層の金属配線(3Metal)層の形成時に、上記第2のスルーホール内部に充填されるべきW等の金属が、開口部33a、33bの側壁に残存する場合がある。この残存する金属がレーザの影響を受けないようにするため、上記側壁の位置はヒューズ部材1a、1bの中心から十分距離を置く必要がある。したがって、開口部33a、33bの開口径はレーザスポット径Dの2倍以上の大きさとすることが望ましい。即ち、ヒューズ部材の長さLにレーザの位置合わせ誤差αを加えた値の2倍以上とすることが望ましい。
【0045】
本実施の形態においては、その主要な構成を実施の形態1と同様にしているため、実施の形態1と同様の効果を得ることができる。加えて、3層金属配線構造に特有の問題点を解決することができるという利点を有する。
【0046】
実施の形態3.
前述の実施の形態2においては、1Poly−Si/3Metal構造において、最下層の金属配線(1Metal)層からヒューズ部材1a、1bを形成する場合を示したが、本実施の形態は、同じく、1Poly−Si/3Metal構造ではあるが、中層の金属配線(2Metal)層からヒューズ部材1a、1bを形成する点において実施の形態2と異なり、他の点においては実施の形態2と同様である。したがって、平面図により表される主要な位置関係は、前述の実施の形態2と同様であり、図1(a)にて示される位置関係と変わるところがなく、同一の符号で表される部分は同一の位置関係を有するものである。ここで、Poly−Si配線は1層に限らず何層であっても良く、その原理に変わるところはない。
【0047】
図5は本発明の実施の形態3における半導体装置の構造を示す要部断面図である。但し、実施の形態2と同様、最上層の金属配線(3Metal)層は、ヒューズ部材1a、1bの近傍に位置しないため、図示されていない。
【0048】
図5を用いて、実施の形態3に特有な部分に関し説明する。本実施の形態においては、実施の形態2と同様の条件にてレーザブローを行うために、中間の金属配線(2Metal)層42をヒューズ部材1a、1bとして用いている。この時、例えば、図5に示されるように、スタックドビア型の構造となるように、コンタクトホール2a、2bの直上に、最下層の金属配線(1Metal)層40を介して、コンタクトホール41a、41bを層間絶縁膜63、64、65に開口し、加えて、当該コンタクトホール41a、41bを介して、上記最下層の金属配線層40に電気的に接続する中層の金属配線層42からなるヒューズ部材1a、1bを形成しても良い。
【0049】
ここで、言うまでもなく、スタックドビア型の構造に限るものでなく、ヒューズ部材1a、1bが、最下層の金属配線(1Metal)層40を介して、Poly−Si配線層から形成された非金属の導電性部材3a、3bに接続されていれば良い。
【0050】
これにより、ヒューズ部材1a、1b上の絶縁膜の厚さは実施の形態2の場合と同様の厚さにすることができ、安定したレーザブローを実現できる。
【0051】
本実施の形態においては、その主要な構成を実施の形態1と同様にしているため、実施の形態1と同様の効果を得ることができる。加えて、開口部33a、33b自体が存在しないため、実施の形態2のように開口部33a、33bの側壁に金属が残存する心配がない。さらに、3層金属配線(3Metal)に限らず、それ以上の多層金属配線、即ち、4層以上の金属配線の場合にも、容易に拡張することが可能であるという利点を有する。
【0052】
【発明の効果】
本発明における半導体装置は、半導体基板上に形成されたレーザ光により切断可能な金属のヒューズ部材を備え、上記ヒューズ部材の長さが上記レーザ光のスポット径から当該レーザ光の位置合わせ誤差を差し引いた値よりも短いことを特徴とするので、特別な製造工程を追加することなく比較的小さなエネルギーで切断可能で、かつ、腐食の防止が可能なヒューズを備えることとなるため、高い信頼性を有することができるという効果を有する。
【0053】
又、半導体基板上に形成されたレーザ光により切断可能な金属からなる複数のヒューズ部材を備え、上記複数のヒューズ部材のそれぞれは、互いに上記レーザ光のスポット径の半分に当該レーザ光の位置合わせ誤差を加えた値よりも広い間隔を開けて設けられていることを特徴とするので、特別な製造工程を追加することなく比較的小さなエネルギーで切断可能で、かつ腐食の防止が可能なヒューズを備えることとなるため、高い信頼性を有することができるという効果を有する。
【0054】
本発明における半導体装置の製造方法は、半導体基板上に、複数対の非金属の導電性部材、及び、この複数対の導電性部材の対をなす導電性部材をそれぞれ接続する、レーザ光により切断可能な金属からなる複数のヒューズ部材を形成する工程と、上記複数のヒューズ部材の内の少なくとも1つを上記レーザ光により完全に除去する工程とを含むので、特別な製造工程を追加することなく比較的小さなエネルギーで切断可能で、かつ、腐食の防止が可能なヒューズを備え、そのため、高い信頼性を有することのできる半導体装置を得ることができるという効果を有する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1における半導体装置の原理構成図である。
【図2】 図1(b)のヒューズ部材と非金属の導電性部材が接触している部分の拡大図である。
【図3】 この発明の実施の形態1における、レーザブロー直後のA−A線断面図である。
【図4】 この発明の実施の形態2における半導体装置の要部断面図である。
【図5】 この発明の実施の形態3における半導体装置の要部断面図である。
【図6】 従来の半導体装置の原理構成図である。
【符号の説明】
1a、1b ヒューズ部材、 3a、3b 非金属の導電性部材、
4 レーザ光、 5 半導体基板、
D レーザ光のスポット径、 L ヒューズ部材の長さ、
l ヒューズ部材の相互の間隔、 α レーザ光の位置合わせ誤差。
Claims (5)
- 半導体基板上に形成されたレーザ光により切断可能な金属のヒューズ部材を備え、
上記ヒューズ部材の長さが上記レーザ光のスポット径から当該レーザ光の位置合わせ誤差を差し引いた値よりも短いことを特徴とする半導体装置。 - 半導体基板上に形成されたレーザ光により切断可能な金属からなる複数のヒューズ部材を備え、
上記複数のヒューズ部材のそれぞれは、互いに上記レーザ光のスポット径の半分に当該レーザ光の位置合わせ誤差を加えた値よりも広い間隔を開けて設けられていることを特徴とする半導体装置。 - 半導体基板上に、複数対の非金属の導電性部材、及び、この複数対の導電性部材の対をなす導電性部材をそれぞれ接続する、レーザ光により切断可能な金属からなる複数のヒューズ部材を形成する工程と、
上記複数のヒューズ部材の内の少なくとも1つを上記レーザ光により完全に除去する工程とを含み、
複数のヒューズ部材を形成する工程において、上記複数のヒューズ部材の長さを、それぞれレーザ光のスポット径から当該レーザ光の位置合わせ誤差を差し引いた値よりも短くなるように形成することを特徴とする半導体装置の製造方法。 - 半導体基板上に、複数対の非金属の導電性部材、及び、この複数対の導電性部材の対をなす導電性部材をそれぞれ接続する、レーザ光により切断可能な金属からなる複数のヒューズ部材を形成する工程と、
上記複数のヒューズ部材の内の少なくとも1つを上記レーザ光により完全に除去する工程とを含み、
複数のヒューズ部材を形成する工程において、上記複数のヒューズ部材の相互の間隔を、それぞれレーザ光のスポット径の半分に当該レーザ光の位置合わせ誤差を加えた値よりも広くなるように形成することを特徴とする半導体装置の製造方法。 - 半導体基板上に形成されたレーザ光により切断可能な金属のヒューズ部材と、
前記ヒューズ部材の下層に設けられ、前記ヒューズ部材と電気的に接続される非金属の配線と
を備え、
上記ヒューズ部材の長さが上記レーザ光のスポット径から当該レーザ光の位置合わせ誤差を差し引いた値よりも短く、かつ前記非金属の配線の幅が前記ヒューズ部材の幅の3分の2以下であることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29410597A JP3667507B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置及びその製造方法 |
US09/071,158 US6163062A (en) | 1997-10-27 | 1998-05-04 | Semiconductor device having a metallic fuse member and cutting method thereof with laser light |
TW087107652A TW411582B (en) | 1997-10-27 | 1998-05-18 | Semiconductor device and manufacturing method thereof |
DE19829472A DE19829472A1 (de) | 1997-10-27 | 1998-07-01 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
KR1019980026447A KR100303224B1 (ko) | 1997-10-27 | 1998-07-01 | 반도체장치및그제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29410597A JP3667507B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11135631A JPH11135631A (ja) | 1999-05-21 |
JP3667507B2 true JP3667507B2 (ja) | 2005-07-06 |
Family
ID=17803361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29410597A Expired - Fee Related JP3667507B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6163062A (ja) |
JP (1) | JP3667507B2 (ja) |
KR (1) | KR100303224B1 (ja) |
DE (1) | DE19829472A1 (ja) |
TW (1) | TW411582B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222244B1 (en) * | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
US6277674B1 (en) * | 1998-10-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same |
JP3648399B2 (ja) * | 1999-03-18 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
US6375159B2 (en) * | 1999-04-30 | 2002-04-23 | International Business Machines Corporation | High laser absorption copper fuse and method for making the same |
US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
JP3292191B2 (ja) * | 1999-12-20 | 2002-06-17 | 日本電気株式会社 | 半導体記憶装置 |
JP2002110806A (ja) * | 2000-09-29 | 2002-04-12 | Rohm Co Ltd | Icチップおよび半導体装置 |
US6642601B2 (en) * | 2000-12-18 | 2003-11-04 | Texas Instruments Incorporated | Low current substantially silicide fuse for integrated circuits |
US6664141B1 (en) * | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
US6873027B2 (en) | 2001-10-26 | 2005-03-29 | International Business Machines Corporation | Encapsulated energy-dissipative fuse for integrated circuits and method of making the same |
US7067897B2 (en) * | 2002-02-19 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
DE10231206B4 (de) * | 2002-07-10 | 2014-10-30 | Qimonda Ag | Halbleitervorrichtung |
JP2004063619A (ja) * | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | 配線構造 |
DE102006043484B4 (de) * | 2006-09-15 | 2019-11-28 | Infineon Technologies Ag | Fuse-Struktur und Verfahren zum Herstellen derselben |
US7983024B2 (en) | 2007-04-24 | 2011-07-19 | Littelfuse, Inc. | Fuse card system for automotive circuit protection |
JP2009009973A (ja) | 2007-06-26 | 2009-01-15 | Ricoh Co Ltd | 半導体装置 |
JP5666410B2 (ja) * | 2011-09-29 | 2015-02-12 | セイコーインスツル株式会社 | 半導体装置 |
JP5666411B2 (ja) * | 2011-09-30 | 2015-02-12 | セイコーインスツル株式会社 | 半導体装置 |
JP2015144222A (ja) * | 2014-01-31 | 2015-08-06 | セイコーインスツル株式会社 | 半導体装置 |
JP6448424B2 (ja) * | 2015-03-17 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5892252A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
US5374590A (en) * | 1993-04-28 | 1994-12-20 | International Business Machines Corporation | Fabrication and laser deletion of microfuses |
JPH0737988A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
JP3375447B2 (ja) * | 1995-02-07 | 2003-02-10 | 富士通株式会社 | 半導体装置 |
US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
US5760674A (en) * | 1995-11-28 | 1998-06-02 | International Business Machines Corporation | Fusible links with improved interconnect structure |
JPH09213804A (ja) * | 1996-01-29 | 1997-08-15 | Mitsubishi Electric Corp | ヒューズ層を有する半導体装置 |
US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
-
1997
- 1997-10-27 JP JP29410597A patent/JP3667507B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-04 US US09/071,158 patent/US6163062A/en not_active Expired - Lifetime
- 1998-05-18 TW TW087107652A patent/TW411582B/zh not_active IP Right Cessation
- 1998-07-01 KR KR1019980026447A patent/KR100303224B1/ko not_active IP Right Cessation
- 1998-07-01 DE DE19829472A patent/DE19829472A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH11135631A (ja) | 1999-05-21 |
DE19829472A1 (de) | 1999-05-06 |
TW411582B (en) | 2000-11-11 |
US6163062A (en) | 2000-12-19 |
KR19990036548A (ko) | 1999-05-25 |
KR100303224B1 (ko) | 2001-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3667507B2 (ja) | 半導体装置及びその製造方法 | |
US6656826B2 (en) | Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device | |
US5844295A (en) | Semiconductor device having a fuse and an improved moisture resistance | |
KR100534096B1 (ko) | 반도체 기억소자의 퓨즈 영역 및 그 제조방법 | |
JP3466929B2 (ja) | 半導体装置 | |
US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
US7592206B2 (en) | Fuse region and method of fabricating the same | |
US7449764B2 (en) | Semiconductor device and method of manufacturing the same | |
US7728406B2 (en) | Semiconductor device | |
US6879020B2 (en) | Semiconductor device | |
JP2003060036A (ja) | 半導体装置およびその製造方法 | |
JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
US6004834A (en) | Method of manufacturing semiconductor device having a fuse | |
JP2003209173A (ja) | 半導体装置 | |
KR20010095178A (ko) | 퓨즈를 구비한 반도체장치 | |
JP2000269342A (ja) | 半導体集積回路および半導体集積回路の製造方法 | |
US20070013025A1 (en) | Semiconductor memory device and method of manufacturing the same | |
US20070170544A1 (en) | Semiconductor device with metal fuses | |
US6876015B2 (en) | Semiconductor devices | |
JP2845902B2 (ja) | 半導体装置 | |
US7605444B2 (en) | Fuse box reducing damage caused by laser blowing and cross talk | |
KR20020031799A (ko) | 반도체장치의 퓨즈 및 배선 형성방법 | |
US20070102785A1 (en) | Semiconductor device with fuse and method of fabricating the same | |
KR20030093554A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050406 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |