JP3483000B2 - Δς変調器 - Google Patents
Δς変調器Info
- Publication number
- JP3483000B2 JP3483000B2 JP2000326772A JP2000326772A JP3483000B2 JP 3483000 B2 JP3483000 B2 JP 3483000B2 JP 2000326772 A JP2000326772 A JP 2000326772A JP 2000326772 A JP2000326772 A JP 2000326772A JP 3483000 B2 JP3483000 B2 JP 3483000B2
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- signal
- initial value
- order
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、オーディオ、通信
等の分野において幅広く利用されているΔΣ変調器に関
し、特に、信号帯域内Ｓ／Ｎの改善を図る技術に関す
る。
等の分野において幅広く利用されているΔΣ変調器に関
し、特に、信号帯域内Ｓ／Ｎの改善を図る技術に関す
る。
【０００２】
【従来の技術】従来の１次ΔΣ変調器は、図４にその一
例を示すように、入力信号Ｘ（Ｚ）とフィードバック信
号の減算を行う減算器２と、減算器２の出力を１サンプ
リングクロック毎に累積加算（積分）する累積加算器
（積分器）３と、累積加算器３の出力が、≧スレッショ
ールドレベルであれば＋Δ、＜スレッショールドレベル
であれば−Δの２値量子化された出力信号Ｙ（Ｚ）を生
成するコンパレータ５と、出力信号Ｙ（Ｚ）を１サンプ
リングクロック遅らせた信号を前記フィードバック信号
として減算器２にフィードバックする遅延器８により構
成されている。
例を示すように、入力信号Ｘ（Ｚ）とフィードバック信
号の減算を行う減算器２と、減算器２の出力を１サンプ
リングクロック毎に累積加算（積分）する累積加算器
（積分器）３と、累積加算器３の出力が、≧スレッショ
ールドレベルであれば＋Δ、＜スレッショールドレベル
であれば−Δの２値量子化された出力信号Ｙ（Ｚ）を生
成するコンパレータ５と、出力信号Ｙ（Ｚ）を１サンプ
リングクロック遅らせた信号を前記フィードバック信号
として減算器２にフィードバックする遅延器８により構
成されている。
【０００３】図１では、１次ΔΣ変調器の各要素をＺ変
換して得られるＺ関数で記述しており、Ｚ−１は入力を
１サンプリングクロック遅らせる遅延要素を表現してい
る。
換して得られるＺ関数で記述しており、Ｚ−１は入力を
１サンプリングクロック遅らせる遅延要素を表現してい
る。
【０００４】１次ΔΣ変調器は、上記の要素で構成され
たフィードバックシステムであり、２つの遅延器４、８
へのサンプリングクロック９に同期して、ダイナミック
レンジ−Δ〜＋Δの入力信号１を、２値量子化出力信号
（＋Δ、−Δ）７へと変換する変調器である。
たフィードバックシステムであり、２つの遅延器４、８
へのサンプリングクロック９に同期して、ダイナミック
レンジ−Δ〜＋Δの入力信号１を、２値量子化出力信号
（＋Δ、−Δ）７へと変換する変調器である。
【０００５】図５は、図４記載の１次ΔΣ変調器の動作
原理説明図である。１次ΔΣ変調器における出力信号Ｙ
（Ｚ）は、 Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ−１）Ｑ（Ｚ）・・・式１ となり、入力信号Ｘ（Ｚ）とノイズ成分（１−Ｚ−１）
Ｑ（Ｚ）の和となる。また、出力信号のスペクトルＹ
（ｆ）は、 Ｙ（ｆ）＝Ｘ（ｆ）＋（１−ｅ−２πｆＴｓ）Ｑ（ｆ）・・・式２ となり、同様に、入力信号スペクトルＸ（ｆ）とノイズ
成分（１−ｅ−ｊωＴｓ）Ｑ（ｆ）の和となる。
原理説明図である。１次ΔΣ変調器における出力信号Ｙ
（Ｚ）は、 Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ−１）Ｑ（Ｚ）・・・式１ となり、入力信号Ｘ（Ｚ）とノイズ成分（１−Ｚ−１）
Ｑ（Ｚ）の和となる。また、出力信号のスペクトルＹ
（ｆ）は、 Ｙ（ｆ）＝Ｘ（ｆ）＋（１−ｅ−２πｆＴｓ）Ｑ（ｆ）・・・式２ となり、同様に、入力信号スペクトルＸ（ｆ）とノイズ
成分（１−ｅ−ｊωＴｓ）Ｑ（ｆ）の和となる。
【０００６】式２の右辺第２項のノイズ成分１６は、−
Δ〜＋Δの範囲内で変化する入力信号１０を、＋Δ、−
Δの２値量子化信号１３に変調する際に発生する量子化
ノイズＱ（Ｚ）６のスペクトルＱ（ｆ）に、ハイパス特
性（１−ｅ−ｊωＴｓ）を乗じたものになっている。
Δ〜＋Δの範囲内で変化する入力信号１０を、＋Δ、−
Δの２値量子化信号１３に変調する際に発生する量子化
ノイズＱ（Ｚ）６のスペクトルＱ（ｆ）に、ハイパス特
性（１−ｅ−ｊωＴｓ）を乗じたものになっている。
【０００７】量子化ノイズＱ（Ｚ）６のスペクトルＱ
（ｆ）は、入力信号１０の振幅が十分に大きければ、Ｄ
Ｃからナイキスト周波数１７まで均一に分布するホワイ
トノイズとみなすことができるため、出力信号スペクト
ルＹ（ｆ）１４中に含まれるノイズ成分１６は、ナイキ
スト周波数１７をピークに高域に分散する。この効果
は、ノイズシェイピング効果と呼ばれΔΣ変調器の大き
な特徴の一つである。
（ｆ）は、入力信号１０の振幅が十分に大きければ、Ｄ
Ｃからナイキスト周波数１７まで均一に分布するホワイ
トノイズとみなすことができるため、出力信号スペクト
ルＹ（ｆ）１４中に含まれるノイズ成分１６は、ナイキ
スト周波数１７をピークに高域に分散する。この効果
は、ノイズシェイピング効果と呼ばれΔΣ変調器の大き
な特徴の一つである。
【０００８】入力信号１０の復調には、信号帯域１８の
上限をカットオフ周波数としたローパスフィルタ１９を
用いて、高域に分散したノイズ成分１６と分離すればよ
い。復調後、信号帯域１８内に残るノイズ成分１６は、
ノイズシェイピング効果により低減されているため、信
号帯域１８においては高いＳ／Ｎが確保でき、入力信号
を忠実に復調できる。
上限をカットオフ周波数としたローパスフィルタ１９を
用いて、高域に分散したノイズ成分１６と分離すればよ
い。復調後、信号帯域１８内に残るノイズ成分１６は、
ノイズシェイピング効果により低減されているため、信
号帯域１８においては高いＳ／Ｎが確保でき、入力信号
を忠実に復調できる。
【０００９】しかしながら、入力信号１０をＤＣとした
場合、入力信号１０の振幅が十分に大きければホワイト
ノイズとみなせる量子化ノイズＱ（Ｚ）６のスペクトル
Ｑ（ｆ）が、トーン成分を持つようになる。このトーン
成分は、ΔΣ変調器のハイパス特性（１−
ｅ−ｊωＴｓ）によっても抑圧しきれず、出力信号Ｙ
（ｆ）１４中にスプリアスとして現れることになり、信
号帯域１８におけるＳ／Ｎを劣化させる要因となる。
場合、入力信号１０の振幅が十分に大きければホワイト
ノイズとみなせる量子化ノイズＱ（Ｚ）６のスペクトル
Ｑ（ｆ）が、トーン成分を持つようになる。このトーン
成分は、ΔΣ変調器のハイパス特性（１−
ｅ−ｊωＴｓ）によっても抑圧しきれず、出力信号Ｙ
（ｆ）１４中にスプリアスとして現れることになり、信
号帯域１８におけるＳ／Ｎを劣化させる要因となる。
【００１０】図１の１次ΔΣ変調器を用いて、入力信号
Ｘ（Ｚ）１にＤＣを加えた場合に、出力信号Ｙ（Ｚ）７
にスプリアスが発生するメカニズムを、図６により説明
する。
Ｘ（Ｚ）１にＤＣを加えた場合に、出力信号Ｙ（Ｚ）７
にスプリアスが発生するメカニズムを、図６により説明
する。
【００１１】図６（ａ）に示すように、入力信号１にＤ
Ｃ入力ｘ（ｎ）＝＋Δ／２を加えると、累積加算器３の
出力は、図６（ｂ）のように周期性のランプ波形とな
り、コンパレータ５はスレッショールドレベル０を判定
点として、図６（ｃ）のように＋Δ、−Δの２値量子化
された出力信号ｙ（ｎ）７を生成する。
Ｃ入力ｘ（ｎ）＝＋Δ／２を加えると、累積加算器３の
出力は、図６（ｂ）のように周期性のランプ波形とな
り、コンパレータ５はスレッショールドレベル０を判定
点として、図６（ｃ）のように＋Δ、−Δの２値量子化
された出力信号ｙ（ｎ）７を生成する。
【００１２】図６（ｃ）のように、出力信号７の時間応
答ｙ（ｎ）は、量子化ステップとＤＣ入力の比に応じた
デューティー比で、＋Δ、−Δを繰り返す周期信号とな
る。
答ｙ（ｎ）は、量子化ステップとＤＣ入力の比に応じた
デューティー比で、＋Δ、−Δを繰り返す周期信号とな
る。
【００１３】本例では、量子化ステップは（＋Δ）−
（−Δ）＝２Δ、ＤＣ入力は（＋Δ／２）であるから、 （＋Δ／２）／（２Δ）＝１／４ となり、出力信号７の時間応答ｙ（ｎ）は、（−Δ、＋
Δ、＋Δ、＋Δ）のデューティー比１：４の繰り返し周
期信号となり、図６（ｅ）に示すように、出力信号７の
スペクトルＹ（ｆ）には、｛（サンプリング周波数／
２）／４｝の整数倍の周波数ポイントにスプリアスが発
生することになる。
（−Δ）＝２Δ、ＤＣ入力は（＋Δ／２）であるから、 （＋Δ／２）／（２Δ）＝１／４ となり、出力信号７の時間応答ｙ（ｎ）は、（−Δ、＋
Δ、＋Δ、＋Δ）のデューティー比１：４の繰り返し周
期信号となり、図６（ｅ）に示すように、出力信号７の
スペクトルＹ（ｆ）には、｛（サンプリング周波数／
２）／４｝の整数倍の周波数ポイントにスプリアスが発
生することになる。
【００１４】スプリアスの発生原因は、出力信号７を２
値量子化する際に生ずる量子化ノイズ６にある。ＤＣ入
力時の量子化ノイズ６の時間応答ｑ（ｎ）は、図６
（ｄ）に示すような周期信号となり、そのスペクトルＱ
（ｆ）は、図６（ｆ）に示すようなトーン性を持つ。こ
のトーン成分は、ΔΣ変調器のハイパス特性でも抑圧し
きれないため、出力信号７にスプリアスが発生すること
になる。
値量子化する際に生ずる量子化ノイズ６にある。ＤＣ入
力時の量子化ノイズ６の時間応答ｑ（ｎ）は、図６
（ｄ）に示すような周期信号となり、そのスペクトルＱ
（ｆ）は、図６（ｆ）に示すようなトーン性を持つ。こ
のトーン成分は、ΔΣ変調器のハイパス特性でも抑圧し
きれないため、出力信号７にスプリアスが発生すること
になる。
【００１５】図７は、図４に示す１次ΔΣ変調器を３段
カスケードに接続し、それぞれの１次ΔΣ変調器の出力
信号を加算することで、最終的な出力信号を得る従来の
３次ＭＡＳＨ方式ΔΣ変調器の例を示すブロック図であ
る。
カスケードに接続し、それぞれの１次ΔΣ変調器の出力
信号を加算することで、最終的な出力信号を得る従来の
３次ＭＡＳＨ方式ΔΣ変調器の例を示すブロック図であ
る。
【００１６】図７において、３次ＭＡＳＨ方式ΔΣ変調
器２７は、１次ΔΣ変調器３０〜３２を３段カスケード
に接続し、それぞれの１次ΔΣ変調器３０〜３２の出力
信号Ｙ１（Ｚ）、Ｙ２（Ｚ）、Ｙ３（Ｚ）を加算するこ
とで、最終的な出力信号Ｙ（Ｚ）２９を得る。この方式
を採用すると高次かつ安定なΔΣ変調器が構成できる
が、出力信号Ｙ（Ｚ）２９は多値化する。３次ＭＡＳＨ
方式ΔΣ変調器２７の出力信号Ｙ（Ｚ）２９は、 Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ−１）３Ｑ３（Ｚ）・・・式３ で与えられる。ここで、Ｑ３（Ｚ）は３段目のΔΣ変調
器３２で発生する量子化ノイズである。
器２７は、１次ΔΣ変調器３０〜３２を３段カスケード
に接続し、それぞれの１次ΔΣ変調器３０〜３２の出力
信号Ｙ１（Ｚ）、Ｙ２（Ｚ）、Ｙ３（Ｚ）を加算するこ
とで、最終的な出力信号Ｙ（Ｚ）２９を得る。この方式
を採用すると高次かつ安定なΔΣ変調器が構成できる
が、出力信号Ｙ（Ｚ）２９は多値化する。３次ＭＡＳＨ
方式ΔΣ変調器２７の出力信号Ｙ（Ｚ）２９は、 Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ−１）３Ｑ３（Ｚ）・・・式３ で与えられる。ここで、Ｑ３（Ｚ）は３段目のΔΣ変調
器３２で発生する量子化ノイズである。
【００１７】また、出力信号２９のスペクトルＹ（ｆ）
は、 Ｙ（ｆ）＝Ｘ（ｆ）＋（１−ｅ−２πｆＴｓ）３Ｑ３（ｆ）・・・式４ で与えられる。
は、 Ｙ（ｆ）＝Ｘ（ｆ）＋（１−ｅ−２πｆＴｓ）３Ｑ３（ｆ）・・・式４ で与えられる。
【００１８】式３、式４より明らかなように、３次ＭＡ
ＳＨ方式ΔΣ変調器２７にて、ＤＣ入力時に発生するス
プリアスを除去するためには、３段目の１次ΔΣ変調器
３２にて発生する量子化ノイズＱ３（Ｚ）をランダム化
し、スペクトルのトーン性を除去することがポイントに
なる。
ＳＨ方式ΔΣ変調器２７にて、ＤＣ入力時に発生するス
プリアスを除去するためには、３段目の１次ΔΣ変調器
３２にて発生する量子化ノイズＱ３（Ｚ）をランダム化
し、スペクトルのトーン性を除去することがポイントに
なる。
【００１９】図８に、従来の３次ＭＡＳＨ方式ΔΣ変調
器２７の入力信号Ｘ（Ｚ）２８に１００Ｈｚの正弦波を
与えた時のシミュレーション結果を示す。量子化ステッ
プΔ＝１、サンプリング周波数ｆｓ＝１ｋＨｚ、サンプ
ル総数９０の条件にてシミュレーションを行った。
器２７の入力信号Ｘ（Ｚ）２８に１００Ｈｚの正弦波を
与えた時のシミュレーション結果を示す。量子化ステッ
プΔ＝１、サンプリング周波数ｆｓ＝１ｋＨｚ、サンプ
ル総数９０の条件にてシミュレーションを行った。
【００２０】図８（ａ）は３段目の１次ΔΣ変調器３２
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図８
（ｂ）は出力信号２９の時間応答ｙ（ｎ）、図８（ｃ）
は３段目の１次ΔΣ変調器３２にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図８（ｄ）は出力信号２９
のスペクトルＹ（ｆ）である。
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図８
（ｂ）は出力信号２９の時間応答ｙ（ｎ）、図８（ｃ）
は３段目の１次ΔΣ変調器３２にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図８（ｄ）は出力信号２９
のスペクトルＹ（ｆ）である。
【００２１】正弦波入力の場合、量子化ノイズｑ３
（ｎ）は十分にランダム化されており（図８（ａ））、
そのスペクトルＱ３（ｆ）はほぼホワイトとみなせる
（図８（ｃ））。式４より、出力信号２９のスペクトル
Ｙ（ｆ）は、入力信号２８のスペクトルＸ（ｆ）と変調
器の３次ハイパス特性によりノイズシェイピングされた
量子化ノイズのスペクトル（１−ｅ−２πｆＴｓ）３Ｑ
３（ｆ）の和であるから、このケースのように、量子化
ノイズＱ３（ｆ）がホワイト化されていれば、出力信号
２９に含まれるノイズ成分は高域にノイズシェイピング
し、信号付近でのＳ／Ｎ比は改善される（図８
（ｄ））。
（ｎ）は十分にランダム化されており（図８（ａ））、
そのスペクトルＱ３（ｆ）はほぼホワイトとみなせる
（図８（ｃ））。式４より、出力信号２９のスペクトル
Ｙ（ｆ）は、入力信号２８のスペクトルＸ（ｆ）と変調
器の３次ハイパス特性によりノイズシェイピングされた
量子化ノイズのスペクトル（１−ｅ−２πｆＴｓ）３Ｑ
３（ｆ）の和であるから、このケースのように、量子化
ノイズＱ３（ｆ）がホワイト化されていれば、出力信号
２９に含まれるノイズ成分は高域にノイズシェイピング
し、信号付近でのＳ／Ｎ比は改善される（図８
（ｄ））。
【００２２】図９に、従来の３次ＭＡＳＨ方式ΔΣ変調
器２７の入力信号Ｘ（Ｚ）２８にＤＣ（ｘ（ｎ）＝０）
を与えた時のシミュレーション結果を示す。シミュレー
ションの条件は、正弦波入力の場合と同様である。
器２７の入力信号Ｘ（Ｚ）２８にＤＣ（ｘ（ｎ）＝０）
を与えた時のシミュレーション結果を示す。シミュレー
ションの条件は、正弦波入力の場合と同様である。
【００２３】図９（ａ）は３段目の１次ΔΣ変調器３２
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図９
（ｂ）は出力信号２９の時間応答ｙ（ｎ）、図９（ｃ）
は３段目の１次ΔΣ変調器３２にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図９（ｄ）は出力信号２９
のスペクトルＹ（ｆ）である。
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図９
（ｂ）は出力信号２９の時間応答ｙ（ｎ）、図９（ｃ）
は３段目の１次ΔΣ変調器３２にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図９（ｄ）は出力信号２９
のスペクトルＹ（ｆ）である。
【００２４】出力信号２９の時間応答ｙ（ｎ）は、
（３、−３、１、−１）の４サンプル周期、その平均は
ＤＣ入力と同じ０となっており、ローパスフィルタを通
すことにより、入力信号Ｘ（Ｚ）２８を再生できる（図
９（ｂ））。量子化ノイズｑ３（ｎ）は、（０、１、
１、１）の繰り返しとなり、４サンプルの周期信号とな
る（図９（ａ））。
（３、−３、１、−１）の４サンプル周期、その平均は
ＤＣ入力と同じ０となっており、ローパスフィルタを通
すことにより、入力信号Ｘ（Ｚ）２８を再生できる（図
９（ｂ））。量子化ノイズｑ３（ｎ）は、（０、１、
１、１）の繰り返しとなり、４サンプルの周期信号とな
る（図９（ａ））。
【００２５】従って、この周期性により、サンプリング
周波数／４周期＝１ｋＨｚ／４＝２５０Ｈｚの整数倍の
周波数にトーン性の量子化ノイズＱ３（ｆ）が発生する
（図９（ｃ））。このトーン性の量子化ノイズは、変調
器の３次ハイパス特性を通しても抑圧しきれず、出力信
号２９のスペクトルＹ（ｆ）にスプリアスとして現れ、
帯域内Ｓ／Ｎを劣化させる要因となる（図９（ｄ））。
周波数／４周期＝１ｋＨｚ／４＝２５０Ｈｚの整数倍の
周波数にトーン性の量子化ノイズＱ３（ｆ）が発生する
（図９（ｃ））。このトーン性の量子化ノイズは、変調
器の３次ハイパス特性を通しても抑圧しきれず、出力信
号２９のスペクトルＹ（ｆ）にスプリアスとして現れ、
帯域内Ｓ／Ｎを劣化させる要因となる（図９（ｄ））。
【００２６】従って、ＤＣ入力時のスプリアス除去のた
めには、何らかの方法を用いて量子化ノイズ６のランダ
ム化を図り、そのスペクトルをホワイト化する必要があ
る。従来、このＤＣ入力時の出力信号のスプリアスを除
去するために、以下の３つの方法が提案されている。
めには、何らかの方法を用いて量子化ノイズ６のランダ
ム化を図り、そのスペクトルをホワイト化する必要があ
る。従来、このＤＣ入力時の出力信号のスプリアスを除
去するために、以下の３つの方法が提案されている。
【００２７】（従来の方法）入力信号１に疑似ランダ
ム波形のディザを加算することにより、ＤＣ入力時でも
量子化ノイズ６をランダム化し、出力信号７のスプリア
スを除去する方法。
ム波形のディザを加算することにより、ＤＣ入力時でも
量子化ノイズ６をランダム化し、出力信号７のスプリア
スを除去する方法。
【００２８】（従来の方法）コンパレータ５を多値化
することで、量子化ステップを小さくし、量子化ノイズ
６を減少させ、出力信号７のスプリアスを除去する方
法。
することで、量子化ステップを小さくし、量子化ノイズ
６を減少させ、出力信号７のスプリアスを除去する方
法。
【００２９】（従来の方法）入力信号１にＤＣオフセ
ットを加え、量子化ノイズ６のランダム化を図り、出力
信号７のスプリアスを除去する方法（特開平７−１４３
００６号公報、特開２０００−１７４６２７号公報
等）。
ットを加え、量子化ノイズ６のランダム化を図り、出力
信号７のスプリアスを除去する方法（特開平７−１４３
００６号公報、特開２０００−１７４６２７号公報
等）。
【００３０】
【発明が解決しようとする課題】しかしながら、上記従
来の方法にはそれぞれ以下のような欠点がある。
来の方法にはそれぞれ以下のような欠点がある。
【００３１】の方法のように、入力信号１に疑似ラン
ダム波形を加算するということは、ノイズを加算するの
と同じことであるので、Ｓ／Ｎが劣化するという欠点が
ある。
ダム波形を加算するということは、ノイズを加算するの
と同じことであるので、Ｓ／Ｎが劣化するという欠点が
ある。
【００３２】の方法の場合、２つ以上のスレッショー
ルドレベルを持つ多値コンパレータが必要となる。多値
コンパレータのスレッショールドレベルを等間隔に保つ
のは、素子のばらつきなどの観点から、非常に困難であ
るため、完全に線形な多値量子化を行うのは難しい。こ
の多値コンパレータの非線形性は、出力信号７の歪みを
招くという欠点がある。
ルドレベルを持つ多値コンパレータが必要となる。多値
コンパレータのスレッショールドレベルを等間隔に保つ
のは、素子のばらつきなどの観点から、非常に困難であ
るため、完全に線形な多値量子化を行うのは難しい。こ
の多値コンパレータの非線形性は、出力信号７の歪みを
招くという欠点がある。
【００３３】の方法は、比較的容易に出力信号７のス
プリアス除去を図れる方法ではあるが、出力信号７に生
ずるＤＣオフセットの影響を、キャリブレーション等で
あらかじめ除去しなければならないという欠点がある。
また、入力信号１がディジタルの場合、ＤＣオフセット
入力用に最低１ビット必要となり、ダイナミックレンジ
が劣化するという欠点もある。
プリアス除去を図れる方法ではあるが、出力信号７に生
ずるＤＣオフセットの影響を、キャリブレーション等で
あらかじめ除去しなければならないという欠点がある。
また、入力信号１がディジタルの場合、ＤＣオフセット
入力用に最低１ビット必要となり、ダイナミックレンジ
が劣化するという欠点もある。
【００３４】本発明の目的は、Ｓ／Ｎや歪率あるいはダ
イナミックレンジ等の特性劣化を生ずることなく、ΔΣ
変調器にＤＣ信号を入力した場合に発生するスプリアス
を除去し、かつノイズシェイピング効果による信号帯域
内のＳ／Ｎ向上を図る手段を提供することにある。
イナミックレンジ等の特性劣化を生ずることなく、ΔΣ
変調器にＤＣ信号を入力した場合に発生するスプリアス
を除去し、かつノイズシェイピング効果による信号帯域
内のＳ／Ｎ向上を図る手段を提供することにある。
【００３５】
【課題を解決するための手段】本発明は、ΔΣ変調開始
時に、ΔΣ変調器内の累積加算器に初期値を与えること
により、出力信号を量子化する際に発生する量子化ノイ
ズのランダム化を図り、量子化ノイズのトーン性を除去
（ホワイト化を図る）し、ＤＣ入力時に出力信号に現れ
るスプリアスを抑制することを特徴とする。
時に、ΔΣ変調器内の累積加算器に初期値を与えること
により、出力信号を量子化する際に発生する量子化ノイ
ズのランダム化を図り、量子化ノイズのトーン性を除去
（ホワイト化を図る）し、ＤＣ入力時に出力信号に現れ
るスプリアスを抑制することを特徴とする。
【００３６】この結果、ＤＣを入力した場合でも、出力
信号のスプリアスを除去でき、ノイズシェイピングによ
るＳ／Ｎ向上を実現するΔΣ変調器が実現できる。
信号のスプリアスを除去でき、ノイズシェイピングによ
るＳ／Ｎ向上を実現するΔΣ変調器が実現できる。
【００３７】
【発明の実施の形態】図１は、本発明によるΔΣ変調器
の実施の形態を示すブロック図である。
の実施の形態を示すブロック図である。
【００３８】本発明では、従来のΔΣ変調器２０に加
え、ΔΣ変調器２０内の累積加算器に初期値を与える初
期値設定回路２５が追加されている。初期値設定回路２
５は、入力信号２１のＤＣ検出回路２４、もしくは、変
調動作の開始を指示するスタートトリガ２３を検出する
回路２４によってコントロールされており、入力信号に
直流成分が検出されたとき、もしくはΔΣ変調開始時に
累積加算器に初期値を与え、定常動作時には、ΔΣ変調
器２０に何ら影響を与えない構成となっている。
え、ΔΣ変調器２０内の累積加算器に初期値を与える初
期値設定回路２５が追加されている。初期値設定回路２
５は、入力信号２１のＤＣ検出回路２４、もしくは、変
調動作の開始を指示するスタートトリガ２３を検出する
回路２４によってコントロールされており、入力信号に
直流成分が検出されたとき、もしくはΔΣ変調開始時に
累積加算器に初期値を与え、定常動作時には、ΔΣ変調
器２０に何ら影響を与えない構成となっている。
【００３９】本発明によるΔΣ変調器を用いて、累積加
算器に初期値を与えることにより、量子化ノイズのラン
ダム化が図れ、スペクトルのトーン性が除去できる。初
期値の選定は、シミュレーション等により検討する必要
があるが、経験的には次のことが言える。 初期値としては、量子化ステップの１／２の整数倍
よりも１／４の整数倍、１／４の整数倍よりも１／８の
整数倍を選択する。すなわち、 累積加算器の初期値＝｛量子化ステップ（２Δ）／
２ｎ｝×整数 （ｎ→大） の指標により、初期値を選定する。ディジタルで初期値
を設定する場合には、ＬＳＢ＝１として初期値を与える
のが効果的である。 本手法は、高次のΔΣ変調器ほど効果がある。
算器に初期値を与えることにより、量子化ノイズのラン
ダム化が図れ、スペクトルのトーン性が除去できる。初
期値の選定は、シミュレーション等により検討する必要
があるが、経験的には次のことが言える。 初期値としては、量子化ステップの１／２の整数倍
よりも１／４の整数倍、１／４の整数倍よりも１／８の
整数倍を選択する。すなわち、 累積加算器の初期値＝｛量子化ステップ（２Δ）／
２ｎ｝×整数 （ｎ→大） の指標により、初期値を選定する。ディジタルで初期値
を設定する場合には、ＬＳＢ＝１として初期値を与える
のが効果的である。 本手法は、高次のΔΣ変調器ほど効果がある。
【００４０】次に、３次ＭＡＳＨ方式ΔΣ変調器を例に
挙げ、本発明の実施例を説明する。
挙げ、本発明の実施例を説明する。
【００４１】図２は本発明による３次ＭＡＳＨ方式ΔΣ
変調器のブロック図であり、従来の３次ＭＡＳＨ方式Δ
Σ変調器に加え、１段目の１次ΔΣ変調器３７内の累積
加算器に初期値ｋを与える回路４１を追加してある。
変調器のブロック図であり、従来の３次ＭＡＳＨ方式Δ
Σ変調器に加え、１段目の１次ΔΣ変調器３７内の累積
加算器に初期値ｋを与える回路４１を追加してある。
【００４２】累積加算器に初期値ｋを与える回路４１
は、変調動作の開始を指示するスタートトリガ４２を検
知したときのみ初期値保持回路４３に接続されて初期値
ｋを１段目の１次ΔΣ変調器３７内の累積加算器に加
え、変調動作が開始された後は出力値０を与える定常値
保持回路４４に接続されるようにコントロールされ、定
常動作時には１次ΔΣ変調器３７に影響を及ぼさないよ
うに制御される。
は、変調動作の開始を指示するスタートトリガ４２を検
知したときのみ初期値保持回路４３に接続されて初期値
ｋを１段目の１次ΔΣ変調器３７内の累積加算器に加
え、変調動作が開始された後は出力値０を与える定常値
保持回路４４に接続されるようにコントロールされ、定
常動作時には１次ΔΣ変調器３７に影響を及ぼさないよ
うに制御される。
【００４３】図３に本発明による３次ＭＡＳＨ方式ΔΣ
変調器３４の入力信号Ｘ（Ｚ）３５に、ＤＣ（ｘ（ｎ）
＝０）を与えた時のシミュレーション結果を示す。累積
加算器の初期値ｋとして、量子化ステップ／２7を与
え、シミュレーションを行った。
変調器３４の入力信号Ｘ（Ｚ）３５に、ＤＣ（ｘ（ｎ）
＝０）を与えた時のシミュレーション結果を示す。累積
加算器の初期値ｋとして、量子化ステップ／２7を与
え、シミュレーションを行った。
【００４４】図３（ａ）は３段目の１次ΔΣ変調器３９
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図３
（ｂ）は出力信号３６の時間応答ｙ（ｎ）、図３（ｃ）
は３段目の１次ΔΣ変調器３９にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図３（ｄ）は出力信号３６
のスペクトルＹ（ｆ）をそれぞれ示している。
にて発生する量子化ノイズの時間応答ｑ３（ｎ）、図３
（ｂ）は出力信号３６の時間応答ｙ（ｎ）、図３（ｃ）
は３段目の１次ΔΣ変調器３９にて発生する量子化ノイ
ズのスペクトルＱ３（ｆ）、図３（ｄ）は出力信号３６
のスペクトルＹ（ｆ）をそれぞれ示している。
【００４５】累積加算器に初期値ｋを与えることによ
り、出力信号３６の時間応答ｙ（ｎ）は、（６、−３、
１、１、… ）の１２８サンプル周期となり、従来の方
法を用いた場合と比べランダム化されているが、その平
均はＤＣ入力と同じ０である（図３（ｂ））。量子化ノ
イズｑ３（ｎ）も、１２８サンプル周期とランダム化さ
れており（図３（ａ））、そのスペクトルＱ３（ｆ）か
らトーン性は除去され、ホワイトノイズとみなせる（図
３（ｃ））。
り、出力信号３６の時間応答ｙ（ｎ）は、（６、−３、
１、１、… ）の１２８サンプル周期となり、従来の方
法を用いた場合と比べランダム化されているが、その平
均はＤＣ入力と同じ０である（図３（ｂ））。量子化ノ
イズｑ３（ｎ）も、１２８サンプル周期とランダム化さ
れており（図３（ａ））、そのスペクトルＱ３（ｆ）か
らトーン性は除去され、ホワイトノイズとみなせる（図
３（ｃ））。
【００４６】その結果、ＤＣ入力にも関わらず、出力信
号３６のスペクトルＹ（ｆ）に含まれるノイズ成分は、
ΔΣ変調器のハイパス特性により、ノイズシェイピング
し、帯域内のＳ／Ｎは改善されている（図３（ｄ））。
号３６のスペクトルＹ（ｆ）に含まれるノイズ成分は、
ΔΣ変調器のハイパス特性により、ノイズシェイピング
し、帯域内のＳ／Ｎは改善されている（図３（ｄ））。
【００４７】
【発明の効果】本発明によれば、ΔΣ変調器にＤＣ入力
を加えた場合に発生するスプリアスを除去できるため、
ＤＣ入力を加えた場合でもノイズシェイピング効果によ
る信号帯域内のＳ／Ｎ向上が図れる。
を加えた場合に発生するスプリアスを除去できるため、
ＤＣ入力を加えた場合でもノイズシェイピング効果によ
る信号帯域内のＳ／Ｎ向上が図れる。
【００４８】また、本発明によれば、従来の方法のよう
に入力信号に疑似ランダム雑音を混入しなくてもよいた
め、信号帯域内のＳ／Ｎ劣化を招くこともない。また、
多値コンパレータを用いる必要もないので、歪率の劣化
を招くこともない。さらに、入力にＤＣオフセットを加
える必要もないので、キャリブレーションを行う必要も
なく、ダイナミックレンジの劣化を招くこともない。
に入力信号に疑似ランダム雑音を混入しなくてもよいた
め、信号帯域内のＳ／Ｎ劣化を招くこともない。また、
多値コンパレータを用いる必要もないので、歪率の劣化
を招くこともない。さらに、入力にＤＣオフセットを加
える必要もないので、キャリブレーションを行う必要も
なく、ダイナミックレンジの劣化を招くこともない。
【００４９】また、今日、フラクショナルＮ ＰＬＬの
周波数カウンタ切り替えにΔΣ変調器を用いて、カウン
タ切り替え時に発生するスプリアスを除去し、高域にノ
イズシェイピングさせるΔΣ ＰＬＬが注目されている
が、本発明を利用すれば、入力にＤＣオフセットを加え
る必要もないので、ＰＬＬの周波数設定ダイナミックレ
ンジ（入力信号のダイナミックレンジ）を劣化させるこ
ともなく、広範な周波数設定ダイナミックレンジを確保
することができる。
周波数カウンタ切り替えにΔΣ変調器を用いて、カウン
タ切り替え時に発生するスプリアスを除去し、高域にノ
イズシェイピングさせるΔΣ ＰＬＬが注目されている
が、本発明を利用すれば、入力にＤＣオフセットを加え
る必要もないので、ＰＬＬの周波数設定ダイナミックレ
ンジ（入力信号のダイナミックレンジ）を劣化させるこ
ともなく、広範な周波数設定ダイナミックレンジを確保
することができる。
【００５０】その理由は、ΔΣ変調器内の累積加算器に
初期値を与えることにより、ＤＣ入力時に周期的となる
量子化ノイズをランダム化させ、スペクトルのトーン性
を除去するためである。
初期値を与えることにより、ＤＣ入力時に周期的となる
量子化ノイズをランダム化させ、スペクトルのトーン性
を除去するためである。
【図１】本発明によるΔΣ変調器の実施の形態を示すブ
ロック図である。
ロック図である。
【図２】本発明による３次ＭＡＳＨ方式ΔΣ変調器のブ
ロック図である。
ロック図である。
【図３】本発明の３次ＭＡＳＨ方式ΔΣ変調器にＤＣを
入力した場合のシミュレーション結果である。
入力した場合のシミュレーション結果である。
【図４】従来の１次ΔΣ変調器のブロック図である。
【図５】従来の１次ΔΣ変調器の動作原理を説明する図
である。
である。
【図６】従来の１次ΔΣ変調器にＤＣを入力した場合の
各部動作を説明する図である。
各部動作を説明する図である。
【図７】従来の３次ＭＡＳＨ方式ΔΣ変調器のブロック
図である。
図である。
【図８】従来の３次ＭＡＳＨ方式ΔΣ変調器に正弦波を
入力した場合のシミュレーション結果である。
入力した場合のシミュレーション結果である。
【図９】従来の３次ＭＡＳＨ方式ΔΣ変調器にＤＣを入
力した場合のシミュレーション結果である。
力した場合のシミュレーション結果である。
１，２１，２８，３５ 入力信号：Ｘ（Ｚ）
２ 減算器
３ 累積加算器（積分器）
４，８ 遅延器
５ コンパレータ
６ 量子化ノイズ
７，２６，２９，３６ 出力信号：Ｙ（Ｚ）
９，２２ サンプリングクロック
１０ 入力信号の時間応答：ｘ（ｎ）
１１ 入力信号のスペクトル：Ｘ（ｆ）
１２，１８ 信号帯域
１３ 出力信号の時間応答：ｙ（ｎ）
１４ 出力信号のスペクトル：Ｙ（ｎ）
１５ 信号成分
１６ ノイズ成分
１７ ナイキスト周波数（サンプリング周波数ｆｓ／
２） １９ ローパスフィルタ ２０ ΔΣ変調器 ２３，４２ スタートトリガ ２４ ＤＣ検出回路／スタートトリガ検出回路 ２５ 累積加算器（積分器）初期値設定回路 ２７，３４ ３次ＭＡＳＨ方式ΔΣ変調器 ３０、３１，３２，３７，３８，３９ １次ΔΣ変調器 ３３，４０ 出力信号加算器 ４１ 累積加算器に初期値ｋを与える回路 ４３ 初期値保持回路 ４４ ０値保持回路
２） １９ ローパスフィルタ ２０ ΔΣ変調器 ２３，４２ スタートトリガ ２４ ＤＣ検出回路／スタートトリガ検出回路 ２５ 累積加算器（積分器）初期値設定回路 ２７，３４ ３次ＭＡＳＨ方式ΔΣ変調器 ３０、３１，３２，３７，３８，３９ １次ΔΣ変調器 ３３，４０ 出力信号加算器 ４１ 累積加算器に初期値ｋを与える回路 ４３ 初期値保持回路 ４４ ０値保持回路
Claims (4)
- 【請求項１】 入力信号とフィードバック信号の減算を
行う減算器と、該減算器の出力を１サンプリングクロッ
ク毎に累積加算する累積加算器と、該累積加算器の出力
を２値量子化して出力信号を生成するコンパレータと、
該出力信号を１サンプリングクロック遅らせた信号を生
成し、前記減算器に前記フィードバック信号として出力
する遅延器により構成されるΔΣ変調器において、 入力信号にＤＣ成分を検出したときまたはΔΣ変調開始
時にのみ前記累積加算器に、「（量子化ステップ／２
ｎ）×整数」（ｎは整数）に選定された初期値を与える
初期値設定手段を設けたことを特徴とするΔΣ変調器。 - 【請求項２】 前記初期値設定手段は、ＤＣ検出回路／
スタートトリガ検出回路及び累積加算器初期値設定回路
を備えており、前記ＤＣ検出回路／スタートトリガ検出
回路により、入力信号のＤＣ成分が検出されたとき、ま
たはΔΣ変調動作の開始を指示するスタートトリガが検
出されたときのみ、前記累積加算器初期値設定回路から
前記累積加算器に対して前記選定された初期値を与える
ことを特徴とする請求項１記載のΔΣ変調器。 - 【請求項３】 入力信号とフィードバック信号の減算を
行う減算器と、該減算器の出力を１サンプリングクロッ
ク毎に累積加算する累積加算器と、該累積加算器の出力
を２値量子化して出力信号を生成するコンパレータと、
該出力信号を１サンプリングクロック遅らせた信号を生
成し、前記減算器に前記フィードバック信号として出力
する遅延器により構成される１次ΔΣ変調器がＮ段（Ｎ
は複数）カスケードに接続されたＮ次ＭＡＳＨ方式ΔΣ
変調器において、 入力信号にＤＣ成分を検出したときまたはΔΣ変調開始
時に、前記１段目の１次ΔΣ変調器内の累積加算器に対
してのみ初期値を与える初期値設定手段を設けたことを
特徴とするＮ次ＭＡＳＨ方式ΔΣ変調器。 - 【請求項４】 前記初期値は、「（量子化ステップ／２
ｎ）×整数」（ｎは整数）に選定されることを特徴とす
る請求項３記載のＮ次ＭＡＳＨ方式ΔΣ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326772A JP3483000B2 (ja) | 2000-10-26 | 2000-10-26 | Δς変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326772A JP3483000B2 (ja) | 2000-10-26 | 2000-10-26 | Δς変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002135120A JP2002135120A (ja) | 2002-05-10 |
| JP3483000B2 true JP3483000B2 (ja) | 2004-01-06 |
Family
ID=18803907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326772A Expired - Fee Related JP3483000B2 (ja) | 2000-10-26 | 2000-10-26 | Δς変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3483000B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6121240B2 (ja) * | 2013-05-23 | 2017-04-26 | 日本無線株式会社 | シグマデルタ変調器 |
| CN116094527B (zh) * | 2023-04-07 | 2023-07-25 | 核芯互联科技(青岛)有限公司 | 消除游走杂散的积分差分调制器 |
-
2000
- 2000-10-26 JP JP2000326772A patent/JP3483000B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002135120A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100558481B1 (ko) | 양자화 잡음을 감소시킬 수 있는 델타 시그마 변조기 | |
| US6940434B2 (en) | Methods and systems for digital dither | |
| US6384761B1 (en) | Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters | |
| JP2002504277A (ja) | 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器 | |
| JP2005510110A (ja) | シグマデルタ変調 | |
| US20040036636A1 (en) | Tone-free dithering methods for sigma-delta DAC | |
| KR20010013111A (ko) | 시그마-델타 변조기에서 주기적 잡음을 감소하는 장치 및방법 | |
| US6825784B1 (en) | Dithering method for sigma-delta analog-to-digital converters | |
| JP4649777B2 (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
| JP3483000B2 (ja) | Δς変調器 | |
| JP4952239B2 (ja) | Ｄ級増幅器 | |
| US6172628B1 (en) | Tone modulation with square wave | |
| JP4214850B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| EP1738468B1 (en) | Method of reducing inter-symbol interference, a sigma-delta converter for performing this method and a storage medium conveying information generated by this method | |
| US7649481B2 (en) | Blue-noise-modulated sigma-delta analog-to-digital converter | |
| Macgrath et al. | Digital-domain dithering of sigma-delta modulators using bit flipping | |
| JP2005079908A (ja) | Ｄ／ａ変換装置 | |
| JP2000174627A (ja) | シグマデルタ型ａ／ｄ変換装置 | |
| JP2004007827A (ja) | Ａ／ｄ変換装置およびそのａ／ｄ変換方法 | |
| JP2001127638A (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JP4549264B2 (ja) | デルタシグマ変調回路及びそれを備えたスイッチングアンプ | |
| JP2005159808A (ja) | アナログデジタル変換器 | |
| Dutoit et al. | How are bits played back from an audio CD? | |
| Magrath et al. | Efficient linearization of sigma-delta modulators with digital-domain dithering | |
| KR20010087045A (ko) | 펄스밀도변조 신호 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |