JP2004007827A - A/d変換装置およびそのa/d変換方法 - Google Patents
A/d変換装置およびそのa/d変換方法 Download PDFInfo
- Publication number
- JP2004007827A JP2004007827A JP2003297124A JP2003297124A JP2004007827A JP 2004007827 A JP2004007827 A JP 2004007827A JP 2003297124 A JP2003297124 A JP 2003297124A JP 2003297124 A JP2003297124 A JP 2003297124A JP 2004007827 A JP2004007827 A JP 2004007827A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- circuit
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】アナログ入力信号を変換して正相信号と逆相信号を出力する変換手段5と、前記正相信号と直流成分との加算処理をする第1のアナログ加算手段6と、前記逆相信号と前記直流成分との加算処理をする第2のアナログ加算手段7とで構成されている平衡回路3と、前記平衡回路3から出力される正相信号を入力とする第1のΔΣ型A/D変換回路1と、前記平衡回路3から出力される逆相信号を入力とする第2のΔΣ型A/D変換回路2と、前記第1および第2のΔΣ型A/D変換回路1、2から出力されるディジタル信号を減算処理するディジタル減算手段4とを備える。
【選択図】図1
Description
但し、z=cosθ−j・sinθ
j:虚数単位
以上のように構成された従来のA/D変換装置の動作について、以下図5及び図6を用いて説明する。アナログ入力信号は、アナログ減算器51を介して積分器52に入力され、積分器52内のアナログ加算器56で累積加算されたのち、量子化器53でサンプリング周期毎に+1と−1の2値(1ビット)のディジタル信号に量子化される。この量子化されたディジタル信号は、ディジタル出力信号として出力されると共に、DFF54を介してD/A変換器55に入力され、+Vtと−Vtの2値(1ビット)のアナログ信号に変換された後、アナログ減算器51に帰還される。
(式2)から明らかなように、ディジタル出力信号Yにはアナログ入力信号成分Xの他に量子化誤差Vqnの項が含まれるが、1次微分特性(1−z-1)が乗じられているためVqnによるノイズは低周波ほど少なくなり、僅か1ビットの量子化であっても低周波領域では広いダイナミックレンジを得ることができる。
但し、Vdc:直流成分(直流電圧)
Ts :サンプリング周期
このように一定周期t0 のパルス列となるため、ディジタル出力信号には基本周波数1/t0およびその整数倍(高調波)のノイズが現れる。これを一般にアイドルトーンと呼んでいる。このアイドルトーンは、入力信号に直流成分が無ければ現れないが、アナログ入力信号から直流成分を完全に除去することは極めて困難であり、且つ、A/D変換装置の回路自体が持つ直流成分の影響も避けることが困難である。
図1は、本発明の実施の形態1に係るA/D変換装置の構成を示すブロック図である。図1において、1、2は同一の回路構成を有するΔΣ型A/D変換回路、3は平衡回路、4はディジタル減算器である。ΔΣ型A/D変換回路1、2は、図5に示すA/D変換回路50と同一の構成及び機能を有するブロックである。平衡回路3は、アナログ入力信号の正相(同相)信号と符号を反転した逆相信号を出力する反転増幅回路5と、正相信号と直流成分Vdcとを加算してΔΣ型A/D変換回路1に出力するアナログ加算器6と、逆相信号と直流成分Vdcとを加算してΔΣ型A/D変換回路2に出力するアナログ加算器7とで構成されている。ディジタル減算器4では、ΔΣ型A/D変換回路1とΔΣ型A/D変換回路2からの出力を減算処理して出力する。
しかも、直流成分Vdcが製造誤差や温度ドリフト等により変動しても、平衡回路3から出力される正相信号と逆相信号には同じ直流成分Vdcが含まれるため、ディジタル減算器4で処理される直流成分の相殺には影響しない。
次に、本発明に係る実施の形態2のA/D変換装置について説明する。
逆相信号出力=−Xo+Vdc ・・・ (式5)
なお、本実施の形態2では、説明を簡単にするために増幅率が‘1’になるように同一の抵抗値Rを有する抵抗を用いて説明したが、前述のように同一の直流成分を加算する機能を損なわない範囲内であれば、異なる回路構成を用いても良い。例えば、抵抗15の抵抗値を変更すればゲインを変更することが出来るし、またいずれかの抵抗に並列にコンデンサを接続すれば周波数特性を持たせることも出来る。
図5に示すA/D変換装置は、(式2)に示すようにVqnに乗ぜられる微分特性は1次特性であり、低周波領域のノイズ抑圧量が必ずしも充分でないため、一般的には3〜4次の微分特性を有する回路が多く用いられている。言うまでもなく1次微分特性の回路構成に対して、3〜4次微分特性の回路構成はそれだけ複雑で大規模なものとなる。そのため、図1に示すような同一のΔΣ型A/D変換回路を2個用いる構成で、単純に2次特性以上の微分特性が得られる回路を構成すると2倍以上の回路規模になってしまう。そこで、本実施の形態3のA/D変換装置では、図1に示すA/D変換装置を基本回路とし、且つ、少ない回路を追加するだけで2次以上の微分特性が得られる回路構成を提供する。
図3のA/D変換装置において、平衡回路3、ΔΣ型A/D変換回路1、ΔΣ型A/D変換回路2、および、ディジタル減算器4までの動作および機能は、図1に示すA/D変換回路50と同様であり、ディジタル減算器4からのディジタル出力信号Y1は(式7)のようになる。
また、ΔΣ型A/D変換回路8からのディジタル出力信号Y2は(式8)のようになる。
さらに、ΔΣ型A/D変換回路8からのディジタル出力信号Y2は、微分器9を介してディジタル加算器11に出力され、ディジタル減算器4からのディジタル出力信号Y1と加算されてディジタル出力信号Y3となる。従って、(式6)、(式7)、(式8)から、ディジタル出力信号Y3は(式9)で表される。
つまり、(式9)からわかるように2次特性を有するA/D変換装置を得ることができる。このように、図1のA/D変換回路50に、少ない回路を追加するだけで2次微分特性を有するA/D変換装置を実現することが出来るものである。
3、12 平衡回路
4 ディジタル減算器
5 正相(同相)信号と逆相信号を出力する反転増幅回路
6、7 アナログ加算器
9 微分器
10 アナログ減算器
11 ディジタル加算器
13、14 オペアンプ
15、16 入力抵抗
17、18 帰還抵抗
19 コンデンサ
20、21 反転増幅回路
22 ディジタル減算器
23 DFF
Claims (3)
- アナログ信号を正相信号と逆相信号に変換した後、前記正相信号および前記逆相信号に同一の直流成分を加算する平衡回路と、前記平衡回路から出力される正相信号を入力とする第1のΔΣ型A/D変換回路と、前記平衡回路から出力される逆相信号を入力とする第2のΔΣ型A/D変換回路と、前記第1および第2のΔΣ型A/D変換回路から出力されるディジタル信号を減算処理するディジタル減算手段とを備え、前記第1および第2のΔΣ型A/D変換回路が同一の回路構成であることを特徴とするA/D変換装置。
- ΔΣ型A/D変換回路を有するA/D変換装置におけるA/D変換方法において、アナログ入力信号を正相信号と逆相信号に変換し、前記正相信号および前記逆相信号にそれぞれ同一の直流成分を加算したのちA/D変換を行い、このA/D変換した正相信号と逆相信号との減算処理をすることによって加算した直流成分を除去することを特徴とするA/D変換方法。
- アナログ入力信号に重畳する直流成分をコンデンサで除去した後、アナログ入力信号を正相信号と逆相信号に変換することを特徴とする請求項2記載のA/D変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297124A JP2004007827A (ja) | 2003-08-21 | 2003-08-21 | A/d変換装置およびそのa/d変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003297124A JP2004007827A (ja) | 2003-08-21 | 2003-08-21 | A/d変換装置およびそのa/d変換方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30015297A Division JP3489417B2 (ja) | 1997-10-31 | 1997-10-31 | A/d変換装置およびそのa/d変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004007827A true JP2004007827A (ja) | 2004-01-08 |
Family
ID=30438883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297124A Pending JP2004007827A (ja) | 2003-08-21 | 2003-08-21 | A/d変換装置およびそのa/d変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004007827A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
JP2010259117A (ja) * | 2010-08-18 | 2010-11-11 | Denso Corp | A/d変換方法及び装置 |
JP2011050112A (ja) * | 2010-12-06 | 2011-03-10 | Denso Corp | A/d変換方法及び装置 |
-
2003
- 2003-08-21 JP JP2003297124A patent/JP2004007827A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
JP2010259117A (ja) * | 2010-08-18 | 2010-11-11 | Denso Corp | A/d変換方法及び装置 |
JP2011050112A (ja) * | 2010-12-06 | 2011-03-10 | Denso Corp | A/d変換方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8077066B2 (en) | ΔΣ modulator | |
US7936293B2 (en) | Delta-sigma modulator | |
US8325074B2 (en) | Method and circuit for continuous-time delta-sigma DAC with reduced noise | |
JP4816508B2 (ja) | Δς型ad変換器およびd級アンプ並びにdc−dc変換器 | |
EP0704980B1 (en) | Analog-digital converter using Delta Sigma modulation | |
US4866442A (en) | Analog to digital converter employing delta-sigma modulation | |
JPH04229722A (ja) | 過サンプリング変換器 | |
US7903015B1 (en) | Cascaded DAC architecture with pulse width modulation | |
JP2005510110A (ja) | シグマデルタ変調 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
TWI523413B (zh) | 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法 | |
JPH04302222A (ja) | シグマデルタ型d/a変換器システム | |
EP0476973A1 (en) | Noise shaping circuit | |
Colodro et al. | New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter | |
US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
TWI504161B (zh) | 數位類比轉換系統與方法 | |
JP2004007827A (ja) | A/d変換装置およびそのa/d変換方法 | |
JPH07162312A (ja) | ノイズシェイパ | |
US20120194371A1 (en) | Analog-to-digital conversion apparatus and signal processing system | |
US10790790B2 (en) | Amplifiers with delta-sigma modulators using pulse-density modulations and related processes | |
JP4148077B2 (ja) | D級信号増幅回路 | |
JP3489417B2 (ja) | A/d変換装置およびそのa/d変換方法 | |
JP2007074442A (ja) | スイッチング増幅器およびオーディオ機器 | |
JP2001156642A (ja) | マルチビット−デルタシグマad変換器 | |
JP3438018B2 (ja) | A/d変換装置及びd/a変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
A977 | Report on retrieval |
Effective date: 20051125 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A02 | Decision of refusal |
Effective date: 20060322 Free format text: JAPANESE INTERMEDIATE CODE: A02 |