JP3468132B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3468132B2 JP3468132B2 JP33064798A JP33064798A JP3468132B2 JP 3468132 B2 JP3468132 B2 JP 3468132B2 JP 33064798 A JP33064798 A JP 33064798A JP 33064798 A JP33064798 A JP 33064798A JP 3468132 B2 JP3468132 B2 JP 3468132B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- internal electrodes
- electroless plating
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
- Chemically Coating (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、第１のＬＳＩを有
する第１の半導体チップと、第２のＬＳＩを有する第２
の半導体チップとがフェースダウン方式で接続されてな
る半導体装置の製造方法に関する。
する第１の半導体チップと、第２のＬＳＩを有する第２
の半導体チップとがフェースダウン方式で接続されてな
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩ半導体装置の低コスト化お
よび小型化を図るために、互いに異なる機能を有するＬ
ＳＩまたは互いに異なるプロセスにより形成されたＬＳ
Ｉを有する半導体チップ同士がフェースダウン方式で接
合されてなる半導体装置が提案されている。
よび小型化を図るために、互いに異なる機能を有するＬ
ＳＩまたは互いに異なるプロセスにより形成されたＬＳ
Ｉを有する半導体チップ同士がフェースダウン方式で接
合されてなる半導体装置が提案されている。
【０００３】以下、従来のＬＳＩ半導体装置について、
図４を参照しながら説明する。まず、第１の半導体チッ
プ１１０の上に第１の内部電極１１１およびボンディン
グパッド１１２が形成されているとともに、第２の半導
体チップ１２０の上に第２の内部電極１２１とは半田よ
りなるバンプ１２２を介して互いに電気的に接続されて
いる。また第１の半導体チップ１１０と第２の半導体チ
ップ１２０との間には、絶縁性樹脂１３０が充填されて
おり、第１の半導体チップ１１０と第２の半導体チップ
１２０とはバンプ１２２および絶縁性樹脂１３０によっ
て一体化されている。
図４を参照しながら説明する。まず、第１の半導体チッ
プ１１０の上に第１の内部電極１１１およびボンディン
グパッド１１２が形成されているとともに、第２の半導
体チップ１２０の上に第２の内部電極１２１とは半田よ
りなるバンプ１２２を介して互いに電気的に接続されて
いる。また第１の半導体チップ１１０と第２の半導体チ
ップ１２０との間には、絶縁性樹脂１３０が充填されて
おり、第１の半導体チップ１１０と第２の半導体チップ
１２０とはバンプ１２２および絶縁性樹脂１３０によっ
て一体化されている。
【０００４】第１の半導体チップ１１０は、リードフレ
ームのダイパッド１３１に樹脂により固定されていると
ともに、第１の半導体チップ１１０のボンディングパッ
ド１１２とリードフレームの外部リード１３２とは、ボ
ンディングワイヤ１３３を介して電気的に接続されてい
る。第１の半導体チップ１１０、第２の半導体チップ１
２０、ボンディングワイヤ１３３、ダイパッド１３１お
よび外部リード１３２の一部は封止用樹脂１３５によっ
てパッケージングされている。
ームのダイパッド１３１に樹脂により固定されていると
ともに、第１の半導体チップ１１０のボンディングパッ
ド１１２とリードフレームの外部リード１３２とは、ボ
ンディングワイヤ１３３を介して電気的に接続されてい
る。第１の半導体チップ１１０、第２の半導体チップ１
２０、ボンディングワイヤ１３３、ダイパッド１３１お
よび外部リード１３２の一部は封止用樹脂１３５によっ
てパッケージングされている。
【０００５】以下、前記の半導体装置の製造方法につい
て、図４および図５を参照しながら説明する。
て、図４および図５を参照しながら説明する。
【０００６】まず、図４および図５に示すように、第２
の半導体チップ１２０の内部電極１２１に半田バンプ１
２２を形成する。次に第１の半導体チップ１１０がウエ
ハ状態の時に第２の半導体チップ１２０の半田バンプ１
２２と第１の半導体チップ１１０の内部電極１１１とを
一致させ、第２の半導体チップ１２０を第１の半導体チ
ップ１１０に設置する。その後、加熱により半田バンプ
１２２を溶融させ、第２の半導体チップ１２０の内部電
極１２１と第１の半導体チップ１１０の内部電極１１１
とを半田付けにより接合する。次に、第１の半導体チッ
プ１１０をウエハ状態から個別に分割する。最後に、第
１の半導体チップ１１０をリードフレームのダイパッド
１３１上にダイボンドし、第１の半導体チップ１１０の
ボンディングパッド１１２とリードフレームの外部リー
ド１３２とをワイヤボンディングにより接続し、封止用
樹脂１３５によってパッケージングしたものである。
の半導体チップ１２０の内部電極１２１に半田バンプ１
２２を形成する。次に第１の半導体チップ１１０がウエ
ハ状態の時に第２の半導体チップ１２０の半田バンプ１
２２と第１の半導体チップ１１０の内部電極１１１とを
一致させ、第２の半導体チップ１２０を第１の半導体チ
ップ１１０に設置する。その後、加熱により半田バンプ
１２２を溶融させ、第２の半導体チップ１２０の内部電
極１２１と第１の半導体チップ１１０の内部電極１１１
とを半田付けにより接合する。次に、第１の半導体チッ
プ１１０をウエハ状態から個別に分割する。最後に、第
１の半導体チップ１１０をリードフレームのダイパッド
１３１上にダイボンドし、第１の半導体チップ１１０の
ボンディングパッド１１２とリードフレームの外部リー
ド１３２とをワイヤボンディングにより接続し、封止用
樹脂１３５によってパッケージングしたものである。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の製造方法によると、第１の半導体チッ
プと第２の半導体チップとの接続を半田バンプを用いた
半田付けであるため、次に示す課題があった。
来の半導体装置の製造方法によると、第１の半導体チッ
プと第２の半導体チップとの接続を半田バンプを用いた
半田付けであるため、次に示す課題があった。
【０００８】（１）接合時に半田が溶融するため半田バ
ンプが横方向に広がる寸法変化が生じ微細化が困難であ
った。
ンプが横方向に広がる寸法変化が生じ微細化が困難であ
った。
【０００９】（２）通常、半導体チップの内部電極はＡ
ｌであるため、半田接合のためには、Ａｌ電極上に半田
と容易に拡散する金属膜、例えば、Ｔｉ−Ｃｕ−Ａｕ等
を形成しておく必要があり、コストの高いものである。
ｌであるため、半田接合のためには、Ａｌ電極上に半田
と容易に拡散する金属膜、例えば、Ｔｉ−Ｃｕ−Ａｕ等
を形成しておく必要があり、コストの高いものである。
【００１０】（３）微細化が困難であるため、第１およ
び第２の半導体チップの内部電極が大きいため電気的な
負荷容量が大きくなり、第１の半導体チップと第２の半
導体チップ間の信号伝送において、遅延が大きく、かつ
電力消費の大きいものである。
び第２の半導体チップの内部電極が大きいため電気的な
負荷容量が大きくなり、第１の半導体チップと第２の半
導体チップ間の信号伝送において、遅延が大きく、かつ
電力消費の大きいものである。
【００１１】本発明は前記課題に鑑み、それら課題を解
消することにより、微細な接続を容易にし、高性能な半
導体装置を実現できる半導体装置の製造方法を提供する
ことにある。
消することにより、微細な接続を容易にし、高性能な半
導体装置を実現できる半導体装置の製造方法を提供する
ことにある。
【００１２】
【課題を解決するための手段】そこで本発明の目的は、
外部電極および長方形の内部電極を有した半導体ウエハ
の表面に長方形の内部電極を有した半導体チップを前記
半導体ウエハの内部電極と前記半導体チップの内部電極
が直交するように前記半導体チップの表面と前記半導体
ウエハの表面とが向かい合い、かつ前記半導体ウエハと
前記半導体チップの表面との間に間隙を有した状態で、
前記外部電極および内部電極を除く部分で接着固定する
工程と、前記半導体チップの内部電極と前記半導体ウエ
ハの内部電極とを、無電解めっきにより電気的に接続す
る工程とを有する構成となっている。
外部電極および長方形の内部電極を有した半導体ウエハ
の表面に長方形の内部電極を有した半導体チップを前記
半導体ウエハの内部電極と前記半導体チップの内部電極
が直交するように前記半導体チップの表面と前記半導体
ウエハの表面とが向かい合い、かつ前記半導体ウエハと
前記半導体チップの表面との間に間隙を有した状態で、
前記外部電極および内部電極を除く部分で接着固定する
工程と、前記半導体チップの内部電極と前記半導体ウエ
ハの内部電極とを、無電解めっきにより電気的に接続す
る工程とを有する構成となっている。
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】また、好ましくは、半導体ウエハの長方形
の内部電極および半導体チップの長方形の内部電極の縦
の寸法が横の寸法の１０倍以上としている。
の内部電極および半導体チップの長方形の内部電極の縦
の寸法が横の寸法の１０倍以上としている。
【００１９】前記構成により、フェースダウンでＬＳＩ
チップを接合するのに、無電解めっきの金属析出を用
い、ＬＳＩチップ同士の接合を片側のＬＳＩは、ウエハ
状態で行うことにより、接合用の半田バンプが広がるこ
とがないため、微細な接続が低コストで実現でき、多ピ
ンＬＳＩへの適用が可能となる。また、接続する内部電
極を縦横比の大きい、長方形の電極とし、それぞれの電
極を直交させる方法であるため、微細な電極で緩い位置
合わせ精度で接合を実現できるため、電極の負荷容量が
小さく高速の信号伝送が容易となり、高機能なモジュー
ルを実現できるものである。
チップを接合するのに、無電解めっきの金属析出を用
い、ＬＳＩチップ同士の接合を片側のＬＳＩは、ウエハ
状態で行うことにより、接合用の半田バンプが広がるこ
とがないため、微細な接続が低コストで実現でき、多ピ
ンＬＳＩへの適用が可能となる。また、接続する内部電
極を縦横比の大きい、長方形の電極とし、それぞれの電
極を直交させる方法であるため、微細な電極で緩い位置
合わせ精度で接合を実現できるため、電極の負荷容量が
小さく高速の信号伝送が容易となり、高機能なモジュー
ルを実現できるものである。
【００２０】
【発明の実施の形態】以下、本発明の一実施形態におけ
る半導体装置の製造方法について、図面を参照しながら
説明する。図１は本実施の形態における半導体装置の製
造方法の工程別の断面図を示すものである。
る半導体装置の製造方法について、図面を参照しながら
説明する。図１は本実施の形態における半導体装置の製
造方法の工程別の断面図を示すものである。
【００２１】図１において、１は第１の半導体チップ、
２は第１の半導体チップよりなる半導体ウエハ、３は半
導体ウエハの保護膜、４は第１の半導体チップの外部電
極、５は第１の半導体チップの内部電極、６は接着剤、
７は第２の半導体チップ、８は第２の半導体チップの内
部電極、９は第２の半導体チップの保護膜、１０は無電
解めっき液、１１は無電解めっき液槽、１２は無電解め
っきによる析出金属、１３はリードフレームのリード、
１４はリードフレームのダイパッド、１５はボンディン
グワイヤ、１６は封止樹脂、１７はコレット、１８はコ
レットの真空孔、１９はダイシングの溝を示している。
２は第１の半導体チップよりなる半導体ウエハ、３は半
導体ウエハの保護膜、４は第１の半導体チップの外部電
極、５は第１の半導体チップの内部電極、６は接着剤、
７は第２の半導体チップ、８は第２の半導体チップの内
部電極、９は第２の半導体チップの保護膜、１０は無電
解めっき液、１１は無電解めっき液槽、１２は無電解め
っきによる析出金属、１３はリードフレームのリード、
１４はリードフレームのダイパッド、１５はボンディン
グワイヤ、１６は封止樹脂、１７はコレット、１８はコ
レットの真空孔、１９はダイシングの溝を示している。
【００２２】本実施形態の半導体装置の製造方法として
は、まずはじめに、図１（ａ）に示すように、第１の半
導体チップ１からなる半導体ウエハ２の、後に第２の半
導体チップ７を搭載する位置で内部電極５および、外部
電極４をふさがないようにエポキシ、ポリイミド、アク
リル等の接着剤６を塗布する。
は、まずはじめに、図１（ａ）に示すように、第１の半
導体チップ１からなる半導体ウエハ２の、後に第２の半
導体チップ７を搭載する位置で内部電極５および、外部
電極４をふさがないようにエポキシ、ポリイミド、アク
リル等の接着剤６を塗布する。
【００２３】次に図１（ｂ）に示すように、第２の半導
体チップ７を半導体ウエハ２の接着剤６を塗布した領域
に、内部電極５，８同士が一致するようにコレット１７
にて真空吸着した状態でフェースダウンにて設置する。
その後コレット１７を介して加熱することにより接着剤
６を硬化し、第２の半導体チップ７を半導体ウエハ２上
に固定する。加熱温度は１００［℃］〜３００［℃］程
度である。内部電極５，８の大きさは、第２の半導体チ
ップ７と半導体ウエハ２とを接続するための電極である
ため小さくてよく、数［μｍ□］〜１００［μｍ□］程
度である。また、この時、第１の半導体チップ１と第２
の半導体チップ７の表面間との間隙は、数［μｍ］から
１００［μｍ］である。また、接着剤６は、内部電極
５，８の表面には流れないようにしておく。この工程を
繰り返すことにより、半導体ウエハ２上に複数個の第１
の半導体チップ１を接着剤６により固定する。次に、例
えば内部電極５，８がアルミニウム（Ａｌ）で、後に行
う無電解めっきで析出させる金属がニッケル（Ｎｉ）の
場合は、まず、硝酸、燐酸等の溶液に浸漬し、内部電極
５，８および外部電極４のＡｌ表面の酸化膜を除去す
る。
体チップ７を半導体ウエハ２の接着剤６を塗布した領域
に、内部電極５，８同士が一致するようにコレット１７
にて真空吸着した状態でフェースダウンにて設置する。
その後コレット１７を介して加熱することにより接着剤
６を硬化し、第２の半導体チップ７を半導体ウエハ２上
に固定する。加熱温度は１００［℃］〜３００［℃］程
度である。内部電極５，８の大きさは、第２の半導体チ
ップ７と半導体ウエハ２とを接続するための電極である
ため小さくてよく、数［μｍ□］〜１００［μｍ□］程
度である。また、この時、第１の半導体チップ１と第２
の半導体チップ７の表面間との間隙は、数［μｍ］から
１００［μｍ］である。また、接着剤６は、内部電極
５，８の表面には流れないようにしておく。この工程を
繰り返すことにより、半導体ウエハ２上に複数個の第１
の半導体チップ１を接着剤６により固定する。次に、例
えば内部電極５，８がアルミニウム（Ａｌ）で、後に行
う無電解めっきで析出させる金属がニッケル（Ｎｉ）の
場合は、まず、硝酸、燐酸等の溶液に浸漬し、内部電極
５，８および外部電極４のＡｌ表面の酸化膜を除去す
る。
【００２４】次に図１（ｃ）に示すように、第１の半導
体チップ１が接着固定された半導体ウエハ２を無電解め
っき液槽１１に浸漬する。この時、第２の半導体チップ
７と半導体ウエハ２間の間隙に無電解めっき液１０が浸
入する。無電解めっき液１０は、析出させる金属がＮｉ
の場合は、例えば、硫酸Ｎｉ等を含む溶液を用いる。ま
た、Ｎｉの無電解めっき液に浸漬する前には、内部電極
５，８のＡｌ表面を亜鉛等で置換する。本実施形態では
Ｎｉを析出金属１２として説明する。
体チップ１が接着固定された半導体ウエハ２を無電解め
っき液槽１１に浸漬する。この時、第２の半導体チップ
７と半導体ウエハ２間の間隙に無電解めっき液１０が浸
入する。無電解めっき液１０は、析出させる金属がＮｉ
の場合は、例えば、硫酸Ｎｉ等を含む溶液を用いる。ま
た、Ｎｉの無電解めっき液に浸漬する前には、内部電極
５，８のＡｌ表面を亜鉛等で置換する。本実施形態では
Ｎｉを析出金属１２として説明する。
【００２５】次に図１（ｄ）に示すように、内部電極
５，８から析出した析出金属１２であるＮｉは一体とな
り、析出金属１２により第１の半導体チップ１の内部電
極５と第２の半導体チップ７の内部電極８とが電気的に
接続される。この時、析出金属１２であるＮｉの表面に
さらに金（Ａｕ）を無電解めっきすることにより、信頼
性を向上させることができるとともに、後に外部電極４
上にボンディングワイヤ等を接合するときに大変歩留ま
りの高いものとなる。それぞれの溶液に浸漬し処理した
後は、純水等の溶液で洗浄した後に次の処理を実施す
る。このように、従来のような半田バンプによる接合で
はなく、Ａｌ電極に直接無電解めっきで析出させる析出
金属１２で接合するため、従来のようにＡｌ電極上に予
め半田の拡散が生じる金属の形成も不要となるととも
に、ウエハ状態で全てのチップの接合を一括で接合でき
るため、飛躍的に生産性が向上し、低コストで高密度の
接続を実現することができる。
５，８から析出した析出金属１２であるＮｉは一体とな
り、析出金属１２により第１の半導体チップ１の内部電
極５と第２の半導体チップ７の内部電極８とが電気的に
接続される。この時、析出金属１２であるＮｉの表面に
さらに金（Ａｕ）を無電解めっきすることにより、信頼
性を向上させることができるとともに、後に外部電極４
上にボンディングワイヤ等を接合するときに大変歩留ま
りの高いものとなる。それぞれの溶液に浸漬し処理した
後は、純水等の溶液で洗浄した後に次の処理を実施す
る。このように、従来のような半田バンプによる接合で
はなく、Ａｌ電極に直接無電解めっきで析出させる析出
金属１２で接合するため、従来のようにＡｌ電極上に予
め半田の拡散が生じる金属の形成も不要となるととも
に、ウエハ状態で全てのチップの接合を一括で接合でき
るため、飛躍的に生産性が向上し、低コストで高密度の
接続を実現することができる。
【００２６】次に図１（ｅ）に示すように、半導体ウエ
ハ２をダイシングし、第１の半導体チップ１に分離す
る。ここで、第１の半導体チップ１に分離する前に、外
部電極４にプロービングし、第１の半導体チップ１と第
２の半導体チップ７とが接合された状態で特性検査を行
うことができる。
ハ２をダイシングし、第１の半導体チップ１に分離す
る。ここで、第１の半導体チップ１に分離する前に、外
部電極４にプロービングし、第１の半導体チップ１と第
２の半導体チップ７とが接合された状態で特性検査を行
うことができる。
【００２７】次に図１（ｆ）に示すように、第２の半導
体チップ７が接合された第１の半導体チップ１をリード
フレームのダイパッド１４にダイボンドし、第１の外部
電極４とリードフレームのリード１３とをボンディング
ワイヤ１５にて接続し、最後に封止樹脂１６にて封止す
ることによりパッケージングしたものである。この時、
封止樹脂１６は、金型への樹脂注入時に第１の半導体チ
ップ１と第２の半導体チップ７との間隙にまで注入され
る。また、第１の半導体チップ１と第２の半導体チップ
７との間隙への樹脂注入は、パッケージの封止樹脂１６
とは異なる樹脂を封止樹脂で封止する前に行ってもかま
わない。また、封止樹脂１６が第１の半導体チップ１と
第２の半導体チップ７との間隙には、樹脂が注入されな
い状態としてもかまわない。
体チップ７が接合された第１の半導体チップ１をリード
フレームのダイパッド１４にダイボンドし、第１の外部
電極４とリードフレームのリード１３とをボンディング
ワイヤ１５にて接続し、最後に封止樹脂１６にて封止す
ることによりパッケージングしたものである。この時、
封止樹脂１６は、金型への樹脂注入時に第１の半導体チ
ップ１と第２の半導体チップ７との間隙にまで注入され
る。また、第１の半導体チップ１と第２の半導体チップ
７との間隙への樹脂注入は、パッケージの封止樹脂１６
とは異なる樹脂を封止樹脂で封止する前に行ってもかま
わない。また、封止樹脂１６が第１の半導体チップ１と
第２の半導体チップ７との間隙には、樹脂が注入されな
い状態としてもかまわない。
【００２８】次に図２に、本発明の実施形態の図１で示
した方法とは異なる無電解めっき方法を用いた場合の半
導体装置の製造方法の工程別の断面図を示す。すなわち
本実施形態は、半導体ウエハ２の表面のみを無電解めっ
き液で濡らし、下方から加熱する方法について説明す
る。
した方法とは異なる無電解めっき方法を用いた場合の半
導体装置の製造方法の工程別の断面図を示す。すなわち
本実施形態は、半導体ウエハ２の表面のみを無電解めっ
き液で濡らし、下方から加熱する方法について説明す
る。
【００２９】まずはじめに、図２（ａ）に示すように、
上記した方法と同様に第２の半導体チップ７を半導体ウ
エハ２上に接着剤６で固定する。
上記した方法と同様に第２の半導体チップ７を半導体ウ
エハ２上に接着剤６で固定する。
【００３０】次に図２（ｂ）に示すように、半導体ウエ
ハ２の表面に無電解めっき液１０をディスペンサー２０
により滴下することにより、第２の半導体チップ７と半
導体ウエハ２の表面間との間隙に無電解めっき液１０を
注入する。この時、半導体ウエハ２上に十分な無電解め
っき液１０を滴下することにより、容易に間隙に無電解
めっき液１０が浸入する。
ハ２の表面に無電解めっき液１０をディスペンサー２０
により滴下することにより、第２の半導体チップ７と半
導体ウエハ２の表面間との間隙に無電解めっき液１０を
注入する。この時、半導体ウエハ２上に十分な無電解め
っき液１０を滴下することにより、容易に間隙に無電解
めっき液１０が浸入する。
【００３１】次に図２（ｃ）に示すように、半導体ウエ
ハ２の裏面よりホットプレート２１等で無電解めっき液
１０を加熱する。この状態で所定時間放置することによ
り、図２（ｄ）に示すように第２の半導体チップ７の内
部電極８と半導体ウエハ２の内部電極５とにＮｉ等の金
属１２が析出することにより、第２の半導体チップ７の
内部電極８と半導体ウエハ２の内部電極５とを電気的に
接続する。ここで第２の半導体チップ７と半導体ウエハ
２との間隙に無電解めっき液１０を充填させる方法とし
て、半導体ウエハ２のほぼ中央に無電解めっき液１０を
滴下させ、半導体ウエハ２を回転させることにより、第
２の半導体チップ７と半導体ウエハ２との間隙に無電解
めっき液１０を充填する方法を用いてもよい。
ハ２の裏面よりホットプレート２１等で無電解めっき液
１０を加熱する。この状態で所定時間放置することによ
り、図２（ｄ）に示すように第２の半導体チップ７の内
部電極８と半導体ウエハ２の内部電極５とにＮｉ等の金
属１２が析出することにより、第２の半導体チップ７の
内部電極８と半導体ウエハ２の内部電極５とを電気的に
接続する。ここで第２の半導体チップ７と半導体ウエハ
２との間隙に無電解めっき液１０を充填させる方法とし
て、半導体ウエハ２のほぼ中央に無電解めっき液１０を
滴下させ、半導体ウエハ２を回転させることにより、第
２の半導体チップ７と半導体ウエハ２との間隙に無電解
めっき液１０を充填する方法を用いてもよい。
【００３２】次に、無電解めっき液１０を除去し、純水
で洗浄する。無電解めっき液の除去は、純水に浸漬する
ことにより純水と置換する方法、あるいは、半導体ウエ
ハ２を高速で回転させることにより、無電解めっき液１
０を振り切る方法などを用いる。以上のような第２の実
施形態によれば、内部電極同士を接続するための無電解
めっき処理に必要な無電解めっき液１０は大変少量で済
むため低コストである。
で洗浄する。無電解めっき液の除去は、純水に浸漬する
ことにより純水と置換する方法、あるいは、半導体ウエ
ハ２を高速で回転させることにより、無電解めっき液１
０を振り切る方法などを用いる。以上のような第２の実
施形態によれば、内部電極同士を接続するための無電解
めっき処理に必要な無電解めっき液１０は大変少量で済
むため低コストである。
【００３３】次に、本発明の第３の実施形態として、内
部電極の形状を長方形とし、ラフな位置合わせ精度で微
細な接続を得る方法について、図３を参照しながら説明
する。図３は、第２の半導体チップ７を半導体ウエハ２
に接着固定した後の状態の上面図であり、それぞれの内
部電極５，８が重なり合った状態を示したものである。
部電極の形状を長方形とし、ラフな位置合わせ精度で微
細な接続を得る方法について、図３を参照しながら説明
する。図３は、第２の半導体チップ７を半導体ウエハ２
に接着固定した後の状態の上面図であり、それぞれの内
部電極５，８が重なり合った状態を示したものである。
【００３４】図３に示すように、内部電極５，８の形状
を縦横比が１０倍以上の長方形としておき、夫々の内部
電極５，８の長辺が直交し、かつ内部電極５，８のほぼ
中心同士が一致するように、位置合わせし、前述の実施
形態で述べたように、第２の半導体チップ７を半導体ウ
エハ２に接着固定する。この時、内部電極５，８の寸法
は例えば、短辺の寸法は１［μｍ］〜５［μｍ］、長辺
は５０［μｍ］〜１００［μｍ］程度である。このよう
な寸法関係にすることにより、第２の半導体チップ７を
半導体ウエハ２に接着固定するときの位置合わせ精度
は、±２０μｍから±４５［μｍ］程度と非常に大き
く、簡便な位置合わせ装置で容易に内部電極５，８同士
を一致させることができる。また、内部電極５，８の面
積は、５０［μｍ2］〜１００［μｍ2］程度と通常の電
極２５００［μｍ2］から１００００［μｍ2］に比べ非
常に小さくできるため、内部電極の電気的な負荷容量が
小さくなり高速の電気信号を容易に伝送できるととも
に、消費電力の低減化も可能となる。
を縦横比が１０倍以上の長方形としておき、夫々の内部
電極５，８の長辺が直交し、かつ内部電極５，８のほぼ
中心同士が一致するように、位置合わせし、前述の実施
形態で述べたように、第２の半導体チップ７を半導体ウ
エハ２に接着固定する。この時、内部電極５，８の寸法
は例えば、短辺の寸法は１［μｍ］〜５［μｍ］、長辺
は５０［μｍ］〜１００［μｍ］程度である。このよう
な寸法関係にすることにより、第２の半導体チップ７を
半導体ウエハ２に接着固定するときの位置合わせ精度
は、±２０μｍから±４５［μｍ］程度と非常に大き
く、簡便な位置合わせ装置で容易に内部電極５，８同士
を一致させることができる。また、内部電極５，８の面
積は、５０［μｍ2］〜１００［μｍ2］程度と通常の電
極２５００［μｍ2］から１００００［μｍ2］に比べ非
常に小さくできるため、内部電極の電気的な負荷容量が
小さくなり高速の電気信号を容易に伝送できるととも
に、消費電力の低減化も可能となる。
【００３５】以上、本実施形態の半導体装置の製造方法
は、ウエハ状態のＬＳＩに他のＬＳＩをフェースダウン
で接着剤で固定し、互いの電極を無電解めっきして析出
した金属により接合することにより、微細接合を低コス
トで実現できるものであり、また、電極を縦横比の大き
い長方形電極にして、負荷容量を小さくすることができ
るものである。
は、ウエハ状態のＬＳＩに他のＬＳＩをフェースダウン
で接着剤で固定し、互いの電極を無電解めっきして析出
した金属により接合することにより、微細接合を低コス
トで実現できるものであり、また、電極を縦横比の大き
い長方形電極にして、負荷容量を小さくすることができ
るものである。
【００３６】
【発明の効果】以上のように、本発明によれば、フェー
スダウンでＬＳＩチップを接合するのに、無電解めっき
の金属析出を用いること、また、ＬＳＩチップ同士の接
合を片側のＬＳＩは、ウエハ状態で行うことにより、従
来のように接合用の半田バンプが広がることがないた
め、微細な接続が低コストで容易になり、多ピンＬＳＩ
への適用が可能となる。また、無電解めっき液の供給方
法として、ウエハの浸漬ではなく、ウエハへの滴下で行
う方法であれば、めっき液の使用量がなく、めっき槽も
不要となり、低コストを実現できる。また、接続する内
部電極を縦横比の大きい、長方形の電極とし、それぞれ
の電極を直交させる方法であるため、微細な電極で緩い
位置合わせ精度で接合を実現できるため、電極の負荷容
量が小さく高速の信号伝送が容易となり、高機能なモジ
ュールを実現できる。
スダウンでＬＳＩチップを接合するのに、無電解めっき
の金属析出を用いること、また、ＬＳＩチップ同士の接
合を片側のＬＳＩは、ウエハ状態で行うことにより、従
来のように接合用の半田バンプが広がることがないた
め、微細な接続が低コストで容易になり、多ピンＬＳＩ
への適用が可能となる。また、無電解めっき液の供給方
法として、ウエハの浸漬ではなく、ウエハへの滴下で行
う方法であれば、めっき液の使用量がなく、めっき槽も
不要となり、低コストを実現できる。また、接続する内
部電極を縦横比の大きい、長方形の電極とし、それぞれ
の電極を直交させる方法であるため、微細な電極で緩い
位置合わせ精度で接合を実現できるため、電極の負荷容
量が小さく高速の信号伝送が容易となり、高機能なモジ
ュールを実現できる。
【図１】本発明の一実施形態における半導体装置の製造
方法を示す工程別の断面図
方法を示す工程別の断面図
【図２】本発明の一実施形態における半導体装置の製造
方法を示す工程別の断面図
方法を示す工程別の断面図
【図３】本発明の一実施形態における半導体装置を示す
上面図
上面図
【図４】従来の半導体装置を示す断面図
【図５】従来の半導体装置を示す断面図
１ 第１の半導体チップ
２ 第１の半導体チップよりなる半導体ウエハ
３ 半導体ウエハの保護膜
４ 第１の半導体チップの外部電極
５ 第１の半導体チップの内部電極
６ 接着剤
７ 第２の半導体チップ
８ 第２の半導体チップの内部電極
９ 第２の半導体チップの保護膜
１０ 無電解めっき液
１１ 無電解めっき液槽
１２ 無電解めっきによる析出金属
１３ リードフレームのリード
１４ リードフレームのダイパッド
１５ ボンディングワイヤ
１６ 封止樹脂
１７ コレット
１８ コレットの真空孔
１９ ダイシングの溝
フロントページの続き
(56)参考文献 特開 平６−151701（ＪＰ，Ａ)
特開 平８−148531（ＪＰ，Ａ)
特開 平５−169568（ＪＰ，Ａ)
特開 昭64−55386（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 25/00 - 25/18
Claims (2)
- 【請求項１】 外部電極および長方形の内部電極を有し
た半導体ウエハの表面に長方形の内部電極を有した半導
体チップを、前記半導体ウエハの内部電極と前記半導体
チップの内部電極とが直交するよう前記半導体チップの
表面と前記半導体ウエハの表面とが向かい合い、かつ前
記半導体ウエハと前記半導体チップの表面の間に間隙を
有した状態で、前記外部電極および内部電極を除く部分
で接着固定する工程と、前記半導体チップの内部電極と
前記半導体ウエハの内部電極を無電解めっきにより電気
的に接続する工程とよりなることを特徴とする半導体装
置の製造方法。 - 【請求項２】 半導体ウエハの長方形の内部電極および
半導体チップの長方形の内部電極の縦の寸法が横の寸法
の１０倍以上であることを特徴とする請求項１に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33064798A JP3468132B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33064798A JP3468132B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000156459A JP2000156459A (ja) | 2000-06-06 |
| JP3468132B2 true JP3468132B2 (ja) | 2003-11-17 |
Family
ID=18235015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33064798A Expired - Fee Related JP3468132B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468132B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258196A (ja) * | 2002-02-27 | 2003-09-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN100446244C (zh) * | 2003-05-15 | 2008-12-24 | 财团法人熊本高新技术产业财团 | 半导体芯片安装体及其制造方法 |
| JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| WO2010116694A2 (en) | 2009-04-06 | 2010-10-14 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP5489512B2 (ja) * | 2009-04-06 | 2014-05-14 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP6328190B2 (ja) * | 2016-08-24 | 2018-05-23 | キヤノン株式会社 | 固体撮像装置 |
| JP6624298B2 (ja) * | 2016-09-09 | 2019-12-25 | 富士電機株式会社 | 半導体装置製造方法 |
-
1998
- 1998-11-20 JP JP33064798A patent/JP3468132B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000156459A (ja) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US8466552B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| US6534874B1 (en) | Semiconductor device and method of producing the same | |
| WO2009140244A2 (en) | Packaged electronic devices with face-up die having through substrate via connection to leads and die pad | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| US20040089936A1 (en) | Semiconductor device | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| US7232747B2 (en) | Method of wafer bumping for enabling a stitch wire bond in the absence of discrete bump formation | |
| JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
| JP3468132B2 (ja) | 半導体装置の製造方法 | |
| US20180374780A1 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP4544784B2 (ja) | 半導体スタックドパッケージ及びその製造方法 | |
| Tanaka et al. | Low-cost through-hole electrode interconnection for 3D-SiP using room-temperature bonding | |
| JPH07226418A (ja) | チップキャリア半導体装置及びその製造方法 | |
| JP2000260933A (ja) | 半導体装置の製造方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20080290509A1 (en) | Chip Scale Package and Method of Assembling the Same | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| WO2024036678A1 (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |