JP3468132B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3468132B2 JP3468132B2 JP33064798A JP33064798A JP3468132B2 JP 3468132 B2 JP3468132 B2 JP 3468132B2 JP 33064798 A JP33064798 A JP 33064798A JP 33064798 A JP33064798 A JP 33064798A JP 3468132 B2 JP3468132 B2 JP 3468132B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- internal electrodes
- electroless plating
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
- Chemically Coating (AREA)
Description
する第1の半導体チップと、第2のLSIを有する第2
の半導体チップとがフェースダウン方式で接続されてな
る半導体装置の製造方法に関する。
よび小型化を図るために、互いに異なる機能を有するL
SIまたは互いに異なるプロセスにより形成されたLS
Iを有する半導体チップ同士がフェースダウン方式で接
合されてなる半導体装置が提案されている。
図4を参照しながら説明する。まず、第1の半導体チッ
プ110の上に第1の内部電極111およびボンディン
グパッド112が形成されているとともに、第2の半導
体チップ120の上に第2の内部電極121とは半田よ
りなるバンプ122を介して互いに電気的に接続されて
いる。また第1の半導体チップ110と第2の半導体チ
ップ120との間には、絶縁性樹脂130が充填されて
おり、第1の半導体チップ110と第2の半導体チップ
120とはバンプ122および絶縁性樹脂130によっ
て一体化されている。
ームのダイパッド131に樹脂により固定されていると
ともに、第1の半導体チップ110のボンディングパッ
ド112とリードフレームの外部リード132とは、ボ
ンディングワイヤ133を介して電気的に接続されてい
る。第1の半導体チップ110、第2の半導体チップ1
20、ボンディングワイヤ133、ダイパッド131お
よび外部リード132の一部は封止用樹脂135によっ
てパッケージングされている。
て、図4および図5を参照しながら説明する。
の半導体チップ120の内部電極121に半田バンプ1
22を形成する。次に第1の半導体チップ110がウエ
ハ状態の時に第2の半導体チップ120の半田バンプ1
22と第1の半導体チップ110の内部電極111とを
一致させ、第2の半導体チップ120を第1の半導体チ
ップ110に設置する。その後、加熱により半田バンプ
122を溶融させ、第2の半導体チップ120の内部電
極121と第1の半導体チップ110の内部電極111
とを半田付けにより接合する。次に、第1の半導体チッ
プ110をウエハ状態から個別に分割する。最後に、第
1の半導体チップ110をリードフレームのダイパッド
131上にダイボンドし、第1の半導体チップ110の
ボンディングパッド112とリードフレームの外部リー
ド132とをワイヤボンディングにより接続し、封止用
樹脂135によってパッケージングしたものである。
来の半導体装置の製造方法によると、第1の半導体チッ
プと第2の半導体チップとの接続を半田バンプを用いた
半田付けであるため、次に示す課題があった。
ンプが横方向に広がる寸法変化が生じ微細化が困難であ
った。
lであるため、半田接合のためには、Al電極上に半田
と容易に拡散する金属膜、例えば、Ti−Cu−Au等
を形成しておく必要があり、コストの高いものである。
び第2の半導体チップの内部電極が大きいため電気的な
負荷容量が大きくなり、第1の半導体チップと第2の半
導体チップ間の信号伝送において、遅延が大きく、かつ
電力消費の大きいものである。
消することにより、微細な接続を容易にし、高性能な半
導体装置を実現できる半導体装置の製造方法を提供する
ことにある。
外部電極および長方形の内部電極を有した半導体ウエハ
の表面に長方形の内部電極を有した半導体チップを前記
半導体ウエハの内部電極と前記半導体チップの内部電極
が直交するように前記半導体チップの表面と前記半導体
ウエハの表面とが向かい合い、かつ前記半導体ウエハと
前記半導体チップの表面との間に間隙を有した状態で、
前記外部電極および内部電極を除く部分で接着固定する
工程と、前記半導体チップの内部電極と前記半導体ウエ
ハの内部電極とを、無電解めっきにより電気的に接続す
る工程とを有する構成となっている。
の内部電極および半導体チップの長方形の内部電極の縦
の寸法が横の寸法の10倍以上としている。
チップを接合するのに、無電解めっきの金属析出を用
い、LSIチップ同士の接合を片側のLSIは、ウエハ
状態で行うことにより、接合用の半田バンプが広がるこ
とがないため、微細な接続が低コストで実現でき、多ピ
ンLSIへの適用が可能となる。また、接続する内部電
極を縦横比の大きい、長方形の電極とし、それぞれの電
極を直交させる方法であるため、微細な電極で緩い位置
合わせ精度で接合を実現できるため、電極の負荷容量が
小さく高速の信号伝送が容易となり、高機能なモジュー
ルを実現できるものである。
る半導体装置の製造方法について、図面を参照しながら
説明する。図1は本実施の形態における半導体装置の製
造方法の工程別の断面図を示すものである。
2は第1の半導体チップよりなる半導体ウエハ、3は半
導体ウエハの保護膜、4は第1の半導体チップの外部電
極、5は第1の半導体チップの内部電極、6は接着剤、
7は第2の半導体チップ、8は第2の半導体チップの内
部電極、9は第2の半導体チップの保護膜、10は無電
解めっき液、11は無電解めっき液槽、12は無電解め
っきによる析出金属、13はリードフレームのリード、
14はリードフレームのダイパッド、15はボンディン
グワイヤ、16は封止樹脂、17はコレット、18はコ
レットの真空孔、19はダイシングの溝を示している。
は、まずはじめに、図1(a)に示すように、第1の半
導体チップ1からなる半導体ウエハ2の、後に第2の半
導体チップ7を搭載する位置で内部電極5および、外部
電極4をふさがないようにエポキシ、ポリイミド、アク
リル等の接着剤6を塗布する。
体チップ7を半導体ウエハ2の接着剤6を塗布した領域
に、内部電極5,8同士が一致するようにコレット17
にて真空吸着した状態でフェースダウンにて設置する。
その後コレット17を介して加熱することにより接着剤
6を硬化し、第2の半導体チップ7を半導体ウエハ2上
に固定する。加熱温度は100[℃]〜300[℃]程
度である。内部電極5,8の大きさは、第2の半導体チ
ップ7と半導体ウエハ2とを接続するための電極である
ため小さくてよく、数[μm□]〜100[μm□]程
度である。また、この時、第1の半導体チップ1と第2
の半導体チップ7の表面間との間隙は、数[μm]から
100[μm]である。また、接着剤6は、内部電極
5,8の表面には流れないようにしておく。この工程を
繰り返すことにより、半導体ウエハ2上に複数個の第1
の半導体チップ1を接着剤6により固定する。次に、例
えば内部電極5,8がアルミニウム(Al)で、後に行
う無電解めっきで析出させる金属がニッケル(Ni)の
場合は、まず、硝酸、燐酸等の溶液に浸漬し、内部電極
5,8および外部電極4のAl表面の酸化膜を除去す
る。
体チップ1が接着固定された半導体ウエハ2を無電解め
っき液槽11に浸漬する。この時、第2の半導体チップ
7と半導体ウエハ2間の間隙に無電解めっき液10が浸
入する。無電解めっき液10は、析出させる金属がNi
の場合は、例えば、硫酸Ni等を含む溶液を用いる。ま
た、Niの無電解めっき液に浸漬する前には、内部電極
5,8のAl表面を亜鉛等で置換する。本実施形態では
Niを析出金属12として説明する。
5,8から析出した析出金属12であるNiは一体とな
り、析出金属12により第1の半導体チップ1の内部電
極5と第2の半導体チップ7の内部電極8とが電気的に
接続される。この時、析出金属12であるNiの表面に
さらに金(Au)を無電解めっきすることにより、信頼
性を向上させることができるとともに、後に外部電極4
上にボンディングワイヤ等を接合するときに大変歩留ま
りの高いものとなる。それぞれの溶液に浸漬し処理した
後は、純水等の溶液で洗浄した後に次の処理を実施す
る。このように、従来のような半田バンプによる接合で
はなく、Al電極に直接無電解めっきで析出させる析出
金属12で接合するため、従来のようにAl電極上に予
め半田の拡散が生じる金属の形成も不要となるととも
に、ウエハ状態で全てのチップの接合を一括で接合でき
るため、飛躍的に生産性が向上し、低コストで高密度の
接続を実現することができる。
ハ2をダイシングし、第1の半導体チップ1に分離す
る。ここで、第1の半導体チップ1に分離する前に、外
部電極4にプロービングし、第1の半導体チップ1と第
2の半導体チップ7とが接合された状態で特性検査を行
うことができる。
体チップ7が接合された第1の半導体チップ1をリード
フレームのダイパッド14にダイボンドし、第1の外部
電極4とリードフレームのリード13とをボンディング
ワイヤ15にて接続し、最後に封止樹脂16にて封止す
ることによりパッケージングしたものである。この時、
封止樹脂16は、金型への樹脂注入時に第1の半導体チ
ップ1と第2の半導体チップ7との間隙にまで注入され
る。また、第1の半導体チップ1と第2の半導体チップ
7との間隙への樹脂注入は、パッケージの封止樹脂16
とは異なる樹脂を封止樹脂で封止する前に行ってもかま
わない。また、封止樹脂16が第1の半導体チップ1と
第2の半導体チップ7との間隙には、樹脂が注入されな
い状態としてもかまわない。
した方法とは異なる無電解めっき方法を用いた場合の半
導体装置の製造方法の工程別の断面図を示す。すなわち
本実施形態は、半導体ウエハ2の表面のみを無電解めっ
き液で濡らし、下方から加熱する方法について説明す
る。
上記した方法と同様に第2の半導体チップ7を半導体ウ
エハ2上に接着剤6で固定する。
ハ2の表面に無電解めっき液10をディスペンサー20
により滴下することにより、第2の半導体チップ7と半
導体ウエハ2の表面間との間隙に無電解めっき液10を
注入する。この時、半導体ウエハ2上に十分な無電解め
っき液10を滴下することにより、容易に間隙に無電解
めっき液10が浸入する。
ハ2の裏面よりホットプレート21等で無電解めっき液
10を加熱する。この状態で所定時間放置することによ
り、図2(d)に示すように第2の半導体チップ7の内
部電極8と半導体ウエハ2の内部電極5とにNi等の金
属12が析出することにより、第2の半導体チップ7の
内部電極8と半導体ウエハ2の内部電極5とを電気的に
接続する。ここで第2の半導体チップ7と半導体ウエハ
2との間隙に無電解めっき液10を充填させる方法とし
て、半導体ウエハ2のほぼ中央に無電解めっき液10を
滴下させ、半導体ウエハ2を回転させることにより、第
2の半導体チップ7と半導体ウエハ2との間隙に無電解
めっき液10を充填する方法を用いてもよい。
で洗浄する。無電解めっき液の除去は、純水に浸漬する
ことにより純水と置換する方法、あるいは、半導体ウエ
ハ2を高速で回転させることにより、無電解めっき液1
0を振り切る方法などを用いる。以上のような第2の実
施形態によれば、内部電極同士を接続するための無電解
めっき処理に必要な無電解めっき液10は大変少量で済
むため低コストである。
部電極の形状を長方形とし、ラフな位置合わせ精度で微
細な接続を得る方法について、図3を参照しながら説明
する。図3は、第2の半導体チップ7を半導体ウエハ2
に接着固定した後の状態の上面図であり、それぞれの内
部電極5,8が重なり合った状態を示したものである。
を縦横比が10倍以上の長方形としておき、夫々の内部
電極5,8の長辺が直交し、かつ内部電極5,8のほぼ
中心同士が一致するように、位置合わせし、前述の実施
形態で述べたように、第2の半導体チップ7を半導体ウ
エハ2に接着固定する。この時、内部電極5,8の寸法
は例えば、短辺の寸法は1[μm]〜5[μm]、長辺
は50[μm]〜100[μm]程度である。このよう
な寸法関係にすることにより、第2の半導体チップ7を
半導体ウエハ2に接着固定するときの位置合わせ精度
は、±20μmから±45[μm]程度と非常に大き
く、簡便な位置合わせ装置で容易に内部電極5,8同士
を一致させることができる。また、内部電極5,8の面
積は、50[μm2]〜100[μm2]程度と通常の電
極2500[μm2]から10000[μm2]に比べ非
常に小さくできるため、内部電極の電気的な負荷容量が
小さくなり高速の電気信号を容易に伝送できるととも
に、消費電力の低減化も可能となる。
は、ウエハ状態のLSIに他のLSIをフェースダウン
で接着剤で固定し、互いの電極を無電解めっきして析出
した金属により接合することにより、微細接合を低コス
トで実現できるものであり、また、電極を縦横比の大き
い長方形電極にして、負荷容量を小さくすることができ
るものである。
スダウンでLSIチップを接合するのに、無電解めっき
の金属析出を用いること、また、LSIチップ同士の接
合を片側のLSIは、ウエハ状態で行うことにより、従
来のように接合用の半田バンプが広がることがないた
め、微細な接続が低コストで容易になり、多ピンLSI
への適用が可能となる。また、無電解めっき液の供給方
法として、ウエハの浸漬ではなく、ウエハへの滴下で行
う方法であれば、めっき液の使用量がなく、めっき槽も
不要となり、低コストを実現できる。また、接続する内
部電極を縦横比の大きい、長方形の電極とし、それぞれ
の電極を直交させる方法であるため、微細な電極で緩い
位置合わせ精度で接合を実現できるため、電極の負荷容
量が小さく高速の信号伝送が容易となり、高機能なモジ
ュールを実現できる。
方法を示す工程別の断面図
方法を示す工程別の断面図
上面図
Claims (2)
- 【請求項1】 外部電極および長方形の内部電極を有し
た半導体ウエハの表面に長方形の内部電極を有した半導
体チップを、前記半導体ウエハの内部電極と前記半導体
チップの内部電極とが直交するよう前記半導体チップの
表面と前記半導体ウエハの表面とが向かい合い、かつ前
記半導体ウエハと前記半導体チップの表面の間に間隙を
有した状態で、前記外部電極および内部電極を除く部分
で接着固定する工程と、前記半導体チップの内部電極と
前記半導体ウエハの内部電極を無電解めっきにより電気
的に接続する工程とよりなることを特徴とする半導体装
置の製造方法。 - 【請求項2】 半導体ウエハの長方形の内部電極および
半導体チップの長方形の内部電極の縦の寸法が横の寸法
の10倍以上であることを特徴とする請求項1に記載の
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33064798A JP3468132B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33064798A JP3468132B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000156459A JP2000156459A (ja) | 2000-06-06 |
JP3468132B2 true JP3468132B2 (ja) | 2003-11-17 |
Family
ID=18235015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33064798A Expired - Fee Related JP3468132B2 (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3468132B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258196A (ja) * | 2002-02-27 | 2003-09-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
CN100446244C (zh) * | 2003-05-15 | 2008-12-24 | 财团法人熊本高新技术产业财团 | 半导体芯片安装体及其制造方法 |
JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
WO2010116694A2 (en) | 2009-04-06 | 2010-10-14 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
JP5489512B2 (ja) * | 2009-04-06 | 2014-05-14 | キヤノン株式会社 | 半導体装置の製造方法 |
JP6328190B2 (ja) * | 2016-08-24 | 2018-05-23 | キヤノン株式会社 | 固体撮像装置 |
JP6624298B2 (ja) * | 2016-09-09 | 2019-12-25 | 富士電機株式会社 | 半導体装置製造方法 |
-
1998
- 1998-11-20 JP JP33064798A patent/JP3468132B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000156459A (ja) | 2000-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US8466552B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US7420814B2 (en) | Package stack and manufacturing method thereof | |
US6534874B1 (en) | Semiconductor device and method of producing the same | |
WO2009140244A2 (en) | Packaged electronic devices with face-up die having through substrate via connection to leads and die pad | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
US20040089936A1 (en) | Semiconductor device | |
JPH06151701A (ja) | 半導体装置の製造方法 | |
US7232747B2 (en) | Method of wafer bumping for enabling a stitch wire bond in the absence of discrete bump formation | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
JP3468132B2 (ja) | 半導体装置の製造方法 | |
US20180374780A1 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
JP2000349228A (ja) | 積層型半導体パッケージ | |
JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
JP4544784B2 (ja) | 半導体スタックドパッケージ及びその製造方法 | |
Tanaka et al. | Low-cost through-hole electrode interconnection for 3D-SiP using room-temperature bonding | |
JPH07226418A (ja) | チップキャリア半導体装置及びその製造方法 | |
JP2000260933A (ja) | 半導体装置の製造方法 | |
JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20080290509A1 (en) | Chip Scale Package and Method of Assembling the Same | |
JPH11260850A (ja) | 半導体装置およびその製造方法 | |
WO2024036678A1 (zh) | 半导体器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |