JP3454776B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3454776B2 JP3454776B2 JP2000125379A JP2000125379A JP3454776B2 JP 3454776 B2 JP3454776 B2 JP 3454776B2 JP 2000125379 A JP2000125379 A JP 2000125379A JP 2000125379 A JP2000125379 A JP 2000125379A JP 3454776 B2 JP3454776 B2 JP 3454776B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- forming
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 40
- 230000015556 catabolic process Effects 0.000 description 14
- -1 phosphorus ions Chemical class 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、更に言えば、高耐圧MOSトランジス
タの耐圧を損なうことなく、低オン抵抗化を図る技術に
関する。
製造方法に関し、更に言えば、高耐圧MOSトランジス
タの耐圧を損なうことなく、低オン抵抗化を図る技術に
関する。
【0002】
【従来の技術】以下、従来の半導体装置について図面を
参照しながら説明する。
参照しながら説明する。
【0003】図8において、51は例えばP型の半導体
基板で、52はN型ウエル領域で、このN型ウエル領域
52内にLP層53(ドリフト領域を構成する。)が形
成されている。54A,54BはLOCOS法により形
成された選択酸化膜(ゲート酸化膜を構成する。)及び
LOCOS酸化膜(素子分離膜を構成する。)である。
基板で、52はN型ウエル領域で、このN型ウエル領域
52内にLP層53(ドリフト領域を構成する。)が形
成されている。54A,54BはLOCOS法により形
成された選択酸化膜(ゲート酸化膜を構成する。)及び
LOCOS酸化膜(素子分離膜を構成する。)である。
【0004】55はゲート酸化膜で、56は前記ゲート
酸化膜55から選択酸化膜54A上にまたがるように形
成されたゲート電極で、57,58は前記ゲート電極5
6に隣接するように形成されたP型のソース領域及びゲ
ート電極56と離間された位置に形成されたP型のドレ
イン領域である。
酸化膜55から選択酸化膜54A上にまたがるように形
成されたゲート電極で、57,58は前記ゲート電極5
6に隣接するように形成されたP型のソース領域及びゲ
ート電極56と離間された位置に形成されたP型のドレ
イン領域である。
【0005】上記した従来の半導体装置は、図8に示す
ように高耐圧化を図るために、前記ドレイン領域58を
取り囲むように深く拡散したドリフト領域(LP層5
3)を有したLDD構造を採用していた。
ように高耐圧化を図るために、前記ドレイン領域58を
取り囲むように深く拡散したドリフト領域(LP層5
3)を有したLDD構造を採用していた。
【0006】
【発明が解決しようとする課題】しかしながら、上記ド
リフト領域(LP層53)の濃度とソース・ドレイン間
耐圧(BVDS)には、図9に示す相関関係があり、従
って、このドリフト領域(LP層53)の濃度には上限
値が存在し、それ以上はドリフト領域(LP層53)の
抵抗値を下げられなかった。
リフト領域(LP層53)の濃度とソース・ドレイン間
耐圧(BVDS)には、図9に示す相関関係があり、従
って、このドリフト領域(LP層53)の濃度には上限
値が存在し、それ以上はドリフト領域(LP層53)の
抵抗値を下げられなかった。
【0007】
【課題を解決するための手段】そこで、上記課題に鑑み
本発明の半導体装置(高耐圧MOSトランジスタ)は、
第1導電型の半導体層上に形成された第1のゲート酸化
膜から第2のゲート酸化膜上にまたがるように形成され
たゲート電極と、このゲート電極に隣接するように形成
された第2導電型のソース領域と、前記ゲート電極と離
間された位置に形成された第2導電型のドレイン領域
と、このドレイン領域を取り囲むように形成された第2
導電型のドリフト領域とを有し、当該ドリフト領域内に
より高濃度な第2導電型不純物層を形成することで、ド
リフト領域の抵抗値を低下させることを特徴とする。
本発明の半導体装置(高耐圧MOSトランジスタ)は、
第1導電型の半導体層上に形成された第1のゲート酸化
膜から第2のゲート酸化膜上にまたがるように形成され
たゲート電極と、このゲート電極に隣接するように形成
された第2導電型のソース領域と、前記ゲート電極と離
間された位置に形成された第2導電型のドレイン領域
と、このドレイン領域を取り囲むように形成された第2
導電型のドリフト領域とを有し、当該ドリフト領域内に
より高濃度な第2導電型不純物層を形成することで、ド
リフト領域の抵抗値を低下させることを特徴とする。
【0008】また、前記第2導電型不純物層は、少なく
とも前記ドレイン領域の一端部から前記ゲート電極の一
端部に隣接するように形成されていることを特徴とす
る。
とも前記ドレイン領域の一端部から前記ゲート電極の一
端部に隣接するように形成されていることを特徴とす
る。
【0009】更に、上記半導体装置の製造方法は、第1
導電型の半導体層内に第2導電型不純物をイオン注入し
拡散させることで第2導電型層を形成する。そして、前
記半導体層上の所定領域に耐酸化性膜を形成し、更に、
前記耐酸化性膜を含む前記半導体層上の所定領域にレジ
スト膜を形成する。続いて、前記耐酸化性膜及び前記レ
ジスト膜をマスクに第2導電型不純物をイオン注入して
前記半導体層上の所定領域にイオン注入層を形成し、前
記レジスト膜を除去した後に前記耐酸化性膜をマスクに
半導体層をLOCOS酸化して選択酸化膜を形成すると
共に前記イオン注入層を拡散させて第2導電型不純物層
を形成する。次に、前記選択酸化膜をマスクに前記半導
体層上を熱酸化してゲート酸化膜を形成し、前記ゲート
酸化膜から選択酸化膜上にまたがるようにゲート電極を
形成する。そして、前記ゲート電極及びに前記選択酸化
膜をマスクに第2導電型不純物をイオン注入して前記ゲ
ート電極に隣接するように第2導電型のソース領域を形
成すると共に、前記ゲート電極と離間された位置に第2
導電型のドレイン領域を形成する工程とを有することを
特徴とする。
導電型の半導体層内に第2導電型不純物をイオン注入し
拡散させることで第2導電型層を形成する。そして、前
記半導体層上の所定領域に耐酸化性膜を形成し、更に、
前記耐酸化性膜を含む前記半導体層上の所定領域にレジ
スト膜を形成する。続いて、前記耐酸化性膜及び前記レ
ジスト膜をマスクに第2導電型不純物をイオン注入して
前記半導体層上の所定領域にイオン注入層を形成し、前
記レジスト膜を除去した後に前記耐酸化性膜をマスクに
半導体層をLOCOS酸化して選択酸化膜を形成すると
共に前記イオン注入層を拡散させて第2導電型不純物層
を形成する。次に、前記選択酸化膜をマスクに前記半導
体層上を熱酸化してゲート酸化膜を形成し、前記ゲート
酸化膜から選択酸化膜上にまたがるようにゲート電極を
形成する。そして、前記ゲート電極及びに前記選択酸化
膜をマスクに第2導電型不純物をイオン注入して前記ゲ
ート電極に隣接するように第2導電型のソース領域を形
成すると共に、前記ゲート電極と離間された位置に第2
導電型のドレイン領域を形成する工程とを有することを
特徴とする。
【0010】また、前記第2導電型不純物層は、通常耐
圧のMOSトランジスタの素子分離膜下に形成するチャ
ネルストッパ層形成工程を転用することで、同一工程で
形成されていることを特徴とする。
圧のMOSトランジスタの素子分離膜下に形成するチャ
ネルストッパ層形成工程を転用することで、同一工程で
形成されていることを特徴とする。
【0011】
【発明の実施の形態】以下、本発明の半導体装置とその
製造方法に係る一実施形態について図面を参照しながら
説明する。
製造方法に係る一実施形態について図面を参照しながら
説明する。
【0012】図1乃至図7は、本発明の高耐圧MOSト
ランジスタの製造方法を各工程順に示した断面図であ
り、一例としてPチャネル型の高耐圧MOSトランジス
タ構造について図示してある。尚、Nチャネル型の高耐
圧MOSトランジスタ構造についての説明は省略する
が、導電型が異なるだけで、同様な構造となっているの
は周知の通りである。
ランジスタの製造方法を各工程順に示した断面図であ
り、一例としてPチャネル型の高耐圧MOSトランジス
タ構造について図示してある。尚、Nチャネル型の高耐
圧MOSトランジスタ構造についての説明は省略する
が、導電型が異なるだけで、同様な構造となっているの
は周知の通りである。
【0013】先ず、図1において、例えばP型半導体基
板1の所望領域にN型不純物をイオン注入し、拡散させ
ることでN型ウエル領域2が形成されている。尚、本工
程では、N型不純物として、例えばリンイオンをおよそ
160KeVの加速電圧で、5×1012/cm2の注入
条件で行い、このリンイオンをおよそ1200℃、16
時間で熱拡散させている。
板1の所望領域にN型不純物をイオン注入し、拡散させ
ることでN型ウエル領域2が形成されている。尚、本工
程では、N型不純物として、例えばリンイオンをおよそ
160KeVの加速電圧で、5×1012/cm2の注入
条件で行い、このリンイオンをおよそ1200℃、16
時間で熱拡散させている。
【0014】続いて、前記基板1上に形成したレジスト
膜3をマスクに前記基板1の所望領域にP型不純物をイ
オン注入してイオン注入層4Aを形成する。そして、図
2に示すように前記イオン注入した不純物を拡散させる
ことで、低濃度のP型層4(以下、LP層4と称す。)
を形成する。ここで、前記LP層4はドリフト領域を構
成することになる。尚、本工程では、P型不純物とし
て、例えばボロンイオンをおよそ80KeVの加速電圧
で、1.2×1013/cm2の注入条件で行い、このボ
ロンイオンをおよそ1100℃、4時間で熱拡散させて
いる。
膜3をマスクに前記基板1の所望領域にP型不純物をイ
オン注入してイオン注入層4Aを形成する。そして、図
2に示すように前記イオン注入した不純物を拡散させる
ことで、低濃度のP型層4(以下、LP層4と称す。)
を形成する。ここで、前記LP層4はドリフト領域を構
成することになる。尚、本工程では、P型不純物とし
て、例えばボロンイオンをおよそ80KeVの加速電圧
で、1.2×1013/cm2の注入条件で行い、このボ
ロンイオンをおよそ1100℃、4時間で熱拡散させて
いる。
【0015】次に、図3において、前記基板1の所定領
域上にシリコン窒化(SiN)膜5及びレジスト膜6を
それぞれパターニング形成する。
域上にシリコン窒化(SiN)膜5及びレジスト膜6を
それぞれパターニング形成する。
【0016】更に、前記シリコン窒化膜5及びレジスト
膜6をマスクにP型不純物をイオン注入してイオン注入
層7を形成する。そして、図5に示すように前記レジス
ト膜6を除去した後に、前記シリコン窒化膜5をマスク
に基板表面をLOCOS酸化して、およそ800nm程
度の膜厚の選択酸化膜8A(ゲート酸化膜を構成す
る。)及びLOCOS酸化膜8B(素子分離膜を構成す
る。)を形成する。このLOCOS酸化処理時に、前記
イオン注入層7内のボロンイオンが拡散されて、ドリフ
ト領域(LP層4)内にFP層7Aが形成され、素子分
離膜(LOCOS酸化膜8B)下に不図示のチャネルス
トッパ層が形成される。即ち、当該FP層7Aは、通常
耐圧(例えば、5V)のNチャネル型MOSトランジス
タ(図示省略)の素子分離膜下に形成するチャネルスト
ッパ層の形成工程を転用しているため、FP層7Aの形
成用に新たに製造工程数が増大するといったことはな
い。尚、本工程では、P型不純物として、例えばボロン
イオンをおよそ80KeVの加速電圧で、1.2×10
13/cm2の注入条件で行い、LOCOS酸化時の熱
処理(およそ1000℃)で当該ボロンイオンを熱拡散
させている。
膜6をマスクにP型不純物をイオン注入してイオン注入
層7を形成する。そして、図5に示すように前記レジス
ト膜6を除去した後に、前記シリコン窒化膜5をマスク
に基板表面をLOCOS酸化して、およそ800nm程
度の膜厚の選択酸化膜8A(ゲート酸化膜を構成す
る。)及びLOCOS酸化膜8B(素子分離膜を構成す
る。)を形成する。このLOCOS酸化処理時に、前記
イオン注入層7内のボロンイオンが拡散されて、ドリフ
ト領域(LP層4)内にFP層7Aが形成され、素子分
離膜(LOCOS酸化膜8B)下に不図示のチャネルス
トッパ層が形成される。即ち、当該FP層7Aは、通常
耐圧(例えば、5V)のNチャネル型MOSトランジス
タ(図示省略)の素子分離膜下に形成するチャネルスト
ッパ層の形成工程を転用しているため、FP層7Aの形
成用に新たに製造工程数が増大するといったことはな
い。尚、本工程では、P型不純物として、例えばボロン
イオンをおよそ80KeVの加速電圧で、1.2×10
13/cm2の注入条件で行い、LOCOS酸化時の熱
処理(およそ1000℃)で当該ボロンイオンを熱拡散
させている。
【0017】続いて、図6において、前記基板1上を熱
酸化して前記選択酸化膜8A及び前記LOCOS酸化膜
8B以外の領域におよそ45nm程度の膜厚のゲート酸
化膜9を形成し、このゲート酸化膜9から選択酸化膜8
A上にまたがるようにゲート電極10をおよそ400n
m程度の膜厚で形成する。尚、本実施形態のゲート電極
10は、POCl3を熱拡散源にしてリンドープし導電
化を図ったポリシリコン膜から構成されている。更に言
えば、このポリシリコン膜の上にタングステンシリサイ
ド(WSix)膜等が積層されて成るポリサイド電極と
しても良い。
酸化して前記選択酸化膜8A及び前記LOCOS酸化膜
8B以外の領域におよそ45nm程度の膜厚のゲート酸
化膜9を形成し、このゲート酸化膜9から選択酸化膜8
A上にまたがるようにゲート電極10をおよそ400n
m程度の膜厚で形成する。尚、本実施形態のゲート電極
10は、POCl3を熱拡散源にしてリンドープし導電
化を図ったポリシリコン膜から構成されている。更に言
えば、このポリシリコン膜の上にタングステンシリサイ
ド(WSix)膜等が積層されて成るポリサイド電極と
しても良い。
【0018】続いて、図7において、前記ゲート電極1
0,前記選択酸化膜8A及び前記LOCOS酸化膜8B
をマスクにP型不純物を注入してP型拡散領域11(以
下、ソース領域11と称す。)及びP型拡散領域12
(以下、ドレイン領域12と称す。)を形成する。尚、
本工程では、例えばボロンイオンをおよそ35KeVの
加速電圧で、1×1015/cm2の注入量で注入し、更
に、例えばニフッ化ボロンイオンをおよそ80KeVの
加速電圧で、2×1015/cm2の注入量で注入するこ
とで、いわゆるDDD構造のソース・ドレイン領域を形
成している。更に言えば、前記ソース・ドレイン領域1
1,12は、上記DDD構造に限定されるものではな
く、いわゆるLDD構造であっても構わない。
0,前記選択酸化膜8A及び前記LOCOS酸化膜8B
をマスクにP型不純物を注入してP型拡散領域11(以
下、ソース領域11と称す。)及びP型拡散領域12
(以下、ドレイン領域12と称す。)を形成する。尚、
本工程では、例えばボロンイオンをおよそ35KeVの
加速電圧で、1×1015/cm2の注入量で注入し、更
に、例えばニフッ化ボロンイオンをおよそ80KeVの
加速電圧で、2×1015/cm2の注入量で注入するこ
とで、いわゆるDDD構造のソース・ドレイン領域を形
成している。更に言えば、前記ソース・ドレイン領域1
1,12は、上記DDD構造に限定されるものではな
く、いわゆるLDD構造であっても構わない。
【0019】以下、図示した説明は省略するが、基板全
面に層間絶縁膜を形成し、当該層間絶縁膜を介してソー
ス電極、ドレイン電極を形成した後に、不図示のパッシ
ベーション膜を形成して半導体装置を完成させる。
面に層間絶縁膜を形成し、当該層間絶縁膜を介してソー
ス電極、ドレイン電極を形成した後に、不図示のパッシ
ベーション膜を形成して半導体装置を完成させる。
【0020】以上説明したように、本発明ではゲート電
極10下のチャネル領域13近傍から前記ドレイン領域
12を取り囲むように形成されるドリフト領域(LP層
4)のある領域内に、より高濃度の不純物層(FP層7
A)を形成することで、耐圧劣化を生じさせることな
く、当該ドリフト領域の抵抗値を下げられる。従って、
高耐圧MOSトランジスタのオン抵抗を減少させること
ができる。
極10下のチャネル領域13近傍から前記ドレイン領域
12を取り囲むように形成されるドリフト領域(LP層
4)のある領域内に、より高濃度の不純物層(FP層7
A)を形成することで、耐圧劣化を生じさせることな
く、当該ドリフト領域の抵抗値を下げられる。従って、
高耐圧MOSトランジスタのオン抵抗を減少させること
ができる。
【0021】更に言えば、上述したように低オン抵抗化
が可能になるため、当該高耐圧MOSトランジスタのゲ
ート幅(GW)サイズを小さくでき、トランジスタの占
有面積の縮小化を可能にすることができる。
が可能になるため、当該高耐圧MOSトランジスタのゲ
ート幅(GW)サイズを小さくでき、トランジスタの占
有面積の縮小化を可能にすることができる。
【0022】また、本発明では、前記FP層7Aの形成
工程が、通常耐圧のMOSトランジスタ(例えば、5V
のNチャネル型MOSトランジスタ)の素子分離膜下に
形成するチャネルストッパ層形成工程を転用し、同一工
程で形成されるために製造工程数が増大することはな
い。
工程が、通常耐圧のMOSトランジスタ(例えば、5V
のNチャネル型MOSトランジスタ)の素子分離膜下に
形成するチャネルストッパ層形成工程を転用し、同一工
程で形成されるために製造工程数が増大することはな
い。
【0023】
【発明の効果】本発明によれば、ドレイン領域を取り囲
むように形成されるドリフト領域内のある領域に、より
高濃度の不純物層を形成することで、耐圧劣化を生じさ
せることなく、当該ドリフト領域の抵抗値を下げること
ができ、低オン抵抗化が可能になる。
むように形成されるドリフト領域内のある領域に、より
高濃度の不純物層を形成することで、耐圧劣化を生じさ
せることなく、当該ドリフト領域の抵抗値を下げること
ができ、低オン抵抗化が可能になる。
【0024】また、上述したように低オン抵抗化が可能
になるため、トランジスタのゲート幅(GW)サイズを
小さくでき、当該トランジスタの占有面積の縮小化が図
れる。
になるため、トランジスタのゲート幅(GW)サイズを
小さくでき、当該トランジスタの占有面積の縮小化が図
れる。
【0025】更に、本発明ではドリフト領域内に形成さ
れる高濃度の不純物層の形成工程を、通常耐圧のトラン
ジスタの素子分離膜下に形成するチャネルストッパ層形
成工程を転用しているため、製造工程数が増大するとい
う問題は発生しない。
れる高濃度の不純物層の形成工程を、通常耐圧のトラン
ジスタの素子分離膜下に形成するチャネルストッパ層形
成工程を転用しているため、製造工程数が増大するとい
う問題は発生しない。
【図1】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図2】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図3】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図4】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図5】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図6】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図7】本発明の一実施形態の半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図8】従来の半導体装置を示す断面図である。
【図9】従来技術の課題を説明するための図である。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平6−120497(JP,A)
特開 昭60−198780(JP,A)
特開 平7−283409(JP,A)
特開 平5−343675(JP,A)
特表 平10−506755(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 29/78
Claims (3)
- 【請求項1】 第1導電型の半導体層上に形成された第
1のゲート酸化膜から第2のゲート酸化膜上にまたがる
ように形成されたゲート電極と、このゲート電極に隣接
するように形成された第2導電型のソース領域と、前記
ゲート電極と離間された位置に形成された第2導電型の
ドレイン領域と、このドレイン領域を取り囲むように形
成された第2導電型のドリフト領域とを有する半導体装
置において、 前記ドレイン領域に隣接するように第2導電型不純物層
が形成されており、前記第2導電型不純物層は、少なく
とも前記ドレイン領域の一端部から前記ゲート電極の一
端部に隣接するように形成されていることを特徴とする
半導体装置。 - 【請求項2】 第1導電型の半導体層内に第2導電型不
純物をイオン注入し拡散させることで第2導電型層を形
成する工程と、 前記半導体層上の所定領域に耐酸化性膜を形成する工程
と、 前記耐酸化性膜を含む前記半導体層上の所定領域にレジ
スト膜を形成する工程と、 前記耐酸化性膜及び前記レジスト膜をマスクに第2導電
型不純物をイオン注入して前記半導体層上の所定領域に
イオン注入層を形成する工程と、 前記レジスト膜を除去した後に前記耐酸化性膜をマスク
に半導体層をLOCOS酸化して選択酸化膜を形成する
と共に前記イオン注入層を拡散させて第2導電型不純物
層及びチャネルストッパ層を形成する工程と、 前記選択酸化膜をマスクに前記半導体層上を熱酸化して
ゲート酸化膜を形成する工程と、 前記ゲート酸化膜から選択酸化膜上にまたがるようにゲ
ート電極を形成する工程と、 前記ゲート電極及び前記選択酸化膜をマスクに第2導電
型不純物をイオン注入して前記ゲート電極に隣接するよ
うに第2導電型のソース領域を形成すると共に前記ゲー
ト電極と離間された位置に第2導電型のドレイン領域を
形成する工程とを有する半導体装置の製造方法。 - 【請求項3】 前記第2導電型不純物層の形成工程は、
素子分離膜下に形成 するチャネルストッパ層形成工程と
同一工程であることを特徴とする請求項2に記載の半導
体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000125379A JP3454776B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体装置とその製造方法 |
TW090103346A TW512533B (en) | 2000-04-26 | 2001-02-15 | Semiconductor device and its manufacturing process |
US09/789,163 US6638827B2 (en) | 2000-04-26 | 2001-02-20 | Semiconductor device and method of manufacturing it |
CNB011113464A CN1223007C (zh) | 2000-04-26 | 2001-03-12 | 半导体装置及其制造方法 |
KR10-2001-0012568A KR100393153B1 (ko) | 2000-04-26 | 2001-03-12 | 반도체 장치 및 그 제조 방법 |
US10/651,855 US7087961B2 (en) | 2000-04-26 | 2003-08-29 | Semiconductor device with reduced on-state resistance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000125379A JP3454776B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308316A JP2001308316A (ja) | 2001-11-02 |
JP3454776B2 true JP3454776B2 (ja) | 2003-10-06 |
Family
ID=18635347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000125379A Expired - Fee Related JP3454776B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3454776B2 (ja) |
-
2000
- 2000-04-26 JP JP2000125379A patent/JP3454776B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001308316A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5413945A (en) | Blanket N-LDD implantation for sub-micron MOS device manufacturing | |
JP3831602B2 (ja) | 半導体装置の製造方法 | |
EP1030363A2 (en) | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors | |
US6815284B2 (en) | Manufacturing method of semiconductor device | |
US6638827B2 (en) | Semiconductor device and method of manufacturing it | |
JP3448546B2 (ja) | 半導体装置とその製造方法 | |
US6078079A (en) | Semiconductor device and method of manufacturing the same | |
US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
US7074683B2 (en) | Semiconductor devices and methods of fabricating the same | |
JP2002057330A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP2796047B2 (ja) | Cmosトランジスタの製造方法 | |
JP3454776B2 (ja) | 半導体装置とその製造方法 | |
JP3363810B2 (ja) | 半導体装置とその製造方法 | |
JP2000068499A (ja) | 半導体装置とその製造方法 | |
JP2002158349A (ja) | 半導体装置とその製造方法 | |
JP3403117B2 (ja) | 半導体装置の製造方法 | |
JPH07297397A (ja) | 半導体装置の製造方法 | |
JP2003092401A (ja) | 半導体装置の製造方法 | |
JP2001068560A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH06140590A (ja) | 半導体装置の製造方法 | |
JPH0575045A (ja) | 半導体装置の製造方法 | |
JPH07254645A (ja) | 半導体装置の製造方法 | |
KR0161884B1 (ko) | 반도체 소자의 제조방법 | |
JP2900686B2 (ja) | 半導体装置及びその製造方法 | |
JP2002368123A (ja) | Mos型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |