JP2003059933A - シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ - Google Patents

シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ

Info

Publication number
JP2003059933A
JP2003059933A JP2001246564A JP2001246564A JP2003059933A JP 2003059933 A JP2003059933 A JP 2003059933A JP 2001246564 A JP2001246564 A JP 2001246564A JP 2001246564 A JP2001246564 A JP 2001246564A JP 2003059933 A JP2003059933 A JP 2003059933A
Authority
JP
Japan
Prior art keywords
wafer
silicon
heat treatment
epitaxial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001246564A
Other languages
English (en)
Inventor
Akihiro Kimura
明浩 木村
Hidehiko Nakano
秀彦 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001246564A priority Critical patent/JP2003059933A/ja
Publication of JP2003059933A publication Critical patent/JP2003059933A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 低温・短時間化されたデバイスプロセスに投
入する前の状態で、エピ層のヘイズ、LPD等の欠陥レ
ベルが低減され、かつ酸素析出が制御されたシリコンエ
ピタキシャルウエーハならびにその製造方法を提供す
る。 【解決手段】 シリコン単結晶をスライスして得られる
シリコンウエーハ表面にエピタキシャル層を形成するシ
リコンエピタキシャルウエーハの製造方法において、少
なくともシリコン単結晶インゴットをスライスする際に
生じた加工歪層を除去した後に、酸素析出熱処理を施
し、次にウエーハ表面にエピタキシャル成長を行い、そ
の後にエピタキシャル層の表面を鏡面研磨するシリコン
エピタキシャルウエーハの製造方法ならびにこの方法に
より製造されたエピタキシャルウエーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンエピタキシ
ャルウエーハの製造方法およびこれから得られるシリコ
ンエピタキシャルウエーハに関する。
【0002】
【従来の技術】近年の半導体素子の高集積化に伴い、デ
バイスプロセスが低温・短時間化している。さらに、近
い将来の直径300mmシリコンウエーハ時代において
は、ウエーハ自重によるスリップ転位の発生を抑制する
ためにも、低温・短時間化されたデバイスプロセスが必
須となりつつある。そうなると、これまでのようなデバ
イスプロセス中での熱処理によるBMD(Bulk M
icro Defect、ここでは特に酸素析出物によ
る内部微小欠陥)の形成や成長によるゲッタリング効果
は期待できない。従って、低温・短時間化されたデバイ
スプロセスに投入する前に、酸素析出熱処理を予めウエ
ーハに施してBMD密度を増加させておくことによりウ
エーハにゲッタリング効果を付与することが重要であ
る。この処理をウエーハメーカーが行えば、デバイスメ
ーカーの受けるメリットは極めて大きい。
【0003】また、近年の半導体素子の高集積化に伴
い、半導体中の結晶欠陥、特に表面および表面近傍の結
晶欠陥の低減が重要になってきている。このため、結晶
欠陥の少ないエピタキシャルウエーハ(以下、エピウエ
ーハと略記する場合がある)の需要は年々高まってい
る。そこで酸素析出を促進する熱処理を施したエピウエ
ーハの需要が高まることが予想されるが、従来は例えば
図2に示したようなフローで製造されていた。
【0004】すなわち、例えばCZ法で引き上げられた
シリコン単結晶インゴットをスライスし(a)、次いで
化学エッチング工程にかけて化学エッチドウエーハ(Ch
emical Eched Wafer、以下、CWと略記することがあ
る)とし(b)、酸素析出熱処理(以下、HTと略記す
ることがある)を行い(c)、鏡面研磨を施して鏡面研
磨ウエーハ(Mirror Polished Wafer、以下、PWと略
記することがある)を得た後(d)、最後にエピタキシ
ャル成長(Epitaxitial Growth、以下、EPと略記す
ることがある)を行い(e)、シリコンエピタキシャル
ウエーハを作製していた。
【0005】しかしながらこの工程順に従ってエピタキ
シャルウエーハを作製すると、酸素析出熱処理工程にお
いて形成、成長させた析出物が、鏡面研磨工程によりウ
エーハ表面に現れ、これがこの上に成長させるエピタキ
シャル層(以下、エピ層ということがある)に伝搬し、
エピ層欠陥となってしまうことがあった。特に、結晶に
窒素をドープすると微小酸素析出物が高密度に形成され
るため(例えば、1999年春季第46回応用物理学関係連合
講演会 予稿集No. 1, p. 469, 29a-ZB-5, 相原他 参
照)、BMDの形成、成長によるゲッタリングには有利
であるが、このエピ層欠陥の問題が大きくなる。
【0006】エピウエーハの製造方法としては他に、C
W→PW→HT→EPという工程順も考えられる。しか
し、このような工程順では、鏡面研磨工程後の酸素析出
熱処理によりウエーハ表面のヘイズが悪化し、その上に
形成されたエピ層のヘイズも悪化してしまう。このヘイ
ズの悪化をエピタキシャル成長工程で改善するのは難し
い。
【0007】また他に、CW→PW→EP→HTという
工程順も考えられるが、EP工程後に熱処理を行うこと
により、表面のヘイズやLPD(Light Point Defect、
光散乱法による欠陥の総称)レベルが悪化することがあ
るため、積極的にこの工程を採用するには至らなかっ
た。
【0008】
【発明が解決しようとする課題】本発明はこのような問
題点に鑑みてなされたもので、低温・短時間化されたデ
バイスプロセスに投入する前の状態で、エピ層の基板起
因の欠陥(エピ層欠陥)、ヘイズ、LPD等の欠陥レベ
ルが低減され、かつ酸素析出が制御されたシリコンエピ
タキシャルウエーハを提供することを主たる目的として
いる。
【0009】
【課題を解決するための手段】上記課題を解決するため
の本発明は、シリコン単結晶をスライスして得られるシ
リコンウエーハ表面にエピタキシャル層を形成するシリ
コンエピタキシャルウエーハの製造方法において、少な
くともシリコン単結晶インゴットをスライスする際に生
じた加工歪層を除去した後に、酸素析出熱処理を施し、
次にウエーハ表面にエピタキシャル成長を行い、その後
にエピタキシャル層の表面を鏡面研磨することを特徴と
するシリコンエピタキシャルウエーハの製造方法である
(請求項1)。
【0010】このような工程順に従ってエピタキシャル
ウエーハを製造すれば、バルク部には高密度にBMDが
形成されるのと同時に、ウエーハ表面においては酸素の
外方拡散によりBMDのない領域(以下、BMD−DZ
と略記する場合がある)が得られる。従って、このBM
D−DZ上にエピ層を成長させれば、BMDに誘起され
るエピ層欠陥は存在せず、極めてエピ層欠陥の少ないエ
ピウエーハが得られる。さらにエピ層成長時にはウエー
ハバルク部のBMDの働きによるIG(Intrinsic Gett
ering: イントリンシック ゲッタリング)効果が期待
できるため、エピ層の品質は重金属不純物が排除された
きわめて良好なものとなる。
【0011】更に、最終工程としてエピ層表面にPW工
程を行うため、EP工程で悪化した表面のヘイズ、LP
D等の欠陥レベルが鏡面研磨ウエーハと同等レベルに改
善される。
【0012】従って、エピ層の基板起因の欠陥、ヘイ
ズ、LPD等の欠陥を低減し、かつ酸素析出が制御され
た高品質のシリコンエピタキシャルウエーハを製造する
ことが出来る。
【0013】この場合、加工歪層の除去を化学エッチン
グで行うことが好ましい(請求項2)。化学エッチング
であれば、加工歪み層を容易に除去することができる
し、最終工程としてPW工程を行うので、EP工程を行
う基板は加工歪さえ除去されていれば良いので、化学エ
ッチドウエーハで十分対応することが出来る。
【0014】またこの場合、スライスするシリコン単結
晶を、窒素ドープしたシリコン単結晶とすることができ
る(請求項3)。窒素ドープしたシリコン単結晶には、
結晶成長時に形成された酸素析出核が高密度に存在して
いる(例えば、1999年春季第46回応用物理学関係連合講
演会 予稿集No. 1, p. 469, 29a-ZB-5, 相原他 参
照)。このような窒素ドープシリコン単結晶ウエーハに
酸素析出熱処理を行えば、既に存在している析出核を成
長させれば良いので、析出核を形成するための熱処理が
不要となる。従って熱処理時間を短縮することが可能と
なるため、生産性向上、コストダウンを図ることが出来
る。
【0015】さらにこの場合、酸素析出熱処理を非酸化
性雰囲気下で行うことが好ましい(請求項4)。酸化性
雰囲気下で酸素析出熱処理を行なうと、シリコンウエー
ハにOSF(Oxidation-induced Stacking Fault: 酸化
誘起積層欠陥)が発生する場合があり、その直後にエピ
成長を行なうと、これがエピタキシャル層の欠陥を誘起
することがある。しかし、非酸化性雰囲気下で酸素析出
熱処理を行なうことにより、このOSFの発生を防止す
ることができる。
【0016】そして本発明によれば、デバイスプロセス
に投入する前の状態で、エピ層の基板起因の欠陥あるい
は表面のヘイズ、LPD等の欠陥が低減され、かつ酸素
析出が制御された高品質のシリコンエピタキシャルウエ
ーハが提供される(請求項5)。
【0017】
【発明の実施の形態】以下、本発明について実施の形態
を図面を参照しながら説明するが、本発明はこれらに限
定されるものではない。図1は、本発明に係るシリコン
エピタキシャルウエーハの製造方法の一実施形態の概要
を示すフロー図である。
【0018】図1において、先ずCZ法により引上げた
シリコン単結晶インゴットをスライス(a)し、少なく
ともスライスする際に生じた加工歪層を化学エッチング
(b)で除去した後に、酸素析出熱処理(c)を施し、
次にウエーハ表面にエピタキシャル成長(d)を行い、
その後にエピタキシャル層の表面を鏡面研磨(e)する
という工程を行うものである。
【0019】以下、上記工程順にしたがい更に詳細に説
明する。まずシリコン単結晶を引き上げ、単結晶インゴ
ットをスライスし、この時に生じた加工歪を除去するた
めにラッピング、ウエーハ周辺の面取り及びエッチング
等を行う。これらの方法はいずれも従来技術によれば良
く、例えば単結晶引き上げは、CZ法、MCZ法、EC
Z法、EMCZ法、FZ法等いずれの方法を用いても良
い。
【0020】また、単結晶へのリン、ホウ素、ヒ素、窒
素、炭素等の不純物の添加についても特に限定されな
い。これらのドーパントを添加する場合、ドープする濃
度はユーザー仕様通りにすれば良い。
【0021】用いる基板の直径も任意であるが、300mm
以上の大口径ウエーハを用いる場合、半導体素子の高集
積化やウエーハ自重によるスリップ転位の発生を抑制す
るために、デバイスプロセスが低温・短時間化してい
る。このため、従来のようなデバイスプロセス中でのB
MDの形成や成長によるゲッタリング効果は期待できな
いため、本発明の効果が顕著に得られる。
【0022】シリコン単結晶インゴットのスライス
(a)も既知の内周刃、外周刃を用いる方法、ワイヤー
ソー等いずれの方法でスライスしても良い。面取りも、
従来のダイヤモンド砥石による面取り加工でも良いし、
面取り部からの発塵低減に適した鏡面面取り加工を施し
ても良い。ラッピングも平行定盤間にラップ液を流して
研削する従来技術が適用されるし、平面研削盤を用いて
も良い。
【0023】エッチング(b)は、スライス、ラッピン
グ、面取り等の機械加工プロセスを行った際に生じた加
工歪層を除去することを目的としており、化学エッチン
グで完全に除去することが出来る。このエッチング液に
はフッ酸、硝酸、酢酸から成る混酸を水で希釈した酸エ
ッチング液が用いられる。また、NaOHやKOH等を
用いたアルカリエッチングで行っても良いし、酸エッチ
ングと組み合わせて使用することも出来る。
【0024】次いで酸素析出熱処理(c)を行う。この
酸素析出熱処理は酸素析出を制御する熱処理であり、例
えば、450℃〜800℃での酸素析出核を形成する熱処理
と、800℃以上での酸素析出物を成長させる熱処理のよ
うな2段熱処理を用いることが一般的であるが、これに
限定されるものではない。また、この酸素析出熱処理は
ドナーキラー熱処理を兼ねることが出来る。そうすれ
ば、高抵抗基板を用いた場合でもドナーキラー熱処理を
単独で行う必要はない。また、この酸素析出熱処理条件
は、ユーザーから求められるBMDサイズ、密度等を考
慮してそれに適したものにすれば良い。熱処理も従来の
装置を使用よれば良く、抵抗加熱を用いたバッチ式の炉
や、枚葉式の急速加熱・急速冷却装置:RTA(Rapid
Thermal Annealer)等が一般的であるが、これらに限定
されるものではない。
【0025】特に、窒素ドープされた基板を用いた場
合、前述のように結晶成長時に形成された酸素析出核を
成長させれば良いので、析出核を形成するための熱処理
が不要となる。従って、酸素析出熱処理を単段とするこ
とも可能であり、熱処理時間を短縮することができるた
め、生産性向上、コストダウンを図ることが出来る。
【0026】また、この熱処理を非酸化性雰囲気下で行
えば、OSFが発生することがなく、ひいてはOSFに
誘起されたエピ層欠陥が発生することがないため、極め
てエピ層欠陥の少ないエピウエーハが得られる。
【0027】次に、ウエーハ表面にエピタキシャル層を
堆積、成長(d)させる。EP工程も従来の方法で行え
ばよく、エピタキシャル成長前に行う水素ベークや塩酸
エッチングの有無等に限定されない。また、エピタキシ
ャル成長も常圧、減圧成長等いずれをも用いることがで
き、エピリアクターもバッチ式、枚葉式等、特に限定さ
れずに用いることができる。原料ガスもSiCl、S
iHCl、SiHCl、SiH等、一般的に用
いられるものの全てを用いることが出来る。なお、本発
明の場合、エピタキシャル成長の後、研磨を行うので、
エピ層の厚さは「所望の厚さ(ユーザーに指定された厚
さ)+PW加工で研磨される厚さ」とすることが必要で
ある。
【0028】このように熱処理直後にエピ成長を行え
ば、熱処理による酸素の外方拡散によりウエーハ表面に
形成されたBMD−DZ上に直接エピ層を成長させるこ
とになる。このため、酸素析出物起因のエピ層欠陥が発
生することはなく、極めてエピ層欠陥の少ないエピウエ
ーハが得られる。またエピタキシャル成長の際には、ウ
エーハバルク部のBMDにより十分なIG効果が得られ
るため、形成されるエピ層は重金属不純物等の少ない極
めて良好なものとすることができる。
【0029】EP工程後、エピタキシャル層表面の鏡面
研磨(e)を行う。これも従来の方法によれば良く、こ
のようにEP工程後にエピ層表面の鏡面研磨工程を行う
ため、フラットネス、マイクロラフネス、ヘイズに代表
されるような表面品質は鏡面ウエーハと同等になり、エ
ピウエーハの表面品質がより一層改善される。また、L
PDレベルやクラウン(EP工程でウエーハ周辺部にシ
リコンが異常成長したもの)もエピ層表面を研磨するこ
とにより同時に改善されるという効果もある。
【0030】
【実施例】以下に本発明の実施例及び比較例を挙げて、
本発明を詳細に説明するが、本発明はこれらに限定され
るものではない。 (実施例1)直径200mm(8インチ)、ボロン添加、抵抗
率0.01Ω・cm、初期酸素濃度16ppma[JEIDA(J
apan Electronic Industry
Development and Associati
on:日本電子工業振興協会)の換算係数を使用]の結
晶をCZ法により引き上げ、ワイヤーソーによりスライ
スし、ラッピング、鏡面面取りを行い、フッ酸、硝酸、
酢酸の混酸液による化学エッチングを行った。その後、
窒素雰囲気下で800℃/4h+1000℃/16hの熱処理を行っ
た。次いで、1130℃でエピ層(ボロン添加、抵抗率10Ω
・cm)を22μm堆積した後、エピ層表面の鏡面研磨工
程を行った。
【0031】この時の研磨代を求めるために、ボロン添
加、抵抗率10Ω・cmのダミーウエーハを用意して、上
記と同様の研磨を行った。静電容量式非接触厚さ計CL
−250(小野測器製)により測定した研磨前後でのウ
エーハ厚さの差から、今回の研磨代を12μmと見積もっ
た。また、FT−IR法(フーリエ変換赤外分光法)に
よるエピ層厚さ測定(測定器:QS−300、アクセン
ト オプティカル テクノロジーズ社製)により、抵抗
率0.01Ω・cmのウエーハ上のエピ層厚さは10μmであ
り、エピ層が所望の厚さとなっていることを確認した。
【0032】光散乱式のパーティクルカウンター:SP
−1(KLAテンコール社製)によるエピ層表面の測定
では、LPD(サイズ0.09μm以上)は0個/ウエーハで
あった。SP−1によるヘイズは平均値で0.072ppm(Na
rrowモード)であり、これは通常の鏡面研磨ウエーハと
同レベルである。また、静電容量式のフラットネス測定
器:ウルトラスキャン9650(ADE社製)でフラッ
トネスを測定し、ウエーハ内最大値を10枚のウエーハで
平均したところ、SFQR(Site Front leastsQuares
<site> Range)で0.20μm(20mmx20mmサイト)であ
り、通常の鏡面研磨ウエーハ並であった。また、赤外干
渉法を用いた欠陥評価装置であるアクセント オプティ
カル テクノロジーズ社製OPP(Optical Precipitat
e Profiler)により、ウエーハバルク部におけるBMD
密度を測定したところ、2×10/cmの高密度が
得られていることがわかった。
【0033】(実施例2)直径300mm(12インチ)、ボ
ロン添加、抵抗率10Ω・cm、初期酸素濃度16ppma-JEI
DA、窒素濃度4x1013/cm3の結晶をMCZ法により引き上
げ、ワイヤーソーによりスライスし、ラッピングし、面
取りを行い、水酸化ナトリウム水溶液による化学エッチ
ングを行った。その後、アルゴン雰囲気下で1000℃/16h
の熱処理(急速降温によるドナーキラー熱処理を兼ね
る)を行った。次いで、1130℃でエピ層(ボロン添加、
抵抗率10Ω・cm)を22μm堆積した後、両面研磨・平
坦化研磨及び鏡面面取りを行った。
【0034】両面研磨及び平坦化研磨それぞれでの研磨
代から、今回の表面側の研磨代を12μmと見積もった。
また、非接触厚さ計CL−250により測定したEP工
程前のウエーハ厚さとエピ層鏡面研磨工程後のウエーハ
厚さの差から、基板上に堆積しているエピ層厚さは10μ
mと見積もられたため、エピ層が所望の厚さとなってい
ることが確認できた。
【0035】パーティクルカウンター:SP−1による
測定では、LPD(サイズ0.09μm以上)は0個/ウエー
ハであった。SP−1によるヘイズは平均値で0.043ppm
(Narrowモード)であり、これは通常の鏡面研磨ウエー
ハと同レベルである。また、静電容量式のフラットネス
測定器:AFS(Advanted Flatness System)−3220
(ADE社製)でフラットネスを測定したところ、SF
QD(Site Front least sQuares <site> Deviation)
のウエーハ面内の平均値で0.036μm(26mmx32mmサイ
ト)であり、通常の鏡面研磨ウエーハ並であった。ま
た、前記欠陥評価装置OPPによりウエーハバルク部に
おけるBMD密度を測定したところ、8×10/cm
の高密度が得られていることがわかった。
【0036】(比較例1)直径200mm(8インチ)、ボロ
ン添加、抵抗率0.01Ω・cm、初期酸素濃度16ppma-JEI
DAの結晶をCZ法により引き上げ、ワイヤーソーにより
スライスし、ラッピング、鏡面面取りを行い、混酸液に
よる化学エッチングを行った。その後、窒素雰囲気下で
800℃/4h+1000℃/16hの熱処理を行い、鏡面加工を行
い、1130℃でエピ層(ボロン添加、抵抗率10Ω・cm)
を10μm堆積して、エピタキシャルウエーハを得た。
【0037】このエピウエーハをパーティクルカウンタ
ー:SP−1により測定したところ、3593個/ウエーハ
のLPD(サイズ0.09μm以上)がウエーハ全面で一様
に検出され、ヘイズは平均値で0. 313ppm(Narrowモー
ド)であった。ウルトラスキャン9650によるフラッ
トネスはSFQRで0.25μmであった。これら全ての品
質特性が、実施例1に比べ明らかに劣っていた。
【0038】(比較例2)直径200mm(8インチ)、ボロ
ン添加、抵抗率0.01Ω・cm、初期酸素濃度16ppma-JEI
DAの結晶をCZ法により引き上げ、ワイヤーソーにより
スライスし、ラッピング、鏡面面取りを行い、混酸液に
よる化学エッチングを行った後、鏡面加工を行った。そ
の後、ドライ酸素雰囲気下で800℃/4h+1000℃/16hの熱
処理を行った後に酸化膜を除去し、1130℃でエピ層(ボ
ロン添加、抵抗率10Ω・cm)を10μm堆積して、エピ
タキシャルウエーハを得た。
【0039】このエピウエーハをパーティクルカウンタ
ー:SP−1により測定したところ、438個/ウエーハの
LPD(サイズ0.09μm以上)がリング状に検出され、
ヘイズは平均値で0. 274ppm(Narrowモード)であっ
た。ウルトラスキャン9650によるフラットネスはS
FQRで0.22μmであった。これら全ての品質特性が、
実施例1に比べ明らかに劣っていた。
【0040】(比較例3)直径200mm(8インチ)、ボロ
ン添加、抵抗率0.01Ω・cm、初期酸素濃度16ppma-JEI
DAの結晶をCZ法により引き上げ、ワイヤーソーにより
スライスし、ラッピング、鏡面面取りを行い、混酸液に
よる化学エッチングを行った後、鏡面加工を行った。そ
の後、1130℃でエピ層(ボロン添加、抵抗率10Ω・c
m)を10μm堆積し、窒素雰囲気下で800℃/4h+1000℃/1
6hの熱処理を行った。
【0041】このエピウエーハをパーティクルカウンタ
ー:SP−1により測定したところ、124個/ウエーハの
LPD(サイズ0.09μm以上)が検出され、ヘイズは平
均値で0. 238ppm(Narrowモード)であった。ウルトラ
スキャン9650によるフラットネスはSFQRで0.22
μmであった。これら全ての品質特性が、実施例1に比
べ明らかに劣っていた。
【0042】(比較例4)直径300mm(12インチ)、ボ
ロン添加、抵抗率10Ω・cm、初期酸素濃度16ppma-JEI
DA、窒素濃度4x1013/cm3の結晶をMCZ法により引き上
げ、ワイヤーソーによりスライスし、ラッピングし、面
取りを行い、水酸化ナトリウム水溶液による化学エッチ
ングを行った。その後、アルゴン雰囲気下で1000℃/16h
の熱処理(急速降温によるドナーキラー熱処理を兼ね
る)を行い、両面研磨・平坦化研磨及び鏡面面取りを行
った。次いで、1130℃でエピ層(ボロン添加、抵抗率10
Ω・cm)を10μm堆積して、エピタキシャルウエーハ
を得た。
【0043】パーティクルカウンター:SP−1による
測定では、9219個/ウエーハのLPD(サイズ0.09μm以
上)がウエーハ全面で一様に検出された。SP−1によ
るヘイズは平均値で0.308ppm(Narrowモード)であっ
た。また、フラットネス測定器:AFS−3220でフ
ラットネスを測定したところ、SFQDで0.044μmであ
った。これら全ての品質特性が、実施例2に比べ明らか
に劣っていた。
【0044】(比較例5)直径300mm(12インチ)、ボ
ロン添加、抵抗率10Ω・cm、初期酸素濃度16ppma-JEI
DA、窒素濃度4x1013/cm3の結晶をMCZ法により引き上
げ、ワイヤーソーによりスライスし、ラッピングし、面
取りを行い、水酸化ナトリウム水溶液による化学エッチ
ングを行った。その後、両面研磨・平坦化研磨及び鏡面
面取りを行い、ドライ酸素雰囲気下で1000℃/16hの熱処
理(急速降温によるドナーキラー熱処理を兼ねる)を行
った後、酸化膜を除去し、1130℃でエピ層(ボロン添
加、抵抗率10Ω・cm)を10μm堆積して、エピタキシ
ャルウエーハを得た。
【0045】パーティクルカウンター:SP−1による
測定では、629個/ウエーハのLPD(サイズ0.09μm以
上)がリング状に検出された。SP−1によるヘイズは
平均値で0.290ppm(Narrowモード)であった。また、フ
ラットネス測定器:AFS−3220でフラットネスを
測定したところ、SFQDで0.042μmであった。これら
全ての品質特性が、実施例2に比べ明らかに劣ってい
た。
【0046】(比較例6)直径300mm(12インチ)、ボ
ロン添加、抵抗率10Ω・cm、初期酸素濃度16ppma-JEI
DA、窒素濃度4x1013/cm3の結晶をMCZ法により引き上
げ、ワイヤーソーによりスライスし、ラッピングし、面
取りを行い、水酸化ナトリウム水溶液による化学エッチ
ングを行った。その後、両面研磨・平坦化研磨及び鏡面
面取りを行い、1130℃でエピ層(ボロン添加、抵抗率10
Ω・cm)を10μm堆積した。次いで、窒素雰囲気下で1
000℃/16hの熱処理(急速降温によるドナーキラー熱処
理を兼ねる)を行った。
【0047】パーティクルカウンター:SP−1による
測定では、LPD(サイズ0.09μm以上)は173個/ウエ
ーハであった。SP−1によるヘイズは平均値で0.244p
pm(Narrowモード)であった。また、フラットネス測定
器:AFS−3220でフラットネスを測定したとこ
ろ、SFQDで0.042μmであった。これら全ての品質特
性が、実施例2に比べ明らかに劣っていた。
【0048】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
【0049】例えば、上記実施形態においては、直径20
0mm(8インチ)及び300mm(12インチ)のシリコン単結
晶ウエーハからエピタキシャルウエーハを作製する場合
につき例を挙げて説明したが、本発明はこれには限定さ
れず、直径100〜400mm(4〜16インチ)あるいはそれ以
上のシリコン単結晶にも適用できる。
【0050】
【発明の効果】以上詳細に説明した通り、本発明によれ
ば、低温・短時間化されたデバイスプロセスに投入する
前の状態で、エピ層に基板起因の欠陥がなく、表面のヘ
イズ、LPD等の欠陥レベルが低減され、かつ酸素析出
が制御されたエピタキシャルウエーハを提供することが
出来る。
【図面の簡単な説明】
【図1】本発明のエピタキシャルウエーハの製造工程の
一例を示すフロー図である。
【図2】従来のエピタキシャルウエーハの製造工程の一
例を示すフロー図である。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G077 AA03 BA04 DB04 DB05 EE01 EE02 FG11 HA06 TA04 TB02 TB04 TK10 TK13 4K030 BA29 BB02 CA04 DA04 DA08 FA10 LA15

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコン単結晶をスライスして得られる
    シリコンウエーハ表面にエピタキシャル層を形成するシ
    リコンエピタキシャルウエーハの製造方法において、少
    なくともシリコン単結晶インゴットをスライスする際に
    生じた加工歪層を除去した後に、酸素析出熱処理を施
    し、次にウエーハ表面にエピタキシャル成長を行い、そ
    の後にエピタキシャル層の表面を鏡面研磨することを特
    徴とするシリコンエピタキシャルウエーハの製造方法。
  2. 【請求項2】 前記加工歪層の除去を化学エッチングで
    行うことを特徴とする請求項1に記載のシリコンエピタ
    キシャルウエーハの製造方法。
  3. 【請求項3】 前記スライスするシリコン単結晶を、窒
    素ドープしたシリコン単結晶とすることを特徴とする請
    求項1または請求項2に記載のシリコンエピタキシャル
    ウエーハの製造方法。
  4. 【請求項4】 前記酸素析出熱処理を非酸化性雰囲気下
    で行うことを特徴とする請求項1ないし請求項3のいず
    れか1項に記載のシリコンエピタキシャルウエーハの製
    造方法。
  5. 【請求項5】 請求項1ないし請求項4のいずれか1項
    に記載の製造方法によって製造されたことを特徴とする
    シリコンエピタキシャルウエーハ。
JP2001246564A 2001-08-15 2001-08-15 シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ Pending JP2003059933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246564A JP2003059933A (ja) 2001-08-15 2001-08-15 シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246564A JP2003059933A (ja) 2001-08-15 2001-08-15 シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ

Publications (1)

Publication Number Publication Date
JP2003059933A true JP2003059933A (ja) 2003-02-28

Family

ID=19076084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246564A Pending JP2003059933A (ja) 2001-08-15 2001-08-15 シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ

Country Status (1)

Country Link
JP (1) JP2003059933A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007088754A1 (ja) * 2006-01-31 2007-08-09 Sumco Corporation エピタキシャルウェーハの製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法
WO2009081720A1 (ja) * 2007-12-21 2009-07-02 Sumco Corporation エピタキシャルシリコンウェーハの製造方法
JP2009272443A (ja) * 2008-05-07 2009-11-19 Sumco Corp シリコンウェーハおよびその製造方法
JP2010028011A (ja) * 2008-07-24 2010-02-04 Sumco Corp エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP2011014800A (ja) * 2009-07-03 2011-01-20 Sumco Corp エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造工程管理方法
DE112010003311T5 (de) 2009-08-19 2012-06-21 Shin-Etsu Handotai Co., Ltd. Verfahren zur Herstellung von Silizium-Epitaxiewafern
WO2013121696A1 (ja) 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2016032035A (ja) * 2014-07-29 2016-03-07 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759229B2 (en) 2006-01-31 2014-06-24 Sumco Corporation Method for manufacturing epitaxial wafer
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
WO2007088754A1 (ja) * 2006-01-31 2007-08-09 Sumco Corporation エピタキシャルウェーハの製造方法
KR101002250B1 (ko) 2006-01-31 2010-12-20 가부시키가이샤 섬코 에피택셜 웨이퍼 제조 방법
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法
US9340900B2 (en) 2006-09-06 2016-05-17 Sumco Corporation Epitaxial wafer and method of producing same
WO2009081720A1 (ja) * 2007-12-21 2009-07-02 Sumco Corporation エピタキシャルシリコンウェーハの製造方法
JP2009272443A (ja) * 2008-05-07 2009-11-19 Sumco Corp シリコンウェーハおよびその製造方法
JP2010028011A (ja) * 2008-07-24 2010-02-04 Sumco Corp エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP2011014800A (ja) * 2009-07-03 2011-01-20 Sumco Corp エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造工程管理方法
DE112010003311T5 (de) 2009-08-19 2012-06-21 Shin-Etsu Handotai Co., Ltd. Verfahren zur Herstellung von Silizium-Epitaxiewafern
WO2013121696A1 (ja) 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2016032035A (ja) * 2014-07-29 2016-03-07 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Si基板の製造方法
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP5682471B2 (ja) シリコンウェーハの製造方法
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
WO2012120785A1 (ja) シリコンウェーハの製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JP2003059933A (ja) シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP3888416B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
JP5045095B2 (ja) 半導体デバイスの製造方法
JP2012174935A (ja) エピタキシャルウェーハの製造方法
JP5999949B2 (ja) シリコンウェーハの製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP2012204369A (ja) エピタキシャルウェーハの製造方法
JP3965931B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP3482982B2 (ja) Eg層付きエピタキシャルウェーハの製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP2000086393A (ja) シリコンエピタキシャルウェーハとその製造方法
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
JP2013201314A (ja) シリコンウェーハの製造方法
JP4092993B2 (ja) 単結晶育成方法
JPH05326467A (ja) 半導体基板及びその製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP4078822B2 (ja) シリコンウェーハの製造方法