JP6161368B2

JP6161368B2 - 携帯端末及び表示パネルドライバ

Info

Publication number: JP6161368B2
Application number: JP2013076278A
Authority: JP
Inventors: 坂巻　五郎; 五郎坂巻
Original assignee: Synaptics Japan GK
Current assignee: Synaptics Japan GK
Priority date: 2013-04-01
Filing date: 2013-04-01
Publication date: 2017-07-12
Anticipated expiration: 2033-04-01
Also published as: US9395783B2; CN104103249A; US20140298065A1; CN104103249B; JP2014202792A

Description

本発明は、携帯端末及び表示パネルドライバに関し、特に、電力蓄積デバイス（例えば、電池）からの電力供給が停止したときにおける表示パネルドライバの動作の最適化に関する。

携帯電話、スマートフォン、タブレット端末その他の携帯端末は、一般に、電池その他の電力蓄積デバイスを備えており、携帯端末に搭載されている各デバイスは、当該電力蓄積デバイスから電力の供給を受けて動作する。

携帯端末の設計として考慮すべき事項の一つは、電力蓄積デバイスからの電力供給が突然に遮断される事態が発生し得るということである。電力蓄積デバイスからの電力供給が遮断される最も典型的な事例は、電力蓄積デバイスがユーザによって携帯端末から取り外される場合である。多くの携帯端末は、電池がユーザによって交換可能であるように設計されており、このような設計では、ユーザが電池を携帯端末から取り外すことがある。また、電池がユーザによって容易には取り外しできないように携帯端末が設計されている場合でも、製品検査工程においては、検査者によって電池が取り外されることがあり得る。

電力蓄積デバイスからの電力供給が突然に遮断されると、システムの動作が継続不可能になり、異常シャットダウンが発生する。携帯端末は、電力蓄積デバイスからの電力供給が突然に遮断されることによる異常シャットダウンが発生しても、異常動作を起こさないように設計されることが望ましい。

携帯端末には、一般に、液晶表示装置その他のパネル表示装置が搭載されるので、異常シャットダウンが発生した場合には、パネル表示装置も異常な動作をしないことが望まれる。このような背景から、発明者は、異常シャットダウンが発生した時の、パネル表示装置の異常動作の抑制について検討を行った。

発明者が検討している異常動作の一つは、パネル表示装置の異常表示の発生である。電力蓄積デバイスからの電力供給の遮断によって異常シャットダウンが発生した場合、パネル表示装置の表示パネルに電荷が残したままシステムの動作が停止してしまうので、表示パネルに異常な表示が現れることが起こり得る。一般に、システムが正常にシャットダウンされる場合には、表示パネルの電荷の放電が行われた後でシステムの動作が停止され、これにより、表示パネルへの異常表示が防がれている。しかしながら、電力蓄積デバイスからの電力供給の遮断によって異常シャットダウンが発生した場合には、システムが正常にシャットダウンされる場合と同じ動作を行って表示パネルへの異常表示を回避することは困難である。

このような背景から、電力供給の遮断による異常シャットダウンが発生した場合に、表示パネルへの異常表示を抑制するための技術が提供されることが望まれている。

したがって、本発明の目的は、電力蓄積デバイスからの電力供給の遮断による異常シャットダウンが発生した場合に、表示パネルへの異常表示の発生を抑制するための技術を提供することにある。

本発明の一の観点では、携帯端末が、ソース線とゲート線とを備える表示パネルと、電力蓄積デバイスと、電源回路部と、昇圧電源回路と、ゲート線駆動部と、ソース線駆動部と、第１レギュレータと、ロジック回路と、電荷輸送経路とを具備する。電源回路部は、電力蓄積デバイスから受け取った電力から、アナログ電源電圧と第１ロジック電源電圧を生成し、アナログ電源電圧を第１電源ラインに供給し、第１ロジック電源電圧を第２電源ラインに供給する。昇圧電源回路は、第１電源ラインからアナログ電源電圧を受け取り、受け取ったアナログ電源電圧を昇圧して昇圧電源電圧を生成して第３電源ラインに供給するように構成されている。ゲート線駆動部は、第３電源ラインから昇圧電源電圧を受け取ってゲート線を駆動する。ソース線駆動部は、ソース線を駆動する。第１レギュレータは、第１ロジック電源電圧を降圧して第２ロジック電源電圧を生成し、第２ロジック電源電圧を第４電源ラインに供給するように構成されている。ロジック回路は、第４電源ラインから第２ロジック電源電圧を受け取って、ゲート線駆動部とソース線駆動部とを制御するように構成されている。ロジック回路は、第１電源ライン及び第２電源ラインの少なくとも一方の電圧の低下に応答して、表示パネルに蓄積されている電荷が放電されるようにソース線駆動部とゲート線駆動部とを制御するように構成されている。電荷輸送経路は、第１電源ライン及び第２電源ラインの少なくとも一方の低下に応答して、第３電源ラインから第４電源ラインに電荷を輸送するように構成されている。

本発明の他の観点では、ソース線とゲート線とを備える表示パネルを駆動する表示パネルドライバが、第１電源ラインと、第２電源ラインと、昇圧電源回路と、ゲート制御駆動回路と、ソース線駆動回路と、第１レギュレータと、ロジック回路と、電荷輸送経路とを具備する。第１電源ライン及び第２電源ラインは、それぞれ、アナログ電源電圧及び第１ロジック電源電圧を受け取る。昇圧電源回路は、第１電源ラインからアナログ電源電圧を受け取り、受け取ったアナログ電源電圧を昇圧して昇圧電源電圧を生成して第３電源ラインに供給するように構成されている。ゲート制御駆動回路は、第３電源ラインから昇圧電源電圧を受け取って、ゲート線を駆動するゲートドライバを制御するゲート制御信号、又は、ゲート線を駆動するゲート駆動信号を生成する。ソース線駆動回路は、ソース線を駆動する。第１レギュレータは、第１ロジック電源電圧を降圧して第２ロジック電源電圧を生成し、第２ロジック電源電圧を第４電源ラインに供給するように構成されている。ロジック回路は、第４電源ラインから第２ロジック電源電圧を受け取って、ゲート線駆動部とソース線駆動部とを制御するように構成されている。ロジック回路は、第１電源ライン及び第２電源ラインの少なくとも一方の電圧の低下に応答して、表示パネルに蓄積されている電荷が放電されるようにソース線駆動部とゲート線駆動部とを制御するように構成されている。電荷輸送経路は、第１電源ライン及び第２電源ラインの少なくとも一方の低下に応答して、第３電源ラインから第４電源ラインに電荷を輸送するように構成されている。

本発明によれば、電力蓄積デバイスからの電力供給の遮断による異常シャットダウンが発生した場合に、表示パネルへの異常表示の発生を抑制することができる。

携帯端末の構成の例を示すブロック図である。図１の携帯端末の液晶コントローラドライバ２０の動作の例を示す概念図である。電力蓄積デバイス（最も典型的には電池）からの電力供給の遮断によって異常シャットダウンが発生した場合における表示パネルドライバの動作の例を示す概念図である。本発明の第１の実施形態における携帯端末の構成を部分的に示すブロック図である。第１の実施形態における液晶コントローラドライバの構成を示すブロック図である。第１の実施形態の液晶コントローラドライバにおける、レギュレータ及び検出器の動作を制御する制御系の構成を示すブロック図である。第１の実施形態における、電池からの電力供給が遮断されたときの液晶コントローラドライバの動作を示す概念図である。第１の実施形態の液晶コントローラドライバの構成の変形例を示すブロック図である。第２の実施形態における液晶コントローラドライバの構成を示すブロック図である。第２の実施形態における、電池からの電力供給が遮断されたときの液晶コントローラドライバの動作を示す概念図である。液晶コントローラドライバの具体的な実装の例を示すブロック図である。液晶コントローラドライバの具体的な実装の例を示すブロック図である。第１及び第２の実施形態における、ゲート線を駆動する構成の変形例を示すブロック図である。第１及び第２の実施形態における、ゲート線を駆動する構成の他の変形例を示すブロック図である。

以下では、まず、本発明の技術的意義の理解を容易にするために、携帯端末の典型的な構成、及び、電力蓄積デバイス（最も典型的には電池）からの電力供給の遮断によって異常シャットダウンが発生した場合における表示パネルドライバの動作の例について説明する。

図１は、携帯端末（例えば、携帯電話、スマートフォン、タブレット端末）の構成の例を示すブロック図である。図１の携帯端末１は、メインボード２、電池３、マイク４、スピーカ５、アンテナモジュール６、及び、液晶表示パネル７を備えている。メインボード２には、音声インターフェース１１と、ベースバンド／アプリケーションプロセッサ１２と、ＤＳＰ（digital signal processor）１３と、ＡＳＩＣ（application specific integrated circuit）１４と、マイクロコンピュータ１５、高周波インターフェース１６、メモリ１７、システムＰＭＩＣ（power management IC）１８、及び、液晶コントローラドライバ２０が搭載されている。ここで、液晶コントローラドライバ２０は、液晶表示パネル７を駆動する表示パネルドライバであり、液晶表示パネル７と液晶コントローラドライバ２０とで表示装置が構成されている。

メインボード２に搭載された各デバイスは、電池３からの電力の供給を受けて動作する。詳細には、システムＰＭＩＣ１８は、電池３から受け取った電力から、メインボード２の各デバイスに供給される電源電圧を発生する。システムＰＭＩＣ１８は、当該携帯端末１が外部電源（例えば、商用ＡＣ電源）に接続されたときに電池３を充電する機能も有している。

図２は、図１の携帯端末１の液晶コントローラドライバ２０の動作の例を示す概念図である。携帯端末１のシステムが正常に動作している場合、図２の上図に図示されているように、システムＰＭＩＣ１８は、電池３から受け取った電力から、少なくとも１つのアナログ電源電圧と、ロジック電源電圧ＩＯＶＣＣとを生成する。ここで、アナログ電源電圧とは、液晶コントローラドライバ２０のアナログ回路（例えば、液晶コントローラドライバ２０に搭載される電源回路や出力アンプ等）を動作させるために使用される電源電圧であり、図２では、３つのアナログ電源電圧ＶＣＩ、ＶＳＰ、ＶＳＮが液晶コントローラドライバ２０に供給される例が図示されている。一方、ロジック電源電圧ＩＯＶＣＣとは、液晶コントローラドライバ２０に搭載されているロジック回路を動作させるために使用される電源電圧である。液晶コントローラドライバ２０は、システムＰＭＩＣ１８から受け取ったアナログ電源電圧ＶＣＩ、ＶＳＰ、ＶＳＮ、及び、ロジック電源電圧ＩＯＶＣＣで動作して、液晶表示パネル７に所望の画像を表示する。

携帯端末１のシステムが正常にシャットダウンされる場合、液晶コントローラドライバ２０は、液晶表示パネル７の表示を停止するための動作、具体的には、液晶表示パネル７に存在している電荷を放電する動作を行う。例えば、液晶コントローラドライバ２０は、液晶表示パネル７のソース線を順次に選択すると共に全てのソース線を接地し、これにより、液晶表示パネル７の各画素の電荷を放電する動作を行う。このような動作により、液晶表示パネル７の異常表示（即ち、液晶表示パネル７に異常な画像が表示される不具合）が防止される。液晶表示パネル７の表示を停止するための動作は、液晶コントローラドライバ２０のロジック回路によって制御される。

図３を参照して、電力蓄積デバイスとして動作する電池３がユーザによって取り外される等、電池３からの電力供給が遮断されることによって携帯端末１のシステムが異常にシャットダウンする場合でも、液晶表示パネル７の異常表示は回避されることが望ましい。一つの問題は、電池３から液晶コントローラドライバ２０に電力が供給されない状態で、液晶表示パネル７の異常表示を防ぐための動作を行わなければならないことである。液晶表示パネル７の異常表示を防ぐための動作は、液晶コントローラドライバ２０のロジック回路によって制御されるが、ロジック回路は、電池３からの電力供給が無い状態で動作しなければならない。

一つの解決手法としては、図３の下図に図示されているように、ロジック電源電圧ＩＯＶＣＣを液晶コントローラドライバ２０に供給するために用いられる電源ライン２１に接続されたバイパスキャパシタ２２の電荷を利用することが考えられる。電源ライン２１と接地端子の間には、一般に、電源ライン２１の電圧を安定化するためにバイパスキャパシタ２２が接続される。バイパスキャパシタ２２に蓄積されている電荷で電源ライン２１の電圧を維持して液晶コントローラドライバ２０のロジック回路を動作させれば、液晶表示パネル７の異常表示を防ぐための動作を行うことができる。

しかしながら、このような手法で液晶表示パネル７の異常表示を防ぐための動作を完全に行うためには、バイパスキャパシタ２２の容量を大きくすることが必要になり、これは、携帯端末１の実装に悪影響を及ぼし得る。

以下に述べられる本発明の実施形態は、このような問題に対処するための技術に関連するものである。以下に述べられる実施形態では、電池３からの電力供給の遮断による異常シャットダウンが発生した場合に、液晶表示パネル７の異常表示の発生を抑制するための技術が提示される。

（第１の実施形態）
図４は、本発明の第１の実施形態における携帯端末１の構成を示すブロック図である。図４には、携帯端末１のうち、液晶表示パネル７の駆動に関連する部分のみが図示されている。

電池３がシステムＰＭＩＣ１８に接続されており、システムＰＭＩＣ１８は、電池３からの電力の供給を受けてロジック電源電圧ＩＯＶＣＣとアナログ電源電圧ＶＣＩとを生成する。ロジック電源電圧ＩＯＶＣＣは、電源ライン２１によって液晶コントローラドライバ２０に供給され、アナログ電源電圧ＶＣＩは、電源ライン２３によって液晶コントローラドライバ２０に供給される。なお、図４には、１つのアナログ電源電圧ＶＣＩのみが図示されているが、複数のアナログ電源電圧（図４では、電圧ＶＳＰ、ＶＳＮとして図示されている）が液晶コントローラドライバ２０に供給されてもよい。

ロジック電源電圧ＩＯＶＣＣを液晶コントローラドライバ２０に供給する電源ライン２１には、電源ライン２１の電圧を維持するためのバイパスキャパシタ２２が接続される。加えて、アナログ電源電圧ＶＣＩを液晶コントローラドライバ２０に供給する電源ライン２３には、電源ライン２３の電圧を維持するためのバイパスキャパシタ２４が接続される。バイパスキャパシタ２２は、電源ライン２１と接地端子の間に接続され、バイパスキャパシタ２４は、電源ライン２３と接地端子の間に接続される。

液晶コントローラドライバ２０は、液晶表示パネル７を駆動する機能を有している。詳細には、液晶表示パネル７は、ソース線（信号線、データ線とも呼ばれる）と、ゲート線（走査線、アドレス線とも呼ばれる）と、画素とが配置された表示部７ａと、ゲート線を駆動するＧＩＰ回路７ｂとを備えている。ＧＩＰ回路７ｂは、液晶表示パネル７のガラス基板の上にＣＯＧ（circuit on glass）技術で集積化されてもよい。

液晶コントローラドライバ２０は、表示部７ａのソース線を駆動し、更に、ＧＩＰ回路７ｂを制御する機能を有している。詳細には、液晶コントローラドライバ２０は、ソース駆動信号Ｓ１〜Ｓｍを表示部７ａのソース線に供給して該ソース線を駆動し、更に、ＧＩＰ回路７ｂを制御するゲート制御信号ＳＯＵＴ１〜ＳＯＵＴｎをＧＩＰ回路７ｂに供給する。

図５は、本実施形態の液晶コントローラドライバ２０の構成を部分的に示すブロック図である。液晶コントローラドライバ２０は、ロジック回路３１と、ゲート制御駆動回路３２と、ソース駆動回路３３とを備えている。ロジック回路３１は、ゲート制御駆動回路３２とソース駆動回路３３とを制御する。ゲート制御駆動回路３２は、ＧＩＰ回路７ｂを制御するゲート制御信号ＳＯＵＴ１〜ＳＯＵＴｎを生成する。ソース駆動回路３３は、ソース線を駆動するソース駆動信号Ｓ１〜Ｓｍを生成する。後述されるように、ロジック回路３１は、電池３からの電力供給が遮断されて異常シャットダウンが発生したときに、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御する機能を有している。

本実施形態の液晶コントローラドライバ２０では、各回路に電源電圧を供給する電源系統が、ＩＯＶＣＣ電源ライン３４と、レギュレータ３５と、ＶＤＤ電源ライン３６と、ＶＣＩ電源ライン３７と、昇圧電源回路３８と、ＶＧＨ電源ライン３９とを備えている。

ＩＯＶＣＣ電源ライン３４は、システムＰＭＩＣ１８から供給されるロジック電源電圧ＩＯＶＣＣを受け取る電源ラインである。レギュレータ３５は、ロジック電源電圧ＩＯＶＣＣを降圧してロジック電源電圧ＶＤＤを生成し、生成したロジック電源電圧ＶＤＤをＶＤＤ電源ライン３６に供給する。即ち、レギュレータ３５は、システムＰＭＩＣ１８と共に、電池３が供給する電力から、ＶＤＤ電源ライン３６に供給されるロジック電源電圧ＶＤＤを生成する電源回路部として動作することになる。ロジック電源電圧ＶＤＤは、ＶＤＤ電源ライン３６からロジック回路３１に供給され、ロジック回路３１は、ロジック電源電圧ＶＤＤで動作する。

ＶＣＩ電源ライン３７は、システムＰＭＩＣ１８から供給されるアナログ電源電圧ＶＣＩを受け取る電源ラインである。昇圧電源回路３８は、アナログ電源電圧ＶＣＩを昇圧して昇圧電源電圧ＶＧＨを生成し、生成した昇圧電源電圧ＶＧＨをＶＧＨ電源ライン３９に供給する。ここで、昇圧電源電圧ＶＧＨは、液晶表示パネル７のゲート線を駆動する回路群（本実施形態では、液晶表示パネル７のＧＩＰ回路７ｂ、及び、ゲート制御駆動回路３２）の動作に用いられる電源電圧である。昇圧電源回路３８には、昇圧動作に用いられる昇圧キャパシタ２５が接続される。ここで、本実施形態では、昇圧キャパシタ２５は、液晶コントローラドライバ２０の外部に設けられた外付けキャパシタとして実装される。

本実施形態では、昇圧電源電圧ＶＧＨが、電源ライン２６を介してＧＩＰ回路７ｂに供給される。ＧＩＰ回路７ｂは、昇圧電源電圧ＶＧＨの供給を受けて動作する。電源ライン２６には、電源ライン２６の電圧を維持するためのバイパスキャパシタ２７が接続される。

なお、昇圧電源電圧ＶＧＨがＧＩＰ回路７ｂに供給される代わりに、ＧＩＰ回路７ｂが、ゲート制御駆動回路３２から供給されるゲート制御信号ＳＯＵＴ１〜ＳＯＵＴｎのいずれかを電源電圧として用いて動作しても良い。この場合でも、ＶＧＨ電源ライン３９の電圧を維持するために、ＶＧＨ電源ライン３９と接地端子の間にバイパスキャパシタ２７が接続される。

本実施形態の液晶コントローラドライバ２０の一つの特徴は、電池３からの電力供給が遮断されたときに、液晶表示パネル７のゲート線を駆動する回路群に供給される電源電圧が供給されている電源ライン及びそれに接続されているバイパスキャパシタに蓄積されている電荷を利用してロジック回路３１を動作させることである。より具体的には、本実施形態の液晶コントローラドライバ２０は、電池３からの電力供給が遮断されたときに、ＶＧＨ電源ライン３９及びバイパスキャパシタ２７に蓄積されている電荷を利用してロジック回路３１を動作させるように構成されている。これにより、電池３からの電力供給が遮断されたときでもロジック回路３１がある程度の時間は動作可能になり、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御することができる。

このような動作を実現するために、本実施形態の液晶コントローラドライバ２０は、レギュレータ４１と、スイッチ４２と、検出器４３、４４とを備えている。レギュレータ４１は、ＶＧＨ電源ライン３９の電圧（昇圧電源電圧ＶＧＨ）を降圧してロジック電源電圧ＩＯＶＣＣの定格値と同一の電圧を生成するように構成されている。スイッチ４２は、検出器４３から出力される検出信号Ｓ_ＤＴＣ１及び検出器４４から出力される検出信号Ｓ_ＤＴＣ２に応答してオンオフする。言い換えれば、レギュレータ４１及びスイッチ４２は、検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２に応じて、電荷をＶＧＨ電源ライン３９からＩＯＶＣＣ電源ライン３４に輸送する電荷輸送経路としての機能を有していることになる。

検出器４３、４４は、それぞれ、ＶＣＩ電源ライン３７、ＩＯＶＣＣ電源ライン３４の電圧の低下を検知するための回路である。検出器４３は、ＶＣＩ電源ライン３７の電圧が所定の閾値Ｖ_ＴＨ１よりも低下したことを検知すると検出信号Ｓ_ＤＴＣ１をアサートする。一方、ＶＣＩ電源ライン３７の電圧が閾値Ｖ_ＴＨ１より高い場合、検出器４３は、検出信号Ｓ_ＤＴＣ１をネゲートする。同様に、検出器４４は、ＩＯＶＣＣ電源ライン３４の電圧が所定の閾値Ｖ_ＴＨ２よりも低下したことを検知すると検出信号Ｓ_ＤＴＣ２をアサートする。一方、ＩＯＶＣＣ電源ライン３４の電圧が閾値Ｖ_ＴＨ２より高い場合、検出器４４は、検出信号Ｓ_ＤＴＣ２をネゲートする。

検出器４３、４４のこのような動作は、電池３からの電力供給の遮断を検知するためのものである。電池３からの電力供給が遮断されると、システムＰＭＩＣ１８によるアナログ電源電圧ＶＣＩ及びロジック電源電圧ＩＯＶＣＣの生成が停止し、ＶＣＩ電源ライン３７及びＩＯＶＣＣ電源ライン３４の電圧が低下する。即ち、ＶＣＩ電源ライン３７及びＩＯＶＣＣ電源ライン３４の電圧の低下から、電池３からの電力供給の遮断を検知することができる。

検出器４３、４４によって生成された検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２は、ロジック回路３１及びスイッチ４２の制御に用いられる。スイッチ４２は、検出信号Ｓ_ＤＴＣ１又は検出信号Ｓ_ＤＴＣ２の少なくとも一方がアサートされるとオン状態になり、レギュレータ４１によって生成された電圧をＩＯＶＣＣ電源ライン３４に供給する。また、ロジック回路３１は、検出信号Ｓ_ＤＴＣ１又は検出信号Ｓ_ＤＴＣ２の少なくとも一方がアサートされると、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御する動作を開始する。

図６は、レギュレータ３５、４１、検出器４３、４４の制御を行う制御系の構成を示すブロック図である。当該制御系は、基準電圧発生回路４５と、レベル調整回路４６、４７と、検出レベル調整回路４８、４９を備えている。基準電圧発生回路４５は、安定化された基準電圧Ｖ_ＲＥＦを発生する回路であり、例えば、バンドギャップリファレンス回路のような安定して基準電圧を生成可能な回路が基準電圧発生回路４５として使用される。

レベル調整回路４６は、レギュレータ３５が出力する電圧を調節するための回路である。レベル調整回路４６は、基準電圧発生回路４５から供給された基準電圧Ｖ_ＲＥＦから、レギュレータ３５が出力すべき電圧に対応する制御電圧Ｖ_{ＣＴＲＬ１}を生成する。レギュレータ３５は、この制御電圧Ｖ_{ＣＴＲＬ１}に応答して、ＶＤＤ電源ライン３６に出力する電圧をロジック電源電圧ＶＤＤの定格値に制御するように構成されている。

レベル調整回路４７は、レギュレータ４１が出力する電圧を調節するための回路である。レベル調整回路４７は、基準電圧発生回路４５から供給された基準電圧Ｖ_ＲＥＦから、レギュレータ４１が出力すべき電圧に対応する制御電圧Ｖ_{ＣＴＲＬ２}を生成する。レギュレータ４１は、この制御電圧Ｖ_{ＣＴＲＬ２}に応答して、出力する電圧をロジック電源電圧ＩＯＶＣＣの定格値に制御するように構成されている。

検出レベル調整回路４８は、検出器４３が検出信号Ｓ_ＤＴＣ１をアサートする閾値を調節する回路である。検出レベル調整回路４８は、基準電圧発生回路４５から供給された基準電圧Ｖ_ＲＥＦから、検出器４３が検出信号Ｓ_ＤＴＣ１をアサートする閾値Ｖ_ＴＨ１に対応する電圧Ｖ_ＡＤＪ１を生成する。検出器４３は、ＶＣＩ電源ライン３７の電圧と電圧Ｖ_ＡＤＪ１とを比較し、ＶＣＩ電源ライン３７の電圧が閾値Ｖ_ＴＨ１よりも低い場合、検出信号Ｓ_ＤＴＣ１をアサートする。なお、ＶＣＩ電源ライン３７の電圧を電圧Ｖ_ＡＤＪ１と直接に比較する場合には、電圧Ｖ_ＡＤＪ１は閾値Ｖ_ＴＨ１と同一に設定され、ＶＣＩ電源ライン３７の電圧を電圧分割して得られる電圧と電圧Ｖ_ＡＤＪ１とを比較する場合には、電圧Ｖ_ＡＤＪ１は、その電圧分割の比率に応じた電圧に設定される。

検出レベル調整回路４９は、検出器４４が検出信号Ｓ_ＤＴＣ２をアサートする閾値を調節する回路である。検出レベル調整回路４９は、基準電圧発生回路４５から供給された基準電圧Ｖ_ＲＥＦから、検出器４４が検出信号Ｓ_ＤＴＣ２をアサートする閾値Ｖ_ＴＨ２に対応する電圧Ｖ_ＡＤＪ２を生成する。検出器４３は、ＩＯＶＣＣ電源ライン３４の電圧と電圧Ｖ_ＡＤＪ２とを比較し、ＩＯＶＣＣ電源ライン３４の電圧が閾値Ｖ_ＴＨ２よりも低い場合、検出信号Ｓ_ＤＴＣ２をアサートする。ここで、ＩＯＶＣＣ電源ライン３４の電圧を電圧Ｖ_ＡＤＪ２と直接に比較する場合には、電圧Ｖ_ＡＤＪ２は閾値Ｖ_ＴＨ２と同一に設定され、ＩＯＶＣＣ電源ライン３４の電圧を電圧分割して得られる電圧と電圧Ｖ_ＡＤＪ２とを比較する場合には、電圧Ｖ_ＡＤＪ２は、その電圧分割の比率に応じた電圧に設定される。

図７は、本実施形態において、電池３からの電力供給が遮断されて異常シャットダウンが発生したときの液晶コントローラドライバ２０の動作を示す概念図である。電池３からの電力供給が遮断されると、システムＰＭＩＣ１８によるアナログ電源電圧ＶＣＩ及びロジック電源電圧ＩＯＶＣＣの生成が停止し、ＶＣＩ電源ライン３７及びＩＯＶＣＣ電源ライン３４の電圧が低下する。ＶＣＩ電源ライン３７の電圧が閾値Ｖ_ＴＨ１よりも低下すると、検出器４３によって検出信号Ｓ_ＤＴＣ１がアサートされ、ＩＯＶＣＣ電源ライン３４の電圧が閾値Ｖ_ＴＨ２よりも低下すると、検出器４４によって検出信号Ｓ_ＤＴＣ２がアサートされる。

検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２の少なくとも一方がアサートされると、ロジック回路３１は、電池３からの電力供給が遮断されたと判断し、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御する動作を開始する。例えば、ロジック回路３１は、液晶表示パネル７の全てのゲート線が選択されるようにゲート制御駆動回路３２を制御すると共に、全てのソース線を接地端子に接続するようにソース駆動回路３３を制御する動作を開始する。これにより、液晶表示パネル７に蓄積されている電荷が放電される。

更に、検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２の少なくとも一方のアサートに応答して、スイッチ４２がオン状態になる。スイッチ４２がオンされることにより、レギュレータ４１によって生成された電圧がＩＯＶＣＣ電源ライン３４に供給される。言いかえれば、レギュレータ４１は、ＶＧＨ電源ライン３９から受け取った電荷をＩＯＶＣＣ電源ライン３４に輸送する。

このような動作によれば、電池３からの電力供給が遮断されたときに、電源ライン２１、バイパスキャパシタ２２、及び、ＩＯＶＣＣ電源ライン３４に蓄積されている電荷に加え、ＶＧＨ電源ライン３９、電源ライン２６、及び、バイパスキャパシタ２７に蓄積された電荷を、ＶＤＤ電源ライン３６の電圧の維持に利用することができる。

更に、下記の電荷も、ＶＤＤ電源ライン３６の電圧の維持に利用することができる：
（１）電源ライン２３に蓄積されている電荷
（２）バイパスキャパシタ２４に蓄積されている電荷
（３）ＶＣＩ電源ライン３７に蓄積されている電荷
（４）昇圧キャパシタ２５に蓄積されている電荷
詳細には、電池３からの電力供給が遮断された場合、電源ライン２３、バイパスキャパシタ２４、ＶＣＩ電源ライン３７、及び、昇圧キャパシタ２５に蓄積された電荷は、ＶＧＨ電源ライン３９に運ばれる。ここで、本実施形態では、ＶＧＨ電源ライン３９に運ばれた電荷が、レギュレータ４１、スイッチ４２及びレギュレータ３５によってＶＤＤ電源ライン３６まで輸送されるから、結果として、上記の（１）〜（４）の電荷をＶＤＤ電源ライン３６の電圧の維持に利用することができることになる。

結果として、ＶＤＤ電源ライン３６からロジック回路３１に供給されるロジック電源電圧ＶＤＤが、ロジック回路３１の動作が可能な範囲に維持される時間が長くなる。このため、ロジック回路３１を、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御する動作を完全に行うことができるようになる。

このように、本実施形態の液晶コントローラドライバ２０の構成によれば、電池３からの電力供給が遮断されたときに、様々なキャパシタ及び電源ラインに蓄積された電荷を有効に利用してロジック回路３１の動作を維持することが可能になる。したがって、本実施形態においては、電池３からの電力供給の遮断による異常シャットダウンが発生した場合に、液晶表示パネル７への異常表示の発生を抑制することができる。

なお、上述の本実施形態においては、レギュレータ４１の出力がスイッチ４２を介してＩＯＶＣＣ電源ライン３４に接続されているが、図８に図示されているように、レギュレータ４１の出力がスイッチ４２を介してＶＤＤ電源ライン３６に接続されていてもよい。この場合、レギュレータ４１は、ＶＧＨ電源ライン３９の電圧（昇圧電源電圧ＶＧＨ）を降圧してロジック電源電圧ＶＤＤの定格値と同一の電圧を生成するように構成される。このような構成でも、ＶＧＨ電源ライン３９、電源ライン２６、及び、バイパスキャパシタ２７に蓄積された電荷をＶＤＤ電源ライン３６に輸送し、ＶＤＤ電源ライン３６の電圧を維持することができる。

更に、上述の本実施形態では、ロジック回路３１及びスイッチ４２の制御に２つの検出器４３、４４が用いられるが、検出器４３、４４のうちの一方のみが用いられてもよい。この場合、ロジック回路３１及びスイッチ４２は、当該一方の検出器（検出器４３又は検出器４４）から出力された検出信号（Ｓ_ＤＴＣ１又はＳ_ＤＴＣ２）に応答して動作する。当該一方の検出器から出力された検出信号がアサートされると、ロジック回路３１は、電池３からの電力供給が遮断されたと判断し、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御する動作を開始する。このとき、スイッチ４２はオン状態になり、レギュレータ４１によって生成された電圧がＩＯＶＣＣ電源ライン３４又はＶＤＤ電源ライン３６に供給される。

（第２の実施形態）
図９は、本発明の第２の実施形態における液晶コントローラドライバ２０の構成を示すブロック図である。第２の実施形態の液晶コントローラドライバ２０の構成は、第１の実施形態の液晶コントローラドライバ２０の構成（図５参照）と類似しているが、ＩＯＶＣＣ電源ライン３４にスイッチ５０が追加的に設けられている点で相違している。

詳細には、ＩＯＶＣＣ電源ライン３４は、第１部分３４ａと第２部分３４ｂとを有しており、スイッチ５０は、第１部分３４ａと第２部分３４ｂとの間に接続されている。第１部分３４ａは、電源ライン２１（システムＰＭＩＣ１８からロジック電源電圧ＩＯＶＣＣを液晶コントローラドライバ２０に供給する電源ライン）に接続され、第２部分３４ｂは、レギュレータ３５に接続されている。検出器４４の入力は第１部分３４ａに接続され、レギュレータ４１の出力は、スイッチ４２を介して第２部分３４ｂに接続される。

スイッチ５０は、検出器４３、４４から出力される検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２に応答して動作する。詳細には、スイッチ５０は、検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２の両方がネゲートされているとオン状態になり、第１部分３４ａと第２部分３４ｂとを電気的に接続する。この場合、電源ライン２１が、レギュレータ３５（及びＶＤＤ電源ライン３６）に電気的に接続されることになる。一方、スイッチ５０は、検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２の少なくとも一方がアサートされているとオフ状態になり、第１部分３４ａと第２部分３４ｂとを電気的に遮断する。この場合、電源ライン２１が、レギュレータ３５（及びＶＤＤ電源ライン３６）から電気的に切り離されることになる。

このスイッチ５０は、電池３からの電力供給が遮断されて異常シャットダウンが発生したときに、電源ライン２１を、レギュレータ３５及びＶＤＤ電源ライン３６から電気的に切り離すためのものである。携帯端末１のシステムは、電池３からの電力供給が遮断されて異常シャットダウンが発生したときに、電源ライン２１及びバイパスキャパシタ２２を放電するように設計されることがある。この場合、電源ライン２１がレギュレータ３５（及びＶＤＤ電源ライン３６）に電気的に接続されていると、ＶＤＤ電源ライン３６の電荷が電源ライン２１を介して放電され、ＶＤＤ電源ライン３６の電圧が低下してしまう。ＶＤＤ電源ライン３６の電圧が低下すると、ロジック回路３１は、液晶表示パネル７に存在している電荷を放電するための動作を実行することができなくなる。スイッチ５０は、電源ライン２１を、レギュレータ３５及びＶＤＤ電源ライン３６から電気的に切り離すことで、ＶＤＤ電源ライン３６の電荷が電源ライン２１を介して放電されることを防ぐ。

以下では、第２の実施形態における液晶コントローラドライバ２０の動作を説明する。通常動作の際には、システムＰＭＩＣ１８から液晶コントローラドライバ２０にアナログ電源電圧ＶＣＩ及びロジック電源電圧ＩＯＶＣＣが供給されるため、検出器４３、４４から出力される検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２は、いずれもネゲートされる。検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２がネゲートされることに応答して、スイッチ５０がオン状態になり、電源ライン２１が、レギュレータ３５（及びＶＤＤ電源ライン３６）に電気的に接続される。この結果、ロジック電源電圧ＩＯＶＣＣがシステムＰＭＩＣ１８からレギュレータ３５に供給され、レギュレータ３５からロジック電源電圧ＶＤＤがロジック回路３１に供給される。ロジック回路３１は、ロジック電源電圧ＶＤＤで動作する。

電池３からの電力供給が遮断されると、システムＰＭＩＣ１８によるアナログ電源電圧ＶＣＩ及びロジック電源電圧ＩＯＶＣＣの生成が停止し、ＶＣＩ電源ライン３７及びＩＯＶＣＣ電源ライン３４の電圧が低下する。ＶＣＩ電源ライン３７の電圧が閾値Ｖ_ＴＨ１よりも低下すると、検出器４３によって検出信号Ｓ_ＤＴＣ１がアサートされ、ＩＯＶＣＣ電源ライン３４の電圧が閾値Ｖ_ＴＨ２よりも低下すると、検出器４４によって検出信号Ｓ_ＤＴＣ２がアサートされる。

このとき、スイッチ５０は、検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２の少なくとも一方のアサートに応答してオフ状態になり、電源ライン２１を、レギュレータ３５及びＶＤＤ電源ライン３６から電気的に切り離す。このようなスイッチ５０の動作により、電源ライン２１及びバイパスキャパシタ２２の電荷が携帯端末１のシステムによって放電される場合でも、ＶＤＤ電源ライン３６の電荷が電源ライン２１を介して放電されることが防がれる。

このような動作によれば、電池３からの電力供給が遮断されたときに、ＶＧＨ電源ライン３９、電源ライン２６、及び、バイパスキャパシタ２７に蓄積された電荷を、ＶＤＤ電源ライン３６の電圧の維持に利用することができる。更に、電源ライン２３に蓄積されている電荷、バイパスキャパシタ２４に蓄積されている電荷、ＶＣＩ電源ライン３７に蓄積されている電荷、及び、昇圧キャパシタ２５に蓄積されている電荷も、ＶＤＤ電源ライン３６の電圧の維持に利用することができる。

結果として、ＶＤＤ電源ライン３６からロジック回路３１に供給されるロジック電源電圧ＶＤＤが、ロジック回路３１の動作が可能な範囲に維持される時間が長くなり、ロジック回路３１を、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御する動作を完全に行うことができるようになる。

以上に説明されているように、本実施形態の液晶コントローラドライバ２０の構成によれば、電池３からの電力供給が遮断されたときに、様々なキャパシタ及び電源ラインに蓄積された電荷を有効に利用してロジック回路３１の動作を維持することが可能になる。したがって、本実施形態においても、電池３からの電力供給の遮断による異常シャットダウンが発生した場合に、液晶表示パネル７への異常表示の発生を抑制することができる。

なお、本実施形態においても、図８に図示されている構成と同様に、レギュレータ４１の出力は、スイッチ４２を介してＶＤＤ電源ライン３６に接続されていてもよい。また、本実施形態においても、第１の実施形態と同様に、検出器４３、４４のうちの一方のみが用いられてもよい。

（具体的な実装）
図１１Ａ、図１１Ｂは、上述された第１及び第２の実施形態の液晶コントローラドライバ２０の、より具体的な実装を示すブロック図である。図１１Ａ、図１１Ｂに図示された液晶コントローラドライバ２０は、大きく分けて、データ駆動回路部（５１〜６２）、動作制御のための制御回路部（７１〜８０）、電源系回路部（８１〜８３）を備えている。

データ駆動回路部は、データ線駆動信号Ｓ１−Ｓ１０８０を生成するための回路部であり、データインターフェース５１と、ライトレジスタ５２と、セレクタ５３と、フレームメモリ５４と、ラッチ回路５５と、セレクタ５６と、スケーリング回路５７と、ラッチ回路５８、５９と、ソースドライバ６０と、ガンマ演算回路６１と、階調電圧生成回路６２とを備えている。

データ駆動回路部の各回路は、概略的には、次のように動作する。データインターフェース５１は表示すべき画像の画像データＤＩＮを外部から受け取る回路である。ライトレジスタ５２は、フレームメモリ５４に書き込まれるべき画像データを一時的に保存する回路である。セレクタ５３は、フレームメモリ５４の入力を、データインターフェース５１とライトレジスタ５２とのいずれかに選択的に接続する。フレームメモリ５４は、画像データＤＩＮを保存する。ラッチ回路５５は、フレームメモリ５４から１水平ラインの画素（一のゲート線に接続された画素）の画像データを読み出す。セレクタ５６は、スケーリング回路５７の入力を、データインターフェース５１とラッチ回路５５のいずれかに選択的に接続する。スケーリング回路５７は、画像の拡大・縮小のための演算処理を行う。ラッチ回路５８、５９は、スケーリング回路５７から受け取った画像データを一時的に保持する。ソースドライバ６０は、ラッチ回路５９から受け取った画像データに応答して、データ線駆動信号Ｓ１−Ｓ１０８０を生成する。ソースドライバ６０は、上述の実施形態のソース駆動回路３３に対応する構成要素である。

制御回路部は、システムインターフェース７１と、コマンドレジスタ７２と、パラメータレジスタ７３と、不揮発性メモリ７４と、アドレスカウンタ７５と、バックライト制御回路７６と、タイミング生成回路７７と、パネルインターフェース回路７８と、発振回路７９と、タッチパネル同期出力回路８０とを備えている。

制御回路部の各回路は、概略的には、次のように動作する。システムインターフェース７１は、外部機器と制御信号、制御データを送受信する。コマンドレジスタ７２は、外部機器から供給された制御コマンドを保持する。パラメータレジスタ７３は、液晶コントローラドライバ２０の制御に用いられる様々なレジスタ値を保持する。不揮発性メモリ７４は、パラメータレジスタ７３に設定されるレジスタ値のうち、不揮発的に記憶する必要があるものを記憶する。アドレスカウンタ７５は、フレームメモリ５４のアクセスすべきアドレスを生成する。バックライト制御回路７６は、バックライト（図示されない）を制御する制御信号を生成する。

タイミング生成回路７７は、液晶コントローラドライバ２０全体のタイミング制御を行う。パネルインターフェース回路７８は、液晶表示パネル７のＧＩＰ回路７ｂに供給されるゲート制御信号ＳＯＵＴ１−ＳＯＵＴ３２を生成する。ここで、タイミング生成回路７７は、ソースドライバ６０及びパネルインターフェース回路７８を制御する機能を有していることに留意されたい。上述の実施形態のロジック回路３１は、タイミング生成回路７７に組み込まれる。また、パネルインターフェース回路７８は、上述の実施形態のゲート制御駆動回路３２に対応する構成要素である。

タッチパネル同期出力回路８０は、タッチパネルの駆動及び検知処理を行う回路群に送信すべき同期信号を生成する。

電源系回路部は、液晶駆動電源生成回路８１と、内部ロジック電源レギュレータ８２と、内部参照電圧生成回路８３とを備えている。液晶駆動電源生成回路８１は、アナログ電源電圧ＶＣＩを受け取り、液晶コントローラドライバ２０で用いられる様々な電源電圧を生成する。上述の実施形態の昇圧電源回路３８は液晶駆動電源生成回路８１に組み込まれる。即ち、ソース線を駆動する回路群に供給される昇圧電源電圧ＶＧＨは、液晶駆動電源生成回路８１によって生成されることになる。内部ロジック電源レギュレータ８２は、ロジック電源電圧ＶＤＤを生成する回路群で構成される。上述の実施形態のレギュレータ３５、レギュレータ４１、スイッチ４２、検出器４３、４４、及びスイッチ５０は、内部ロジック電源レギュレータ８２に組み込まれる。検出器４３、４４によって生成される検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２は、内部ロジック電源レギュレータ８２からタイミング生成回路７７に供給されることになる。タイミング生成回路７７（即ち、ロジック回路３１）は、供給された検出信号Ｓ_ＤＴＣ１、Ｓ_ＤＴＣ２に応答して、液晶表示パネル７に存在している電荷が放電されるようにゲート制御駆動回路３２及びソース駆動回路３３を制御する動作を行う。

以上には、本発明の実施形態が具体的に記載されているが、本発明の上記の実施形態には限定されない。本発明の実施形態が、様々に変更され得ることは、当業者には自明的であろう。

特に、ゲート線を駆動する回路群の構成が、様々に変更され得ることに留意されたい。図４には、液晶表示パネル７にゲート線を駆動するＧＩＰ回路７ｂが集積化され、液晶コントローラドライバ２０からＧＩＰ回路７ｂにゲート制御信号ＳＯＵＴ１−ＳＯＵＴｎが供給される構成が図示されているが、図１２に図示されているように、液晶表示パネル７に、ゲートドライバが集積化された半導体チップであるゲートドライバＩＣ８が搭載されてもよい。この場合、ゲート制御信号ＳＯＵＴ１−ＳＯＵＴｎがゲートドライバＩＣ８に供給され、ゲートドライバＩＣ８は、供給されたゲート制御信号ＳＯＵＴ１−ＳＯＵＴｎに応答して表示部７ａのゲート線を駆動する。また、図１３に図示されているように、液晶表示パネル７の表示部７ａのゲート線が、液晶コントローラドライバ２０によって直接に駆動されてもよい。この場合、ゲート制御駆動回路３２は、ゲート制御信号ＳＯＵＴ１−ＳＯＵＴｎの代わりに、ゲート線を駆動するゲート駆動信号Ｇ１〜Ｇｐを各ゲート線に供給する。

図１２、図１３のいずれの場合においても、電池３からの電力供給が遮断されたときに、液晶表示パネル７のゲート線を駆動する回路群に供給される電源電圧が供給されている電源ライン及びそれに接続されているバイパスキャパシタ（本実施形態では、ＶＧＨ電源ライン３９及びバイパスキャパシタ２７）に蓄積されている電荷を利用してロジック回路３１の動作が維持される。

また、上記では、液晶表示パネル７を用いた表示装置を備える携帯端末１の実施形態が提示されているが、他の表示パネル（例えば、有機ＥＬ（electro-luminescence）表示パネル）を用いた表示装置を備える携帯端末１にも、本発明が適用され得ることは、当業者には自明的であろう。

更に、上記では、電力蓄積デバイスとして電池３が使用されている実施形態が提示されているが、例えば、電気二重層キャパシタのような、他の電力蓄積デバイスが用いられても良い。

１：携帯端末
２：メインボード
３：電池
４：マイク
５：スピーカ
６：アンテナモジュール
７：液晶表示パネル
７ａ：表示部
７ｂ：ＧＩＰ回路
８：ゲートドライバＩＣ
１１：音声インターフェース
１２：ベースバンド／アプリケーションプロセッサ
１３：ＤＳＰ
１４：ＡＳＩＣ
１５：マイクロコンピュータ
１６：高周波インターフェース
１７：メモリ
１８：システムＰＭＩＣ
２０：液晶コントローラドライバ
２１：電源ライン
２２：バイパスキャパシタ
２３：電源ライン
２４：バイパスキャパシタ
２５：昇圧キャパシタ
２６：電源ライン
２７：バイパスキャパシタ
３１：ロジック回路
３２：ゲート制御駆動回路
３３：ソース駆動回路
３４：ＩＯＶＣＣ電源ライン
３４ａ：第１部分
３４ｂ：第２部分
３５：レギュレータ
３６：ＶＤＤ電源ライン
３７：ＶＣＩ電源ライン
３８：昇圧電源回路
３９：ＶＧＨ電源ライン
４１：レギュレータ
４２：スイッチ
４３：検出器
４４：検出器
４５：基準電圧発生回路
４６、４７：レベル調整回路
４８、４９：検出レベル調整回路
５０：スイッチ
５１：データインターフェース
５２：ライトレジスタ
５３：セレクタ
５４：フレームメモリ
５５：ラッチ回路
５６：セレクタ
５７：スケーリング回路
５８：ラッチ回路
５９：ラッチ回路
６０：ソースドライバ
６１：ガンマ演算回路
６２：階調電圧生成回路
７１：システムインターフェース
７２：コマンドレジスタ
７３：パラメータレジスタ
７４：不揮発性メモリ
７５：アドレスカウンタ
７６：バックライト制御回路
７７：タイミング生成回路
７８：パネルインターフェース回路
７９：発振回路
８０：タッチパネル同期出力回路
８１：液晶駆動電源生成回路
８２：内部ロジック電源レギュレータ
８３：内部参照電圧生成回路
ＩＯＶＣＣ：ロジック電源電圧
ＶＤＤ：ロジック電源電圧
ＶＣＩ：アナログ電源電圧
ＶＧＨ：昇圧電源電圧
Ｓ１−Ｓｍ：ソース駆動信号
ＳＯＵＴ１−ＳＯＵＴｎ：ゲート制御信号
Ｇ１−Ｇｐ：ゲート駆動信号
Ｓ_ＤＴＣ１：検出信号
Ｓ_ＤＴＣ２：検出信号

Claims

ソース線とゲート線とを備える表示パネルと、
電力蓄積デバイスと、
前記電力蓄積デバイスから受け取った電力から、アナログ電源電圧と第１ロジック電源電圧を生成し、前記アナログ電源電圧を第１電源ラインに供給し、前記第１ロジック電源電圧を第２電源ラインに供給する電源回路部と、
前記第１電源ラインから前記アナログ電源電圧を受け取り、受け取った前記アナログ電源電圧を昇圧して昇圧電源電圧を生成して第３電源ラインに供給するように構成された昇圧電源回路と、
前記第３電源ラインから前記昇圧電源電圧を受け取って前記ゲート線を駆動するゲート線駆動部と、
前記ソース線を駆動するソース線駆動部と、
前記第１ロジック電源電圧を降圧して第２ロジック電源電圧を生成し、前記第２ロジック電源電圧を第４電源ラインに供給するように構成された第１レギュレータと、
前記第４電源ラインから前記第２ロジック電源電圧を受け取って、前記ゲート線駆動部と前記ソース線駆動部とを制御するように構成されたロジック回路と、
電荷輸送経路と、
前記第２電源ラインの電圧を検出する検出器
とを具備し、
前記ロジック回路は、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の電圧の低下に応答して、前記表示パネルに蓄積されている電荷が放電されるように前記ソース線駆動部と前記ゲート線駆動部とを制御するように構成され、
前記電荷輸送経路は、
前記第３電源ラインから受け取った前記昇圧電源電圧を降圧する第２レギュレータと、
前記第２レギュレータの出力と前記第２電源ラインの間、又は前記第２レギュレータの出力と前記第４電源ラインの間に接続された第１スイッチ
とを具備し、
前記第１スイッチは、前記検出器によって検出された前記第２電源ラインの電圧が所定の閾値よりも低い場合にオン状態になるように構成された
携帯端末。
ソース線とゲート線とを備える表示パネルと、
電力蓄積デバイスと、
前記電力蓄積デバイスから受け取った電力から、アナログ電源電圧と第１ロジック電源電圧を生成し、前記アナログ電源電圧を第１電源ラインに供給し、前記第１ロジック電源電圧を第２電源ラインに供給する電源回路部と、
前記第１電源ラインから前記アナログ電源電圧を受け取り、受け取った前記アナログ電源電圧を昇圧して昇圧電源電圧を生成して第３電源ラインに供給するように構成された昇圧電源回路と、
前記第３電源ラインから前記昇圧電源電圧を受け取って前記ゲート線を駆動するゲート線駆動部と、
前記ソース線を駆動するソース線駆動部と、
前記第１ロジック電源電圧を降圧して第２ロジック電源電圧を生成し、前記第２ロジック電源電圧を第４電源ラインに供給するように構成された第１レギュレータと、
前記第４電源ラインから前記第２ロジック電源電圧を受け取って、前記ゲート線駆動部と前記ソース線駆動部とを制御するように構成されたロジック回路と、
電荷輸送経路と、
前記第２電源ラインに挿入された第２スイッチ
とを具備し、
前記ロジック回路は、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の電圧の低下に応答して、前記表示パネルに蓄積されている電荷が放電されるように前記ソース線駆動部と前記ゲート線駆動部とを制御するように構成され、
前記電荷輸送経路は、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の低下に応答して、前記第３電源ラインから前記第４電源ラインに電荷を輸送するように構成され、
前記第２スイッチは、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の低下に応答してオフ状態になるように構成された
携帯端末。
請求項１又は２に記載の携帯端末であって、
前記第１電源ラインと接地端子の間に接続された第１バイパスキャパシタと、
前記第２電源ラインと接地端子の間に接続された第２バイパスキャパシタと、
前記第３電源ラインと接地端子の間に接続された第３バイパスキャパシタ
とを具備する
携帯端末。
ソース線とゲート線とを備える表示パネルを駆動する表示パネルドライバであって、
アナログ電源電圧を受け取る第１電源ラインと、
第１ロジック電源電圧を受け取る第２電源ラインと、
前記第１電源ラインから前記アナログ電源電圧を受け取り、受け取った前記アナログ電源電圧を昇圧して昇圧電源電圧を生成して第３電源ラインに供給するように構成された昇圧電源回路と、
前記第３電源ラインから前記昇圧電源電圧を受け取って、前記ゲート線を駆動するゲートドライバを制御するゲート制御信号、又は、前記ゲート線を駆動するゲート駆動信号を生成するゲート制御駆動回路と、
前記ソース線を駆動するソース線駆動回路と、
前記第１ロジック電源電圧を降圧して第２ロジック電源電圧を生成し、前記第２ロジック電源電圧を第４電源ラインに供給するように構成された第１レギュレータと、
前記第４電源ラインから前記第２ロジック電源電圧を受け取って、前記ソース線駆動回路と前記ゲート制御駆動回路とを制御するように構成されたロジック回路と、
電荷輸送経路と、
前記第２電源ラインの電圧を検出する検出器
とを具備し、
前記ロジック回路は、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の電圧の低下に応答して、前記表示パネルに蓄積されている電荷が放電されるように前記ソース線駆動回路と前記ゲート制御駆動回路とを制御するように構成され、
前記電荷輸送経路は、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の低下に応答して、前記第３電源ラインから前記第４電源ラインに電荷を輸送するように構成され、
前記電荷輸送経路は、
前記第３電源ラインから受け取った前記昇圧電源電圧を降圧する第２レギュレータと、
前記第２レギュレータの出力と前記第２電源ラインの間、又は前記第２レギュレータの出力と前記第４電源ラインの間に接続された第１スイッチ
とを具備し、
前記第１スイッチは、前記検出器によって検出された前記第２電源ラインの電圧が所定の閾値よりも低い場合にオン状態になるように構成された
表示パネルドライバ。
ソース線とゲート線とを備える表示パネルを駆動する表示パネルドライバであって、
アナログ電源電圧を受け取る第１電源ラインと、
第１ロジック電源電圧を受け取る第２電源ラインと、
前記第１電源ラインから前記アナログ電源電圧を受け取り、受け取った前記アナログ電源電圧を昇圧して昇圧電源電圧を生成して第３電源ラインに供給するように構成された昇圧電源回路と、
前記第３電源ラインから前記昇圧電源電圧を受け取って、前記ゲート線を駆動するゲートドライバを制御するゲート制御信号、又は、前記ゲート線を駆動するゲート駆動信号を生成するゲート制御駆動回路と、
前記ソース線を駆動するソース線駆動回路と、
前記第１ロジック電源電圧を降圧して第２ロジック電源電圧を生成し、前記第２ロジック電源電圧を第４電源ラインに供給するように構成された第１レギュレータと、
前記第４電源ラインから前記第２ロジック電源電圧を受け取って、前記ソース線駆動回路と前記ゲート制御駆動回路とを制御するように構成されたロジック回路と、
電荷輸送経路と、
前記第２電源ラインに挿入された第２スイッチ
とを具備し、
前記ロジック回路は、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の電圧の低下に応答して、前記表示パネルに蓄積されている電荷が放電されるように前記ソース線駆動回路と前記ゲート制御駆動回路とを制御するように構成され、
前記電荷輸送経路は、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の低下に応答して、前記第３電源ラインから前記第４電源ラインに電荷を輸送するように構成され、
前記第２スイッチは、前記第１電源ライン及び前記第２電源ラインの少なくとも一方の低下に応答してオフ状態になるように構成された
表示パネルドライバ。