JP3442978B2 - テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 - Google Patents
テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置Info
- Publication number
- JP3442978B2 JP3442978B2 JP28232397A JP28232397A JP3442978B2 JP 3442978 B2 JP3442978 B2 JP 3442978B2 JP 28232397 A JP28232397 A JP 28232397A JP 28232397 A JP28232397 A JP 28232397A JP 3442978 B2 JP3442978 B2 JP 3442978B2
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- crystal panel
- liquid crystal
- tape carrier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Description
するソルダレジストを使用したTCP半導体装置及びそ
のTCP半導体装置を用いた液晶パネル表示装置に関す
るものである。
Carrier Package)半導体装置をフレックスTCP半導
体装置と呼ぶ。フレックスTCP半導体装置は、特に額
縁サイズの小さい液晶パネルにおいて、ドライバ半導体
のパッケージとして使用されている。
り、現在はノートPC(Personal Computer )用に13
インチを越えるものも生産されている。従って、大型液
晶パネル用のフレックスTCP半導体装置の開発が望ま
れている。
形成した2色フレックスTCP半導体装置101の平面
構造、同図(b)にそのA−A’線断面図をそれぞれ示
す。
は、フィルム状のポリイミド基材102を用いて作製し
たテープキャリア103にドライバICチップ104を
電気的に接合した構造である。
・105と、インナーリード106…、入力側アウター
リード107…、出力側アウターリード108…及びテ
ストパッド109からなる銅配線パターンと、上記スリ
ット105・105及び銅配線パターンを絶縁被覆する
エポキシ系ソルダレジスト110…、ポリイミド系ソル
ダレジスト111・111、ポリイミド系ソルダレジス
ト112・112と、ポリイミド基材102の引出し・
位置合わせに使用されるスプロケットホール113…と
から構成される。
380±80kgf/mm2 の硬いエポキシ系ソルダレ
ジスト110…と、ヤング率が50±20kgf/mm
2 の柔軟性を有するポリイミド系ソルダレジスト111
・111との2種類のソルダレジストが設けられる。
ング率が大きいことを利用してポリイミド系ソルダレジ
スト111・111のブリード(印刷後に溶剤成分を主
体にソルダレジストが流れ出したもの)の発生を阻止す
る役割と、後述するテープキャリア103作製時のスズ
メッキ形成工程において、ポリイミド系ソルダレジスト
111・111のエッジが剥がれることを防止する役割
とを持つ。これにより、ポリイミド系ソルダレジスト1
11・111のパターニング精度を向上させる。
配線パターンが形成されている面の裏側)には、ヤング
率が50±20kgf/mm2 のポリイミド系ソルダレ
ジスト112・112が形成されている。
バンプ114…を介してインナーリード106…に電気
的に接続されており、その接続点の周辺は樹脂115に
よって封止されている。
レックスTCP半導体装置101におけるテープキャリ
ア103の作製プロセスを説明する。
クス;宇部興産の商標)の表面に接着剤を塗布し(工程
1)、デバイスホール、スリット105・105、スプ
ロケットホール113…等を形成すべく上記ポリイミド
基材102を金型で打ち抜く(工程2)。
銅箔のうち、いずれかをポリイミド基材102にラミネ
ートする(工程3)。スリット105・105には、ま
ず、後に銅配線パターンが形成される面に対して反対側
からポリイミド系ソルダレジスト112・112を形成
する(工程4)。
レジストを銅箔表面に塗布し(工程5)、露光によって
目的のパターンを焼き付け(工程6)て現像する(工程
7)。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し(工程8)た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する(工程
9)。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する(工程10)。
ーンを形成した面上において、後で形成するポリイミド
系ソルダレジスト111・111を両側から挟む位置
に、25μm厚程度のエポキシ系ソルダレジスト110
…を印刷して形成する(工程11)。その後、折り曲げ
部であるスリット105・105を覆うように、25μ
m厚程度で工程4と同じポリイミド系ソルダレジスト1
11・111を印刷して形成する(工程12)。
メッキ法により0.2μm〜0.6μm厚程度のスズメ
ッキを形成し、スズメッキ後はホイスカが発生しないよ
うにキュア(熱処理)を施す(工程13)。ホイスカと
は、応力等が加わることにより多くの金属で発生する針
状結晶のことである。特に、スズメッキでは発生しやす
い。ホイスカが成長すると端子間でショートを引き起こ
すことがあるため、スズメッキを熱処理してこれを抑制
する。
プキャリア103を出荷する(工程14)。
ストのみを銅配線パターン上に形成する1色フレックス
TCP半導体装置121の平面構造、同図(b)にB−
B’線断面図をそれぞれ示す。このソルダレジストは、
ヤング率が200±50kgf/mm2 の硬いエポキシ
系ソルダレジスト123・123である。この1色フレ
ックスTCP半導体装置121は、2色フレックスTC
P半導体装置101と比較してソルダレジストを形成す
る回数が少ないため、非常に安価に製造することができ
る。しかしその反面、上記のようにヤング率が大きいソ
ルダレジストを使用しているため、2色フレックスTC
P半導体装置101と比較して、実装時の折り曲げに対
する柔軟性に劣る。
けるテープキャリア122の作製プロセスを示す。2色
フレックスTCP半導体装置101におけるテープキャ
リア103の作製プロセスと異なる点は、上述したよう
に、銅配線パターン上にヤング率が200±50kgf
/mm2 の硬いエポキシ系ソルダレジスト123・12
3を1種類だけ形成することである。
P半導体装置101…の液晶パネル201及びPWB
(Printed Wiring Board)基板202への実装方法につ
いて説明する。一般に、2色フレックスTCP半導体装
置のTFT液晶への実装に際しては、解像度にもよる
が、例えば12.1インチサイズで1024ドット×7
68ドットの液晶パネルの場合、13個程度の2色フレ
ックスTCP半導体装置をドライバとして、片側パネル
の額縁のソース側に設ける。
性接着剤であるACF(Anisotropic Conductive Film
)を仮圧着する。ACFは、1.2mmから3mm程
度までの種類の幅があり、液晶パネル201の額縁のサ
イズに合わせて適宜選択される。従って、例えば、額縁
の幅が狭ければ、ACFも幅の狭いものを選択する。A
CFを仮圧着するには、ACFを液晶パネル201に貼
り付けたまま、90℃に加熱したツールを2秒程度押し
当てる。このとき、ACFは熱によって反応して硬化す
るが、後に本圧着することができるようにするため、完
全には硬化させない。
に付着させていたスペーサを剥がし、そこに2色フレッ
クスTCP半導体装置101…の出力側アウターリード
108…を仮圧着する。このとき、2色フレックスTC
P半導体装置101…と液晶パネル201とを、それぞ
れに形成されたアライメントマークを用いて位置合わせ
する。2色フレックスTCP半導体装置101…は、こ
の仮圧着前に、リール状につながった状態にあるため、
金型で打ち抜いて個片にしておく。そして、仮圧着時に
は、100℃に加熱したツールを10kgf/cm2 の
荷重で3秒押し当てるが、ACFを完全には硬化させな
い。
の仮圧着後に本圧着を行う。本圧着は、全ての2色フレ
ックスTCP半導体装置101…に一括して、200℃
に加熱したツールを35kgf/cm2 の荷重で20秒
押し当てて実施する。
半導体装置101…を実装すると、今度は2色フレック
スTCP半導体装置101…の入力側アウターリード1
07…をPWB基板202に接合する。PWB基板20
2への実装方法として、ハンダ付けによる方法とACF
による方法とがある。ACFによる実装方法では、PW
B基板202をアライメントし、全ての2色フレックス
TCP半導体装置101…を一括して実装する。このと
き、PWB基板202と、液晶パネル201を構成する
ガラス基板との熱膨張係数の違いによって、2色フレッ
クスTCP半導体装置101…に熱応力が集中する。
は、このような熱応力が加わった状態で、PWB基板2
02が液晶パネル201の裏側に配置されるべく折り曲
げられる。
ような2種類のソルダレジストを使用する2色フレック
スTCP半導体装置101では、使用するソルダレジス
トのヤング率が大きい。
置101を17インチ以上の大型液晶パネルに実装した
場合、液晶パネル201とPWB基板202との熱膨張
係数の差によって起こる2色フレックスTCP半導体装
置101…への応力が増大し、銅配線パターンにこの応
力が集中して銅配線パターンが断線しやすくなる。
ように、液晶パネル201と2色フレックスTCP半導
体装置101…とがACFによって接合する出力側アウ
ターリード108…の付近である。この断線は、液晶パ
ネル201が大型になる程顕著になり、液晶パネル表示
装置を生産する上で大きな問題になる。
01では、硬いエポキシ系ソルダレジスト110…を使
用するため、2色フレックスTCP半導体装置101自
身が硬くなり、柔軟性を損なうことになる。その上、2
色フレックスTCP半導体装置101上に硬いソルダレ
ジストを形成すると、2色フレックスTCP半導体装置
101に反りが発生するため、2色フレックスTCP半
導体装置101をアセンブリ工程で順調に搬送すること
ができなかった。この反りは、特に2色フレックスTC
P半導体装置101の幅が48mm以上のときに発生し
やすい。
101では、2種類のソルダレジストを形成するため、
これらを印刷する工程で専用印刷機が2台必要となる
上、ソルダレジストの管理が複雑になる。従って、テー
プキャリア103の製造コストが高くなるという問題が
あった。
レジストのみを形成すると、フレックスTCP半導体装
置の反りと、テープキャリアの製造コストが高くなるこ
ととを解決することができる。しかし、ポリイミド系ソ
ルダレジストはチクソ性が低いため、図12に示すよう
に、パターンエッジ141にブリード142が発生して
しまう。チクソ性とは、撹拌によって粘度が低下し、放
置すると粘度が増大する性質の尺度である。例えばソル
ダレジストのチクソ性が高いと、印刷時には粘度が低い
ためパターニング精度が良く、印刷後には粘度が増大す
るためブリードが発生しにくくなる。
143のパターンエッジ141が正確に印刷されず、テ
ープキャリアの作製に支障を来す。さらには、テープキ
ャリアのデバイスホール内のインナーリード144…へ
ソルダレジスト143が流れ出し、ILB(Inner Lead
Bonding)工程でボンディングすることができないとい
う不都合も生じる。
装置101には、スリット105・105の裏側に形成
するポリイミド系ソルダレジスト112・112のパタ
ーンエッジがスズメッキ工程で剥がれたり、剥がれたソ
ルダレジストが塵埃となってテープキャリア103を汚
染するという問題がある。
ものであって、その目的は、銅配線パターンの断線と印
刷時のブリードとを防止し、製造歩留りが高いフレック
スTCP半導体装置、及びそのフレックスTCP半導体
装置を用いた液晶パネル表示装置を提供することにあ
る。
ープキャリアパッケージ半導体装置は、上記課題を解決
するために、絶縁テープに設けられた金属配線パターン
と上記金属配線パターンと共に上記絶縁テープが湾曲可
能となるように上記絶縁テープに設けられたスルーホー
ルの表裏両側とを絶縁被覆する絶縁保護膜を有するテー
プキャリアに、半導体素子が、該半導体素子を封止する
ための樹脂と上記絶縁保護膜とが接する位置に実装され
てなるテープキャリアパッケージ半導体装置において、
上記スルーホールの表裏両側を絶縁被覆するそれぞれの
上記絶縁保護膜は、ヤング率が5kgf/mm2 〜70
kgf/mm2 の範囲にあるソルダレジストであり、上
記ソルダレジストは、印刷時のブリードを防止するため
に、粘度を決定するフィラ ーを10wt%〜40wt%
の範囲で含有することを特徴としている。
を絶縁被覆するそれぞれの絶縁保護膜として、ヤング率
が5kgf/mm2 〜70kgf/mm2 の範囲にある
ソルダレジストが形成される。これにより、テープキャ
リアパッケージ半導体装置の柔軟性が向上する。また、
上記ソルダレジストは、フィラーを10wt%〜40w
t%の範囲で含有する。このため、ソルダレジストを印
刷するときにブリードの発生が阻止されてパターニング
精度が向上すると共に、テープキャリア作製時にソルダ
レジストの剥がれが起こらずテープキャリア作製歩留り
が向上する。
装置を大型の液晶パネルに実装する際、テープキャリア
パッケージ半導体装置に大きな応力が加わっても金属配
線パターンは断線しない。さらに、テープキャリアパッ
ケージ半導体装置の反りを抑制し、テープキャリアパッ
ケージ半導体装置の製造歩留りを向上させることができ
る。また、印刷時のブリードの発生を防止することがで
きる。すなわち、銅配線パターンの断線と印刷時のブリ
ードとを防止し、製造歩留りが高いフレックスTCP半
導体装置を提供することができる。
ケージ半導体装置は、上記課題を解決するために、請求
項1に記載のテープキャリアパッケージ半導体装置にお
いて、上記ソルダレジストは、上記スルーホールの表裏
両側において同一の材料からなることを特徴としてい
る。
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが1種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が1台で済むと共に、ソルダレジスト
の管理が容易になる。
ケージ半導体装置は、上記課題を解決するために、請求
項1または2に記載のテープキャリアパッケージ半導体
装置において、上記ソルダレジストは、ゴム系、ポリイ
ミド系、ウレタン系、シリコーン系、あるいはエポキシ
系のいずれかの材料からなることを特徴としている。
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のうちいずれかの材料からなる柔軟性
の高い絶縁保護膜となる。
は、上記課題を解決するために、絶縁テープに設けられ
た金属配線パターンと上記金属配線パターンが湾曲可能
となるように上記絶縁テープに設けられたスルーホール
の表裏両側とを絶縁被覆する絶縁保護膜を有するテープ
キャリアと、液晶パネルを駆動するように上記テープキ
ャリアに実装される駆動用半導体素子とを有しており、
上記駆動用半導体素子は、該駆動用半導体素子を封止す
るための樹脂と上記絶縁保護膜とが接する位置に配置さ
れるテープキャリアパッケージ半導体装置及び上記液晶
パネルを備える液晶パネル表示装置において、上記スル
ーホールの表裏両側を絶縁被覆するそれぞれの上記絶縁
保護膜は、ヤング率が5kgf/mm2 〜70kgf/
mm2 の範囲にあるソルダレジストであり、上記ソルダ
レジストは、印刷時のブリード発生を防止するために、
粘度を決定するフィラーを10wt%〜40wt%の範
囲で含有することを特徴としている。
両側を被覆するそれぞれの上記絶縁保護膜は、ヤング率
が5kgf/mm2 〜70kgf/mm2 の範囲にある
ソルダレジストである。このため、液晶パネル表示装置
は、柔軟性の高いテープキャリアパッケージ半導体装置
を有するものとなる。従って、テープキャリアパッケー
ジ半導体装置を液晶パネルに実装しても金属配線パター
ンは断線しない。さらに、テープキャリアパッケージ半
導体装置の反りを抑制し、液晶パネル表示装置の製造歩
留りを向上させることができる。
40wt%の範囲でフィラーを含有する。このため、ソ
ルダレジストを印刷するときにブリードの発生が阻止さ
れてパターニング精度が向上すると共に、テープキャリ
ア作製時にソルダレジストの剥がれが起こらず液晶パネ
ル表示装置の製造歩留りが向上する。すなわち、銅配線
パターンの断線と印刷時のブリードとを防止し、製造歩
留りが高いフレックスTCP半導体装置を用いた液晶パ
ネル表示装置を提供することができる。
は、上記課題を解決するために、請求項5に記載の液晶
パネル表示装置において、上記ソルダレジストは、上記
スルーホールの表裏両側において同一の材料からなるこ
とを特徴としている。
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが1種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が1台で済むと共に、ソルダレジスト
の管理が容易になる。
製造することができる。
は、上記課題を解決するために、請求項5または6に記
載の液晶パネル表示装置において、上記ソルダレジスト
は、ゴム系、ポリイミド系、ウレタン系、シリコーン
系、あるいはエポキシ系のいずれかの材料からなること
を特徴としている。
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のいずれかの材料からなる柔軟性の高
い絶縁保護膜として機能する。
は、上記課題を解決するために、請求項5ないし7のい
ずれかに記載の液晶パネル表示装置において、上記液晶
パネルが10インチ以上であることを特徴としている。
に使用される液晶パネルは10インチ以上の大型である
が、テープキャリアパッケージ半導体装置は、絶縁保護
膜が高い柔軟性を有すると共に製造歩留りが高い。
装置を液晶パネルに実装しても金属配線パターンの断線
が起こりにくく、10インチ以上の大型の液晶パネル表
示装置を歩留り良く製造することができる。
一形態について図1ないし図4に基づいて説明すれば、
以下の通りである。
キャリアパッケージ半導体装置)を製造するにあたり、
まず、図4(a)に示すような試験用パターンであるT
EG1を作製して断線試験を行うことにより、TCP半
導体装置の最適な構造を調べた。
3、銅配線パターン4、電極パッド5・5、及びソルダ
レジスト6から構成される。また、スリット3の裏側に
は同図(c)に示すように、ソルダレジスト7が塗布さ
れている。
に示すとおりであるが、これに限るものではなく、TC
P半導体装置の寸法に応じて適宜変更される。但し、T
EG1を形成するにあたり、銅配線パターン4に使用さ
れる銅箔の種類・厚み、ポリイミド基材2と銅箔とを接
着する接着剤の種類・厚み、ソルダレジスト6の種類・
厚み、スリット3の寸法等は、実際に使用されるTCP
半導体装置に等しくした。特に、銅箔には電解銅箔を使
用し、厚みは1/2オンス、配線パターン幅は35μ
m、配線パターンピッチは70μmである。また、接着
剤には東レ(株)の#7100(商品名)を使用した。
断線すると、これをすぐに確認できるようにするために
設けてある。断線不良を確認するには、断線試験の後に
オープンチェッカを電極パッド5・5に接触させるだけ
でよい。
へのドライバICチップのアセンブリを省略してある。
の構成のTEG1…を液晶パネル11とPWB基板12
とに3個接合して折り曲げる。接合工程は以下のように
なる。
着する。この仮圧着では、90℃に加熱したツールを1
0kgf/cm2 の荷重をかけて2秒間、ACF13に
押し当てる。その後、ACF13に付着しているスペー
サを剥がし、TEG1…をアライメントして仮圧着す
る。この仮圧着は、前述の仮圧着と同様の条件で行う。
kgf/cm2 の荷重をかけて20秒間TEG1…に押
し当て、TEG1…と液晶パネル11とを本圧着する。
1.1mmのガラスを使用して作製されている。また、
圧着装置は全て市販されているものである。
する。このとき、液晶パネル11と同様の条件でACF
13を仮圧着し、その後、ACF13のスペーサを剥が
してTEG1…とPWB基板12とをアライメントし、
全てのTEG1…を一括して本圧着する。PWB基板1
2の厚みは0.5mmである。
12とに接合した後、液晶パネル11とPWB基板12
とが所定の間隔で対向するようにTEG1…を湾曲さ
せ、断線試験用のサンプルを数個作製する。このサンプ
ルを側面から見た図が図4(c)である。
クル槽に入れて銅配線パターン4の断線試験を行う。温
度サイクル槽を、85℃と−30℃との2通りの温度を
30分ずつ繰り返すように設定し、1時間で1サイクル
(周期)とカウントする。スリット3の表面及び銅配線
パターン4上(以後、領域pと称する)と、スリット3
の裏側(以後、領域qと称する)とに様々なソルダレジ
ストを形成したサンプルを作製してこの断線試験方法を
適用し、それぞれのサンプルにおいて断線が発生するサ
イクル数を求めた。その結果の一例を表1に示す。
率が200kgf/mm2 のエポキシ系ソルダレジスト
を形成し、領域qにヤング率が50kgf/mm2 のポ
リイミド系ソルダレジストを形成したTEG(サンプル
1)、領域pにヤング率が50kgf/mm2 のポリイ
ミド系ソルダレジストを挟むようにヤング率が380k
gf/mm2 のエポキシ系ソルダレジストを形成し、領
域qにヤング率が50kgf/mm2 のポリイミド系ソ
ルダレジストを形成したTEG(サンプル2)、領域p
・q共にヤング率が15kgf/mm2 のポリイミド系
ソルダレジストを形成したTEG(サンプル3)、領域
pにヤング率が15kgf/mm2 のポリイミド系ソル
ダレジストを形成し、領域qにヤング率が38kgf/
mm2 のウレタン系ソルダレジストを形成したTEG
(サンプル4)、領域p・q共にヤング率が38kgf
/mm2 のウレタン系ソルダレジストを形成したTEG
(サンプル5)、領域p・q共にヤング率が42kgf
/mm2 のシリコーン系ソルダレジストを形成したTE
G(サンプル6)、及び領域pにヤング率が200kg
f/mm2 のエポキシ系ソルダレジストを形成し、領域
qにヤング率が50kgf/mm2 のポリイミド系ソル
ダレジストを形成したTCP半導体装置(サンプル7)
である。
のTEGと異なり、実際に液晶パネル表示装置に使用さ
れるTCP半導体装置である。また、ソルダレジストの
厚みは全て25μmに統一してある。
の欄中に示されている分数は、分母が試験を行ったサン
プル数を、分子がそのうち断線が発生したサンプル数を
表す。まず、全ての断線箇所は、実デバイスであるTC
P半導体装置の場合と一致した。また、サンプル1が2
0サイクルで断線が発生するのに対して、サンプル7が
500サイクルで断線が発生することから、断線試験方
法の加速係数は25倍であることが分かる。従って、こ
の断線試験方法によれば、実デバイスの断線モードを短
時間で再現することができる。
200サイクル以内で断線しないことが必要であるが、
表1よりサンプル3ないし6がこの条件を満たしている
ことが分かる。さらに、領域p・qに共にヤング率の小
さいソルダレジストを使用する方が断線しにくい結果と
なっている。
プル2は250サイクルで断線するが、サンプル3・サ
ンプル4は700サイクルでも断線しない。さらに、サ
ンプル2では、試験中にブリードが発生し、パターニン
グ精度が悪化することが判明した。従って、前述の耐断
線性を確保しながらブリードが発生しないようなソルダ
レジストを使用する必要がある。
を求めるため、チクソ性を決定するSiO2 等の無機
フィラー量を変えたサンプルを作製して、断線試験を行
った。
ると200μm以上のブリードが発生するが、フィラー
量を5wt%より多くするとブリードを100μm以下
に抑制できることが分かった。
%のソルダレジストを使用すれば、200サイクル以上
でも断線せず、ブリードの発生を阻止できることが分か
った。このときのソルダレジストのヤング率は5kgf
/mm2 〜70kgf/mm2 であった。なお、ヤング
率を5kgf/mm2 〜70kgf/mm2 の範囲に設
定するには、ソルダレジスト内の重合成分からなる主材
料のヤング率を1kgf/mm2 以下にするのが効果的
である。
gf/mm2 〜70kgf/mm2の範囲内にあり、フ
ィラー量が10wt%〜40wt%の範囲内にあるソル
ダレジストを領域p・qに形成すれば、実装しても断線
が発生しない実用的なTCP半導体装置を製造できると
いう効果のあることが分かった。
に設定すれば、ゴム系・ポリイミド系・エポキシ系・シ
リコーン系・ウレタン系ソルダレジストのうちいずれか
を領域p・qにそれぞれ1種類だけ使用することで上記
の効果が得られる。さらに、上述の断線試験においては
形成する絶縁保護膜の厚みを25μmとしたが、これに
限らず、5μm〜45μmの範囲内であれば同等の効果
が得られることも分かった。
したTCP半導体装置について、図1〜図3を用いて説
明する。
半導体装置としてのフレックスTCP半導体装置21の
平面構造、同図(b)にそのC−C’線断面図をそれぞ
れ示す。
テープとしてのポリイミド基材22を用いて作製したテ
ープキャリア23に半導体素子としてのドライバICチ
ップ24を電気的に接合した構成である。
てのスリット25・25と、インナーリード26…、入
力側アウターリード27…、出力側アウターリード28
…、及びテストパッド29からなる金属配線パターンと
しての銅配線パターンと、スリット25・25及び上記
銅配線パターンを絶縁被覆する絶縁保護膜としてのソル
ダレジスト30及びソルダレジスト31・31と、ポリ
イミド基材22の送り出し・位置合わせに用いられるス
プロケットホール32…とから構成される。
ンプ33…を介してインナーリード26…と電気的に接
続されると共に、この接続部周辺が樹脂34によって封
止されている。
クスTCP半導体装置21におけるテープキャリア23
の作製プロセスを説明する。
ス;宇部興産の商標)の表面に接着剤を塗布し(工程
1)、デバイスホール、スリット25・25、スプロケ
ットホール32…を形成すべくポリイミド基材22を金
型で打ち抜く(工程2)。
銅箔のうち、いずれかをポリイミド基材22にラミネー
トする(工程3)。スリット25・25には、まず、後
に銅配線パターンが形成される面に対して反対側から2
5μm厚のソルダレジスト31・31を形成し、150
℃で60分キュアする(工程4)。
グ率が5kgf/mm2 〜70kgf/mm2 の範囲内
にあり、フィラー量が10wt%〜40wt%の範囲内
にあるゴム系・ポリイミド系・エポキシ系・シリコーン
系・ウレタン系ソルダレジストのうちいずれを使用して
もよい。例えば、硬化してもヤング率が1kgf/mm
2 以下となるような主剤を選定し、この主剤にフィラー
量を38wt%混入させたポリイミド系ソルダレジスト
を使用することができる。この場合、硬化後のヤング率
は16kgf/mm2 となる。鉛筆硬度ではBに相当す
る。
レジストを銅箔表面に塗布し(工程5)、露光によって
目的のパターンを焼き付け(工程6)て現像する(工程
7)。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し(工程8)た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する(工程
9)。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する(工程10)。
ンを形成した面上において、折り曲げ部であるスリット
25・25を覆うように、工程4で形成したソルダレジ
スト31・31と同一のソルダレジスト30を印刷し、
2時間程度キュアを行う(工程11)。
メッキ法により0.2μm〜0.6μm厚のスズメッキ
を形成し、スズメッキ後はホイスカが発生しないように
キュアを施す(工程12)。
キャリア23のインナーリード26…にドライバICチ
ップ24をAuバンプ33…を介して接合する(工程1
3)。そして、この接合部の周辺を樹脂34で封止し
(工程14)、フレックスTCP半導体装置21が完成
する。
は、それぞれにヤング率が5kgf/mm2 〜70kg
f/mm2 の範囲にあり、フィラー量が10wt%〜4
0wt%の範囲にある同一のソルダレジストを使用する
ため、銅配線パターンが断線しにくくなると共に、図3
に示すようにブリードの発生やソルダレジストの剥がれ
がなくパターニング精度を±0.2mmに向上させるこ
とができる。従って、キャリアテープ23の作製歩留り
を約2%向上させることができる。
反りを1mm以下に抑制して後のアセンブリ工程でフレ
ックスTCP半導体装置21を順調に搬送することがで
きる。さらに、工程4・工程11においてソルダレジス
トを形成する装置を同一のものとすることができるた
め、フレックスTCP半導体装置21の製造コストを削
減することができる。
ソルダレジストを形成したが、これに限るものではな
く、ヤング率が5kgf/mm2 〜70kgf/mm2
の範囲にあり、フィラー量が10wt%〜40wt%の
範囲にあるソルダレジストをそれぞれの工程において使
用すれば、両工程におけるソルダレジストの種類は異な
っていてもよい。
5を用いて説明すれば、以下の通りである。なお、説明
の便宜上、前記の実施の形態1の図面に示した構成要素
と同一の機能を有する構成要素については、同一の符号
を付し、その説明を省略する。
液晶パネル表示装置51は、実施の形態1で述べたフレ
ックスTCP半導体装置21…、液晶パネル52、PW
B基板53、バックライト54、及びベゼル55から構
成される。
ドライバICチップ24は、この場合、駆動用半導体素
子として機能する。
について説明する。
する。ACFは、1.2mmから3mm程度までの種類
の幅があり、液晶パネル52の額縁のサイズに合わせて
適宜選択される。従って、例えば、額縁の幅が狭けれ
ば、ACFも幅の狭いものを選択する。ACFを仮圧着
するには、ACFを液晶パネル52に貼り付けたまま、
90℃に加熱したツールを2秒程度押し当てる。このと
き、ACFは熱によって反応して硬化するが、後に本圧
着することができるようにするため、完全には硬化させ
ない。
に付着していたスペーサを剥がし、そこにフレックスT
CP半導体装置21…の出力側アウターリード28…を
仮圧着する。このとき、フレックスTCP半導体装置2
1…と液晶パネル52とを、それぞれに形成されたアラ
イメントマークを用いて位置合わせする。フレックスT
CP半導体装置21…は、この仮圧着前に、リール状に
つながった状態にあるため、金型で打ち抜いて個片にし
ておく。そして、仮圧着時には、100℃に加熱したツ
ールを10kgf/cm2 の荷重で3秒押し当てるが、
ACFを完全には硬化させない。
着が終了すると次に本圧着を行う。
装置21…に一括して、200℃に加熱したツールを3
5kgf/cm2 の荷重で20秒押し当てて実施する。
装置21…を実装すると、今度はフレックスTCP半導
体装置21…の入力側アウターリード27をPWB基板
53に実装する。PWB基板53への実装方法として、
ハンダ付けによる方法とACFによる方法とがある。A
CFによる実装方法では、PWB基板53をアライメン
トし、全てのフレックスTCP半導体装置21…を一括
して実装する。
るバックライト54を実装し、フレックスTCP半導体
装置21…、液晶パネル52、PWB基板53、及びバ
ックライト54からなるユニット全体をベゼル55で覆
う。
が製造される。この液晶パネル表示装置51には、前述
したように、耐断線性が高く、製造歩留りの良いフレッ
クスTCP半導体装置21を使用している。従って、1
0インチ以上の大型液晶パネル表示装置を歩留り良く、
低コストで製造することができる。
ッケージ半導体装置は、以上のように、絶縁テープに設
けられた金属配線パターンと上記金属配線パターンと共
に上記絶縁テープが湾曲可能となるように上記絶縁テー
プに設けられたスルーホールの表裏両側とを絶縁被覆す
る絶縁保護膜を有するテープキャリアに、半導体素子
が、該半導体素子を封止するための樹脂と上記絶縁保護
膜とが接する位置に実装されてなるテープキャリアパッ
ケージ半導体装置において、上記スルーホールの表裏両
側を絶縁被覆するそれぞれの上記絶縁保護膜は、ヤング
率が5kgf/mm2 〜70kgf/mm2 の範囲にあ
るソルダレジストであり、上記ソルダレジストは、印刷
時のブリードを防止するために、粘度を決定するフィラ
ーを10wt%〜40wt%の範囲で含有する構成であ
る。
体装置を大型の液晶パネルに実装する際、テープキャリ
アパッケージ半導体装置に大きな応力が加わっても金属
配線パターンは断線しない。さらに、テープキャリアパ
ッケージ半導体装置の反りを抑制し、テープキャリアパ
ッケージ半導体装置の製造歩留りを向上させることがで
きる。また、上記ソルダレジストは、フィラーを10w
t%〜40wt%の範囲で含有する。それゆえ、ソルダ
レジストを印刷するときにブリードの発生が阻止されて
パターニング精度が向上すると共に、テープキャリア作
製時にソルダレジストの剥がれが起こらずテープキャリ
ア作製歩留りが向上する。
のブリードとを防止した、信頼性の高いテープキャリア
パッケージ半導体装置を低コストで提供することができ
るという効果を奏する。
ケージ半導体装置は、以上のように、請求項1に記載の
テープキャリアパッケージ半導体装置において、上記ソ
ルダレジストは、上記スルーホールの表裏両側において
同一の材料からなる構成である。
ダレジストを形成する際、専用の装置が1台で済むと共
に、ソルダレジストの管理が容易になるという効果を奏
する。
ケージ半導体装置は、以上のように、請求項1または2
に記載のテープキャリアパッケージ半導体装置におい
て、上記ソルダレジストは、ゴム系、ポリイミド系、ウ
レタン系、シリコーン系、あるいはエポキシ系のいずれ
かの材料からなる構成である。
い絶縁保護膜として機能するという効果を奏する。
は、以上のように、絶縁テープに設けられた金属配線パ
ターンと上記金属配線パターンが湾曲可能となるように
上記絶縁テープに設けられたスルーホールの表裏両側と
を絶縁被覆する絶縁保護膜を有するテープキャリアと、
液晶パネルを駆動するように上記テープキャリアに実装
される駆動用半導体素子とを有しており、上記駆動用半
導体素子は、該駆動用半導体素子を封止するための樹脂
と上記絶縁保護膜とが接する位置に配置されるテープキ
ャリアパッケージ半導体装置及び上記液晶パネルを備え
る液晶パネル表示装置において、上記スルーホールの表
裏両側を絶縁被覆するそれぞれの上記絶縁保護膜は、ヤ
ング率が5kgf/mm2 〜70kgf/mm2 の範囲
にあるソルダレジストであり、上記ソルダレジストは、
印刷時のブリード発生を防止するために、粘度を決定す
るフィラーを10wt%〜40wt%の範囲で含有する
構成である。
体装置を液晶パネルに実装しても金属配線パターンは断
線しない。さらに、テープキャリアパッケージ半導体装
置の反りを抑制し、液晶パネル表示装置の製造歩留りを
向上させることができる。また、上記ソルダレジスト
は、フィラーを10wt%〜40wt%の範囲で含有す
る。それゆえ、ソルダレジストを印刷するときにブリー
ドの発生が阻止されてパターニング精度が向上すると共
に、テープキャリア作製時にソルダレジストの剥がれが
起こらず液晶パネル表示装置の製造歩留りが向上する。
置を低コストで提供することができるという効果を奏す
る。
は、以上のように、請求項5に記載の液晶パネル表示装
置において、上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなる構成である。
ダレジストを形成する際、専用の装置が1台で済むと共
に、ソルダレジストの管理が容易になる。
製造することができるという効果を奏する。
は、以上のように、請求項5または6に記載の液晶パネ
ル表示装置において、上記ソルダレジストは、ゴム系、
ポリイミド系、ウレタン系、シリコーン系、あるいはエ
ポキシ系のいずれかの材料からなる構成である。
い絶縁保護膜として機能するという効果を奏する。
は、以上のように、請求項5ないし7のいずれかに記載
の液晶パネル表示装置において、上記液晶パネルが10
インチ以上である構成である。
体装置を液晶パネルに実装しても金属配線パターンの断
線が起こりにくく、10インチ以上の大型の液晶パネル
表示装置を歩留り良く製造することができるという効果
を奏する。
パッケージ半導体装置の構造を示し、(a)は平面図、
(b)は(a)のC−C’線断面図である。
製造する工程を説明するフロー図である。
おいてブリードが発生しないことを説明する説明図であ
る。
ャリアパッケージ半導体装置の断線試験方法を説明する
説明図である。
用いた液晶パネル表示装置の構造を示す構造図である。
構造を示し、(a)は平面図、(b)は(a)のA−
A’線断面図である。
テープキャリアを作製する工程を説明するフロー図であ
る。
置の構造を示し、(a)は平面図、(b)は(a)のB
−B’線断面図である。
テープキャリアを作製する工程を説明するフロー図であ
る。
の実装時の状態を説明する説明図である。
の実装時における断線発生箇所を説明する説明図であ
る。
においてブリードが発生することを説明する説明図であ
る。
リアパッケージ半導体装置) 22 ポリイミド基材(絶縁テープ) 23 テープキャリア 24 ドライバICチップ(半導体素子、駆動用
半導体素子) 25 スリット(スルーホール) 26 インナーリード(金属配線パターン) 27 入力側アウターリード(金属配線パター
ン) 28 出力側アウターリード(金属配線パター
ン) 29 テストパッド(金属配線パターン) 51 液晶パネル表示装置 52 液晶パネル
Claims (9)
- 【請求項1】絶縁テープに設けられた金属配線パターン
と、上記金属配線パターンと共に上記絶縁テープが湾曲
可能となるように上記絶縁テープに設けられたスルーホ
ールの表裏両側とを絶縁被覆する絶縁保護膜を有するテ
ープキャリアに、半導体素子が、該半導体素子を封止す
るための樹脂と上記絶縁保護膜とが接する位置に実装さ
れてなるテープキャリアパッケージ半導体装置におい
て、 上記スルーホールの表裏両側を絶縁被覆するそれぞれの
上記絶縁保護膜は、ヤング率が5kgf/mm2 〜70
kgf/mm2 の範囲にあるソルダレジストであり、上
記ソルダレジストは、印刷時のブリード発生を防止する
ために、粘度を決定するフィラーを10wt%〜40w
t%の範囲で含有することを特徴とするテープキャリア
パッケージ半導体装置。 - 【請求項2】上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなることを特徴とす
る請求項1に記載のテープキャリアパッケージ半導体装
置。 - 【請求項3】上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなることを特徴とする請求項1ま
たは2のいずれかに記載のテープキャリアパッケージ半
導体装置。 - 【請求項4】上記スルーホールの表面側に形成された上
記ソルダレジストは、同一の材料からなることを特徴と
する請求項1に記載のテープキャリアパッケージ半導体
装置。 - 【請求項5】絶縁テープに設けられた金属配線パターン
と上記金属配線パターンが湾曲可能となるように上記絶
縁テープに設けられたスルーホールの表裏両側とを絶縁
被覆する絶縁保護膜を有するテープキャリアと、液晶パ
ネルを駆動するように上記テープキャリアに実装される
駆動用半導体素子とを有しており、上記駆動用半導体素
子は、該駆動用半導体素子を封止するための樹脂と上記
絶縁保護膜とが接する位置に配置されるテープキャリア
パッケージ半導体装置及び上記液晶パネルを備える液晶
パネル表示装置において、 上記スルーホールの表裏両側を絶縁被覆するそれぞれの
上記絶縁保護膜は、ヤング率が5kgf/mm 2 〜70
kgf/mm 2 の範囲にあるソルダレジストであり、上
記ソルダレジストは、印刷時のブリード発生を防止する
ために、粘度を決定するフィラーを10wt%〜40w
t%の範囲で含有することを特徴とする液晶パネル表示
装置。 - 【請求項6】上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなることを特徴とす
る請求項5に記載の液晶パネル表示装置。 - 【請求項7】上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなることを特徴とする請求項5ま
たは6のいずれかに記載の液晶パネル表示装置。 - 【請求項8】上記液晶パネルが10インチ以上であるこ
とを特徴とする請求項5ないし7のいずれかに記載の液
晶パネル表示装置。 - 【請求項9】上記スルーホールの表面側に形成されたソ
ルダレジストは、同一の材料からなることを特徴とする
請求項5ないし8のいずれかに記載の液晶パネル表示装
置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28232397A JP3442978B2 (ja) | 1997-10-15 | 1997-10-15 | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 |
TW087115772A TW565728B (en) | 1997-10-15 | 1998-09-22 | Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof |
US09/161,478 US6670696B2 (en) | 1997-10-15 | 1998-09-28 | Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof |
KR1019980040781A KR100275906B1 (ko) | 1997-10-15 | 1998-09-30 | 테이프 캐리어 패키지 반도체장치와 이를 이용한 액정패널 표시장치 및 그의 단선 시험방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28232397A JP3442978B2 (ja) | 1997-10-15 | 1997-10-15 | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11121682A JPH11121682A (ja) | 1999-04-30 |
JP3442978B2 true JP3442978B2 (ja) | 2003-09-02 |
Family
ID=17650927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28232397A Expired - Fee Related JP3442978B2 (ja) | 1997-10-15 | 1997-10-15 | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3442978B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW550428B (en) * | 1999-07-12 | 2003-09-01 | Nec Lcd Technologies Ltd | Flat panel display device and manufacturing method thereof |
JP2001237280A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | テープキャリア型半導体装置および可撓性フィルム接続基板 |
JP3825664B2 (ja) | 2001-09-27 | 2006-09-27 | 株式会社東芝 | フィルム基板、フィルム基板の製造方法及びフィルム基板付回路基板の製造方法 |
JP2006073966A (ja) * | 2004-09-06 | 2006-03-16 | Mitsui Mining & Smelting Co Ltd | プリント配線基板および半導体装置 |
JP4701914B2 (ja) * | 2004-10-29 | 2011-06-15 | 宇部興産株式会社 | 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板 |
JP4600010B2 (ja) * | 2004-11-25 | 2010-12-15 | 宇部興産株式会社 | 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板 |
JP4552671B2 (ja) * | 2005-01-31 | 2010-09-29 | ブラザー工業株式会社 | 基板接合体、インクジェットヘッド及びこれらの製造方法 |
JP4591140B2 (ja) * | 2005-03-16 | 2010-12-01 | パナソニック株式会社 | 表示パネルの組立装置および組立方法 |
JP5167776B2 (ja) * | 2007-11-15 | 2013-03-21 | 宇部興産株式会社 | テープキャリアパッケージ用柔軟性配線板、テープキャリアパッケージおよび絶縁保護層用硬化性樹脂組成物 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3010738U (ja) | 1994-10-31 | 1995-05-09 | 富士ミクロ工業株式会社 | 折り曲げ可能なtab用テープ |
-
1997
- 1997-10-15 JP JP28232397A patent/JP3442978B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3010738U (ja) | 1994-10-31 | 1995-05-09 | 富士ミクロ工業株式会社 | 折り曲げ可能なtab用テープ |
Also Published As
Publication number | Publication date |
---|---|
JPH11121682A (ja) | 1999-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6952250B2 (en) | Pressure-welded structure of flexible circuit boards | |
JP3622665B2 (ja) | 接続構造、電気光学装置および電子機器 | |
JP4139713B2 (ja) | 補強板貼り付け装置および貼り付け方法 | |
KR20030074431A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100275906B1 (ko) | 테이프 캐리어 패키지 반도체장치와 이를 이용한 액정패널 표시장치 및 그의 단선 시험방법 | |
JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
TW448516B (en) | Semiconductor device and method of manufacturing the same | |
JP3442978B2 (ja) | テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置 | |
JP2003068804A (ja) | 電子部品実装用基板 | |
JP2001127216A (ja) | 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール | |
JP4058443B2 (ja) | 半導体装置及びその製造方法 | |
JPH11288750A (ja) | フレキシブル配線基板の接合構造 | |
JP3545178B2 (ja) | 断線試験方法 | |
KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
JP3250000B2 (ja) | 液晶表示パネルの端子接続構造およびその端子接続方法 | |
JP2001119116A (ja) | 液晶表示装置の接続構造 | |
JP2001264794A (ja) | 液晶表示装置の製造方法 | |
JP2004349561A (ja) | 半導体装置の接着方法とそれに使用される接着剤 | |
JPH06224256A (ja) | 半導体装置 | |
JPS63299242A (ja) | 半導体装置の接続方法 | |
KR100646068B1 (ko) | 이방성 도전 필름 | |
JP2000098413A (ja) | 表示装置の製造方法 | |
JPH11330154A (ja) | フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法 | |
KR100536947B1 (ko) | 필름 캐리어 테이프 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |