JP2004349561A - 半導体装置の接着方法とそれに使用される接着剤 - Google Patents
半導体装置の接着方法とそれに使用される接着剤 Download PDFInfo
- Publication number
- JP2004349561A JP2004349561A JP2003146602A JP2003146602A JP2004349561A JP 2004349561 A JP2004349561 A JP 2004349561A JP 2003146602 A JP2003146602 A JP 2003146602A JP 2003146602 A JP2003146602 A JP 2003146602A JP 2004349561 A JP2004349561 A JP 2004349561A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor element
- wiring pattern
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体素子の電極パッド上の金属突起と配線基板の配線パターンとの熱共晶による合金形成接続法において、接続信頼性が高く、ボイド発生不良や接続不良が発生しない半導体装置の製造方法とそれ用の接着剤を提供する。
【解決手段】電極パッド２上に金属突起３を有する半導体素子１と、電極パッドに相対する配線パターン５を有する配線基板４との間に、微細フィラーを含むエポキシ樹脂系の接着剤６を介在させ、半導体素子上の金属突起と配線基板上の配線パターンを位置合せした後、加熱加圧７し、金属突起と配線パターンを共晶合金形成により電気的接続を得るとともに、接着剤を硬化６′させて、半導体素子と配線基板とを固定する半導体装置の製造方法である。
【選択図】 図１
【解決手段】電極パッド２上に金属突起３を有する半導体素子１と、電極パッドに相対する配線パターン５を有する配線基板４との間に、微細フィラーを含むエポキシ樹脂系の接着剤６を介在させ、半導体素子上の金属突起と配線基板上の配線パターンを位置合せした後、加熱加圧７し、金属突起と配線パターンを共晶合金形成により電気的接続を得るとともに、接着剤を硬化６′させて、半導体素子と配線基板とを固定する半導体装置の製造方法である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の電極パツドと配線基板とを簡便に接続する半導体装置の製造方法、およびそれに使用される接着剤に関するものである。
【０００２】
【従来の技術】
近年、半導体素子を多数個用いるデバイス、機器の開発が促進されてきている。例えば、メモリーカード、液晶やＥＬのディスプレイパネル等が有り、これらはいずれも多数個のＩＣ、ＬＳＩを一定の面積を有する基板に、高密度にしかも薄型に搭載しなければならない。ＩＣ、ＬＳＩの実装手段としては熱圧接接続によるフリップチップ方式が公知である（特開昭６０−２６２４３０号公報）。
【０００３】
しかしながら、熱圧接接続法には以下のような問題がある。
【０００４】
前記熱圧接接続によるフリップチップ方式は、半導体素子の電極パッド上に金属突起を形成し、配線基板上の配線パターンと半導体素子の金属突起を位置合せをし加熱して、光もしくは熱により接着樹脂を硬化させて、圧接のみにより金属突起と配線パターンの電気的接続を得るものである。したがって、熱圧接接続によるフリップチップ方式は、電気的接続を圧接のみにより行うため電極突起と配線パターンが固定されておらず、外部からの熱や機械的歪により配線基板に膨張や反りが発生して、接続部や半導体素子自体の剥離が発生しやすかった。
【０００５】
熱圧接接続より接続信頼性の高い方法として、電極パッド上の金属突起と配線パターンとを熱共晶による合金形成を行う方法がある（特開２０００−１００８６２公報）。
【０００６】
しかしながら、この熱共晶による合金形成接続法では、２８０〜４１８℃の温度範囲で共晶合金が形成されて金属突起と配線パターンの電気的接続がなされるが、接着剤樹脂はその熱共晶温度領域である２８０〜４１８℃において硬化が速すぎることにより、接続不良やボイドが発生するという問題があった。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、このような従来の問題点を鑑み、半導体素子の電極パッド上の金属突起と配線基板の配線パターンとの熱共晶による合金形成接続法において、接続信頼性が高く、ボイド発生不良や樹脂硬化による接続不良が発生しない接続方法を可能にする半導体装置の製造方法とそれに使用する接着剤を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者は、半導体素子の電極パッド上の金属突起と配線基板の配線パターンとの熱共晶合金形成接続法において、接着剤に用いる樹脂組成物中に適量の微細フィラーを入れるこによって上記問題を解決することを見いだした。また、さらに該樹脂組成物の硬化特性を最適化させることにより、ボイド発生不良などをなくすことができるということを見いだした。
【０００９】
即ち、本発明の半導体装置の製造方法は、
電極パッド上に金属突起を有する半導体素子と、電極パッドに相対する配線パターンを有する配線基板との間に、微細フィラーを含むエポキシ樹脂系の接着剤を介在させ、半導体素子上の金属突起と配線基板上の配線パターンを位置合せした後、加熱加圧し、金属突起と配線パターンを共晶合金形成により電気的接続を得るとともに、接着剤を光もしくは熱により硬化させて、半導体素子と配線基板とを固定することを特徴とし、また本発明の接着剤は上記半導体装置の製造方法に適合して使用されるエポキシ樹脂系の接着剤である。
【００１０】
【発明の実施の形態】
まず接着剤について具体的に説明すると、例えば、ビスフェノールＡ型エポキシ樹脂（油化シェル株式会社製；エピコート８１８）９０ｇ、ジシアンジアミド１ｇ、ニッケル粉（福田金属製；平均粒径０．４μｍ）０．５ｇをロール混合し、接着剤組成物を得た。さらに、相当量のイミダゾール（四国化成社製；２ＭＺ）を加えて、４１８℃での硬化時間が０．５秒、２秒、１０秒、２０秒となるように接着剤をそれぞれ作製した。硬化時間は、測定温度のホットプレート上に接着剤組成物を０．２５ｇのせ、テフロン製ミニスパチュラでかきまぜ、糸引きがなくなった時間を測定する。
【００１１】
、接着剤に使用するエポキシ樹脂、硬化剤、硬化促進剤などの配合原料は、エポキシ樹脂接着剤一般に使用されるものが制限なく使用できる。
【００１２】
次に、電子部品の製造にかかる実施例を、図１と表１〜３を用いて説明する。図１において、１は半導体素子、４は配線基板である。半導体素子１の電極パッド２として、Ｃｒ−Ｃｕ、Ｔｉ−Ｐｄ等の多層金属膜を被着せしめ、該電極パッド２上に電解メッキ法により金属突起３を形成する。金属突起３は、Ａｕ、Ａｇ、Ｃｕ、半田等の材料で３〜３０μｍの厚さに構成される。
【００１３】
一方、配線基板４は、ガラス板、セラミック板、樹脂板、金属酸化物を表面に被覆した金属板等で構成され、その表面において、少なくとも半導体素子１の金属突起３と対応した位置に配線パターン５を形成してある。配線パターン５は、Ｃｕ、Ａｌ、Ａｕ、ＩＴＯ等を母体にし、酸化しやすい材質例えば、Ｃｕであれば、Ａｕメッキ、Ｓｎメッキ、半田メッキ等の処理を施してある。
【００１４】
上記配線基板４面上か若しくは半導体素子１の金属突起３を形成した面上に、前記配合で作成した接着剤７を塗布載置する（図１）。このとき、接着剤の代わりに接着シートを用いてもよい。なお樹脂組成物は、熱硬化でなく、光硬化によるものでもよい。
【００１５】
次に、半導体素子１上の金属突起３と配線基板４上の配線パターン５とを、図１のごとく位置合せし、両者を加圧７せしめ、熱共晶温度範囲で加熱する。この加圧７により、樹脂６は半導体素子１の金属突起３側の全面に押し拡げられ、かつ、前記金属突起３と配線パターン５とはその加熱により熱共晶合金を作り、電気的接続を得る。この工程で、押し拡げられた樹脂６は、熱共晶温度範囲の熱もしくは光が加えられて、硬化樹脂６′となり、硬化樹脂６′により半導体素子１と配線基板４とは金属突起３と配線パターン６との電気的導通を継続したまま固定されることになる。
【００１６】
即ち、半導体素子１の金属突起３と配線基板４上の配線パターン５との電気的接続は熱共晶合金で行われ、半導体素子１と配線基板４との固定は硬化した樹脂６′によってなされるものである。このとき、微細フィラーが樹脂６中に存在することにより、ボイドがなく信頼性の高い接続を得ることができる。更にニッケル粉を使用した場合には、ニッケル粉によって、硬化樹脂６′の電極パッド２へのアンカー効果が得られ、信頼性の高い半導体装置を得ることができるのである。なお、微細フィラーとしては、エポキシ樹脂組成物用一般のフィラーが使用でき、２種類以上の微細フィラーを配合することも差支えない。
【００１７】
シリカ粉の配合量は、０．１〜４０重量％が好ましい。０．１重量％未満ではボイド低減に十分な効果がなく、４０重量％を超えると電極突起と配線パターン間の接続が十分でなくなる。
【００１８】
ニッケル粉の配合量は、０．１〜３０重量％が好ましい。０．１重量％未満ではボイド低減に十分な効果がなく、３０重量％を超えると隣接電極間の絶縁性が十分でなくなる。
【００１９】
本発明は、半導体素子１上の金属突起３と配線基板４の配線パターン５との熱共晶合金による接続において、半導体素子１と配線基板４の間に介在せしめる接着剤樹脂組成物に微細フィラーを添加した接着剤を使用することにより、高い接続信頼性を得ることができ、また、ボイドの発生を抑制できるものである。接続信頼性結果およびボイド評価結果を表１、表２に示す。
【００２０】
【表１】
○印…１００％接続、△印…８０％接続、×印…５０％以下接続。
【００２１】
Ａｕメバンブ付きＩＣチップをＳｎメッキ回路パターン上に上記温度にて接合した後、接合部分の導通確認を行った。
【００２２】
【表２】
○印…ボイドなし、△印…小さなボイド発生、×印…大きなボイド発生。
【００２３】
Ａｕメバンブ付きＩＣチップをＳｎメッキ回路パターン上に上記温度にて接合した後、ボイドの目視確認を行った。
【００２４】
また、接着剤組成物の樹脂の硬化時間は、３００℃〜４１８℃における硬化時間が１〜１５秒であることが好ましい。共晶接続では、３００〜４１８℃の温度範囲が用いられている。各共晶接続温度において樹脂硬化時間が１秒未満と速い場合、半導体素子の電極と配線基板の配線パターンが触れる前に樹脂が硬化してしまうため接続不良となる。また、硬化時間が１５秒を超えて遅い場合、反応熱量が小さくなりすぎることとなり、樹脂が硬化しなくなり、半導体素子と配線基板の固定が不可能となる。この硬化時間範囲を反応熱量で示すと４０〜５００ｍＪ／ｍｇとなる。その結果を表３に示す。
【００２５】
【表３】
○印…１００％接続、△印…８０％接続、×印…５０％以下接続。
【００２６】
Ａｕメバンブ付きＩＣチップをＳｎメッキ回路パターン上に上記温度にて接合した後に、熱共晶合金層の目視確認を行った。
【００２７】
【発明の効果】
以上の説明及び表１〜３から明らかなように、本発明は、半導体素子の金属突起と配線基板の配線パターンとの電気的接続は熱共晶合金接続、半導体素子と配線基板との固定が接着樹脂で行われる製造方法において、微細フィラー入りに接着剤を用いることによって、接着樹脂中にボイドがなく、高い信頼性を有する電気的接続を得ることができる。
【図面の簡単な説明】
図１は、本発明の実施例における接着剤を使用した半導体装置の断面図である。
【符号の説明】
１ 半導体素子
２ 電極パッド
３ 金属突起
４ 配線基板
５ 配線パターン
６（６′） 接着剤（硬化接着剤）
７ 加圧
【発明の属する技術分野】
本発明は、半導体素子の電極パツドと配線基板とを簡便に接続する半導体装置の製造方法、およびそれに使用される接着剤に関するものである。
【０００２】
【従来の技術】
近年、半導体素子を多数個用いるデバイス、機器の開発が促進されてきている。例えば、メモリーカード、液晶やＥＬのディスプレイパネル等が有り、これらはいずれも多数個のＩＣ、ＬＳＩを一定の面積を有する基板に、高密度にしかも薄型に搭載しなければならない。ＩＣ、ＬＳＩの実装手段としては熱圧接接続によるフリップチップ方式が公知である（特開昭６０−２６２４３０号公報）。
【０００３】
しかしながら、熱圧接接続法には以下のような問題がある。
【０００４】
前記熱圧接接続によるフリップチップ方式は、半導体素子の電極パッド上に金属突起を形成し、配線基板上の配線パターンと半導体素子の金属突起を位置合せをし加熱して、光もしくは熱により接着樹脂を硬化させて、圧接のみにより金属突起と配線パターンの電気的接続を得るものである。したがって、熱圧接接続によるフリップチップ方式は、電気的接続を圧接のみにより行うため電極突起と配線パターンが固定されておらず、外部からの熱や機械的歪により配線基板に膨張や反りが発生して、接続部や半導体素子自体の剥離が発生しやすかった。
【０００５】
熱圧接接続より接続信頼性の高い方法として、電極パッド上の金属突起と配線パターンとを熱共晶による合金形成を行う方法がある（特開２０００−１００８６２公報）。
【０００６】
しかしながら、この熱共晶による合金形成接続法では、２８０〜４１８℃の温度範囲で共晶合金が形成されて金属突起と配線パターンの電気的接続がなされるが、接着剤樹脂はその熱共晶温度領域である２８０〜４１８℃において硬化が速すぎることにより、接続不良やボイドが発生するという問題があった。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、このような従来の問題点を鑑み、半導体素子の電極パッド上の金属突起と配線基板の配線パターンとの熱共晶による合金形成接続法において、接続信頼性が高く、ボイド発生不良や樹脂硬化による接続不良が発生しない接続方法を可能にする半導体装置の製造方法とそれに使用する接着剤を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者は、半導体素子の電極パッド上の金属突起と配線基板の配線パターンとの熱共晶合金形成接続法において、接着剤に用いる樹脂組成物中に適量の微細フィラーを入れるこによって上記問題を解決することを見いだした。また、さらに該樹脂組成物の硬化特性を最適化させることにより、ボイド発生不良などをなくすことができるということを見いだした。
【０００９】
即ち、本発明の半導体装置の製造方法は、
電極パッド上に金属突起を有する半導体素子と、電極パッドに相対する配線パターンを有する配線基板との間に、微細フィラーを含むエポキシ樹脂系の接着剤を介在させ、半導体素子上の金属突起と配線基板上の配線パターンを位置合せした後、加熱加圧し、金属突起と配線パターンを共晶合金形成により電気的接続を得るとともに、接着剤を光もしくは熱により硬化させて、半導体素子と配線基板とを固定することを特徴とし、また本発明の接着剤は上記半導体装置の製造方法に適合して使用されるエポキシ樹脂系の接着剤である。
【００１０】
【発明の実施の形態】
まず接着剤について具体的に説明すると、例えば、ビスフェノールＡ型エポキシ樹脂（油化シェル株式会社製；エピコート８１８）９０ｇ、ジシアンジアミド１ｇ、ニッケル粉（福田金属製；平均粒径０．４μｍ）０．５ｇをロール混合し、接着剤組成物を得た。さらに、相当量のイミダゾール（四国化成社製；２ＭＺ）を加えて、４１８℃での硬化時間が０．５秒、２秒、１０秒、２０秒となるように接着剤をそれぞれ作製した。硬化時間は、測定温度のホットプレート上に接着剤組成物を０．２５ｇのせ、テフロン製ミニスパチュラでかきまぜ、糸引きがなくなった時間を測定する。
【００１１】
、接着剤に使用するエポキシ樹脂、硬化剤、硬化促進剤などの配合原料は、エポキシ樹脂接着剤一般に使用されるものが制限なく使用できる。
【００１２】
次に、電子部品の製造にかかる実施例を、図１と表１〜３を用いて説明する。図１において、１は半導体素子、４は配線基板である。半導体素子１の電極パッド２として、Ｃｒ−Ｃｕ、Ｔｉ−Ｐｄ等の多層金属膜を被着せしめ、該電極パッド２上に電解メッキ法により金属突起３を形成する。金属突起３は、Ａｕ、Ａｇ、Ｃｕ、半田等の材料で３〜３０μｍの厚さに構成される。
【００１３】
一方、配線基板４は、ガラス板、セラミック板、樹脂板、金属酸化物を表面に被覆した金属板等で構成され、その表面において、少なくとも半導体素子１の金属突起３と対応した位置に配線パターン５を形成してある。配線パターン５は、Ｃｕ、Ａｌ、Ａｕ、ＩＴＯ等を母体にし、酸化しやすい材質例えば、Ｃｕであれば、Ａｕメッキ、Ｓｎメッキ、半田メッキ等の処理を施してある。
【００１４】
上記配線基板４面上か若しくは半導体素子１の金属突起３を形成した面上に、前記配合で作成した接着剤７を塗布載置する（図１）。このとき、接着剤の代わりに接着シートを用いてもよい。なお樹脂組成物は、熱硬化でなく、光硬化によるものでもよい。
【００１５】
次に、半導体素子１上の金属突起３と配線基板４上の配線パターン５とを、図１のごとく位置合せし、両者を加圧７せしめ、熱共晶温度範囲で加熱する。この加圧７により、樹脂６は半導体素子１の金属突起３側の全面に押し拡げられ、かつ、前記金属突起３と配線パターン５とはその加熱により熱共晶合金を作り、電気的接続を得る。この工程で、押し拡げられた樹脂６は、熱共晶温度範囲の熱もしくは光が加えられて、硬化樹脂６′となり、硬化樹脂６′により半導体素子１と配線基板４とは金属突起３と配線パターン６との電気的導通を継続したまま固定されることになる。
【００１６】
即ち、半導体素子１の金属突起３と配線基板４上の配線パターン５との電気的接続は熱共晶合金で行われ、半導体素子１と配線基板４との固定は硬化した樹脂６′によってなされるものである。このとき、微細フィラーが樹脂６中に存在することにより、ボイドがなく信頼性の高い接続を得ることができる。更にニッケル粉を使用した場合には、ニッケル粉によって、硬化樹脂６′の電極パッド２へのアンカー効果が得られ、信頼性の高い半導体装置を得ることができるのである。なお、微細フィラーとしては、エポキシ樹脂組成物用一般のフィラーが使用でき、２種類以上の微細フィラーを配合することも差支えない。
【００１７】
シリカ粉の配合量は、０．１〜４０重量％が好ましい。０．１重量％未満ではボイド低減に十分な効果がなく、４０重量％を超えると電極突起と配線パターン間の接続が十分でなくなる。
【００１８】
ニッケル粉の配合量は、０．１〜３０重量％が好ましい。０．１重量％未満ではボイド低減に十分な効果がなく、３０重量％を超えると隣接電極間の絶縁性が十分でなくなる。
【００１９】
本発明は、半導体素子１上の金属突起３と配線基板４の配線パターン５との熱共晶合金による接続において、半導体素子１と配線基板４の間に介在せしめる接着剤樹脂組成物に微細フィラーを添加した接着剤を使用することにより、高い接続信頼性を得ることができ、また、ボイドの発生を抑制できるものである。接続信頼性結果およびボイド評価結果を表１、表２に示す。
【００２０】
【表１】
【００２１】
Ａｕメバンブ付きＩＣチップをＳｎメッキ回路パターン上に上記温度にて接合した後、接合部分の導通確認を行った。
【００２２】
【表２】
【００２３】
Ａｕメバンブ付きＩＣチップをＳｎメッキ回路パターン上に上記温度にて接合した後、ボイドの目視確認を行った。
【００２４】
また、接着剤組成物の樹脂の硬化時間は、３００℃〜４１８℃における硬化時間が１〜１５秒であることが好ましい。共晶接続では、３００〜４１８℃の温度範囲が用いられている。各共晶接続温度において樹脂硬化時間が１秒未満と速い場合、半導体素子の電極と配線基板の配線パターンが触れる前に樹脂が硬化してしまうため接続不良となる。また、硬化時間が１５秒を超えて遅い場合、反応熱量が小さくなりすぎることとなり、樹脂が硬化しなくなり、半導体素子と配線基板の固定が不可能となる。この硬化時間範囲を反応熱量で示すと４０〜５００ｍＪ／ｍｇとなる。その結果を表３に示す。
【００２５】
【表３】
【００２６】
Ａｕメバンブ付きＩＣチップをＳｎメッキ回路パターン上に上記温度にて接合した後に、熱共晶合金層の目視確認を行った。
【００２７】
【発明の効果】
以上の説明及び表１〜３から明らかなように、本発明は、半導体素子の金属突起と配線基板の配線パターンとの電気的接続は熱共晶合金接続、半導体素子と配線基板との固定が接着樹脂で行われる製造方法において、微細フィラー入りに接着剤を用いることによって、接着樹脂中にボイドがなく、高い信頼性を有する電気的接続を得ることができる。
【図面の簡単な説明】
図１は、本発明の実施例における接着剤を使用した半導体装置の断面図である。
【符号の説明】
１ 半導体素子
２ 電極パッド
３ 金属突起
４ 配線基板
５ 配線パターン
６（６′） 接着剤（硬化接着剤）
７ 加圧
Claims (5)
- 電極パッド上に金属突起を有する半導体素子と、電極パッドに相対する配線パターンを有する配線基板との間に、微細フィラーを含むエポキシ樹脂系の接着剤を介在させ、半導体素子上の金属突起と配線基板上の配線パターンを位置合せした後、加熱加圧し、金属突起と配線パターンを共晶合金形成により電気的接続を得るとともに、接着剤を光もしくは熱により硬化させて、半導体素子と配線基板とを固定することを特徴とする半導体装置の製造方法。
- 微細フィラーが、平均粒径０．１〜６．０μｍのニッケル粉であって、接着剤中に０．１〜３０重量％含まれる請求項１記載の半導体装置の製造方法。
- 微細フィラーが、平均粒径０．１〜５．０μｍのシリカ粉であって、接着剤中に０．１〜４０重量％含まれる請求項１記載の半導体装置の製造方法。
- エポキシ樹脂系接着剤の熱硬化が、３００〜４１８℃において１〜１５秒間でなされる請求項１〜３記載の半導体装置の製造方法。
- 請求項１〜４記載の半導体装置の製造方法に適合して使用されるエポキシ樹脂系接着剤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003146602A JP2004349561A (ja) | 2003-05-23 | 2003-05-23 | 半導体装置の接着方法とそれに使用される接着剤 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003146602A JP2004349561A (ja) | 2003-05-23 | 2003-05-23 | 半導体装置の接着方法とそれに使用される接着剤 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006161915A Division JP2006237653A (ja) | 2006-06-12 | 2006-06-12 | 半導体装置の接着方法とそれに使用される接着剤 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004349561A true JP2004349561A (ja) | 2004-12-09 |
Family
ID=33533410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003146602A Pending JP2004349561A (ja) | 2003-05-23 | 2003-05-23 | 半導体装置の接着方法とそれに使用される接着剤 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004349561A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180105A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 |
| JP2008169241A (ja) * | 2007-01-09 | 2008-07-24 | Kyocera Chemical Corp | フリップチップ接続用熱圧接着剤およびそれを用いた実装方法 |
| JP2009256612A (ja) * | 2008-03-26 | 2009-11-05 | Hitachi Chem Co Ltd | 半導体封止用接着剤、半導体封止用フィルム状接着剤、半導体装置及びその製造方法 |
| WO2010128611A1 (ja) * | 2009-05-08 | 2010-11-11 | 日立化成工業株式会社 | 半導体封止用フィルム状接着剤、半導体装置及びその製造方法 |
| KR101172551B1 (ko) | 2005-11-08 | 2012-08-08 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법 |
| JP2012165031A (ja) * | 2008-03-21 | 2012-08-30 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
-
2003
- 2003-05-23 JP JP2003146602A patent/JP2004349561A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101172551B1 (ko) | 2005-11-08 | 2012-08-08 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 금도금 인쇄 기판 상에 장착된 반도체 소자의 밀봉 방법 |
| JP2007180105A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 |
| JP2008169241A (ja) * | 2007-01-09 | 2008-07-24 | Kyocera Chemical Corp | フリップチップ接続用熱圧接着剤およびそれを用いた実装方法 |
| JP2012165031A (ja) * | 2008-03-21 | 2012-08-30 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
| JP2009256612A (ja) * | 2008-03-26 | 2009-11-05 | Hitachi Chem Co Ltd | 半導体封止用接着剤、半導体封止用フィルム状接着剤、半導体装置及びその製造方法 |
| WO2010128611A1 (ja) * | 2009-05-08 | 2010-11-11 | 日立化成工業株式会社 | 半導体封止用フィルム状接着剤、半導体装置及びその製造方法 |
| JP5578174B2 (ja) * | 2009-05-08 | 2014-08-27 | 日立化成株式会社 | 半導体封止用フィルム状接着剤、半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| US7394663B2 (en) | Electronic component built-in module and method of manufacturing the same | |
| US6355131B1 (en) | Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same | |
| JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| JP4282417B2 (ja) | 接続構造体 | |
| WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
| US20070289706A1 (en) | Process for producing multilayer board | |
| JPWO2006100909A1 (ja) | 半導体装置及びその製造方法 | |
| JP5767792B2 (ja) | 実装体の製造方法、接続方法及び異方性導電膜 | |
| JP3999840B2 (ja) | 封止用樹脂シート | |
| JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
| JP3312876B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2004349561A (ja) | 半導体装置の接着方法とそれに使用される接着剤 | |
| JP2003243563A (ja) | 金属配線基板と半導体装置及びその製造方法 | |
| JP2010251336A (ja) | 異方性導電フィルム及びこれを用いた接続構造体の製造方法 | |
| JP2001131517A (ja) | 熱硬化性接着材料とその製造方法及び用途 | |
| JP2006237653A (ja) | 半導体装置の接着方法とそれに使用される接着剤 | |
| JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
| JP2012124244A (ja) | 半導体素子の実装方法、及び実装体 | |
| JP3605313B2 (ja) | 配線基板およびその製造方法 | |
| JP2000036506A (ja) | 半導体装置の製法 | |
| JP4231229B2 (ja) | 半導体パッケージ | |
| JP4378788B2 (ja) | Ｉｃチップの接続方法 | |
| JP2006332246A (ja) | 回路基板、回路基板の接続構造および電子機器 | |
| JP4590088B2 (ja) | フレキシブル基板素片、及び、多層フレキシブル配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051004 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051028 |