JP3442064B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線を有する
半導体装置及びその製造方法に関し、特に、配線間スペ
ースにエアギャップを有する下層配線を上層配線と接続
するためのプラグの構造及びその形成方法に関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化や高性能化
に伴って、半導体装置内部の配線の微細化及び多層化が
進んでいる。一方、配線の微細化及び多層化は配線間容
量を増大させ、それによって半導体素子の動作速度に悪
影響を及ぼす。このため、配線間容量を低減しつつ配線
を微細化又は多層化する方法が求められている。

【０００３】配線間容量を低減するためには、層間絶縁
膜として比誘電率が小さい絶縁性材料を用いてもよい
が、配線間容量をより一層低減するためには、配線間ス
ペース（隣り合う一対の配線に挟まれた領域）にエアギ
ャップを形成してもよい。

【０００４】以下、T. Uedaらの論文（(1)A Novel Air
Gap Integration Scheme for Multi-level Interconnec
ts using Self-aligned Via Plugs:1998 Symposium on
VLSITechnology Digest of Technical Papers, P.46, 1
998.、(2)Integration of 3Level Air Gap Interconnec
t for Sub-quater Micron CMOS:1999 Symposium onVLSI
Technology Digest of Technical Papers, P.111, 199
9. など）に記載されている、従来の半導体装置の製造
方法、具体的には、エアギャップを有する多層配線の形
成方法について図面を参照しながら説明する。

【０００５】図８（ａ）〜（ｃ）、図９（ａ）〜（ｃ）
及び図１０（ａ）〜（ｃ）は、従来の半導体装置の製造
方法の各工程を示す断面図である。

【０００６】まず、図８（ａ）に示すように、シリコン
よりなる半導体基板１０上に、酸化シリコンよりなる下
地絶縁膜１１、アルミニウム合金よりなる膜厚６００ｎ
ｍの第１の導電膜１２、及び酸化シリコンよりなる膜厚
１５００ｎｍの第１の層間絶縁膜１３を順次堆積する。
その後、第１の層間絶縁膜１３上に、プラグ形成領域に
開口部を有するマスクパターン１４を形成する。

【０００７】次に、マスクパターン１４を用いて第１の
層間絶縁膜１３に対してエッチングを行なって、図８
（ｂ）に示すように、第１の導電膜１２に達する口径４
００ｎｍ程度の接続孔１５を形成した後、マスクパター
ン１４を除去する。

【０００８】次に、蒸着法等を用いて、接続孔１５を含
む第１の層間絶縁膜１３の上に全面に亘ってタングステ
ンよりなる第２の導電膜を、接続孔１５が完全に埋まる
ように堆積した後、ＣＭＰ法を用いて接続孔１５の外側
の第２の導電膜を研磨して除去することにより、図８
（ｃ）に示すように、第１の導電膜１２と接続するプラ
グ１６を形成する。

【０００９】次に、図９（ａ）に示すように、第１の層
間絶縁膜１３に対して膜厚が３００〜６００ｎｍ程度に
なるようにエッチバックを行なって、プラグ１６の上部
を第１の層間絶縁膜１３の上面から突出させる。これに
より、後の工程で形成されるエアギャップ２０（図１０
（ａ）参照）の頂部の位置を制御することができる。

【００１０】次に、図９（ｂ）に示すように、第１の層
間絶縁膜１３の上に、下層配線形成領域を覆うレジスト
パターン１７を形成する。

【００１１】次に、図９（ｃ）に示すように、レジスト
パターン１７及びプラグ１６をマスクとして第１の層間
絶縁膜１３及び第１の導電膜１２に対して順次エッチン
グを行なって、第１の導電膜１２よりなり、プラグ１６
と接続する下層配線１２Ａを形成する。

【００１２】また、図９（ｃ）に示す工程では、下層配
線１２Ａの形成後、レジストパターン１７及びプラグ１
６をマスクとして下地絶縁膜１１に対してエッチングを
行なって、下地絶縁膜１１の表面部における下層配線１
２Ａの配線間スペースの下側を３００ｎｍ程度除去して
おく。

【００１３】次に、レジストパターン１７を除去した
後、図１０（ａ）に示すように、半導体基板１０の上に
全面に亘って、シランガス及び一酸化二窒素ガスを用い
たプラズマＣＶＤ法により、指向性が高くて被覆率が低
い酸化シリコンよりなる膜厚２００〜５００ｎｍ程度の
第２の層間絶縁膜１８を堆積し、続いて、高密度プラズ
マＣＶＤ法により、埋め込み性能が良い酸化シリコンよ
りなる膜厚１０００ｎｍ程度の第３の層間絶縁膜１９を
堆積する。これにより、下層配線１２Ａの配線間スペー
スにエアギャップ２０が形成される。

【００１４】次に、図１０（ｂ）に示すように、ＣＭＰ
法を用いて、第２の層間絶縁膜１８及び第３の層間絶縁
膜１９に対してプラグ１６が露出するまで研磨を行なう
ことにより、第２の層間絶縁膜１８及び第３の層間絶縁
膜１９のそれぞれの上面を、プラグ１６の上面と面一に
なるように平坦化する。

【００１５】次に、図１０（ｃ）に示すように、平坦化
された第２の層間絶縁膜１８及び第３の層間絶縁膜１９
の上に、プラグ１６と接続するように上層配線２１を形
成し、それによって２層配線構造を完成させる。

【００１６】以上に説明したように、従来の半導体装置
の製造方法においては、下層配線１２Ａと上層配線２１
とを電気的に接続するプラグ１６を下層配線１２Ａより
も先に形成した後、プラグ１６をマスクとして第１の導
電膜１２をパターン化して下層配線１２Ａを形成する。
このため、プラグ１６と下層配線１２Ａとの間の位置ず
れを防止でき、それによって多層配線の信頼性を向上さ
せることができる。

【００１７】

【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法においては、下層配線１２Ａの配
線間スペースに形成されるエアギャップ２０の頂部の位
置を低くするために、図９（ａ）に示すように、第１の
層間絶縁膜１３に対してエッチバックを行なって、プラ
グ１６の上部を第１の層間絶縁膜１３の上面から突出さ
せている。このため、図９（ｂ）に示すように、レジス
トパターン１７は凹凸を有する下地上に形成されること
になる。その結果、パターン露光の精度が低下してレジ
ストパターン１７にパターンくずれが生じたり、或い
は、形成されたレジストパターン１７が部分的に倒れた
りするので、レジストパターン１７の微細化が困難にな
って下層配線１２Ａつまり多層配線の微細化が困難にな
る。

【００１８】一方、プラグ１６の上部を第１の層間絶縁
膜１３の上面から突出させなかった場合、エアギャップ
２０の頂部がプラグ１６の上面と同程度の高さまで達し
てしまう可能性がある。その場合、第２の層間絶縁膜１
８及び第３の層間絶縁膜１９に対する研磨工程（図１０
（ｂ）参照）で、平坦化された第２の層間絶縁膜１８又
は第３の層間絶縁膜１９の上面においてエアギャップ２
０に開口部が形成され、該開口部に上層配線２１となる
導電膜が入り込む。その結果、上層配線２１に段切れ等
の形成不良が生じて、多層配線の信頼性が低下してしま
う。

【００１９】ところで、半導体装置の微細化に伴って、
下層配線と上層配線とを接続するプラグ同士が接近して
配置される場合が増えてきている。

【００２０】図１１は、従来の半導体装置の製造方法を
用いて、下層配線と上層配線とを接続する一対のプラグ
を形成した場合に生じる問題点を説明する図である。

【００２１】図１１が、従来の半導体装置の製造方法の
一工程を示す図１０（ｂ）と異なっている点は、下層配
線１２Ａと上層配線２１（図１０（ｃ）参照）とを接続
し、プラグ１６と隣り合う隣接プラグ２２が形成されて
いること、及び、プラグ１６と隣接プラグ２２との間の
スペース（以下、プラグ間スペースと称する）にもエア
ギャップ２０が形成されていることである。このとき、
プラグ１６と隣接プラグ２２との間隔が狭くなるにつれ
て、プラグ間スペースのアスペクト比が高くなるので、
プラグ間スペースに第２の層間絶縁膜１８又は第３の層
間絶縁膜１９を埋め込むことが困難になって、プラグ間
スペースに形成されるエアギャップ２０の頂部の位置が
高くなってしまう。このため、図１１に示すように、第
２の層間絶縁膜１８及び第３の層間絶縁膜１９に対する
研磨工程で、平坦化された第２の層間絶縁膜１８又は第
３の層間絶縁膜１９の上面においてエアギャップ２０に
開口部２０ａが形成され、該開口部２０ａに上層配線２
１となる導電膜が入り込む可能性が生じてくる。その場
合、上層配線２１（図１０（ｂ）参照）に段切れ等の形
成不良が生じたり、下層配線１２Ａ同士がショートした
り、又はプラグ１６と隣接プラグ２２とがショートした
りするので、多層配線の信頼性が低下してしまう。

【００２２】また、従来の半導体装置の製造方法におい
ては、プラグ１６をマスクとして第１の導電膜１２等に
対してエッチングを行なったり（図９（ｃ）参照）、或
いは、プラグ１６が露出するまで第２の層間絶縁膜１８
又は第３の層間絶縁膜１９に対して研磨を行なう（図１
０（ｂ）参照）ので、プラグ１６の高さが製造工程中に
低くなっていく。このため、プラグ１６の最終的な高さ
が所定値と等しくなるようにするためには、第１の層間
絶縁膜１３に設けられた接続孔１５にプラグ１６を形成
した時点（図８（ｃ）参照）でのプラグ１６の高さにマ
ージンを持たせておく必要がある。すなわち、第１の層
間絶縁膜１３に高アスペクト比の接続孔１５を形成し
て、該接続孔１５にプラグ１６となる導電膜（以下、プ
ラグ形成用導電膜と称する）を埋め込む必要がある。

【００２３】ところが、接続孔１５のアスペクト比が高
くなるに伴って、接続孔１５にプラグ形成用導電膜を埋
め込むことが困難になる結果、図１２（図８（ｃ）と対
応）に示すように、接続孔１５に形成されたプラグ１６
の内部にボイド１６ａが残って、プラグ１６の電気抵抗
が増大してしまうというプラグ形成不良が生じる可能性
がある。このプラグ形成不良は、多層配線の微細化に伴
うプラグ径の縮小によって発生しやすくなる傾向があ
る。

【００２４】さらに、第１の層間絶縁膜１３に対するエ
ッチバック工程（図９（ａ）参照）、第１の導電膜１２
等に対するエッチング工程（図９（ｃ）参照）、第３の
層間絶縁膜１９等に対する研磨工程（図１０（ｂ）参
照）等によって、プラグ１６の上部はエッチングされた
り研磨されたりする。このため、図１３（図１０（ｂ）
と対応）に示すように、プラグ１６内部のボイド１６ａ
に開口部が形成される可能性がある。ボイド１６ａに開
口部が形成された場合、該開口部に上層配線２１となる
導電膜が入り込んで上層配線２１に段切れ等の形成不良
が発生するという問題が生じる。或いは、第３の層間絶
縁膜１９等に対する研磨工程で用いられる研磨用砥粒
が、ボイド１６ａつまりプラグ１６の内部に流入して残
留し、それによってプラグ１６のエレクトロマイグレー
ション耐性等が劣化するという問題、つまり多層配線の
信頼性が低下するという問題が生じる。

【００２５】前記に鑑み、本発明は、エアギャップの頂
部をプラグの上面よりも低くしつつ、多層配線を微細化
できるようにすると共に、プラグ内部にボイドが形成さ
れることを防止できるようにすることを目的とする。

【００２６】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板の上に第１の導電膜を堆積す
る工程と、第１の導電膜の上に下部層間絶縁膜を形成し
た後、該下部層間絶縁膜に対して選択的にエッチングを
行なって、第１の導電膜に達する第１の開口部を形成す
る工程と、第１の開口部に第２の導電膜を埋め込むこと
により、第１の導電膜と接続する下部プラグを形成する
工程と、下部層間絶縁膜の上にマスクパターンを形成し
た後、マスクパターン及び下部プラグをマスクとして下
部層間絶縁膜及び第１の導電膜に対して順次エッチング
を行なって、第１の導電膜よりなり、下部プラグと接続
する下層配線を形成する工程と、半導体基板の上に上部
層間絶縁膜を、下層配線の配線間スペースにエアギャッ
プが形成されるように形成する工程と、上部層間絶縁膜
に対して選択的にエッチングを行なって、下部プラグに
達する第２の開口部を形成する工程と、第２の開口部に
第３の導電膜を埋め込むことにより、下部プラグと接続
する上部プラグを形成する工程と、上部層間絶縁膜の上
に上部プラグと接続するように上層配線を形成する工程
とを備えている。

【００２７】本発明の半導体装置の製造方法によると、
半導体基板上の第１の導電膜上に形成された下部層間絶
縁膜に下部プラグを埋め込んだ後、下部層間絶縁膜上に
形成されたマスクパターンと下部プラグとを用いて第１
の導電膜をパターン化して下層配線を形成する。その
後、下層配線の配線間スペースにエアギャップが形成さ
れるように上部層間絶縁膜を形成した後、上部層間絶縁
膜に下部プラグと接続する上部プラグを形成する。この
ため、エアギャップの頂部を上部層間絶縁膜の上面つま
り上部プラグの上面よりも低くすることができるので、
エアギャップの頂部の位置を制御するために、下部プラ
グが埋め込まれた下部層間絶縁膜に対してエッチバック
を行なって下部プラグを突出させる必要がない。従っ
て、凹凸のない下部層間絶縁膜上に下層配線形成用のマ
スクパターンを形成できるため、該マスクパターンを微
細化でき、それによって下層配線つまり多層配線を微細
化することができる。

【００２８】また、本発明の半導体装置の製造方法によ
ると、下層配線と上層配線とを接続するプラグ同士を接
近して配置する場合にも、各プラグを構成する上部プラ
グが上部層間絶縁膜に埋め込まれるため、各プラグを構
成する上部プラグ同士の間の領域にまでエアギャップが
形成されることがない。従って、エアギャップの頂部を
各上部プラグの上面よりも低くすることができるため、
上部層間絶縁膜の上面においてエアギャップに開口部が
形成されることがないので、上層配線の形成不良等を防
止することができる。

【００２９】さらに、本発明の半導体装置の製造方法に
よると、下層配線と上層配線とを接続するプラグを、下
部プラグと上部プラグとに分けて、それぞれ異なる開口
部つまり接続孔に導電膜を埋め込むことにより形成す
る。このため、各接続孔のアスペクト比を低くすること
ができるので、各接続孔に導電膜を十分に埋め込むこと
ができ、それによって下部プラグ及び上部プラグのそれ
ぞれの内部にボイドが形成されることを防止できる。従
って、下部プラグ及び上部プラグにより構成されるプラ
グにおける電気抵抗の増大を防止しつつ、十分な高さを
有するプラグを容易に実現することができる。また、製
造工程の途中で、プラグの表面部がエッチングされたり
研磨されたりした場合にも、プラグ内部のボイドに開口
部が形成されることがないので、上層配線に段切れ等の
形成不良が生じたり、又はプラグ内部に研磨用砥粒が入
り込んでプラグのエレクトロマイグレーション耐性が劣
化したりすることを防止できる。

【００３０】本発明の半導体装置の製造方法において、
下部プラグを形成する工程は、下部層間絶縁膜の上面を
下部プラグの上面と面一になるように平坦化する工程を
含むことが好ましい。

【００３１】このようにすると、下層配線形成用のマス
クパターンの下地となる下部層間絶縁膜がより平坦化さ
れるので、該マスクパターンをより微細化でき、それに
よって下層配線つまり多層配線をより微細化することが
できる。

【００３２】本発明の半導体装置の製造方法において、
下部プラグの上面の面積は、上部プラグの下面の面積よ
りも大きいことが好ましい。

【００３３】このようにすると、第２の開口部つまり上
部プラグ用の接続孔を形成するためのマスクパターンの
形成時に位置合わせずれが発生した場合にも、下部プラ
グと上部プラグとの間の接続面積が十分に確保されるの
で、プラグ全体としての電気抵抗が増大することがな
い。また、前記のマスクパターンの形成時に位置合わせ
ずれが発生した場合において、該マスクパターンを用い
てオーバーエッチングを行なったとしても、下部プラグ
の上面がエッチングストッパーとして作用するので、上
部プラグ用の接続孔がエアギャップに達することを防止
できる。

【００３４】本発明の半導体装置の製造方法において、
上部層間絶縁膜は、エアギャップが形成されるように堆
積された第１の絶縁膜と、該第１の絶縁膜の上に堆積さ
れた第２の絶縁膜とを有していることが好ましい。

【００３５】このようにすると、第１の絶縁膜として指
向性が高く且つ被覆率が低い絶縁膜を用いると共に第２
の絶縁膜として埋め込み性能のよい絶縁膜を用いること
によって、幅が狭い配線間スペースにおいてはエアギャ
ップを大きくして配線間容量を低減できる。また、幅が
広い配線間スペースに頂部位置の高いエアギャップが形
成されることがないので、後の層間絶縁膜に対する研磨
工程等でエアギャップに開口部が形成される事態を回避
でき、それにより多層配線の信頼性の低下を防止でき
る。

【００３６】具体的には、第１の絶縁膜を例えばプラズ
マＣＶＤ法により形成すると共に第２の絶縁膜を例えば
高密度プラズマＣＶＤ法により形成することが好まし
い。

【００３７】また、上部層間絶縁膜が、第２の絶縁膜の
上に堆積されており且つ表面が平坦化されている第３の
絶縁膜をさらに有していると、上層配線の形成を容易に
行なえる。このとき、上部プラグの大部分が第３の絶縁
膜によって覆われていてもよい。

【００３８】さらに、第２の絶縁膜の形成後に、第２の
絶縁膜に対して下部プラグ又は第１の絶縁膜が露出する
まで研磨を行なうことによって第２の絶縁膜の表面を平
坦化しておくと、後の絶縁膜又は導電膜の堆積工程を容
易に行なえる。

【００３９】本発明に係る半導体装置は、半導体基板上
に形成され、配線間スペースにエアギャップを有する下
層配線と、下層配線の上に層間絶縁膜を介して形成され
た上層配線と、下層配線と上層配線とを接続するプラグ
とを備え、プラグは、下層配線の上に形成された下部プ
ラグと、下部プラグの上に上層配線と接続するように形
成された上部プラグとを有する。

【００４０】本発明の半導体装置によると、本発明の半
導体装置の製造方法により形成されるので、下層配線の
配線間スペースに形成されるエアギャップの頂部を上部
プラグの上面よりも低くしつつ、多層配線を微細化でき
ると共に、下部プラグ及び上部プラグのそれぞれの内部
にボイドが形成されることを防止できる。

【００４１】本発明の半導体装置において、下部プラグ
の上面の面積は、上部プラグの下面の面積よりも大きい
ことが好ましい。

【００４２】このようにすると、上部プラグ用の接続孔
を形成するためのマスクパターンの形成時に位置合わせ
ずれが発生した場合にも、下部プラグと上部プラグとの
間の接続面積が十分に確保されるので、プラグ全体とし
ての電気抵抗が増大することがない。また、前記のマス
クパターンの形成時に位置合わせずれが発生した場合に
おいて、該マスクパターンを用いてオーバーエッチング
を行なったとしても、下部プラグの上面がエッチングス
トッパーとして作用するので、上部プラグ用の接続孔が
エアギャップに達することを防止できる。

【００４３】本発明の半導体装置において、下層配線と
上層配線とを接続し、プラグと隣り合う隣接プラグをさ
らに備え、隣接プラグは、下層配線の上に下部プラグと
隣り合うように形成された隣接下部プラグと、隣接下部
プラグの上に上部プラグと隣り合うように形成された隣
接上部プラグとを有することが好ましい。

【００４４】このようにすると、下部プラグ及び上部プ
ラグよりなるプラグと、隣接下部プラグ及び隣接上部プ
ラグよりなる隣接プラグとが接近して配置されていて
も、上部プラグと隣接上部プラグとの間の領域にまでエ
アギャップが形成されることがないので、エアギャップ
の頂部を上部プラグ又は隣接上部プラグの上面よりも低
くすることができる。

【００４５】本発明の半導体装置において、層間絶縁膜
は、下層配線の上面を覆うように堆積された下部層間絶
縁膜と、該下部層間絶縁膜の上に堆積された上部層間絶
縁膜とからなり、上部層間絶縁膜は、エアギャップが形
成されるように堆積された第１の絶縁膜と、該第１の絶
縁膜の上に堆積された第２の絶縁膜とを有していること
が好ましい。

【００４６】このようにすると、第１の絶縁膜として指
向性が高く且つ被覆率が低い絶縁膜を用いると共に第２
の絶縁膜として埋め込み性能のよい絶縁膜を用いること
によって、幅が狭い配線間スペースにおいてはエアギャ
ップを大きくして配線間容量を低減できる。また、幅が
広い配線間スペースに頂部位置の高いエアギャップが形
成されることがないので、後の層間絶縁膜に対する研磨
工程等でエアギャップに開口部が形成される事態を回避
でき、それにより多層配線の信頼性の低下を防止でき
る。

【００４７】また、上部層間絶縁膜が、第２の絶縁膜の
上に堆積されており且つ表面が平坦化されている第３の
絶縁膜をさらに有していると、上層配線の形成を容易に
行なえる。このとき、上部プラグの大部分が第３の絶縁
膜によって覆われていてもよい。

【００４８】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置及びその製造方法に
ついて、図面を参照しながら説明する。

【００４９】図１（ａ）〜（ｄ）、図２（ａ）〜（ｃ）
及び図３（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。

【００５０】まず、図１（ａ）に示すように、例えばシ
リコンよりなる半導体基板１００上に、例えば酸化シリ
コンよりなる下地絶縁膜１０１、及び例えばアルミニウ
ム合金よりなる膜厚６００ｎｍ程度の第１の導電膜１０
２を順次堆積する。その後、第１の導電膜１０２の上
に、例えば酸化シリコンよりなる膜厚３００〜６００ｎ
ｍ程度の第１の層間絶縁膜１０３（「特許請求の範囲」
の「下部層間絶縁膜」）を堆積した後、第１の層間絶縁
膜１０３上に、下部プラグ形成領域に開口部を有するマ
スクパターン（図示省略）を形成し、その後、該マスク
パターンを用いて第１の層間絶縁膜１０３に対してエッ
チングを行なって、第１の導電膜１０２に達する口径４
００ｎｍ程度の第１の接続孔１０４を形成する。

【００５１】次に、例えば蒸着法等を用いて、第１の接
続孔１０４を含む第１の層間絶縁膜１０３の上に全面に
亘って例えばタングステンよりなる第２の導電膜を、第
１の接続孔１０４が完全に埋まるように堆積した後、Ｃ
ＭＰ法を用いて第１の接続孔１０４の外側の第２の導電
膜を研磨して除去することにより、図１（ｂ）に示すよ
うに、第１の導電膜１０２と接続する下部プラグ１０５
を形成する。このとき、第１の接続孔１０４のアスペク
ト比（例えば１〜１．５程度）は比較的小さいため、第
１の接続孔１０４を第２の導電膜によって完全に埋め込
むことができるので、下部プラグ１０５の内部にボイド
が形成されることはない。また、このとき、第１の層間
絶縁膜１０３の上面を、下部プラグ１０５の上面と面一
になるように平坦化しておく。

【００５２】次に、図１（ｃ）に示すように、第１の層
間絶縁膜１０３の上に、下層配線形成領域を覆うレジス
トパターン１０６を形成する。このとき、レジストパタ
ーン１０６は凹凸のない下地（第１の層間絶縁膜１０
３）上に形成されるので、レジストパターン１０６を微
細化することができる。

【００５３】次に、図１（ｄ）に示すように、レジスト
パターン１０６及び下部プラグ１０５をマスクとして第
１の層間絶縁膜１０３及び第１の導電膜１０２に対して
順次エッチングを行なって、第１の導電膜１０２よりな
り、下部プラグ１０５と接続する下層配線１０２Ａを形
成する。

【００５４】また、図１（ｄ）に示す工程では、下層配
線１０２Ａの形成後、レジストパターン１０６及び下部
プラグ１０５をマスクとして下地絶縁膜１０１に対して
エッチングを行なって、下地絶縁膜１０１の表面部にお
ける下層配線１０２Ａの配線間スペースの下側を例えば
３００ｎｍ程度除去しておく。これにより、後の工程で
形成されるエアギャップ１０９（図２（ａ）参照）がよ
り下方の位置まで形成され、それによってエアギャップ
１０９を下層配線１０２Ａの側面全体と対向するように
形成できるので、下層配線１０２Ａの配線間容量がより
一層低減する。

【００５５】次に、レジストパターン１０６を除去した
後、図２（ａ）に示すように、半導体基板１００の上に
全面に亘って、例えばシランガス及び一酸化二窒素ガス
を用いたプラズマＣＶＤ法により、例えば酸化シリコン
よりなる膜厚２００〜５００ｎｍ程度の第２の層間絶縁
膜１０７（「特許請求の範囲」の「上部層間絶縁膜」の
うちの「第１の絶縁膜」）を堆積する。続いて、第２の
層間絶縁膜１０７の形成に用いたプラズマＣＶＤ法と比
べてより高密度のプラズマを利用したプラズマＣＶＤ
法、例えば高密度プラズマＣＶＤ法により、例えば酸化
シリコンよりなる膜厚１０００ｎｍ程度の第３の層間絶
縁膜１０８（「特許請求の範囲」の「上部層間絶縁膜」
のうちの「第２の絶縁膜」）を堆積する。これにより、
下層配線１０２Ａの配線間スペースにエアギャップ１０
９が形成される。

【００５６】ここで、第２の層間絶縁膜１０７は指向性
が高くて被覆率が低い一方、第３の層間絶縁膜１０８は
埋め込み性能が良いので、図２（ａ）に示すように、下
層配線１０２Ａの配線間スペースのうち幅が狭い配線間
スペースに形成されるエアギャップ１０９を大きくして
配線間容量を低減できる。また、下層配線１０２Ａの配
線間スペースのうち幅が広い配線間スペースにおいて、
頂部位置の高いエアギャップ１０９が形成されることが
ないので、後の層間絶縁膜に対する研磨工程（図２
（ｂ）参照）等でエアギャップ１０９に開口部が形成さ
れる事態を回避でき、それにより多層配線の信頼性の低
下を防止できる。

【００５７】次に、図２（ｂ）に示すように、ＣＭＰ法
を用いて、第２の層間絶縁膜１０７及び第３の層間絶縁
膜１０８に対して研磨を行なうことにより、第２の層間
絶縁膜１０７及び第３の層間絶縁膜１０８のそれぞれの
上面を平坦化する。このとき、第３の層間絶縁膜１０８
に対して第２の層間絶縁膜１０７が露出するまで研磨を
行なうことにより、第３の層間絶縁膜１０８の上面を第
２の層間絶縁膜１０７の上面と面一になるように平坦化
してもよい。また、第２の層間絶縁膜１０７及び第３の
層間絶縁膜１０８に対して下部プラグ１０５が露出する
まで研磨を行なうことにより、第２の層間絶縁膜１０７
及び第３の層間絶縁膜１０８のそれぞれの上面を、下部
プラグ１０５の上面と面一になるように平坦化してもよ
い。

【００５８】次に、図２（ｃ）に示すように、平坦化さ
れた第２の層間絶縁膜１０７及び第３の層間絶縁膜１０
８の上に全面に亘って、例えば酸化シリコンよりなる膜
厚４００〜８００ｎｍ程度の第４の層間絶縁膜１１０
（「特許請求の範囲」の「上部層間絶縁膜」のうちの
「第３の絶縁膜」）を堆積する。その後、第４の層間絶
縁膜１１０の表面を平坦化した後、平坦化された第４の
層間絶縁膜１１０の上に、上部プラグ形成領域に開口部
を有するマスクパターン１１１を形成する。

【００５９】次に、マスクパターン１１１を用いて少な
くとも第４の層間絶縁膜１１０に対してエッチングを行
なって、図３（ａ）に示すように、下部プラグ１０５に
達する口径４００ｎｍ程度の第２の接続孔１１２を形成
する。

【００６０】次に、例えば蒸着法等を用いて、第２の接
続孔１１２を含む第４の層間絶縁膜１１０の上に全面に
亘って例えばタングステンよりなる第３の導電膜を、第
２の接続孔１１２が完全に埋まるように堆積した後、Ｃ
ＭＰ法を用いて第２の接続孔１１２の外側の第３の導電
膜を研磨して除去することにより、図３（ｂ）に示すよ
うに、下部プラグ１０５と接続する上部プラグ１１３を
形成する。このとき、第２の接続孔１１２のアスペクト
比（例えば１〜２程度）は比較的小さいため、第２の接
続孔１１２を第３の導電膜によって完全に埋め込むこと
ができるので、上部プラグ１１３の内部にボイドが形成
されることはない。また、このとき、下部プラグ１０５
と上部プラグ１１３とは直接接続されることによって、
互いに電気的に接続される。

【００６１】次に、図３（ｃ）に示すように、第４の層
間絶縁膜１１０の上に、上部プラグ１１３と接続するよ
うに上層配線１１４を形成し、それによって２層配線構
造を完成させる。

【００６２】以上に説明したように、第１の実施形態に
よると、半導体基板１００上の第１の導電膜１０２上に
形成された第１の層間絶縁膜１０３に下部プラグ１０５
を埋め込んだ後、第１の層間絶縁膜１０３上に形成され
たレジストパターン１０６と下部プラグ１０５とを用い
て第１の導電膜１０２をパターン化して下層配線１０２
Ａを形成する。その後、下層配線１０２Ａの配線間スペ
ースにエアギャップ１０９が形成されるように、第２の
層間絶縁膜１０７及び第３の層間絶縁膜１０８を順次堆
積した後、さらに第４の層間絶縁膜１１０を堆積し、そ
の後、少なくとも第４の層間絶縁膜１１０に下部プラグ
１０５と接続する上部プラグ１１３を形成する。このた
め、エアギャップ１０９の頂部を第４の層間絶縁膜１１
０の上面つまり上部プラグ１１３の上面よりも低くする
ことができるので、エアギャップ１０９の頂部の位置を
制御するために、下部プラグ１０５が埋め込まれた第１
の層間絶縁膜１０３に対してエッチバックを行なって下
部プラグ１０５を突出させる必要がない。従って、凹凸
のない第１の層間絶縁膜１０３上に下層配線形成用のレ
ジストパターン１０６を形成できるため（図１（ｃ）参
照）、レジストパターン１０６を微細化でき、それによ
って下層配線１０２Ａつまり多層配線を微細化すること
ができる。

【００６３】また、第１の実施形態によると、下層配線
１０２Ａと上層配線１１４とを接続するプラグを、下部
プラグ１０５と上部プラグ１１３とに分けて、それぞれ
異なる接続孔、具体的には、第１の接続孔１０４及び第
２の接続孔１１２に導電膜を埋め込むことにより形成す
る。このため、各接続孔のアスペクト比を低くすること
ができるので、各接続孔に導電膜を十分に埋め込むこと
ができ、それによって下部プラグ１０５及び上部プラグ
１１３のそれぞれの内部にボイドが形成されることを防
止できる。従って、下部プラグ１０５及び上部プラグ１
１３により構成されるプラグにおける電気抵抗の増大を
防止しつつ、十分な高さを有するプラグを容易に実現す
ることができる。また、製造工程の途中で、プラグの表
面部がエッチングされたり研磨されたりした場合にも、
プラグ内部のボイドに開口部が形成されることがないの
で、上層配線１１４に段切れ等の形成不良が生じたり、
又はプラグ内部に研磨用砥粒が入り込んでプラグのエレ
クトロマイグレーション耐性が劣化したりすることを防
止できる。

【００６４】また、第１の実施形態によると、第１の層
間絶縁膜１０３に形成された第１の接続孔１０４に下部
プラグ１０５を埋め込むときに、第１の層間絶縁膜１０
３の上面を、下部プラグ１０５の上面と面一になるよう
に平坦化するため、下層配線形成用のレジストパターン
１０６の下地となる第１の層間絶縁膜１０３がより平坦
化されるので、該レジストパターン１０６をより微細化
でき、それによって下層配線１０２Ａつまり多層配線を
より微細化することができる。

【００６５】尚、第１の実施形態において、下層配線１
０２Ａ及び上層配線１１４よりなる２層配線構造を前提
としたが、これに限られず、３層以上の配線構造におい
ても、上下に隣り合う配線同士を接続するプラグを下部
と上部とに分けて、それぞれ異なる接続孔に導電膜を埋
め込むことにより形成する工程を繰り返せば、第１の実
施形態と同様の効果が得られる。

【００６６】また、第１の実施形態において、下層配線
１０２Ａと上層配線１１４とを接続するプラグを、下部
プラグ１０５及び上部プラグ１１３の２段に分けて、そ
れぞれ異なる接続孔に導電膜を埋め込むことにより形成
したが、これに限られず、上下に隣り合う配線同士を接
続するプラグを３段以上に分けて、それぞれ異なる接続
孔に導電膜を埋め込むことにより形成しても、第１の実
施形態と同様の効果が得られる。

【００６７】また、第１の実施形態において、第１の層
間絶縁膜１０３、第１の導電膜１０２及び下地絶縁膜１
０１に対して順次エッチングを行なうとき（図１（ｄ）
参照）に、第１の導電膜１０２又は下地絶縁膜１０１に
対するエッチング工程でもレジストパターン１０６をマ
スクとして用いたが、これに代えて、第１の導電膜１０
２又は下地絶縁膜１０１に対するエッチング工程では、
パターン化された第１の層間絶縁膜１０３をマスクとし
て用いてもよい。この場合、図１（ａ）に示す工程で第
１の層間絶縁膜１０３を厚めに堆積しておくことが好ま
しい。

【００６８】また、第１の実施形態において、下層配線
１０２Ａを形成してから上層配線１１４を形成するまで
に、第２の層間絶縁膜１０７、第３の層間絶縁膜１０８
及び第４の層間絶縁膜１１０を形成したが、下層配線１
０２Ａを形成してから上層配線１１４を形成するまでに
形成される層間絶縁膜（上部層間絶縁膜）の数、種類又
は堆積方法等は特に限定されるものではない。

【００６９】（第１の実施形態の変形例）以下、第１の
実施形態の変形例に係る半導体装置及びその製造方法に
ついて図面を参照しながら説明する。

【００７０】図４は、第１の実施形態の変形例に係る半
導体装置の製造方法における一工程の断面図を示してい
る。尚、図４は、第１の実施形態に係る半導体装置の製
造方法の一工程を示す図３（ｂ）と対応している。

【００７１】第１の実施形態の変形例が第１の実施形態
と異なっている点は、図４に示すように、下層配線１０
２Ａの上に下部プラグ１０５と隣り合うように隣接下部
プラグ１１５が形成されていること、及び、隣接下部プ
ラグ１１５の上に上部プラグ１１３と隣り合うように隣
接上部プラグ１１６が形成されていることである。この
とき、隣接下部プラグ１１５は下部プラグ１０５と同様
の形成方法（図１（ａ）、（ｂ）参照）により形成さ
れ、また、隣接上部プラグ１１６は上部プラグ１１３と
同様の形成方法（図２（ｃ）及び図３（ａ）、（ｂ）参
照）により形成される。

【００７２】第１の実施形態の変形例によると、第１の
実施形態の効果に加えて、次のような効果が得られる。

【００７３】すなわち、下部プラグ１０５及び上部プラ
グ１１３よりなる一のプラグと、隣接下部プラグ１１５
及び隣接上部プラグ１１６よりなる他のプラグとが接近
して配置されていても、上部プラグ１１３及び隣接上部
プラグ１１６がそれぞれ少なくとも第４の層間絶縁膜１
１０に埋め込まれるため、上部プラグ１１３と隣接上部
プラグ１１６との間の領域にまでエアギャップ１０９が
形成されることがない。従って、エアギャップ１０９の
頂部を上部プラグ１１３又は隣接上部プラグ１１６の上
面よりも低くすることができるため、第４の層間絶縁膜
１１０の上面においてエアギャップ１０９に開口部が形
成されることがないので、上層配線１１４の形成不良等
を防止することができる。

【００７４】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置及びその製造方法について、
図面を参照しながら説明する。

【００７５】図５（ａ）〜（ｄ）、図６（ａ）〜（ｃ）
及び図７（ａ）〜（ｃ）は、第２の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。

【００７６】まず、図５（ａ）に示すように、例えばシ
リコンよりなる半導体基板２００上に、例えば酸化シリ
コンよりなる下地絶縁膜２０１、及び例えばアルミニウ
ム合金よりなる膜厚６００ｎｍ程度の第１の導電膜２０
２を順次堆積する。その後、第１の導電膜２０２の上
に、例えば酸化シリコンよりなる膜厚３００〜６００ｎ
ｍ程度の第１の層間絶縁膜２０３（「特許請求の範囲」
の「下部層間絶縁膜」）を堆積した後、第１の層間絶縁
膜２０３上に、下部プラグ形成領域に開口部を有するマ
スクパターン（図示省略）を形成し、その後、該マスク
パターンを用いて第１の層間絶縁膜２０３に対してエッ
チングを行なって、第１の導電膜２０２に達する口径５
００ｎｍ程度の第１の接続孔２０４を形成する。

【００７７】次に、例えば蒸着法等を用いて、第１の接
続孔２０４を含む第１の層間絶縁膜２０３の上に全面に
亘って例えばタングステンよりなる第２の導電膜を、第
１の接続孔２０４が完全に埋まるように堆積した後、Ｃ
ＭＰ法を用いて第１の接続孔２０４の外側の第２の導電
膜を研磨して除去することにより、図５（ｂ）に示すよ
うに、第１の導電膜２０２と接続する下部プラグ２０５
を形成する。このとき、第１の接続孔２０４のアスペク
ト比（０．６〜１．２程度）は比較的小さいため、第１
の接続孔２０４を第２の導電膜によって完全に埋め込む
ことができるので、下部プラグ２０５の内部にボイドが
形成されることはない。また、このとき、下部プラグ２
０５の上面の面積を、後の工程で形成される上部プラグ
２１３（図７（ｂ）参照）の下面の面積よりも大きくし
ておく。さらに、このとき、第１の層間絶縁膜２０３の
上面を、下部プラグ２０５の上面と面一になるように平
坦化しておく。

【００７８】次に、図５（ｃ）に示すように、第１の層
間絶縁膜２０３の上に、下層配線形成領域を覆うレジス
トパターン２０６を形成する。このとき、レジストパタ
ーン２０６は凹凸のない下地（第１の層間絶縁膜２０
３）上に形成されるので、レジストパターン２０６を微
細化することができる。

【００７９】次に、図５（ｄ）に示すように、レジスト
パターン２０６及び下部プラグ２０５をマスクとして第
１の層間絶縁膜２０３及び第１の導電膜２０２に対して
順次エッチングを行なって、第１の導電膜２０２よりな
り、下部プラグ２０５と接続する下層配線２０２Ａを形
成する。

【００８０】また、図５（ｄ）に示す工程では、下層配
線２０２Ａの形成後、レジストパターン２０６及びプラ
グ下部２０５をマスクとして下地絶縁膜２０１に対して
エッチングを行なって、下地絶縁膜２０１の表面部にお
ける下層配線２０２Ａの配線間スペースの下側を例えば
３００ｎｍ程度除去しておく。これにより、後の工程で
形成されるエアギャップ２０９（図６（ａ）参照）がよ
り下方の位置まで形成され、それによってエアギャップ
２０９を下層配線２０２Ａの側面全体と対向するように
形成できるので、下層配線２０２Ａの配線間容量がより
一層低減する。

【００８１】次に、レジストパターン２０６を除去した
後、図６（ａ）に示すように、半導体基板２００の上に
全面に亘って、例えばシランガス及び一酸化二窒素ガス
を用いたプラズマＣＶＤ法により、例えば酸化シリコン
よりなる膜厚２００〜５００ｎｍ程度の第２の層間絶縁
膜２０７（「特許請求の範囲」の「上部層間絶縁膜」の
うちの「第１の絶縁膜」）を堆積する。続いて、第２の
層間絶縁膜２０７の形成に用いたプラズマＣＶＤ法と比
べてより高密度のプラズマを利用したプラズマＣＶＤ
法、例えば高密度プラズマＣＶＤ法により、例えば酸化
シリコンよりなる膜厚１０００ｎｍ程度の第３の層間絶
縁膜２０８（「特許請求の範囲」の「上部層間絶縁膜」
のうちの「第２の絶縁膜」）を堆積する。これにより、
下層配線２０２Ａの配線間スペースにエアギャップ２０
９が形成される。

【００８２】ここで、第２の層間絶縁膜２０７は指向性
が高くて被覆率が低い一方、第３の層間絶縁膜２０８は
埋め込み性能が良いので、図６（ａ）に示すように、下
層配線２０２Ａの配線間スペースのうち幅が狭い配線間
スペースに形成されるエアギャップ２０９を大きくして
配線間容量を低減できる。また、下層配線２０２Ａの配
線間スペースのうち幅が広い配線間スペースにおいて、
頂部位置の高いエアギャップ２０９が形成されることが
ないので、後の層間絶縁膜に対する研磨工程（図６
（ｂ）参照）等でエアギャップ２０９に開口部が形成さ
れる事態を回避でき、それにより多層配線の信頼性の低
下を防止できる。

【００８３】次に、図６（ｂ）に示すように、ＣＭＰ法
を用いて、第２の層間絶縁膜２０７及び第３の層間絶縁
膜２０８に対して研磨を行なうことにより、第２の層間
絶縁膜２０７及び第３の層間絶縁膜２０８のそれぞれの
上面を平坦化する。このとき、第３の層間絶縁膜２０８
に対して第２の層間絶縁膜２０７が露出するまで研磨を
行なうことにより、第３の層間絶縁膜２０８の上面を第
２の層間絶縁膜２０７の上面と面一になるように平坦化
してもよい。また、第２の層間絶縁膜２０７及び第３の
層間絶縁膜２０８に対して下部プラグ２０５が露出する
まで研磨を行なうことにより、第２の層間絶縁膜２０７
及び第３の層間絶縁膜２０８のそれぞれの上面を、下部
プラグ２０５の上面と面一になるように平坦化してもよ
い。

【００８４】次に、図６（ｃ）に示すように、平坦化さ
れた第２の層間絶縁膜２０７及び第３の層間絶縁膜２０
８の上に全面に亘って、例えば酸化シリコンよりなる膜
厚４００〜８００ｎｍ程度の第４の層間絶縁膜２１０
（「特許請求の範囲」の「上部層間絶縁膜」のうちの
「第３の絶縁膜」）を堆積する。その後、第４の層間絶
縁膜２１０の表面を平坦化した後、平坦化された第４の
層間絶縁膜２１０の上に、上部プラグ形成領域に開口部
を有するマスクパターン２１１を形成する。

【００８５】次に、マスクパターン２１１を用いて少な
くとも第４の層間絶縁膜２１０に対してエッチングを行
なって、図７（ａ）に示すように、下部プラグ２０５に
達する口径３５０ｎｍ程度の第２の接続孔２１２を形成
する。

【００８６】次に、例えば蒸着法等を用いて、第２の接
続孔２１２を含む第４の層間絶縁膜２１０の上に全面に
亘って例えばタングステンよりなる第３の導電膜を、第
２の接続孔２１２が完全に埋まるように堆積した後、Ｃ
ＭＰ法を用いて第２の接続孔２１２の外側の第３の導電
膜を研磨して除去することにより、図７（ｂ）に示すよ
うに、下部プラグ２０５と接続する上部プラグ２１３を
形成する。このとき、第２の接続孔２１２のアスペクト
比（１．０〜２．５程度）は比較的小さいため、第２の
接続孔２１２を第３の導電膜によって完全に埋め込むこ
とができるので、上部プラグ２１３の内部にボイドが形
成されることはない。また、このとき、下部プラグ２０
５と上部プラグ２１３とは直接接続されることによっ
て、互いに電気的に接続される。さらに、このとき、上
部プラグ２１３の下面の面積は、下部プラグ２０５の上
面の面積よりも小さい。

【００８７】次に、図７（ｃ）に示すように、第４の層
間絶縁膜２１０の上に、上部プラグ２１３と接続するよ
うに上層配線２１４を形成し、それによって２層配線構
造を完成させる。

【００８８】以上に説明したように、第２の実施形態に
よると、半導体基板２００上の第１の導電膜２０２上に
形成された第１の層間絶縁膜２０３に下部プラグ２０５
を埋め込んだ後、第１の層間絶縁膜２０３上に形成され
たレジストパターン２０６と下部プラグ２０５を用いて
第１の導電膜２０２をパターン化して下層配線２０２Ａ
を形成する。その後、下層配線２０２Ａの配線間スペー
スにエアギャップ２０９が形成されるように、第２の層
間絶縁膜２０７及び第３の層間絶縁膜２０８を順次堆積
した後、さらに第４の層間絶縁膜２１０を堆積し、その
後、少なくとも第４の層間絶縁膜２１０に下部プラグ２
０５と接続する上部プラグ２１３を形成する。このた
め、エアギャップ２０９の頂部を第４の層間絶縁膜２１
０の上面つまり上部プラグ２１３の上面よりも低くする
ことができるので、エアギャップ２０９の頂部の位置を
制御するために、下部プラグ２０５が埋め込まれた第１
の層間絶縁膜２０３に対してエッチバックを行なって下
部プラグ２０５を突出させる必要がない。従って、凹凸
のない第１の層間絶縁膜２０３上に下層配線形成用のレ
ジストパターン２０６を形成できるため（図５（ｃ）参
照）、レジストパターン２０６を微細化でき、それによ
って下層配線２０２Ａつまり多層配線を微細化すること
ができる。

【００８９】また、第２の実施形態によると、下層配線
２０２Ａと上層配線２１４とを接続するプラグを、下部
プラグ２０５と上部プラグ２１３とに分けて、それぞれ
異なる接続孔、具体的には、第１の接続孔２０４及び第
２の接続孔２１２に導電膜を埋め込むことにより形成す
る。このため、各接続孔のアスペクト比を低くすること
ができるので、各接続孔に導電膜を十分に埋め込むこと
ができ、それによって下部プラグ２０５及び上部プラグ
２１３のそれぞれの内部にボイドが形成されることを防
止できる。従って、下部プラグ２０５及び上部プラグ２
１３により構成されるプラグにおける電気抵抗の増大を
防止しつつ、十分な高さを有するプラグを容易に実現す
ることができる。また、製造工程の途中で、プラグの表
面部がエッチングされたり研磨されたりした場合にも、
プラグ内部のボイドに開口部が形成されることがないの
で、上層配線２１４に段切れ等の形成不良が生じたり、
又はプラグ内部に研磨用砥粒が入り込んでプラグのエレ
クトロマイグレーション耐性が劣化したりすることを防
止できる。

【００９０】また、第２の実施形態によると、第１の層
間絶縁膜２０３に形成された第１の接続孔２０４に下部
プラグ２０５を埋め込むときに、第１の層間絶縁膜２０
３の上面を、下部プラグ２０５の上面と面一になるよう
に平坦化するため、下層配線形成用のレジストパターン
２０６の下地となる第１の層間絶縁膜２０３がより平坦
化されるので、該レジストパターン２０６をより微細化
でき、それによって下層配線２０２Ａつまり多層配線を
より微細化することができる。

【００９１】また、第２の実施形態によると、下部プラ
グ２０５の上面の面積を上部プラグ２１３の下面の面積
よりも大きくしているため、上部プラグ２１３用の第２
の接続孔２１２を形成するためのマスクパターン２１１
の形成時に位置合わせずれが発生した場合にも、下部プ
ラグ２０５と上部プラグ２１３との間の接続面積が十分
に確保されるので、プラグ全体としての電気抵抗が増大
することがない。また、マスクパターン２１１の形成時
に位置合わせずれが発生した場合において、マスクパタ
ーン２１１を用いてオーバーエッチングを行なったとし
ても、下部プラグ２０５の上面がエッチングストッパー
として作用するので、第２の接続孔２１２がエアギャッ
プ２０９に達することを防止できる。

【００９２】尚、第２の実施形態において、下層配線２
０２Ａ及び上層配線２１４よりなる２層配線構造を前提
としたが、これに限られず、３層以上の配線構造におい
ても、上下に隣り合う配線同士を接続するプラグを下部
と上部とに分けて、それぞれ異なる接続孔に導電膜を埋
め込むことにより形成する工程を繰り返せば、第２の実
施形態と同様の効果が得られる。

【００９３】また、第２の実施形態において、下層配線
２０２Ａと上層配線２１４とを接続するプラグを、下部
プラグ２０５及び上部プラグ２１３の２段に分けて、そ
れぞれ異なる接続孔に導電膜を埋め込むことにより形成
したが、これに限られず、上下に隣り合う配線同士を接
続するプラグを３段以上に分けて、それぞれ異なる接続
孔に導電膜を埋め込むことにより形成しても、第２の実
施形態と同様の効果が得られる。

【００９４】また、第２の実施形態において、第１の層
間絶縁膜２０３、第１の導電膜２０２及び下地絶縁膜２
０１に対して順次エッチングを行なうとき（図５（ｄ）
参照）に、第１の導電膜２０２又は下地絶縁膜２０１に
対するエッチング工程でもレジストパターン２０６をマ
スクとして用いたが、これに代えて、第１の導電膜２０
２又は下地絶縁膜２０１に対するエッチング工程では、
パターン化された第１の層間絶縁膜２０３をマスクとし
て用いてもよい。この場合、図５（ａ）に示す工程で第
１の層間絶縁膜２０３を厚めに堆積しておくことが好ま
しい。

【００９５】また、第２の実施形態において、下層配線
２０２Ａを形成してから上層配線２１４を形成するまで
に、第２の層間絶縁膜２０７、第３の層間絶縁膜２０８
及び第４の層間絶縁膜２１０を形成したが、下層配線２
０２Ａを形成してから上層配線２１４を形成するまでに
形成される層間絶縁膜（上部層間絶縁膜）の数、種類又
は堆積方法等は特に限定されるものではない。

【００９６】また、第２の実施形態において、下部プラ
グ２０５の上面の面積を上部プラグ２１３の下面の面積
よりも大きくしたが、これに代えて、上部プラグ２１３
の下面の面積を下部プラグ２０５の上面の面積よりも大
きくしてもよい。この場合、マスクパターン２１１の形
成時に位置合わせずれが発生しても、下部プラグ２０５
と上部プラグ２１３との間の接続面積が十分に確保され
るので、プラグ全体としての電気抵抗が増大することが
ない。

【００９７】また、第２の実施形態において、下部プラ
グ２０５と同様の形成方法（図５（ａ）、（ｂ）参照）
を用いて、下層配線２０２Ａの上に下部プラグ２０５と
隣り合うように隣接下部プラグを形成すると共に、上部
プラグ２１３と同様の形成方法（図６（ｃ）及び図７
（ａ）、（ｂ）参照）を用いて、隣接下部プラグの上に
上部プラグ２１３と隣り合うように隣接上部プラグを形
成してもよい。このようにすると、下部プラグ２０５及
び上部プラグ２１３よりなる一のプラグと、隣接下部プ
ラグ及び隣接上部プラグよりなる他のプラグとが接近し
て配置されていても、上部プラグ２１３及び隣接上部プ
ラグがそれぞれ少なくとも第４の層間絶縁膜２１０に埋
め込まれるため、上部プラグ２１３と隣接上部プラグと
の間の領域にまでエアギャップ２０９が形成されること
がない。従って、エアギャップ２０９の頂部を上部プラ
グ２１３又は隣接上部プラグの上面よりも低くすること
ができるため、第４の層間絶縁膜２１０の上面において
エアギャップ２０９に開口部が形成されることがないの
で、上層配線２１４の形成不良等を防止することができ
る。また、隣接下部プラグ及び隣接上部プラグを形成す
る場合、隣接下部プラグの上面の面積を隣接上部プラグ
の下面の面積よりも大きくするか、又は、隣接上部プラ
グの下面の面積を隣接下部プラグの上面の面積よりも大
きくすることが好ましい。

【００９８】

【発明の効果】本発明によると、エアギャップの頂部を
上部プラグの上面よりも低くすることができるので、エ
アギャップの頂部の位置を制御するために、下部プラグ
が埋め込まれた下部層間絶縁膜に対してエッチバックを
行なって下部プラグを突出させる必要がない。従って、
凹凸のない下部層間絶縁膜上に下層配線形成用のマスク
パターンを形成できるため、該マスクパターンを微細化
でき、それによって多層配線を微細化することができ
る。

【００９９】また、本発明によると、下層配線と上層配
線とを接続するプラグ同士を接近して配置する場合に
も、エアギャップの頂部を、各プラグを構成する上部プ
ラグの上面よりも低くすることができる。このため、上
部層間絶縁膜の上面においてエアギャップに開口部が形
成されることがないので、上層配線の形成不良等を防止
することができる。

【０１００】さらに、本発明によると、下部プラグ及び
上部プラグのそれぞれの内部にボイドが形成されること
を防止できるので、下部プラグ及び上部プラグにより構
成されるプラグにおける電気抵抗の増大を防止すること
ができると共に、研磨等によりプラグ内部のボイドに開
口部が形成されることがないので、上層配線の形成不良
又はプラグのエレクトロマイグレーション耐性の劣化等
を防止することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図２】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図４】本発明の第１の実施形態の変形例に係る半導体
装置の製造方法の一工程を示す断面図である。

【図５】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図６】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図８】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の各工程を示す断面図である。

【図９】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の各工程を示す断面図である。

【図１０】（ａ）〜（ｃ）は従来の半導体装置の製造方
法の各工程を示す断面図である。

【図１１】従来の半導体装置の製造方法を用いて、下層
配線と上層配線とを接続する一対のプラグを形成した場
合に生じる問題点を説明する図である。

【図１２】従来の半導体装置の製造方法を用いた場合に
生じる問題点を説明する図である。

【図１３】従来の半導体装置の製造方法を用いた場合に
生じる問題点を説明する図である。

【符号の説明】

１００、２００ 半導体基板 １０１、２０１ 下地絶縁膜 １０２、２０２ 第１の導電膜 １０２Ａ、２０２Ａ 下層配線 １０３、２０３ 第１の層間絶縁膜 １０４、２０４ 第１の接続孔 １０５、２０５ 下部プラグ １０６、２０６ レジストパターン １０７、２０７ 第２の層間絶縁膜 １０８、２０８ 第３の層間絶縁膜 １０９、２０９ エアギャップ １１０、２１０ 第４の層間絶縁膜 １１１、２１１ マスクパターン １１２、２１２ 第２の接続孔 １１３、２１３ 上部プラグ １１４、２１４ 上層配線 １１５ 隣接下部プラグ １１６ 隣接上部プラグ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−58651（ＪＰ，Ａ) 特開 平10−233449（ＪＰ，Ａ) 特開 平９−213697（ＪＰ，Ａ) 特開 昭63−175443（ＪＰ，Ａ) 特開2002−124516（ＪＰ，Ａ) 特開2002−110793（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板の上に第１の導電膜を堆積す
   る工程と、 前記第１の導電膜の上に下部層間絶縁膜を形成した後、
   該下部層間絶縁膜に対して選択的にエッチングを行なっ
   て、前記第１の導電膜に達する第１の開口部を形成する
   工程と、 前記第１の開口部に第２の導電膜を埋め込むことによ
   り、前記第１の導電膜と接続する下部プラグを形成する
   工程と、 前記下部層間絶縁膜の上にマスクパターンを形成した
   後、前記マスクパターン及び前記下部プラグをマスクと
   して前記下部層間絶縁膜及び前記第１の導電膜に対して
   順次エッチングを行なって、前記第１の導電膜よりな
   り、前記下部プラグと接続する下層配線を形成する工程
   と、 前記半導体基板の上に上部層間絶縁膜を、前記下層配線
   の配線間スペースにエアギャップが形成されるように形
   成する工程と、 前記上部層間絶縁膜に対して選択的にエッチングを行な
   って、前記下部プラグに達する第２の開口部を形成する
   工程と、 前記第２の開口部に第３の導電膜を埋め込むことによ
   り、前記下部プラグと接続する上部プラグを形成する工
   程と、 前記上部層間絶縁膜の上に前記上部プラグと接続するよ
   うに上層配線を形成する工程とを備え、 前記下部プラグを形成する工程は、前記下部層間絶縁膜
   の上面を前記下部プラグの上面と面一になるように平坦
   化する工程を含むことを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 半導体基板の上に第１の導電膜を堆積す
   る工程と、 前記第１の導電膜の上に下部層間絶縁膜を形成した後、
   該下部層間絶縁膜に対して選択的にエッチングを行なっ
   て、前記第１の導電膜に達する第１の開口部を形成する
   工程と、 前記第１の開口部に第２の導電膜を埋め込むことによ
   り、前記第１の導電膜と接続する下部プラグを形成する
   工程と、 前記下部層間絶縁膜の上にマスクパターンを形成した
   後、前記マスクパターン 及び前記下部プラグをマスクと
   して前記下部層間絶縁膜及び前記第１の導電膜に対して
   順次エッチングを行なって、前記第１の導電膜よりな
   り、前記下部プラグと接続する下層配線を形成する工程
   と、 前記半導体基板の上に上部層間絶縁膜を、前記下層配線
   の配線間スペースにエアギャップが形成されるように形
   成する工程と、 前記上部層間絶縁膜に対して選択的にエッチングを行な
   って、前記下部プラグに達する第２の開口部を形成する
   工程と、 前記第２の開口部に第３の導電膜を埋め込むことによ
   り、前記下部プラグと接続する上部プラグを形成する工
   程と、 前記上部層間絶縁膜の上に前記上部プラグと接続するよ
   うに上層配線を形成する工程とを備え、 前記下部プラグの上面の面積は、前記上部プラグの下面
   の面積よりも大きいことを特徴とする半導体装置の製造
   方法。
3. 【請求項３】 前記上部層間絶縁膜は、前記エアギャッ
   プが形成されるように堆積された第１の絶縁膜と、該第
   １の絶縁膜の上に堆積された第２の絶縁膜とを有し、 前記第１の絶縁膜はプラズマＣＶＤ法により形成されて
   おり、 前記第２の絶縁膜は、前記プラズマＣＶＤ法と比べて高
   密度のプラズマを用いた高密度プラズマＣＶＤ法により
   形成されていることを特徴とする請求項１又は２に記載
   の半導体装置の製造方法。
4. 【請求項４】 前記上部層間絶縁膜は、前記エアギャッ
   プが形成されるように堆積された第１の絶縁膜と、該第
   １の絶縁膜の上に堆積された第２の絶縁膜とを有し、 前記上部層間絶縁膜は、前記第２の絶縁膜の上に堆積さ
   れており且つ表面が平坦化されている第３の絶縁膜をさ
   らに有していることを特徴とする請求項１又は２に記載
   の半導体装置の製造方法。
5. 【請求項５】 前記上部プラグは、その大部分が前記第
   ３の絶縁膜によって覆われていることを特徴とする請求
   項４に記載の半導体装置の製造方法。