JP3439447B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3439447B2
JP3439447B2 JP2000299538A JP2000299538A JP3439447B2 JP 3439447 B2 JP3439447 B2 JP 3439447B2 JP 2000299538 A JP2000299538 A JP 2000299538A JP 2000299538 A JP2000299538 A JP 2000299538A JP 3439447 B2 JP3439447 B2 JP 3439447B2
Authority
JP
Japan
Prior art keywords
insulating film
plug
forming
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000299538A
Other languages
English (en)
Other versions
JP2002110793A (ja
Inventor
英二 玉岡
秀夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000299538A priority Critical patent/JP3439447B2/ja
Publication of JP2002110793A publication Critical patent/JP2002110793A/ja
Application granted granted Critical
Publication of JP3439447B2 publication Critical patent/JP3439447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、多層配線を有する
半導体装置の製造方法に関し、特に、下層配線と上層配
線とを電気的に接続するプラグの形成を含む多層配線の
形成方法の改良を図ったものに関する。
【０００１】
【従来の技術】近年、半導体装置の高集積化、高性能化
に伴って、内部配線の微細化、多層化が進んでいる。し
かしながら、配線の微細化および多層化は、配線間容量
の増大の原因になり、配線間容量の増大は半導体素子の
動作速度に影響を与えるため、配線間容量の低減が必要
となってきている。配線間容量を低減するには、比誘電
率が小さい絶縁膜材料を用いれば良いが、より一層の容
量低減を図るには、配線間部分の絶縁膜に空隙（ギャッ
プ）を設けた中空構造配線にすればよい。
【０００２】従来のこの種の中空構造配線の形成方法と
しては、例えば、特許第２９４８５８８号公報やその公
開公報である特開２０００−５８６４９号公報に一例が
開示されている。
【０００３】これらの公報に開示されている中空構造を
有する多層配線の形成工程においては、上層配線と下層
配線とを電気的に接続するプラグを下層配線よりも先に
形成し、プラグ形成後に下層配線を形成し、続いて上層
配線を形成する。これによって、隣接する配線間に空隙
を有する下層配線の形成後にプラグを形成する工程にお
いて、下層配線に対するプラグの位置合わせずれが生じ
た場合に、プラグを構成する導電材料が下層配線間の空
隙に流入して下層配線間が短絡するという問題を回避す
ることができる。
【０００４】しかしながら、上記の形成方法では、形成
したプラグ上に層間絶縁膜を堆積し、該層間絶縁膜を前
記プラグ上面が露出するまで平坦化する研磨工程が含ま
れるために、絶縁膜仕様の平坦化用研磨装置がプラグを
構成する金属をも研磨せざるを得ない。このため絶縁膜
の平坦化用研磨装置が金属によって汚染されたり、研磨
後に研磨装置の洗浄を行ってもプラグから発生した金属
パーティクルが除去しきれず、装置に残留するおそれが
ある。
【０００５】さらに、プラグをマスクとして層間絶縁膜
や導電膜をエッチングする工程において、プラグの周囲
に形成している密着層の一部が除去されることにより、
プラグと絶縁膜間の密着性が劣化したり、プラグを構成
する金属材料の拡散により絶縁膜の絶縁性が劣化した
り、配線のエレクトロマイグレーション耐性などの信頼
性が劣化する等の問題がある。
【０００６】以下、前記公報に開示されている、従来の
中空構造配線を有する多層配線の形成工程について図３
を用いて説明する。図３は、上述の従来の中空構造の配
線形成工程を説明する断面図である。まず、図３（ａ）
に示すように、例えばシリコンからなる半導体基板３０
１上に、酸化シリコン膜からなる第１の絶縁膜３０２と
アルミニウム合金からなる導体膜３０３と酸化シリコン
膜からなる第２の絶縁膜３０４をＣＶＤ(chemical vape
r deposition)法等により順次堆積する。次に、第２の
絶縁膜３０４上に例えばノボラック系のレジスト膜を塗
布し、フォトリソグラフィーを用いてマスクパターン３
０５を形成する。
【０００７】次に、図３（ｂ）に示すように、マスクパ
ターン３０５を用いて第２の絶縁膜３０４に対しドライ
エッチングを行って、プラグを形成すべき位置に接続孔
３０６を形成する。
【０００８】次に、図３（ｃ）に示すように、第２の絶
縁膜３０４の上に全面にわたって、スパッタ法等を用い
て、例えば窒化チタンからなる密着膜を堆積させ、次い
で、蒸着法等を用いて、例えばタングステンからなる導
体膜を堆積させて、前記密着膜と前記導体膜を第２の絶
縁膜３０４中の接続孔３０６に充填する。そして、接続
孔３０６の内部以外の前記密着膜と前記導電膜をＣＭＰ
（Chemical Mechanical Polishing：化学機械研磨）法
によって研磨して除去することにより、プラグ３０７を
接続孔３０６の内部に形成する。このプラグ３０７は接
続孔３０６の側壁と底面に密着層３０７ａを有する。
【０００９】次に、図３（ｄ）に示すように、第２の絶
縁膜３０４を途中までエッチバックする。これによりプ
ラグ３０７の上部が露出し、後に形成する配線間の空隙
の頂点位置を制御することができる。
【００１０】次に、図３（ｅ）に示すように、第２の絶
縁膜３０４上全面に例えばノボラック系のレジストを塗
布し、これをパターニングして、第１の配線パターン用
レジストパターン３０８を形成する。このレジストパタ
ーン３０８は配線パターンの形状に合わせて形成する
が、プラグ３０７を完全に被覆するレジストパターン３
０８ａも合わせて形成する。
【００１１】次に、図３（ｆ）に示すように、レジスト
パターン３０８，３０８ａをマスクとして、第２の絶縁
膜３０４と導電膜３０３と第１の絶縁膜３０２を順次ド
ライエッチングして、下層配線３０３ａを形成する。こ
のとき、第１の絶縁膜３０２における配線間部分はエッ
チングにより掘り下げる。これは、配線間の空隙を高ア
スペクト比とすることで、後の工程での配線間の空隙の
形成が容易になるとともに、空隙部の上下方向の形成位
置を制御するためである。
【００１２】次いで、図３（ｇ）に示すように、レジス
トパターン３０８を除去した後、例えば、シランガス、
一酸化二窒素（Ｎ2Ｏ）ガスを含むガスを用いたプラズ
マＣＶＤ法によって、半導体基板３０１の上に全面にわ
たって酸化シリコンからなる第３の絶縁膜３０９を堆積
する。第３の絶縁膜は被覆率が低く指向性が高いため、
側壁に付着しにくい膜である。次いで、高密度プラズマ
ＣＶＤ法により埋め込み性が高いシリコン酸化膜等の第
４の絶縁膜３１０を形成する。これにより第１の配線３
０３ａの間には空隙３１１が形成される。第３の絶縁膜
３０９の形成により空隙３１１を形成できるのは、配線
間の間隔が狭いものに限られ、配線間の間隔が広いもの
はその開口部が狭まるにすぎないが、この開口部が残っ
ているものも、第４の絶縁膜３１０を形成することによ
り、開口部が塞がり、空隙が形成される。
【００１３】次に、図３（ｈ）に示すように、プラグ３
０７の上面が露出するまでＣＭＰ法により第４の絶縁膜
３１０および第３の絶縁膜３０９を研磨する。このＣＭ
Ｐ法は、図３（ｃ）において使用した金属ＣＭＰ法では
なく、絶縁膜に対するＣＭＰ法である。
【００１４】次に、図３（ｉ）に示すように、プラグ３
０７と接続するように上層配線３１２を形成すること
で、二層配線構造が形成される。この二層配線は、第１
層目の配線間の絶縁層に空孔が形成されており、空孔内
に含まれる空気の比誘電率が約１／４であるため、隣接
する配線間の容量を低減でき、比誘電率が小さい新規な
絶縁膜材料（フッ素をドーピングしたＳｉＯＦ等）を用
いるよりも低コストで、高信頼性の半導体装置を得るこ
とができる。
【００１５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法は、図３（ｈ）に示すよう
に、形成したプラグ３０７上に堆積した第３の絶縁膜３
０９と第４の絶縁膜３１０をプラグ３０７上面が露出す
るまで絶縁膜ＣＭＰ法を用いて平坦化研磨する工程にお
いて、プラグ３０７と密着層３０７ａも多少は研磨され
る。これによって、上述したような問題、即ち、本来は
絶縁膜のみの研磨仕様となっているＣＭＰ装置の研磨パ
ッドがプラグ３０７や密着層３０７ａを構成している金
属によって汚染されたり、研磨後の洗浄によってもプラ
グ３０７や密着層３０７ａから発生した金属パーティク
ルを除去しきれず研磨パッドに残留するという問題が生
じる。
【００１６】このＣＭＰ装置の金属汚染は除去しにく
く、研磨パッドに残留した金属パーティクルによって、
研磨中に半導体装置が損傷して配線の電気抵抗が増した
り、断線したりする等の不具合が生じる。
【００１７】さらに、図３（ｄ）に示すように、第２の
絶縁膜３０４をエッチングする工程において、プラグ３
０７やプラグ３０７の周囲に形成している密着層（バリ
アメタル）３０７ａの一部が除去されてしまうことによ
って、プラグ３０７と第３の絶縁膜３０９間の密着性が
劣化したり、プラグ３０７を構成する金属材料の拡散に
より絶縁膜の絶縁性が劣化したり、配線のエレクトロマ
イグレーション耐性などの信頼性が劣化する等の問題が
ある。
【００１８】本発明は、前記従来の問題を解決し、絶縁
膜上面の研磨工程においてプラグおよび密着層が露出す
ることなくプラグを形成でき、絶縁膜研磨工程における
金属汚染、金属パーティクルの発生などを防止するこ
と、さらに、絶縁膜のエッチング工程によって密着層や
プラグがエッチングされることがなく、絶縁膜とプラグ
との密着性劣化やプラグを構成する金属材料の絶縁膜へ
の拡散、配線の信頼性低下を防止することができる半導
体装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本願の請求項１の発明に係る半導体装置の製造方法
は、導電膜からなる第１の配線パターン形成層を形成す
ると共に、該第１の配線パターン形成層上に第１の絶縁
膜を形成する第１の工程と、前記第１の絶縁膜に対し選
択的にエッチングを行って開口部を形成し、該開口部に
導電膜を形成することにより、第１の配線パターン形成
層と電気的に接続される第１のプラグを形成する第２の
工程と、前記第１のプラグ上を含む前記第１の絶縁膜の
上面に第１の配線パターンを形成するためのマスクパタ
ーンを形成する第３の工程と、前記マスクパターンをマ
スクとして、前記第１の絶縁膜と前記第１の配線パター
ン形成層に対してエッチングを行って第１の配線パター
ンを形成する第４の工程と、前記第１のプラグおよび前
記第１の配線パターンを覆うと共に、前記第１の配線パ
ターン同士の間に空隙を残すように第２の絶縁膜を形成
する第５の工程と、前記第２の絶縁膜の上面を、前記第
１のプラグの上面が露出しないように平坦化する第６の
工程と、前記第２の絶縁膜に対し選択的にエッチングを
行って開口部を形成し、前記開口部の底面に少なくとも
前記第１のプラグの上面の一部を露出させ、前記開口部
に導電膜を形成することにより、前記第１のプラグと電
気的に接続される第２のプラグを形成する第７の工程
と、前記第２のプラグと電気的に接続されるように第２
の配線パターンを形成する第８の工程と、を含むように
したものである。
【００２０】これにより、絶縁膜上面の平坦化研磨工程
において、プラグおよび密着層が露出することがないた
め、絶縁膜研磨工程における金属パーティクルの発生、
金属汚染の発生が防止される。さらに、絶縁膜のエッチ
ング工程が不要となるため、プラグや密着膜のエッチン
グが防止され、絶縁膜とプラグの密着性劣化、プラグ構
成材料の絶縁膜への拡散、配線の信頼性低下が防止され
る。
【００２１】また、本願の請求項２の発明に係る半導体
装置の製造方法は、請求項１に記載の半導体装置の製造
方法において、前記第６の工程において、前記第２の絶
縁膜の上面を、前記第１のプラグの上面が露出しないよ
うに平坦化するのに代えて、前記第２の絶縁膜上に第３
の絶縁膜を形成し、該第３の絶縁膜の上面を、前記プラ
グの上面が露出しないように平坦化することにより、該
平坦化工程において前記空隙が露出しないようにすると
ともに、前記第３の絶縁膜の上面を、前記第２の絶縁膜
の上面を平坦化した場合よりも平坦性に優れた上面とす
るようにしたものである。
【００２２】これにより、平坦化工程におけるマージン
が確保され空隙の露出がより起こりにくくなるととも
に、第２の絶縁膜の段差があらかじめ解消されているた
め、第２の絶縁膜単独で上面を平坦化研磨するよりも上
面の平坦性が優れたものとなる。
【００２３】また、本願の請求項３の発明に係る半導体
装置の製造方法は、請求項１に記載の半導体装置の製造
方法において、前記第１の配線パターンを形成するため
のマスクパターンを形成する際に、前記第１のプラグの
上部に形成される部分のマスクパターンを、前記第１の
プラグよりも広くすることにより、前記第１の絶縁膜と
前記第１の配線パターン形成層に対するエッチング工程
において、前記第１のプラグの側面が前記第１の絶縁膜
の一部によって覆われるようにして、前記第１のプラグ
の側面がエッチングされないようにしたものである。
【００２４】これにより、第１の配線パターンをエッチ
ングにより形成する際、第１のプラグの側面またはプラ
グの側面に第１の絶縁膜の一部が残るため、次のドライ
エッチング工程において、第１のプラグの側面またはプ
ラグの側面が保護され、第１のプラグまたはプラグが不
要にエッチングされるのが防止される。
【００２５】また、本願の請求項４の発明に係る半導体
装置の製造方法は、請求項１に記載の半導体装置の製造
方法において、前記第２の絶縁膜の平坦化は、化学機械
研磨法により行うようにしたものである。
【００２６】これにより、化学機械研磨法により平坦化
を行った場合に、絶縁膜研磨仕様となっており金属パー
ティクルの除去が困難な化学機械研磨装置の金属汚染を
防止するうえで有効な半導体装置の製造方法が実現され
る。
【００２７】また、本願の請求項５の発明に係る半導体
装置の製造方法は、請求項２に記載の半導体装置の製造
方法において、前記第３の絶縁膜の平坦化は、化学機械
研磨法により行うようにしたものである。
【００２８】これにより、化学機械研磨法により平坦化
を行った場合に、絶縁膜研磨仕様となっており金属パー
ティクルの除去が困難な化学機械研磨装置の金属汚染を
防止するうえで有効な半導体装置の製造方法が実現され
る。
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【発明の実施の形態】（実施の形態１）この実施の形態
１は、下層配線と上層配線とを電気的に接続するプラグ
を２度に分けて形成することにより、絶縁膜仕様となっ
ているＣＭＰ装置で研磨を行う際、研磨対象が絶縁膜の
みとなり、金属汚染が起こり得ないようにしたものであ
る。以下に、本発明の実施の形態１を図面を参照しなが
ら説明する。図１は本発明の実施の形態１における半導
体装置の製造方法を示す工程断面図である。まず、図１
（ａ）に示すように、例えばシリコンからなる半導体基
板１０１上に、酸化シリコンからなる第１の絶縁膜１０
２とアルミニウム合金からなる導体膜（特許請求の範囲
における配線パターン形成層）１０３と酸化シリコン膜
からなる第２の絶縁膜（特許請求の範囲における第１の
絶縁膜）１０４を順次堆積する。なお、これら第１の絶
縁膜１０２，導体膜１０３，第２の絶縁膜１０４の材料
は一例にすぎないものである。
【００３４】次に、第２の絶縁膜１０４上に例えばノボ
ラック系のレジスト膜を塗布し、フォトリソグラフィー
を用いてマスクパターン（図示せず）を形成する。次い
で、該マスクパターンを用いて第２の絶縁膜１０４に対
しＣＦ4，ＣＨＦ3などのフロン系ガスによりエッチング
を行って、プラグを形成すべき位置に第１の接続孔１０
５を形成する。その半径は０．１〜０．４μｍ程度であ
る。
【００３５】ここで、第２の絶縁膜１０４の膜厚は、後
に形成する空隙１１０の頂点の第１の配線１０３ａ上面
からの位置に関係しており、第２の絶縁膜１０４の膜厚
が厚すぎた場合は空隙１１０の頂点位置が第１の配線１
０３ａ上面よりもかなり上側となり、後の絶縁膜平坦化
研磨工程において空隙１１０の上部が露出してしまうお
それがある。したがって、第２の絶縁膜１０４の膜厚
は、空隙１１０の頂点位置が第１の配線１０３ａ上面よ
りもあまり上側とならないような適切な厚さ、例えば３
００から６００ｎｍ程度の厚さにしておく。この厚さ
は、図３（ｄ）におけるプラグが絶縁膜３０４に埋まっ
ている厚さに相当する。なお、第１の絶縁膜１０２，導
体膜１０３の膜厚はそれぞれ例えば１０００ｎｍ，６０
０ｎｍ程度とする。
【００３６】このように、配線間の空隙１１０の頂点の
配線上面からの位置に影響を与える第２の絶縁膜１０４
の膜厚が、第２の絶縁膜１０４の堆積時における膜厚の
ままでよいため、従来方法のように第２の絶縁膜３０４
をエッチバックして膜厚を調整する必要がない（図３
（ｄ）参照）。したがって、絶縁膜のエッチバック工程
によってプラグ周囲の密着層がエッチングされることは
なく、絶縁膜とプラグの密着性が劣化し、プラグ構成材
料が絶縁膜に拡散したり、配線の信頼性が低下したりす
る等の問題が発生することはない。
【００３７】次に、図１（ｂ）に示すように、スパッタ
法等を用いて、第１の接続孔１０５を含む第２の絶縁膜
１０４上面に例えば窒化チタンからなる密着膜を５０ｎ
ｍ程度の厚さで堆積させ、次いで、蒸着法等を用いて、
例えばタングステンからなる導体膜を１００ｎｍ程度の
厚さで堆積させて、前記密着膜と前記導体膜を第２の絶
縁膜１０４中の第１の接続孔１０５に充填し、第１の接
続孔１０５内部以外の前記密着膜と前記導電膜を金属Ｃ
ＭＰ法によって研磨して除去することにより（ＣＭＰを
絶縁膜１０４表面で停止させるのは時間制御による）、
第１の接続孔１０５内に、タングステンからなる第１の
プラグ１０６を形成する。このプラグ１０６は窒化チタ
ンからなる密着層１０６ａを側壁と底面に有する。
【００３８】次に、図１（ｃ）に示すように、第２の絶
縁膜１０４上面に配線パターンの形状に合わせて第１の
配線パターン形成用のレジストパターン１０７を形成す
る。その際、第１のプラグ１０６と密着層１０６ａの上
部にもレジストパターン１０７を形成するが、このパタ
ーンは、第１のプラグ１０６上面と密着層１０６ａ上面
を合わせた領域を含む、より面積の大きいパターンとし
ておく。これにより、次のドライエッチング工程におい
て、第１のプラグ１０６と密着層１０６ａの側面には絶
縁膜が存在して保護されるので、第１のプラグ１０６と
密着層１０６ａが不要にエッチングされることはない。
【００３９】次に、図１（ｄ）に示すように、第１の配
線パターン用レジストパターン１０７をマスクとして、
第２の絶縁膜１０４と導電膜１０３と第１の絶縁膜１０
２を順次ドライエッチングして、第１の配線パターン１
０３ａを形成する。このとき、第１の絶縁膜１０２にお
いて配線間部分はＣＦ4，ＣＨＦ3などのフロン系ガスに
よるドライエッチングによって例えば３００ｎｍ程度掘
り下げておく。これにより、例えば０．５μｍ以下の配
線間を高アスペクト比（アスペクト比３以上）とし、後
の絶縁膜形成工程において空隙の上下方向の形成位置
を、配線間より上方向に偏らず配線間の中央部に来るよ
うに制御することができ、配線間に空隙が最も大きくな
るように形成することができる。
【００４０】次いで、図１（ｅ）に示すように、第１の
配線パターン用レジストパターン１０７を除去した後、
例えば、シランガス、一酸化二窒素ガスを含むガスを用
いたプラズマＣＶＤ法によって、半導体基板１０１の上
に全面にわたって酸化シリコンからなる第３の絶縁膜１
０８を例えば２００〜５００ｎｍ程度堆積する。第３の
絶縁膜は被覆率が低く指向性の高い膜である。次に、高
密度プラズマＣＶＤ法により例えばシリコン酸化膜から
なる第４の絶縁膜１０９を例えば３００〜１０００ｎｍ
の膜厚を有するように形成する。これら第３，第４の絶
縁膜１０８，１０９の形成により、第１の配線パターン
１０３ａの間には空隙１１０が形成される。
【００４１】さらに、第４の絶縁膜１０９の上にプラズ
マＣＶＤ法により、例えばＴＥＯＳ(tetraethyl orthos
ilicate)膜からなる第５の絶縁膜１１１を例えば１００
０〜２０００ｎｍの膜厚を有するように形成する。
【００４２】この第５の絶縁膜１１１の形成は必須では
ないが、第５の絶縁膜１１１を形成した場合は、形成し
ない場合に比べて、空隙１１０上側の絶縁膜の膜厚を厚
くすることができる。空隙１１０上側にある絶縁膜の膜
厚を厚くすることによって、空隙１１０上部が露出しな
いように空隙１１０の上側絶縁膜を研磨する工程におけ
るプロセスマージンを大きくすることができるという利
点がある。
【００４３】また、第５の絶縁膜１１１を形成した場合
は、第５の絶縁膜１１１形成時における第５の絶縁膜１
１１上面の段差（例えば０．２μｍ以下）を、第４の絶
縁膜１０９形成時における第４の絶縁膜１０９上面の段
差（例えば０．５μｍ程度）よりも小さくできるため、
空隙１１０上部が露出しないように第５の絶縁膜１１１
上面を研磨することにより、第４の絶縁膜１０９上面を
研磨した場合に比べて、より平坦性に優れた絶縁膜上面
を容易に得ることができるという利点もある。
【００４４】次に、図１（ｆ）に示すように、ＣＭＰ法
により第５の絶縁膜１１１の上面を研磨して平坦化す
る。このとき、第１のプラグ１０６と密着層１０６ａの
上面が露出しないように研磨の時間制御を行う。このた
め、第１のプラグ１０６と密着層１０６ａが研磨される
ことはなく金属パーティクルが発生しないので、絶縁膜
の平坦化研磨工程における金属汚染を防止することがで
きる。
【００４５】次に、図１（ｇ）に示すように、半導体基
板１０１の上に全面にわたって酸化シリコンからなる第
６の絶縁膜１１２を堆積する。次に、第６の絶縁膜１１
２上にレジスト膜を塗布し、フォトリソグラフィーを用
いてパターンが第１のプラグ１０６位置に合致するよう
にマスクパターン１１２を形成する。
【００４６】次に、図１（ｈ）に示すように、マスクパ
ターン１１２を用いて第５の絶縁膜１１１と第４の絶縁
膜１０９、第３の絶縁膜１０８に対し例えばＣＦ4，Ｃ
ＨＦ3などのフロン系ガスによりドライエッチングを行
って第２の接続孔１１３を形成する。このとき、第２の
接続孔１１３の底面には、少なくとも第１のプラグ１０
６上面の一部が露出するように第２の接続孔１１３を形
成する。
【００４７】次に、図１（ｉ）に示すように、スパッタ
法等を用いて、第２の接続孔１１３を含む第５の絶縁膜
１１１上面に窒化チタンからなる密着膜を堆積させ、次
いで、蒸着法等を用いて、タングステンからなる導体膜
を堆積させて、前記密着膜と前記導体膜を第２の接続孔
１１３に充填し、第２の接続孔１１３内部以外の前記密
着膜と前記導電膜を金属ＣＭＰ法によって研磨して除去
することにより、タングステンからなる第２のプラグ１
１４と窒化チタンからなる密着層１１４ａを形成する。
このとき、第１のプラグ１０６の上面と密着層１１４ａ
の底面は接触している。したがって、第２のプラグ１１
４は密着層１１４ａを介して第１のプラグ１０６と電気
的に接続している。
【００４８】次に、図１（ｊ）に示すように、第５の絶
縁膜１１１の上に、第２のプラグ１１４と電気的に接続
されるように第２の配線パターン１１５を形成する。
【００４９】このように、実施の形態１によれば、下層
配線と上層配線をプラグにより電気的に接続する多層配
線を有し、下層配線の配線間に空隙を形成して配線間容
量の低減を図った半導体装置を製造する際に、空隙の上
方を覆う第４の絶縁膜１０９および第３の絶縁膜１０８
に対する平坦化研磨工程において、第１のプラグ１０６
や密着層１０６ａが露出することはないので、第１のプ
ラグ１０６と密着層１０６ａが研磨されることはなく金
属パーティクルは発生しないため、絶縁膜の平坦化研磨
工程における金属汚染を防止することができる。
【００５０】また、配線間の空隙１１０の頂点の配線上
面からの位置に影響を与える第２の絶縁膜１０４の膜厚
が、第２の絶縁膜１０４の堆積時における膜厚のままで
よいため、従来方法のように第２の絶縁膜１０４をエッ
チバックして膜厚を調整する必要がない。したがって、
絶縁膜のエッチバック工程によってプラグやプラグ周囲
の密着層がエッチングされることはなく、絶縁膜とプラ
グの密着性が劣化したり、プラグの構成材料が絶縁膜に
拡散したり、配線の信頼性が低下したりするという問題
が発生することはない。
【００５１】なお、本実施の形態１においては、二層配
線構造を示したが、本工程を繰り返すことにより、三層
以上の多層配線の形成にも同様に適用することができ
る。
【００５２】（実施の形態２）この実施の形態２は、プ
ラグの形成工程を１回で済ませ、上層配線を埋め込み配
線とすることで、全体の工程をより少なく済ませるよう
にしたものである。
【００５３】以下、本発明の実施の形態２を図面を参照
しながら説明する。図２は実施の形態２における半導体
装置の製造方法を示す工程断面図である。まず、図２
（ａ）に示すように、例えばシリコンからなる半導体基
板２０１上に、酸化シリコンからなる第１の絶縁膜２０
２とアルミニウム合金からなる導体膜（特許請求の範囲
における配線パターン形成層）２０３と酸化シリコン膜
からなる第２の絶縁膜（特許請求の範囲における第１の
絶縁膜）２０４を順次堆積する。なお、これら第１の絶
縁膜２０２，導体膜２０３，第２の絶縁膜２０４の材料
は一例にすぎないものである。
【００５４】次に、第２の絶縁膜２０４上に例えばノボ
ラック系のレジスト膜を塗布し、フォトリソグラフィー
を用いてマスクパターン（図示せず）を形成する。次い
で、該マスクパターンを用いて第２の絶縁膜２０４に対
してエッチングを行って、プラグを形成すべき位置に接
続孔２０５を形成する。
【００５５】ここで、第２の絶縁膜２０４の膜厚は、後
に形成する空隙２１０の頂点の第１の配線２０３ａ上面
からの位置に関係しており、第２の絶縁膜２０４の膜厚
が厚すぎた場合は空隙２１０の頂点位置が第１の配線２
０３ａ上面よりもかなり上側となり、後の絶縁膜平坦化
研磨工程において空隙２１０の上部が露出してしまうお
それがある。したがって、第２の絶縁膜２０４の膜厚
は、空隙２１０の頂点位置が第１の配線２０３ａ上面よ
りもあまり上側とならないような適切な厚さ、例えば３
００から６００ｎｍ程度の厚さにしておく。この厚さ
は、図３（ｄ）におけるプラグが絶縁膜３０４に埋まっ
ている厚さに相当する。
【００５６】このように、配線間の空隙２１０の頂点の
配線上面からの位置に影響を与える第２の絶縁膜２０４
の膜厚が、第２の絶縁膜２０４の堆積時における膜厚の
ままでよいため、従来方法のように第２の絶縁膜３０４
をエッチバックして膜厚を調整する必要がない（図３
（ｄ）参照）。したがって、絶縁膜のエッチバック工程
によってプラグやプラグ周囲の密着層（バリアメタル）
がエッチングされることはなく、絶縁膜とプラグの密着
性が劣化したり、プラグ構成材料が絶縁膜に拡散した
り、配線の信頼性が低下したりする等の問題が発生する
ことはない。
【００５７】次に、図２（ｂ）に示すように、スパッタ
法等を用いて、接続孔２０５を含む第２の絶縁膜２０４
上面に例えば窒化チタンからなる密着膜２０６ａを堆積
させ、次いで、蒸着法等を用いて、例えばタングステン
からなる導体膜２０６を堆積させて、前記密着膜と前記
導体膜を第２の絶縁膜２０４中の接続孔２０５に充填
し、接続孔２０５内部以外の前記密着膜と前記導電膜を
金属ＣＭＰ法によって研磨して除去することにより、接
続孔２０５内にタングステンからなるプラグ２０６を形
成する。このプラグ２０６は窒化チタンからなる密着層
２０６ａを側壁と底面に有する。この実施の形態２で
は、このプラグ形成工程が１回だけでよいため、実施の
形態１に比べて工程を簡略化できる。
【００５８】次に、図２（ｃ）に示すように、プラグ２
０６と密着層２０６ａを含む第２の絶縁膜２０４上面に
配線パターンの形状に合わせて第１の配線パターン形成
用のレジストパターン２０７を形成する。その際、プラ
グ２０６と密着層２０６ａの上部にもレジストパターン
２０７を形成するが、このパターンは、プラグ２０６上
面と密着層２０６ａ上面を合わせた領域を含む、より面
積の大きいパターンとしておく。これにより、次のドラ
イエッチング工程において、プラグ２０６と密着層２０
６ａの側面には絶縁膜が存在して保護されるので、プラ
グ２０６と密着層２０６ａが不要にエッチングされるこ
とはない。
【００５９】次に、図２（ｄ）に示すように、第１の配
線パターン形成用レジストパターン２０７をマスクとし
て、第２の絶縁膜２０４と導電膜２０３と第１の絶縁膜
２０２を順次ドライエッチングして、第１の配線パター
ン２０３ａを形成する。このとき、第１の絶縁膜２０２
における配線間部分はドライエッチングにより掘り下げ
ておく。これにより、配線間を高アスペクト比とし、後
の絶縁膜形成工程において空隙の上下方向の形成位置
を、配線間より上方向に偏らず配線間の中央部に来るよ
うに制御することができ、配線間に空隙が最も大きくな
るように形成することができる。
【００６０】次いで、図２（ｅ）に示すように、第１の
配線パターン用レジストパターン２０７を除去した後、
例えば、シランガス、一酸化二窒素ガスを含むガスを用
いたプラズマＣＶＤ法によって、半導体基板２０１の上
に全面にわたって酸化シリコンからなる第３の絶縁膜２
０８を堆積する。第３の絶縁膜は被覆率が低く指向性の
高い膜である。
【００６１】次に、高密度プラズマＣＶＤ法によりシリ
コン酸化膜からなる第４の絶縁膜２０９を形成する。こ
れにより第１の配線パターン２０３ａの間には空隙２１
０が形成される。ここまでの工程は実施の形態１と同様
である。但し、プラグ２０６の上に堆積する第３の絶縁
膜２０８と第４の絶縁膜２０９は、その上面の平坦化研
磨後において埋め込み配線を形成するための埋め込み配
線用溝を形成するのに必要な膜厚が残るように、その合
計膜厚を決定する。この合計膜厚は例えば２．０〜３．
０μｍ程度である。
【００６２】次に、図２（ｆ）に示すように、絶縁膜Ｃ
ＭＰ法を用いて少なくとも第４の絶縁膜２０９を研磨し
平坦化する。このとき、第４の絶縁膜２０９は充分な厚
さを有しており、プラグ２０６と密着層２０６ａの上面
は露出しない。このため、プラグ２０６と密着層２０６
ａが研磨されることはなく金属パーティクルが発生しな
いので、絶縁膜の平坦化研磨工程における金属汚染を防
止することができる。
【００６３】次に、図２（ｇ）に示すように、研磨した
第４の絶縁膜２０９上にレジスト膜を塗布し、フォトリ
ソグラフィーを用いてマスクパターン２１２を形成す
る。
【００６４】次に、図２（ｈ）に示すように、マスクパ
ターン２１２を用いて第４の絶縁膜２０９と第３の絶縁
膜２０８に対してドライエッチングを行って埋め込み配
線形成用溝２１３を形成する。このとき、少なくともプ
ラグ２０６上面の一部が埋め込み配線形成用溝２１３の
底面に露出するように例えば時間制御を行う。
【００６５】次に、図２（ｉ）に示すように、スパッタ
法等を用いて、埋め込み配線形成用溝２１３を含む第４
の絶縁膜２０９上面に窒化タンタルからなる密着膜２１
４ａを堆積させ、次いで、メッキ法を用いて、例えば銅
からなる導体膜２１４を堆積させて、密着膜２１４ａと
導体膜２１４を埋め込み配線形成用溝２１３に充填す
る。
【００６６】次に、図２（ｊ）に示すように、埋め込み
配線形成用溝２１３内部以外の導電膜２１４と密着膜２
１４ａを金属ＣＭＰ法によって研磨して除去することに
より、銅からなる埋め込み配線である第２の配線パター
ン２１５と窒化タンタルからなる密着層２１５ａを形成
する。このとき、第２の配線パターン２１５とプラグ２
０６は密着膜２１５ａを介して電気的に接続される。
【００６７】このように、本実施の形態２によれば、下
層配線と上層配線をプラグにより電気的に接続する多層
配線を有し、下層配線の配線間に空隙を形成して配線間
容量の低減を図った半導体装置を製造する際に、空隙の
上方を覆う第４の絶縁膜２０９に対する平坦化研磨工程
において、プラグ２０６や密着層２０６ａが露出するこ
とはないので、プラグ２０６と密着層２０６ａが研磨さ
れることはなく金属パーティクルは発生しないため、絶
縁膜の平坦化研磨工程における金属汚染を防止すること
ができる。
【００６８】また、配線間の空隙２１０頂点の配線上面
からの位置に影響を与える第２の絶縁膜２０４の膜厚
が、第２の絶縁膜２０４の堆積時における膜厚のままで
よいため、従来方法のように第２の絶縁膜２０４をエッ
チバックして膜厚を調整する必要がない。したがって、
絶縁膜エッチバック工程によってプラグやプラグ周囲の
密着層がエッチングされることはなく、絶縁膜とプラグ
の密着性が劣化したり、プラグ構成材料が絶縁膜へ拡散
したり、配線の信頼性が低下したりする等の問題が発生
することはない。さらに、プラグ形成工程が１回で良い
ため、実施の形態１に比べて工程をより簡略化できる。
【００６９】なお、本実施の形態２においては、二層配
線構造を示したが、図２（ｊ）の状態の絶縁膜２０９と
第２の配線パターン２１５上に、図２（ｂ）に示すよう
なプラグを形成し、その後図２（ａ）以降の工程を繰り
返すことにより、三層以上の多層配線の形成にも同様に
適用することができる。
【００７０】
【発明の効果】以上説明したように、本願の請求項１の
発明に係る半導体装置の製造方法によれば、導電膜から
なる第１の配線パターン形成層を形成すると共に、該第
１の配線パターン形成層上に第１の絶縁膜を形成する第
１の工程と、前記第１の絶縁膜に対し選択的にエッチン
グを行って開口部を形成し、該開口部に導電膜を形成す
ることにより、第１の配線パターン形成層と電気的に接
続される第１のプラグを形成する第２の工程と、前記第
１のプラグ上を含む前記第１の絶縁膜の上面に第１の配
線パターンを形成するためのマスクパターンを形成する
第３の工程と、前記マスクパターンをマスクとして、前
記第１の絶縁膜と前記第１の配線パターン形成層に対し
てエッチングを行って第１の配線パターンを形成する第
４の工程と、前記第１のプラグおよび前記第１の配線パ
ターンを覆うと共に、前記第１の配線パターン同士の間
に空隙を残すように第２の絶縁膜を形成する第５の工程
と、前記第２の絶縁膜の上面を、前記第１のプラグの上
面が露出しないように平坦化する第６の工程と、前記第
２の絶縁膜に対し選択的にエッチングを行って開口部を
形成し、前記開口部の底面に少なくとも前記第１のプラ
グの上面の一部を露出させ、前記開口部に導電膜を形成
することにより、前記第１のプラグと電気的に接続され
る第２のプラグを形成する第７の工程と、前記第２のプ
ラグと電気的に接続されるように第２の配線パターンを
形成する第８の工程と、を含むようにしたので、配線間
に空隙を設けた多層配線を形成する工程において、絶縁
膜上面の平坦化研磨工程の際に、プラグや密着層を露出
させないことによって、プラグや密着層は研磨されず金
属パーティクルが発生しないので、絶縁膜の平坦化研磨
工程における金属汚染を防止することができ、しかも、
配線間に形成した空隙の頂点の配線上面からの位置を調
節するための絶縁膜エッチバック工程が不要となるた
め、該工程によるプラグ周囲の密着層のエッチングは起
こり得ないので、絶縁膜とプラグの密着性劣化、プラグ
構成材料の絶縁膜への拡散、配線の信頼性低下という問
題を防止することができる半導体装置の製造方法が得ら
れる効果がある。
【００７１】また、本願の請求項２の発明に係る半導体
装置の製造方法によれば、請求項１に記載の半導体装置
の製造方法において、前記第６の工程において、前記第
２の絶縁膜の上面を、前記第１のプラグの上面が露出し
ないように平坦化するのに代えて、前記第２の絶縁膜上
に第３の絶縁膜を形成し、該第３の絶縁膜の上面を、前
記プラグの上面が露出しないように平坦化することによ
り、該平坦化工程において前記空隙が露出しないように
するとともに、前記第３の絶縁膜の上面を、前記第２の
絶縁膜の上面を平坦化した場合よりも平坦性に優れた上
面とするようにしたので、請求項１の発明の効果に加
え、平坦化工程におけるマージンが確保され空隙の露出
がより起こりにくくなるとともに、第２の絶縁膜の段差
があらかじめ解消されているため、第２の絶縁膜単独で
上面を平坦化研磨するよりも平坦性が優れた上面が得ら
れる半導体装置の製造方法が得られる効果がある。
【００７２】また、本願の請求項３の発明に係る半導体
装置の製造方法によれば、請求項１に記載の半導体装置
の製造方法において、前記第１の配線パターンを形成す
るためのマスクパターンを形成する際に、前記第１のプ
ラグの上部に形成される部分のマスクパターンを、前記
第１のプラグよりも広くすることにより、前記第１の絶
縁膜と前記第１の配線パターン形成層に対するエッチン
グ工程において、前記第１のプラグの側面が前記第１の
絶縁膜の一部によって覆われるようにして、前記第１の
プラグの側面がエッチングされないようにしたので、請
求項１の発明の効果に加え、第１の配線パターンをエッ
チングにより形成する際、第１のプラグの側面に第１の
絶縁膜の一部が残るため、次のドライエッチング工程に
おいて、第１のプラグの側面が保護され、第１のプラグ
が不要にエッチングされるのを防止できる半導体装置の
製造方法が得られる効果がある。
【００７３】また、本願の請求項４の発明に係る半導体
装置の製造方法によれば、請求項１に記載の半導体装置
の製造方法において、前記第２の絶縁膜の平坦化は、化
学機械研磨法により行うようにしたので、請求項１の発
明の効果に加え、化学機械研磨法により平坦化を行った
場合に、絶縁膜研磨仕様となっており金属パーティクル
の除去が困難な化学機械研磨装置の金属汚染を防止する
うえで有効な半導体装置の製造方法を実現できる効果が
ある。
【００７４】また、本願の請求項５の発明に係る半導体
装置の製造方法によれば、請求項２に記載の半導体装置
の製造方法において、前記第３の絶縁膜の平坦化は、化
学機械研磨法により行うようにしたので、請求項２の発
明の効果に加え、化学機械研磨法により平坦化を行った
場合に、絶縁膜研磨仕様となっており金属パーティクル
の除去が困難な化学機械研磨装置の金属汚染を防止する
うえで有効な半導体装置の製造方法を実現できる効果が
ある。
【００７５】
【００７６】
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の製造
方法を示す工程断面図
【図２】本発明の実施の形態２による半導体装置の製造
方法を示す工程断面図
【図３】従来の半導体装置の製造方法を示す工程断面図
【符号の説明】
１０１ 半導体基板 １０２ 第１の絶縁膜 １０３ 導電膜 １０３ａ 第１の配線パターン １０４ 第２の絶縁膜 １０５ 第１の接続孔 １０６ 第１のプラグ １０６ａ 密着層 １０７ 第１の配線パターン用レジストパターン １０８ 第３の絶縁膜 １０９ 第４の絶縁膜 １１０ 空隙 １１１ 第５の絶縁膜 １１２ 第２の接続孔形成用レジストパターン １１３ 第２の接続孔 １１４ 第２のプラグ １１４ａ 密着層 １１５ 第２の配線パターン ２０１ 半導体基板 ２０２ 第１の絶縁膜 ２０３ 導電膜 ２０３ａ 第１の配線パターン ２０４ 第２の絶縁膜 ２０５ 接続孔 ２０６ プラグ ２０６ａ 密着層 ２０７ 第１の配線パターン用レジストパターン ２０８ 第３の絶縁膜 ２０９ 第４の絶縁膜 ２１０ 空隙 ２１２ 埋め込み配線用溝形成用レジストパターン ２１３ 埋め込み配線用溝 ２１４ 導電膜 ２１４ａ 密着膜 ２１５ 第２の配線パターン ２１５ａ 密着層 ３０１ 半導体基板 ３０２ 第１の絶縁膜 ３０３ 導電膜 ３０３ａ 第１の配線パターン ３０４ 第２の絶縁膜 ３０５ 接続孔形成用レジストパターン ３０６ 接続孔 ３０７ プラグ ３０７ａ 密着層 ３０８ 第１の配線パターン形成用レジストパターン ３０９ 第３の絶縁膜 ３１０ 第４の絶縁膜 ３１１ 空隙 ３１２ 第２の配線パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−58649（ＪＰ，Ａ) 特開 平11−204635（ＪＰ，Ａ) 特開 昭64−11346（ＪＰ，Ａ) 特開 昭64−45141（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 導電膜からなる第１の配線パターン形成
    層を形成すると共に、該第１の配線パターン形成層上に
    第１の絶縁膜を形成する第１の工程と、 前記第１の絶縁膜に対し選択的にエッチングを行って開
    口部を形成し、該開口部に導電膜を形成することによ
    り、第１の配線パターン形成層と電気的に接続される第
    １のプラグを形成する第２の工程と、 前記第１のプラグ上を含む前記第１の絶縁膜の上面に第
    １の配線パターンを形成するためのマスクパターンを形
    成する第３の工程と、 前記マスクパターンをマスクとして、前記第１の絶縁膜
    と前記第１の配線パターン形成層に対してエッチングを
    行って第１の配線パターンを形成する第４の工程と、 前記第１のプラグおよび前記第１の配線パターンを覆う
    と共に、前記第１の配線パターン同士の間に空隙を残す
    ように第２の絶縁膜を形成する第５の工程と、 前記第２の絶縁膜の上面を、前記第１のプラグの上面が
    露出しないように平坦化する第６の工程と、 前記第２の絶縁膜に対し選択的にエッチングを行って開
    口部を形成し、前記開口部の底面に少なくとも前記第１
    のプラグの上面の一部を露出させ、前記開口部に導電膜
    を形成することにより、前記第１のプラグと電気的に接
    続される第２のプラグを形成する第７の工程と、 前記第２のプラグと電気的に接続されるように第２の配
    線パターンを形成する第８の工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、 前記第６の工程において、前記第２の絶縁膜の上面を、
    前記第１のプラグの上面が露出しないように平坦化する
    のに代えて、 前記第２の絶縁膜上に第３の絶縁膜を形成し、該第３の
    絶縁膜の上面を、前記プラグの上面が露出しないように
    平坦化することにより、該平坦化工程において前記空隙
    が露出しないようにするとともに、前記第３の絶縁膜の
    上面を、前記第２の絶縁膜の上面を平坦化した場合より
    も平坦性に優れた上面とする ことを特徴とする半導体装
    置の製造方法。
  3. 【請求項３】 請求項１に記載の半導体装置の製造方法
    において、 前記第１の配線パターンを形成するためのマスクパター
    ンを形成する際に、前記第１のプラグの上部に形成され
    る部分のマスクパターンを、前記第１のプラグよりも広
    くすることにより、前記第１の絶縁膜と前記第１の配線
    パターン形成層に対するエッチング工程において、前記
    第１のプラグの側面が前記第１の絶縁膜の一部によって
    覆われるようにして、前記第１のプラグの側面がエッチ
    ングされないようにした ことを特徴とする半導体装置の
    製造方法。
  4. 【請求項４】 請求項１に記載の半導体装置の製造方法
    において、前記第２の絶縁膜の平坦化は、化学機械研磨法により行
    う ことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項２に記載の半導体装置の製造方法
    において、前記第３の絶縁膜の平坦化は、化学機械研磨法により行
    う ことを特徴とする半導体装置の製造方法。
JP2000299538A 2000-09-29 2000-09-29 半導体装置の製造方法 Expired - Fee Related JP3439447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000299538A JP3439447B2 (ja) 2000-09-29 2000-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000299538A JP3439447B2 (ja) 2000-09-29 2000-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002110793A JP2002110793A (ja) 2002-04-12
JP3439447B2 true JP3439447B2 (ja) 2003-08-25

Family

ID=18781327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000299538A Expired - Fee Related JP3439447B2 (ja) 2000-09-29 2000-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3439447B2 (ja)

Also Published As

Publication number Publication date
JP2002110793A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
US20020109234A1 (en) Semiconductor device having multi-layer copper line and method of forming the same
US20070010087A1 (en) Method of manufacturing a semiconductor wafer device having separated conductive patterns in peripheral area
US6524948B2 (en) Semiconductor device and method for fabricating the same
JP2002026016A (ja) 半導体装置及びその製造方法
US7074712B2 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
JP3525788B2 (ja) 半導体装置の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP3439447B2 (ja) 半導体装置の製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
JPH08148556A (ja) 半導体装置およびその製造方法
JP3442064B2 (ja) 半導体装置の製造方法
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
JPH08306779A (ja) 半導体装置の製造方法
JP2005057063A (ja) 電子デバイス及びその製造方法
JPH0917860A (ja) 半導体素子における配線構造とその製造方法
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100226786B1 (ko) 반도체소자의 배선 형성방법
KR100427539B1 (ko) 반도체소자의다중금속층형성방법
TW201515148A (zh) 內連線的製作方法
JP2003110017A (ja) 半導体装置およびその製造方法
KR100244713B1 (ko) 반도체 소자의 제조방법
JP2004072018A (ja) 半導体装置及びその製造方法
JPH05335307A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees