JP3432826B2 - ボコーダａｓｉｃ - Google Patents

Description

【発明の詳細な説明】 1. 発明の技術分野 本発明は音声処理に関する。特に本発明は特定用途集
積回路（ASIC:application specific integrated circu
it）内に組み込まれるボコーダ（vocoder）用の改良さ
れた新しい方法及び装置に関する。

2. 従来の技術 デジタル技術による音声の送信は一般的な技術で、特
に長距離のデジタル無線電話は一般に普及している。音
声が単にサンプリング及びデジタル化により送信される
場合、従来のアナログ電話の品質を得るには約64キロビ
ット毎秒（kbps）のデータ速度が必要となる。しかし、
音声分析、並びに適当なコード化、送信及び受信器での
合成により、著しくデータ速度を減少することができ
る。送信機で適当な音声分析及びコード化を行い、受信
器で合成を行う装置はボコーダとして知られている。

デジタル細胞状電話標準（digital cellular telepho
ne stndards）及びシステムの最近の発展によりボコー
ダに関する要求が益々大きなものとなった。利用できる
送信帯域をより効率的に使用し、受信器で元の音声をよ
り忠実に再現する進歩したボコーディングアルゴリズム
に対する要望により、それら更に複雑なボコーディング
アルゴリズムを実行するのに必要な大きなコンピュータ
処理能力を有するプロセッサに関する要求が増大した。

ボコーダは音声における長い或いは短い期間の冗長性
の利用し、コンピュータの高度な数値処理を必要とす
る。これら動作には長い連続的コンボリューション（co
mvolutions）、マトリクス反転、長い連続的相関（corr
elations）等が含まれる。音声の送信における許容でき
ないないほどのコーディング（codeing）及びデコーデ
ィング（decoding）遅延を起こさずにリアルタイムでこ
れらの動作を行うには、強力なコンピュータ資源が必要
になる。

デジタル信号プロセッサ（DSPs）の出現は、ボコーダ
アルゴリズムをリアルタイムで導入することを可能にす
る上で重要な要因であった。

DSPsはボコーダアルゴリズムに一般的な演算動作を実
行する上で非常に効率的である。DSPsの利点はそれら計
算能力を約４千万インストラクション毎秒（40MIPS）以
上に増大した。

例示的用途に用いられるボコーディングアルゴリズム
は、可変速度のコード励起線形予測（CELP:code excite
d linear prediction）アルゴリズムであり、これは同
時継続中の出願（シリアル番号08/004,484、1993年１月
14日出願、発明の名称“可変速度ボコーダ”）に詳細さ
れており、この出願は本発明の譲渡人に譲渡されてい
る。前記出願の内容は本明細書に参考として含まれてい
る。

表Ｉは代表的DSPを用いたときの例示的ボコーディン
グアルゴリズムのエンコーディング部の単一の20ミリ秒
音声フレームの実行時間の概要を示す。例示的ボコーデ
ィングアルゴリズムのエンコーディング部はデコーディ
ング部より著しく処理量を必要とするので、エンコーデ
ィング処理のみを表Ｉは示している。表Ｉで参照される
DSPは40MHzのクロックで演算処理及び他の処理をその動
作に応じて各々１又はそれ以上のクロックサイクルで行
う。第１コラムは例示的ボコーディングアルゴリズムの
主動作を示す。第２コラムはその例示的DSPを使用して
ボコーダアルゴリズムの特定動作を各々実行するのに必
要なクロックサイクル数を示す。第３のコラムはその特
定動作に必要となる総合処理のパーセンテージを示す。
例示的ボコーディングアルゴリズムでは、例示的ボコー
ディングアルゴリズムをリアルタイムに処理するには、
全ての動作が20ミリ秒以内に行われることが必要であ
る。これはそのアルゴリズムを導入するために選ばれた
DSPが20ミリ秒フレーム内で所望処理を完了する速度又
はそれ以上のクロック速度で動作できることが必要とな
る。これにより表Ｉに示す代表的DSPでは、クロックの
数は800,000までに制限される。

表Ｉから分かるように、ピッチサーチ（pitch searc
h）及びコードブックサーチ（codebook search）動作
は、ボコーダアルゴリズムのエンコーディング部の中
で、処理時間の75％以上を消費する。計算負荷の大部分
はこれら２つのサーチアルゴリズム内にあるので、ボコ
ーディングを実行するよう設計された効率的ASICの主要
目的は、これら２つの動作を実行するのに必要なクロッ
クサイクルの数を減少することである。

本発明の方法及び装置は、これらサーチ動作を実行す
るのに必要な命令サイクルの数を大幅に減少する。本発
明は、ボコーディングアルゴリズムに特に重要なより効
率的動作を行うよう最適化された方法及び装置を提供す
る。本発明の方法及び装置の用途は、例示的ボコーディ
ング動作の実行、又は音声のエンコーディング又はデコ
ーディングに限られるものではない。この発明の方法及
び装置は、エコーキャンセラ及びチャンネルイコライザ
のようなデジタル信号処理アルゴリズムを用いるあらゆ
るシステムに適用できるものである。

発明の概要 本発明はボコーディングアルゴリズムを実行するため
の改良された新しい方法及び装置である。

本明細書で詳細に説明される本発明の一実施例は、前
述の同時継続中特許出願に詳細された可変速度CELPアル
ゴリズムを導入したASICである。本発明の特徴はあらゆ
る線形予測コーディング（LPC）アルゴリズムに同様に
適用できる。本発明はボコーダアルゴリズムを少ない消
費電力及び少ないクロックサイクル数で実行するために
最適化された構成を提供する。最終的目標は消費電力の
減少である。このアルゴリズムを実行するのに必要なク
ロック数の減少は又、低消費電力化に関して直接及び間
接的に作用する減少したクロック速度として関係してい
た。直接的な効果は、コンプリメンタリ金属・酸化物半
導体（CMOS）装置の電力消費とクロック速度との関係に
よるものである。間接的な効果はCMOS装置での電力消費
と電圧との二乗則の関係、及び少ないクロック速度で電
圧を下げる能力によるものである。ボコーダASICの効率
はクロックサイクル毎に実行される処理量である。効率
の向上により、そのアルゴリズムを実行するのに必要な
全クロックサイクル数が減少される。

ボコーディングアルゴリズムを実行する上で効率を上
昇するための第１の技術は、専用DSPを中心とした構成
である。DSPを中心とした一実施例は、３つのランダム
アクセスメモリ（RAM）要素を提供することにより、メ
モリ処理能力を増加する。３つのRAM要素の各々は、専
用メモリアドレス発生ユニットを持っている。このメモ
リの３分割方式により、オペランドを提供し、結果を提
供し、結果を格納する全ての動作を単一のサイクル内で
行い、再帰的コンボリューション（recursive comvolut
ion）のような動作を効率的に実行できる。オペランド
のフェッチ、結果の計算、及び結果の格納は１つの結果
に対する完全な再帰的コンボリューションが３サイクル
に渡って実行され、しかも新たな結果が各サイクルで得
られるように、パイプライン処理が行われる。３分割さ
れたメモリは、ボコーダアルゴリズムでの他の動作に要
求されるクロックサイクルも減少する。再帰的コンボリ
ューションの効率的実行はボコーダアルゴリズムにおけ
る最も重要な節約を提供する。

ボコーディングアルゴリズムの性能における効率を増
加する第２の技術は、DSPコア（core）に最小化プロセ
ッサと呼ばれる分離スレーブプロセッサを提供すること
である。最小化プロセッサは相関を実行し、二乗平均エ
ラー（MSEs）を計算し、そしてDSPコアにより供給され
たデータに関して最小MSEをサーチする。最小化プロセ
ッサは高度な相関計算及びDSPコアによる最小化タスク
を分担する。最小化プロセッサには、最小化プロセッサ
の動作をモニタし、ある条件下でMSE最小化タスクの決
定的動作を行える制御要素が提供される。この条件と
は、継続サーチが数学的制限により現在の最小MSE以下
のMSEを提供できないような場合である。MSE最小化タス
クを短縮する方法は最小化プロセッサの節電モードと呼
ばれる。

ボコーディングアルゴリズムの実行効率を向上するた
めの一実施例による第３の手段は、ブロック正規化（bl
ock normalization）を効率的に行う専用ハードウエア
を提供することである。ボコーディングアルゴリズムを
計算する上で、計算精度をできるだけ高いレベルに維持
することが必要になる。専用ハードウエアを提供するこ
とにより、ブロック正規化はボコーダアルゴリズムでの
他の動作と同時に実行でき、これによりボコーディング
アルゴリズムを実行するために要求される命令サイクル
の数を減少できる。

図面の簡単な説明 本発明の特徴、目的、効果は図面を参照して行われる
以下の詳細な説明により明確になる。全ての図面を通し
て、同一参照符号は同一の要素を示す。

図１は本発明装置のブロック図。

図２は本発明の動作を示す機能図。

図３は本発明のエンコード動作の一例を示すフローチ
ャート。

図4a〜ｄは様々な速度でのボコーダビット割付を示
し、各速度に使用されるコードブックサブフレーム及び
ピッチの数を示す１組のチャート。

図5a〜ｄは本発明のDSPコアの一実施例を示すブロッ
ク図。

図6a〜ｂは本発明の最小化プロセッサの一実施例を示
すブロック図。

図７は本発明の一実施例において実行されるピッチサ
ーチ動作を示す図。

図８は本発明の一実施例において実行されるピッチサ
ーチ動作を示すフローチャート。

図９は本発明の一実施例において実行されるコードブ
ックサーチ動作を示す図。

図10は本発明の一実施例において実行されるコードブ
ックサーチ動作を示すフローチャート。

図11は通信リンクの一端に設けられ、エンコーダのフ
ィルタメモリを保持する機能のあるエンコーダのデコー
ダ部、及び通信リンクの他端に設けられるデコーダ部の
ブロック図であり、本発明の一実施例のボコーディング
動作において同一である。

図12本発明の一実施例のデコーダを示すブロック図。

好適実施例の詳細な説明 図面を参照し、図5a〜ｄに示される図１のDSPコア４
は、３つに分割されたランダムアクセスメモリ（RAM）
（RAM A104、RAM B122、及びRAM C182）、リードオンリ
ーメモリ（ROM）（ROM E114）、及び効率的演算ロジッ
クユニット（ALU）（ALU 143）を含んで設計される。３
分割RAMはALUを更に効率よく使用する手段を提供し、単
一のRAMで達成できる領域以上にRAM領域を増加する。専
用ROM、ROM E114は16ビット定数を提供する。RAM部分RA
M A、RAM B122及びRAM C182及びROM、ROM E114はALUに
データを提供する。RAM C182は、RAM A104及びRAM B122
が16ビットデータを送受信している間に、ALU143（図5
b）に対して32ビットデータを受信及び提供し、16ビッ
トオペランドによる計算、及び32ビットの格納を行うこ
とにより、効率が著しく向上している。

各分割部分は専用アドレス発生ユニットを持ってい
る。RAM A104はアドレスユニットA102を有し、RAM Bは
アドレスユニットB120及びRAM CはアドレスユニットC18
6、ROM E114はアドレスユニットE112を持っている。各
アドレスユニットはレジスタ、マルチプレクサ及び加算
器／減算器要素（図示されず）を具備している。１クロ
ックサイクルで、DSPコア４は３つのメモリ動作、３つ
のアドレス更新、演算動作（例えば乗算・加算・正規
化）、及び最小化プロセッサ（minimization processo
r）６へのデータ移動を行う。

命令ROM、ROM I194はDSPコア４の実行シーケンスを制
御する命令を格納する。ROM I194内に格納された命令の
シーケンスは、DSPコア４により実行される処理機能を
示す。ROM I194は専用アドレス発生ユニット、IPカウン
タ及びスタック194を持っている。

RAMアドレス発生ユニット即ちレジスタファイル、ア
ドレスユニットA102、アドレスユニットB120及びアドレ
スユニットC186は、対応するRAMの動作で用いられるア
ドレス及びデータを提供する。データは同一アドレスユ
ニット内で、レジスタファイル要素から他のレジスタフ
ァイル要素、即ち各RAMに移動できる。一実施例では、
アドレスユニットA102はマルチプレクサ106を介して、R
AM A104にデータを提供し、アドレスユニットB120はマ
ルチプレクサ124を介してRAM B122にデータを提供し、
アドレスユニットC186はマルチプレクサ180を介してRAM
C182にデータを提供する。

レジスタファイル要素は同一アドレスユニット内で、
即時データIMM（図5a〜ｄに示す）、他のレジスタファ
イル要素からのデータ、即ちRAMからのデータを受け入
れる。以後、全ての場合で、単語“即時データ（immedi
ate data）”の説明は、命令デコーダ192によって提供
されるデータに関係している。一実施例では、RAM A104
はマルチプレクサ100を介してデータをアドレスユニッ
トA102に提供し、RAM B122はマルチプレクサ118を介し
てデータをアドレスユニットB120に提供し、及びRAM C1
82はマルチプレクサ184を介してデータをアドレスユニ
ットC186に提供する。各アドレスユニットは自動ポスト
インクリメント（post−increment）及びポストデクリ
メント（post−decrement）を内部に設けた加算器／減
算器（図示されず）により提供する。一実施例におい
て、アドレスユニットB120は直接メモリアクセス（DM
A）用のポインタとして使用される自動モジュロアドレ
ッシング及び２つの専用レジスタファイル要素（図示さ
れず）を提供する。

アドレスユニットE112は係数検索用に最適化される。
これはマルチプレクサ110を介して即時データを受け入
れるベースレジスタ、及びマルチプレクサ110を介して
即時データ又はマルチプレクサ168及び110を介してアキ
ュムレータ（C0ERG164又はC1REG166）からデータを受け
入れるオフセットレジスタを具備する。このオフセット
レジスタは自動ポストインクリメント及びポストデクリ
メントを内部に設けられた加算器／減算器（図示され
ず）により提供する。

IPカウンタ及びスタック196はアドレッシングROM I19
4の機能を実行するためのアドレスポインタを含む。ア
ドレスシーケンシング（adress sequencing）は命令デ
コーダ192により制御される。アドレスデータはIPカウ
ンタ及びスタック195内を移動するか、又は即時データ
として受信される。

データはRAM A104、RAM B122又はRAM C182からALU143
内のレジスタへ移動できる。又、データはアキュムレー
タ（C0ERG164又はC1REG166）からRAM A104、RAM B122又
はRAM C182へ移動できる。データはOREG162からRAM C18
2へ移動できる。

RAM A104はマルチプレクサ106を介してアドレスユニ
ットA102からのデータを受け入れる。RAM A104は又、マ
ルチプレクサ168及び106を介してアキュムレータ（C0ER
G164又はC1REG166）からのデータを入力する。RAM B122
はマルチプレクサ124を介してアドレスユニットB120か
らのデータを入力する。RAM A104も又、マルチプレクサ
168及び124を介してアキュムレータ（C0ERG164又はC1RE
G166）からのデータを入力する。又RAM B122はDMA_INPU
T（図5a〜ｄ参照）からのデータ、又はマルチプレクサ1
24を介してINREG128からのデータを入力する。RAM C182
はマルチプレクサ180を介してアドレスユニットC186か
らのデータを入力する。RAM C182は又、マルチプレクサ
168及び180を介してアキュムレータ（C0ERG164又はC1RE
G166）からのデータを入力する。RAM A104はアドレスユ
ニットA102へデータをマルチプレクサ100を介して提供
し、マルチプレクサ108を介してAREG130にデータを提供
する。RAM B122はデータを、マルチプレクサ118を介し
てアドレスユニットB120へ、RAM B_DOUT（図5a〜ｄ参
照）へ、マルチプレクサ126を介してSREG136へ、マルチ
プレクサ116を介してBREG134へ、及びマルチプレクサ15
8を介してDREG156へ提供する。

AREG130は即時データ、ROM E114からのデータ、又はR
AM A104からマルチプレクサ108を介してデータを入力す
る。BREG134は又、マルチプレクサ168及び116を介して
アキュムレータ（C0ERG164又はC1REG166）からデータを
入力する。

C0ERG164及びC1REG166はマルチプレクサ148を介した
データ、RAM C182からのデータ、加算器146からのデー
タ、論理AND要素144、又は論理OR要素142からデータを
入力する。

シフトインデックスレジスタSREG136は即時データ又
はマルチプレクサ126を介してRAM B122からデータを入
力する。

ALU143は乗算、加算、減算、乗算累計、乗算加算、乗
算減算、まるめ（round）、インクリメント、クリア、
否定（negate）、及び論理AND、OR、及び反転動作を行
う。乗算器132、AREG130及びBREG134への入力はゲート
され（図示されず）、乗算が行われるときにのみ入力が
変化するように構成することにより、乗算器132での消
費電力を減少する。ALU143は効率向上のために２つの36
ビットアキュムレータ（C0ERG164及びC1REG166）、及び
正規化（normalization）のために２つのバレルシフタ
ー（barrel shifters）、バレルシフター140及び150を
提供する。左右16ビット位置へのシフトアップは、バレ
ルシフター140及び150により提供される。シフトインデ
ックスは即時データを介して詳細に行われるか、又は専
用シフトインデックスレジスタSREG136によりマルチプ
レクサ149を介して行われる。シフトインデックスレジ
スタSREG136はバレルシフター140及び150、ビットワイ
ズ（bitwise）論理OR要素160及びOREG162と共に、ブロ
ック正規化を実行するときのオーバーヘッドを最小にす
るために提供される。ALU143は命令デコーダ192にステ
ータスを提供することで、演算及びC0ERG164及び／又は
C1REG166の論理状態に基づく条件ジャンプが可能とな
る。例えば、一実施例において、C0ERG164及びC1REG166
の値の符号が比較され、符号変化に基づく条件ジャンプ
を提供する。ジャンプは即時データがIPカウンタ及びス
タック196に提供されたときに発生する。アキュムレー
タのオーバーフロー及びアンダーフローが検出され、オ
ーバーフローの場合は16進法の0x7FFFFFFFを、アンダー
フローの場合は0x80000001を、２の補数演算に従って提
供することにより、自動的に飽和が行われる。

命令実行シーケンスは、フェッチ（fetch）、デコー
ド（decode）、実行である。アドレス値はIPカウンタ及
びスタック196により命令ROM I194に提供される。このR
OM I194はこれに応答して命令を命令デコーダ192に提供
する。命令デコーダ192はこの入力命令に応答して、命
令をデコードし、DSPコア４内の適当な要素に命令実行
のための制御信号を提供する。

専用ループカウンタ及びスタック190はIPカウンタ及
びスタック196に従って、小さいオーバーヘッド、ネス
トされた（nested）サブルーチンコール及びネストされ
たループを提供する。命令フェッチは単一命令ループの
間は禁止され、電力消費を削減している。ループカウン
タ及びスタック190はマルチプレクサ188を介して即時デ
ータを入力し、固定長ループを実行する。ループカウン
タ及びスタック190は又、アキュムレータ（C0ERG164、C
1REG166）からマルチプレクサ168及び188を介してデー
タを入力し、可変長ループを実行する。ROM I194内の25
6ワードスタティック命令キャッシュ（図示されず）
は、最も頻繁に行われるループ及びサブルーチンのため
の低電力命令フェッチを提供する。WAIT命令は命令フェ
ッチ及び命令デコードを禁止し、イベントを保留し電力
消費を削減する。このような例としては、DMA転送、PCM
インターフェース２からのタイミングストローブ、又は
外部イベントが含まれる。

外部データ及び制御は、PORT_INPUT（図5a〜ｄ参
照）、PCMインターフェース２からのDMA_INPUT、及び条
件ジャンプ命令で使用されるスタティックテストビット
を介して、DSPコア４に提供される。データはCREGを介
して（図5a〜ｄ及び図6a〜ｂ参照）及びRAM B_DOUTを介
して、DSPコア４により外部から提供される。DSPコア４
及びPCMインターフェース２間のDMAは周知のサイクルス
チーリング（cycle stealing）により実行される。C0RE
G164又はC1REG166からのデータはマルチプレクサ168を
介して，命令デコーダ192からのOUTREG_EN（図5a〜ｄ及
び図6a〜ｂ参照）信号と共に提供される。アクティブOU
TREG_EN信号は最小化プロセッサ６に提供された有効CRE
Gデータが存在することを意味する。

図6a〜ｂの最小化プロセッサ６は、ピッチ及びコード
ブックサーチ（codebook searches）の複雑な計算を部
分的に支援する。最小化処理を行うために、最小化プロ
セッサ６は知覚的に重み付けされた（perceptually wei
ghted）入力スピーチサンプルのシーケンス、一組のゲ
イン値、及びDSPコア４からの合成されたスピーチサン
プルの一組を受信する。最小化プロセッサ６は合成され
たスピーチの自動相関（auto−correlation）及び合成
されたスピーチと知覚的に重み付けされた入力スピーチ
間の交差相関（cross−correlation）を計算する。これ
らの相関から、合成されたスピーチと入力スピーチ間の
平均二乗エラー（MSE）の相対測定値が、合成されたス
ピーチゲイン及びインデックスの関数として判断され
る。最小化プロセッサ６はインデックス及び最小MSEに
生じたゲインを報告する。電力を節約する特徴により、
最小化を続けるのが不可能な場合、MSE計算を中止す
る。最小化プロセッサ６はCREG、ポートI/O、及び専用D
SPコア命令を介してDSPコア４と通信する。

最小化プロセッサ６の動作は制御要素220により決定
する。制御要素220は現在のインデックス値の追跡を維
持するカウンタ、最適ピッチ又はコードブックサーチ結
果を保持するレジスタ、RAM X212をアクセスするための
アドレス発生回路、及び入出力回路を具備する。更に制
御要素220はマルチプレクサ224、234、230及び246上の
選択信号を制御する機能を有し、ラッチ210、21226、22
8、236、238、244及び250上のイネーブル（enables）を
制御する。又、制御要素220は最小化プロセッサ６の要
素内の様々な値をモニタし、所定のサーチ終了条件の下
でサーチを省略する電力節約モードを制御し、及び循環
バッファ（circular buffer）259内のゲイン値の循環を
制御する。

更に、制御要素220は入出力動作を行う機能を有す
る。制御要素220は入力ポート12を介して、最小値結果
（即ち最適ピッチラグ及びピッチゲイン又は最適コード
ブックインデックス及び各サーチで判断されたコードブ
ックゲイン）をDSPコア４に提供する機能を有する。OUT
REG_EN信号が制御要素220に提供され、この信号はラッ
チ210への入力データが有効で、アキュムレータ出力信
号CREG上に存在することを示す。制御要素220はそれに
応答してイネーブル信号を発生し、そのイネーブル信号
をラッチ210に提供し、そのデータを受信する。

OUTPORT_EN（図5a〜ｄ、図6a〜ｂ参照）及びPORT_ADD
（図5a〜ｄ、図6a〜ｂ参照）信号はDSPコア４から制御
要素220に提供される。PORT_ADD信号は最小化プロセッ
サ６にアドレスを提供する。最小化プロセッサ６は、PO
RT_ADD値が最小化プロセッサ６に関するデータを特定
し、OUTPORT_ENが有効PORT_ADD値を示すときにデータを
入力する。制御及びデータは以下のように最小化プロセ
ッサ６に提供される。

図１は本発明による構成の一実施例を示すブロック図
である。PCMインターフェース２はコーデック（codec）
（図示されず）に対して、パルスコード変調（PCM）ス
ピーチサンプルデータを入出力する。このデータは本実
施例では、μ法（μ−law）又はＡ法（Ａ−low）でコン
パンドされた（companded）サンプルデータ又は線形サ
ンプルデータである。PCMインターフェース２はクロッ
ク発生器10からタイミング情報を受信し、データ及び制
御情報をマイクロプロセッサインターフェース８から受
信する。

PCMインターフェース２はDSPコア４に、コーデック
（図示されず）からエンコード用に受信したPCMスピー
チサンプルデータを提供する。PCMインターフェース２
はDSPコア４からPCMスピーチサンプルデータを受信し、
このデータはコーデック（図示されず）に提供される。
PCMデータはDSPコア４とPCMインターフェース２間でDMA
を介して転送される。PCMインターフェース２はタイミ
ング情報をクロック発生器10に、コーデック（図示され
ず）から受信したサンプルのタイミングに基づいて提供
する。

DSPコア４はデータ及び制御情報を副プロセッサ即ち
最小化プロセッサ６に提供する。DSPコア４は又、出力
ポート14にデータを提供し、入力ポート12からデータを
受信する。DSPコア４はクロック発生器10からタイミン
グ情報を受信する。DSPコア４は又、外部アドレス情報
を提供し、外部の命令及びデータを受信できる。

最小化プロセッサ６はクロック発生器10からタイミン
グ情報を受信し、DSPコア４からデータ及び制御を受信
する。最小化プロセッサ６は最小化処理の結果を入力ポ
ート12を介してDSPコア４に提供する。

クロック発生器10はタイミング情報を他の全ブロック
に提供する。クロック発生器10は外部クロック信号を受
信し、マイクロプロセッサインターフェース８及びPCM
インターフェース２からタイミング信号を受信する。

ジョイントアクショングループ（JTAG:Joint Test Ac
tion Group）インターフェース16はASICの機能をテスト
する能力がある。JTAGインターフェース16は外部データ
及び制御情報を受信し、外部データを提供する。

出力ポート14はDSPコア４からデータを受信し、この
データをマイクロプロセッサインターフェース８に提供
し、又、データを外部装置（図示されず）に提供でき
る。

入力ポート12はマイクロプロセッサインターフェース
８及び最小化プロセッサ６からデータを受信し、このデ
ータをDSPコア４に提供する。又、入力ポート12は外部
装置（図示されず）からデータを受信し、このデータを
マイクロプロセッサインターフェース８に提供できる。

マイクロプロセッサインターフェース８はマイクロプ
ロセッサ（図示されず）に対してデータ及び制御情報を
入出力できる。この情報は他のブロックに提供される。

本発明の一実施例では、ボコーダASICは可変速度CELP
アルゴリズムを行う。このアルゴリズムは同時継続中の
米国特許出願No.08/004,484（出願日:1993年１月14日、
発明の名称：“可変速度ボコーダ（Variable Rate Voco
der）”譲渡人は本発明と同一）に詳述されている。

図２はこのASIC内で実行される主要機能を示す。図２
において、エンコードされるサンプルはボコーダASICに
PCMインターフェース30を介してコーデック（図示され
ず）から提供される。そして、これらのサンプルはデコ
ンパンディング（decompanding）要素32に提供される。
この要素32はμ法又はＡ法のサンプルを線形サンプルに
変換する。線形フォーマットで提供されたサンプルはデ
コンパンディング要素32を介して無変更で送られる。線
形サンプルは送信音響処理要素34に提供される。この処
理要素34は、音声差動スイッチ（VOX）36、音響イコラ
イザ要素38、QCELPエンコーディング要素40、及びデュ
アルトーンマルチ周波数（DTMF:dual tone multi−freq
uency）検出要素41を具備する。そして、送信音響処理
要素34はマイクロプロセッサインターフェース42を介し
てエンコードされたスピーチパケット（speech packet
s）をASIC外部のマイクロプロセッサ（図示されず）に
提供する。

エンコードされたスピーチパケットはマイクロプロセ
ッサ（図示されず）によりマイクロプロセッサインター
フェース42を介して受信音響処理要素44に提供され、こ
こでそれらはスピーチサンプルにデコードされる。受信
音響処理要素44はQCELPデコーディング要素46、音響イ
コライザ48、及びDTMF発生要素47を具備する。デコード
されたサンプルはコンパンディング要素50に提供され、
このコンパンディング要素50は線形サンプルをμ法又は
Ａ法フォーマットに変換するか、又は線形サンプルを無
変更でPCMインターフェース30に送る。ASICはPCMインタ
ーフェース30を介してデコードされたサンプルをASIC外
部のコーデック（図示されず）に提供する。

デコンパンディング要素32として図２に示されるデコ
ンパンディング動作、及びコンパンディング要素50とし
て図２に示されるコンパンディング動作は、図5a〜ｄ内
にDSPコア４により行われる。送信音響要素34として図
２に示される送信音響処理動作は、図6a〜ｂに示される
DSPコア４及び最小化プロセッサ６により行われる。図
２に受信音響処理要素44として示される受信音響処理動
作は、図5a〜ｄに示されるDSPコア４により行われる。

一実施例ではコーデック（図示されず）から８ビット
のμ法又は８ビットＡ法フォーマットで提供されたサン
プルは、14ビット線形フォーマットに変換される。μ法
と線形の間の関係を式１に示す。

2Y＝−1^S（33＋2M）2^N−33 （１） ここで、Ｙは線形値（−4015.5〜4015.5）、Ｎはべき指
数（exponent）（０〜７）、Ｍは大きさの値（０〜1
5）、及びＳは符号（プラスのとき０、マイナスのとき
１）である。Ａ法と線形の間の関係を式２及び３に示
す。

2Y＝−1^S（１＋2M）²2Y Ｎ＝０の場合 （２） 2Y＝−1^S（33＋2M）2^N Ｎ＝１の場合 （３） ここでＹは（−4032〜4032）、Ｎ、Ｍ及びＳは前述と同
一。

図5a〜ｄにおいて、図２のPCMインターフェース30を
介して提供されたサンプルは、ROM E114内に格納された
いる参照テーブルにより線形フォーマットに変換され
る。好適実施例において、ハーフサイズ128×14μ法か
ら線形、及びＡ法から線形への参照テーブルがこの変換
を行うために用いられる。好適実施例では、次の式４に
示される特徴を有するフルサイズ変換テーブルを利用す
る。

ROM（ｎ＋128）＝−ROM（ｎ）,0ｎ127 （４） 入力スピーチ信号内のDC成分の除去が、自動相関係数
及びLPC係数の計算の前に必要となる。DC除去動作はDSP
コア４内で、ローパス濾波されたスピーチサンプル平
均、即ちDCバイアスを現在のウインドウ内の各入力サン
プルから減算することにより行われる。即ち、現在のフ
レームのDCバイアスは、現在及び以前のフレームのサン
プル平均の重み付けされた平均である。DCバイアスの計
算を次の式５に示す。

DCバイアス＝ａ（以前のフレームの平均） ＋（１−ａ）（現在のフレームの平均） （５） この好適実施例では、ａ＝0.75。ローパス濾波はフレー
ム境界での大きな不連続を防止するために用いられる。
この動作はDSP内で現在のフレーム及び以前のフレーム
に関するサンプル平均をROM E114により提供される補間
因数（interpolation factor）ａと共に、RAM要素（即
ちRAM A104、RAM B122又はRAM C182）の１つに格納する
ことにより行われる。加算は加算器146により行われ、
乗算は乗算器132により行われる。DC除去機能はマイク
ロプロセッサ制御の下にイネーブル（enabled）又はデ
ィセーブル（disabled）することができる。

DC成分のない入力スピーチ信号ｓ（ｎ）はウインドウ
化され、スピーチシーケンスを固定長フレームに分割す
る影響を減少する。ハミングウインドウ（Hamming wind
ow）関数が一実施例で用いられる。フレーム長 Ｌ＝16
0について、ウインドウ化されたスピーチS_W（ｎ）は次
の式６に示すように計算される。

s_W（ｎ）＝ｓ（ｎ＋60）W_H（ｎ）,0ｎL_A−１
（６） ここでハミングウインドウは次の式７及び８により定義
される。

W_H（ｎ）＝0.54−0.46cos［２πn/（L_A−１）］,0ｎL_A−１ （７） ＝0,他の場合 （８） 好適実施例では、Ｗ（ｎ）は対象偶関数（even−symm
etric function）であるから、参照テーブルの80個の係
数、半数のハミングウインドウ係数がROM E114に格納さ
れる。ウインドウ化はアドレスユニットE112により提供
されるアドレス値に従って、ウインドウ係数ＷH（ｎ）
をマルチプレクサ108〜AREG130を介してROM E114から提
供することにより行われる。AREG130はこのデータを乗
算器132の第１入力に提供する。スピーチサンプルｓ
（ｎ＋60）はRAM B122によりBREG134に提供される。BRE
G134はこの値を乗算器132の第２入力に提供する。乗算
器132の出力はウインドウ化されたスピーチサンプル
で、このサンプルはC0REG164、そしてRAM C182に乗算器
168を介して提供される。

ブロック正規化処理は２つの機能部分よりなる。即
ち、正規化因数の決定と意図したデータの正規化であ
る。一実施例では、データは２の補数で表され格納され
る。ウインドウ化されたサンプルが上記の式７に従って
計算される。ROM I194からの正規化命令DETONRMの場
合、C0REG164にその結果発生されたウインドウ化サンプ
ル値は次の処理を受ける。即ち、C0REG164内の値がマイ
ナスの場合、反転要素152はその数の二進数を反転し、
ビット反転した値を加算器146の第１入力に送る。加算
器146の第２入力にはマルチプレクサ137及び138を介し
て０が与えられる。加算器146はそのキャリー入力（図
示されれず）により、ビット反転した値に１を加える。
C0REG164の値がプラスの場合、その値はマルチプレクサ
168及び154を介して反転要素152及び加算器146にそのま
ま送られる。この処理の目的はC0REG164の絶対値を計算
することである。この絶対値はビットワイズ論理OR要素
160の第１入力に提供される。ビットワイズ論理OR要素1
60の第２入力はOREG162が提供する。上記絶対値の計算
を次の式8a〜ｃに示す。

OREG_new＝（ABS（C0REG））OR（OREG_old） （8a） ここで、 ABS（C0REG）＝C0REG,C0REG０ （8b） ＝−C0REG,C0REG＜０ （8c） 式8a〜ｃに示される動作は、正規化を意図したデータが
C1REG166内にある場合、DETNORM命令を用いてC1REG166
上で同様に実行できる。OREG162は正規化動作の開始時
にクリアされる。この処理は、動作の終わりで、OREG16
2に格納された値が、ウインドウ化された全てのサンプ
ルの絶対値のビットワイズ論理ORを示すように、ウイン
ドウ化された全てのサンプル（意図したデータ）につい
て繰り返される。OREG162内の最上位ビットセットから
スケール因数が決定される。なぜなら、OREG162内の値
はウインドウかされたサンプルのブロック内で最も大き
な値以上だからである。OREG162内の値はマルチプレク
サ168を介してRAM C182に転送される。この値はC0REG16
4内にロードされる（loaded）。正規化因数はC0REG164
内の値の右又は左シフトの数を計数することにより判断
されるウインドウ化されたデータのこの量だけのシフト
により、次の動作に用いられる所望ピーク量を有する値
が提供される。このスケーリング因数（scaling facto
r）は正規化因数としても知られている。正規化はシフ
トにより行われるので、正規化因数は２の乗数である。

ウインドウ化されたサンプルをできるだけ高い精度に
保つため、最も大きな値が次の動作に与えられる最大ビ
ット数を占めるように、意図した値には正規化因数が乗
算される。正規化因数は２の乗数であるから、意図した
データの正規化は正規化因数により特定される数だけ単
にシフトすることにより達成できる。正規化因数はマル
チプレクサ126を介してRAM B122によりSREG136に提供さ
れる。そしてウインドウ化されたサンプルはRAM C182か
ら、乗算器158を介してDREG156に提供される。そしてDR
EG156はこれらの値を、マルチプレクサ154及びディセー
ブルされたインバータ152を介して、バレルシフター150
に提供する。そこで、それらの値はSREG136によりマル
チプレクサ149を介してバレルシフター150に提供された
正規化因数に従ってシフトされる。バレルシフター150
の出力はディセーブルされた加算要素146及びマルチプ
レクサ148を介してC0REG164に送られる。そして正規化
及びウインドウ化されたサンプルは、マルチプレクサ16
8を通り、マルチプレクサ124及び180を介して、RAM B12
2及びRAM C182に各々提供される。この結果、正規化さ
れウインドウ化されたサンプルの２つのコピーがRAMに
格納され、これにより次の自動相関係数の計算効率を更
に上げることができる。

Ｐ＋１自動相関係数Ｒ（ｋ）の計算は次の式９に従っ
て行われる。

ここでＰはエンコーダ内のフォルマント予測フィルタ
（formant prediction filter）の次数（order）であ
る。この実施例ではＰ＝10である。正規化されウインド
ウ化されたサンプルs_W（ｍ）は、RAM B122により、マル
チプレクサ116及びBREG134を介して、乗算器132の第１
入力に提供される。正規化されウインドウ化されたサン
プルの遅延形式s_W（ｍ＋ｋ）はRAM C182によって、マル
チプレクサ148及びC1REG166、RAM A4及びAREG130を介し
て、乗算器132の第２入力に提供される。各Ｒ（ｋ）はL
_A−ｋ値の累計である。各Ｒ（ｋ）の第１の反復につい
て、乗算器132の出力は、マルチプレクサ138及びバレル
シフター140を介してアキュムレータC0REG164、加算器1
46に提供される。マルチプレクサ154は０を加算器146の
第２入力に、ディセーブルされたバレルシフター150を
介して提供する。次の反復に対して、乗算器132の出力
は、マルチプレクサ138及びバレルシフター140を介し
て、加算器146の第１入力に提供される。加算器146の第
２入力には、マルチプレクサ168及び154、ディセーブル
された反転要素152及びディセーブルされたバレルシフ
ター150を介して、C0REG164の出力が提供される。この
処理は各Ｒ（ｋ）について繰り返される。

全ての自動相関係数はＲ（０）より小さい。この実施
例では、Ｒ（０）が計算された後、その正規化因数が決
定される。この正規化因数は既に計算されたＲ（０）及
び他の自動相関係数に、それらが計算されたように適用
される。この段階での自動相関係数の正規化は、次のLP
C係数の計算での精度を最大限に上げる。

次に図３のブロック62に進み、LPC係数が計算され、
スピーチサンプル内の短い相関（冗長性）を除く。

次数Ｐを有するフォルマント予測フィルタは伝送関数
Ａ（ｚ）を有し、これを式10に示す。

各LPC係数aiは正規化されウインドウ化された入力ス
ピーチの自動相関値から計算される。ダービンのリカー
ジョン（Durbin's recursion）（Rabiner,L.R.and Scha
fer,R.W.,“Digital Prosessing of Speech Signals,"P
rentice−Hall,1978参照）と呼ばれる効率的反復法が、
この実施例でLPC係数を計算するのに用いられる。この
反復法を式11〜17に示す。

E⁽⁰⁾＝Ｒ（０）,i＝１ （11） ｉ＜Ｐの場合、ｉをインクリメントし、12に移行する
（16） 最終的LPC係数値は： ダービンの反復アルゴリズムは、入力信号が０平均を有
するときにのみ機能し、あらゆるDCバイアスは、自動相
関計算が前述したように実行された後に除去される必要
がある。

この実施例において、18Hzの帯域幅拡大が用いられ、
これにより、フォルマント予測フィルタの安定性が確保
される。これは本質的フォルマント合成の極をスケーリ
ングすることにより行われる。帯域拡大は以下に示す式
18に従ってLPC係数を半径方向内側に（radially inward
s）スケーリングすることにより行われる。

この実施例ではβ＝0.9883である。10個の拡大係数β^ｉ
（１≦ｉ≦Ｐについて）がROM E114に提供された参照テ
ーブル内に格納される。ブロック62の機能はDSPコア４
内で実行される。

次に図３のブロック64に進み、スピーチデータの現在
のフレームについてエンコーディング速度が決定され
る。この速度は各フレーム内の音声作用の測定に基づい
ている。この音声作用は前述したようにフレームエネル
ギＲ（０）に従って測定される。フレームｉについてエ
ンコーディング速度を決定するために、フレームエネル
ギは次の式19〜２に定義される３つの閾値と比較され
る。

ここで各フレームｉでの背景ノイズレベルBiは次の式22
に示すように各フレームで更新される。

Bi＝min［R_i-1（０）,160000,max［100547B_i-1,B_i-1＋１］］ （22） 速度はフレームエネルギが３つのどの閾値よりも少ない
場合は1/8、フレームエネルギがT1（Bi）及びT2（Bi）
の間の場合は1/4、フレームエネルギがT2（Bi）とT3（B
i）の間の場合は1/2、フレームエネルギがT3（Bi）以上
の場合は最大定格速度である。速度がマイクロプロセッ
サ（図示されず）により、マイクロプロセッサインター
フェース８を介して設定される場合を除き、データ速度
は特定速度まで任意の速度に設定できるが、各フレーム
について１ステップ以下の割合（例えば1/2から1/4）で
のみ低めることができる。DSPコア４において、これら
の閾値に関係する係数はROM E114内の参照テーブルに提
供される。

関数的速度アルゴリズムも好適実施例では提供され、
これにより、最大平均速度をマイクロプロセッサインタ
ーフェース６を介して、マイクロプロセッサ（図示され
ず）により制限できるようになる。速度制限因数Ｓが与
えられると、ボコーダの最大平均速度は連続する最大速
度のフレームの数を制限することにより、（2S＋１）／
［２（Ｓ＋１）］に制限される。

次に図３のブロック66に進み、帯域拡大されたLPC係
数は、ラインスペクトルペア（LSP:line spectrum pai
r）周波数に変換される（Soong and Juang,“Line Spec
trum Pair（LSP）and Speech Data Compression,"ICASS
P,1984参照）。LSP周波数は送信及び格納に関して著し
く優れた特性を持ち、LPC係数より更に効率よくエンコ
ードできることが示された。10個のLPC係数を示すLSP周
波数は、以下の式23及び24に示す多公式の10個のルート
（ten roots）である。

Ｐ′（ω）＝cos5（２πω）＋ｐ′₁cos4（２πω）＋... ＋ｐ′₄cos（２πω）＋0.5p′_５ （23） Ｑ′（ω）＝cos5（２πω）＋ｑ′₁cos4（２πω）＋... ＋ｑ′₄cos（２πω）＋0.5p′_５ （24） ここでP'i及びQ'i（１≦ｉ≦５）はDSPコア４内で次の
式25〜27に従って計算される。

ｐ′_０＝ｑ′_０＝１ （25） ｐ′_ｉ＝−a_i−a_11-i−ｐ′_i-1 １ｉ５ （26） ｑ′_ｉ＝−a_i＋a_11-i＋ｑ′_i-1 １ｉ５ （27） P'（ω）のルートは、各π/32ラジアン内に多くとも
１つのルートがあることを推測することにより検出でき
る。P'（ω）はπ/32ラジアン毎に、０からπラジアン
まで評価される。いずれかのπ/32ラジアンにルートが
存在すると、その期間に亘って関数P'（ω）の符号が変
化する。

ルートが検出された場合、二進サーチが行われ、π/2
56サイズの領域でそのルートを分離する。この二進サー
チは、現在の領域の中心でのP'（ω）の評価を含み、ど
の1/2領域がルートを含んでいるかを判断する。この中
心領域は、そのルートを含んでいると検出された1/2領
域のみを含ようになるまで狭められる。この処理はその
ルートがπ/256サイズの領域内に分離されるまで続けら
れる。そして線形補間が行われ、π/256ラジアン領域で
のルートの位置を概算する。

LSPのオーダリング特性（ordering property）によ
り、Q'（ω）の１つのルートはP'（ω）のルートの各ペ
アの間に存在することが保証されている。Q'（ω）の５
番目のルートはP'（ω）の５番目のルートとπラジアン
の間に存在する。前述の二進サーチは、P'（ω）のルー
トの各ペア間、及びP'（ω）の５番目のルートとπラジ
アン間で行われ、Q'（ω）のルートが判断される。

二進サーチはルートの位置がπ/256サイズの領域内に
分離されるまで続けられるので、０とπの間で均等に位
置する256個のコーサイン値（cosine values）が必要に
なる。これらの関数評価はLPC係数からLSP周波数への変
換において、最もコンピュータ処理が必要になる部分で
ある。ブロック66の機能はDSPコア４内で行われる。

次に図３のブロック68に進み、LSP周波数が量子化さ
れる。各LSP周波数の中心は、それに関係するバイアス
値周辺にある。量子化の前に、このバイアスは、関係す
る各LSP周波数から減算され、量子化に必要なビット数
を減少する。このバイアスは次の式28に示すように計算
される。

Bias_i＝0.5i/（Ｐ＋１）＝（0.▲▼）ｉ （28） LSP周波数からバイアスが減算された後、そのLSP周波数
は差動パルスコード変調（DPCM）量子化装置を用いて量
子化される。DPCM量子化装置が使用される理由は、LSP
周波数は時間と共に徐々に変化し、LSP周波数の変化の
量子化により、LSP周波数を直接量子化する場合より、
量子化に必要なビット数を減少できるからである。DSP
コア４では、LSP周波数のバイアス値はROM E114内の参
照テーブルに格納される。使用される量子化ビット数及
び量子化ステップサイズは、10個のLSP周波数の中で量
子化される周波数の関数であり、又、エンコーディング
速度の関数である。量子化のビット数、及びステップサ
イズは、各エンコーディング速度で各LSP周波数につい
て、ROM E114内の参照テーブルとして格納される。前述
の参照テーブルを表IIに示す。例えば、最大定格速度で
のLSP周波数ω１は４ビットを用いて量子化され、ステ
ップサイズは0.025である。

量子化と補間の後、テストが行われ、フォルマントフ
ィルタが量子化の後で安定していることが確認される。
各LSP周波数は、結果的フォルマントフィルタの安定性
を確保するために、少なくとも80Hzは離れていなければ
ならない。LSP周波数の中で80Hz以下で隣合う周波数が
ある場合、帯域拡大が再び行われる。ブロック68の機能
はDSPコア４内で行われる。

次に図３のブロック70に進み、LSP周波数は低帯域濾
波され、以下の式29に示すように量子化の影響を減少す
る この実施例では、最大定格速度でSM＝０、1/2定格でSM
＝0.125である。1/4定格及び1/8定格において、1/4又は
1/8定格フレームの連続数が10より少ない場合、SM＝0.2
5であり、その他の場合、SM＝0.9である。

LSP周波数は各ピッチサブフレームについて補間され
る。ピッチサブフレームについて補間されたLSP周波数
は、1/8定格以外の対応するコードブックサブフレーム
のペアに使用される。LSP周波数は以下の式30に従って
補間される。

ここで重みαωは各ピッチサブフレーム及び各定格での
コードブックサブフレームについてROM E114内の参照テ
ーブルに格納されている。前述の参照テーブルを表III
に示す。例えば、最大定格速度でのαωは、ピッチサブ
フレーム１及びコードブックサブフレーム１及び２につ
いて、0.75である。

補間されたLSP周波数は、ピッチ及びコードサーチに
使用されるLPC係数に変換され戻される。LPC係数は以下
の式31〜33に示すように、ＰA（ｚ）及びＱA（ｚ）から
計算される。

Ａ（ｚ）＝［P_A（ｚ）＋Q_A（ｚ）］/2 （31） ここで、 この実施例において、テイラー（Taylor）の直列展開
がDSPコア４内で評価され、ＰA（ｚ）及びＱA（ｚ）で
のコーサイン値を計算する。テイラーの直列展開は前述
のルートサーチに用いられたものより更に正確なコーサ
イン値を提供する。ＰA（ｚ）及びＱA（ｚ）の値はDSP
コア４内で、上記の式32〜33に示される二次方程式のコ
ンボリューション（convolution）を行うことにより計
算される。

次に図３のブロック72に進み、合成ピッチサーチ動作
により広範な分析が行われる。この徹底的なサーチ処理
は、ブロック72〜74により形成されるループにより示さ
れる。ピッチ予測がこの実施例では1/8定格以外のピッ
チサブフレームについて行われる。図７に示すピッチエ
ンコーダは合成による分析を行って、ピッチ予測パラメ
ータ（即ちピッチラグ（pitch lag）Ｌ、及びピッチゲ
インｂ）を決定する。選択されたパラメータは、知覚的
に重み付けされた入力スピーチとこれらのピッチ予測パ
ラメータを用いて発生された合成スピーチの間のMSEを
最小にするようなパラメータである。

本発明の好適実施例においては、図７に示すように絶
対的な知覚的重み付けが、ピッチ予測パラメータの抽出
に用いられる。図７において、式34に示す応答性を有す
る知覚的重み付けフィルタが、フィルタ320及びフィル
タ324のカスケードとして構成される。

絶対的な知覚的重み付けは、フィルタ320の出力をオー
プンループフォルマントの誤差として再使用することに
より、知覚的重み付け濾波の複雑なコンピュータ処理を
減少する。式34のフィルタを２つの部分に分けるこの動
作は、ピッチサーチでの１つのフィルタ動作を省略す
る。

入力スピーチサンプルｓ（ｎ）はフォルマント予測フ
ィルタ320を通る。この予測フィルタ320の係数は前述し
た図３のブロック70でのLSP補間及びLSPからLPCへの変
換により得られたものである。フォルマント予測フィル
タ320の出力はオープンループフォルマント残余p0
（ｎ）である。オープンループフォルマント残余p0
（ｎ）は次の式35に示される伝達関数により重み付けさ
れたフォルマント合成フィルタ324を通る。

重み付けされたフォルマント合成フィルタ324の出力は
知覚的に重み付けされたスピーチｘ（ｎ）である。初期
フィルタ状態又は重み付けされたフォルマント合成フィ
ルタ324のフィルタメモリの影響は、重み付けされたフ
ォルマント合成フィルタ324の出力から、重み付けされ
たフォルマント合成フィルタ324の０入力応答（ZIR）を
減算することにより除去できる。重み付けされたフォル
マント合成フィルタ324のZIRの計算は、ZIR要素328内で
行われる。ZIR aZIR（ｎ）は知覚的に重み付けされた
スピーチｘ（ｎ）から加算器326で減算される。各ピッ
チサブフレームの開始点で、ZIR要素328のフィルタメモ
リと重み付けされたフォルマント合成フィルタ324のフ
ィルタメモリは同一である。

ピッチサーチにおいて、コードブックベクトルからの
０の貢献が、オープンループフォルマント残余の計算に
おける現在のサブフレームについて仮定される。このピ
ッチサーチは前述のオープンループフォルマント残余p0
（ｎ）とクローズループフォルマント残余pc（ｎ）の両
方を用いて行われる。クローズループフォルマント残余
pc（ｎ）は、以前のサブフレームの間にピッチ合成フィ
ルタ322内で再構成されたサンプルである。ピッチ合成
フィルタ322の伝達関数を式36に示す。

ここでピッチラグＬ及びピッチゲインｂは、以前のピッ
チサブフレームについてのピッチサーチ処理の時に計算
される。ピッチ合成フィルタ322への入力は、励起ベク
トル（excitation vector）Cb（ｎ）であり、このベク
トルはインデックスＩについてのコードブック入力Cb
（Ｉ）と、以前のコードブックサブフレームについての
コードブックサーチ処理の間に計算されたコードブック
ゲインＧを乗算することにより発生する。従って発生す
るフォルマント残余はクローズループフォルマント残余
と呼ばれる。

この実施例ではpc（ｎ）は143個のクローズループ再
構成サンプルからなる。サーチは大きなオープンループ
サーチから大きなクローズループに、ピッチサブフレー
ムの長さのウインドウについて移動する。長さLpのピッ
チサブフレームについて、ｎは−ＬMAX＝−143とLp−17
の間で変化する。好適実施例では、サンプルpc（ｎ）と
p0（ｎ）は、マルチプレクサ332によって示すように連
続的に格納され、これによりpc（ｎ）とp0（ｎ）値は長
さLp＋143のサンプルの単一ブロックとして次々にアク
セスすることができる。これらのサンプルはRAM B122に
格納される。

フォルマント残余ｐ（ｎ）はpc（ｎ）とp0（ｎ）から
なり、式37に示す伝達関数を有する重み付けされたフォ
ルマント合成フィルタ330を通る。

重み付けされたフォルマント合成フィルタ330は、各ピ
ッチラグＬの値について、Lpの重み付けされた合成スピ
ーチサンプルyL（ｎ）のシーケンスを発生するために用
いられる。重み付けされた合成スピーチシーケンスyL
（ｎ）及び重み付けされたスピーチシーケンスxP（ｎ）
は最小化プロセッサ334に提供される。重み付けされた
フォルマント合成フィルタ324の初期状態の影響は減算
で除かれたので、重み付けされたフォルマント合成フィ
ルタ330のインパルス応答のみを計算すればよい。yL
（ｎ）の計算は、重み付けされたフォルマント合成フィ
ルタ330のインパルス応答ｈ（ｎ）を、適当なｐ（ｎ）
内のサブシーケンスによりコンボリューション計算し、
各ピッチラグＬについて重み付けされた合成スピーチサ
ンプルyL（ｎ）を得る必要がある。

このコンボリューションはDSPコア４内で、図5a〜ｄ
に示すように再帰的（recursive）な方法で行われる。y
L（ｎ）値のセットは各ピッチラグ値について、Ｌ＝17
からＬ＝143まで計算される。重み付けされたフォルマ
ント合成フィルタ330のインパルス応答ｈ（ｎ）は、こ
の実施例では最初の12個のサンプルに省略され、RAM A1
04に格納される。フォルマント残余ｐ（ｎ）はRAM B122
に格納される。最初のピッチラグＬ＝17についてのコン
ボリューションは、式38に示すように非再帰的な方法で
行われる。

ここでＬPはピッチサブフレーム長である。

最初のシーケンスy17（ｎ）が計算されRAM C142に格納
される。ピッチラグＬ＝18からＬ＝143までのサブシー
ケンスyL（ｎ）は、式39〜41に示すように再帰的に計算
される。

y_L（ｎ）＝ｈ（０）ｐ（−Ｌ） ｎ＝０ （39） y_L（ｎ）＝y_L-1（ｎ−１）＋ｈ（ｎ）ｐ（−Ｌ） １ｎ＜20,17＜Ｌ143
（40） y_L（ｎ）＝y_L-1（ｎ−１） 20ｎ＜L_p （41） この関係を式42に示す。

p_L（ｎ）＝ｐ（ｎ−Ｌ）＝p_L-1（ｎ−１）,17＜Ｌ143,0ｎ＜L_p （42） 再帰的コンボリューションの効率は、RAMを各々専用
アドレッシングユニットを有する３つの部分に分割し、
ロード及び格納動作を制御することにより最適化され
る。これは３分割RAM（triple−partitioned RAM）と呼
ばれる。式40でのコンボリューション値の計算、及び結
果の生成を各クロックサイクルで行うことが可能であ
る。例えば単一のクロックサイクルで、y18（10）が計
算され、y18（９）が格納され、y17（10）がフェッチさ
れ、及びｈ（10）がフェッチされる。従って上記式40は
結果を各サイクルで生成できる。各サイクルで上記式41
の結果を生成することも可能である。例えば、単一サイ
クルで、y18（24）が計算され、y17（24）がフェッチさ
れ、y18（23）が格納される。

以前計算された重み付けされた合成スピーチサンプル
yL−１（ｎ）を、各ピッチラグ更新の間に同一元のRAM
に移動することなく式40及び41を実行する能力は、ピン
ポン（ping−ponging）処理と呼ばれる方式及びハード
ウエア容量が必要になる。このピンポン方式では、ソー
ス及び目的のRAMは各ラグ更新の間でスワップされる（s
wapped）。等しいピッチラグ値についてyL（ｎ）を計算
したとき、yL−１（ｎ−１）値は３つのRAMの中の第１
のRAMからフェッチされ、結果は第２のRAMに格納され
る。奇数ピッチラグ値についてyL（ｎ）を計算したと
き、yL−１（ｎ−１）値は３つのRAMの中の第２のRAMか
らフェッチされ、結果は第１のRAMに格納される。この
ピンポン方式により、各ピッチラグ更新の間で、新たに
計算されたyL（ｎ）をRAMに移動し、及び以前に計算さ
れたyL−１（ｎ−１）値を同一のRAMから移動する必要
がなくなる。

図８はピッチサーチのコンボリューション部分（初期
の非再帰的及び再帰的コンボリューションの両方）の実
行するためのフロー図の一実施例である。ブロック350
では、ピッチラグＬは最も小さな値に初期化される。こ
の値は本実施例では17である。サンプル番号ｎ及びフィ
ルタインデックスｍは０にセットされ、y17（ｎ）の値
は０にセットされる。ブロック352から360は初期コンボ
リューションループを示し、このループは非再帰的方法
で計算される。初期コンボリューションの計算（ここで
Ｌ＝17）は、次の式43に従って行われる。

初期コンボリューションの計算は固定長ループを使用し
て、計算の複雑性を減少している。このようにして、式
43の内部ループ（ブロック356〜360）内の可変長ループ
構造を設定するために必要なオーバーヘッドが避けられ
る。各y17（ｎ）値は、それが計算された後、最小化プ
ロセッサ334に送られる。

ブロック352はサンプルインデックスｎをテストす
る。ｎがピッチサブフレーム長ＬPに等しい場合、初期
コンボリューションは完了し、フローはブロック362に
移行する。ブロック352内で、ｎがピッチサブフレーム
長より短い場合、フローはブロック356に移行する。ブ
ロック352はインデックスｍをテストする。ｍがフィル
タインパルス応答長20に等しい場合、この実施例では、
現在の反復は完了し、フローはブロック354に移行し、
ｍは０に設定され、ｎはインクリメントされる。そして
フローはブロック352へ戻る。ブロック356で、ｍがイン
パルス応答長より短い場合、フローはブロック360に移
行し、部分的合計が累計される。フローはブロック356
に移行し、インデックスｍはインクリメントされ、フロ
ーはブロック356へ進む。

ブロック352から360により形成された初期コンボリュ
ーションループ内に含まれる動作はDSPコア４内で実行
される。そこで、パイプライン処理を行うことにより、
ブロック360に示されるような積の累計が各クロックサ
イクルで可能となる。次の動作は計算のパイプライン処
理を説明し、DSPコア４内で単一クロックサイクルに発
生する。フィルタ応答値ｈ（ｍ＋１）がRAM A104からフ
ェッチされ、AREG130に提供される。フォルマント残余
値ｐ（ｎ−17）がRAM B122からフェッチされ、BREG134
に提供される。C0REG164内に存在する部分和y17（ｎ＋
ｍ−１）はマルチプレクサ168及び180を介してRAM C182
に提供される。部分和y17（ｎ＋ｍ＋１）はRAM C182に
より、マルチプレクサ158を介してDREG156に提供され
る。AREG130及びBREG134内の各値ｈ（ｍ）及びｐ（ｎ−
17）は乗算器132に提供される。乗算器132の出力はマル
チプレクサ138を介してバレルシフター140に提供され
る。このバレルシフター140はSREG136によりマルチプレ
クサ149を介して提供されるスケーリング値に従って、
その値を正規化する。SREG136内の値はｐ（ｎ−17）シ
ーケンスを正規化するために必要な値である。この正規
化因数をｐ（ｎ−17）とｈ（ｍ）の積に適用すること
で、ｐ（ｎ−17）の正規化と同一の効果を得ることがで
きる。なぜなら、その積の最高精度は正規化がバレルシ
フター140内で行われる前に維持されるからである。部
分和y17（ｎ＋ｍ）はDREG156により、マルチプレクサ15
4、ディセーブルされたインバータ152及びバレルシフタ
ー150を介して加算器146の第２入力に提供される。加算
器146の出力はマルチプレクサ148を介してC0REG164に提
供される。インデックスｎがブロック352内の最大許容
値に達すると、初期コンボリューションは完了し、RAM
C182に存在する部分和はコンボリューションの最終値と
なる。

初期コンボリューションが完了すると、フローはブロ
ック362に移行し、そこで再帰的コンボリューションは
残りのピッチラグ値に関する計算の中で実行される。

ブロック362では、サンプルインデックスｎは０に設
定され、ピッチラグインデックスＬがインクリメントさ
れる。フローはブロック364に移行する。ブロック364は
Ｌをテストする。Ｌが最大ピッチラグ値（本実施例では
143）より大きい場合、フローはブロック366に移行し、
そこでピッチサーチ動作は終結する。Ｌが143以下の場
合、フローはブロック368に移行する。ブロック368はピ
ンポン動作を前述したように制御する。ブロック368で
は、Ｌがテストされ、それが偶数か奇数か判断される。
Ｌが偶数の場合、フローはブロック378に移行する（ケ
ースＩで説明される動作）。Ｌが奇数の場合、フローは
ブロック370に移行する（ケースIIで説明される動
作）。

ケースＩ（ピッチラグＬが偶数の場合） ブロック378でyL（０）は式39に従って計算される。
アドレスユニットA102はRAM A104に対するアドレス値を
提供し、RAM A104はそれに応答してｈ（０）をマルチプ
レクサ108〜AREG130を介して提供する。同一クロックサ
イクルで、アドレスユニットB120はRAM B122に対するア
ドレス値を提供し、RAM B122はそれに応答してｐ（−
Ｌ）をマルチプレクサ116からBREG134を介して提供す
る。次のクロックサイクルで、AREG130はｈ（０）を提
供し、BREG134はｐ（−Ｌ）をマルチプレクサ132に提供
し、そこで２つの値が乗算され、その積はマルチプレク
サ138を介してバレルシフター140に提供される。バレル
シフター140は、マルチプレクサ149を介してSREG136に
より与えられる値に応じて、その積を正規化し、正規化
された積を加算器146の第１入力に提供する。加算器146
の第２入力には、マルチプレクサ154、ディセーブルさ
れたインバータ要素152及びバレルシフター152を介して
０が提供される。加算器146の出力はマルチプレクサ148
を介してC0REG164に提供される。同一クロックサイクル
で、yL−１（０）及びｈ（１）がRAM B122及びRAM A104
からフェッチされ、マルチプレクサ158及び108を各々介
してDREG156及びAREG130に提供される。

ブロック380では、合成されたスピーチサンプルイン
デックスｎがインクリメントされる。制御ブロック382
では、合成されたスピーチサンプルインデックスｎが20
より少ない場合、フローはブロック384に進む。

ブロック384では、新たなyL（ｎ）値が式40に従って
各クロックサイクルで計算される。yL−１（ｎ−１）及
びｈ（ｎ）の値を初期化するためにブロック384の最初
の反復に先だって必要な適切な設定は、前述したように
ブロック378で達成された。最終値のyL（19）を格納す
るために、ブロック384の最後の反復の次に適切なクリ
ーンアップ（cleanup）も必要である。

ブロック384の最初の反復で、ブロック378で計算され
たyL（０）がC0REG164内に存在する。C0REG164はマルチ
プレクサ168及び180を介してRAM C182にyL（０）を、ア
ドレスユニットC184からのRAM C182に対するアドレス値
と共に提供し格納する。yL（０）は、それがRAM C182に
提供されるのと同時に、最小化プロセッサ334に提供さ
れる。

ブロック384では次の動作が単一クロックサイクルの
間に行われる。即ち、yL−１（ｎ）値は、アドレスユニ
ットB120により提供されるアドレスに従って、マルチプ
レクサ116及び158を介して、RAM B122により、DREG156
に提供される。インパルス応答値ｈ（ｎ＋１）はRAM A1
04により、アドレスユニットA102により提供されるアド
レスに従って、マルチプレクサ108を介してAREG130に提
供される。DREG156はyL−１（ｎ−１）を、マルチプレ
クサ154、ディセーブルされたインバータ要素152、及び
バレルシフター150を介して、加算器146の第１入力に提
供する。AREG130はｈ（ｎ）を、及びBREG134はｐ（−
Ｌ）を乗算器132に提供し、そこで２つの値は乗算さ
れ、その積はマルチプレクサ138を介して乗算器132によ
り、バレルシフター140に提供される。バレルシフター1
40はSREG136により提供される値に従って、その積の値
を正規化し、正規化された積値を加算器146の第２入力
に提供する。加算器146の出力は、マルチプレクサ148を
介してC0REG164に提供される。以前の反復で計算された
C0REG164での値は、マルチプレクサ168及び180を介し
て、RAM C182に提供及び格納され、最小化プロセッサに
提供される。

ブロック380では、合成されたスピーチサンプルイン
デックスｎがインクリメントされる。制御ブロック382
では、合成されたスピーチサンプルインデックスｎが20
に等しい場合、最後の反復で計算されたyL（19）は、フ
ローがブロック390に進む前に、マルチプレクサ168及び
124を介して、RAM B122に提供され、循環バッファに格
納され、最小化プロセッサ334に提供される。

ケースＩの終わり ケースII（ピッチラグＬが奇数の場合） ブロック370では、yL（０）が式39に従って計算され
る。アドレスユニットA102はRAM A104にアドレス値を提
供し、RAM A104はそれに応じてｈ（０）をマルチプレク
サ108を介してAREG130に提供する。同一のクロックサイ
クルで、アドレスユニットB120はアドレス値をRAM B122
に提供し、RAM B122はそりに応じてｐ（−Ｌ）をマルチ
プレクサ116を介してBREG134に提供する。次のクロック
サイクルの間、AREG130はｈ（０）を、及びBREG134はｐ
（−Ｌ）を乗算器132に提供し、そこで２つの値が乗算
され、その積はマルチプレクサ138を介してバレルシフ
ター40に提供される。バレルシフター40は、マルチプレ
クサ149を介してSREG136により提供される値に応じて、
その積を正規化し、正規化された積を加算器146の第１
入力に提供する。加算器146の第２入力には、マルチプ
レクサ154、ディセーブルされたインバータ要素152、及
びバレルシフター152を介して０が提供される。加算器1
46の出力はマルチプレクサ148を介してC0REG164に提供
される。同一クロックサイクルの間に、yL−１（０）及
びｈ（１）がRAM C182及びRAM A104からフェッチされ、
DREG156及びAREG130にマルチプレクサ158及び108を各々
介して提供される。

ブロック372では、合成されたスピーチサンプルイン
デックスｎはインクリメントされる。制御ブロック374
では、合成されたスピーチサンプルインデックスｎが20
より少ない場合、フローはブロック367に進む。

ブロック376では、新たなyL（ｎ）値が式40に従って
各クロックサイクルに計算される。yL−１（ｎ−１）及
びｈ（ｎ）の値を初期化するために、ブロック376の最
初の反復に先だって必要な適切なセットアップが前述し
たようにブロック370で行われた。yL（19）の最終値を
格納するために、ブロック376の最後の反復の次に適切
なクリーンアップも必要である。

ブロック376の最初の反復において、ブロック370で計
算されたyL（０）は、C0REG164内に存在する。C0REG164
はマルチプレクサ168及び180を介して、yL（０）を、ア
ドレスユニットB122からRAM Bに対して与えられたアド
レスと共にRAM B122に提供し、格納する。yL（０）は、
それがRAM B122に提供されるのと同時に、最小化プロセ
ッサ334に提供される。

ブロック376では、次の動作が単一サイクルで実行さ
れる。yL−１（ｎ）値はRAM C182により、アドレスユニ
ットC186から提供されたアドレスに従い、マルチプレク
サ158を介して、DREG156に提供される。インパルス応答
値ｈ（ｎ＋１）は、RAM A104により、アドレスユニット
A102によって提供されるアドレスに従い、マルチプレク
サ154を介して、AREG130に提供される。DREG156はyL−
１（ｎ−１）を、マルチプレクサ154、ディセーブルさ
れたインバータ要素152、及びバレルシフター150を介し
て、加算器146の第１入力に提供される。AREG130はｈ
（ｎ）を、BREG134はｐ（−Ｌ）をマルチプレクサ132に
提供し、ここで２つの値が乗算され、乗算器132により
提供されるその積は、マルチプレクサ138を介してバレ
ルシフター140に提供される。バレルシフター140は、SR
EG136により提供される値に応じて、その積を正規化
し、正規化された積を加算器146の第２入力に提供す
る。加算器146の出力はマルチプレクサ148を介してC0RE
G168に提供される。以前の反復で計算されたC0REG168の
値は、マルチプレクサ168及び124を介してRAM B122に格
納され、及び最小化プロセッサ334に提供される。

ブロック372では、合成されたスピーチサンプルイン
デックスｎはインクリメントされる。制御ブロック374
では、合成されたスピーチサンプルインデックスｎが20
に等しい場合、最後の反復で計算されたyL（19）は、フ
ローがブロック390に進む前に、マルチプレクサ168及び
124を介して、RAM B122に提供され、RAM B122内の循環
バッファに格納され、及び最小化プロセッサ334に提供
される。

ケースIIの終わり ブロック390の反復に先立って、yL−１（19）がRAM B
122内の循環バッファからフェッチされ、BREG134にロー
ドされ、yL−１（19）はBREG134からC0REG164に移動さ
れ、その後、yL−１（20）がRAM B122内の循環バッファ
からフェッチされ、BREG134にロードされる。

ブロック390では、新たなyL（ｎ）が各クロックサイ
クルで、式41に従って計算される。次に示す動作が単一
クロックサイクルで行われる。即ち、yL−１（ｎ−２）
がBREG134によりC0REG164に提供される。yL−１（ｎ−
３）がRAM B122内の循環バッファからフェッチされ、BR
EG134にロードされる。C0REG164に存在するyL−１（ｎ
−１）は最小化プロセッサ334に提供される。ブロック3
90の最後の反復の続いて、yL−１（ＬP−２）はRAM B12
2内の循環バッファから削除される。各ピッチラグで循
環バッファに要素を加算し、各ピッチラグで循環バッフ
ァから要素を減算することにより、循環バッファのサイ
ズはＬP−19に維持される。

循環バッファの導入は、アドレスユニットB120内の専
用アドレスレジスタにより行われる。これはシーケンシ
ャルメモリが循環形式で自動的にアドレスできるよう
に、丸め込み点（wrap around points）を示す。

ブロック386では、合成されたスピーチサンプルイン
デックスｎがインクリメントされる。制御ブロック388
では、合成されたスピーチサンプルインデックスｎがＬ
Pより少ない場合、フローは再びブロック390に進む。合
成されたスピーチサンプルインデックスｎがＬPに等し
い場合、全てのyL（ｎ）値が現在のピッチラグ値Ｌにつ
いて計算され、フローはブロック362に戻る。

合成されたスピーチサンプルyL（ｎ）の計算に先立
ち、知覚的に重み付けされたスピーチサンプルxP（ｎ）
の長さＬPのシーケンスが、最小化プロセッサ334に提供
される。前述したように、ラグ値Ｌ＝17からＬ＝143ま
での長さＬPのスピーチサンプルxP（ｎ）のシーケンス
は、初期及び再帰的コンボリューションの計算の間に、
最小化プロセッサ334に提供される。合成されたスピー
チサンプルは最小化プロセッサ334に次々と提供され
る。最小化プロセッサ334は合成された各スピーチサン
プルシーケンスyL（ｎ）の自動相関を計算し、合成され
た各スピーチサンプルシーケンスyL（ｎ）と知覚的に重
み付けされたスピーチサンプルxP（ｎ）間の交差相関を
計算する。これら相関値から、最小化プロセッサ334
は、合成された各スピーチサンプルシーケンスyL（ｎ）
と知覚的に重み付けされたスピーチサンプルxP（ｎ）間
のMSEの相対測定値を計算する。各ピッチラグＬに関し
て、MSEは合成されたスピーチサンプルシーケンスのピ
ッチゲイン値ｂのあらゆる可能な値について計算され
る。最小化プロセッサ334は、現在のピッチラグＬ及び
現在のピッチゲインＢにより、最小MSEの値を維持する
ことにより、全ピッチラグ値Ｌ及びピッチゲイン値ｂの
あらゆる可能な値についての最小値を検出する。最小MS
Eに対応するピッチラグ概算及びピッチゲイン概算イ
ンデックスも、最小化プロセッサ334によって維持さ
れる。新たなMSEの各値は最小化プロセッサ334内に保持
された最小MSEと比較される。新MSEが最小MSEより小さ
い場合、最小MSEは新MSE値と置き代わり、ピッチラグ概
算及びピッチゲイン概算インデックスは更新され、
新たな最小MSEを反映する。最小化プロセッサ334に保持
された最小MSE及び対応するピッチラグ概算及びピッ
チゲイン概算インデックスは、ピッチサブフレームの
間に計算された最初のマイナスのMSE値を使用して、各
ピッチサブフレームで初期化される。全てのピッチラグ
値及び全てのピッチゲイン値を検討した後、ピッチ
ラグ概算及びピッチゲイン概算インデックスは、現
在のピッチサブフレームに対する最適ピッチラグインデ
ックス及びピッチゲイン概算インデックスである。最小
化プロセッサ334は最適ピッチラグと最適ピッチゲイ
ンデックスをDSPコア４に提供する。最適ピッチラグ
と最適ピッチゲインインインデックスは、知覚的に
重み付けされたスピーチサンプルxp（ｎ）と重み付けさ
れた合成スピーチサンプルyL（ｎ）間の最小MSEを生じ
る値である。MSEは次式44〜46に示すように、ピッチラ
グＬとピッチゲインｂの関数である。

ExPxPは知覚的に重み付けされたスピーチサンプルxP
（ｎ）の自動相関である。ExPyLは知覚的に重み付けさ
れたスピーチサンプルxp（ｎ）と重み付けされた合成ス
ピーチサンプルyL（ｎ）間の交差相関である。EyLyLは
重み付けされた合成スピーチサンプルyL（ｎ）の自動相
関である。

知覚的に重み付けされたスピーチサンプルxp（ｎ）の
自動相関ExPxPは、ピッチゲインｂの関数ではない。ExP
xPは各ピッチサブフレームの間で一定であるので、最適
ピッチラグ及び最適ピッチゲインの選択に影響しない。
ピッチラグＬ及びピッチゲインｂに対する最小化の式44
〜46は、次の最小化の式47と等価である。

MSE（L,b）＝−2bEx_Py_L＋b²Ey_Ly_L （47） 最小化プロセッサ334は、重み付けされた合成スピー
チサンプルyL（ｎ）の自動相関EyLyL、及び知覚的に重
み付けされたスピーチサンプルxp（ｎ）と重み付けされ
た合成スピーチサンプルシーケンスyL（ｎ）間の交差相
関ExPyLを計算する。各相関対（ExPyL、EyLyL）につい
て、最小化プロセッサ334は、前記の式47に従って、相
対MSEをピッチゲインｂの値の１セットについて計算す
る。ExPyL及びEyLyLの計算は、最小化プロセッサ334内
で同時に行われる。相関値がピッチラグＬ＋１について
計算されている間に、相対MSE値が計算され、MSE最小化
に関する決定がピッチラグＬについて行われる。

図6a及び6bは最小化プロセッサ334の一実施例を示
す。知覚的に重み付けされたスピーチサンプルxp（ｎ）
はDSPコア４によりラッチ210に提供され、制御要素220
によって提供されるアドレスに従ってRAM X212内に格納
される。ｂ＝0.25〜ｂ＝2.0で0.25ステップ毎にスケー
ルされた（scaled）ピッチゲイン値−2bが、マルチプレ
クサ260を介してDSPコア４により提供され、ラッチ26
4、268、272、276、280、284、288及び292に各々格納さ
れる。対応するスケールされたピッチゲイン値b²はマル
チプレクサ260を介してDSPコア４により提供され、ラッ
チ262、266、270、274、278、282、286及び290に各々格
納される。マルチプレクサ260はラッチ262に値を直接提
供する。ラッチ262はラッチ264に値を直接提供する。ラ
ッチ276はラッチ278に値をマルチプレクサ294を介して
提供する。ラッチ290は値をラッチ292に直接提供する
（以下同様）。ラッチ262〜292及びマルチプレクサ294
を介して値をシフトすることにより、値はマルチプレク
サ260を介して循環バッファ259内の全てのラッチに提供
することができる。知覚的に重み付けされたスピーチサ
ンプルxp（ｎ）の格納、及び−2bとb²値の格納に続い
て、重み付けされた合成スピーチサンプルyL（ｎ）がラ
ッチ210に提供される。重み付けされた合成スピーチサ
ンプルyL（ｎ）はラッチ210により、マルチプレクサ216
の２つの入力に提供される。これは重み付けされた合成
スピーチサンプルの二乗（yL（ｎ））^２を生成する。ラ
ッチ210も、重み付けされた合成スピーチサンプルyL
（ｎ）を乗算器218の第１入力に提供する。RAM X212は
知覚的に重み付けされたスピーチサンプルxp（ｎ）を、
ラッチ214を介して乗算器218の第２入力に提供する。乗
算器218は積xp（ｎ）yL（ｎ）を計算する新たな二乗値
（yL（ｎ））^２、及び新たな積xp（ｎ）yL（ｎ）は、乗
算器216及び218により各サイクルで各々計算される。サ
ンプルインデックスｎは０からＬP−１まで、各ピッチ
ラグＬについて変化する。

重み付けされた合成スピーチサンプルの二乗値（yL
（ｎ））^２は、アキュムレータ221に提供される。積xp
（ｎ）yL（ｎ）はアキュムレータ231に提供される。ア
キュムレータ221は各ピッチラグＬについてのＬPの二乗
の合計を計算する。アキュムレータ231は各ピッチラグ
ＬについてＬPの積の合計を計算する。

新たな各ピッチラグの前に、ラッチ226にはマルチプ
レクサ224を介して０が提供される。これでアキュムレ
ータ221は現在のピッチラグＬに関する自動相関EyLyLを
計算する準備が整う。アキュムレータ221内で、二乗値
（yL（ｎ））^２は加算器222の第１入力に提供される。
不足している合計はラッチ226により加算器222の第２入
力提供される。新たに計算された不足している合計は加
算器22により、マルチプレクサ224を介してラッチ226に
提供され格納される。ピッチラグＬに関する全てのＬP
値に対する累計の後、自動相関EyLyLはラッチ228に提供
され格納される。

新たな各ピッチラグの前に、ラッチ236にはマルチプ
レクサ234を介して０が提供される。これでアキュムレ
ータ231は、現在のピッチラグＬに関する交差相関ExPyL
を計算する準備が整う。アキュムレータ231内で、積xp
（ｎ）yL（ｎ）が、加算器232の第１入力に提供され
る。不足している合計はラッチ236により、加算器232の
第２入力に提供される。新たに計算された不足している
合計は加算器232により、マルチプレクサ234を介して、
ラッチ236に提供され、格納される。ピッチラグＬに関
する全てのＬP値に対する累計の後、交差相関ExPyLはラ
ッチ238に提供され格納される。

式47に示されるMSEは以下に説明する２つのサイクル
処理において計算される。

２つのサイクルの第１サイクルで、ラッチ238は知覚
的に重み付けされたスピーチサンプルと重み付けされた
合成スピーチサンプル間の交差相関ExPyLを、マルチプ
レクサ230を介して、乗算器240の第１入力に提供する。
循環バッファ259はスケールされたピッチゲイン値−2b
を、マルチプレクサ296を介して乗算器240の第２入力に
提供する。積−2bExPyLは乗算器240により、加算器242
の第１入力に提供される。加算器242の第２入力は、マ
ルチプレクサ246を介して０が提供される。加算器242の
出力はラッチ244に提供され格納される。循環バッファ2
59のラッチ262〜292内の値は、ラッチ276の出力をマル
チプレクサ294を介してラッチ278に提供することによ
り、及びラッチ292の出力をマルチプレクサ260を介して
ラッチ262に提供することにより、回転される。この回
転の後、ラッチ262、264、266、268、270、272、274、2
76、278、280、282、284、286、288、290及び292は、ラ
ッチ292、262、264、266、268、270、272、274、276、2
78、280、282、284、286、288、290に以前に含まれてい
た値を各々含む。ピッチサーチにおいて、循環バッファ
は、ラッチ262〜292及び循環バッファのマルチプレクサ
260及び294を含む。循環バッファ259の値を回転するこ
とにより、ラッチ292は第１及び第２サイクルで、−2b
及びb²を各々提供する。

２つのサイクルの第２サイクルで、ラッチ228は重み
付けされた合成スピーチサンプルの自動相関EyLyLを、
乗算器240の第１入力に提供する。循環バッファ259はス
ケールされたピッチゲイン値b²を、マルチプレクサ296
を介して乗算器240の第２入力に提供する。積b²EyLyLは
乗算器240により、加算器242の第１入力に提供される。
加算器242の第２入力には、マルチプレクサ246を介して
ラッチ244の出力積−2bExpyLが提供される。加算器242
は−2bExpyL＋b²EyLyLを、ラッチ244に提供し格納す
る。循環バッファ259のラッチ262〜292の値は、前述し
たように回転される。

以上の２サイクル処理は、スケールされたピッチゲイ
ン値の全ての８対（−2b、b²）について繰り返される。
現在のMSE値−2bExpyL＋b²EyLyLの計算に続く２つのサ
イクルの間、新たなMSE値が、−2b及びb²値の新たな対
を用いて計算される。ラッチ244が新MSE値に更新される
前に、現在のMSE値は、ラッチ250に格納された現在のピ
ッチサブフレームに関する現在の最小MSEと比較され
る。現在のMSE値−2bExpyL＋b²EyLyLは、ラッチ244によ
り減算器248のプラス入力に提供される。ラッチ250は現
在の最小MSE値を、減算器248のマイナス入力に提供す
る。制御要素220は減算器248からの差出力の結果をモニ
タする。この差がマイナスの場合、現在のMSE値は現在
のサブフレームに関する新たな最小MSEであり、ラッチ2
50に格納され、対応するピッチラグ概算及びピッチゲ
イン概算インデックスは制御要素220内で更新され
る。その差がマイナスではない場合、現在のMSE値は無
視される。

各ピッチサブフレームの前に、DSPコア４はコマンド
を最小化プロセッサ334に発送し、制御要素220に新たな
ピッチサブフレームが続くことを知らせる。このコマン
ドを受信すると、現在のピッチラグ及び現在のピッチゲ
インインデックスは制御要素220内で０に設定される。
重み付けされた合成スピーチサンプルの新たな各シーケ
ンスが最小化プロセッサ334に提供される前に、DSPコア
４はコマンドを最小化プロセッサ334に発送し、制御要
素220に重み付けされたスピーチサンプルの新たなシー
ケンスが続くことを知らせる。このコマンドを受信する
と、制御要素220は現在のピッチラグ及び現在のピッチ
ゲインインデックスを１だけインクリメントする。この
値は１のピッチラグインクリメント及び0.25のピッチゲ
インインクリメントに対応する。重み付けされた合成ス
ピーチサンプルの第１シーケンスが最小化プロセッサ33
4に提供されている間、現在のピッチラグ及び現在のピ
ッチゲインインデックスは１に等しくなる。この値はＬ
＝17のピッチラグ、及びｂ＝0.25の正規化されたピッチ
ゲインに対応する。又、各ピッチサブフレームの前に、
現在のピッチラグ概算及び現在のピッチゲイン概算イ
ンデックスは０に設定され、無効ピッチラグ及びピッ
チゲインを示す。各ピッチサブフレームの間、制御要素
220はラッチ244内の第１のマイナスMSEを検出する。こ
の値はラッチ250に格納され、対応するピッチラグ概算
及びピッチゲイン概算インデックスは制御要素220
内で更新される。これは各ピッチサブフレームでラッチ
250内の最小化MSEを初期化するために行われる。ピッチ
サブフレームの間にマイナスのMSE値が生成されなかっ
た場合、ピッチラグ概算及びピッチゲイン概算インデ
ックスはサブフレームの終わりで０になる。これらの
概算は制御要素220によりDSPコア４に提供される。DSP
コア４が無効ピッチラグ概算を受信した場合、最適ピッ
チゲインは０に設定され、＝０は零MSEに対応する。
ピッチフィルタのピッチゲインが０に設定されることに
より、ピッチラグは連続ではなくなる。DSPコア４が有
効ピッチラグ概算を受信すると、この値は最適ピッチ
ラグとして使用され、使用される最適ピッチゲインは１
〜８のピッチゲイン概算インデックスについて各々、0.
25、0.5、0.75、1.0、1.25、1.5、1.75、及び2.0であ
る。

ピッチサーチにおいて、式47のMSE関数の特性MSE（L,
b）により、計算量を減少できる。現在のピッチラグの
残りのMSE計算は、現在のピッチラグ内でまだ計算され
ている残りのMSE値が、ラッチ250に格納された現在の最
小MSEより小さいMSE値を生じ得ないと判断された場合に
中止できる。本実施例では、ピッチサーチ内の計算量を
節約するための３つの技術が、最小化プロセッサ334内
で採用される。１つの二次方程式が各ピッチラグ値Ｌに
ついて形成される。これら二次方程式の全ては原点ｂ＝
０及びMSE（L,b）＝０を通過する。ピッチサーチ動作で
は詳しくサーチされないが、ピッチゲイン値ｂ＝０は可
能なゲイン値のセットに含まれる。

第１の計算的節約方法は、ExpyLがマイナスの時、現
在のピッチサーチ処理でのMSE値の計算を中止すること
を含む。各サブフレームに関する最小MSE上の上限を０
に保証すると、全てのピッチゲイン値がプラスである。
マイナスのExpyLはプラスのMSE値を生じ、従って次に最
適な値である。

第２の計算的節約方法は、MSE関数の二次方程式的な
特徴に基づく現在のピッチラグのピッチサーチ処理での
残りのMSE値の計算を中止することを含む。MSE関数MSE
（L,b）は単調に増加するピッチゲイン値について計算
される。プラスのMSE値が現在のピッチラグについて計
算されたとき、現在のピッチラグに関する残りの全MSE
計算は、残りの全MSE値が同様にプラスであるとして中
止される。

第３の計算的節約方法は、MSE関数の二次方程式的特
徴に基づく現在のピッチラグのピッチサーチ処理での残
りのMSE値の計算を中止することを含む。MSE関数MSE
（L,b）は単調に増加するピッチゲイン値について計算
される。新たな最小MSEではないと判断される現在のピ
ッチラグ内で、MSE値が計算されるとき、及び新たな最
小MSEと判断された現在のピッチラグ内で、MSE値が既に
計算されたとき、現在のピッチラグ内の残りの全てのMS
E計算は、新たな最小MSEより少ない値になり得ないとし
て中止される。以上３つの計算量節約方法は、最小化プ
ロセッサ334の消費電力を著しく節約する。

ブロック76においてピッチ値は量子化される。各ピッ
チサブフレームについて、選択されたパラメータ及び
は送信コードPGAIN及びPLAGに変換される。最適ピッ
チラグインデックスは１と127（１と127を含む）の間
の整数である。

PLAGの値はとの両方に依存する。＝０の場合、
PLAG＝０、その他の場合、PLAG＝である。従って、PL
AGは７ビットを用いて示される。＝０の場合、PGIN＝
０、他の場合、PGAIN＝−１である。従って、PGINは
３ビットで示される。ここで、＝０及び＝１は両方
共、PGAIN＝０を生じる。これら２つの場合はPLAGの値
により区別され、第１の場合では０、第２の場合では０
以外である。

1/8の速度を除き、各ピッチサブフレームは、２つの
コードブックサブフレームを包含する。各コードブック
サブフレームについて、最適コードブックインデックス
及び最適コードブックゲインはブロック80のコード
ブックサーチ処理内で判断される。1/8の速度につい
て、１つのコードブックインデックス及び１つのコード
ブックゲインのみが判断され、そのコードブックインデ
ックスは送信の前に放棄される。

図９の実施例において、コードブック400により提供
される励起コードブックは2Mコードベクトルからなり、
ここでＭ＝７である。

この実施例での循環コードブックは、以下の表IVに示
される128個の値からなる。これらの値は10進で示さ
れ、ROM E114に格納されている。

コードブックベクトルインデックスＩ及びコードブッ
クゲインＧを選択するのに用いる方法は、ピッチサーチ
処理に用いる方法と同様な合成分析法（analysis−by−
synthesis method）である。選択されたコードブックイ
ンデックス及び選択されたコードブックゲインは、
及びの許容値であり、これらの値は重み付けされた
合成スピーチyI（ｎ）と、ピッチ概算除去された知覚的
に重み付けされたスピーチxC（ｎ）の間の式50の平均二
乗エラーMSE（I,G）を最小にする値である。図９におい
て、重み付けされたスピーチxC（ｎ）は次のように発生
する。現在のサブフレームに関するピッチサーチ内に発
生した同一の知覚的に重み付けされたスピーチｘ（ｎ）
がここでは使用される。1/8の速度内にピッチサーチが
ないために、ｘ（ｎ）がこの速度に関するコードブック
サーチ内に発生される。ｘ（ｎ）は加算器410の第１入
力に提供される。現在のサブフレーム及びピッチフィル
タ506の現在の状態メモリに関するピッチサーチにおい
て抽出された最適ピッチラグ及び最適ピッチゲイン
を用いて、ピッチ合成フィルタ506のZIR p zir（ｎ）が
ZIR要素406内で計算される。このZIRは重み付けされた
合成フィルタ408を通り、その出力p a zir（ｎ）は加算
器410のｘ（ｎ）から減算される。加算器410の出力xC
（ｎ）は正規化され、最小化プロセッサ412に提供され
る。

コードブックベクトルＣI（ｎ）が、コードブック400
により、コードブックインデックスＩに応答し、式53に
従って提供される。現在のピッチサブフレームに関する
ピッチサーチ処理において既に決定されている重み付け
された合成フィルタ404のインパルス応答ｈ（ｎ）が、
この実施例では用いられる。しかし、1/8の速度では、
ｈ（ｎ）は重み付けされた合成フィルタ404のコードブ
ックサーチで計算される。本実施例では、インパルス応
答ｈ（ｎ）は、最初の20のサンプルに省略される。

コードブックの再帰的特性のために、ピッチサーチで
用いられるものと同様な再帰的コンボリューション処理
が、コードブックサーチに使用される。このコンボリュ
ーションは次の式52のようにして計算される。

インデックスＩに関するコードブックベクトルＣI
（ｎ）は次式53のように定義される。

全コンボリューションは式54に従ってインデックスＩ＝
０について行われる。出力y0（ｎ）はRAM C182に格納さ
れる。他のインデックスＩ＝１〜Ｉ＝127について、コ
ンボリューションは次式55〜57に示すように再帰的に行
われる。

ピッチサーチでのように、コードブックサーチ再帰的
コンボリューションの実行は、DSPコア４内の３分割RAM
及びROM E114により最適化される。

式56内のコンボリューション値を計算し、各クロック
サイクルで結果を生成することが可能となる。例えば、
単一サイクルにおいて、y18（10）が計算され、y18
（９）が格納され、y17（10）がフェッチされ、ｈ（1
0）がフェッチされる。従って、前述の式56は各クロッ
クサイクルで１つの結果を生成できる。各クロックサイ
クルで式57に関する結果を生成することも可能である。
例えば、単一クロックサイクルで、y18（24）が計算さ
れ、y17（24）がフェッチされ、y18（23）が格納され
る。

式56及び57を実行することにより、各コードブックイ
ンデックス更新の間で、以前に計算した重み付けされた
合成スピーチサンプルyI−１（ｎ−１）を同一元のRAM
に移動する必要がない。この式56及び57を実行する能力
は、ピンポン処理と呼ばれる格納機構及びハードウエア
容量が必要になり、このピンポン処理は発送元（sourc
e）及び発送先（destination）のRAMが各インデックス
更新の間でスワップされる。奇数コードブックインデッ
クス値についてyI（ｎ）を計算するとき、yI−１（ｎ−
１）値が３つのRAM中の第２のRAMからフェッチされ、結
果は第１のRAMに格納される。このピンポン処理によ
り、各コードブックインデックス更新の間に、以前計算
したyI−１（ｎ−１）値を同一RAMに移動する必要がな
くなる。

図10はコードブックサーチの再帰的部分（初期の非再
帰的及び再帰的コンボリューションの両方を含む）の実
行を示すフローの一実施例である。ブロック414では、
コードフックインデックスＩは最も小さい値（本実施例
では０）に初期化される。サンプル番号ｎ及びインデッ
クスｍは０に設定され、y0（ｎ）の値は０に設定され
る。ブロック416〜424は、非再帰的方法で計算される初
期コンボリューションループを形成する。初期コンボリ
ューションの計算（ここでＩ＝０）は次式58に従って行
われる。

初期コンボリューションの計算は固定長ループを使用
し、計算の複雑性を減少している。このようにして、式
58の内部ループ（ブロック320〜324）内に、可変長ルー
プ構造を設定するために必要なオーバーヘッドは避けら
れる。各y0（ｎ）値は、それが計算された後に最小化プ
ロセッサ412に送られる。

ブロック416はサンプルインデックスｎをテストす
る。ｎがコードブックサブフレーム長ＬCに等しい場
合、第１コンボリューションは完了し、フローはブロッ
ク426に移行する。ブロック416で、ｎがコードブックサ
ブフレーム長より小さい場合、フローはブロック420に
移行する。ブロック430はインデックスｍをテストす
る。ｍがこの実施例でフィルタインパルス応答長20に等
しい場合、現在の反復は完了し、フローはブロック418
に移行し、ここでｍは０に設定され、ｎはインクリメン
トされる。フローはブロック416に戻る。ブロック420
で、ｍがフィルタインパルス応答長20より少ない場合、
フローはブロック434に移行し、ここで部分的合計が累
計される。フローはブロック422に移行し、ここでイン
デックスｍはインクリメントされ、フローはブロック42
0に進む。

ブロック414から424により形成された初期コンボリュ
ーションループに含まれる動作は、DSPコア４内で実行
され、ここで適切なピンポン処理が提供され、ブロック
424に示すような積の累計を行うことができる。次の動
作はピンポン計算処理を示し、これは単一クロックサイ
クルでDSPコア４内で行われる。フィルタ応答値ｈ（ｍ
＋１）がRAM A104からフェッチされ、AREG130に提供さ
れる。C0REG164内に存在する部分和y0（ｎ＋ｍ−１）
は、マルチプレクサ168及び180を介してRAM C182に提供
される。この部分和y0（ｎ＋ｍ−１）はRAM C182により
DREG156に提供される。AREG130及びBREG134内の各値ｈ
（ｍ）及びＣI（ｎ）は乗算器132に提供される。乗算器
132の出力は、マルチプレクサ138及びディセーブルされ
たバレルシフター140を介して、加算器146の第１入力に
提供される。部分和y0（ｎ＋ｍ）はDREG156により、マ
ルチプレクサ154、ディセーブルされたインバータ152及
びディセーブルされたバレルシフター150を介して、加
算器146の第２入力に提供される。本実施例では、中心
がクリップされた（clipped）ガウスコードブック（Gau
ssian codebook）ＣI（ｎ）が大多数の０値を含む。こ
の条件を節電特性として利用するために、DSPコア４は
先ず、コードブックベクトルがブロック424内で０か否
かチェックする。０の場合、ブロック424で通常行われ
る前述の乗算及び加算ステップはスキップされる（skip
ped）。この処理は乗算及び加算動作の約80％を除去
し、従って電力が節約できる。加算器146の出力はマル
チプレクサ148を介してC0REG164に提供される。C0REG内
のこの値はマルチプレクサ168及び180を介してRAM C182
に提供される。インデックスｎがブロック416内のその
最大許容値に達すると、初期コンボリューションは完了
し、RAM C182内の部分和はコンボリューションの最終結
果となる。

初期のコンボリューションが完了すると、フローはブ
ロック426に移行し、ここで再帰的コンボリューション
が、他のコードブックインデックス値に関する計算にお
いて行われる。

ブロック426において、サンプルインデックスｎは０
に設定され、コードブックインデックスＩはインクリメ
ントされる。フローはブロック428に移行する。ブロッ
ク428はＩをテストする。Ｉが128（本実施例での最大コ
ードブックインデックス値）以上の場合、フローはブロ
ック430に移行し、ここでコードブックサーチ動作は終
結する。Ｉが127以下の場合、フローはブロック432に移
行する。ブロック432は前述のピンポン動作を制御す
る。ブロック432では、Ｉが偶数か奇数か判定される。
Ｉが偶数の場合、フローはブロック442に移行する（ケ
ースＩで説明する動作）。Ｉが奇数の場合、フローはブ
ロック434に移行する（ケースIIで説明する動作）。

ケースＩ（コードブックインデックスＩが偶数の場合） ブロック442では、yI（０）が式55に従って計算され
る。アドレスユニットA102はアドレス値をRAM A104に提
供し、RAM A104はこれに応じてｈ（０）をマルチプレク
サ108を介して、AREG130に提供する。同一クロックサイ
クルで、アドレスユニットE112はアドレス値をROM E114
に提供し、ROM E114はこれに応じてＣI（０）をマルチ
プレクサ116を介してBREG134に提供する。次のサイクル
の間、AREG130はｈ（０）を、及びBREG134はＣI（０）
を乗算器132に提供し、ここで２つの値は乗算され、そ
の積はマルチプレクサ138を介して、及びディセーブル
されたバレルシフター140を介して加算器146の第１入力
に供給される。加算器146の第２入力にはマルチプレク
サ154、ディセーブルされたインバータ要素152及びバレ
ルシフター152を介して０が提供される。加算器146の出
力はC0REG164にマルチプレクサ148を介して提供され
る。同一クロックサイクルの間、yI−１（０）及びｈ
（１）がRAM B122及びRAM A104からフェッチされ、DREG
156及びAREG130に、マルチプレクサ158及び100を各々介
して提供される。

ブロック444では、合成されたスピーチサンプルイン
デックスｎはインクリメントされる。制御ブロック446
では、合成スピーチサンプルインデックスｎが20より小
さい場合、フローはブロック448に進む。

ブロック448では、新たなyI（ｎ）が各クロックサイ
クルで式56に従って計算される。yI−１（ｎ−１）及び
ｈ（ｎ）の値を初期化するためにブロック448の最初の
反復に先立って、適当な設定がブロック442内で前述し
たように行われる。yI（19）の最終値を格納するため
に、ブロック448の最後の反復の次に、適当なクリーン
アップも必要である。

ブロック448の最初の反復において、ブロック442で計
算されたyI（０）は、C0REG164内に存在する。C0REG164
はyI（０）を、マルチプレクサ168及び180を介して、RA
M C182に提供し、アドレスユニットC186からRAM C182に
提供されるアドレス値により格納する。

ブロック448では、次の動作が単一クロックサイクル
で実行される。yI−１（ｎ）値はRAM B122により、アド
レスユニットB120により提供されるアドレスに従い、マ
ルチプレクサ118及び158を介して、DREG156に提供され
る。インパルス応答値ｈ（ｎ＋１）はRAM A104により、
アドレスユニットA102により提供されるアドレスに従っ
て、マルチプレクサ108を介して、AREG130に提供され
る。DREG156はyI−１（ｎ−１）を、マルチプレクサ15
4、ディセーブルされたインバータ要素152、及びバレル
シフター150を介して、加算器146の第１入力に提供す
る。AREG130はｈ（ｎ）を、及びBREG134はＣI（ｎ）を
乗算器132に提供し、ここで２つの値は乗算され、その
積はマルチプレクサ138を介して乗算器132により、デイ
セーブルされたバレルシフター140を介して、加算器146
の第２入力に提供される。加算器146の出力はマルチプ
レクサ148を介してC0REG164に提供される。以前の反復
で計算されたC0REG164の値は、マルチプレクサ168及び1
80を介してRAM C182に格納され、最小化プロセッサ412
に提供される。

制御ブロック446では、合成されたスピーチサンプル
インデックスｎが20に等しい場合、最後の反復で計算さ
れたyI（19）は、フローがブロック454に進む前に、マ
ルチプレクサ168及び124を介して、循環バッファ内のRA
M B122に格納され、最小化プロセッサ412に提供され
る。

ケースＩの終わり ケースII（コードブックインデックスＩが奇数の場合） ブロック434において、yI（０）が式55に従って計算
される。アドレスユニットA102はRAM A104にアドレス値
を提供し、RAM A104はこれに応じてｈ（０）をマルチプ
レクサ108を介してAREG130に提供する。同一クロックサ
イクルで、アドレスユニットE112はアドレス値をROM E1
14に提供し、ROM E114はこれに応じてＣI（０）をマル
チプレクサ116を介してBREG134に提供する。次のサイク
ルの間、AREG130はｈ（０）を、及びBREG134はＣI
（０）を乗算器132に提供し、ここで２つの値は乗算さ
れ、その積は乗算器138を介して、ディセーブルされた
バレルシフター140を介して加算器146の第１入力に提供
される。加算器146の第２入力には、マルチプレクサ15
4、ディセーブルされたインバータ要素152、及びバレル
シフター152を介して０が提供される。加算器146の出力
はC0REG164にマルチプレクサ148を介して提供される。
同一クロックサイクルの間、yI−１（０）及びｈ（１）
は、RAM C182及びRAM A104からフェッチされ、DREG156
及びAREG130に、マルチプレクサ158及び100を各々介し
て提供される。

ブロック436では、合成されたスピーチサンプルイン
デックスｎがインクリメントされる。制御ブロック438
では、合成されたスピーチサンプルインデックスｎが20
より小さい場合、フローはブロック440に進む。

ブロック440では、新たなyI（ｎ）値が各クロックサ
イクルで、式56に従って計算される。yI−１（ｎ）及び
ｈ（ｎ）の値を初期化するために、ブロック440の最初
の反復に先立って必要な適当な設定が、前述したように
ブロック434で行われる。yI（19）の最終値を格納すた
めに、ブロック440の最後の反復の次に、適当なクリー
ンアップも必要である。

ブロック440の最初の反復において、ブロック434で計
算されたyI（０）はC0REG164内に存在する。C0REG164は
yI（０）を、マルチプレクサ168及び180を介して、RAM
B122に、アドレスユニットB120からのRAM Bのアドレス
値を用いて格納する。yI（０）はRAM B122に提供される
のと同時に、最小化プロセッサ412に提供る。

ブロック440では、次に示す動作が単一クロックサイ
クルで実行される。yI−１（ｎ）値はRAM C182により、
アドレスユニットC184により提供されるアドレスに従っ
て、マルチプレクサ158を介してDREG156に提供される。
インパルス応答ｈ（ｎ＋１）はRAM A104により、アドレ
スユニットA102により提供されるアドレスに従って、マ
ルチプレクサ108を介してAREG130に提供される。DREG15
6はyI−１（ｎ−１）を、マルチプレクサ154、ディセー
ブルされたインバータ要素152、及びバレルシフター150
を介して加算器146の第１入力に提供する。AREG130はｈ
（ｎ）を、及びBREG134はＣI（ｎ）を乗算器132に提供
し、ここで２つの値は乗算され、その積は乗算器132に
より、マルチプレクサ138を介し、バレルシフター140を
介して、加算器146の第２入力に提供される。加算器146
の出力はマルチプレクサ148を介してC0REG164に提供さ
れる。以前の反復で計算されたC0REG164の値は、マルチ
プレクサ168及び124を介してRAM B122に格納され、最小
化プロセッサ412に提供される。

ブロック436では、合成されたスピーチサンプルイン
デックスｎはインクリメントされる。制御ブロック438
では、合成されたスピーチサンプルインデックスｎが20
に等しい場合、フローがブロック454に進む前に、最終
反復で計算されたyI（19）はマルチプレクサ168及び124
を介して、RAM B122に提供され、RAM B122の循環バッフ
ァ内に格納され、最小化プロセッサ412に提供される。

ケースIIの終わり ブロック454の最初の反復の前に、yI−１（19）がRAM
B122内の循環バッファからフェッチされ、BREG134にロ
ードされる。yI−１（20）がRAM B122内の循環バッファ
からフェッチされ、BREG134にロードされた後、yI−１
（19）はBREG134からC0REG164へ移動される。

ブロック454では、新たなyI（ｎ）が、各クロックサ
イクルで式57に従って計算される。次の動作が単一クロ
ックサイクルの間に実行される。yI−１（ｎ−２）がBR
EG134によりC0REG164に提供される。yI−１（ｎ−３）
はRAM B122内の循環バッファからフェッチされれ、BREG
134にロードされる。C0REG164に存在するyI−１（ｎ−
１）は最小化プロセッサ412に提供される。ブロック454
の最終反復の次に、yI−１（ＬC−２）がRAM B122内の
循環バッファから削除される。各コードブックインデッ
クスにおいて、RAM B122内の循環バッファに対して要素
を加え及び要素を減算することにより、循環バッファの
サイズはＬC−19に維持される。RAM B122内の循環バッ
ファの導入は、アドレスユニットB120内の専用アドレス
レジスタを介して行われ、このレジスタはシーケンシャ
ルメモリが自動的に循環形式でアドレスできるように、
丸め込み点を示す。

ブロック450では、合成されたスピーチサンプルイン
デックスｎがインクリメントされる。制御ブロック452
では、合成されたスピーチサンプルインデックスｎがＬ
Cより小さい場合、フローは再びブロック454に戻る。合
成されたスピーチサンプルインデックスｎがＬCに等し
い場合、全てのyI（ｎ）値が現在のコードブックインデ
ックス値Ｉについて計算されており、フローはブロック
426に戻る。

合成されたスピーチサンプルyI（ｎ）の計算に先立
ち、知覚的に重み付けされたスピーチサンプルxC（ｎ）
の長さＬCのシーケンスは、最小化プロセッサ412に提供
される。前述したように、コードブックベクトルインデ
ックス値Ｉ＝０からＩ＝127までの合成されたスピーチ
サンプルyI（ｎ）の長さＬCのシーケンスは、初期及び
再帰的コンボリューション計算の間に、最小化プロセッ
サ412に提供される。合成されたスピーチサンプルは最
小化プロセッサ412に次々に提供される。最小化プロセ
ッサ412は合成された各スピーチサンプルシーケンスyI
（ｎ）の自動相関、及び合成された各スピーチサンプル
シーケンスyI（ｎ）と知覚的に重み付けされたスピーチ
サンプルxC（ｎ）のシーケンスとの間の交差相関を計算
する。これらの相関値から、最小化プロセッサ412は、
合成された各スピーチサンプルシーケンスyI（ｎ）と知
覚的に重み付けされたスピーチサンプルxC（ｎ）のシー
ケンスとの間のMSE相対測定値を計算する。各コードブ
ックベクトルＩについて、MSEは合成されたスピーチサ
ンプルシーケンスのコードブックゲインＧの有り得る全
ての値に関して計算される。最小化プロセッサ412は、
全てのコードブックベクトルインデックス値Ｉに対する
最小MSE、及び有り得るコードゲイン値Ｇを、現在のコ
ードブックベクトルインデックスＩと現在のコードブッ
クゲインＧを介して、最小MSEの値を維持することによ
り計算する。最小MSEに対応するコードブックベクトル
インデックス概算及びコードブックゲインインデック
ス概算も、最小化プロセッサ412により保持される。
新MSE値は最小化プロセッサ412内に維持されているMSE
最小値と各々比較される。新MSEが最小MSEより小さい場
合、最小MSEは新MSE値に置き代わり、コードブックベク
トルインデックス概算及びコードブックゲイン概算イ
ンデックスは更新され、新たな最小MSEを反映する。
最小化プロセッサ412に保持されている最小MSEと、対応
するコードブックベクトルインデックス概算及びコー
ドブックゲイン概算インデックスは、各コードブック
サブフレームで、そのコードブックサブフレームの間に
計算された第１のMSE値を用いて初期化される。全ての
コードブックベクトルインデックスＩ及び全てのコード
ブックゲイン値Ｇが検討された後、コードブックベクト
ルインデックス概算及びコードブックゲイン概算イン
デックスは各々、現在のコードブックサブフレームに
対する最適なコードブックベクトルインデックス及び最
適なコードブックゲインインデックスである。最小化プ
ロセッサ412は最適なコードブックベクトルインデック
ス及び最適なコードブックゲインインデックスを、
入力ポート12を介してDSPコア４に提供する。最適なコ
ードブックベクトルインデックス及び最適なコードブ
ックゲインインデックスは、知覚的に重み付けされた
スピーチサンプルxC（ｎ）と、重み付けされた合成スピ
ーチサンプルyI（ｎ）の間の最小MSEを生じるものであ
る。MSEは次式59〜61によって示されるコードブックイ
ンデックスＩと、コードブックゲインＧの関数である。

ExCxCは知覚的に重み付けされたスピーチサンプルxC
（ｎ）の自動相関である。ExCyIは知覚的に重み付けさ
れたスピーチサンプルxC（ｎ）と、重み付けされた合成
スピーチサンプルyI（ｎ）の間の自動相関である。EyIy
Iは知覚的に重み付けされた合成スピーチサンプルyI
（ｎ）の自動相関である。

知覚的に重み付けされたスピーチサンプルxC（ｎ）の
自動相関ExCxCは、コードブックゲインＧの関数ではな
い。ExCxCは各コードブックサブフレームの間、一定値
であるから、最適コードブックベクトルインデックス及
び最適コードブックゲインの選択に影響することはな
い。コードブックベクトルインデックスＩ及びコードブ
ックゲインＧに対する式59〜61の最小化は、次の式62の
最小化処理と等価である。

MSE（I,G）＝−2GEx_Cy_I＋G²Ey_Iy_I （62） 最小化プロセッサ412は、重み付けされた合成スピー
チサンプルシーケンスyI（ｎ）の自動相関EyIyI、及び
知覚的に重み付けされたスピーチサンプルシーケンスxC
（ｎ）と、重み付けされた合成スピーチサンプルシーケ
ンスyI（ｎ）の間の自動相関ExCyIを計算する。各相関
対（ExCyI,EyIyI）に対して、最小化プロセッサ412は、
前述の式62に従って、コードブックゲインＧのセットに
ついて、相対MSEを計算する。相関ExCyI及びEyIyIの計
算は、最小化プロセッサ412内で同時に行われる。相対M
SE値が計算され、MSE最小化に関する決定がコードブッ
クベクトルインデックスＩについて行われる一方で、相
関値はコードブックベクトルインデックスＩ＋１につい
て計算される。

図6a及び6bは最小化プロセッサ412の一実施例を示
す。知覚的に重み付けされたスピーチサンプルxC（ｎ）
は、DSPコア４により、最小化プロセッサ412に提供され
る。コードブックゲイン値の２つのセットはDSPコア４
により最小化プロセッサ412に提供される。１つのセッ
トはプラスのコードブックゲイン値Ｇのためのもので、
第２のセットはマイナスのコードブックゲイン値−Ｇの
ためのものである。最大定格速度及び1/2定格におい
て、スケールされたコードブックゲイン値−2G（＋4.0d
Bステップで、Ｇ＝−4.0dB〜Ｇ＝＋8.0dB）がDSPコア４
により、マルチプレクサ260を介して、ラッチ292、28
8、284及び280の格納部に各々提供される。1/4定格及び
1/8では、スケールされたコードブックゲイン値−2G
（＋2.0dBステップで、Ｇ＝−4.0dB〜Ｇ＝＋2.0dB）がD
SPコア４により、マルチプレクサ260を介して、ラッチ2
92、288、284及び280の格納部に各々提供される。対応
するスケールされたコードブックゲイン値G²は、マルチ
プレクサ260を介して、ラッチ290、286、282及び278の
格納部に各々提供される。最大定格速度及び1/2定格に
おいて、スケールされたコードブックゲイン値2G（＋4.
0dBステップで、Ｇ＝−4.0dB〜Ｇ＝＋8.0dB）がマルチ
プレクサ260を介して、ラッチ276、272、268及び264の
格納部に各々提供される。1/4定格及び1/8定格では、ス
ケールされたコードブックゲイン値2G（＋2.0dBステッ
プで、Ｇ＝−4.0dB〜Ｇ＝＋2.0dB）がマルチプレクサ26
0を介して、ラッチ276、272、268及び264の格納部に各
々提供される。対応するスケールされたコードブックゲ
イン値G²は、マルチプレクサ260を介して、ラッチ274、
270、266及び262の格納部に各々提供される。マルチプ
レクサ260は値をラッチ262に直接提供する。ラッチ262
はラッチ264に値を直接提供する。ラッチ276はラッチ27
8に値をマルチプレクサ249を介して提供する。ラッチ29
0はラッチ292に値を直接提供する（以下同様）。ラッチ
262〜292のシフト値及びマルチプレクサ294により、マ
ルチプレクサ260を介して循環バッファ259内の全てのラ
ッチに値を提供できる。コードブックサーチにおいて、
２つの循環バッファが循環バッファ259内に提供され
る。知覚的に重み付けされたスピーチサンプルxC
（ｎ）、及びコードブックゲイン値の格納の次に、重み
付けされた合成スピーチサンプルyI（ｎ）のシーケンス
がラッチ210に提供される。重み付けされた合成スピー
チサンプルyI（ｎ）はラッチ210により、乗算器216の２
つの入力に提供され、乗算器216は重み付けされた合成
スピーチサンプルの二乗（yI（ｎ））^２を生成する。ラ
ッチ210も重み付けされた合成スピーチサンプルyI
（ｎ）を、乗算器218の第１入力に提供する。RAM X212
は知覚的に重み付けされたスピーチサンプルxC（ｎ）
を、ラッチ214を介して乗算器218の第２入力に提供す
る。乗算器218は積xC（ｎ）yI（ｎ）を計算する。新た
な二乗（yI（ｎ））^２及び新たな積xC（ｎ）yI（ｎ）
は、乗算器216及び218により、各サイクルで各々計算さ
れる。サンプルインデックスｎは０からＬC−１まで、
各コードブックベクトルインデックスＩについて変化す
る。

重み付けされた合成スピーチサンプルの二乗（yI
（ｎ））^２はアキュムレータ221に提供される。積xC
（ｎ）yI（ｎ）はアキュムレータ231に提供される。ア
キュムレータ221は、各コードブックベクトルインデッ
クスＩに対するＬC二乗の合計を計算する。アキュムレ
ータ231は各コードブックベクトルインデックスＩに対
するＬC積の合計を計算する。

新たな各コードブックベクトルインデックスの前に、
ラッチ226にはマルチプレクサ224を介して０が提供され
る。これでアキュムレータ221は、現在のコードブック
ベクトルインデックスＩに対する自動相関Ey1y1を計算
する準備が整う。アキュムレータ221では、二乗（yI
（ｎ））^２が加算器222の第１入力に提供される。不足
している合計はラッチ226により加算器222の第２入力に
提供される。新たに計算された不足している合計は加算
器222により、マルチプレクサ224を介してラッチ226に
格納される。コードブックベクトルインデックスＩに関
する全てのＬCに対する累計の後、自動相関Ey1y1はラッ
チ228に格納される。

新たな各コードブックベクトルの前に、ラッチ236に
は、マルチプレクサ234を介して０が提供される。これ
でアキュムレータ231は現在のコードブックベクトルイ
ンデックスＩに対する交差相関ExCy1を計算する準備が
整う。アキュムレータ231では、積xC（ｎ）yI（ｎ）が
加算器232の第１入力に提供される。不足している合計
はラッチ236により加算器232の第２入力に提供される。
新たに計算された不足合計は、加算器232により、マル
チプレクサ234を介してラッチ236に格納される。コード
ブックベクトルインデックスＩに対する全てのＬC値に
ついて累計した後、交差相関ExCy1はラッチ238に格納さ
れる。

式62により示されるMSEは、以下に説明する２サイク
ル処理により計算される。

２サイクルの第１サイクルにおいて、ラッチ238は知
覚的に重み付けされたスピーチサンプルと重み付けされ
た合成スピーチサンプル間の交差相関ExCy1を、マルチ
プレクサ230を介して乗算器240の第１入力に提供する。
制御要素220はラッチ238により提供されたExCy1をモニ
タする。ExCy1がマイナスではない場合、ラッチ292はス
ケールされたコードブックゲイン値−2Gを、マルチプレ
クサ296を介して乗算器240の第２入力に提供する。その
積−2GExCy1は乗算器240により加算器242の第１入力に
提供される。ExCy1がマイナスの場合、ラッチ276はスケ
ールされたコードブックゲイン値2Gを、マルチプレクサ
296を介して乗算器240の第２入力に提供する。その積2G
ExCy1は乗算器240により、加算器242の第１入力に提供
される。加算器242の第２入力にはマルチプレクサ246を
介して０が提供される。加算器242の出力はラッチ244に
格納される。ExCy1の符号は制御要素220に格納される。
ExCy1の１及び０の符号は、ExCy1のマイナス及び非マイ
ナスに各々対応する。ラッチ262〜276内の値は、ラッチ
276の出力をラッチ262にマルチプレクサ260を介して提
供することにより回転する。この回転の後、ラッチ26
2、264、266、268、270、272、274及び276は、以前、ラ
ッチ276、262、264、266、268、270、272及び274に各々
含まれていた値を含むことになる。ラッチ278〜292内の
値は、ラッチ292の出力をラッチ278にマルチプレクサ29
4を介して提供することにより回転する。この回転の
後、ラッチ278、280、282、284、286、288、290及び292
は、以前、ラッチ292、278、280、282、284、286、288
及び290に各々含まれていた値を含むことになる。１つ
の循環バッファはラッチ262〜276及びマルチプレクサ26
0を含む。第２循環バッファはラッチ278〜292及びマル
チプレクサ294を含む。循環バッファ259内の２つの循環
バッファの第１のバッファの値を回転することにより、
ラッチ292は第１及び第２サイクルに−2G及びG²を提供
する。相関及び交差相関値の各対について、１つのコー
ドブックゲイン対のセットのみが循環バッファ259によ
り提供される。コードブックゲイン対のセットが、ExCy
1のマイナスの値について、ラッチ262〜276及びマルチ
プレクサ260からなる循環バッファにより提供される。
コードブックゲイン対のセットが、ExCy1の非マイナス
の値について、ラッチ278〜292及びマルチプレクサ260
からなる循環バッファにより提供される。

２サイクルの第２サイクルでは、ラッチ228はEy1y1
を、マルチプレクサ230を介して乗算器240の第１入力に
提供する。マルチプレクサ296を介して、ラッチ276及び
292はコードブックゲイン値G²を、ExCy1のマイナス及び
非マイナスの値に対応して、乗算器240の第２入力に各
々提供する。その積G²Ey1y1は乗算器240により、加算器
242の第１入力に提供される。加算器242の第２入力に
は、マルチプレクサ246を介してラッチ244の出力±2GEx
Cy1が提供される。加算器242は±2GExCy1＋G²Ey1y1をラ
ッチ244に格納する。循環バッファ259のラッチ262〜292
の値は前述したように回転される。

前述の２サイクル処理は、各コードブックインデック
スＩに対するコードブックゲイン値の４つの全ての対
（±2G,G²）について繰り返される。現在のMSE値±2GEx
Cy1＋G²Ey1y1の計算に続く２サイクルの間、新たなMSE
値が±2G及びG²値の次の対を用いて計算される。ラッチ
244が新たなMSE値で更新される前に、現在のMSE値は、
ラッチ250に格納されている現在のコードブックサブフ
レームに対する最小MSEと比較される。現在のMSE値±2G
ExCy1＋G²Ey1y1は、ラッチ244により減算器248のプラス
入力に提供される。ラッチ250は現在の最小MSE値を減算
器248のマイナス入力に提供する。制御要素220は減算器
28から出力される結果的な差をモニタする。この差がマ
イナスの場合、現在のMSE値は現在のコードブックサブ
フレームに対する新たな最小MSEであり、ラッチ250に格
納され、それに対応するコードブックベクトルインデッ
クス概算、及びコードブックゲイン概算インデックス
は制御要素220内で更新される。この差が非マイナス
の場合、現在のMSE値は無視される。

各コードブックサブフレームの前に、DSPコア４は最
小化プロセッサ412にコマンドを発送し、制御要素220に
新コードブックサブフレームが続くことを知らせる。こ
のコマンドを受信すると、現在のコードブックベクトル
インデックス及び現在のコードブックゲインインデック
スは制御要素220において０に設定される。重み付けさ
れた合成スピーチサンプルの新たな各シーケンスが最小
化プロセッサ412に提供される前に、DSPコア４は最小化
プロセッサ412にコマンドを発送し、制御要素220に重み
付けされた合成スピーチサンプルの新たな各シーケンス
が続くことを知られる。このコマンドを受信すると、制
御要素220は現在のコードブックベクトルインデックス
及び現在のコードブックゲインインデックスを１だけイ
ンクリメントし、これは１のコードブックベクトルイン
デックスのインクリメント及び速度に応じて2dB又は4dB
のコードブックゲインのインクリメントに対応する。重
み付けされた合成スピーチサンプルの第１シーケンスが
最小化プロセッサ412に提供される間、現在のコードブ
ックベクトルインデックス及び現在のコードブックゲイ
ンインデックスは１に等しく、これは０のコードブック
インデックスベクトル及び速度に応じて−8dB又は−4dB
のコードブックゲインのインクリメントに対応する。各
コードブックサブフレームの間、第1MSE値はラッチ250
に格納され、対応するコードブックベクトルインデック
ス概算及びコードブックゲイン概算インデックスは
制御要素220内で更新される。これは、各コードブック
サブフレームで最小MSEを初期化するために行われる。
最小MSE概算に対応するコードブックベクトルインデッ
クス及びコードブックゲインインデックスは、制御要素
220によりDSPコア４に、最小MSEに対応する交差相関ExC
y1の符号と共に提供される。DSPコア４はExCy1に関する
１を受信すると、最適コードブックゲインを−Ｇに設定
する。DSPコア４は制御要素220により提供されるコード
ブックベクトルインデックス概算及びコードブックゲイ
ン概算インデックスを使用して、最適コードブックベク
トル及び最適コードブックゲインを決定する。最大定格
速度及び1/2定格で、最適コードブックゲインＧは、コ
ードブックゲインインデックス＝１〜＝４の各々に
ついて、−4dB、0dB、＋4dB及び＋8dBである。1/4定格
及び1/8定格で、最適コードブックゲインＧは、コード
ブックゲインインデックス＝１〜＝４の各々につい
て、−4dB、−2dB、0dB及び＋2dBである。

コードブックサーチにおいて、式62のMSE関数MSE（I,
G）の特性により、コンピュータ処理を節約できる。現
在のコードブックベクトルに対する他のMSE計算は、残
りのMSE値が（現在のコードブックベクトルについての
計算が行われていても）ラッチ250内に格納された現在
の最小MSEより少ないMSE値を生じることはないと判断さ
れた場合、中止できる。本実施例では、コードブックサ
ーチでのコンピュータ計算を節約するために３つの技術
が、最小化プロセッサ412において適用される。MSE関数
MSE（I,G）はＧ内で二次方程式である。１つの二次方程
式が各コードブックベクトルインデックスＩについて計
算される。これら全ての二次方程式は原点Ｇ＝０及びMS
E（I,G）＝０を通る。

第１のコンピュータ処理の節約は、ExCy1の符号に応
じて、プラス又はマイナスのコードブックゲイン値の一
方をサーチすることを含む。ExCy1のマイナスの値及び
マイナスのゲイン値は、式62の項−2GExCy1に対してマ
イナスの値を生じる。ExCy1のプラスの値及びプラスの
ゲイン値も、式62の項−2GExCy1に対してマイナスの値
を生じる。なぜなら、式62の項G²EyIyIは常にプラス
で、項−2GExCy1のマイナスの値はMSEを最小化する傾向
があるからである。コードブックゲイン対の２つのセッ
トは循環バッファ259に提供され、１つはプラスのコー
ドブックゲイン値で、第２のものはマイナスコードブッ
クゲイン値である。このようにして、ゲイン値の４つの
対のみが、各コードブックベクトルインデックスＩに対
して８つのゲイン対の代わりに使用される。

第２のコンピュータ処理節約方法は、MSE関数の二次
方程式的特徴に基づいて、現在のコードブックベクトル
のコードブックサーチ処理での他のMSE値の計算を中止
することを含む。MSE関数MSE（I,G）は、単調に増加す
るコードブックゲイン値について計算される。プラスの
MSE値が現在のコードブックベクトルについて計算され
たとき、現在のコードブックベクトルに対する残り全て
のMSE計算は、対応するMSE値が現在のMSE値より大きい
として中止される。

第３のコンピュータ処理節約方法は、MSE関数の二次
方程式的特徴に基づいて、現在のコードブックインデッ
クスベクトルのコードブックサーチ処理での他のMSE値
の計算を中止することである。MSE関数MSE（I,G）は、
単調に増加するコードブックゲイン値について計算され
る。MSE値が、新たな最小MSEではないと判断された現在
のコードブックベクトル内で計算されるとき、及びMSE
値が、新たな最小MSEであると既に判断された現在のコ
ードブックベクトル内で計算されたとき、現在のコード
ブックベクトルでの残り全てのMSE計算は、残りのMSE値
は新たなMSEより小さくなくことはないとして中止され
る。以上３つのコンピュータ処理節約方法により、最小
化プロセッサ412内の電力消費を著しく削減できる。

ブロック84ではコードブック値が量子化される。ブロ
ック86は全てのサブフレームが処理されたかチェックす
る。全てのコードブックサブフレームがまだ処理されて
いない場合、フローはブロック80に戻る。全てのコード
ブックサブフレームが処理さている場合、フローはブロ
ック88に進む。ブロック88は全てのピッチサブフレーム
が処理されたかチェックする。全てのピッチサブフレー
ムがまだ処理されていない場合、フローはブロック70に
戻る。全てのピッチサブフレームが処理されている場
合、フローはブロック90に進む。

ブロック90では、エンコード結果が特定フォーマット
でパックされる（packed）。最大定格速度（full rat
e）で、22バイトのデータがマイクロプロセッサ（図示
されず）により読み込まれる。1/2定格（half rate）で
は、10バイトが読み込まれ、1/4では５バイト、1/8では
２バイト読み込まれる。最大定格速度では11のパリティ
チェックビットが発生されてエラー校正が行われ、最大
定格速度データの最上位18ビットの検出が行われる。

送信器でのエンコーダは、フィルタメモリを更新する
ために、受信器でのデコーダの状態を保持しなければな
らない。このフィルタメモリはエンコーダにより、ピッ
チ及びコードブックサーチ処理に用いられる。本実施例
では、エンコーダは全てのコードブックサブフレームの
後に使用されるデコーダ形式を含んでいる。

次に説明するデコーディング動作が、エンコーダの一
部としてDSPコア４内で行われる。図11において、現在
のコードブックサブフレームについて決定された最適コ
ードブックベクトルインデックス及び最適コードブッ
クゲインが、スケールされたコードブックベクトルCd
（ｎ）を発生するのに使用される。1/8の速度を除き、
コードブック502には現在のコードブックサブフレーム
について決定された最適コードブックインデックスが
提供され、その結果、対応する励起ベクトルを乗算器50
4の第１入力に提供する。1/8の速度の場合、疑似ランダ
ムシーケンスがCd（ｎ）に対して疑似ランダムベクトル
発生器500により発生され、このシーケンスは乗算器504
の第１入力に提供される。現在のコードブックサブフレ
ームについて決定された最適コードブックゲインは乗
算器504の第２入力に提供される。このシーケンスは受
信器のデコーダの場合と同一の疑似ランダム発生動作に
より発生される。

スケールされたコードブックベクトルCd（ｎ）はピッ
チ合成フィルタ506に提供され、このフィルタはフォル
マント残余Pd（ｎ）を発生する。ピッチ合成フィルタメ
モリは、発生したスピーチの最後のサンプルから得られ
る最終状態により初期化される。ピッチ合成フィルタ50
6は、現在のピッチサブフレームについて決定された最
適ピッチラグ及び最適ピッチゲインを使用する。1/
8の速度に対して、最適ピッチゲインは０に設定され
る。ピッチ合成フィルタメモリの最終状態は、前述した
ように次のピッチサブフレームに対するスピーチを発生
するため及び次のピッチサーチに使用するために、及び
エンコーダでのデコーディング動作用に保持される。

重み付けされたフォルマント合成フィルタ508は、フ
ォルマント残余Pd（ｎ）から出力Yd（ｎ）を発生する。
このフィルタは、発生されたスピーチの最後のサンプル
から得られる最終状態により初期化される。現在のサブ
フレームについて補間されたLSP値から計算されたLPC係
数は、このフィルタに対する係数として用いられる。こ
のフィルタの最終状態は、次のコードブックサブフレー
ムに対してスピーチを発生するために使用され、次のピ
ッチ及びコードブックサーチで使用される。

ブロック44及び50に示すデコーディング動作はDSPコ
ア４で行われる。ASICはマイクロプロセッサ（図示され
ず）からマイクロプロセッサインターフェース42を介し
てパケットを特定フォーマットで受信する。DSPコア４
はこのパケット内のデータをデコードし、スピーチサン
プルを合成するためにそれを使用し、これらサンプルは
PCMインターフェース２を介してコーデック（codec）
（図示されず）に供給される。DSPコア４では、受信し
たパケットを開き、スピーチサンプルを合成するために
必要なデータを得る。そのデータはエンコーディング速
度、LSP周波数、及びその速度での対応するサブフレー
ムに関するピッチとコードブックパラメータを含む。受
信したパケットデータからのスピーチサンプルの合成
は、図12に示すようにDSPコア４で行われる。

図12において、現在のコードブックサブフレームに対
応する最適コードブックベクトルインデックス及び最
適コードブックゲインは、スケールされたコードブッ
クベクトルCd（ｎ）を発生するためにデコーダにより使
用される。1/8の速度を除き、コードブック522には現在
のコードブックサブフレームに対応する最適コードブッ
クインデックスが提供され、その結果、対応する励起
ベクトルを乗算器524の第１入力に提供する。1/8の速度
の場合、疑似ランダムシーケンスがCd（ｎ）に対して疑
似ランダムベクトル発生器50により発生され、乗算器52
4の第１入力に提供される。このシーケンスは受信器で
デコーダにより用いられるのと同一の疑似ランダム発生
動作により発生する。現在のコードブックサブフレーム
に対応する最適コードブックゲイン値は乗算器524の
第２入力に提供される。

スケールされたコードブックベクトルCd（ｎ）はピッ
チ合成フィルタ526に提供され、このフィルタはフォル
マント残余Pd（ｎ）を発生する。ピッチ合成フィルタメ
モリは、発生されたスピーチの最後のサンプルから得ら
れる最後の状態により初期化される。ピッチ合成フィル
タ526は、現在のピッチサブフレームに対応する最適ピ
ッチラグ及び最適ピッチゲインを使用する。1/8の
速度に対して、最適ピッチゲインは０に設定される。こ
のピッチ合成フィルタの最終状態は保存され、前述した
ように次のピッチサブフレームに対するスピーチを発生
するときに使用される。重み付けされたフォルマント合
成フィルタ528は、フォルマント残余Pd（ｎ）から出力Y
d（ｎ）を発生する。このフィルタは、発生されたスピ
ーチの最終サンプルから得られる最後の状態により初期
化される。現在のサブフレームについて補間されたLSP
値から計算されたLPC係数は、このフィルタ用の係数と
して使用される。フィルタの最終状態は保存され、次の
コードブックサブフレームに対してスピーチを発生する
ときに使用される。

デコードされたスピーチYd（ｎ）は後フィルタ（post
−filter）530に提供され、このフィルタは本実施例で
は、デコードされる現在のサブフレームに関するLPC係
数に基づくロングターム後フィルタ（long term post−
filter）530である。後フィルタ530は再構成されたスピ
ーチサンプルYd（ｎ）を濾波し、濾波されたスピーチを
ゲイン制御532に提供する。ゲイン制御532は出力スピー
チsd（ｎ）を制御し、自動ゲイン制御（AGC）を行う能
力を持っている。

以上、好適実施例の説明により、当業者は本発明を実
施又は使用できるものである。当業者は本発明に様々の
修正を施すことができ、ここで定義された基本原則は発
明的工程を含まずに他の実施例にも適用できる。従っ
て、本発明はこの明細書で説明された実施例に限定され
ず、ここで説明された原則及び新規な特徴を含む広範な
範囲で適用できる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャン、チエンチュン アメリカ合衆国、カリフォルニア州 92131、サン・ディエゴ、サイプレス・ テラス 11456 (72)発明者 シン、ランディープ アメリカ合衆国、カリフォルニア州 92126、サン・ディエゴ、カミニト・ア ルバレズ 10466 (72)発明者 サカマキ、チャールス・イー アメリカ合衆国、カリフォルニア州 92128、サン・ディエゴ、ビア・ミラノ 12166 (72)発明者 ツァイ、ミン−チャン アメリカ合衆国、カリフォルニア州 92130、サン・ディエゴ、ミストラル・ プレイス 4427 (72)発明者 カンタク、プラシャント アメリカ合衆国、カリフォルニア州 92111、サン・ディエゴ、ナンバー 23、 アーンスクリフ・プレイス 3625 (56)参考文献 特開 平５−19794（ＪＰ，Ａ) 特開 平４−233662（ＪＰ，Ａ) 特開 平４−288599（ＪＰ，Ａ) 特開 平５−313699（ＪＰ，Ａ) 特開 平５−11800（ＪＰ，Ａ) 特開 昭62−294300（ＪＰ，Ａ) 特開 平３−101423（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10L 19/12 G10L 19/06

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】移動電話システムにおける合成スピーチサ
   ンプルを表す第１シーケンス及びスピーチサンプルを表
   す第２シーケンスの再帰的コンボリューションを実行す
   るための方法を実施するためのロジック装置であって、
   該方法は、 初期コンボリューションを実行し、 ステップインデックスが偶数かテストし、 第１メモリ要素から前記第１シーケンスを検索する工程
   と、 第２メモリ要素から前記第２シーケンスを検索する工程
   と、 前記ステップインデックスが奇数の場合、第３メモリ要
   素から得られる部分的コンボリューション結果を検索す
   る工程と、 前記検索された第１シーケンス、前記検索された第２シ
   ーケンス及び前記検索された部分的コンボリューション
   結果に従って部分的コンボリューションを実行する工程
   と、 前記ステップインデックスが偶数の場合、前記部分的コ
   ンボリューションの結果を前記第２メモリ要素に格納す
   る工程と、 前記ステップインデックスが奇数の場合、前記第２メモ
   リ要素から部分的コンボリューションを検索する工程
   と、 前記検索された第１シーケンス、前記検索された第２シ
   ーケンス及び前記検索された部分的コンボリューション
   に従って、部分的コンボリューションを行う工程と、 前記ステップインデックスが奇数の場合、前記部分的コ
   ンボリューションの結果を、前記第３メモリ要素に格納
   する工程と、 量子化された音響データの正確な合成を行うために、前
   記シーケンス間の差を最小にするために前記コンボリュ
   ーションの結果を処理するする工程と、 を具備することを特徴とする、該方法を実施するための
   ロジック装置。
2. 【請求項２】前記方法は、循環バッファから以前に発生
   されたコンボリューションを検索する工程を更に具備す
   ることを特徴とする、請求項１記載の装置。