JP3426254B2 - Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置 - Google Patents
Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置Info
- Publication number
- JP3426254B2 JP3426254B2 JP52143599A JP52143599A JP3426254B2 JP 3426254 B2 JP3426254 B2 JP 3426254B2 JP 52143599 A JP52143599 A JP 52143599A JP 52143599 A JP52143599 A JP 52143599A JP 3426254 B2 JP3426254 B2 JP 3426254B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- terminal
- voltage
- current
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
技術分野
この発明は、半導体集積回路で構成されるメモリのよ
うな半導体ディバイスの機能試験と直流試験を行なう場
合に、短時間に機能試験と直流試験の項目のリークテス
トを短時間に行なうことができるIC試験方法と、この方
法を用いたIC試験装置に関する。
うな半導体ディバイスの機能試験と直流試験を行なう場
合に、短時間に機能試験と直流試験の項目のリークテス
トを短時間に行なうことができるIC試験方法と、この方
法を用いたIC試験装置に関する。
背景技術
従来より、メモリのような半導体ディバイスを試験す
るIC試験装置では、半導体ディバイスの機能が正常に動
作するか否かを問う機能試験と、半導体ディバイスの各
端子が予定している直流特性を持っているか否かを問う
直流試験とを実行し、双方の試験で正常と判定されたIC
を良品と判定している。
るIC試験装置では、半導体ディバイスの機能が正常に動
作するか否かを問う機能試験と、半導体ディバイスの各
端子が予定している直流特性を持っているか否かを問う
直流試験とを実行し、双方の試験で正常と判定されたIC
を良品と判定している。
第３図にIC試験装置の概略の構成を示す。図中TESはI
C試験装置の全体に付した符号を示す。IC試験装置TESの
内部は大きく分けて主制御器MAINと、機能試験装置100
と直流試験装置200に分類される。
C試験装置の全体に付した符号を示す。IC試験装置TESの
内部は大きく分けて主制御器MAINと、機能試験装置100
と直流試験装置200に分類される。
主制御器MAINはコンピュータシステムによって構成さ
れ、バスラインBUSを通じて機能試験装置100と直流試験
装置200を制御する。機能試験装置100はパターン発生器
102と、タイミング発生器104と機能試験ユニット106A、
106B・・・・106Nとによって構成される。
れ、バスラインBUSを通じて機能試験装置100と直流試験
装置200を制御する。機能試験装置100はパターン発生器
102と、タイミング発生器104と機能試験ユニット106A、
106B・・・・106Nとによって構成される。
機能試験ユニット106A〜106Nは被試験IC300の各端子
に対応して設けられ、スイッチS11〜S1nをオン、オフ制
御して機能試験ユニット106A〜106Nを被試験IC300の各
端子に接続した状態と、切離した状態に制御できる構成
とされる。
に対応して設けられ、スイッチS11〜S1nをオン、オフ制
御して機能試験ユニット106A〜106Nを被試験IC300の各
端子に接続した状態と、切離した状態に制御できる構成
とされる。
つまり、機能試験はスイッチS11〜S1nをオンの状態に
制御して機能試験ユニット106A〜106Nを被試験IC300の
各端子に接続し、被試験IC300の各端子に試験パターン
信号を与え機能試験を実行する。
制御して機能試験ユニット106A〜106Nを被試験IC300の
各端子に接続し、被試験IC300の各端子に試験パターン
信号を与え機能試験を実行する。
一方直流試験装置200は被試験IC300の端子に対して１
台乃至数台（第３図の例では直流試験装置200を１台用
意した場合を示す）が用意され、切替スイッチS21〜S2n
を順次１個ずつオンに制御することにより直流試験装置
200を被試験IC300の各端子に順次接続し、この特定した
端子の直流特性を順次試験する構成とされる。尚、400
はこれらスイッチS11〜S1n及びS21〜S2nを制御する制御
器を示す。
台乃至数台（第３図の例では直流試験装置200を１台用
意した場合を示す）が用意され、切替スイッチS21〜S2n
を順次１個ずつオンに制御することにより直流試験装置
200を被試験IC300の各端子に順次接続し、この特定した
端子の直流特性を順次試験する構成とされる。尚、400
はこれらスイッチS11〜S1n及びS21〜S2nを制御する制御
器を示す。
第４図に機能試験ユニットの一つ106Aの内部構成を示
し、機能試験の概要を説明する。機能試験ユニット106A
（他の機能試験ユニットも同じ構成とされる）は波形フ
ォーマッタ11と、ドライバ12、電圧比較器13、論理比較
器14、不良解析メモリ15とによって構成される。
し、機能試験の概要を説明する。機能試験ユニット106A
（他の機能試験ユニットも同じ構成とされる）は波形フ
ォーマッタ11と、ドライバ12、電圧比較器13、論理比較
器14、不良解析メモリ15とによって構成される。
波形フォーマッタ11はパターン発生器102から与えら
れる試験パターンデータを受けて実波形を持つ試験パタ
ーン信号を生成する。タイミング発生器104は波形フォ
ーマッタ11に対して試験パターン信号の立上りのタイミ
ングと立下りのタイミングを規定するタイミング信号を
与える。
れる試験パターンデータを受けて実波形を持つ試験パタ
ーン信号を生成する。タイミング発生器104は波形フォ
ーマッタ11に対して試験パターン信号の立上りのタイミ
ングと立下りのタイミングを規定するタイミング信号を
与える。
波形フォーマッタ11から出力された試験パターン信号
はドライバ12によって所定の論理値を持つ振幅の波形に
整形され、スイッチS11を通じて被試験IC300の所定の端
子に供給され、被試験IC300にデータが記憶される。こ
こでこの端子がI/O端子（入力兼出力端子）の場合は試
験パターン信号を入力する場合は被試験IC300の各端子
は入力モードに制御され、書込動作が終了した時点で出
力モードに切替られる。出力モードに切替られたタイミ
ングで被試験IC300に記憶した内容を読み出し、電圧比
較器13を介して論理比較器14に入力する。尚、電圧比較
器13が被試験IC300から出力されるデータを読み取る際
にはドライバ12の出力端子は高インピーダンスのモード
に設定される。
はドライバ12によって所定の論理値を持つ振幅の波形に
整形され、スイッチS11を通じて被試験IC300の所定の端
子に供給され、被試験IC300にデータが記憶される。こ
こでこの端子がI/O端子（入力兼出力端子）の場合は試
験パターン信号を入力する場合は被試験IC300の各端子
は入力モードに制御され、書込動作が終了した時点で出
力モードに切替られる。出力モードに切替られたタイミ
ングで被試験IC300に記憶した内容を読み出し、電圧比
較器13を介して論理比較器14に入力する。尚、電圧比較
器13が被試験IC300から出力されるデータを読み取る際
にはドライバ12の出力端子は高インピーダンスのモード
に設定される。
電圧比較器13では被試験IC300から読み出された信号
の論理が正規の電圧値を維持しているかを比較判定す
る。つまりＬ論理とＨ論理が例えば0.8ボルト以下と2.4
ボルト以上を具備しているか否かを判定し、正常な論理
値の電圧を持っている場合にその論理値を論理比較器14
に入力する。
の論理が正規の電圧値を維持しているかを比較判定す
る。つまりＬ論理とＨ論理が例えば0.8ボルト以下と2.4
ボルト以上を具備しているか否かを判定し、正常な論理
値の電圧を持っている場合にその論理値を論理比較器14
に入力する。
論理比較器14ではパターン発生器102から期待値が入
力され、この期待値と電圧比較器13から入力される論理
値とを比較し、不一致の発生を検出する。不一致が発生
した場合は書込んだアドレスのメモリセルに不良が存在
するものとして不良解析メモリ15のそのアドレスに記憶
し、試験終了後に不良セルの数をこの不良解析メモリ15
から読み出して計数し、救済が可能か否かを判定する。
力され、この期待値と電圧比較器13から入力される論理
値とを比較し、不一致の発生を検出する。不一致が発生
した場合は書込んだアドレスのメモリセルに不良が存在
するものとして不良解析メモリ15のそのアドレスに記憶
し、試験終了後に不良セルの数をこの不良解析メモリ15
から読み出して計数し、救済が可能か否かを判定する。
第５図は直流試験装置200の構成の一例を示す。図示
する構成は直流試験装置200が電圧印加電流測定モード
で動作する場合の構成を示す。演算増幅器16の非反転入
力端子にはDA変換器17から被試験IC300の端子に与える
べき論理値を持つ電圧VL又はVHを与える。
する構成は直流試験装置200が電圧印加電流測定モード
で動作する場合の構成を示す。演算増幅器16の非反転入
力端子にはDA変換器17から被試験IC300の端子に与える
べき論理値を持つ電圧VL又はVHを与える。
演算増幅器16の出力端子と電流出力端子TIとの間に電
流検出用抵抗器R1を接続し、電流出力端子TIとセンシン
グ点SENの間にスイッチSa2を接続し、電流出力端子TIと
電圧検出端子TVとの間に保護抵抗器R3を接続し、電圧検
出端子TVをスイッチSa1を通じてセンシング点SENに接続
する。センシング点SENは切替スイッチS21を通じて被試
験IC300の端子に接続する。電圧検出端子TVに演算増幅
器16の反転入力端子を接続する。
流検出用抵抗器R1を接続し、電流出力端子TIとセンシン
グ点SENの間にスイッチSa2を接続し、電流出力端子TIと
電圧検出端子TVとの間に保護抵抗器R3を接続し、電圧検
出端子TVをスイッチSa1を通じてセンシング点SENに接続
する。センシング点SENは切替スイッチS21を通じて被試
験IC300の端子に接続する。電圧検出端子TVに演算増幅
器16の反転入力端子を接続する。
尚、電流検出用抵抗器R1と並列接続したスイッチSbは
電流測定レンジを切替るレンジ切替スイッチを示す。こ
のスイッチSbをオンに制御することにより抵抗値が小さ
いつまり、大電流（被試験IC300の出力モードにおける
電流）を測定する抵抗器R2を接続し、大電流測定レンジ
に切替る。
電流測定レンジを切替るレンジ切替スイッチを示す。こ
のスイッチSbをオンに制御することにより抵抗値が小さ
いつまり、大電流（被試験IC300の出力モードにおける
電流）を測定する抵抗器R2を接続し、大電流測定レンジ
に切替る。
この直流試験装置200の構成によれば、スイッチSa1,S
a2と切替スイッチS21をオンの状態に制御することによ
り、被試験IC300の端子に、DA変換器17から演算増幅器1
6の非反転入力端子に与えた電圧VL又はVHが印加され
る。
a2と切替スイッチS21をオンの状態に制御することによ
り、被試験IC300の端子に、DA変換器17から演算増幅器1
6の非反転入力端子に与えた電圧VL又はVHが印加され
る。
つまり、演算増幅器16は非反転入力端子と反転入力端
子の電圧が等しくなるように動作するから、演算増幅器
16の非反転入力端子に例えばVLを与えたとすると、反転
入力端子の電圧（電圧検出端子TVの電圧と同じ）もVLと
なるように出力電圧が制御される。よって被試験IC300
の端子に電圧VLまたはVHが与えられる。
子の電圧が等しくなるように動作するから、演算増幅器
16の非反転入力端子に例えばVLを与えたとすると、反転
入力端子の電圧（電圧検出端子TVの電圧と同じ）もVLと
なるように出力電圧が制御される。よって被試験IC300
の端子に電圧VLまたはVHが与えられる。
被試験IC300はこの直流試験モードでは各端子Piは第
６図に示す入力モードに設定される。端子PiにVL（Ｌ論
理を与える電圧）又はVH（Ｈ論理を与える電圧）を印加
した状態で電流検出用抵抗器R1に流れる電流を測定する
ことにより端子Piに接続された能動素子Q1とQ2の各リー
ク電流IRek1とIRek2を測定することができる。18は電流
検出用抵抗器R1に発生する電圧を取り出すための引算回
路、19はその引算回路18で求めた電圧をAD変換してディ
ジタル値を出力するAD変換器を示す。
６図に示す入力モードに設定される。端子PiにVL（Ｌ論
理を与える電圧）又はVH（Ｈ論理を与える電圧）を印加
した状態で電流検出用抵抗器R1に流れる電流を測定する
ことにより端子Piに接続された能動素子Q1とQ2の各リー
ク電流IRek1とIRek2を測定することができる。18は電流
検出用抵抗器R1に発生する電圧を取り出すための引算回
路、19はその引算回路18で求めた電圧をAD変換してディ
ジタル値を出力するAD変換器を示す。
上述したリーク電流IRek1,IRek2を測定する場合には
切替スイッチSbはオフとされ、比較的抵抗値が高い100k
Ω程度の電流検出用抵抗器R1に発生する電圧を測定し、
被試験IC300の各入力端子に流れるリーク電流IRek1とI
Rek2を測定する。尚、保護抵抗器R3は比較的抵抗値が小
さい（数10Ω程度）抵抗値の抵抗器で構成され、実動中
にスイッチSa1とSa2が同時にオフの状態に制御されたと
しても演算増幅器16の反転入力端子に対する閉帰還ルー
プを確保し、演算増幅器16が飽和状態に至る動作が生じ
ないように演算増幅器16を保護するための抵抗器であ
る。
切替スイッチSbはオフとされ、比較的抵抗値が高い100k
Ω程度の電流検出用抵抗器R1に発生する電圧を測定し、
被試験IC300の各入力端子に流れるリーク電流IRek1とI
Rek2を測定する。尚、保護抵抗器R3は比較的抵抗値が小
さい（数10Ω程度）抵抗値の抵抗器で構成され、実動中
にスイッチSa1とSa2が同時にオフの状態に制御されたと
しても演算増幅器16の反転入力端子に対する閉帰還ルー
プを確保し、演算増幅器16が飽和状態に至る動作が生じ
ないように演算増幅器16を保護するための抵抗器であ
る。
以上によりIC試験装置における機能試験と直流試験の
概要が理解されよう。ここで従来は上述した機能試験と
直流試験は全く異なるタイミングで実施されている。つ
まり、何れか一方の試験を実施した後で他方の試験を実
施している。特に直流試験では切替スイッチS21,S22・
・・・S2nを切替る制御と、第３図に示すスイッチS11〜
S1nを切替る制御を行なう必要がある。その様子を第７
図を用いて説明する。
概要が理解されよう。ここで従来は上述した機能試験と
直流試験は全く異なるタイミングで実施されている。つ
まり、何れか一方の試験を実施した後で他方の試験を実
施している。特に直流試験では切替スイッチS21,S22・
・・・S2nを切替る制御と、第３図に示すスイッチS11〜
S1nを切替る制御を行なう必要がある。その様子を第７
図を用いて説明する。
機能試験を実施する場合には第５図に示したスイッチ
Sa1とSa2及び切替スイッチS21〜S2nを全てオフの状態に
切替え、直流試験装置200は被試験IC300の端子から切離
され、、スイッチS11〜S1nが全てオンの状態に制御され
て機能試験が実施される。つまり、直流試験装置200の
出力インピーダンスが数Ω程度と比較的低いため、機能
試験中に直流試験装置200が機能試験装置100の負荷とし
て電気的に接続されていると、機能試験装置100から被
試験IC300に供給される試験パターン信号の波形を劣化
させ、正常な機能試験を行なうことができない不都合が
生じる。
Sa1とSa2及び切替スイッチS21〜S2nを全てオフの状態に
切替え、直流試験装置200は被試験IC300の端子から切離
され、、スイッチS11〜S1nが全てオンの状態に制御され
て機能試験が実施される。つまり、直流試験装置200の
出力インピーダンスが数Ω程度と比較的低いため、機能
試験中に直流試験装置200が機能試験装置100の負荷とし
て電気的に接続されていると、機能試験装置100から被
試験IC300に供給される試験パターン信号の波形を劣化
させ、正常な機能試験を行なうことができない不都合が
生じる。
このため、切替スイッチS21〜S2nの全て、及びスイッ
チSa1,Sa2をオフの状態に制御し、直流試験装置200を被
試験IC300の何れの端子にも接続されていない状態に制
御し、機能試験を実施する。
チSa1,Sa2をオフの状態に制御し、直流試験装置200を被
試験IC300の何れの端子にも接続されていない状態に制
御し、機能試験を実施する。
一方、直流試験を実施する場合は、先ずスイッチS11
〜S1nを全てオンの状態に制御し、被試験IC300の全ての
端子に機能試験ユニット106A〜106Nを接続する。この状
態で被試験IC300に直流試験を行なうための初期化パタ
ーンを与える。
〜S1nを全てオンの状態に制御し、被試験IC300の全ての
端子に機能試験ユニット106A〜106Nを接続する。この状
態で被試験IC300に直流試験を行なうための初期化パタ
ーンを与える。
つまり、直流試験を行なうべき端子がI/O端子である
場合は、その端子のモードを入力モードに設定するため
の初期化パターン（第７図Ｃ参照）を機能試験装置100
から入力する。直流試験を行なうべき端子が入力モード
に設定された状態で直流試験を行なうべき端子から機能
試験ユニット106A〜106Nを全て被試験IC300の端子から
切離す制御を行なう。
場合は、その端子のモードを入力モードに設定するため
の初期化パターン（第７図Ｃ参照）を機能試験装置100
から入力する。直流試験を行なうべき端子が入力モード
に設定された状態で直流試験を行なうべき端子から機能
試験ユニット106A〜106Nを全て被試験IC300の端子から
切離す制御を行なう。
この状態で切替スイッチS21をオンに制御し、直流試
験を実施する。直流試験はＨ論理とＬ論理の各論理値を
被試験IC300の端子に与えた状態で端子に流れるリーク
電流IRek1とIRek2（第６図参照）を測定し、そのリーク
電流値が予め予定した値以下であれば良、以上であれば
不良と判定する。
験を実施する。直流試験はＨ論理とＬ論理の各論理値を
被試験IC300の端子に与えた状態で端子に流れるリーク
電流IRek1とIRek2（第６図参照）を測定し、そのリーク
電流値が予め予定した値以下であれば良、以上であれば
不良と判定する。
このように直流試験を各端子毎に実施するから、試験
すべき端子毎に、初期化パターンを与えるためにスイッ
チS11〜S1nのオン、オフ制御する時間Tsw1と、切替スイ
ッチS21〜S2nを切替制御する時間Tsw2を加えた時間Tpi
（第７図Ｄ参照）を必要とする。初期化パターンを与え
る時間Tsw1と切替スイッチS21〜S2nを切替制御する時間
Tsw2はスイッチ（リレー）を切替る時間（数ms）に相当
し、電流を測定する時間TIM（第７図Ｅ）が短時間であ
ってもこれを加えた時間Tpjは比較的長い時間となる。
よってこれを全ての端子毎にスイッチS11〜S1nと切替ス
イッチS21〜S2nの切替制御を実行すると、直流試験に要
する時間が長くなる不都合がある。このために多量のIC
を試験する場合に大きな障害になっている。
すべき端子毎に、初期化パターンを与えるためにスイッ
チS11〜S1nのオン、オフ制御する時間Tsw1と、切替スイ
ッチS21〜S2nを切替制御する時間Tsw2を加えた時間Tpi
（第７図Ｄ参照）を必要とする。初期化パターンを与え
る時間Tsw1と切替スイッチS21〜S2nを切替制御する時間
Tsw2はスイッチ（リレー）を切替る時間（数ms）に相当
し、電流を測定する時間TIM（第７図Ｅ）が短時間であ
ってもこれを加えた時間Tpjは比較的長い時間となる。
よってこれを全ての端子毎にスイッチS11〜S1nと切替ス
イッチS21〜S2nの切替制御を実行すると、直流試験に要
する時間が長くなる不都合がある。このために多量のIC
を試験する場合に大きな障害になっている。
この発明の目的はICの試験時間を短くし、短時間に多
量のICを試験することができるIC試験方法と、この試験
方法を利用したIC試験装置を提案しようとするものであ
る。
量のICを試験することができるIC試験方法と、この試験
方法を利用したIC試験装置を提案しようとするものであ
る。
発明の開示
この発明では、直流試験装置を抵抗器を介して被試験
ICの端子に接続し、この抵抗器の接続によって機能試験
装置から見て、直流試験装置が大きな負荷にならないよ
うに工夫を施すことにより、機能試験中でも直流試験装
置を被試験ICの端子に接続したままの状態に維持できる
ように構成した点を特徴とするものである。
ICの端子に接続し、この抵抗器の接続によって機能試験
装置から見て、直流試験装置が大きな負荷にならないよ
うに工夫を施すことにより、機能試験中でも直流試験装
置を被試験ICの端子に接続したままの状態に維持できる
ように構成した点を特徴とするものである。
この構成により機能試験中でも機能試験装置のドライ
バの出力端子を高インピーダンスモードに制御すること
により、直流試験を実行できるようにし、直流試験の実
行中も機能試験装置を切離すためのスイッチ制御を不要
とし、機能試験中に直流試験項目の中のリークテストを
実行してしまうIC試験方法を提案するものである。
バの出力端子を高インピーダンスモードに制御すること
により、直流試験を実行できるようにし、直流試験の実
行中も機能試験装置を切離すためのスイッチ制御を不要
とし、機能試験中に直流試験項目の中のリークテストを
実行してしまうIC試験方法を提案するものである。
従って、この発明によるIC試験方法によれば機能試験
の終了と同時に直流試験項目のリークテストも完了し、
リークテストを特別に時間をとって実行しなくてよい。
この結果試験に要する時間を大幅に短縮することができ
る利点が得られる。
の終了と同時に直流試験項目のリークテストも完了し、
リークテストを特別に時間をとって実行しなくてよい。
この結果試験に要する時間を大幅に短縮することができ
る利点が得られる。
この発明では更に、上述したIC試験方法を用いたIC試
験装置を提案するものである。
験装置を提案するものである。
この発明によるIC試験装置は出力端子の状態を高イン
ピーダンスモードに設定できるドライバにより、被試験
ICの各端子に試験パターン信号を印加し、被試験ICの機
能試験を実行する機能試験装置と、 被試験ICの各端子に所定の電圧を印加した状態で被試
験ICの各端子に流れるリーク電流を測定する直流試験装
置と、 この直流試験装置のセンシング点と被試験ICの端子と
の間に接続した抵抗器と、 機能試験装置が機能試験を実行中に、直流試験装置の
センシング点に所定の電圧を出力させる第１制御手段
と、 この第１制御手段の制御動作が完了した時点で機能試
験装置のドライバの出力端子を高インピーダンスモード
に制御する第２制御手段と、 ドライバの出力端子が高インピーダンスモードに制御
された状態で被試験ICの端子に流れるリーク電流を測定
する電流測定手段と、 によって構成するものである。
ピーダンスモードに設定できるドライバにより、被試験
ICの各端子に試験パターン信号を印加し、被試験ICの機
能試験を実行する機能試験装置と、 被試験ICの各端子に所定の電圧を印加した状態で被試
験ICの各端子に流れるリーク電流を測定する直流試験装
置と、 この直流試験装置のセンシング点と被試験ICの端子と
の間に接続した抵抗器と、 機能試験装置が機能試験を実行中に、直流試験装置の
センシング点に所定の電圧を出力させる第１制御手段
と、 この第１制御手段の制御動作が完了した時点で機能試
験装置のドライバの出力端子を高インピーダンスモード
に制御する第２制御手段と、 ドライバの出力端子が高インピーダンスモードに制御
された状態で被試験ICの端子に流れるリーク電流を測定
する電流測定手段と、 によって構成するものである。
この発明によるIC試験装置によれば機能試験の実行中
は元より直流試験の実行中でも機能試験装置と直流試験
装置の相互を互に切離す必要がない。従ってスイッチの
切替に要する時間を介することなく、機能試験の実行中
に直流試験を実行することができる。
は元より直流試験の実行中でも機能試験装置と直流試験
装置の相互を互に切離す必要がない。従ってスイッチの
切替に要する時間を介することなく、機能試験の実行中
に直流試験を実行することができる。
この結果、機能試験の実行中に直流試験を実行させた
としても、機能試験と直流試験を混在させて複合化し、
この複合化した試験に要する時間は本来の機能試験だけ
に要する時間より大幅に長くなることはなく、機能試験
とリークテストとを短時間に済ませることができる利点
が得られる。
としても、機能試験と直流試験を混在させて複合化し、
この複合化した試験に要する時間は本来の機能試験だけ
に要する時間より大幅に長くなることはなく、機能試験
とリークテストとを短時間に済ませることができる利点
が得られる。
図面の簡単な説明
第１図は、この発明によるIC試験方法を採用したIC試
験装置の一実施例を示すブロック図。第２図はこの発明
によるIC試験方法を説明するためのタイミングチャー
ト。第３図は従来のIC試験装置の概要を説明するための
ブロック図。第４図は第３図に示したIC試験装置に用い
られる機能試験装置の構成を説明するためのブロック
図。第５図は第３図に示したIC試験装置に用いられる直
流試験装置の構成を説明するための接続図。第６図は直
流試験項目の中のリークテストを実行する場合の被試験
ICの端子の様子を説明する接続図。第７図は従来の直流
試験の様子を説明するためのタイミングチャートを示
す。
験装置の一実施例を示すブロック図。第２図はこの発明
によるIC試験方法を説明するためのタイミングチャー
ト。第３図は従来のIC試験装置の概要を説明するための
ブロック図。第４図は第３図に示したIC試験装置に用い
られる機能試験装置の構成を説明するためのブロック
図。第５図は第３図に示したIC試験装置に用いられる直
流試験装置の構成を説明するための接続図。第６図は直
流試験項目の中のリークテストを実行する場合の被試験
ICの端子の様子を説明する接続図。第７図は従来の直流
試験の様子を説明するためのタイミングチャートを示
す。
発明を実施するための最良の形態
この発明をより詳細に説明するために、添付の図面に
従ってこれを説明する。
従ってこれを説明する。
第１図はこの発明で提案するIC試験方法に従って被試
験IC300を試験するIC試験装置の実施例を示す。図中100
は機能試験装置、200は直流試験装置を示すことは第３
図で説明した内容と同じ構成である。また、機能試験を
行なう場合はスイッチS11〜S1nを全てオンの状態に制御
し、全ての機能試験ユニット106A〜106Nを被試験IC300
の各端子に接続して実行される。
験IC300を試験するIC試験装置の実施例を示す。図中100
は機能試験装置、200は直流試験装置を示すことは第３
図で説明した内容と同じ構成である。また、機能試験を
行なう場合はスイッチS11〜S1nを全てオンの状態に制御
し、全ての機能試験ユニット106A〜106Nを被試験IC300
の各端子に接続して実行される。
直流試験装置200は切替スイッチS21〜S2nを順次１個
ずつオンの状態に制御し、直流試験装置200を被試験IC3
00の各端子に選択的に接続し、各端子を１個ずつ直流試
験を行なう。尚、実際には直流試験装置200を複数設
け、試験を受け持つ端子の数を少数化して直流試験を短
時間に済ませる構成とされるが、ここでは直流試験装置
200を１台の直流試験装置200で実行するものとして説明
する。
ずつオンの状態に制御し、直流試験装置200を被試験IC3
00の各端子に選択的に接続し、各端子を１個ずつ直流試
験を行なう。尚、実際には直流試験装置200を複数設
け、試験を受け持つ端子の数を少数化して直流試験を短
時間に済ませる構成とされるが、ここでは直流試験装置
200を１台の直流試験装置200で実行するものとして説明
する。
この発明によるIC試験装置の特徴は直流試験装置200
において、電圧検出端子TVとセンシング点SENとの間に
スイッチS2と直列に抵抗器R4を接続した点である。
において、電圧検出端子TVとセンシング点SENとの間に
スイッチS2と直列に抵抗器R4を接続した点である。
つまり、直流試験装置200において、電流出力端子TI
と電圧検出端子TVの間に接続した保護抵抗器R3には並列
に第１スイッチS1を接続し、電圧検出端子TVとセンシン
グ点SENとの間に第２スイッチS2と抵抗器R4を直列接続
する。更に電流出力端子TIとセンシング点SENとの間に
第３スイッチS3を接続する。
と電圧検出端子TVの間に接続した保護抵抗器R3には並列
に第１スイッチS1を接続し、電圧検出端子TVとセンシン
グ点SENとの間に第２スイッチS2と抵抗器R4を直列接続
する。更に電流出力端子TIとセンシング点SENとの間に
第３スイッチS3を接続する。
機能試験を実行する場合、第１スイッチS1と第２スイ
ッチS2をオン、第３スイッチS3をオフの状態に設定す
る。この状態ではセンシング点SENと電流出力端子TI及
び電圧検出端子TVとの間には抵抗器R4が直列に接続され
る。従って直流試験装置200が接続されている機能試験
ユニットから直流試験装置200を見たインピーダンスは
抵抗器R4の抵抗値として見ることができる。抵抗器R4の
抵抗値を約10kΩに選定することにより機能試験ユニッ
ト106A〜106Nから見た直流試験装置200のインピーダン
スは約10kΩとして見ることができる。
ッチS2をオン、第３スイッチS3をオフの状態に設定す
る。この状態ではセンシング点SENと電流出力端子TI及
び電圧検出端子TVとの間には抵抗器R4が直列に接続され
る。従って直流試験装置200が接続されている機能試験
ユニットから直流試験装置200を見たインピーダンスは
抵抗器R4の抵抗値として見ることができる。抵抗器R4の
抵抗値を約10kΩに選定することにより機能試験ユニッ
ト106A〜106Nから見た直流試験装置200のインピーダン
スは約10kΩとして見ることができる。
各機能試験ユニット106A〜106Nと被試験IC300との間
を結ぶ信号伝送線路は一般に50Ωの特性インピーダンス
に整合されている。従って機能試験ユニット106A〜106N
の各出力側に10kΩの負荷（直流試験装置200）が接続さ
れたとしても、線路のインピーダンスが大幅に変動する
ことはなく、機能試験ユニット106A〜106Nから被試験IC
300に供給する試験パターン信号の波形が直流試験装置2
00の接続によって乱されることはない。つまり、機能試
験中でも直流試験装置200を被試験IC300の何れかに接続
した状態に維持しても、直流試験装置200が接続された
端子に与えられる試験パターン信号の波形は乱されるこ
とはなく、正常に機能試験を実行することができる。
を結ぶ信号伝送線路は一般に50Ωの特性インピーダンス
に整合されている。従って機能試験ユニット106A〜106N
の各出力側に10kΩの負荷（直流試験装置200）が接続さ
れたとしても、線路のインピーダンスが大幅に変動する
ことはなく、機能試験ユニット106A〜106Nから被試験IC
300に供給する試験パターン信号の波形が直流試験装置2
00の接続によって乱されることはない。つまり、機能試
験中でも直流試験装置200を被試験IC300の何れかに接続
した状態に維持しても、直流試験装置200が接続された
端子に与えられる試験パターン信号の波形は乱されるこ
とはなく、正常に機能試験を実行することができる。
以上の説明により直流試験装置200が機能試験ユニッ
トに接続されたままの状態で機能試験を実行できること
が理解されよう。
トに接続されたままの状態で機能試験を実行できること
が理解されよう。
この発明では更に、機能試験の実行中に機能試験ユニ
ット106A〜106Nが被試験IC300の各端子に接続されたま
まの状態で直流試験（リークテスト）を実行する方法を
提案するものである。
ット106A〜106Nが被試験IC300の各端子に接続されたま
まの状態で直流試験（リークテスト）を実行する方法を
提案するものである。
つまり、スイッチS11〜S1nをオフの状態に制御するこ
となく被試験IC300の端子に流れるリーク電流を測定す
る方法を提案する。その方法としては直流試験装置200
がリーク電流を測定しようとする端子に所定の電圧（Ｈ
論理かＬ論理を与える電圧）を印加したタイミングでそ
の端子に接続されている機能試験ユニットのドライバ12
の出力の状態を高インピーダンスモードに制御し、ドラ
イバ12が高インピーダンスモードに制御されている状態
において直流試験装置200は被試験IC300の端子に流れる
リーク電流を測定する。
となく被試験IC300の端子に流れるリーク電流を測定す
る方法を提案する。その方法としては直流試験装置200
がリーク電流を測定しようとする端子に所定の電圧（Ｈ
論理かＬ論理を与える電圧）を印加したタイミングでそ
の端子に接続されている機能試験ユニットのドライバ12
の出力の状態を高インピーダンスモードに制御し、ドラ
イバ12が高インピーダンスモードに制御されている状態
において直流試験装置200は被試験IC300の端子に流れる
リーク電流を測定する。
このためには機能試験を実行中に主制御器MAINは直流
試験装置200に所定の電圧（Ｈ論理かＬ論理）を発生さ
せる指令信号を与える。具体的にはDA変換器17に所定の
電圧を発生させるためのディジタル値を与える。DA変換
器17はそのディジタル値をDA変換し、電圧VL又はVHを出
力し、直流試験装置200を構成する演算増幅器16の非反
転入力端子にその電圧VL又はVHを与える。
試験装置200に所定の電圧（Ｈ論理かＬ論理）を発生さ
せる指令信号を与える。具体的にはDA変換器17に所定の
電圧を発生させるためのディジタル値を与える。DA変換
器17はそのディジタル値をDA変換し、電圧VL又はVHを出
力し、直流試験装置200を構成する演算増幅器16の非反
転入力端子にその電圧VL又はVHを与える。
演算増幅器16は電圧検出端子TVの電圧が非反転入力端
子に与えられた電圧に等しくなるように動作する。この
結果、電圧検出端子TVにはDA変換器17から与えられた電
圧VL又はVHに等しい電圧が発生し、この電圧が第２スイ
ッチS2と抵抗器R4を通じてセンシング点SENに与えら
れ、切替スイッチS21〜S2nの何れかを通じて被試験IC30
0の端子に供給される。
子に与えられた電圧に等しくなるように動作する。この
結果、電圧検出端子TVにはDA変換器17から与えられた電
圧VL又はVHに等しい電圧が発生し、この電圧が第２スイ
ッチS2と抵抗器R4を通じてセンシング点SENに与えら
れ、切替スイッチS21〜S2nの何れかを通じて被試験IC30
0の端子に供給される。
機能試験の実行中は第２図ＢとＣに示すようにスイッ
チS11〜S1nとスイッチS1,S2,S4を全てオンの状態に設定
する。直流のリークテストを実行するタイミングのとり
方としては例えば次のような方法が与えられる。主制御
器MAINに読込まれる試験プログラムの機能試験プログラ
ムの中に第２図Ａに示すように予め直流試験用のタイミ
ング（このタイミングに割当る時間は１個の端子を試験
するに要する時間とする）を設定し、直流試験のタイミ
ングにおいて各機能試験ユニット106A〜106Nの全てのド
ライバ12又は直流試験を行なうべき端子に接続されてい
るドライバ12を高インピーダンスモード（第２図Ｄ参
照）に制御する制御信号HIPを発生させ、ドライバ12を
高インピーダンスの状態に制御すると共に、直流試験装
置200に電圧発生指令を与え、直流試験装置200から所定
の電圧を発生させてその電圧の印加状態でリーク電流を
測定するように制御することができる。
チS11〜S1nとスイッチS1,S2,S4を全てオンの状態に設定
する。直流のリークテストを実行するタイミングのとり
方としては例えば次のような方法が与えられる。主制御
器MAINに読込まれる試験プログラムの機能試験プログラ
ムの中に第２図Ａに示すように予め直流試験用のタイミ
ング（このタイミングに割当る時間は１個の端子を試験
するに要する時間とする）を設定し、直流試験のタイミ
ングにおいて各機能試験ユニット106A〜106Nの全てのド
ライバ12又は直流試験を行なうべき端子に接続されてい
るドライバ12を高インピーダンスモード（第２図Ｄ参
照）に制御する制御信号HIPを発生させ、ドライバ12を
高インピーダンスの状態に制御すると共に、直流試験装
置200に電圧発生指令を与え、直流試験装置200から所定
の電圧を発生させてその電圧の印加状態でリーク電流を
測定するように制御することができる。
尚、機能試験中に直流試験を割込ませるタイミングと
しては、被試験IC300に試験パターン信号を書き込んだ
直後のタイミングに設定すれば、被試験IC300の各端子
は書き込み時に入力モードに設定されているから、その
まま直流試験を実行できる。
しては、被試験IC300に試験パターン信号を書き込んだ
直後のタイミングに設定すれば、被試験IC300の各端子
は書き込み時に入力モードに設定されているから、その
まま直流試験を実行できる。
１個の端子についてリークテストを実行すると再び機
能試験を再開させる。機能試験を実行中に切替スイッチ
S21〜S2nの切替（第２図Ｆ参照）を実行し、直流試験装
置200を他の端子に接続する。この接続が完了した後の
任意のタイミング位置に直流試験のタイミングを設け、
次の端子のリークテストを実行する。
能試験を再開させる。機能試験を実行中に切替スイッチ
S21〜S2nの切替（第２図Ｆ参照）を実行し、直流試験装
置200を他の端子に接続する。この接続が完了した後の
任意のタイミング位置に直流試験のタイミングを設け、
次の端子のリークテストを実行する。
このように、切替スイッチS21〜S2nの切替を機能試験
の実行中に済ませることにより、機能試験の実行中に挿
入されるリークテストに要する時間は極く短い時間に制
限することができ、機能試験と直流試験を平行して実行
しても、全体に要する時間は機能試験だけに要する時間
より大幅に長くなることはない。
の実行中に済ませることにより、機能試験の実行中に挿
入されるリークテストに要する時間は極く短い時間に制
限することができ、機能試験と直流試験を平行して実行
しても、全体に要する時間は機能試験だけに要する時間
より大幅に長くなることはない。
尚、ここで直流試験装置200の電流測定回路について
簡単に説明する。この実施例では微少電流（リーク電
流）測定用の高抵抗値（100kΩ程度）を持つ抵抗器R1と
大電流（被試験IC300の出力電流）を測定する小抵抗値
（100Ω程度）を持つ抵抗器R2を直列接続し、第５図に
示したレンジ切替スイッチSbを省略した場合を示す。つ
まり、微少電流測定用の抵抗器R1にはダイオードD1とD2
を並列接続し、大電流の測定時にはこれらのダイオード
D1とD2をオンの状態にさせ、大電流をダイオードD1又は
D2をバイパスさせ、この状態で抵抗器R2に発生する電圧
を引算回路18Bで検出し、この電圧をスイッチS5を通じ
てAD変換器19に与え、AD変換して例えば主制御器MAINに
入力する。
簡単に説明する。この実施例では微少電流（リーク電
流）測定用の高抵抗値（100kΩ程度）を持つ抵抗器R1と
大電流（被試験IC300の出力電流）を測定する小抵抗値
（100Ω程度）を持つ抵抗器R2を直列接続し、第５図に
示したレンジ切替スイッチSbを省略した場合を示す。つ
まり、微少電流測定用の抵抗器R1にはダイオードD1とD2
を並列接続し、大電流の測定時にはこれらのダイオード
D1とD2をオンの状態にさせ、大電流をダイオードD1又は
D2をバイパスさせ、この状態で抵抗器R2に発生する電圧
を引算回路18Bで検出し、この電圧をスイッチS5を通じ
てAD変換器19に与え、AD変換して例えば主制御器MAINに
入力する。
一方、微少電流測定時には抵抗器R1には数10mV程度の
電圧しか発生しない。このためにダイオードD1又はD2は
オフの状態に維持される。従って抵抗器R1に発生する電
圧を測定することにより、被試験IC300の端子を流れる
リーク電流を測定することができる。つまり、抵抗器R1
に発生する電圧は引算回路18Aで取り出され、この取り
出された電圧をスイッチS4を通じてAD変換器19に与え、
AD変換器19でAD変換して主制御器MAINに入力し、基準値
と比較して良否を判定する。
電圧しか発生しない。このためにダイオードD1又はD2は
オフの状態に維持される。従って抵抗器R1に発生する電
圧を測定することにより、被試験IC300の端子を流れる
リーク電流を測定することができる。つまり、抵抗器R1
に発生する電圧は引算回路18Aで取り出され、この取り
出された電圧をスイッチS4を通じてAD変換器19に与え、
AD変換器19でAD変換して主制御器MAINに入力し、基準値
と比較して良否を判定する。
尚、被試験IC300の出力モードにおける電流を測定す
る大電流測定モードではスイッチS11〜S1nはオフに制御
され、機能試験装置100は被試験IC300から切離され、直
流試験装置200だけが被試験IC300に接続した状態とさ
れ、更に直流試験装置200では第１スイッチS1をオフ、
第2,第３スイッチS2,S3をオン、スイッチS4をオフ、ス
イッチS5をオンの状態にして直流試験を実行する。
る大電流測定モードではスイッチS11〜S1nはオフに制御
され、機能試験装置100は被試験IC300から切離され、直
流試験装置200だけが被試験IC300に接続した状態とさ
れ、更に直流試験装置200では第１スイッチS1をオフ、
第2,第３スイッチS2,S3をオン、スイッチS4をオフ、ス
イッチS5をオンの状態にして直流試験を実行する。
産業上の利用分野
以上説明したように、この発明によるIC試験方法によ
れば、応答が遅く動作完了までに時間が掛るスイッチS
21〜S2nの切替を機能試験の実行中に行なわせ、機能試
験の途中でドライバ12を高インピーダンスモードに制御
して直流試験（リークテスト）を実行させる試験方法を
採ったから、機能試験に要する時間に直流試験に要する
正味の時間（スイッチの切替に要する時間を含まない）
を加えた時間で機能試験とリークテストとを終了させる
ことができる。この結果、全体の試験時間を大幅に短縮
できる利点が得られる。この結果、例えばIC製造メーカ
において短時間に多量のICを試験しなければならない場
合に用いてその効果が発揮される。
れば、応答が遅く動作完了までに時間が掛るスイッチS
21〜S2nの切替を機能試験の実行中に行なわせ、機能試
験の途中でドライバ12を高インピーダンスモードに制御
して直流試験（リークテスト）を実行させる試験方法を
採ったから、機能試験に要する時間に直流試験に要する
正味の時間（スイッチの切替に要する時間を含まない）
を加えた時間で機能試験とリークテストとを終了させる
ことができる。この結果、全体の試験時間を大幅に短縮
できる利点が得られる。この結果、例えばIC製造メーカ
において短時間に多量のICを試験しなければならない場
合に用いてその効果が発揮される。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−29277（ＪＰ，Ａ)
特開 昭58−86467（ＪＰ，Ａ)
特開 昭58−158566（ＪＰ，Ａ)
特開 昭64−47973（ＪＰ，Ａ)
特開 昭60−236240（ＪＰ，Ａ)
特開 平９−33605（ＪＰ，Ａ)
実開 昭59−23676（ＪＰ，Ｕ)
実開 昭63−190974（ＪＰ，Ｕ)
実開 平５−59354（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/28
G01R 31/319
Claims (4)
- 【請求項１】出力端子の状態を高インピーダンスモード
に設定できるドライバにより、被試験ICの各端子に試験
パターン信号を印加し、被試験ICの機能試験を行う機能
試験装置と、 被試験ICの各端子に所定の電圧を印加した状態で被試験
ICの各端子に流れる電流を測定する直流試験装置とを具
備して構成されるIC試験装置において、 上記機能試験装置が上記被試験ICの機能試験を実行中
に、上記直流試験装置の電圧検出端子が抵抗器を介して
接続されたセンシング点を上記被試験ICの端子に接続
し、上記直流試験装置の出力電圧が所定の電圧に設定さ
れた状態で、上記機能試験装置のドライバを高インピー
ダンスモードに制御し、この状態で上記直流試験装置に
よって上記被試験ICの端子に流れるリーク電流を測定
し、機能試験の実行中に直流試験項目の中のリーク電流
測定を実行することを特徴とするIC試験方法。 - 【請求項２】A.出力端子の状態を高インピーダンスモー
ドに設定できるドライバにより、被試験ICの各端子に試
験パターン信号を印加し、被試験ICの機能試験を実行す
る機能試験装置と、 B.被試験ICの各端子に所定の電圧を印加した状態で被試
験ICの各端子に流れるリーク電流を測定する直流試験装
置と、 C.この直流試験装置の電圧検出端子と被試験ICの端子に
接続したセンシング点との間に接続した抵抗と、 D.上記機能試験装置が機能試験を実行中に、上記直流試
験装置のセンシング点に所定の電圧を出力させる第１制
御手段と、 E.この第１制御手段の制御動作が完了した時点で上記機
能試験装置のドライバの出力端子を高インピーダンスの
状態に制御する第２制御手段と、 F.ドライバの出力端子が高インピーダンスモードに制御
された状態で上記直流試験装置において、上記被試験IC
の端子に流れるリーク電流を測定する動作を実行する電
流測定手段と、 によって構成したことを特徴とするIC試験装置。 - 【請求項３】請求項２記載のIC試験装置において、上記
直流試験装置は非反転入力端子に所定の電圧が与えられ
て出力端子に所定の電圧を出力し、その出力電圧を電流
検出用抵抗器を通じて電圧検出端子に出力し、その電圧
検出端子の電圧を反転入力端子に帰還される演算増幅器
と、上記電流検出用抵抗器に発生する電圧を測定して被
試験ICの端子を流れるリーク電流値を測定する電流測定
手段とによって構成し、上記電圧検出端子が抵抗器を介
して接続されたセンシング点を被試験ICの端子に接続し
た構成としたことを特徴とするIC試験装置。 - 【請求項４】請求項２記載のIC試験装置において、上記
直流試験装置は非反転入力端子と反転入力端子とを持つ
演算増幅器と、この演算増幅器の出力端子に一端側が接
続され、他端側が電流出力端子に接続された電流検出用
抵抗器と、電流出力端子に出力された電圧を電圧検出端
子に与える第１スイッチと、上記電流出力端子と電圧検
出端子との間に接続した保護抵抗器と、上記電圧検出端
子の電圧を上記演算増幅器の反転入力端子に帰還させる
帰還回路と、上記電圧検出端子とセンシング点との間に
設けられた第２スイッチと抵抗器とから成る直列回路
と、上記電流出力端子と上記センシング点との間に接続
した第３スイッチと、上記電流検出用抵抗器に発生する
電圧を測定して上記被試験ICの端子に流れる電流を測定
する電流測定手段とによって構成し、機能試験中におい
て上記被試験ICの端子に流れるリーク電流を測定するモ
ードでは上記第１スイッチと第２スイッチをオンの状態
に設定し、上記機能試験装置から直流試験装置を見たイ
ンピーダンスが上記抵抗器によって高インピーダンスに
見えるようにし、非機能試験時に行う直流試験モードで
は上記第１スイッチをオフ、第２スイッチと第３スイッ
チをオンの状態に制御し、上記電流出力端子を上記セン
シング点及び被試験ICの端子に直接接続する構成とした
ことを特徴とするIC試験装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1997/004228 WO1999027376A1 (fr) | 1997-11-20 | 1997-11-20 | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3426254B2 true JP3426254B2 (ja) | 2003-07-14 |
Family
ID=27590536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52143599A Expired - Fee Related JP3426254B2 (ja) | 1997-11-20 | 1997-11-20 | Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3426254B2 (ja) |
| TW (1) | TW356526B (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886467A (ja) * | 1981-11-18 | 1983-05-24 | Ando Electric Co Ltd | 論理回路試験装置 |
| JPS58158566A (ja) * | 1982-03-17 | 1983-09-20 | Hitachi Ltd | 検査装置 |
| JPS5923676U (ja) * | 1982-08-04 | 1984-02-14 | 株式会社アドバンテスト | 自己診断機能を持つｉｃ試験装置 |
| JPS60236240A (ja) * | 1984-05-09 | 1985-11-25 | Mitsubishi Electric Corp | 半導体試験装置 |
| JPS6329277A (ja) * | 1986-07-23 | 1988-02-06 | Nec Corp | 論理集積回路の試験装置 |
| JPS63190974U (ja) * | 1987-05-29 | 1988-12-08 | ||
| JPS6447973A (en) * | 1987-08-18 | 1989-02-22 | Yokogawa Electric Corp | Device tester |
| JPH0559354U (ja) * | 1992-01-28 | 1993-08-06 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| JPH0933605A (ja) * | 1995-07-24 | 1997-02-07 | Advantest Corp | Ｉｃテスタの電流測定装置 |
-
1997
- 1997-11-20 JP JP52143599A patent/JP3426254B2/ja not_active Expired - Fee Related
- 1997-12-11 TW TW086118710A patent/TW356526B/zh active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886467A (ja) * | 1981-11-18 | 1983-05-24 | Ando Electric Co Ltd | 論理回路試験装置 |
| JPS58158566A (ja) * | 1982-03-17 | 1983-09-20 | Hitachi Ltd | 検査装置 |
| JPS5923676U (ja) * | 1982-08-04 | 1984-02-14 | 株式会社アドバンテスト | 自己診断機能を持つｉｃ試験装置 |
| JPS60236240A (ja) * | 1984-05-09 | 1985-11-25 | Mitsubishi Electric Corp | 半導体試験装置 |
| JPS6329277A (ja) * | 1986-07-23 | 1988-02-06 | Nec Corp | 論理集積回路の試験装置 |
| JPS63190974U (ja) * | 1987-05-29 | 1988-12-08 | ||
| JPS6447973A (en) * | 1987-08-18 | 1989-02-22 | Yokogawa Electric Corp | Device tester |
| JPH0559354U (ja) * | 1992-01-28 | 1993-08-06 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| JPH0933605A (ja) * | 1995-07-24 | 1997-02-07 | Advantest Corp | Ｉｃテスタの電流測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW356526B (en) | 1999-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404220B1 (en) | IC testing method and IC testing device using the same | |
| US5177447A (en) | Automated breakout box for automotive testing | |
| US6940271B2 (en) | Pin electronics interface circuit | |
| US7427870B2 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
| JP2000267881A (ja) | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 | |
| JP5183447B2 (ja) | 試験装置および診断方法 | |
| US20050093561A1 (en) | Semiconductor integrated circuit testing device and method | |
| WO1999027376A1 (fr) | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede | |
| JP4377238B2 (ja) | 半導体試験装置 | |
| JP2944256B2 (ja) | デバッグ用プログラム作成方法 | |
| JP3426254B2 (ja) | Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置 | |
| KR100363936B1 (ko) | Ｉｃ 시험방법 및 이 시험방법을 이용한 ｉｃ 시험장치 | |
| JP2024507487A (ja) | 通信リンク動作特性テストシステム及びテスト方法 | |
| US7256602B2 (en) | Electrical circuit and method for testing integrated circuits | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2000280999A (ja) | インタフェースチェッカ | |
| CN112666379A (zh) | 在线电源电流监测 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JPH01119772A (ja) | Ｉｃテスター | |
| JP3185187B2 (ja) | Ｉｃ試験装置 | |
| JP3186555B2 (ja) | 集積回路装置と基板との接続テスト装置および接続テスト方法 | |
| Taylor et al. | Testing of mixed signal (analogue and digital) circuits (ASIC and board level) using current monitoring techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |